TWI249641B - Thin film transistor array panel - Google Patents

Thin film transistor array panel Download PDF

Info

Publication number
TWI249641B
TWI249641B TW092121154A TW92121154A TWI249641B TW I249641 B TWI249641 B TW I249641B TW 092121154 A TW092121154 A TW 092121154A TW 92121154 A TW92121154 A TW 92121154A TW I249641 B TWI249641 B TW I249641B
Authority
TW
Taiwan
Prior art keywords
lines
gate
signal
storage electrode
layer
Prior art date
Application number
TW092121154A
Other languages
English (en)
Other versions
TW200413801A (en
Inventor
Sang-Soo Kim
Dong-Gyu Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200413801A publication Critical patent/TW200413801A/zh
Application granted granted Critical
Publication of TWI249641B publication Critical patent/TWI249641B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Description

1249641 故、發明說明： 【發明所屬之技術領域】 本發明係關於一種薄膜電晶體陣列面板，詳言之，係關 於一種包括一扇出區域之薄膜電晶體陣列面板，該扇出區 域具有用於連接一導線及一位於一顯示區域與該焊墊區域 之間的烊塾之連接。 【先前技術】 一薄膜電晶體（TFT)陣列面板係充當一用於獨立驅動顯 示裝置，譬如LCD(液晶顯示器）及有機電致發光（EL)顯示 裝置之像素的電路面板。該TFT陣列面板包括一用於傳輸 掃描訊號之掃描訊號線或閘極導線、一用於傳輸資料訊號 之影像導線或資料導線、複數個連接至該閘極導線與該資 料導線之TFT、複數個連接至該等TFT之像素電極、覆蓋該 閘極導線並使其絕緣之閘極絕緣層及一覆蓋該等TFT與該 資料導線並使其絕緣之鈍化層。該等TFT包括作為該閘極 導線一部分之閘極、一形成通道之半導體層、該等作為該 資料導線一部分之源極與汲極、該閘極絕緣層、該鈍化層 等等。違等TFT為開關元件，用於傳輸與中斷自該資料 導線提供給該等像素電極之資料訊號以回應來自該閘極導 線之掃描訊號。 將複數個用於將驅動訊號施加至閘極線與資料線之驅動 1C(積體電路）連接至該TF丁陣列面板。藉由複數個焊墊將該 等驅動1C連接至该等閘極線與資料線，且將該等烊墊積聚 在狹笮區域以便連接至驅動1C。相反，由該等像素尺寸所
87173.DOC 1249641 確足之0員示區域上之該等閘極線或資料線之間的距離大於 該等焊墊之間的距離。因此，在該等焊墊區域與該顯示區 域之間存在複數個區域，其中該等訊號線之距離增大，且 該等區域被稱作扇出區域。該等扇出區域之存在導致訊號 線之間在長度上的差異，因而導致了訊號線之間在延遲 上的差兴。該RC延遲差異使影像出現相異從而降低了影像 品質。 孩扇出區域佔據一狹窄區域並位於該具有複數個像素之 顯示區域與該等面板邊緣之間。當將一連接複數個儲存電 極線並施用一共同電壓至該等儲存電極線之共用接條置放 在该顯不區域與該等焊墊區域之間時，該共用接條佔據待 =派給涊等扇出區域之區域的一部分。當該等扇出區域變 仔更為狹乍時’在孩等扇出區域内之訊號線之彎曲角度變 得更大從而增大該等訊號線之間在長度上的差異且該等訊 號線之寬度有所減小。因此，在該等扇出區域上之訊號線 之間的電阻差異會增大。 破缡覆卵）型之LCD而言顯得更為嚴峻 。該節距，意即在一 曰uα ^ 二、 U日曰片义輸出接腳之間的距離約為 於在TAB(帶式自動焊接)類型之輸出焊墊之 間《100微米的節距顯得 ，、、 、料a 、 吊小。Q此，可大幅增加該訊號 (彎曲角度。 【發明内容】 在一TFT陣列面板中訊號線之間之 本發明之動機係減少 RC延遲差異。
87173.DOC 1249641 基於该動機，藉由在像素區域上所提供之訊號路徑將一 儲存電極導線互相連接。 詳吕 <，本發明提供一薄膜電晶體陣列面板，其包括： 絕緣基板；一在該絕緣基板上形成並包含複數個閘極線 、、複數個問極及複數個連接至該等閘極線—端的閘極坪塾 、1 導、、泉，在該絕緣基板上形成並包含複數個儲存電 極、、泉及複數個儲存電極之儲存電極導線；—在該閘極導線 及該儲存電極導線上形成之閘極絕緣層；—在該閘極絕緣 層上形成<半導體層；一在該閘極絕緣層上形成並包含複 數個與該等閘極線絕緣並交又穿過該等閘極線之資料線、 1且與謔半導體層邵分接觸之汲極及複數個連接至該等 資料線-端之資料料的資料導線；—在該資料導線上形 成之鈍化層，·複數個在該鈍化層上形成並電連接至該等汲 極之像素電才虽；及複數個在該鈍化層±形成並連接該等儲 存電極線與正面穿過該等閘極線之儲存電極的儲存電極 接。 或者，本發明提供一薄膜電晶體陣列面板，其包括：一 絶緣基板；-在該絕緣基板上形成並包含複數自閉極線、 複數個閘極及複數個連接至該等閘極線—端的間極焊塾之 閉極導線；-在該絕緣基板上形成並包含複數個儲存;極 線及複數個儲存電極之儲存電極導線；—在該間極導線上 形成之閘極絕緣層；一在該閘極絕緣層上形成之半導體層 ;—在該閘極絕緣層上形成並具有一包含非晶系矽^^
87173.DOC 1249641 姆接觸層及金屬層之三層結構之資料導線，該資料導線包 括複數個資料線、複數個連接至該等資料線之源極、複數 個與該等源極相對之汲極及複數個資料焊墊；一在該資科 導、、泉上元成之鈍化層，複數個在該鈍化層上形成並電連接 至μ等汲極之像素電極；及複數個在該鈍化層上形成並連 接該等儲存電極線及正面穿過該等閘極線之儲存電極的儲 存電極連接。 孩薄膜電晶體陣列面板還可包括複數個置放在該資料導 線與該鈍化層之間之彩色濾光片，亦可包括一連接至所有 儲存電極線一端之共用接條。 或者’本發明提供一薄膜電晶體陣列面板，其包括：一 絕緣基板；一在該絕緣基板上形成並在橫向上延伸之第一 訊號線；一在該絕緣基板上形成並在橫向上延伸之第二訊 號線；一與該第一及第二訊號線絕緣並交叉且在縱向上延 伸之第三訊號線；複數個在由第一訊號線與第三訊號線之 父又處所界定之像素區域内之像素電極；及複數個連接至 該等第一訊號線、第三訊號線及像素電極之薄膜電晶體， 其中藉由在像素區域上所提供之連接路徑將該等第二訊號 線互相連接。 該薄膜電晶體陣列面板還可包括一連接該等第二訊號線 一端之共用接條。 或者’本發明提供一薄膜電晶體陣列面板，其包括：一 絕緣基板；複數個在該絕緣基板上形成、在橫向上延伸並 包含複數個第一訊號焊墊之第一訊號線；複數個在該絕緣
87173.DOC 1249641 基板上形成並在橫向上延伸之第二訊號線；複數個與第一 及第二訊號線絕緣並相交且在縱向上延伸並包含複數個第 三訊號焊墊之第三訊號線；複數個在由第一訊號線與第三 訊號線之交叉處界定之像素區域上所提供之像素電極；複 數個連接至該等第一訊號線、第三訊號線及像素電極之訊 號線；一連接與該等第一訊號焊墊相對之第二訊號線末端 之第一共用接條；及一連接位於該等第一訊號焊墊附近之 第二訊號線末端之第二共用接條，其中該第二共用接條之 寬度等於或小於1 5 0微米。 【實施方式】 現將結合附圖在下文中對本發明進行更為全面之描述， 其中展示本發明之較佳實施例。然而，可以多種不同形式 體現本發明且不應將其視為限於該等本文所提出之實施例。 在孩等圖式中，為清楚起見，對層體、薄膜及區域的厚 度加以誇大。全文中類似元件符號係指類似元件。應瞭解 當：元件，譬如-層體、薄膜、區域或基板被視為位於另 一凡件 < 上”時，其可能即直接置於另一元件之上或亦可 存在忑等插入70件。相反，當一元件被視為，，直接”位於另 一疋件上”時，則不存在該等插入元件。 見舲、"口附圖對根據本發明之該等實施例之TFT陣列面 板及其製造方法進行詳細描述。 圖1為—根據本發明之第一實施例之tft陣列面板 意圖。 將複數個在# & t 知向上延伸之閘極線121與複數個與該等閘
87173.DOC 1249641 極線12 1絕緣並交叉且在縱向上延伸之資料線丨71形成於絕 緣基板110上。在該等閘極線12 1之右端與資料線丨7丨之上端 分別提供有複數個閘極焊塾125及複數個資料焊塾丨79。在 琢等閘極焊墊125與一顯示區域（其中該等閘極線121與資 料線171相交）之間提供有複數個焊墊區域（未圖示）。在每 兩根毗鄰閘極線121之間形成一在橫向上延伸之儲存電極 線131，且在基板11〇上之所有儲存電極線131係藉由複數個 儲存電極133與複數個儲存電極連接91彼此連接。亦藉由右 手邊之共用接條132將該等儲存電極線i3 1彼此連接。該共 用接條132在其末端包含一、焊塾134。 因為藉由該等儲存電極13 3及儲存電極連接91將該等儲 存電極線131彼此連接，所以在該等閘極焊墊125與該顯示 區域之間不存在共用接條。因此，足以確保扇出區域之尺 寸從而減小在該等扇出區域上閘極線121之彎曲角，同時也 減小在該等閘極線121之間的電阻差異。 表1展示在一根據本發明之實施例之，在訊號線之 間的扇出區域内及在一具有一習知共用接條的LCD内之電 阻差異。對一安裝有三個等距c〇G IC(積體電路）晶片（每個 晶片具有250個通道及45微米之節距）之151〇八LCD面板 進行量測。
87173.DOC -11 - 1249641 —------- 〜表1 扇出 長度 寬度 薄片 長度 薄片 電阻 (歐姆） 電阻差異 (歐姆） --^^ —-— 電阻 具有 共用 最長訊 號線 -----— 30,175 -—^ 10 3017.5 0.2 603.5 603.5-41.7= 接條 取短訊 號線 2,087 10 208.7 0.2 41.7 561.8 最長訊 號線 —'—-- 本 發 32,175 15 2145 0.2 429 429-345= 394.5 明 最短訊 號線 2,587 15 1725 0.2 345 之LCD之最長訊號 知LCD之電阻差異 自表i可知在—根據本發明之實施例 線與最短訊號線之間的電阻差異與一習 相比大為減小。 一土 貫施例展示用於使用如圖1所示之儲存電極 133〃儲存電極連接91連接儲存電極線131之詳細組態。 圖2為根據本發明之第二實施例之TFT陣列面板之佈 口圖且圖3為在圖2中沿線ΙΠ-ΙΙΙ，所展示之該TFT陣列面 板之截面圖。 在、、、巴、、彖基板11 〇上形成一閘極導線12 1、12 3與12 5及該 儲存電極導線13 1與13 3。 為閘極導線121、123與125包括在橫向上延伸之閘極線 12卜複數個作為該等閘極線121—部分之閘極123、及複數
87173.DOC -12 - 1249641 個連接至閘極線121 一端的閘極焊墊，其自一外部裝置接收 待傳輸至閘極線121之閘極訊號。將該閘極導線121、123 及125逐漸變細以使該閘極導線之頂部窄於該閘極導線之 底邯，且此結構改善了在該閘極導線12卜123及125與上覆 層之間之階梯覆蓋。 該儲存電極導線包括複數個在橫向上延伸之儲存電極線 13 1及衩數個連接至該等儲存電極線1 3 1且在縱向上延伸之 儲存電極133。亦可使該儲存電極導線131與133逐漸變細。 在該閘極導線121、123與125及該儲存電極導線131與133 上形成一閘極絕緣層140。 在該閘極絕緣層140之預定區域上形成一較佳由半導體 諸如重摻雜η型雜質之非晶系矽製成之非晶系矽層151、153 及歐姆接觸層161、163與165。 在該歐姆接觸層161、163與165及該閘極絕緣層140上形 成一鎢製之資料導線17：1、173、175與179。該資料導線171 、173、175與179包括複數個與該等閘極線12ι相交以界定 複數個像素區域之資料線171、該等自資料線171分出並連 接至遺歐姆接觸層163之源極1 73、複數個自該等源極1 分離且關於該等閘極123與該等源極173相對之沒極175、及 複數個連接至該等與一外部電路相連之資料線17丨一端之 資料焊墊179。 在該資料導線171、173、175與179上形成一鈍化層ι85 。違純化層具有複數個曝露該等沒極17 5之第一接觸孔1 8 1 、複數個曝露該等閘極焊墊125之第二接觸孔182、複數個 87173.DOC -13- 1249641 曝露該等資料焊塾179之第三接觸孔183、複數個曝露該等 儲存電極133之末端部分之第四接觸孔184及複數個曝露該 等儲存電極線13 1之第五接觸孔丨85。 在該鈍化層180上形成複數個藉由第一接觸孔ΐ8ι連接至 汲極175之像素電極19〇、藉由第二接觸孔182連接至閉極焊 墊125之輔助閘極焊墊％及藉由第三接觸孔183連接至資料 知墊179<輔助資料焊墊97。形成複數個藉由第四與第五接 觸孔184及185連接至該等儲存電極133與儲存電極線㈠丨之 儲存電極連接91。該等儲存電極連接91越過閘極線121將儲 存電極133連接至與閘極線121相對之儲存電極線13卜因此 ’藉由在所有像素區域所提供之連接路徑將所有在基板1⑺ 上之儲存電極導線131與133彼此連接。以此方式，藉由若 干路徑將該儲存電極導線131與133互相連接以使其電阻在 該基板110之任一點均保持較低。 圖4為一根據本發明之第三實施例之佈局圖，且圖5與圖6 為在圖4中分別沿線V-V’及VI-VI，所展示之該TFT陣列面板 之截面圖。 參閱圖4至6，在一透明絕緣基板11〇上形成一閘極導線 121、123與125及一儲存電極導線131與133。該閘極導線121 、123與125及該儲存電極導線131與133較佳由八丨或八2製成 且經逐漸細化具有平滑之傾斜側面。因此，使該閘極導線 121、123與125及該儲存電極導線13丨與in上之層體得以免 k因忒閘極導線121、123與125與該儲存電極導線13 1與133 之階梯差異所致之斷線或損壞。
87173.DOC -14- 1249641 4閘極導線121、123與125包括複數個閘極線a〗、複數 固閘極绛墊125及複數個閘極123。該儲存電極導線1 3 1與 133包括複數個儲存電極線131及複數個儲存電極η〗。該等 諸存兒極、、泉1 3 1與该等像素電極交疊形成用以增強像素之 ，荷儲存量之儲存電容器，τ文將對其進行描述。若由該 等像素私極與閘極線之交疊所產生之儲存電容充足，則可 省略掉該儲存電極導線1 3丨與丨3 3。 在該閘極導線121、123與125及該儲存電極導線131與133 上形成閘極絕緣層140，且在該閘極絕緣層i 4〇之預定區 域开y成非晶系石夕層15 1、15 3與1 5 9及一歐姆接觸層1 61、 162 、 163與165 〇 在該歐姆接觸層161、162、163與165上形成一較佳由^ 或Ag所製之資料導線171、173、175及179。該資料導線171 、173、175及179包括複數個資料線pi、複數個資料焊蟄 1 79、複數個源極1 73、複數個汲極丨75及複數個資料焊墊 179。 該資料導線171、173、175與179及該歐姆接觸層161、162 、163與165具有大體相同之形狀，且除tft之通道部分151 外，該非晶系矽層15 1、153與159具有與該資料導線171、 173、175與179及該歐姆接觸層161、162、163與165大體相 同之形狀。詳言之，該等源極173與汲極175及其下之該歐 姆接觸層163與165彼此分離並與該等源極173與汲極丨75分 離，但是該非晶系石夕層15 1未被分開並繼續形成該等τ之 通道。 87173.DOC -15- 1249641 _在該資料導線171、173、175與179上形成該包含複㈣ 弟-至第五接觸孔181至185之純化層18〇。該等第一接觸孔 181曝路汲極175、該等第二接觸孔182曝露閘極焊墊125、 該等第三接觸孔183曝露資料焊塾179且該等第四與第五接 觸孔1 84與1 85分別曝露儲存電極133與儲存電極線⑶。 、在該純化層⑽上形成複數個藉由第―接觸孔ΐ8ι連接至 汲極1 75(像素電極19〇、藉由第二接觸孔i 82連接至問極坪 墊125之輔助閘極焊㈣及藉由第三接觸孔183連接至資料 焊塾179之輔助資料焊塾97ι成複數個藉由該第四與第五 接觸孔m及185連接至該等儲存電極133與儲存電極線i3i 之儲存電極連接91 ^該等儲存電極連接91越過閘極線ΐ2ι 將儲存電㈣3連接至與閘極線121相對之儲存電極線⑶ 因此’藉由在所有像素區域所提供之連接路徑將所有在 練UG上之儲存電極導線131與133彼此連接。以此方式， 藉由右干路徑將孩儲存電極導線131與133互相連接以使其 電阻在該基板110之任一點均保持較低。 知〜口圖7A至12C對一具有前述結構之打丁陣列面板之 製造方法進行詳細描述。 參閱圖7A至7C，將一金屬譬如A%Ag沈積在一透明絕緣 土板110上並將其圖案化以製成一閘極導線1 21、i 2 3與12 5 及一儲存電極導線1 3 1與1 3 3。 泫閘極寸線121、123與125及該儲存電極導線131與133 可具有一雙層結構。 參閱圖8A至8B，在該閘極導線121、⑵與⑶及該儲存
87173.DOC -16- 1249641 私極導線131與133上藉由化學氣相沈積（CVD)形成一較隹 由氣化碎製成之閘極絕緣層14〇、一内在非晶系石夕層1 50、 一外在非晶系矽層160A。在該外在非晶系矽層16〇A上沈積 一較佳由A1或Ag製成之金屬層701A。 參閱圖9A與9B，將一光阻薄膜P/R塗覆在該金屬層7〇1A 上，經曝光顯影形成一光阻圖案P/R。在第一區域A上之光 阻圖案P/R之複數個第一邵分（其位於該非晶系矽層1 5工中 之丁FT通道上）的厚度小於複數個位於一資料導線之第二 區域B上之第二邵分的厚度，且移除在其餘區域上之該光 阻薄膜部分以曝露該金屬層701A部分。 藉由使用根據需要所選擇之狹缝圖案、晶格圖案或半透 明層獲得該光阻圖案之位置相依厚度。有關該等技術之詳 細描述已為普通熟悉此項技術者所熟知因此將不再加以說 明。 參看圖10A與10B，使用該光阻圖案p/R作為一光罩依次 姓刻该金屬層701A、該外在非晶系石夕層j 6〇a、該内在非晶 系矽層150以形成一資料導線701B、171與179、一歐姆接 觸層160B、161與162及一非晶系碎層Mi、153及159。因 為該資料導線邵分701B(其將是源極與汲極）與該歐姆接觸 層之底部1 60B邵分之連接仍未斷開，它們分別具有稍微有 異於一完整*Μ料導線及一冗整歐姆接觸層之形狀。 詳言之，使用該光阻圖案作為一光罩之蝕刻係分若干步 驟加以執行。 首先，對在無光阻圖案之第三區域c上之該金屬層7〇1八 87173.DOC -17- 1249641 進行乾式蝕刻以曝露該外在非晶系矽層160A部分。 對在第三區域C上之該外在非晶系矽層160A與該内在非 晶系碎層15 0之邵分以及在第一區域A上之該光阻圖案之 第一部分進行乾式蝕刻以完成該非晶系矽層15卜153與159 。此時，亦對該光阻圖案加以蝕刻以曝露在第一區域A上 之該金屬層701A部分。 藉由灰化將該在第一區域A上之光阻殘留物完全移除以 曝露在該等通道部分上之金屬層701A部分。此時，對該光 阻圖案P/R之第二部分進行部分蝕刻。 參閱圖11A至11 C，對在第一區域A上之該資料導線之部 分70 1B及該外在非晶系矽層16〇B進行蝕刻以完成該資料 導線171、173、175與179及該歐姆接觸層161、162、163 與165。此時，可對在第一區域a上之非晶系矽層丨5丨之部 分及在第二區域B上之該光阻圖案P/R之部分進行部分蝕 刻。 參閱圖12A至12C，將一鈍化層18〇沈積在該資料導線171 、173、175與179上並經光學蝕刻形成複數個第一至第五接 觸孔181至185。（第三光罩） 繼而，在具有該等第一至第五接觸孔i8i至185之鈍化層 180上形成一由透明導電材料譬如IT〇及ιζ〇製成之導電層 並將其圖案化以製成複數個像素電極·複數個輔助閑^ 焊塾95、複數個輔助資料焊物及複數個儲存f極連接133 。（第四光罩） 藉由罘一接觸孔181將該等像素電極⑽連接至汲極Μ
87173.DOC -18- 1249641 、藉由第二接觸孔丨82將該等輔助閘極焊墊95連接至閘極焊 i 12 5、藉由第二接觸孔1 § 3將該等輔助資料焊塾9 7連接至 資料焊墊179並藉由第四與第五接觸孔ι84與ι85將該等儲 存電極連接91分別連接至儲存電極133與儲存電極線131。 圖1 3為一根據本發明之第四實施例之TFT陣列面板之怖 局圖，且圖14為一在圖13中沿線χιν-χΐν，所展示之該TFT 陣列面板之截面圖。 根據本發明之第四實施例之TFT陣列面板之一閘極導線 121、123與125、一儲存電極導線131與133、一閘極絕緣層 140、一非晶系矽層151與153、一歐姆接觸層16卜163與165 及一資料導線171、173、175與179與根據本發明之第二實 施例惑TFT陣列面板之該等導線與層體大體相同。 藉由在該資料導線171、173、175與179上之像素行形成 複數個紅色、綠色及藍色滤光片23G，且在該等彩色滤光片 230上形成一鈍化層18〇。該等彩色濾光片23〇具有該等分別 曝露汲極175、儲存電極133及儲存電極線131之第一至第三 接觸孔231、234與235，且該鈍化層18〇具有該等分別㈣ 沒極175、閘極烊塾125、資料焊塾179、餘存電極133及儲 存電極線131之第一至第五接觸孔181至185。在該鈍化層 180上形成複數個像素電極⑽、複數個輔助閘極烊塾％、 複數個輔助資料焊塾97及複數個儲存電極連接…。藉由在 該等彩色濾光片23G及㈣化層18〇中之接觸孔231與i8i將 該等像素電極190連接至沒極175，藉由在該巍化層⑽中之 接觸孔182將該等輔助閘極烊塾95連接至閉極坪塾⑵，並
87173.DOC -19- 1249641 藉由在該鈍化層180中之接觸孔183將該等辅助資料焊墊97 連接至資料焊墊179。藉由在該等彩色濾光片23〇及該鈍化 層180中之接觸孔234與184將儲存電極連接91連接至儲存 呢極133並藉由接觸孔235與1 85連接至儲存電極線i3 j。 該等儲存電極連接91越過閘極線ι21將儲存電極133連接 至與閘極線1 2 1相對之儲存電極線丨3 1。因此，藉由在所有 像素區域所提供之連接路徑將所有在基板丨1〇上之儲存電 極導線^丨與^]彼此連接。以此方式，藉由若干路徑將= 儲存電極導線13 1與133互相連接以使其電阻在該基板丨1〇 之任一點均保持較低。 圖1 5為一根據本發明之第五實施例之TFT陣列面板之体 局圖，圖16為一在圖15中沿線XVI-XVI，所展示之該TFT陣 列面板之截面圖，而圖17為一在圖15中沿線χνπ_χνπ,所 展示之該TFT陣列面板之截面圖。 根據本發明之第五實施例之TFT陣列面板之一閘極導線 12卜123與125、一儲存電極導線131與133、一閘極絕緣層 14〇、一非晶系矽層15卜153與159、一歐姆接觸層16卜162 、163與165及一資料導線171、173、175與179，與根據本 發明之第三實施例之TFT陣列面板之該等導線與層體大體 相同。 藉由在該資料導線Hi、173、175與179上之像素行形成 複數個紅色、綠色及藍色濾光片230。將該等彩色濾光片23〇 置放在一包含複數個按一矩陣排列之像素區域之顯示區域 而非將其置放在一具有焊墊125與179之周邊區域。在該等
87173.DOC -20- 1249641 彩色濾光片230上形成一鈍化層18〇。該等彩色濾光片23〇 具有該等分別曝露汲極1 75、儲存電極1 33及儲存電極線i 3 j 之第一至第二接觸孔231、23 4與235，且該鈍化層18〇具有 該等分別曝露汲極175、閘極焊墊125、資料洋塾179、儲存 電極133及儲存電極線131之第一至第五接觸孔181至185。 在孩鈍化層1 80上形成複數個像素電極丨9〇、複數個輔助閘 極焊墊95、複數個輔助資料焊墊97及複數個儲存電極連接 91。藉由在該等彩色濾光片23〇及該鈍化層18〇中之接觸孔 231與181將該等像素電極19〇連接至汲極175，藉由在該鈍 化層180中之接觸孔182將該等輔助閘極焊墊％連接至閘極 焊墊125並藉由在該鈍化層18〇中之接觸孔183將該等辅助 資料悍墊97連接至資料弹墊179。藉由在該等彩色濾光片 230及該鈍化層180中之接觸孔234與184將儲存電極連接… 連接至儲存電極133並藉由接觸孔235與185連接至儲存電 極線1 3 1。 該等儲存電極連接91越過閘極線121將儲存電極133連接 至與閘極線121相對之儲存電極線131。因此，藉由在所有 像素區域所提供之連接路徑將所有在基板ιι〇上之儲存電 極導線131與133彼此連接。以此方式，藉由若干路徑連接 該儲存電極導線131與133，錢其電阻在該基板uG之任一 點均保持較低。 該具有-前述組態之TFT陣列面板之製造方法除了其包 括-在形成該鈍化層180之前針對不同顏色藉由塗覆、曝光 並顯影包含顏料之光敏材料以形成該等彩色濾、光片23〇之
87173.DOC -21 - 1249641 額外步驟外，與根據第三實施例之製造方法大體相同。 如前所述’在各像素區域使用該等儲存電極連接9丨使該 儲存電極導線131與133彼此連接，藉此省去使用一共用接 條。下列實施例未省略一共用接條，同時為確保扇出區域 而減少了由該共用接條所佔據之區域。 圖18為一根據本發明之第六實施例之TFT陣列面板之示 意圖。 在一絕緣基板110上形成複數個在橫向上延伸之閘極線 121與複數個與該等閘極線丨21絕緣並交又且在縱向上延伸 之資料線1 71。在該等閘極線丨21之右端與資料線丨7丨之上端 分別提供有複數個閘極焊墊125及複數個資料焊墊丨79。在 該等閘極焊墊125與一顯示區域（其中該等閘極線121與資 料線171相又）之間提供有複數個焊墊區域（未圖示）。在每 兩根毗鄰閘極線121之間形成一在該橫向上延伸之儲存電 極線131，且藉由一位於該基板11〇右邊邊緣附近之第一共 用接條132及一位於該基板11〇左邊邊緣附近之第二共用接 條136將基板110上之儲存電極線131彼此連接。該第二共用 接條136形成與該等資料線171相同之層體並藉由複數個形 成與藏等像素電極（未圖示）相同層體之連接片斷連接至與 該等閘極線121形成相同層體之儲存電極線131。就此連接 而言，一閘極絕緣層及一鈍化層具有複數個接觸孔188與 189。該第一共用接條132在其末端包括一焊墊134。 該第二共用接條136之寬度W2小於該第一共用接條132 之寬度W1且具有一等於或小於150微米之數值，藉此確保 87173.DOC -22- 1249641 該等扇出區域具有一足夠大之尺寸。 儘管已結合該等較佳實施例對本發明進行詳細描述，但 是熟悉此項技術者應瞭解可對其進行各種改善及替代，並 不背離如所附之申請專利範圍中所提出之本發明的精神與 範圍。 如前所述’藉由在該等像素區域内的連接路徑連接該儲 存電極導線以使一位於該等閘極焊墊與該顯示區域之間之 共用接條得以省略或變狹窄。以此方式，可獲得具有足夠 大尺寸之扇出區域以減小在該等訊號線之間之電阻差異。 【圖式簡單說明】 圖1為一根據本發明之第一實施例之TFT陣列面板之示 意圖； 圖2為一根據本發明之第二實施例之tft陣列面板之佈 局圖； 圖3為一在圖2中沿線ΙΠ-ΙΙΓ所展示之該TFT陣列面板之 截面圖； 圖4為一 圖5為一 面圖； 根據本發明之第三實施例之佈局圖； 在圖4中沿線V-V，所展示之該TFT陣列面板之截 圖6為一 在圖4中沿線VI_Vr所展示之該TFT陣列面板之 截面圖；
87173.DOC -23- 1249641 圖13為—根據本發明之第四實施例之TFT陣列面板之佈 局圖； 圖14為一在圖13中沿線XIV-XIV’所展示之該TFT陣列面 板之截面圖； 圖15為根據本發明之第五實施例之TFT陣列面板之佈 局圖； 圖16為一在圖15中沿線XVI-XVI，所展示之該TFT陣列面 板之截面圖； 圖17為在圖15中沿線XVII-XVir所展示之該TFT陣列 面板之截面圖；及 、圖18為一根據本發明之第六實施例之TFT陣列面板之示 意圖。 【圖式代表符號說明】 91 儲存電極連接 95 輔助閑極焊塾 97 辅助資料焊墊 110 絕緣基板 121 問極、線 123 間極 125 閘極焊塾 131 儲存電極線 132 第一共用接條 133 错存電極 134 坪塾 87173.DOC -24- 1249641 136 140 150 151，153, 157, 159
160A
160B 161， 162, 163, 165, 171 173 175 179 180 181 182 183 184 185 188, 189 190 230 231 234
235 701A
87173.DOC 第二共用接條 閘極絕緣層 内在非晶系矽層 半導體層 外在非晶系>5夕層 歐姆接觸層 169 歐姆接觸層 資料線 源極 汲極 資料焊墊 純化層 第一接觸孔 第二接觸孔 第三接觸孔 第四接觸孔 第五接觸孔 接觸孔 像素電極 彩色濾光片 第一接觸孔 第二接觸孔 第三接觸孔 金屬層 -25- 1249641 701B 資料導線 A 第一區域 B 第二區域 C 第二區域 87173.DOC -26-

Claims (1)

1249641 拾、申請專利範園： 1 · 一種薄膜電晶體陣列面板，其包括： 一絕緣基板； 一在該絕緣基板上形成並包含複數個閘極線、複數個 閘極及複數個連接至該等閘極線—端之_焊塾之閉極 導線； 一在孩絕緣基板上形成並包含複數個儲存電極線及複 數個儲存電極之儲存電極導線； 一在該閘極導線與該儲存電極導線上形成之閘極絕緣 層； 一在該閘極絕緣層上形成之半導體層·， -在該閘極絕緣層上形成之資料導線，其包含複數個 與該等閘極線絕緣並交又之資料線、複數個與該半導體 層部分接觸之源極、複數個與該等源極相對且與該半導 體層邵分接觸之汲極及複數個連接至該等資料線一端之 資料焊墊； 在違貝料導線上形成之純化層； 複數個在該鈍化層上形成並電連接至該等汲極之像素 電極；及 μ 複數個在該鈍化層上形成並連接該等冑存電極線與正 面穿過該等閘極線之儲存電極的儲存電極連接。 2· —種薄膜電晶體陣列面板，其包括·· 一絕緣基板； -在該絕緣基板上形成並包含複數㈣極線、複數個 87173.DOC 1249641 閘極及複數個連接至該等問極線一端之閘極坪墊之閘極 導線； 一在該絕緣基板上形成並包含複數個儲存電極線及複 數個儲存電極之儲存電極導線； 一在該閘極導線上形成之閘極絕緣層； 一在該閘極絕緣層上形成之半導體層； -在該閘極絕緣層上形成並具有—包含—非晶系石夕層 姆接觸層及-金屬層之三層結構之資料導線，該 貝料導線包括複數個資料線、複數個連接至該等資料線 〈源極、複數個與孩等源極相對之汲極及複數個資料 墊； 一在該資料導線上形成之鈍化層； 複數個在該鈍化層上形成並電連接至該等沒極之像素 電極；及 複數個在該鈍化層上形成並連接該等儲存電極線與正 面穿過該等閘極線之儲存電極的儲存電極連接。 3·如申請專利範圍第1或第2項之薄膜電晶體陣列面板，還 包括複數個置放在該資料導線與該鈍化層之間之彩色遽 光片。 、 4·=申請專利範圍^或第2項之薄膜電晶體陣列面板，還 _匕括-連接至所有儲存電極線_端之共用接條。 種薄膜電晶體陣列面板，其包括： 一絕緣基板； —在該絕緣絲上„並在1向上延狀第一訊號 87173.D〇c 1249641 線； 一在該絕緣基板上形成並在一橫向上延伸之第二訊號 線； 一與該第一與第二訊號線絕緣並交叉且在一縱向上延 伸之第三訊號線； 複數個在由該等第一訊號線與第三訊號線之交叉處所 界定之像素區域内之像素電極；及 複數個連接至該等第一訊號線、第三訊號線及像素電 極之薄膜電晶體， 其中藉由在該等像素區域上所提供之連接路徑將該等 弟—訊號線互相連接。 6·如申請專利範圍第5項之薄膜電晶體陣列面板，還包括一 連接至該等第二訊號線一端之共用接條。 7· —種薄膜電晶體陣列面板，其包括： 一絕緣基板； 複數個在該絕緣基板上形成、在一橫向上延伸並包含 複數個第一訊號焊墊之第一訊號線； 複數個在該絕緣基板上形成並在一橫向上延伸之第二 訊就線； 複數個與該等第一及第二訊號線絕緣並相交且在一縱 向上延伸並包含複數個第三訊號焊墊之第三訊號線； 複數個在由該等第一訊號線與第三訊號線之交叉處界 定之像素區域上所提供之像素電極； 複數個連接至該等第一訊號線、第三訊號線及像素電 87173.DOC 1249641 極之訊號線； 一連接該等與該第一訊號焊墊相對之第二訊號線末端 之第一共用接條；及 一連接位於該等第一訊號焊墊附近之第二訊號線末端 之第二共用接條， 其中該第二共用接條之寬度等於或小於1 50微米。 87173.DOC 4-
TW092121154A 2002-08-01 2003-08-01 Thin film transistor array panel TWI249641B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020045563A KR100878237B1 (ko) 2002-08-01 2002-08-01 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
TW200413801A TW200413801A (en) 2004-08-01
TWI249641B true TWI249641B (en) 2006-02-21

Family

ID=36315419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092121154A TWI249641B (en) 2002-08-01 2003-08-01 Thin film transistor array panel

Country Status (7)

Country Link
US (2) US7700948B2 (zh)
JP (1) JP2005534974A (zh)
KR (1) KR100878237B1 (zh)
CN (1) CN100438075C (zh)
AU (1) AU2002328455A1 (zh)
TW (1) TWI249641B (zh)
WO (1) WO2004013913A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878237B1 (ko) * 2002-08-01 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판
US7279713B2 (en) * 2003-05-09 2007-10-09 Au Optronics Corp. Bonding pad and method for manufacturing the same
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
JP4275644B2 (ja) * 2004-06-23 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びに電子装置
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101300683B1 (ko) 2006-02-06 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치
KR101310284B1 (ko) 2006-09-28 2013-09-24 삼성디스플레이 주식회사 표시 장치와, 표시 기판 및 이의 제조 방법
KR101349094B1 (ko) * 2006-12-13 2014-01-09 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정표시장치
TWI387824B (zh) * 2008-08-13 2013-03-01 Chunghwa Picture Tubes Ltd 液晶顯示器面板
KR101540341B1 (ko) 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
KR101575175B1 (ko) * 2008-12-24 2015-12-09 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR101666192B1 (ko) * 2010-02-02 2016-10-14 삼성전자 주식회사 반도체 칩 및 이를 포함하는 반도체 모듈
CN101813861B (zh) * 2010-05-06 2012-01-25 友达光电股份有限公司 液晶显示面板
US9761613B2 (en) 2010-12-22 2017-09-12 Beijing Boe Optoelectronics Technology Co., Ltd. TFT array substrate and manufacturing method thereof
CN102566166A (zh) * 2010-12-22 2012-07-11 北京京东方光电科技有限公司 一种双栅的tft基板及其制造方法
JP5901007B2 (ja) * 2011-09-12 2016-04-06 株式会社ジャパンディスプレイ 表示装置
KR102032962B1 (ko) 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2015064477A1 (ja) * 2013-10-30 2015-05-07 堺ディスプレイプロダクト株式会社 表示パネル
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
CN205451698U (zh) * 2014-11-19 2016-08-10 上海聚然智能科技有限公司 真像点多维度显示器及其组件
JP6482256B2 (ja) * 2014-12-02 2019-03-13 三菱電機株式会社 薄膜トランジスタ基板および液晶表示装置
KR102420115B1 (ko) * 2015-05-22 2022-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2589820B2 (ja) 1989-08-14 1997-03-12 シャープ株式会社 アクティブマトリクス表示装置
JPH0764508A (ja) * 1993-08-30 1995-03-10 Fujitsu General Ltd 表示パネルの駆動方法およびその装置
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR100552280B1 (ko) 1997-12-31 2006-06-22 삼성전자주식회사 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
TW559683B (en) * 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
JP4070896B2 (ja) * 1998-10-07 2008-04-02 三菱電機株式会社 電気光学素子および該電気光学素子の製造方法
JP2001005038A (ja) 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
TWI229215B (en) * 1999-11-05 2005-03-11 Samsung Electronics Co Ltd Thin film transistor array panel for liquid crystal display
US6403980B1 (en) 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
KR100646784B1 (ko) * 1999-12-09 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100686223B1 (ko) * 2000-04-28 2007-02-22 삼성전자주식회사 액정 표시 장치
TW593569B (en) * 2000-12-21 2004-06-21 Dainichiseika Color Chem Near-infrared reflecting composite pigments
KR100769160B1 (ko) * 2000-12-29 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 테스트 패드
KR100878237B1 (ko) * 2002-08-01 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판

Also Published As

Publication number Publication date
US7700948B2 (en) 2010-04-20
WO2004013913A1 (en) 2004-02-12
US20100148180A1 (en) 2010-06-17
CN1647282A (zh) 2005-07-27
US7910927B2 (en) 2011-03-22
US20060097262A1 (en) 2006-05-11
AU2002328455A1 (en) 2004-02-23
CN100438075C (zh) 2008-11-26
TW200413801A (en) 2004-08-01
KR20040012153A (ko) 2004-02-11
KR100878237B1 (ko) 2009-01-13
JP2005534974A (ja) 2005-11-17

Similar Documents

Publication Publication Date Title
TWI249641B (en) Thin film transistor array panel
US7396695B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
TWI322288B (en) Manufacture method of pixel array substrate
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
JP4662700B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
JP2004056153A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5403854B2 (ja) 薄膜トランジスタ、薄膜トランジスタ表示板及びその製造方法
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
JP2007294951A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101404551B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR100878242B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR100848506B1 (ko) 픽셀 구조체 제조방법
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR100338009B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
US20060054889A1 (en) Thin film transistor array panel
TWI261718B (en) Method for manufacturing thin film transistors array panel
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR20030042079A (ko) 액정 표시 장치 및 그 제조 방법
KR102515562B1 (ko) 표시판 및 표시판의 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent