CN107564921A - 显示面板及其制备方法、显示装置 - Google Patents

显示面板及其制备方法、显示装置 Download PDF

Info

Publication number
CN107564921A
CN107564921A CN201710780876.6A CN201710780876A CN107564921A CN 107564921 A CN107564921 A CN 107564921A CN 201710780876 A CN201710780876 A CN 201710780876A CN 107564921 A CN107564921 A CN 107564921A
Authority
CN
China
Prior art keywords
metal
metal wire
layer
wire
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710780876.6A
Other languages
English (en)
Other versions
CN107564921B (zh
Inventor
李文英
刘晓娣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201710780876.6A priority Critical patent/CN107564921B/zh
Priority to PCT/CN2018/071350 priority patent/WO2019041718A1/zh
Priority to US15/781,211 priority patent/US10879277B2/en
Publication of CN107564921A publication Critical patent/CN107564921A/zh
Application granted granted Critical
Publication of CN107564921B publication Critical patent/CN107564921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种显示面板，包括依次设置的第一金属层和第二金属层；所述第一金属层包括数条第一金属线及设于所述第一金属线之间的第一间隙，所述第二金属层包括相间排列的数条第二金属线，所述第二金属线的延伸方向与所述第一金属线的延伸方向一致，且所述第二金属线与所述第一金属线的位置交错排列，所述第二金属线在所述第一金属层上的正投影区域落入所述第一间隙区域，以避免所述第二金属线制备过程中，相邻所述第二金属线之间发生短路。本发明还提供了一种显示面板制备方法及一种显示装置。本发明解决了制备叠层金属线时光刻胶涂布厚度不均及曝光不完全，导致叠层金属线短路的问题。

Description

显示面板及其制备方法、显示装置
技术领域
本发明涉及电子设备领域，具体涉及一种显示面板及其制备方法、显示装置。
背景技术
随着消费者对显示器分辨率规格要求越来越高，对显示器尺寸要求越来越大，同时还对超窄边框视觉效果有更高的追求，使得显示器中发光驱动器件的数量越来越多，也使得数据线与驱动扫描线的负载越来越大。为了降低数据线与驱动扫描线的负载，显示器的扇出区走线会采用双层金属线来制作。由于超窄边框的设计需求，所以扇出区走线的线宽和线距通常会很小，再加上为降低数据线与驱动扫描线等整体面内的负载，通常两层金属线都做的较厚。在这种设计前提下，造成在叠层金属线的制备过程中光刻胶涂布厚度不均，从而出现某些区域无法曝光完全的难题，使得叠层金属线发生短路，显示器性能异常。
发明内容
针对以上的问题，本发明的目的是提供一种显示面板及其制备方法、显示装置，解决了制备叠层金属线时光刻胶涂布厚度不均及曝光不完全，导致叠层金属线短路的问题。
为了解决背景技术中存在的问题，本发明提供了一种显示面板，包括依次设置的第一金属层和第二金属层；所述第一金属层包括数条第一金属线及设于所述第一金属线之间的第一间隙，所述第二金属层包括相间排列的数条第二金属线，所述第二金属线的延伸方向与所述第一金属线的延伸方向一致，且所述第二金属线与所述第一金属线的位置交错排列，所述第二金属线在所述第一金属层上的正投影区域落入所述第一间隙区域，以避免所述第二金属线制备过程中，相邻所述第二金属线之间发生短路。
其中，所述第一金属线的位置相对于所述第二金属线的位置沿第一方向偏移，所述第一方向与所述第一金属线的延伸方向相垂直。
其中，所述显示面板还包括绝缘层，所述绝缘层层叠于所述第一金属层与所述第二金属层之间，所述绝缘层覆盖所述第一金属线，且填充于所述第一间隙中。
其中，所述第二金属线设于所述绝缘层上，所述第二金属线在所述第一金属层上的正投影区域中的一部分落入所述第一金属线区域内，另一部分落入邻接所述第一金属线区域的第一间隙区域内。
其中，所述第二金属线设于所述绝缘层上，所述第二金属线在所述第一金属层上的正投影区域中的一部分落入所述第一金属线区域内，另一部分覆盖于邻接所述第一金属线区域的第一间隙，再一部分落入与所述第一金属线区域相邻的另一第一金属线区域内。
其中，所述第二金属线设于所述绝缘层上，所述第二金属线在所述第一金属层上的正投影区域落入所述第一金属线与相邻的第一金属线之间。
本申请还提供了一种显示面板制备方法，包括
在基板上制作第一金属层，所述第一金属层包括数条第一金属线及设于所述第一金属线之间的第一间隙；
在所述第一金属层上制作绝缘层；
在所述绝缘层上制作第二金属层，所述第二金属层包括相间排列的数条第二金属线，所述第二金属线的延伸方向与所述第一金属线的延伸方向一致，且所述第二金属线与所述第一金属线的位置交错排列，所述第二金属线在所述第一金属层上的正投影区域落入所述第一间隙区域。
其中，在所述基板上沉积第一层导电金属，在第一层导电金属上涂布光刻胶，将第一掩膜版设于第一位置，曝光及显影后形成所述第一金属线。
其中，在所述基板上沉积第二层导电金属，在所述第二层导电金属上涂布所述光刻胶，将第二掩膜版设于第二位置，曝光及显影后形成所述第二金属线，所述第一位置相对于所述第二位置沿垂直于所述第一金属线的延伸方向偏移。
本申请还提供了一种显示装置，包括上述任一实施方式所述的显示面板。
本申请提出的一种显示面板和显示面板制备方法，通过在制备多层金属线的过程中，将第二掩膜版相对于所述第一掩膜版水平偏移一定距离，使得所述第二金属线相对于所述第一金属线在水平方向上偏移一定距离，以减少所述第二金属线制作过程中，由于第一层金属线较厚，光刻胶不容易流平，从而导致较厚的光刻胶曝光不完全，造成的所述第二金属线之间短路的问题。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示面板结构示意图。
图2是图1提供的一种显示面板中扇形区的结构示意图。
图3为图1中沿着AA`方向的截面图。
图4是本发明第一实施例提供的制备第二金属线的示意图。
图5是本发明第一实施例提供的显示面板结构示意图。
图6是本发明第二实施例提供的制备第二金属线的示意图。
图7是本发明第二实施例提供的显示面板结构示意图。
图8是本发明第三实施例提供的制备第二金属线的示意图。
图9是本发明第三实施例提供的显示面板结构示意图。
图10是本发明第四实施例提供的显示面板结构示意图。
图11是本发明实施例提供的显示面板制备方法流程图。
图12是本发明实施例提供的制备显示面板的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例的技术方案进行清楚、完整地描述。
请参阅图1及图2，图1是本发明实施例提供的一种显示面板100。所述显示面板100包括显示区100a和非显示区100b，所述非显示区100b具有扇出区100c(fanout区)，所述扇出区100c设有数据线等金属走线，用于连接驱动芯片。为了降低这些金属走线的电阻，及减少非显示区的宽度，通过将金属走线设为上下层且并联来降低电阻。
本实施例中，请参阅图2，所述扇出区100c包括依次设置的基板110、第一金属层120和第二金属层130。所述第一金属层120包括数条第一金属线121及设于所述第一金属线121之间的第一间隙122，所述第二金属层130包括相间排列的数条第二金属线131。所述第一金属线121的延伸方向Y与所述第二金属线131的延伸方向一致。所述第二金属线131与所述第一金属线121的位置交错排列，所述第二金属线131在所述第一金属层120上的正投影区域落入所述第一间隙122区域。具体而言，所述第二金属线131在所述第一金属层120上的正投影区域可以完全落入或完全覆盖或部分落入所述第一间隙122区域，以避免所述第二金属线131制备过程中，相邻所述第二金属线131之间发生短路。
本实施例中，请参阅图3，图3为图1中沿着AA`方向的截面图。所述显示面板还包括绝缘层140。所述绝缘层140层叠于所述第一金属层120与所述第二金属层130之间，以防所述第一金属线121与所述第二金属线131短接。所述绝缘层140覆盖所述第一金属线121，且填充于所述第一间隙122中。所述第二金属层130具有设于所述第二金属线131之间的第二间隙132。第二金属线131制备过程中，掩膜版170正对于所述第二金属层130的区域形成第二金属线131，掩膜版170正对于所述第二金属层130之外的区域形成第二间隙132。
具体而言，请参阅图4，显示面板窄边框设计时，通常会将扇出区(非显示区)的金属走线，如数据线和扫描线，采用叠层的布局来减少每层中金属走线的数量，同时还会通过加厚金属走线的厚度，以确保金属走线能够承受较大的负载。在使用光刻工艺制备第二金属线131的过程中，在绝缘层140上沉积一层金属层150，再在金属层150上涂布光刻胶160。由于第一金属线121的厚度较大，所以光刻胶160对应所述第一金属线121之间的区域会形成朝向基板110的凹陷141，在对应第一金属线121的区域形成朝向第二金属层130的凸起142。涂布光刻胶160后，所述光刻胶160会在所述凹陷141处沉积较厚的光刻胶160a，而在凸起142处沉积较浅的光刻胶160b。这样的情况下，现有技术在所述第一金属线121的正上方形成第二金属线131，那么需要将掩膜版170设于所述第一金属线121的正上方，而需要刻蚀掉所述凹陷141处沉积较厚的光刻胶160a，然而光刻胶160a较厚时，极易发生光刻胶160a曝光不完全，从而导致设于光刻胶160a下方的金属层150不能完全被刻蚀掉，即发生第二金属线131之间还存在残余金属，进而导致所述第二金属线131短接，造成显示面板产品不良问题。
本实施例中，所述第一金属线121的位置相对于所述第二金属线131的位置沿第一方向X偏移，所述第一方向X与所述第一金属线121的延伸方向Y相交。优选地，所述第一方向X与所述第一金属线121的延伸方向Y相垂直。这样的结构设计使得在使用光刻工艺制备第二金属线131的过程中，在偏移所述第一金属线121正上方的位置形成第二金属线131，即在所述凹陷141处设置所述第二金属线131，则将掩膜版170设于所述凹陷141处，只需要刻蚀掉所述凸起142处沉积较浅的光刻胶160b即可，无需刻蚀掉所述凹陷141处沉积较厚的光刻胶160a，以避免光刻胶160a曝光不完全，导致第二金属线131短接的问题。
本申请对于所述第二金属线131相对于所述第一金属线121偏移的偏移量不做限定。优选的情况可以通过以下的实施例进行说明。
第一实施例
请参阅图4及图5，所述第二金属线131设于所述绝缘层140上，所述第二金属线131在所述第一金属层120上的正投影区域中部分落入所述第一金属线121a区域内，另一部分落入邻接所述第一金属线121b区域的第一间隙122区域内。所述第一金属线121a、121b之间的间距为L，在第二金属线131制备过程中，将掩膜版170从正对于第一金属线121处沿X方向偏移a1，且a1小于L。经过在金属层150上涂布光刻胶160，掩膜版170对位及光刻后，得到所述第二金属线131，如图4所示。此时，凹陷141处可能会有局部较厚的光刻胶160a难以完全，会残留一些金属151，但由于相邻的凸起142处的光刻胶160b已完全曝光，即该凸起142处的金属完全去除，则不会引起所述第二金属线131之间短路。本实施例通过设置第二金属线131与所述第一金属线121偏移设置，以减少所述第二金属线131制作过程中，光刻胶160曝光不完全造成的所述第二金属线131之间短路的问题。
第二实施例
请参阅图6及图7，所述第二金属线131设于所述绝缘层140上，所述第二金属线131在所述第一金属层120上的正投影区域中部分落入所述第一金属线121a区域内，另一部分覆盖于邻接所述第一金属线121a区域的第一间隙122，再一部分落入与所述第一金属线121a区域相邻的第一金属线121b区域内。所述第一金属线121a、121b之间的间距为L。在第二金属线131制备过程中，将掩膜版170从正对于第一金属线121处沿X方向偏移a2，且a2大于L，第二金属线131的宽度大于所述第一金属线121a、121b之间的间距。本实施例中，第二金属线131沿宽度方向横跨所述第一间隙122，优选地，第二金属线131的中心轴可以与所述第一间隙122的中心轴共线，也就是说，相邻的两条第二金属线131可以关于设于该两条第二金属线131之间的第一金属线121对称。经过在第二金属层130上涂布光刻胶160，掩膜版170对位及光刻后，得到所述第二金属线131如图6所示。所述凸起142处的光刻胶160较薄，易完全曝光，使得第二金属线131之间没有残余金属，不会造成所述第二金属线131之间短路。本实施例通过设置第二金属线131与所述第一金属线121偏移设置，以减少所述第二金属线131制作过程中，光刻胶160曝光不完全造成的所述第二金属线131之间短路的问题。
第三实施例
请参阅图8及图9，所述第二金属线131设于所述绝缘层140上，所述第二金属线131在所述第一金属层120上的正投影区域落入所述第一金属线121a与相邻的第一金属线121b之间。所述第一金属线121a、121b之间的间距为L。在第二金属线131制备过程中，将掩膜版170从正对于第一金属线121处沿X方向偏移a3，且a3小于L，第二金属线131的宽度小于所述第一金属线121a、121b之间的间距，即所述第二金属线131在第一金属层120上的正投影区域落入第一间隙122区域。优选地，第二金属线131的中心轴可以与所述第一间隙122的中心轴共线，也就是说，相邻的两条第二金属线可以关于设于该两条第二金属线之间的第一金属线对称。经过在第二金属层130上涂布光刻胶160，掩膜版170对位及光刻后，得到所述第二金属线131如图8所示。所述凸起142处的光刻胶160较薄，易完全曝光，使得第二金属线131之间没有残余金属，不会造成所述第二金属线131之间短路。本实施例通过设置第二金属线131与所述第一金属线121偏移设置，以减少所述第二金属线131制作过程中，光刻胶160曝光不完全造成的所述第二金属线131之间短路的问题。
第四实施例
请参阅图10，所述显示面板还可以包括多层金属层191、193、195、197，所述多层金属层之间设有绝缘层。所述多层金属层中，相邻金属层191、193、195、197中的金属线192、194、196、198在水平方向上偏移设置。各层金属线192、194、196、198之间的排列方式可以是，相邻金属层191、193中的金属线192、194相交错设置，相间隔金属层191、195中的金属线192、196正对设置。各层金属线之间的排列方式还可以是其他的方式，本申请不做限定。本实施例通过设置相邻金属层的金属线之间水平方向偏移设置，解决了制备多层层叠金属线时，光刻胶160曝光不完全造成的金属线之间短路的问题。
请参阅图11及图12，本申请还提供了一种显示面板制备方法S100，包括
S101、在基板110上制作第一金属层120，所述第一金属层120包括数条第一金属线121及设于所述第一金属线121之间的第一间隙122。
具体而言，首先在玻璃基板110上沉积第一层导电金属层，如Mo/AL/Mo。在所述基板110上制作所述第一层导电金属层后，在所述第一层导电金属层上涂布光刻胶160，将第一掩膜版171设于第一位置11，经过曝光及显影等制程后形成所述第一金属线121。
S102、在所述第一金属层120上制作绝缘层140。例如，沉积一层SiNx层。
S103、在所述绝缘层140上制作第二金属层130。所述第二金属层130包括相间排列的数条第二金属线131，所述第二金属线131的延伸方向与所述第一金属线121的延伸方向一致，且所述第二金属线131与所述第一金属线121的位置交错排列，所述第二金属线131在所述第一金属层120上的正投影区域落入所述第一间隙122区域。
具体而言，在绝缘层140上沉积第二层导电金属层，如Mo/AL/Mo。在所述第二层导电金属层上涂布所述光刻胶160，将第二掩膜版172设于第二位置12，曝光及显影后形成所述第二金属线131，所述第一位置11相对于所述第二位置12沿垂直于所述第一金属线121的延伸方向偏移。所述第一掩膜版171可以和第二掩膜版172为相同的结构。
由于第一金属线121比较厚，使得在所述第二层导电金属层上涂布的光刻胶160不容易流平，在地势低洼的地方光刻胶160容易堆叠的较厚；在第二金属线131的曝光的过程中，光刻胶160较厚的地方，容易发生曝光不完全的情况，导致本不该留下的图案，如金属线，这样就会使两条相邻的第二金属线131有短路或者短路风险，造成显示面板显示异常。
本实施例通过在制备第二金属线131的过程中，将第二掩膜版172相对于所述第一掩膜版171水平偏移一定距离，使得所述第二金属线131相对于所述第一金属线121在水平方向上偏移一定距离，以减少所述第二金属线131制作过程中，由于第一金属线121较厚，导致光刻胶160不容易流平，从而较厚的光刻胶160曝光不完全造成的所述第二金属线131之间短路的问题。
本申请还提供了一种显示装置，包括上述任一实施方式所述的显示面板。
本申请实施例通过在制备多层层叠金属线时，使第二金属线131与第一金属线121具有一定的水平方向偏移，即第一次掩膜版的位置11与第二次掩膜版的位置不重叠12，从而第二金属线131制程中，光刻胶160厚度较薄的区域为曝光区，光刻胶160厚度较厚的区域为遮挡区，这样使得光刻胶160的曝光更为充分，不会再曝光区残留金属，很好的决解了第二金属线131之间的短路问题，满足大尺寸、高分辨率、高刷新频率、超窄边框等高规格显示器的设计需求。
综上所述，虽然本发明已以较佳实施例揭露如上，但该较佳实施例并非用以限制本发明，该领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种显示面板，其特征在于，包括依次设置的第一金属层和第二金属层；所述第一金属层包括数条第一金属线及设于所述第一金属线之间的第一间隙，所述第二金属层包括相间排列的数条第二金属线，所述第二金属线的延伸方向与所述第一金属线的延伸方向一致，且所述第二金属线与所述第一金属线的位置交错排列，所述第二金属线在所述第一金属层上的正投影区域落入所述第一间隙区域，以避免所述第二金属线制备过程中，相邻所述第二金属线之间发生短路。
2.如权利要求1所述的显示面板，其特征在于，所述第一金属线的位置相对于所述第二金属线的位置沿第一方向偏移，所述第一方向与所述第一金属线的延伸方向相垂直。
3.如权利要求1所述的显示面板，其特征在于，还包括绝缘层，所述绝缘层层叠于所述第一金属层与所述第二金属层之间，所述绝缘层覆盖所述第一金属线，且填充于所述第一间隙中。
4.如权利要求3所述的显示面板，其特征在于，所述第二金属线设于所述绝缘层上，所述第二金属线在所述第一金属层上的正投影区域中的一部分落入所述第一金属线区域内，另一部分落入邻接所述第一金属线区域的第一间隙区域内。
5.如权利要求3所述的显示面板，其特征在于，所述第二金属线设于所述绝缘层上，所述第二金属线在所述第一金属层上的正投影区域中的一部分落入所述第一金属线区域内，另一部分覆盖于邻接所述第一金属线区域的第一间隙，再一部分落入与所述第一金属线区域相邻的另一第一金属线区域内。
6.如权利要求3所述的显示面板，其特征在于，所述第二金属线设于所述绝缘层上，所述第二金属线在所述第一金属层上的正投影区域落入所述第一金属线与相邻的第一金属线之间。
7.一种显示面板制备方法，其特征在于，包括
在基板上制作第一金属层，所述第一金属层包括数条第一金属线及设于所述第一金属线之间的第一间隙；
在所述第一金属层上制作绝缘层；
在所述绝缘层上制作第二金属层，所述第二金属层包括相间排列的数条第二金属线，所述第二金属线的延伸方向与所述第一金属线的延伸方向一致，且所述第二金属线与所述第一金属线的位置交错排列，所述第二金属线在所述第一金属层上的正投影区域落入所述第一间隙区域。
8.如权利要求7所述的显示面板制备方法，其特征在于，在所述基板上沉积第一层导电金属，在第一层导电金属上涂布光刻胶，将第一掩膜版设于第一位置，曝光及显影后形成所述第一金属线。
9.如权利要求8所述的显示面板制备方法，其特征在于，在所述基板上沉积第二层导电金属，在所述第二层导电金属上涂布所述光刻胶，将第二掩膜版设于第二位置，曝光及显影后形成所述第二金属线，所述第一位置相对于所述第二位置沿垂直于所述第一金属线的延伸方向偏移。
10.一种显示装置，其特征在于，包括权利要求1～6任一项所述的显示面板。
CN201710780876.6A 2017-09-01 2017-09-01 显示面板及其制备方法、显示装置 Active CN107564921B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710780876.6A CN107564921B (zh) 2017-09-01 2017-09-01 显示面板及其制备方法、显示装置
PCT/CN2018/071350 WO2019041718A1 (zh) 2017-09-01 2018-01-04 显示面板及其制备方法、显示装置
US15/781,211 US10879277B2 (en) 2017-09-01 2018-01-04 Display panel and manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710780876.6A CN107564921B (zh) 2017-09-01 2017-09-01 显示面板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN107564921A true CN107564921A (zh) 2018-01-09
CN107564921B CN107564921B (zh) 2019-09-27

Family

ID=60977860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710780876.6A Active CN107564921B (zh) 2017-09-01 2017-09-01 显示面板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US10879277B2 (zh)
CN (1) CN107564921B (zh)
WO (1) WO2019041718A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108614378A (zh) * 2018-05-08 2018-10-02 深圳市华星光电技术有限公司 阵列基板、液晶显示器及电子设备
CN110379841A (zh) * 2019-07-25 2019-10-25 云谷（固安）科技有限公司 一种显示面板及显示装置
CN111276498A (zh) * 2020-02-19 2020-06-12 武汉华星光电技术有限公司 阵列基板及其光刻补偿构造的制造方法、显示面板
CN113644030A (zh) * 2021-07-30 2021-11-12 合肥维信诺科技有限公司 一种功能模组及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246843A (zh) * 2007-02-14 2008-08-20 联华电子股份有限公司 具有光遮蔽性的多重金属内连线结构及其制作方法
US20110075089A1 (en) * 2009-09-30 2011-03-31 Au Optronics Corporation Fan-out circuit and display panel
CN102799005A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 Tft-lcd窄边框设计中的扇出走线的设计

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR101888423B1 (ko) * 2011-06-10 2018-08-17 엘지디스플레이 주식회사 평판 표시장치
KR102086644B1 (ko) * 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
US9659973B2 (en) * 2014-03-14 2017-05-23 Innolux Corporation Display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246843A (zh) * 2007-02-14 2008-08-20 联华电子股份有限公司 具有光遮蔽性的多重金属内连线结构及其制作方法
US20110075089A1 (en) * 2009-09-30 2011-03-31 Au Optronics Corporation Fan-out circuit and display panel
CN102799005A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 Tft-lcd窄边框设计中的扇出走线的设计

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108614378A (zh) * 2018-05-08 2018-10-02 深圳市华星光电技术有限公司 阵列基板、液晶显示器及电子设备
CN108614378B (zh) * 2018-05-08 2021-03-02 Tcl华星光电技术有限公司 阵列基板、液晶显示器及电子设备
CN110379841A (zh) * 2019-07-25 2019-10-25 云谷（固安）科技有限公司 一种显示面板及显示装置
CN111276498A (zh) * 2020-02-19 2020-06-12 武汉华星光电技术有限公司 阵列基板及其光刻补偿构造的制造方法、显示面板
WO2021164086A1 (zh) * 2020-02-19 2021-08-26 武汉华星光电技术有限公司 阵列基板及其光刻补偿构造的制造方法、显示面板
CN113644030A (zh) * 2021-07-30 2021-11-12 合肥维信诺科技有限公司 一种功能模组及其制备方法
CN113644030B (zh) * 2021-07-30 2024-02-02 合肥维信诺科技有限公司 一种功能模组及其制备方法

Also Published As

Publication number Publication date
US20200303426A1 (en) 2020-09-24
US10879277B2 (en) 2020-12-29
CN107564921B (zh) 2019-09-27
WO2019041718A1 (zh) 2019-03-07

Similar Documents

Publication Publication Date Title
CN107564921A (zh) 显示面板及其制备方法、显示装置
CN105304649B (zh) 阵列基板及其制作方法、显示面板、显示装置
US6528357B2 (en) Method of manufacturing array substrate
US11640219B2 (en) Touch element, touch substrate, display device and method of manufacturing touch substrate
US11507235B2 (en) Touch control device, touch control display substrate and display apparatus
CN106019751B (zh) 阵列基板及其制造方法、显示装置
CN105957867B (zh) 阵列基板母板及其制作方法、显示装置
WO2021196898A1 (zh) 显示基板、覆晶薄膜、显示装置及其制造方法
WO2016029601A1 (zh) 阵列基板及其制备方法、显示装置
CN109920332A (zh) 柔性阵列基板、其制备方法及显示面板
CN103022033A (zh) 阵列基板、制作方法及显示装置
WO2019179339A1 (zh) 阵列基板及其制造方法、显示面板、显示装置
CN103293807A (zh) 一种阵列基板及其制作方法和显示面板
CN114284302B (zh) 阵列基板、显示面板及显示装置
CN105304642B (zh) 一种阵列基板及其制造方法
CN215008229U (zh) 阵列基板、显示面板和显示装置
CN207352892U (zh) 一种显示面板及显示装置
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置
WO2021164086A1 (zh) 阵列基板及其光刻补偿构造的制造方法、显示面板
CN106935599B (zh) 一种显示基板的制作方法、显示基板及显示装置
WO2017197915A1 (zh) 光刻掩膜板及其制作方法、光刻方法
US20220399433A1 (en) Display Substrate and Display Apparatus
US11887992B2 (en) Substrate and display device
TWI459435B (zh) 主動元件陣列基板製造方法及其結構
CN113851489A (zh) 驱动背板的制作方法、驱动背板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant