KR20170051671A - 배선 연결구조 및 그를 구비한 표시장치 - Google Patents

Abstract

본 발명은 좁은 폭을 갖는 영역에 적용할 수 있는 배선 연결구조 및 그를 구비한 표시장치에 관한 것으로, 제 1 방향으로부터 상기 제 1 방향과 교차하는 제 2 방향으로 전류를 공급하는 배선 연결구조를 갖는다. 본 발명의 배선 연결구조는 제 1 배선, 제 2 배선, 제 1 연결배선, 및 제 2 연결배선을 포함한다. 제 1 배선 및 제 2 배선은 서로 교차하는 제 1 방향 및 제 2 방향으로 배열된다. 제 1 연결배선은 제 1 배선의 일부분 및 상기 제 2 배선의 일부분과 중첩되도록 상기 제 2 방향으로 연장된다. 제 2 연결배선은 상기 제 1 배선의 일부분 및 상기 제 1 연결배선 일부분과 중첩되며, 상기 제 1 배선 및 상기 제 1 연결배선에 접속된다.

Description

배선 연결구조 및 그를 구비한 표시장치{WIRE CONNECTION STRUCTURE AND DISPLAY DEVICE HAVING THE SAME}

본 발명은 배선 연결구조 및 그를 구비한 표시장치에 관한 것으로, 보다 구체적으로, 좁은 폭을 갖는 영역에 적용할 수 있는 배선 연결구조 및 그를 구비한 표시장치에 관한 것이다.

일반적으로 전자장치는 각종 기능을 실현하기 위한 전자부품과, 이들 전자부품에 신호전달과 전력공급을 위한 많은 배선들이 형성된 기판을 포함하고 있다. 최근 전자장치의 복잡화에 따라 전자부품의 수가 증가하면서 이에 필요한 배선들의 수 또한 자연스럽게 증가하게 되었다. 이에 따라 서로 교차하는 배선들이 형성되게 되었고, 이러한 구성에서 전류가 흐르는 방향을 변경할 경우 이웃하는 배선과의 쇼트를 피하기 위해 절연층을 사이에 두고 배선들을 서로 다른 층에 형성할 필요가 있게 되었다. 즉, 전자부품들간의 연결을 위해 상이한 층에 형성된 배선들을 서로 연결할 필요가 있으며, 이러한 경우에는 다른 배선과의 쇼트를 피하기 위해 절연층에 콘택홀(contact hole)을 형성하여 상이한 층에 형성되는 배선들을 서로 연결하고 있다.

이하, 도 1 및 도 2를 참조하여, 동일한 층에 동일한 방향으로 배열된 제 1 배선 및 제 2 배선에 있어서, 제 1 배선이 제 2 배선을 가로지르는 방향으로 전류를 흐르게 할 필요가 있을 경우, 종래의 콘택홀을 구비하는 전자장치용 배선 연결구조에 대해 설명하기로 한다.

도 1은 종래의 콘택홀을 구비하는 전자장치용 배선 연결구조를 도시한 평면도이고, 도 2는 도 1의 I-I'라인을 따라 취한 단면도이다.

도 1 및 도 2를 참조하면, 제 1 배선(W1) 및 제 2 배선(W2)은 y축 방향으로 배열되며, x축 방향을 따라 서로 나란하게 배열된다. 제 1 배선(W1)과 제 2 배선(W2) 사이에는 제 1 연결배선(CW1)이 형성된다. 제 1 배선(W1)과 제 2 배선(W2)은 동일한 층에 형성되고, 제 1 연결배선(CW1)은 제 1 및 제 2 배선(W1, W2)과 다른 층에 형성된다. 도 1에서, 제 1 연결배선(CW1)은 기판(SUB) 상에 형성되고, 제 1 배선(W1)과 제 2 배선(W2)은 제 1 연결배선(CW1)을 커버하는 제 1 절연층(INS1) 상에 형성된다. 제 1 배선(W1) 및 제 2 배선(W2)이 형성된 제 1 절연층(INS1) 상에는 제 1 배선(W1) 및 제 2 배선(W2)을 커버하도록 제 2 절연층(INS2)이 형성된다. 제 2 절연층(INS2)에는 제 1 배선(W1)의 일부분을 노출시키도록 형성되는 제 1 콘택홀(CH1)이 형성되고, 제 1 및 제 2 절연층(CH1, CH2)에는 제 1 연결배선(CW1)의 일부분을 노출시키도록 제 2 콘택홀(CH2)이 형성된다. 제 2 절연층(INS2)상에는 제 1 콘택홀(CH1)을 통해 제 1 배선(W1)과 연결되고, 제 2 콘택홀(CH2)을 통해 제 1 연결배선(CW1)과 연결되는 제 2 연결배선(CW2)이 형성된다.

이와 같이 제 2 연결배선(CW2)은 제 1 및 제 2 콘택홀들(CH1, CH2)을 통해 서로 다른 층에 형성된 제 1 배선(W1)과 제 1 연결배선(CW1)을 연결한다. 또한, 제 2 연결배선(CW2)은 제 1 배선(W1)과 동일 층에 형성된 제 2 배선(W2)과 접촉하지 않고, 제 2 배선(W2)을 가로지르도록 배치된다. 따라서, y축 방향으로 흐르는 제 1 배선(W1)의 전류 방향을 제 1 연결배선(CW1) 및 제 2 연결배선(CW2)을 통해 제 2 배선(W2)과 쇼트되지 않으면서 x축 방향으로 변경할 수 있게 된다.

이러한 종래의 전자장치에 적용된 배선 연결구조에 의하면, y축 방향으로 배열되고, x축 방향을 따라 서로 나란하게 배열된 제 1 배선(W1) 및 제 2 배선(W2)에 있어서, 제 2 연결배선(CW2)이 서로 다른 층에 형성된 제 1 배선(W1)과 제 1 연결배선(CW1)을 제 1 및 제 2 콘택홀들(CH1, CH2)을 통해 연결하여야 하므로, 도 1에 도시된 바와 같이 제 1 배선의 일단부에서 제 2 배선의 단부까지의 전체 폭(Wd1)은 제 1 배선(W1)의 폭(a1), 제 2 배선(W2)의 폭(a1), 제 1 연결배선(CW1)의 폭(a3), 제 1 배선(W1)과 제 1 연결배선(CW1) 사이의 거리(a4), 및 제 2 배선(W2)과 제 1 연결배선(CW1) 사이의 거리(a5)를 모두 합한 값(Wd1=a1+a2+a3+a4+a5)으로 된다.

그런데, 종래와 같은 전자장치의 배선 연결구조는 서로 나란하게 배열된 제 1 및 제 2 배선들(W1, W2) 사이에 제 1 연결배선(CW)이 배치되고, 제 1 배선(W1)과 제 1 연결배선(CW1)을 제 2 연결배선(CW2)이 직렬로 연결하는 구성으로 되기 때문에 좁은 폭을 갖는 전자장치에 적용이 불가능하다는 문제점이 있었다.

특히, 표시영역과 비표시 영역(베젤 영역)을 갖는 표시장치와 같은 전자장치에 있어서, 베젤 영역을 최소화함으로써 제품의 슬림화와 함께 시각적 측면에서 화면이 커 보이게 하는 것이 중요한 이슈이므로, 베젤 영역을 줄일 수 있는 기술에 대한 필요성이 대두되었다.

따라서, 본 발명의 목적은 배선들의 폭 방향으로 점유하는 영역을 최소화할 수 있는 전자장치의 배선 연결구조를 제공하기 위한 것이다.

본 발명에 따르는 배선연결구조는 제 1 방향으로부터 상기 제 1 방향과 교차하는 제 2 방향으로 전류를 공급하는 것으로 제 1 배선, 제 2 배선, 제 1 연결배선, 및 제 2 연결배선을 포함한다. 제 1 배선 및 제 2 배선은 서로 교차하는 제 1 방향 및 제 2 방향으로 각각 배열된다. 제 1 연결배선은 제 1 배선의 일부분 및 상기 제 2 배선의 일부분과 중첩되도록 상기 제 2 방향으로 연장된다. 제 2 연결배선은 상기 제 1 배선의 일부분 및 상기 제 1 연결배선 일부분과 중첩되며, 상기 제 1 배선 및 상기 제 1 연결배선에 접속된다.

상기 구성에서, 제 1 연결배선은 상기 제 1 배선의 일부분과 중첩되는 제 1 부분 및 상기 제 2 배선의 일부분과 중첩되는 제 2 부분을 갖도록 상기 제 2 방향으로 연장된다. 제 2 연결배선은 상기 제 1 연결배선의 제 1 부분과 중첩되는 제 1 부분 및 상기 제 1 연결배선의 일부분과만 중첩되는 적어도 하나의 제 2 부분을 구비한다.

또한, 제 1 연결배선의 제 1 부분은 제 1 폭은 상기 제 1 연결배선의 제 2 부분의 제 2 폭과 같거나 그 보다 크게 설정될 수 있다.

또한, 제 1 연결배선은 기판 상에 배치되고, 상기 제 1 및 제 2 배선들은 상기 제 1 연결배선을 커버하는 제 1 절연막 상에 배치된다. 제 2 연결배선은 상기 제 1 연결배선을 커버하는 제 2 절연막 상에 배치된다. 상기 제 2 연결배선의 제 1 부분은 상기 제 2 절연막을 관통하는 제 2 콘택홀을 통해 상기 제 1 배선에 접속되고, 상기 제 2 연결배선의 제 2 부분은 상기 제 1 절연막을 관통하는 적어도 하나의 제 1 콘택홀을 통해 상기 제 1 연결배선의 제 1 부분에 접속된다.

본 발명에 따르는 표시장치는 표시패널, 타이밍 콘트롤러, 데이터 구동회로, 및 게이트 구동회로를 포함한다. 표시패널은 서로 교차하는 복수의 게이트 라인들과 데이터 라인들이 형성되며, 입력 영상을 표시한다. 타이밍 콘트롤러는 비디오 데이터, 소스 타이밍 제어신호들, 스타트 펄스, 및 게이트 시프트 클럭들을 공급한다. 데이터 구동회로는 상기 타이밍 콘트롤러로부터 공급되는 비디오 데이터를 상기 소스 타이밍 제어신호에 응답하여 상기 비디오 데이터에 대응하는 데이터 전압을 상기 게이트 펄스에 동기되도록 상기 데이터 라인들에 공급한다. 게이트 구동회로는 레벨 쉬프터와 시프트 레지스터를 포함한다. 레벨 쉬프터는 상기 타이밍 콘트롤러로부터 공급되는 상기 스타트 펄스와, 상기 게이트 시프트 클럭신호들 각각을 게이트 하이 전압과 게이트 로우 전압으로 레벨 쉬프팅한 시프트 클럭신호들을 복수의 시프트 클럭신호 공급배선을 통해 공급한다. 시프트 레지스터는 상기 레벨 쉬프터로부터 출력되는 상기 스타트 펄스를 상기 시프트 클럭신호들에 따라 시프트하여 상기 게이트 하이 전압과 게이트 로우 전압 사이에서 스윙하는 게이트 펄스로서 상기 게이트 라인들에 공급한다. 복수의 시프트 클록신호 공급배선은 상술한 바와 같은 배선 연결구조를 갖는다.

본 발명에 따르는 표시장치는 상기 시프트 레지스터와 상기 표시패널의 최외측 데이터 라인 사이에는 상기 데이터 라인과 나란하게 배치되는 공통전압 공급라인을 더 포함한다. 상기 시프트 레지스터에서 상기 공통라인을 가로 질러 상기 게이트 라인에 게이트 펄스를 공급하는 영역의 배선 연결구조는 상술한 바와 같은 배선 연결구조를 갖는다.

따라서, 본 발명에 따른 배선 연결구조 및 그를 적용한 표시장치에 의하면, 제 1 배선과 교차하도록 배치된 제 1 연결패턴이 제 1 배선 및 제 2 연결패턴과 중첩되고, 제 1 배선이 제 2 연결패턴을 통해 제 1 연결패턴에 연결되므로, 배선 연결구조를 위한 폭 방향의 영역을 대폭 줄일 수 있는 효과를 얻을 수 있다.

도 1은 종래의 콘택홀을 구비하는 전자장치용 배선 연결구조를 도시한 평면도,
도 2는 도 1의 I-I'라인을 따라 취한 단면도
도 3은 본 발명의 실시예에 따른 콘택홀을 구비하는 전자장치용 배선 연결구조를 도시한 평면도,
도 4는 도 3의 II-II'라인을 따라 취한 단면도의 일례,
도 5는 본 발명의 실시예에 따르는 배선 연결구조가 적용된 표시장치를 개략적으로 도시한 평면도,
도 6은 도 5의 표시패널에 형성된 시프트 레지스터 구성을 보여 주는 블록도.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 나타낸다.

도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 콘택홀을 구비하는 전자장치용 배선 연결구조에 대해 설명하기로 한다.

도 3은 본 발명의 실시예에 따른 콘택홀을 구비하는 전자장치용 배선 연결구조를 도시한 평면도이고, 도 4는 도 3의 II-II'라인을 따라 취한 단면도이다.

이하, 도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 전자장치용 배선 연결구조에 대해 설명하기로 한다. 본 발명의 실시예에 따른 전자장치용 배선 연결구조는, 제 1 방향(예를 들면, y축 방향)으로 배열되는 제 1 배선(W1) 및 제 2 배선(W2)과, 제 1 배선(W1)에 연결되며 제 2 배선(W2)을 가로 질러 제 2 방향(예를 들면, x축 방향)으로 연장되는 제 1 연결배선(CW1)과, 제 1 연결배선(CW1)을 통해 제 1 배선(W1)에 연결되는 제 2 연결배선(CW2)을 포함한다.

기판(SUB) 상에는 제 1 방향과 교차하는 제 2 방향(예를 들면, x축 방향)으로 제 1 연결배선(CW1)이 배치된다.

기판(SUB) 상에는 제 1 연결배선(CW1)을 커버하도록 제 1 절연막(INS1)이 배치된다. 제 1 절연막(INS1)은 제 1 연결배선(CW1)을 노출시키는 적어도 하나의 제 1 콘택홀(CH1, CH2)을 구비한다.

제 1 절연막(INS1) 상에는 제 1 연결배선(CW1)과 중첩되도록 제 1 배선(W1) 및 제 2 배선(W2)이 배치된다. 제 1 배선(W1)은 제 1 콘택홀(CH1, CH2)을 통해 제 1 연결배선(CW1)에 접속된다.

제 1 절연막(INS1) 상에는 제 1 배선(W1) 및 제 2 배선(W2)을 커버하도록 제 2 절연막(INS2)이 배치된다. 제 2 절연막(INS2)은 제 1 배선(W1)을 노출시키는 적어도 제 2 콘택홀(CH3)을 구비한다.

제 2 절연막(INS2) 상에는 제 1 배선(W1)과 중첩되도록 제 2 연결배선(CW2)이 배치된다. 제 2 연결배선(CW2)은 제 2 콘택홀(CH3)을 통해 제 1 배선(W1) 에 접속된다. 제 2 연결배선(CW1)은 제 1 연결배선(W1)의 일부분 및 제 1 배선의 일부분과 모두 중첩되는 제 1 부분 및 제 1 연결배선(W1)의 일부분과만 중첩되는 적어도 하나의 제 2 부분을 포함한다. 제 2 연결배선(CW2)의 제 1 부분은 제 2 콘택홀(CH2)을 통해 제 1 배선(W1)과 접속되고, 제 2 연결배선(CW2)의 제 1 부분은 제 1 콘택홀들(CH1, CH2)을 통해 제 1 연결배선(CW1(에 접속된다.

이와 같은 구성에 따라 제 1 배선(W1)에 공급되는 신호는 제 2 연결배선(CW2) 및 제 1 연결배선(CW1)을 통해 인접한 제 2 배선(W2)을 가로 질러 공급될 수 있다.

상술한 본 발명의 실시예에서, 제 1 연결배선(CW1)은 제 1 배선(W1)과 중첩되는 위치의 제 1 폭(d1)이 제 2 배선(W1)과 중첩되는 위치의 제 2 폭(d2) 보다 크게 형성될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 제 1 연결배선(CW1)의 제 1 폭(d1)과 제 2 폭(d2)은 동일하게 설정될 수도 있다.

제 1 연결배선(CW1)의 제 2 폭(d2)이 제 1 폭(d1)보다 작을 경우, 제 1 연결배선(CW1)과 제 2 배선(W2) 사이의 기생 정전용량을 줄일 수 있는 효과를 얻을 수 있다. 반면, 제 1 연결배선(CW1)의 제 1 폭(d1)과 제 2 폭(d2)이 동일할 경우, 전기저항을 줄일 수 있으므로 신호공급이 원활해 지는 효과를 얻을 수 있다.

상술한 본 발명의 실시예에 따른 전자장치용 배선 연결구조에 의하면, 도 3에 도시된 바와 같이 제 1 배선(W1)의 좌측 단부에서 제 2 배선(W2)의 우측 단부까지의 전체 폭(Wd2)은 제 1 배선(W1)의 폭(b1), 제 2 배선(b2)의 폭(b2), 제 1 배선(W1)과 제 1 연결배선(W2) 사이의 거리(b3)를 모두 합한 값(Wd2=b1+b2+b3)으로 된다.

따라서, 본 발명의 실시예에 따른 전자장치용 배선 연결구조에 의하면 종래의 전자장치용 배선 연결구조에 비해, 제 1 배선(W1)과 제 2 배선(W2)의 폭이 동일하다면 제 1 연결배선(CW1)의 폭(a3)의 일부 또는 전부, 제 1 배선(W1)과 제 1 연결배선(CW1) 사이의 거리(a4), 및 제 2 배선(W1)과 제 1 연결배선(CW1) 사이의 거리(a5)가 불필요하게 되므로, 배선 연결구조를 위한 폭 방향의 영역을 대폭 줄일 수 있는 효과를 얻을 수 있다.

다음으로 본 발명의 실시예들에 따르는 배선 연결구조가 표시장치에 적용된 경우의 예에 대해 설명하기로 한다.

본 발명의 배선 연결구조가 적용되는 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 유기발광다이오드 표시장치(Organic Light Emitting Diode, OLED) 중 어느 하나로 구현될 수 있다. 이하의 실시예에서, 표시장치의 일례로서 액정표시장치를 중심으로 설명하지만, 본 발명이 액정표시장치에 한정되지 않는다는 것에 주의하여야 한다.

도 5를 참조하면, 본 발명의 배선 연결구조가 적용되는 표시장치는 표시패널(10), 데이터 구동회로, GIP (Gate In Panel)타입의 게이트 구동회로, 및 타이밍 콘트롤러(22) 등을 구비한다.

표시패널(10)은 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 하부 기판에 형성된 박막 트랜지스터(Thin Film Transistor, TFT) 어레이, 상부 기판에 형성된 컬러필터 어레이, 및 액정셀들(Clc)로 나뉘어질 수 있다. TFT 어레이는 데이터라인들(11), 데이터라인들(11)과 교차되는 게이트라인들(또는 스캔 라인들, 12), 데이터라인들(11)과 게이트라인들(12)의 교차부마다 형성된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)에 접속된 화소전극(1) 및 스토리지 커패시터(Cst) 등을 포함한다. 표시패널(10)의 상부 기판에는 블랙매트릭스와 컬러필터를 포함한 컬러필터 어레이가 형성된다. 공통전극(2)은 하부 기판이나 상부 기판에 형성될 수 있다. 액정셀들(Clc)은 데이터전압이 공급되는 화소전극(1)과, 공통전압(Vcom)이 공급되는 공통전극(2) 사이의 전계에 의해 구동된다.

표시패널(10)의 상부 기판과 하부 기판 상에는 광축이 직교하는 편광판이 부착되고, 액정층과 접하는 계면에는 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 표시패널(10)의 상부 기판과 하부 기판 사이에는 액정층의 셀갭(Cell gap)을 유지하기 위한 스페이서(spacer)가 배치될 수 있다.

데이터 구동회로는 다수의 소스 드라이브 IC들(Integrated Circuit)(24, 24a)을 포함한다. 소스 드라이브 IC들(24, 24a)은 타이밍 콘트롤러(22)로부터 디지털 비디오 데이터들(RGB)을 입력받는다. 소스 드라이브 IC들(24, 24a)은 타이밍 콘트롤러(22)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 정극성/부극성 아날로그 데이터전압으로 변환한 후에 그 데이터전압을 게이트펄스(또는 스캔펄스)에 동기되도록 표시패널(10)의 데이터라인들에 공급한다. 소스 드라이브 IC들(24, 24a)은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(10)의 데이터라인들(11)에 접속될 수 있다. 도 5에서 소스 드라이브 IC들(24, 24a)은 TCP(Tape Carrier Package)에 실장되어 있는 예를 보여 준다. 도 5에 도시된 바와 같이, 인쇄회로보드(Printed Circuit Board, PCB)(20)는 TCP를 경유하여 표시패널(10)의 하부 기판에 연결된다.

GIP 타입의 게이트 구동회로는 PCB(20) 상에 실장된 레벨 시프터(26)와, 표시패널(10)의 하부 기판에 형성된 시프트 레지스터(30)를 포함한다.

레벨 시프터(26)는 타이밍 콘트롤러(22)로부터 스타트 펄스(ST), 게이트 시프트 클럭들(GLCK), 및 플리커 신호(FLK) 등의 신호를 입력받고, 또한 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등의 구동 전압을 공급 받는다. 스타트 펄스(ST), 게이트 시프트 클럭들(GCLK) 및 플리커 신호(FLK)는 0V와 3.3V 사이에서 스윙하는 신호들이다. 게이트 시프트 클럭들(GLCK1~n)은 소정의 위상차를 갖는 n 상 클럭신호들이다. 게이트 하이 전압(VGH)은 표시패널(10)의 박막 트랜지스터 어레이에 형성된 박막 트랜지스터(TFT)의 문턱 전압 이상의 전압으로서 대략 28V 정도의 전압이고, 게이트 로우 전압(VGL)은 표시패널(10)의 박막 트랜지스터 어레이에 형성된 박막 트랜지스터(TFT)의 문턱 전압보다 낮은 전압으로서 대략 -5V 내외의 전압이다.

레벨 시프터(26)는 타이밍 콘트롤러(22)로부터 입력되는 스타트 펄스(ST)와, 게이트 시프트 클럭들(GLCK) 각각을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 레벨 쉬프팅한 시프트 클럭신호들(CLK)을 출력한다. 따라서, 레벨 시프터(26)로부터 출력되는 스타트 펄스(VST)와 시프트 클럭신호들(CLK) 각각은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 레벨 시프터(26)는 플리커 신호(FLK)에 따라 게이트 하이 전압을 낮추어 액정셀의 킥백 전압(ΔVp)을 낮추어 플리커를 줄일 수 있다.

레벨 시프터(26)의 출력 신호들은 표시패널(10)의 상단 좌측에 배치된 첫 번째 소스 드라이브 IC(24a)의 TCP에 형성된 배선들과, 표시패널(10)의 하부 기판에 형성된 LOG(Line On Glass) 배선들(32)을 통해 시프트 레지스터(30)에 공급될 수 있다. 시프트 레지스터(30)는 GIP 공정에 의해 표시패널(10)의 하부 기판 상에 직접 형성된다.

시프트 레지스터(30)는 도 6에 도시된 바와 같이 스타트펄스(VST)와 클럭신호들(CLK1~CLKn)이 입력된다. 시프트 레지스터(30)는 종속적으로 접속된 다수의 스테이지들(ST1~STn)을 포함한다. 클럭신호들(CLK1~n)은 위상이 순차적으로 지연된 n(n은 2 이상의 자연수) 상 클럭신호들이다. 클럭신호들(CLK1~CLKn)은 클럭신호 공급라인들(SL1~SLn)을 통해 각 스테이지들(ST1~STn)에 공급된다.

시프트 레지스터(30)는 레벨 시프터(26)로부터 입력되는 스타트 펄스(VST)를 게이트 시프트 클럭신호들(CLK1~CLKn)에 따라 시프트함으로써 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 게이트펄스를 순차적으로 시프트시킨다. 시프트 레지스터(30)로부터 출력되는 게이트 펄스는 게이트 라인들(12)에 순차적으로 공급된다.

도 4 및 도 6을 참조하여 설명한 바와 같이, 레벨 시프터(26)는 PCB(20) 상에 실장되고, 시프트 레지스터(30)는 표시패널(10)의 하부 기판에 형성되므로, 레벨 시프터(26)로부터 클릭신호들(CLK1~CLKn)을 공급하는 클럭신호 공급라인들(SL1, SL2)은 시프트 레지스터(30)의 측면에 배치된다. 따라서, 클럭신호 공급라인들(SL1~SLn)이 시프트 레지스터(30)에 클럭신호들을 공급하기 위해서는 도 6에 도시된 바와 같이, 제 1 클럭신호 공급라인(SL1)로부터 공급되는 신호는 제 2 내지 제 n 클럭신호 공급라인(SL2~SLn)을 가로질러 공급되어야 한다. 따라서, 본 발명의 제 1 및 제 2 실시예에 따르는 배선 연결구조를 도 6의 영역 R1에 적용할 수 있게 된다.

또한, 시프터 레지스터(30)와 표시패널(10)의 표시영역(DA) 사이에 공통전압 공급라인(COM)이 형성되는 경우, 시프트 레지스터(30)로부터 출력되는 게이트 펄스들(Vout1, Vout2, Vout3, ...Voutn)은 도 6에 도시된 바와 같이 게이트 펄스들은 공통전압 공급라인(COM)을 가로질러 게이트 라인들(12)에 공급되어야 한다. 따라서, 본 발명의 실시예에 따르는 배선 연결구조를 도 6의 영역 R2에 적용할 수 있게 된다.

본 발명에 따른 배선 연결구조 및 그를 적용한 표시장치에 의하면, 제 1 배선과 교차하도록 배치된 제 1 연결패턴이 제 1 배선 및 제 2 연결패턴과 중첩되고, 제 1 배선이 제 2 연결패턴을 통해 제 1 연결패턴에 연결되므로, 배선 연결구조를 위한 폭 방향의 영역을 대폭 줄일 수 있는 효과를 얻을 수 있다. 따라서, 표시장치의 베젤 영역을 최소화함으로써 제품의 슬림화와 함께 시각적 측면에서 화면이 커 보이게 할 수 있는 효과를 얻을 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 20 : PCB
22 : 타이밍 콘트롤러 24a, 24 : 소스 드라이브 IC
26 : 레벨 시프터 30 : 시프트 레지스터
SUB: 기판 INS1, INS2: 절연막
W1: 제 1 배선 W2: 제 2 배선
CW1: 제 1 연결배선 CW2: 제 2 연결배선
CH1, CH2, CH3: 콘택홀

Claims (6)

1. 제 1 방향으로부터 상기 제 1 방향과 교차하는 제 2 방향으로 전류를 공급하는 배선 연결구조에 있어서,
   상기 제 1 방향으로 배열된 제 1 배선;
   상기 제 1 배선과 나란하게 배열된 제 2 배선;
   상기 제 1 배선의 일부분 및 상기 제 2 배선의 일부분과 중첩되도록 상기 제 2 방향으로 연장되는 제 1 연결배선; 및
   상기 제 1 배선의 일부분 및 상기 제 1 연결배선 일부분과 중첩되며, 상기 제 1 배선 및 상기 제 1 연결배선에 접속되는 제 2 연결배선을 포함하는 배선 연결구조.
   
2. 제 1 항에 있어서,
   상기 제 1 연결배선은 상기 제 1 배선의 일부분과 중첩되는 제 1 부분 및 상기 제 2 배선의 일부분과 중첩되는 제 2 부분을 갖도록 상기 제 2 방향으로 연장되고,
   상기 제 2 연결배선은 상기 제 1 연결배선의 제 1 부분과 중첩되는 제 1 부분 및 상기 제 1 연결배선의 일부분과만 중첩되는 적어도 하나의 제 2 부분을 구비하는 배선 연결구조.
   
3. 제 2 항에 있어서,
   상기 제 1 연결배선의 제 1 부분은 제 1 폭은 상기 제 1 연결배선의 제 2 부분의 제 2 폭과 같거나 그 보다 큰 배선 연결구조.
   
4. 제 2 항에 있어서,
   상기 제 1 연결배선은 기판 상에 배치되고,
   상기 제 1 및 제 2 배선들은 상기 제 1 연결배선을 커버하는 제 1 절연막 상에 배치되며,
   상기 제 2 연결배선은 상기 제 1 연결배선을 커버하는 제 2 절연막 상에 배치되고,
   상기 제 2 연결배선의 제 1 부분은 상기 제 2 절연막을 관통하는 제 2 콘택홀을 통해 상기 제 1 배선에 접속되고, 상기 제 2 연결배선의 제 2 부분은 상기 제 1 절연막을 관통하는 적어도 하나의 제 1 콘택홀을 통해 상기 제 1 연결배선의 제 1 부분에 접속되는 배선 연결구조.
   
5. 서로 교차하는 복수의 게이트 라인들과 데이터 라인들이 형성되며, 입력 영상을 표시하는 표시패널;
   비디오 데이터, 소스 타이밍 제어신호들, 스타트 펄스, 및 게이트 시프트 클럭들을 공급하는 타이밍 콘트롤러;
   상기 타이밍 콘트롤러로부터 공급되는 비디오 데이터를 상기 소스 타이밍 제어신호에 응답하여 상기 비디오 데이터에 대응하는 데이터 전압을 상기 게이트 펄스에 동기되도록 상기 데이터 라인들에 공급하는 데이터 구동회로;
   상기 타이밍 콘트롤러로부터 공급되는 상기 스타트 펄스와, 상기 게이트 시프트 클럭신호들 각각을 게이트 하이 전압과 게이트 로우 전압으로 레벨 쉬프팅한 시프트 클럭신호들을 복수의 시프트 클럭신호 공급배선을 통해 공급하는 레벨 쉬프터와, 상기 레벨 쉬프터로부터 출력되는 상기 스타트 펄스를 상기 시프트 클럭신호들에 따라 시프트하여 상기 게이트 하이 전압과 게이트 로우 전압 사이에서 스윙하는 게이트 펄스로서 상기 게이트 라인들에 공급하는 시프트 레지스터를 포함하는 게이트 구동회로를 포함하며,
   상기 복수의 시프트 클록신호 공급배선은 청구항 1 내지 청구항 4 중 어느 한 항 기재의 배선 연결구조를 갖는 표시장치.
   
6. 제 5 항에 있어서,
   상기 시프트 레지스터와 상기 표시패널의 최외측 데이터 라인 사이에는 상기 데이터 라인과 나란하게 배치되는 공통전압 공급라인을 더 포함하며,
   상기 시프트 레지스터에서 상기 공통라인을 가로 질러 상기 게이트 라인에 게이트 펄스를 공급하는 영역의 배선 연결구조는 청구항 1 내지 청구항 4 중 어느 한 항 기재의 배선 연결구조를 갖는 표시장치.

Images