JP4975155B2 - 表示装置及びそのゲートパルス変調制御方法 - Google Patents
表示装置及びそのゲートパルス変調制御方法 Download PDFInfo
- Publication number
- JP4975155B2 JP4975155B2 JP2010231690A JP2010231690A JP4975155B2 JP 4975155 B2 JP4975155 B2 JP 4975155B2 JP 2010231690 A JP2010231690 A JP 2010231690A JP 2010231690 A JP2010231690 A JP 2010231690A JP 4975155 B2 JP4975155 B2 JP 4975155B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- flk
- shift clock
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000004044 response Effects 0.000 claims description 43
- 239000004973 liquid crystal related substance Substances 0.000 claims description 31
- 230000003111 delayed effect Effects 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 11
- 101150081655 GPM1 gene Proteins 0.000 description 8
- 101000851007 Homo sapiens Vascular endothelial growth factor receptor 2 Proteins 0.000 description 8
- 102100033177 Vascular endothelial growth factor receptor 2 Human genes 0.000 description 8
- 101150084612 gpmA gene Proteins 0.000 description 8
- 210000002858 crystal cell Anatomy 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 101001009683 Homo sapiens Neuronal membrane glycoprotein M6-a Proteins 0.000 description 4
- 102100030394 Neuronal membrane glycoprotein M6-a Human genes 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- QHZSDTDMQZPUKC-UHFFFAOYSA-N 3,5-dichlorobiphenyl Chemical compound ClC1=CC(Cl)=CC(C=2C=CC=CC=2)=C1 QHZSDTDMQZPUKC-UHFFFAOYSA-N 0.000 description 2
- 101150015686 GPM2 gene Proteins 0.000 description 2
- 101000932478 Homo sapiens Receptor-type tyrosine-protein kinase FLT3 Proteins 0.000 description 2
- 102100020718 Receptor-type tyrosine-protein kinase FLT3 Human genes 0.000 description 2
- 101100352601 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPM3 gene Proteins 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本発明は、表示装置及びそのゲートパルス変調制御方法に関する。
液晶表示装置は、軽量、薄型、低消費電力駆動などの特徴により、その応用範囲が次第に広くなっている傾向にある。液晶表示装置は、ノート型ＰＣのような携帯用コンピュータ、事務自動化機器、オーディオ／ビデオ機器、屋内外広告表示装置などとして利用されている。液晶表示装置は、液晶セルに印加される電界を制御してバックライトユニットから入射される光を変調することによって画像を表示する。
アクティブマトリックスタイプの液晶表示装置は、画素ごとに形成されて画素電極に供給されるデータ電圧をスイッチングするＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む液晶表示パネル、液晶表示パネルのデータラインにデータ電圧を供給するためのデータ駆動回路、液晶表示パネルのゲートラインにゲートパルス（又はスキャンパルス）を順次供給するためのゲート駆動回路、及び前記駆動回路の動作タイミングを制御するためのタイミングコントローラーなどを具備する。
アクティブマトリックスタイプの液晶表示装置において、液晶セルに充電される電圧は、ＴＦＴの寄生容量によって発生するキックバック電圧（Ｋｉｃｋｂａｃｋ Ｖｏｌｔａｇｅ）（又はフィード・スルー電圧、△Ｖｐ）の影響を受ける。キックバック電圧（△Ｖｐ）は、下式のように定義される。
ここで、Ｃｇｄは、ゲートラインに接続されたＴＦＴのゲート端子と液晶セルの画素電極に接続されたＴＦＴのドレイン端子との間に形成される寄生容量であり、ＶＧＨ−ＶＧＬは、ゲートラインに供給されるゲートパルスのゲートハイ電圧ＶＧＨとゲートロウ電圧ＶＧＬとの差電圧である。
キックバック電圧（△Ｖｐ）によって液晶セルの画素電極に印加される電圧が変動されて、表示画像からフリッカー、残像、色偏差などが見えることができる。キックバック電圧（△Ｖｐ）を減らすために、ゲートパルスの立ち下がりエッジでゲートハイ電圧ＶＧＨを変調するゲートパルス変調（Ｇａｔｅ Ｐｕｌｓｅ Ｍｏｄｕｌａｔｉｏｎ；ＧＰＭ）方法がある。図１は、ゲートパルスが変調されない例（ＮＯ ＧＰＭ）とゲートパルスが変調された例（ＧＰＭ）を示すタイミングチャートである。ゲートパルスの変調波形の立ち下がりエッジでゲートハイ電圧ＶＧＨは低くなる。
タイミングコントローラーは、ゲートスタートパルス（Ｇａｔｅ Ｓｔａｒｔ Ｐｕｌｓｅ；ＧＳＰ）をシフトさせるためのゲートシフトクロック（Ｇａｔｅ Ｓｈｉｆｔ Ｃｌｏｃｋ；ＧＳＣ）と共に、ゲートパルスの変調タイミングを制御するためのゲートパルス変調制御信号（以下、ＦＬＫとする）信号を発生する。一般に、ゲートシフトクロックは、順次遅延された２相（ｐｈａｓｅ）以上のクロックで発生し、ＦＬＫ信号は、ゲートシフトクロックごとに同期される。ゲート駆動回路内のゲートパルス変調回路は、ＦＬＫ信号に同期してゲートハイ電圧ＶＧＨを変調する。
図２のように、第Ｎ（Ｎは、正の整数）ゲートパルスＮｔｈ ＧＰと第Ｎ＋１ゲートパルスＮ＋１ｔｈＧＰとを重ねる（Ｏｖｅｒｌａｐ）と、ゲートパルスのエッジだけでなくゲートハイ電圧ＶＧＨを維持しなければならないパルス幅期間内でＦＬＫ信号によりゲートハイ電圧ＶＧＨが低くなるようになる。図２において、ＶＧＨＭは、ＦＬＫ信号に同期して変調されたゲートハイ電圧である。これは、ゲートハイ電圧ＶＧＨが必要でない区間で変調されるので、消費電流の増加を引き起こすだけでなく、液晶表示パネルのデータ電圧充電率の減少を引き起こす。
この問題を解決するために、ＦＬＫ信号を２相以上に分割し、ゲートパルス変調回路をＦＬＫ信号の各々に独立的に構成する方法が考慮される。しかしながら、この方法は、ＦＬＫ信号の個数増加によってタイミングコントローラー内に回路構成が追加され、タイミングコントローラーの出力ピン増加を必要とし、ゲートパルスの重複区間が長くなるほど、ＦＬＫ信号の個数が増加するという問題を引き起こす。
本発明は、タイミングコントローラーの変更無しで互いに重なったゲートパルスを変調することのできる表示装置及びそのゲートパルス変調制御方法を提供する。
本発明に係る表示装置は、データラインとゲートラインとが交差する表示パネルと、単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラーと、前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を出力するＦＬＫ分周回路と、デジタルビデオデータをデータ電圧に変換して、前記データラインに供給するデータ駆動回路と、ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するゲート駆動回路とを備え、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、前記ゲートシフトクロックは、順次遅延される第１〜第６ゲートシフトクロックを含み、前記ＦＬＫ分周回路は、前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋２ゲートシフトクロックを論理積演算して、第１〜第６ＦＬＫ信号を発生する第１ＦＬＫ分周回路と、前記第１ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第５ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生し、第３ＦＬＫ信号と第６ＦＬＫ信号とを論理和演算した結果として、第IIIＦＬＫ信号を発生する第２ＦＬＫ分周回路とを備えることを特徴とする。
また、本発明に係る表示装置は、データラインとゲートラインとが交差する表示パネルと、単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラーと、前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を出力するＦＬＫ分周回路と、デジタルビデオデータをデータ電圧に変換して、前記データラインに供給するデータ駆動回路と、前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するゲート駆動回路とを備え、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、前記ゲートシフトクロックは、順次遅延される第１〜第４ゲートシフトクロックを含み、前記ＦＬＫ分周回路は、前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋１ゲートシフトクロックを論理積演算して、第１〜第４ＦＬＫ信号を発生する第１ＦＬＫ分周回路と、前記第１ＦＬＫ信号と第３ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生する第２ＦＬＫ分周回路とを備えることを特徴とする。
また、本発明に係る表示装置のゲートパルス変調制御方法は、データラインとゲートラインとが交差する表示パネル、単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を発生するステップと、前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップとを含み、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、前記ゲートシフトクロックは、順次遅延される第１〜第６ゲートシフトクロックを含み、前記単一ＦＬＫ信号を分周して、Ｊ個のＦＬＫ信号を発生するステップは、前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋２ゲートシフトクロックを論理積演算して、第１〜第６ＦＬＫ信号を発生するステップと、前記第１ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第５ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生し、第３ＦＬＫ信号と第６ＦＬＫ信号とを論理和演算した結果として、第IIIＦＬＫ信号を発生するステップとを含むことを特徴とする。
さらに、本発明に係る表示装置のゲートパルス変調制御方法は、データラインとゲートラインとが交差する表示パネル、単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を発生するステップと、前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップとを含み、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、前記ゲートシフトクロックは、順次遅延される第１〜第４ゲートシフトクロックを含み、前記単一ＦＬＫ信号を分周して、Ｊ個のＦＬＫ信号を発生するステップは、前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋１ゲートシフトクロックを論理積演算して、第１〜第４ＦＬＫ信号を発生するステップと、前記第１ＦＬＫ信号と第３ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生するステップとを含むことを特徴とする。
また、本発明に係る表示装置は、データラインとゲートラインとが交差する表示パネルと、単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラーと、前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を出力するＦＬＫ分周回路と、デジタルビデオデータをデータ電圧に変換して、前記データラインに供給するデータ駆動回路と、前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するゲート駆動回路とを備え、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、前記ゲートシフトクロックは、順次遅延される第１〜第４ゲートシフトクロックを含み、前記ＦＬＫ分周回路は、前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋１ゲートシフトクロックを論理積演算して、第１〜第４ＦＬＫ信号を発生する第１ＦＬＫ分周回路と、前記第１ＦＬＫ信号と第３ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生する第２ＦＬＫ分周回路とを備えることを特徴とする。
また、本発明に係る表示装置のゲートパルス変調制御方法は、データラインとゲートラインとが交差する表示パネル、単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を発生するステップと、前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップとを含み、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、前記ゲートシフトクロックは、順次遅延される第１〜第６ゲートシフトクロックを含み、前記単一ＦＬＫ信号を分周して、Ｊ個のＦＬＫ信号を発生するステップは、前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋２ゲートシフトクロックを論理積演算して、第１〜第６ＦＬＫ信号を発生するステップと、前記第１ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第５ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生し、第３ＦＬＫ信号と第６ＦＬＫ信号とを論理和演算した結果として、第IIIＦＬＫ信号を発生するステップとを含むことを特徴とする。
さらに、本発明に係る表示装置のゲートパルス変調制御方法は、データラインとゲートラインとが交差する表示パネル、単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を発生するステップと、前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップとを含み、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、前記ゲートシフトクロックは、順次遅延される第１〜第４ゲートシフトクロックを含み、前記単一ＦＬＫ信号を分周して、Ｊ個のＦＬＫ信号を発生するステップは、前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋１ゲートシフトクロックを論理積演算して、第１〜第４ＦＬＫ信号を発生するステップと、前記第１ＦＬＫ信号と第３ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生するステップとを含むことを特徴とする。
前述したように、本発明は、タイミングコントローラーから出力される単一ＦＬＫ信号を分周し、該分周されたＦＬＫ信号を利用してゲートパルスの立ち下がりエッジ電圧を変調することによって、タイミングコントローラーの変更無しで互いに重なったゲートパルスを変調することができる。
本発明の表示装置は、ゲートパルス（又はスキャンパルス）をゲートラインに順次供給してライン順次スキャニングでピクセルにビデオデータを記入するいかなる表示装置であっても良い。例えば、本発明の表示装置は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）、有機発光ダイオード表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）、電気泳動表示装置（Ｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ、ＥＰＤ）のうちの何れか一つでありうる。
本発明の液晶表示装置は、液晶モードで区分する際、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）などの液晶モードでも具現化されることができる。本発明の液晶表示装置は、透過率対電圧特性で区分する際、ノーマリホワイトモード（Ｎｏｒｍａｌｌｙ Ｗｈｉｔｅ Ｍｏｄｅ）又はノーマリブラックモード（Ｎｏｒｍａｌｌｙ Ｂｌａｃｋ ｍｏｄｅ）で具現化することができる。本発明の液晶表示装置は、透過型液晶表示装置、反透過型液晶表示装置、反射型液晶表示装置などいかなる形態でも具現化することができる。
以下、添付された図面を参照して、液晶表示装置を中心に本発明に係る好ましい実施の形態を詳細に説明する。本発明の表示装置は、以下の実施の形態の説明にて液晶表示装置を中心に例示するが、液晶表示装置に限定されないことに注意すべきである。明細書全体にわたって同じ参照番号は、実質的に同じ構成要素を意味する。
図３に示すように、本発明の表示装置は、表示パネル１０、データ駆動回路、ＦＬＫ分周回路２１、ゲート駆動回路、及びタイミングコントローラー１１などを具備する。
表示パネル１０は、２枚の基板間に液晶層が形成される。表示パネル１０の下部基板には、データライン、データラインと交差するゲートライン、データラインとゲートラインとの交差部ごとに形成されたＴＦＴ、ＴＦＴに接続されて画素電極１と共通電極２との間の電界により駆動される液晶セル、及びストレージキャパシタなどを含んだＴＦＴアレイが形成される。表示パネル１０の上部基板上には、ブラックマトリックスとカラーフィルターを含んだカラーフィルターアレイが形成される。共通電極２は、ＴＮモードとＶＡモードのような垂直電界駆動方式で上部基板上に形成され、ＩＰＳモードとＦＦＳモードのような水平電界駆動方式で画素電極と共に下部ガラス基板上に形成されることができる。表示パネル１０の上部基板と下部基板上には、光軸が直交する偏光板が取付けられ、液晶層と接する界面に液晶のプレチルト角を設定するための配向膜が形成される。
表示パネル１０は、液晶表示装置に限定されず、有機発光ダイオード表示装置（ＯＬＥＤ）、電気泳動表示装置（ＥＰＤ）のうちの何れか一つの表示パネルで具現化されることができる。
データ駆動回路は、複数のソースドライブＩＣ１２を備える。ソースドライブＩＣ１２は、タイミングコントローラー１１からデジタルビデオデータＲＧＢを受け取る。ソースドライブＩＣ１２は、タイミングコントローラー１１からのソースタイミング制御信号に応答して、デジタルビデオデータＲＧＢを正極性／負極性のアナログデータ電圧に変換した後、そのデータ電圧をゲートパルスに同期するように表示パネル１０のデータラインに供給する。ソースドライブＩＣは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）工程又はＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）工程で表示パネル１０のデータラインに接続されうる。図３において、ソースドライブＩＣは、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）に実装されて、印刷回路ボード（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、ＰＣＢ）１４と表示パネル１０の下部ガラス基板にＴＡＢ方式で接合される例を示す。
ＦＬＫ分周回路２１は、タイミングコントローラー１１とゲート駆動回路との間に接続される。ＦＬＫ分周回路２１は、ＰＣＢ１４上に実装されうる。ＦＬＫ分周回路２１は、タイミングコントローラー１１から入力された単一ＦＬＫ信号を分周して、複数のＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIを発生し、そのＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIをゲート駆動回路に出力する。
ゲート駆動回路は、タイミングコントローラー１１と表示パネル１０のゲートラインとの間に接続されたレベルシフタ（ｌｅｖｅｌ ｓｈｉｆｔｅｔ）２２、及びシフトレジスタ１３を備える。
レベルシフタ２２は、タイミングコントローラー１１から入力されるゲートシフトクロック（ＣＬＫ）のＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ−Ｔｒａｎｓｉｓｔｏｒ−Ｌｏｇｉｃ）ロジックレベルをゲートハイ電圧ＶＧＨとゲートロウ電圧ＶＧＬとにレベルシフトする。ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６は、所定の位相差を有するＩ（Ｉは、２以上の正の整数）相（ｐｈａｓｅ）クロックでレベルシフタ２２に入力される。図３において、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６は、６相クロックを例示したものである。
レベルシフタ２２は、ＦＬＫ分周回路２１から入力されるＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIに応答してレベルシフトされたクロックの立ち下がりエッジでゲートハイ電圧ＶＧＨを低く変調してキックバック電圧（△Ｖｐ）を減らす。シフトレジスタ１３は、レベルシフタ２２から入力されるクロックをシフトさせて、表示パネル１０のゲートラインにゲートパルスを順次供給する。
ゲート駆動回路は、ＧＩＰ（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）方式で表示パネル１０の下部基板上に直接形成されるか、又はＴＡＢ方式で表示パネル１０のゲートラインとタイミングコントローラー１１との間に接続されることができる。ＧＩＰ方式において、レベルシフタ２２は、ＰＣＢ１４上に実装され、シフトレジスタ１３は、表示パネル１０の下部基板上に形成されることができる。ＴＡＢ方式において、レベルシフタとシフトレジスタとは、一つのＩＣチップに集積され、ＴＣＰ上に実装されて表示パネル１０の下部基板に接着されうる。ＦＬＫ分周回路２１は、レベルシフタ２２に内蔵されることができる。
タイミングコントローラー１１は、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）インターフェース、ＴＭＤＳ（Ｔｒａｎｓｉｔｉｏｎ Ｍｉｎｉｍｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）インターフェースなどのインターフェースを介して、外部のホストコンピューターからデジタルビデオデータＲＧＢを受け取る。タイミングコントローラー１１は、ホストコンピューターから入力されるデジタルビデオデータＲＧＢをソースドライブＩＣ１２に送信する。
タイミングコントローラー１１は、ＬＶＤＳ又はＴＭＤＳインターフェース受信回路を介してホストコンピューターから垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（Ｄａｔａ Ｅｎａｂｌｅ、ＤＥ）、メインクロック（ＭＣＬＫ）などのタイミング信号を受け取る。タイミングコントローラー１１は、ホストコンピューターからのタイミング信号を基準にソースドライブＩＣとゲート駆動回路の動作タイミングを制御するためのタイミング制御信号を発生する。タイミング制御信号は、ゲート駆動回路の動作タイミングを制御するためのゲートタイミング制御信号、ソースドライブＩＣ１２の動作タイミングとデータ電圧の極性とを制御するためのデータタイミング制御信号を含む。
ゲートタイミング制御信号は、ゲートスタートパルス（ＧＳＰ）、ゲートシフトクロック（ＣＬＫ）、単一ＦＬＫ信号、ゲート出力イネーブル信号（Ｇａｔｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ、ＧＯＥ）などを含む。ゲートスタートパルス（ＧＳＰ）は、シフトレジスタ１３に入力されてシフトスタートタイミングを制御する。ゲートシフトクロック（ＣＬＫ）は、レベルシフタ２２に入力されてレベルシフトされた後にシフトレジスタ１３に入力され、ゲートスタートパルス（ＧＳＰ）をシフトさせるためのクロック信号として用いられる。単一ＦＬＫ信号ＦＬＫは、ゲートシフトクロック（ＣＬＫ）のクロックごとに同期するクロックとして発生して、ゲートパルスの変調タイミングを制御する。ゲート出力イネーブル信号（ＧＯＥ）は、シフトレジスタ１３の出力タイミングを制御する。
データタイミング制御信号は、ソーススタートパルス（Ｓｏｕｒｃｅ Ｓｔａｒｔ Ｐｕｌｓｅ、ＳＳＰ）、ソースサンプリングクロック（Ｓｏｕｒｃｅ Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ、ＳＳＣ）、極性制御信号（Ｐｏｌａｒｉｔｙ、ＰＯＬ）、及びソース出力イネーブル信号（Ｓｏｕｒｃｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ、ＳＯＥ）などを含む。ソーススタートパルス（ＳＳＰ）は、ソースドライブＩＣ１２のシフトスタートタイミングを制御する。ソースサンプリングクロック（ＳＳＣ）は、立ち上がり又は立ち下がりエッジに基づいてソースドライブＩＣ１２内でデータのサンプリングタイミングを制御するクロック信号である。極性制御信号（ＰＯＬ）は、ソースドライブＩＣから出力されるデータ電圧の極性を制御する。タイミングコントローラー１１とソースドライブＩＣ１２との間のデータ送信インターフェースがミニＬＶＤＳインターフェースであるとすれば、ソーススタートパルス（ＳＳＰ）とソースサンプリングクロック（ＳＳＣ）とは省略できる。
図４は、タイミングコントローラー１１から出力される単一ＦＬＫ信号ＦＬＫと６相ゲートシフトクロックとを示すタイミングチャートである。
図４に示すように、タイミングコントローラー１１は、位相が順次遅延される６相ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６と、６相ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６より高い周波数で発生する単一ＦＬＫ信号ＦＬＫとを出力する。ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６と単一ＦＬＫ信号ＦＬＫとは、基底電圧ＧＮＤ（０Ｖ）とロジック電源電圧ＶＣＣ（３．３Ｖ）との間でスイングする。
ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６において、第Ｎ（図４において、Ｎは、１と６の間で循環する整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なる。第６ゲートシフトクロックＧＣＬＫ６は、第５ゲートシフトクロックＧＣＬＫ５の後部分と重なり、第１ゲートシフトクロックＧＣＬＫ１の前部分と重なる。
単一ＦＬＫ信号ＦＬＫのクロックは、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６のそれぞれに同期する。したがって、単一ＦＬＫ信号ＦＬＫの周波数は、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６の周波数に比べて６倍程度高い。
図５は、ＦＬＫ分周回路２１を示すブロック図である。
図５に示すように、ＦＬＫ分周回路２１は、第１ＦＬＫ分周回路３１と、第２ＦＬＫ分周回路３２とを備える。
第１ＦＬＫ分周回路３１は、図６のようなＡＮＤゲートを利用して単一ＦＬＫ信号ＦＬＫ、第Ｎゲートシフトクロック、及び第Ｎ＋２ゲートシフトクロックを論理積演算して、第１〜第６ＦＬＫ信号ＦＬＫ１〜ＦＬＫ６を発生する。第１〜第６ＦＬＫ信号ＦＬＫ１〜ＦＬＫ６は、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６間の位相差と同じ位相差を有し、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６と同じ周波数を有する。
第２ＦＬＫ分周回路３２は、図７のようなＯＲゲートを利用して第１ＦＬＫ信号ＦＬＫ１と第４ＦＬＫ信号ＦＬＫ４とを論理和演算した結果として、第ＩＦＬＫ信号ＦＬＫＩを発生し、第２ＦＬＫ信号ＦＬＫ２と第５ＦＬＫ信号ＦＬＫ５とを論理和演算した結果として、第IIＦＬＫ信号ＦＬＫIIを発生する。そして、第２ＦＬＫ分周回路３２は、第３ＦＬＫ信号ＦＬＫ３と第６ＦＬＫ信号ＦＬＫ６とを論理和演算した結果として、第IIIＦＬＫ信号ＦＬＫIIIを発生する。第Ｉ〜IIIＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIの周波数は、図９のように第１〜第６ＦＬＫ信号ＦＬＫ１〜ＦＬＫ６の周波数に比べて２倍高い。
図８は、レベルシフタ２２を詳細に示す回路図である。図９は、ＦＬＫ分周回路２１により分周されたＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIとレベルシフタ２２の出力を示すタイミングチャートである。
図８及び図９に示すように、レベルシフタ２２は、第１〜第６ゲートパルス変調回路８２１〜８２６を具備する。
ゲートパルス変調回路８２１〜８２６のそれぞれには、ＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIのうちの何れか一つとゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６のうちの何れか一つとが入力される。そして、ゲートパルス変調回路８２１〜８２６のそれぞれには、ゲートハイ電圧ＶＧＨ、ゲート変調ハイ電圧ＶＧＭ、及びゲートロウ電圧ＶＧＬが供給される。ゲートハイ電圧ＶＧＨは、表示パネル１０のＴＦＴアレイに形成されたＴＦＴのしきい電圧以上に設定された電圧であって、略２０Ｖの電圧である。ゲートロウ電圧ＶＧＬは、表示パネル１０のＴＦＴアレイに形成されたＴＦＴのしきい電圧より低い電圧に設定された電圧であって、略−５Ｖの電圧である。ゲート変調ハイ電圧ＶＧＭは、ゲートハイ電圧ＶＧＨより低くゲートロウ電圧ＶＧＬより高い電圧である。
第１ゲートパルス変調回路８２１は、第ＩＦＬＫ信号ＦＬＫＩと第１ゲートシフトクロックＧＣＬＫ１とに応答して、第１ゲートパルスＧＰＭ１を出力する。第２ゲートパルス変調回路８２２は、第IIＦＬＫ信号ＦＬＫIIと第２ゲートシフトクロックＧＣＬＫ２とに応答して、第２ゲートパルスＧＰＭ２を出力する。第３ゲートパルス変調回路８２３は、第IIIＦＬＫ信号ＦＬＫIIIと第３ゲートシフトクロックＧＣＬＫ３とに応答して、第３ゲートパルスＧＰＭ３を出力する。第４ゲートパルス変調回路８２４は、第ＩＦＬＫ信号ＦＬＫＩと第４ゲートシフトクロックＧＣＬＫ４とに応答して、第４ゲートパルスＧＰＭ４を出力する。第５ゲートパルス変調回路８２５は、第IIＦＬＫ信号ＦＬＫIIと第５ゲートシフトクロックＧＣＬＫ５とに応答して、第５ゲートパルスＧＰＭ５を出力する。第６ゲートパルス変調回路８２６は、第IIIＦＬＫ信号ＦＬＫIIIと第６ゲートシフトクロックＧＣＬＫ６とに応答して、第６ゲートパルスＧＰＭ６を出力する。ゲートパルスＧＰＭ１〜ＧＰＭ６のそれぞれは、ゲートロウ電圧ＶＧＬとゲートハイ電圧ＶＧＨとの間でスイングし、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６と同じ位相差で順次遅延される。ゲートパルスＧＰＭ１〜ＧＰＭ６の立ち下がりエッジ電圧は、ＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIの立ち下がりエッジに同期してゲートハイ電圧ＶＧＨからゲート変調ハイ電圧ＶＧＭに低くなった後、ゲート変調ハイ電圧ＶＧＭからゲートロウ電圧ＶＧＬに低くなる。ゲートパルスＧＰＭ１〜ＧＰＭ６は、シフトレジスタ１３を介して表示パネル１０のゲートラインに供給される。
ゲートパルス変調回路８２１〜８２６のそれぞれは、ロジック部８３、第１〜第３トランジスタＴ１〜Ｔ３などを具備する。第１及び第２トランジスタＴ１、Ｔ２は、ｎタイプＭＯＳＴＦＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＦＴ）で具現化され、第３トランジスタＴ３は、ｐタイプＭＯＳＴＦＴで具現化される。
ロジック部８３は、ＦＬＫ分周回路２１から入力されたＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIのうちの何れか一つとゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６のうちの何れか一つとに応答して、トランジスタＴ１〜Ｔ３のオン／オフ（ＯＮ／ＯＦＦ）動作タイミングを制御する。ロジック部８３は、第１出力端子を介して第１トランジスタＴ１を制御するための第１スイッチ制御信号を出力する。ロジック部８３は、第２出力端子を介して第２トランジスタＴ２を制御するための第２スイッチ制御信号を出力する。ロジック部８３は、第３出力端子を介して第３トランジスタＴ３を制御するための第３スイッチ制御信号を出力する。
第１トランジスタＴ１は、ロジック部８３の制御下でゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６の立ち上がりエッジに同期してターンオンし、ゲートハイ電圧ＶＧＨをゲートパルス変調回路８２１〜８２６の出力端子に供給し、ＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIの立ち下がりエッジに同期してターンオフする。第１トランジスタＴ１のゲート電極は、ロジック部８３の第１出力端子に接続され、第１トランジスタＴ１のドレイン電極は、ゲートパルス変調回路８２１〜８２６の出力端子に接続される。第１トランジスタＴ１のソース電極には、ゲートハイ電圧ＶＧＨが供給される。
第２トランジスタＴ２は、ロジック部８３の制御下でＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIの立ち下がりエッジに同期してターンオンし、ゲート変調ハイ電圧ＶＧＭをゲートパルス変調回路８２１〜８２６の出力端子に供給し、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６の立ち下がりエッジに同期してターンオフする。第２トランジスタＴ２のゲート電極は、ロジック部２２の第２出力端子に接続され、第２トランジスタＴ２のソース電極は、ゲートパルス変調回路８２１〜８２６の出力端子に接続される。第２トランジスタＴ２のドレイン電極には、ゲート変調ハイ電圧ＶＧＭが供給される。
第３トランジスタＴ３は、ロジック部８３の制御下でゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６の立ち下がりエッジに同期してターンオンし、ゲートロウ電圧ＶＧＬをゲートパルス変調回路８２１〜８２６の出力端子に供給し、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６の立ち上がりエッジに同期してターンオフする。第３トランジスタＴ３のゲート電極は、ロジック部２２の第３出力端子に接続され、第３トランジスタＴ３のドレイン電極は、ゲートパルス変調回路８２１〜８２６の出力端子に接続される。第３トランジスタＴ３のソース電極には、ゲートロウ電圧ＶＧＬが供給される。
タイミングコントローラー１１は、４相ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４を発生することができる。図１０〜図１５は、４相ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４に対するゲートパルス変調方法の実施の形態を示す図である。
図１０は、タイミングコントローラー１１から出力される単一ＦＬＫ信号ＦＬＫと４相ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４とを示すタイミングチャートである。
図１０に示すように、タイミングコントローラー１１は、位相が順次遅延される４相ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４と、４相ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４より高い周波数で発生する単一ＦＬＫ信号ＦＬＫを出力する。ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４と単一ＦＬＫ信号ＦＬＫとは、基底電圧ＧＮＤ（０Ｖ）とロジック電源電圧ＶＣＣ（３．３Ｖ）との間でスイングする。
ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４において、第Ｎ（図１０においてＮは、１と４の間で循環される整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なる。第４ゲートシフトクロックＧＣＬＫ４は、第３ゲートシフトクロックＧＣＬＫ３の後部分と重なり、第１ゲートシフトクロックＧＣＬＫ１の前部分と重なる。
単一ＦＬＫ信号ＦＬＫのクロックは、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４のそれぞれに同期する。したがって、単一ＦＬＫ信号ＦＬＫの周波数は、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４の周波数に比べて４倍程度高い。
一方、本発明のゲートシフトクロックは、６相ゲートシフトクロックや後述する４相ゲートシフトクロックに限定されない。例えば、タイミングコントローラー１１は、単一ＦＬＫ信号ＦＬＫと順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックを出力することができる。ＦＬＫ分周回路２１は、単一ＦＬＫ信号ＦＬＫを分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を出力することができる。
図１１は、図１０に示す単一ＦＬＫ信号ＦＬＫを分周するためのＦＬＫ分周回路２１を示すブロック図である。
図１１に示すように、ＦＬＫ分周回路２１は、第１ＦＬＫ分周回路３１と、第２ＦＬＫ分周回路３２とを備える。
第１ＦＬＫ分周回路３１は、図１２のようなＡＮＤゲートを利用して単一ＦＬＫ信号ＦＬＫ、第Ｎゲートシフトクロック、及び第Ｎ＋１ゲートシフトクロックを論理積演算して、第１〜第４ＦＬＫ信号ＦＬＫ１〜ＦＬＫ４を発生する。第１〜第４ＦＬＫ信号ＦＬＫ１〜ＦＬＫ４は、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４間の位相差と同じ位相差を有し、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４と同じ周波数を有する。
第２ＦＬＫ分周回路３２は、図１３のようなＯＲゲートを利用して第１ＦＬＫ信号ＦＬＫ１と第３ＦＬＫ信号ＦＬＫ３とを論理和演算した結果として、第ＩＦＬＫ信号ＦＬＫＩを発生し、第２ＦＬＫ信号ＦＬＫ２と第４ＦＬＫ信号ＦＬＫ４とを論理和演算した結果として、第IIＦＬＫ信号ＦＬＫIIを発生する。第Ｉ及びIIＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIの周波数は、図１５のように、第１〜第４ＦＬＫ信号ＦＬＫ１〜ＦＬＫ４の周波数に比べて２倍高い。
図１４は、図１０に示す４相ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４をレベルシフトするためのレベルシフタ２２を詳細に示す回路図である。図１５は、図１１に示すＦＬＫ分周回路２１により分周されたＦＬＫ信号ＦＬＫＩ〜ＦＬＫIIIと図１４に示すレベルシフタ２２の出力を示すタイミングチャートである。
図１４及び図１５に示すように、レベルシフタ２２は、第１〜第４ゲートパルス変調回路８２１〜８２４を具備する。
ゲートパルス変調回路８２１〜８２４のそれぞれには、ＦＬＫ信号ＦＬＫＩ、ＦＬＫIIのうちの何れか一つとゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ４のうちの何れか一つが入力される。そして、ゲートパルス変調回路８２１〜８２４のそれぞれには、ゲートハイ電圧ＶＧＨ、ゲート変調ハイ電圧ＶＧＭ、及びゲートロウ電圧ＶＧＬが供給される。
第１ゲートパルス変調回路８２１は、第ＩＦＬＫ信号ＦＬＫＩと第１ゲートシフトクロックＧＣＬＫ１とに応答して、第１ゲートパルスＧＰＭ１を出力する。第２ゲートパルス変調回路８２２は、第IIＦＬＫ信号ＦＬＫIIと第２ゲートシフトクロックＧＣＬＫ２とに応答して、第２ゲートパルスＧＰＭ２を出力する。第３ゲートパルス変調回路８２３は、第ＩＦＬＫ信号ＦＬＫＩと第３ゲートシフトクロックＧＣＬＫ３とに応答して、第３ゲートパルスＧＰＭ３を出力する。第４ゲートパルス変調回路８２４は、第IIＦＬＫ信号ＦＬＫIIと第４ゲートシフトクロックＧＣＬＫ４とに応答して、第４ゲートパルスＧＰＭ４を出力する。ゲートパルスＧＰＭ１〜ＧＰＭ４のそれぞれは、ゲートロウ電圧ＶＧＬとゲートハイ電圧ＶＧＨとの間でスイングし、ゲートシフトクロックＧＣＬＫ１〜ＧＣＬＫ６と同じ位相差で順次遅延される。ゲートパルスＧＰＭ１〜ＧＰＭ４の立ち下がりエッジ電圧は、ＦＬＫ信号ＦＬＫＩ、ＦＬＫIIの立ち下がりエッジに同期してゲートハイ電圧ＶＧＨからゲート変調ハイ電圧ＶＧＭに低くなった後、ゲート変調ハイ電圧ＶＧＭからゲートロウ電圧ＶＧＬに低くなる。ゲートパルスＧＰＭ１〜ＧＰＭ４は、シフトレジスタ１３を介して表示パネル１０のゲートラインに供給される。
ゲートパルス変調回路８２１〜８２４のそれぞれは、ロジック部８３、第１〜第３トランジスタＴ１〜Ｔ３などを具備する。第１及び第２トランジスタＴ１、Ｔ２は、ｎタイプＭＯＳＴＦＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＦＴ）で具現化され、第３トランジスタＴ３は、ｐタイプＭＯＳＴＦＴで具現化される。
前述したように、本発明は、タイミングコントローラーから出力される単一ＦＬＫ信号を分周し、該分周されたＦＬＫ信号を利用してゲートパルスの立ち下がりエッジ電圧を変調することによって、タイミングコントローラーの変更無しで互いに重なったゲートパルスを変調することができる。
以上説明した内容から当業者であれば本発明の技術思想から逸脱しない範囲内で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により定められなければならない。
Claims (13)
- データラインとゲートラインとが交差する表示パネルと、
単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラーと、
前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を出力するＦＬＫ分周回路と、
デジタルビデオデータをデータ電圧に変換して、前記データラインに供給するデータ駆動回路と、
前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するゲート駆動回路と
を備え、
前記ゲートシフトクロックは、少なくとも一部が互いに重なり、
第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、
前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、
前記ゲートシフトクロックは、順次遅延される第１〜第６ゲートシフトクロックを含み、
前記ＦＬＫ分周回路は、
前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋２ゲートシフトクロックを論理積演算して、第１〜第６ＦＬＫ信号を発生する第１ＦＬＫ分周回路と、
前記第１ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第５ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生し、第３ＦＬＫ信号と第６ＦＬＫ信号とを論理和演算した結果として、第IIIＦＬＫ信号を発生する第２ＦＬＫ分周回路と
を備える
ことを特徴とする表示装置。 - 前記第１〜第６ＦＬＫ信号は、前記ゲートシフトクロック間の位相差と同じ位相差を有し、前記ゲートシフトクロックと実質的に同じ周波数を有し、
前記第Ｉ〜IIIＦＬＫ信号の周波数は、前記第１〜第６ＦＬＫ信号の周波数に比べて２倍高い
ことを特徴とする請求項１に記載の表示装置。 - 前記ゲート駆動回路は、
前記第ＩＦＬＫ信号と第１ゲートシフトクロックとに応答して、第１ゲートパルスを出力し、前記第ＩＦＬＫ信号の立ち下がりエッジと第１ゲートシフトクロックの立ち下がりエッジとの間で前記第１ゲートパルスの電圧を所定のゲート変調ハイ電圧まで下げる第１ゲートパルス変調回路と、
前記第IIＦＬＫ信号と前記第２ゲートシフトクロックとに応答して、第２ゲートパルスを出力し、前記第IIＦＬＫ信号の立ち下がりエッジと前記第２ゲートシフトクロックの立ち下がりエッジとの間で前記第２ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第２ゲートパルス変調回路と、
前記第IIIＦＬＫ信号と前記第３ゲートシフトクロックとに応答して、第３ゲートパルスを出力し、前記第IIIＦＬＫ信号の立ち下がりエッジと前記第３ゲートシフトクロックの立ち下がりエッジとの間で前記第３ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第３ゲートパルス変調回路と、
前記第ＩＦＬＫ信号と前記第４ゲートシフトクロックとに応答して、第４ゲートパルスを出力し、前記第ＩＦＬＫ信号の立ち下がりエッジと前記第４ゲートシフトクロックの立ち下がりエッジとの間で前記第４ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第４ゲートパルス変調回路と、
前記第IIＦＬＫ信号と前記第５ゲートシフトクロックとに応答して、第５ゲートパルスを出力し、前記第IIＦＬＫ信号の立ち下がりエッジと前記第５ゲートシフトクロックの立ち下がりエッジとの間で前記第５ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第５ゲートパルス変調回路と、
前記第IIIＦＬＫ信号と前記第６ゲートシフトクロックとに応答して、第６ゲートパルスを出力し、前記第IIIＦＬＫ信号の立ち下がりエッジと前記第６ゲートシフトクロックの立ち下がりエッジとの間で前記第６ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第６ゲートパルス変調回路と
を備え、
前記ゲートパルスの各々は、ゲートロウ電圧とゲートハイ電圧との間でスイングし、前記ゲートシフトクロックと同じ位相差で順次遅延され、
前記ゲート変調ハイ電圧は、前記ゲートロウ電圧より高くかつ前記ゲートハイ電圧より低い
ことを特徴とする請求項２に記載の表示装置。 - データラインとゲートラインとが交差する表示パネルと、
単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラーと、
前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を出力するＦＬＫ分周回路と、
デジタルビデオデータをデータ電圧に変換して、前記データラインに供給するデータ駆動回路と、
前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するゲート駆動回路と
を備え、
前記ゲートシフトクロックは、少なくとも一部が互いに重なり、
第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なるり、
前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、
前記ゲートシフトクロックは、順次遅延される第１〜第４ゲートシフトクロックを含み、
前記ＦＬＫ分周回路は、
前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋１ゲートシフトクロックを論理積演算して、第１〜第４ＦＬＫ信号を発生する第１ＦＬＫ分周回路と、
前記第１ＦＬＫ信号と第３ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生する第２ＦＬＫ分周回路と
を備えることを特徴とする表示装置。 - 前記第１〜第４ＦＬＫ信号は、前記ゲートシフトクロック間の位相差と同じ位相差を有し、前記ゲートシフトクロックと実質的に同じ周波数を有し、
前記第Ｉ及びIIＦＬＫ信号の周波数は、前記第１〜第４ＦＬＫ信号の周波数に比べて２倍高い
ことを特徴とする請求項４に記載の表示装置。 - 前記ゲート駆動回路は、
前記第ＩＦＬＫ信号と第１ゲートシフトクロックとに応答して、第１ゲートパルスを出力し、前記第ＩＦＬＫ信号の立ち下がりエッジと第１ゲートシフトクロックの立ち下がりエッジとの間で前記第１ゲートパルスの電圧を所定のゲート変調ハイ電圧まで下げる第１ゲートパルス変調回路と、
前記第IIＦＬＫ信号と前記第２ゲートシフトクロックとに応答して、第２ゲートパルスを出力し、前記第IIＦＬＫ信号の立ち下がりエッジと前記第２ゲートシフトクロックの立ち下がりエッジとの間で前記第２ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第２ゲートパルス変調回路と、
前記第ＩＦＬＫ信号と前記第３ゲートシフトクロックとに応答して、第３ゲートパルスを出力し、前記第ＩＦＬＫ信号の立ち下がりエッジと前記第３ゲートシフトクロックの立ち下がりエッジとの間で前記第３ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第３ゲートパルス変調回路と、
前記第IIＦＬＫ信号と前記第４ゲートシフトクロックとに応答して、第４ゲートパルスを出力し、前記第IIＦＬＫ信号の立ち下がりエッジと前記第４ゲートシフトクロックの立ち下がりエッジとの間で前記第４ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第４ゲートパルス変調回路と
を備え、
前記ゲートパルスの各々は、ゲートロウ電圧とゲートハイ電圧との間でスイングし、前記ゲートシフトクロックと同じ位相差で順次遅延され、
前記ゲート変調ハイ電圧は、前記ゲートロウ電圧より高くかつ前記ゲートハイ電圧より低い
ことを特徴とする請求項５に記載の表示装置。 - 前記表示装置は、液晶表示装置（ＬＣＤ）、有機発光ダイオード表示装置（ＯＬＥＤ）、電気泳動表示装置（ＥＰＤ）のうちの何れか一つであることを特徴とする請求項１から６までのいずれか１項に記載の表示装置。
- データラインとゲートラインとが交差する表示パネル、単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、
前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を発生するステップと、
前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップと
を含み、
前記ゲートシフトクロックは、少なくとも一部が互いに重なり、
第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、 前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、
前記ゲートシフトクロックは、順次遅延される第１〜第６ゲートシフトクロックを含み、
前記単一ＦＬＫ信号を分周して、Ｊ個のＦＬＫ信号を発生するステップは、
前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋２ゲートシフトクロックを論理積演算して、第１〜第６ＦＬＫ信号を発生するステップと、
前記第１ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第５ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生し、第３ＦＬＫ信号と第６ＦＬＫ信号とを論理和演算した結果として、第IIIＦＬＫ信号を発生するステップと
を含む
ことを特徴とする表示装置のゲートパルス変調制御方法。 - 前記第１〜第６ＦＬＫ信号は、前記ゲートシフトクロック間の位相差と同じ位相差を有し、前記ゲートシフトクロックと実質的に同じ周波数を有し、
前記第Ｉ〜IIIＦＬＫ信号の周波数は、前記第１〜第６ＦＬＫ信号の周波数に比べて２倍高い
ことを特徴とする請求項８に記載の表示装置のゲートパルス変調制御方法。 - 前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップは、
前記第ＩＦＬＫ信号と第１ゲートシフトクロックとに応答して、第１ゲートパルスを出力し、前記第ＩＦＬＫ信号の立ち下がりエッジと第１ゲートシフトクロックの立ち下がりエッジとの間で前記第１ゲートパルスの電圧を所定のゲート変調ハイ電圧まで下げるステップと、
前記第IIＦＬＫ信号と前記第２ゲートシフトクロックとに応答して、第２ゲートパルスを出力し、前記第IIＦＬＫ信号の立ち下がりエッジと前記第２ゲートシフトクロックの立ち下がりエッジとの間で前記第２ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IIIＦＬＫ信号と前記第３ゲートシフトクロックとに応答して、第３ゲートパルスを出力し、前記第IIIＦＬＫ信号の立ち下がりエッジと前記第３ゲートシフトクロックの立ち下がりエッジとの間で前記第３ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第ＩＦＬＫ信号と前記第４ゲートシフトクロックとに応答して、第４ゲートパルスを出力し、前記第ＩＦＬＫ信号の立ち下がりエッジと前記第４ゲートシフトクロックの立ち下がりエッジとの間で前記第４ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IIＦＬＫ信号と前記第５ゲートシフトクロックとに応答して、第５ゲートパルスを出力し、前記第IIＦＬＫ信号の立ち下がりエッジと前記第５ゲートシフトクロックの立ち下がりエッジとの間で前記第５ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IIIＦＬＫ信号と前記第６ゲートシフトクロックとに応答して、第６ゲートパルスを出力し、前記第IIIＦＬＫ信号の立ち下がりエッジと前記第６ゲートシフトクロックの立ち下がりエッジとの間で前記第６ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップとを含み、
前記ゲートパルスの各々は、ゲートロウ電圧とゲートハイ電圧との間でスイングし、前記ゲートシフトクロックと同じ位相差で順次遅延され、
前記ゲート変調ハイ電圧は、前記ゲートロウ電圧より高くかつ前記ゲートハイ電圧より低い
ことを特徴とする請求項９に記載の表示装置のゲートパルス変調制御方法。 - データラインとゲートラインとが交差する表示パネル、単一ＦＬＫ信号と順次遅延されるＩ（Ｉは、２以上の整数）相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、
前記単一ＦＬＫ信号を分周して、Ｊ（Ｊは、２以上Ｉより小さな整数）個のＦＬＫ信号を発生するステップと、
前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップと
を含み、
前記ゲートシフトクロックは、少なくとも一部が互いに重なり、
第Ｎ（Ｎは、正の整数）ゲートシフトクロックは、第Ｎ−１ゲートシフトクロックの後部分と所定時間分重なり、第Ｎ＋１ゲートシフトクロックの前部分と所定時間分重なり、 前記単一ＦＬＫ信号の周波数は、前記ゲートシフトクロックの周波数に比べてＩ倍高く、
前記ゲートシフトクロックは、順次遅延される第１〜第４ゲートシフトクロックを含み、
前記単一ＦＬＫ信号を分周して、Ｊ個のＦＬＫ信号を発生するステップは、
前記単一ＦＬＫ信号、前記第Ｎゲートシフトクロック、及び第Ｎ＋１ゲートシフトクロックを論理積演算して、第１〜第４ＦＬＫ信号を発生するステップと、
前記第１ＦＬＫ信号と第３ＦＬＫ信号とを論理和演算した結果として、第ＩＦＬＫ信号を発生し、第２ＦＬＫ信号と第４ＦＬＫ信号とを論理和演算した結果として、第IIＦＬＫ信号を発生するステップと
を含むことを特徴とする表示装置のゲートパルス変調制御方法。 - 前記第１〜第４ＦＬＫ信号は、前記ゲートシフトクロック間の位相差と同じ位相差を有し、前記ゲートシフトクロックと実質的に同じ周波数を有し、
前記第Ｉ及びIIＦＬＫ信号の周波数は、前記第１〜第４ＦＬＫ信号の周波数に比べて２倍高い
ことを特徴とする請求項１１に記載の表示装置のゲートパルス変調制御方法。 - 前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたＦＬＫ信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップは、
前記第ＩＦＬＫ信号と第１ゲートシフトクロックとに応答して、第１ゲートパルスを出力し、前記第ＩＦＬＫ信号の立ち下がりエッジと第１ゲートシフトクロックの立ち下がりエッジとの間で前記第１ゲートパルスの電圧を所定のゲート変調ハイ電圧まで下げるステップと、
前記第IIＦＬＫ信号と前記第２ゲートシフトクロックとに応答して、第２ゲートパルスを出力し、前記第IIＦＬＫ信号の立ち下がりエッジと前記第２ゲートシフトクロックの立ち下がりエッジとの間で前記第２ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第ＩＦＬＫ信号と前記第３ゲートシフトクロックとに応答して、第３ゲートパルスを出力し、前記第ＩＦＬＫ信号の立ち下がりエッジと前記第３ゲートシフトクロックの立ち下がりエッジとの間で前記第３ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IIＦＬＫ信号と前記第４ゲートシフトクロックとに応答して、第４ゲートパルスを出力し、前記第IIＦＬＫ信号の立ち下がりエッジと前記第４ゲートシフトクロックの立ち下がりエッジとの間で前記第４ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップとを含み、
前記ゲートパルスの各々は、ゲートロウ電圧とゲートハイ電圧との間でスイングし、前記ゲートシフトクロックと同じ位相差で順次遅延され、
前記ゲート変調ハイ電圧は、前記ゲートロウ電圧より高くかつ前記ゲートハイ電圧より低い
ことを特徴とする請求項１２に記載の表示装置のゲートパルス変調制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090131289A KR101324428B1 (ko) | 2009-12-24 | 2009-12-24 | 표시장치 |
| KR10-2009-0131289 | 2009-12-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011133854A JP2011133854A (ja) | 2011-07-07 |
| JP4975155B2 true JP4975155B2 (ja) | 2012-07-11 |
Family
ID=44174542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010231690A Active JP4975155B2 (ja) | 2009-12-24 | 2010-10-14 | 表示装置及びそのゲートパルス変調制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8405595B2 (ja) |
| JP (1) | JP4975155B2 (ja) |
| KR (1) | KR101324428B1 (ja) |
| CN (1) | CN102110405B (ja) |
| TW (1) | TWI426482B (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI336461B (en) * | 2007-03-15 | 2011-01-21 | Au Optronics Corp | Liquid crystal display and pulse adjustment circuit thereof |
| DE102010007351B4 (de) * | 2010-02-09 | 2018-07-12 | Texas Instruments Deutschland Gmbh | Pegelschieber zur Verwendung in LCD-Anzeige-Anwendungen |
| US20110273430A1 (en) * | 2010-05-05 | 2011-11-10 | Intersil Americas Inc. | Voltage level shifting with reduced power consumption |
| TWI430580B (zh) * | 2010-10-29 | 2014-03-11 | Chunghwa Picture Tubes Ltd | 切角信號產生電路 |
| KR20130019776A (ko) * | 2011-08-18 | 2013-02-27 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
| TWI556217B (zh) * | 2011-11-09 | 2016-11-01 | 聯詠科技股份有限公司 | 電源管理電路及其閘極脈衝調變電路 |
| CN103123770B (zh) * | 2011-11-18 | 2017-04-12 | 联咏科技股份有限公司 | 电源管理电路及其闸极脉冲调变电路 |
| US9159288B2 (en) | 2012-03-09 | 2015-10-13 | Apple Inc. | Gate line driver circuit for display element array |
| KR101952936B1 (ko) * | 2012-05-23 | 2019-02-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| KR102049733B1 (ko) * | 2012-09-27 | 2019-11-28 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| EP2983166B8 (en) | 2013-04-02 | 2022-02-23 | Beijing BOE Optoelectronics Technology Co., Ltd. | Method and apparatus for eliminating imperfect image, and display device |
| KR102071939B1 (ko) | 2013-05-23 | 2020-02-03 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102018761B1 (ko) * | 2013-09-03 | 2019-11-05 | 엘지디스플레이 주식회사 | 게이트 펄스 변조 회로와 이를 포함하는 디스플레이 장치 |
| KR102142298B1 (ko) | 2013-10-31 | 2020-08-07 | 주식회사 실리콘웍스 | 게이트 드라이버 집적회로와 그의 구동 방법, 그리고 평판 디스플레이 장치의 제어 회로 |
| KR102142299B1 (ko) | 2013-11-29 | 2020-08-07 | 주식회사 실리콘웍스 | 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버 |
| KR102151058B1 (ko) * | 2013-12-24 | 2020-09-02 | 엘지디스플레이 주식회사 | 게이트 펄스 변조 회로와 이를 포함하는 디스플레이 장치 |
| KR102147375B1 (ko) * | 2013-12-31 | 2020-08-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| CN104134425B (zh) * | 2014-06-30 | 2017-02-01 | 上海天马有机发光显示技术有限公司 | 一种oled反相电路和显示面板 |
| KR102263025B1 (ko) * | 2014-12-18 | 2021-06-09 | 주식회사 실리콘웍스 | 레벨 쉬프터 및 이를 포함하는 디스플레이 장치 |
| KR102263010B1 (ko) * | 2014-12-18 | 2021-06-09 | 주식회사 실리콘웍스 | 레벨 쉬프터 및 이를 포함하는 디스플레이 장치 |
| KR102286916B1 (ko) * | 2014-12-31 | 2021-08-09 | 엘지디스플레이 주식회사 | 게이트 펄스 변조 장치와 이를 이용한 표시장치 |
| KR102400275B1 (ko) * | 2015-01-06 | 2022-05-23 | 엘지디스플레이 주식회사 | 게이트 구동 방법, 게이트 드라이버 및 표시장치 |
| KR102434634B1 (ko) * | 2015-07-23 | 2022-08-22 | 엘지디스플레이 주식회사 | 유기전계발광표시장치의 구동방법 |
| US10339850B2 (en) | 2015-08-06 | 2019-07-02 | Nvidia Corporation | Low-latency display |
| TWI556223B (zh) * | 2015-11-17 | 2016-11-01 | 友達光電股份有限公司 | 液晶顯示裝置及其操作方法 |
| CN105489151B (zh) * | 2015-11-30 | 2019-07-23 | 深圳市华星光电技术有限公司 | 削角线路及显示面板 |
| CN105609067B (zh) * | 2016-01-04 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种goa控制装置以及tft-lcd、显示设备 |
| CN105513552A (zh) * | 2016-01-26 | 2016-04-20 | 京东方科技集团股份有限公司 | 驱动电路、驱动方法及显示装置 |
| KR102555186B1 (ko) * | 2016-08-31 | 2023-07-13 | 엘지디스플레이 주식회사 | 표시장치, 컨트롤러 |
| US20180091150A1 (en) | 2016-09-27 | 2018-03-29 | Intel Corporation | Fused voltage level shifting latch |
| KR102522115B1 (ko) | 2016-09-28 | 2023-04-14 | 주식회사 엘엑스세미콘 | 게이트구동회로, 레벨시프터 및 표시장치 |
| CN107633798B (zh) * | 2017-10-11 | 2020-03-17 | 深圳市华星光电半导体显示技术有限公司 | 电位转换电路及显示面板 |
| JP7253332B2 (ja) * | 2018-06-26 | 2023-04-06 | ラピスセミコンダクタ株式会社 | 表示装置及び表示コントローラ |
| CN110223621B (zh) * | 2019-06-10 | 2021-12-21 | 惠科股份有限公司 | 信号调制方法、装置及显示装置 |
| CN110335572B (zh) | 2019-06-27 | 2021-10-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板行驱动电路单元与其驱动电路及液晶显示面板 |
| KR102686906B1 (ko) | 2019-09-11 | 2024-07-19 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 구동 방법 |
| KR102712575B1 (ko) * | 2019-11-07 | 2024-10-07 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN111261093B (zh) * | 2020-03-25 | 2021-08-24 | Tcl华星光电技术有限公司 | 显示面板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806906B1 (ko) * | 2001-09-25 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치와 이의 구동 장치 및 구동 방법 |
| KR100830098B1 (ko) * | 2001-12-27 | 2008-05-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| JP2004015992A (ja) | 2002-06-12 | 2004-01-15 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| KR101026800B1 (ko) * | 2003-11-21 | 2011-04-04 | 삼성전자주식회사 | 액정 표시 장치, 표시 장치용 광원의 구동 장치 및 그방법 |
| KR101100882B1 (ko) * | 2004-11-05 | 2012-01-02 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 장치 |
| KR101166580B1 (ko) * | 2004-12-31 | 2012-07-18 | 엘지디스플레이 주식회사 | 액정표시소자 |
| KR101232051B1 (ko) * | 2006-06-29 | 2013-02-12 | 엘지디스플레이 주식회사 | 게이트 펄스 변조신호 발생회로 |
| JP4935531B2 (ja) * | 2007-06-25 | 2012-05-23 | 富士通株式会社 | フリップフロップ回路 |
| KR100899157B1 (ko) * | 2007-06-25 | 2009-05-27 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동 방법 |
| JP5244402B2 (ja) * | 2008-01-11 | 2013-07-24 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
-
2009
- 2009-12-24 KR KR1020090131289A patent/KR101324428B1/ko active IP Right Grant
-
2010
- 2010-06-11 TW TW099119127A patent/TWI426482B/zh active
- 2010-06-29 US US12/826,110 patent/US8405595B2/en active Active
- 2010-09-03 CN CN2010102745260A patent/CN102110405B/zh active Active
- 2010-10-14 JP JP2010231690A patent/JP4975155B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI426482B (zh) | 2014-02-11 |
| KR101324428B1 (ko) | 2013-10-31 |
| US8405595B2 (en) | 2013-03-26 |
| US20110157123A1 (en) | 2011-06-30 |
| CN102110405B (zh) | 2013-10-16 |
| CN102110405A (zh) | 2011-06-29 |
| KR20110074352A (ko) | 2011-06-30 |
| JP2011133854A (ja) | 2011-07-07 |
| TW201123135A (en) | 2011-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4975155B2 (ja) | 表示装置及びそのゲートパルス変調制御方法 | |
| US9240154B2 (en) | Liquid crystal display | |
| US8786538B2 (en) | Display device and method for controlling gate pulse | |
| KR101808338B1 (ko) | 표시장치와 그 게이트펄스 제어방법 | |
| KR102489512B1 (ko) | 공통전압 보상회로를 구비한 액정 표시장치 | |
| US20170154595A1 (en) | Display device | |
| US20150187319A1 (en) | Liquid Crystal Display and Method for Driving the Same | |
| KR20120031651A (ko) | 표시장치와 그 클럭신호 제어방법 | |
| KR101653006B1 (ko) | 액정표시장치와 그 소비전력 저감방법 | |
| KR101868606B1 (ko) | 쉬프트 레지스터와 이를 포함한 표시장치 | |
| KR101696462B1 (ko) | 게이트펄스 변조장치와 방법, 및 이를 이용한 표시장치 | |
| KR20160044173A (ko) | 네로우 베젤을 갖는 표시패널과 그를 포함한 표시장치 | |
| KR102411379B1 (ko) | 표시패널과 이를 이용한 표시장치 | |
| KR102118928B1 (ko) | 액정표시장치 | |
| KR102148489B1 (ko) | 표시장치의 전원 공급 장치 | |
| CN106875903B (zh) | 显示装置及其驱动方法 | |
| KR102333734B1 (ko) | 레벨 시프터 및 이를 구비한 평판표시장치 | |
| KR20080004851A (ko) | 액정 표시 장치 | |
| KR102148488B1 (ko) | 표시장치의 전원회로 | |
| KR101777869B1 (ko) | 액정표시장치와 그 구동방법 | |
| KR20140041023A (ko) | 액정표시장치 및 그 구동방법 | |
| KR102013378B1 (ko) | 액정표시장치 | |
| KR102407979B1 (ko) | 미러 표시장치 | |
| KR102238638B1 (ko) | 표시장치의 전원회로 | |
| KR102274434B1 (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4975155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |