-
GEBIET DER ERFINDUNG
-
Die Erfindung betrifft einen Pegelschieber zur Verwendung in LCD-Anzeige-Anwendungen.
-
HINTERGRUND
-
LCD-Anzeigen benötigen Ansteuerspannungspegel, die weit über den üblichen Hoch/Niedrig-Logikpegeln aus einer gewöhnlichen Anwendungsumgebung liegen. Pegelschieber werden dazu benötigt, die Logikpegel der Steuersignale in positive und/oder negative Ansteuersignale mit einem geeigneten Pegel umzuwandeln, der von der bestimmten LCD-Anzeige abhängig ist und mehrere zehn Volt erreichen kann. Jeder Pegelschieberkanal weist niederohmige Ausgangsstufen auf, die kurze Anstiegs- und Abfallzeiten erreichen, wenn die kapazitive Last angesteuert wird, die üblicherweise bei LCD-Anzeige-Anwendungen vorhanden ist.
-
Übliche Pegelschieber für Fernsehgeräte und Monitore können viele separate Kanäle aufweisen, bei denen einige eine Gatespannungsformung ermöglichen, um die Bildqualität durch eine Reduzierung der Bildremanenz zu verbessern. Dies wird üblicherweise implementiert, indem Flimmer-Taktsignale erzeugt werden, um zu bestimmen, wann genau die Gatespannungsformung beginnen soll. Bei LCD-Anzeigen, bei denen eine Gate-in-Panel-Technik angewendet wird, wird für jedes Eingangssignalpaar ein Flimmertakt benötigt. Da jedes Eingangssignalpaar um 180° phasenverschoben ist, kann ein Flimmertakt für beide verwendet werden. Bei einer Anzeige mit vier Phasen werden beispielsweise zwei Flimmer-Taktsignale benötigt. Eine Anzeige mit sechs Phasen benötigt drei Flimmer-Taktsignale und so weiter.
-
Bei praktischen Anwendungen ist es nicht immer möglich, alle Flimmer-Taktsignale, die eine Anzeige benötigt, bereitzustellen. Dies kann auf begrenzte Fähigkeiten des Zeitablaufcontrollers zurückzuführen sein, der diese Signale erzeugt, oder auf die begrenzte Anzahl von Verbindungen, die der Pegelschieber IC ermöglicht. Darüber hinaus ist es mit dem herkömmlichen, oben beschriebenen Ansatz nicht auf einfache Weise möglich, dass ein System, das für eine Art Anzeige (z. B. mit vier Phasen) ausgelegt ist, auch für eine andere Anzeige (z. B. mit sechs Phasen) verwendet wird. Wenn kein bestimmtes Flimmer-Taktsignal für jedes Eingangssignalpaar verfügbar ist, kann ein zusätzliches Signal erzeugt werden, um ein einzelnes Flimmer-Taktsignal zu Beginn jedes Bildrahmens zu synchronisieren, wodurch jedoch die Komplexität erhöht wird.
-
Das Datenblatt des TPS65192 (Juli 2009) von Texas Instrument offenbart einen Pegelschieber mit 9 Kanälen, der sowohl mit einem einzelnen Flimmer-Taktsignal als auch mit drei Flimmer-Taktsignalen betrieben werden kann.
-
ZUSAMMENFASSUNG
-
Bei einem Aspekt der Erfindung ist ein Pegelschieber zur Verwendung in LCD-Anzeige-Anwendungen vorgesehen, der eine Gruppe von separaten Kanälen aufweist, die jeweils einen Signaleingang, einen Signalausgang und eine Kanalsteuerschaltungsanordnung aufweisen, die die Gatespannungsformung zur Verbesserung der Bildqualität ermöglicht. Der Pegelschieber weist ferner eine Anzahl von Flimmer-Takteingängen auf. Die Kanalsteuerschaltungsanordnung jedes einzelnen Kanals in der Gruppe weist eine Logikschaltungsanordnung auf, die alle Flimmer-Taktsignale mit dem Eingangssignal des betreffenden Kanals und mit Eingangssignalen anderer Kanäle zu einem Gatespannungsformung-Freigabesignal für die Steuerschaltungsanordnung des betreffenden Kanals kombiniert. Mit dieser Konfiguration ist es möglich, den gleichen Pegelschieber IC mit nur einem Flimmer-Taktsignal für alle Phasen, unabhängig von deren Anzahl, zu verwenden, ohne dass wie üblich ein zusätzliches Synchronisationssignal oder viele Flimmer-Taktsignale erforderlich sind. Der erfindungsgemäße Pegelschieber bestimmt automatisch, welches Eingangssignal für die Gatespannungsformung verändert werden muss, wenn der aktive Teil des Flimmer-Taktsignals erfasst wird.
-
Bei einer bevorzugten Implementierung weist die Logikschaltungsanordnung ein AND-Gate mit Eingängen auf, an die jeweils eines der Eingangssignale angelegt ist, und ein OR-Gate mit Eingängen, an die jeweils eines der Flimmer-Taktsignale angelegt ist. Die Logikschaltungsanordnung weist ferner ein Flipflop mit einem D-Eingang auf, an den ein Ausgang des AND-Gates angelegt ist, mit einem Takteingang, an den ein Ausgang des OR-Gates angelegt ist, und mit einem Ausgang, der das Gatespannungsformung-Freigabesignal bereitstellt. Durch eine logische OR-Verknüpfung der von einem Zeitablaufcontroller erzeugten Flimmer-Taktsignale wird ein einzelnes Flimmer-Taktsignal erhalten, und der Pegelschieber arbeitet intern stets nur mit diesem einzelnen Flimmer-Taktsignal. Somit können Systeme entwickelt werden, die mit einer beliebigen Anzahl von Phasen und einer beliebigen Anzahl von Flimmer-Taktsignalen verwendet werden können, wobei lediglich geringfügige Änderungen an der Anwendungsschaltung erforderlich sind.
-
Weitere Aspekte der Erfindung ergeben sich aus den beigefügten Ansprüchen und der nachfolgenden ausführlichen Beschreibung, die anhand der beigefügten Zeichnungen angegeben ist.
-
Figurenliste
-
- - 1 ist ein Blockschaltbild eines Pegelschiebers, bei dem die Erfindung implementiert werden kann;
- - 2 ist ein schematisches Schaltbild eines Kanals im Pegelschieber;
- - 3 ist ein Zeitablaufdiagramm, das den Prozess der Gatespannungsformung veranschaulicht;
- - 4 ist ein Blockschaltbild der Logikschaltungsanordnung, die in den Kanalsteuerschaltungen aller Kanäle enthalten ist;
- - 5 ist ein Zeitablaufdiagramm, das den Betrieb des Pegelschiebers mit drei separaten Flimmer-Taktsignalen veranschaulicht; und
- - 6 ist ein Zeitablaufdiagramm, das den Betrieb des Pegelschiebers mit nur einem Flimmer-Taktsignal veranschaulicht.
-
AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUGNSFORM
-
Der Pegelschieber in 1 ist eine integrierte Schaltung zur Verwendung in einer LCD-Anzeige-Anwendung. Er weist eine Gruppe von sechs separaten Kanälen auf, die jeweils eine Phase der angeschlossenen LCD-Anzeigevorrichtung ansteuern können. Jeder Kanal in der Gruppe weist einen zugeordneten Signaleingang IN1 bis IN6 und einen zugeordneten Signalausgang OUT1 bis OUT6 auf. Jeder Kanal in der Gruppe weist eine von einer Versorgungsspannung VGH1 gespeiste Treiberstufe und eine zugeordnete Gatespannungsformung-Schaltungsanordnung in einem Gatespannungsformungsblock auf. Die Eingangssignale zum Gatespannungsformungsblock sind drei Flimmer-Taktsignale FLK1, FLK2 und FLK3. Der Anschluss RE ist eine Verbindung für eine Stromsenke, der ein Entladewiderstand sein kann. Die sechs Kanäle in der Gruppe weisen eine Kanalsteuerschaltungsanordnung auf, die, wie unten weiter erläutert, eine Gatespannungsformung ermöglicht. Ein weiterer Kanal im Pegelschieber mit einem Signaleingang IN7 und einem Signalausgang OUT7 erlaubt keine Gatespannungsformung, weist jedoch eine Treiberstufe auf, die ebenfalls von VGH1 gespeist wird. Weitere Kanäle im Pegelschieber, wie etwa ein Kanal mit einem Signaleingang IN8 und einem Signalausgang OUT8, erlauben auch keine Gatespannungsformung, weisen jedoch eine Treiberstufe auf, die von einem Anschluss VGH2 gespeist wird.
-
Es sollte zu verstehen sein, dass bei einer praktischen Implementierung des Pegelschiebers üblicherweise weitere Funktionen integriert sind, wie etwa weitere Kanäle oder eine Funktion zum Entladen des Anzeigepaneels beim Abschalten. Da eine solche Funktion für die Erfindung nicht relevant ist, wird sie nicht weiter beschrieben.
-
2 ist ein vereinfachtes Blockschaltbild eines einzelnen Kanals in der Gruppe von Kanälen, die die Gatespannungsformung ermöglichen, in diesem Fall Kanal 1, wobei alle anderen Kanäle der Gruppe einen identischen Aufbau haben.
-
Zwei komplementäre Transistoren Q1 und Q2 sind zwischen den Versorgungsanschlüssen VGH1 und VGL in Reihe geschaltet, wobei der Verbindungsknoten mit dem Ausgang OUT1 des Kanals verbunden ist. Die Transistoren Q1 und Q2 werden von der Kanalsteuerschaltungsanordnung angesteuert, die Eingänge für drei Eingangssignale und Eingänge für die drei Flimmer-Taktsignale FLK1, FLK2, FLK3 aufweist. Zusätzlich zu dem zugeordneten Eingangssignal IN1 empfängt die Steuerschaltungsanordnung des Kanals 1 zwei weitere Eingangssignale IN2 und IN3. Der Ausgang OUT1 des Kanals verläuft zu einem angeschlossenen LCD-Paneel. Die Kanalsteuerschaltungsanordnung steuert auch einen weiteren Transistor Q3 an, der im eingeschalteten Zustand den Ausgangsanschluss OUT1 an den Anschluss RE koppelt, mit dem ein Entladewiderstand verbunden ist.
-
Das Schaltbild in 3 zeigt ein Eingangssignal IN, ein Flimmer-Taktsignal FLK und ein Ausgangssignal OUT; da das Diagramm den zeitlichen Verlauf der Signale veranschaulicht, der für alle Kanäle identisch ist, wurden die Indizes weggelassen. Das Eingangssignal ist ein logisches Signal, das entweder den Logikpegel VLOGIC oder GND besitzt. Das Flimmer-Taktsignal FLK ist auch ein logisches Signal, das entweder den Logikpegel VLOGIC oder GND hat. Das Ausgangssignal OUT ist das pegelverschobene Signal, das zwischen VHG1 und VGL schwankt. An der ansteigenden Flanke von IN soll Q1 eingeschaltet, Q2 und Q3 ausgeschaltet und OUT auf VGH1 gesteuert werden. An der fallenden Flanke des Signals FLK soll Q1 ausgeschaltet, Q3 eingeschaltet und das angeschlossene LCD-Paneel nun über Q3 und den Entladewiderstand entladen werden. An der fallenden Flanke des Eingangssignals IN soll Q2 eingeschaltet, Q3 ausgeschaltet und OUT auf VGL gesteuert werden. Diese Abfolge wird der Reihe nach für jeden Kanal wiederholt.
-
Das in 3 gezeigte Diagramm entspricht dem Fall, in dem jeder Kanal ein Flimmer-Taktsignal empfängt und insbesondere jedes Kanalpaar eines der drei Flimmer-Taktsignale empfängt.
-
Die Erfindung, wie unten erläutert wird, ermöglicht es dem Pegelschieber, mit einem, zwei oder drei Flimmer-Taktsignalen oder sogar ohne eines dieser Signale zu arbeiten, wenn keine Gatespannungsformung beabsichtigt ist.
-
Mit Bezug nun auf 4 zeigt der obere Teil die Logikschaltungsanordnung, die in der Steuerschaltungsanordnung des Kanals 1 enthalten ist, der untere Teil zeigt die Logikschaltungsanordnung, die in der Steuerschaltungsanordnung des Kanals 6 enthalten ist, wobei dazwischen die Kanäle 2 bis 5 symbolisiert sind. Es versteht sich, dass jeder Kanal eine gleiche Logikschaltungsanordnung aufweist.
-
Jede Logikschaltungsanordnung weist ein AND-Gate mit Eingängen auf, an die eine Auswahl von Eingangssignalen angelegt ist, ein OR-Gate mit Eingängen, an die alle Flimmer-Taktsignale angelegt sind (unabhängig davon, ob sie aktiv sind), und ein D-Flipflop mit einem aktiv-low-Taktsignal und einem asynchronen aktiv-low-Rücksetzsignal. Der Ausgang des AND-Gates ist an den Dateneingang D und an den Rücksetzeingang CLR des Flipflops angelegt, und der Ausgang des OR-Gates ist an den Takteingang CK des Flipflops angelegt. Das Ausgangssignal des Flipflops ist ein Freigabesignal GPM_ENx für den betreffenden Kanal x. Das Freigabesignal GPM_ENx wird von der Kanalsteuerschaltungsanordnung des entsprechenden Kanals x verwendet und führt dazu, dass es wie in 3 veranschaulicht die Gatespannungsformung in diesem Kanal ermöglicht.
-
Das AND-Gate jedes Kanals x empfängt sein zugehöriges Eingangssignal Inx und zwei weitere Eingangssignale, die Eingangssignale von unterschiedlichen Kanalpaaren sind. Mit den Kanalpaaren
- Kanal 1 und Kanal 4;
- Kanal 2 und Kanal 5;
- Kanal 3 und Kanal 6;
wobei die Eingangssignale zwischen jedem Paar um 180° phasenverschoben sind (obwohl die Tastverhältnisse möglicherweise nicht 1:1 betragen), sind die Eingangssignale zu den Kanälen wie folgt:
- Kanal 1: IN1 & IN2 & IN3
- Kanal 2: IN2 & IN3 & IN4
- Kanal 3: IN3 & IN4 & IN5
- Kanal 4: IN4 & IN5 & IN6
- Kanal 5: IN5 & IN6 & IN1
- Kanal 6: IN6 & IN1 & IN2.
-
Es sollte zu verstehen sein, dass das obige Schema für ein LCD mit sechs Phasen ausgelegt ist. Prinzipiell kann es an jede beliebige Phasenanzahl angepasst werden.
-
Im Betrieb des Pegelschiebers mit drei verfügbaren Flimmer-Taktsignalen entspricht das Zeitablaufdiagramm der Signale dem in 5 gezeigten Diagramm. In dem Diagramm sind Eingangssignale IN1 bis IN6 zusammen mit den Ausgangssignalen des AND-Gates in jedem Kanal, den drei Flimmer-Taktsignalen FLK1 bis FLK3, den Ausgangssignalen FLK1+FLK2+FLK3 des OR-Gates in jedem Kanal und den Ausgangssignalen GPM_EN1 bis GPM_EN6 jedes Logikschaltungsanordnungskanals gezeigt. Bei einem Vergleich zwischen 5 und 3 ist zu sehen, dass jeder Kanal die gleiche grundlegende Gatespannungsformungsfunktion hat, die in 3 veranschaulicht ist. Insbesondere ist für jeden Kanal x das Freigabesignal GPM_ENx ab der fallenden Flanke des Flimmer-Taktsignals, das dem Kanalpaar zugeordnet ist, zu dem der Kanal x gehört, aktiv und ab der fallenden Flanke des zugeordneten Eingangssignals Inx inaktiv.
-
Im Betrieb des Pegelschiebers mit nur einem verfügbaren Flimmer-Taktsignal FLK entspricht das Zeitablaufdiagramm der Signale dem in 6 gezeigten Diagramm. In 6 ist das einzelne Flimmer-Taktsignal FLK identisch mit dem Signal FLK1+FLK2+FLK3 aus 5, und die Signale FLK1 bis FLK3 fehlen, wobei jedoch alle weiteren Signale identisch sind. Dies veranschaulicht den Vorteil des erfindungsgemäßen Pegelschiebers, der hinsichtlich der Gatespannungsformung unabhängig von der Anzahl der verfügbaren Flimmer-Taktsignale die gleiche Funktionalität gewährleistet. Wenn kein Flimmer-Taktsignal verfügbar ist, wird nie eines der GPM_ENx-Signale aktiv sein, und es wird keine Gatespannungsformung auftreten.
-
Die Erfindung wurde im Vorhergehenden zwar anhand einer besonderen Ausführungsform beschrieben, sie ist jedoch nicht auf diese Ausführungsform beschränkt, und der Fachmann wird zweifellos weitere Alternativen finden, die im Umfang der Erfindung, wie sie beansprucht ist, liegen. Die Konzepte der Erfindung können insbesondere bei jeglicher Anzahl von Kanälen im Pegelschieber und bei jeglicher Art Anzeigevorrichtung, die eine Funktion ermöglicht, die der Gatespannungsformung bei LCD-Anzeige-Anwendungen ähnlich ist, angewendet werden.
