DE102015222195B4 - Mehrwegauswahlschaltung und Anzeigevorrichtung - Google Patents

Mehrwegauswahlschaltung und Anzeigevorrichtung Download PDF

Info

Publication number
DE102015222195B4
DE102015222195B4 DE102015222195.4A DE102015222195A DE102015222195B4 DE 102015222195 B4 DE102015222195 B4 DE 102015222195B4 DE 102015222195 A DE102015222195 A DE 102015222195A DE 102015222195 B4 DE102015222195 B4 DE 102015222195B4
Authority
DE
Germany
Prior art keywords
switch
transistor
switching transistor
timing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015222195.4A
Other languages
English (en)
Other versions
DE102015222195A1 (de
Inventor
Lei Zhang
Hanyu GU
Liu Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102015222195A1 publication Critical patent/DE102015222195A1/de
Application granted granted Critical
Publication of DE102015222195B4 publication Critical patent/DE102015222195B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Abstract

Eine Mehrwegauswahlschaltung, die Folgendes umfasst: eine erste Datenleitung (S1) zur Übertragung eines ersten Datensignals, eine zweite Datenleitung (S2) zur Übertragung eines zweiten Datensignals, eine dritte Datenleitung (S3) zur Übertragung eines dritten Datensignals, eine Steuerleitung (CL) zur Übertragung eines Steuersignals, eine Zeitsteuerleitung (CKL) zur Übertragung eines Zeitsteuersignals, eine Schalterschaltung (110; 210; 310; 410; 510; 610; 710) und eine Treiberschaltung (120; 220; 320; 420; 520; 620; 720), wobeidie Treiberschaltung (120; 220; 320; 420; 520; 620; 720) mindestens einen ersten Schalttransistor (121; 221; 321; 421; 521; 621; 721) und einen zweiten Schalttransistor (122; 222; 322; 422; 522; 622; 722) umfasst,die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) so konfiguriert ist, dass sie das Steuersignal, das Zeitsteuersignal, das erste Datensignal, das zweite Datensignal und das dritte Datensignal empfängt und entsprechend dem Steuersignal und dem Zeitsteuersignal in einem erste Betriebsmodus oder einem zweiten Betriebsmodus arbeitet;wobei die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) im ersten Betriebsmodus so konfiguriert ist, dass sie das zweite Datensignal in einem Zeitmultiplexverfahren an den ersten Schalttransistor (121; 221; 321; 421; 521; 621; 721) und den zweiten Schalttransistor (122; 222; 322; 422; 522; 622; 722) überträgt; undim zweiten Betriebsmodus ist die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) so konfiguriert, dass sie das erste Datensignal an den ersten Schalttransistor (121; 221; 321; 421; 521; 621; 721) und das dritte Datensignal an den zweiten Schalttransistor (122; 222; 322; 422; 522; 622; 722) überträgt.

Description

  • Technisches Gebiet
  • Die vorliegende Anmeldung betrifft das Gebiet der Anzeigetechnologien, insbesondere eine Mehrwegauswahlschaltung und eine Anzeigevorrichtung.
  • Hintergrund
  • Ein Mehrwegselektor (auch „Demux“ genannt) in dem Anzeigefeld nach dem Stand der Technik ist - entsprechend einem Verhältnis der Anzahl Integrierter Schaltungen (IC) zu der Anzahl von Datenleitungen - vorwiegend durch einen 1:2-Betriebsmodus bestimmt, bei dem ein Signal jeder der ICs zwei Pixelspalten steuert, sowie einen 1:3-Betriebsmodus, bei dem ein Signal jeder der ICs drei Pixelspalten steuert.
  • US 2013 / 0 181 963 A1 offenbart eine in einer Flüssigkristallanzeige angewandte Ansteuerungsvorrichtung.
  • US 2008 / 0 136 810 A1 offenbart eine Bildanzeigevorrichtung zum Vorladen einer Signalleitung mit einem vorbestimmten Potential im Voraus.
  • WO 2007 / 69 205 A2 offenbart Aktivmatrix-Anzeigemodule und Verfahren für die in Aktivmatrix-Anzeigemodulen implementierte Farbverschiebungskompensation.
  • Es besteht eine Notwendigkeit, die Leistungen des Mehrwegselektors in dem Anzeigefeld nach dem Stand der Technik zu verbessern.
  • Zusammenfassung
  • Die vorliegende Offenbarung stellt eine Mehrwegauswahlschaltung und eine Anzeigevorrichtung bereit, um die technischen Probleme der verwandten Technik zu lösen.
  • Die vorliegende Offenbarung stellt eine Mehrwegauswahlschaltung bereit, die Folgendes umfasst: eine erste Datenleitung zur Übertragung eines ersten Datensignals, eine zweite Datenleitung zur Übertragung eines zweiten Datensignals, eine dritte Datenleitung zur Übertragung eines dritten Datensignals, eine Steuerleitung zur Übertragung eines Steuersignals, eine Zeitsteuerleitung zur Übertragung eines Zeitsteuersignals, eine Schalterschaltung und eine Treiberschaltung,
    die Treiberschaltung umfasst mindestens einen ersten Schalttransistor und einen zweiten Schalttransistor;
    die Schalterschaltung ist so konfiguriert, dass sie das Steuersignal, das Zeitsteuersignal, das erste Datensignal, das zweite Datensignal und das dritte Datensignal empfängt und entsprechend dem Steuersignal und dem Zeitsteuersignal in einem ersten Betriebsmodus oder einem zweiten Betriebsmodus arbeitet;
    wobei die Schalterschaltung im ersten Betriebsmodus so konfiguriert ist, dass sie das zweite Datensignal in einem Zeitmultiplexverfahren an den ersten Schalttransistor und den zweiten Schalttransistor überträgt; und
    im zweiten Betriebsmodus ist die Schalterschaltung so konfiguriert, dass sie das erste Datensignal an den ersten Schalttransistor und das dritte Datensignal an den zweiten Schalttransistor überträgt.
  • Die vorliegende Offenbarung stellt zudem eine Mehrwegauswahlschaltung bereit, die einen ersten Schalter und einen zweiten Schalter umfasst, wobei der erste Schalter einen ersten Unterschalter, einen zweiten Unterschalter, einen dritten Unterschalter und einen vierten Unterschalter umfasst und der zweite Schalter einen fünften Unterschalter, einen sechsten Unterschalter, einen siebten Unterschalter und einen achten Unterschalter umfasst;
    die Mehrwegauswahlschaltung umfasst zudem einen ersten Schalttransistor, einen zweiten Schalttransistor, eine erste Datenleitung zur Übertragung eines ersten Datensignals, eine zweite Datenleitung zur Übertragung eines zweiten Datensignals, eine dritte Datenleitung zur Übertragung eines dritten Datensignals, eine erste Zeitsteuerleitung zur Übertragung eines ersten Zeitsteuersignals, eine zweite Zeitsteuerleitung zur Übertragung eines zweiten Zeitsteuersignals und eine dritte Zeitsteuerleitung zur Übertragung eines dritten Zeitsteuersignals;
    eine Sourceelektrode des ersten Schalttransistors ist für den Empfang des zweiten Datensignals über den ersten Unterschalter und den Empfang des ersten Datensignals über den fünften Unterschalter konfiguriert, und eine Gateelektrode des ersten Schalttransistors ist für den Empfang des ersten Zeitsteuersignals über den zweiten Unterschalter und den Empfang des dritten Zeitsteuersignals über den sechsten Unterschalter konfiguriert;
    eine Sourceelektrode des zweiten Schalttransistors ist für den Empfang des zweiten Datensignals über den dritten Unterschalter und den Empfang des dritten Datensignals über den siebten Unterschalter konfiguriert, und eine Gateelektrode des zweiten Schalttransistors ist für den Empfang des zweiten Zeitsteuersignals über den vierten Unterschalter und den Empfang des dritten Zeitsteuersignals über den achten Unterschalter konfiguriert; und
    die vier Unterschalter des ersten Schalters sind für das gleichzeitige Ein- oder Ausschalten konfiguriert, und die vier Unterschalter des zweiten Schalters sind für das gleichzeitige Ein- oder Ausschalten konfiguriert; wenn der erste Schalter eingeschaltet ist, ist der zweite Schalter ausgeschaltet, und wenn der erste Schalter ausgeschaltet ist, ist der zweite Schalter eingeschaltet.
  • Die vorliegende Offenbarung stellt zudem eine Anzeigevorrichtung bereit, welche die obige Gatesteuerschaltung und sechs Pixel umfasst;
    wobei die sechs Pixel Folgendes umfassen: ein erstes Pixel, das mit einer Drainelektrode des ersten Schalttransistors verbunden ist, ein zweites Pixel, das mit einer Drainelektrode des zweiten Schalttransistors verbunden ist, ein drittes Pixel, das mit einer Drainelektrode des dritten Schalttransistors verbunden ist, ein viertes Pixel, das mit einer Drainelektrode des vierten Schalttransistors verbunden ist, ein fünftes Pixel, das mit einer Drainelektrode des fünften Schalttransistors verbunden ist, und ein sechstes Pixel, das mit einer Drainelektrode des sechsten Schalttransistors verbunden ist.
  • Mittels der durch die vorliegende Offenbarung bereitgestellten Schalterschaltung, die im ersten Betriebsmodus und im zweiten Betriebsmodus arbeiten und zwischen dem ersten Betriebsmodus und dem zweiten Betriebsmodus wechseln kann, kann die Mehrwegauswahlschaltung, welche die Schalterschaltung umfasst, im 1:3-Betriebsmodus und im 1:2-Betriebsmodus arbeiten und außerdem beliebig zwischen dem 1:3-Betriebsmodus und dem 1:2-Betriebsmodus wechseln. Demzufolge kann die Anzeigevorrichtung, welche die Mehrwegauswahlschaltung umfasst, an zwei Betriebsmodi angepasst werden, was die Anpassungsfähigkeit der Anzeigevorrichtung in Bezug auf die Datensignale verbessert.
  • Figurenliste
  • Zur näheren Veranschaulichung der technischen Lösungen der Ausgestaltungen der vorliegenden Offenbarung oder des Standes der Technik sind die zur Beschreibung der Ausgestaltungen oder des Standes der Technik verwendeten Begleitzeichnungen nachfolgend kurz aufgeführt. Die Zeichnungen in Bezug auf die nachfolgende Beschreibung veranschaulichen jedoch nur einige Ausgestaltungen der vorliegenden Offenbarung, so dass Fachleute anhand der beschriebenen Zeichnungen ohne kreative Arbeit weitere Zeichnungen anfertigen können.
    • 1A ist eine Prinzipdarstellung eines Anzeigefeldes in einem 1:3-Betriebsmodus gemäß der verwandten Technik;
    • 1B ist ein Zeitsteuerungsdiagramm eines Anzeigefeldes in einem 1:3-Betriebsmodus gemäß der verwandten Technik;
    • 1C ist eine Prinzipdarstellung eines Anzeigefeldes in einem 1:2-Betriebsmodus gemäß der verwandten Technik;
    • 1D ist ein Zeitsteuerungsdiagramm eines Anzeigefeldes in einem 1:2-Betriebsmodus gemäß der verwandten Technik;
    • 2A ist eine Prinzipdarstellung einer Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 2B ist eine Prinzipdarstellung einer weiteren Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 2C ist ein Zeitsteuerungsdiagramm der in 2B im 1:3-Betriebsmodus dargestellten Mehrwegauswahlschaltung;
    • 2D ist ein Zeitsteuerungsdiagramm der Mehrwegauswahlschaltung im 1:2-Betriebsmodus gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 2E ist eine Prinzipdarstellung einer weiteren Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 3A ist eine Prinzipdarstellung einer Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 3B ist eine Prinzipdarstellung einer Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 3C ist eine Prinzipdarstellung einer Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 3D ist eine Prinzipdarstellung einer weiteren Mehrwegauswahlschaltung;
    • 4A ist eine Prinzipdarstellung der Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 4B ist eine Prinzipdarstellung einer weiteren Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 5A ist eine Prinzipdarstellung einer Anzeigevorrichtung gemäß einer Ausgestaltung der vorliegenden Erfindung;
    • 5B ist eine Prinzipdarstellung einer weiteren Anzeigevorrichtung gemäß einer Ausgestaltung der vorliegenden Erfindung; und
    • 5C ist eine schematische Draufsicht einer weiteren Anzeigevorrichtung gemäß einer Ausgestaltung der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Ausgestaltungen
  • Zur Verdeutlichung der Gegenstände, technischen Lösungen und Vorteile der vorliegenden Offenbarung werden die technischen Lösungen der vorliegenden Offenbarung anhand der Ausgestaltungen und der Zeichnungen im Folgenden eindeutig und vollständig beschrieben. Dabei werden nur einige Ausgestaltungen und nicht alle Ausgestaltungen der vorliegenden Erfindung beschrieben. Alle anderen Ausgestaltungen, die anhand der beschriebenen Ausgestaltungen der Erfindung ohne kreative Arbeit von Fachleuten bereitgestellt werden können, sollen unter den Schutzumfang der vorliegenden Erfindung fallen.
  • 1A ist eine Prinzipdarstellung eines Anzeigefeldes in einem 1:3-Betriebsmodus gemäß der verwandten Technik. Wie in 1A dargestellt, umfasst das Anzeigefeld: Datenleitungen D1 und D2, Zeitsteuerleitungen CLK1, CLK2 und CLK3, einen Schalttransistor 11, einen Schalttransistor 12, einen Schalttransistor 13, einen Schalttransistor 14, einen Schalttransistor 15 und einen Schalttransistor 16, Teilpixelspalten R1, G1, B1, R2, G2 und B2, wobei eine Drainelektrode (D) des Schalttransistors 11, eine Drainelektrode (D) des Schalttransistors 12 und eine Drainelektrode (D) des Schalttransistors 13 mit den Teilpixelspalten R1, G1 bzw. B1 verbunden sind; eine Gateelektrode (G) des Schalttransistors 11, eine Gateelektrode (G) des Schalttransistors 12 und eine Gateelektrode (G) des Schalttransistors 13 sind mit den Zeitsteuerleitungen CLK1, CLK2 bzw. CLK3 verbunden; und eine Sourceelektrode (S) des Schalttransistors 11, eine Sourceelektrode (S) des Schalttransistors 12 und eine Sourceelektrode (S) des Schalttransistors 13 sind sämtlich mit der Datenleitung D1 verbunden; eine Drainelektrode des Schalttransistors 14, eine Drainelektrode des Schalttransistors 15 und eine Drainelektrode des Schalttransistors 16 sind mit den Teilpixelspalten R2, G2 bzw. B2 verbunden; eine Gateelektrode des Schalttransistors 14, eine Gateelektrode des Schalttransistors 15 und eine Gateelektrode des Schalttransistors 16 sind mit den Zeitsteuerleitungen CLK1, CLK2 bzw. CLK3 verbunden; und eine Sourceelektrode des Schalttransistors 14, eine Sourceelektrode des Schalttransistors 15 und eine Sourceelektrode des Schalttransistors 16 sind sämtlich mit der Datenleitung D2 verbunden. Im Folgenden wird auf die 1B verwiesen, bei der es sich um ein Zeitsteuerungsdiagramm eines Anzeigefeldes in einem 1:3-Betriebsmodus gemäß der verwandten Technik handelt. Durch die Kombination von 1A und 1B wird in einem Taktzyklus, der die Zeitabschnitte T1 bis T6 umfasst, während des Zeitabschnittes T1 ein hoher Pegel an die Zeitsteuerleitung CKL1 angelegt, um den Schalttransistor 11 einzuschalten, so dass die Datenleitung D1 ein Datensignal an die Teilpixelspalte R1 überträgt, um eine Anzeige durch die Teilpixelspalte R1 zu ermöglichen; anschließend empfängt die Teilpixelspalte G1 während des Zeitabschnittes T2 ein Datensignal von der Datenleitung D1; die Teilpixelspalte B1 empfängt während des Zeitabschnittes T3 ein Datensignal von der Datenleitung D1; die Teilpixelspalte R2 empfängt während des Zeitabschnittes T4 ein Datensignal von der Datenleitung D2; die Teilpixelspalte G2 empfängt während des Zeitabschnittes T5 ein Datensignal von der Datenleitung D2; und die Teilpixelspalte B2 empfängt während des Zeitabschnittes T6 ein Datensignal von der Datenleitung D2. Hierbei werden zwei unterschiedliche IC-Signale über die Datenleitungen D1 bzw. D2 übertragen, und jedes der zwei IC-Signale in dem Anzeigefeld kann drei Teilpixelspalten steuern, folglich ist der Betriebsmodus ein 1:3-Betriebsmodus.
  • 1C ist eine Prinzipdarstellung eines Anzeigefeldes in einem 1:2-Betriebsmodus nach der verwandten Technik. Wie in 1C dargestellt, umfasst das Anzeigefeld: Datenleitungen D1, D2, und D3, Zeitsteuerleitungen CLK1 und CLK2, einen Schalttransistor 11, einen Schalttransistor 12, einen Schalttransistor 13, einen Schalttransistor 14, einen Schalttransistor 15 und einen Schalttransistor 16, Teilpixelspalten R1, G1, B1, R2, G2 und B2, wobei eine Drainelektrode (D) des Schalttransistors 11 und eine Drainelektrode (D) des Schalttransistors 12 sequentiell mit den Teilpixelspalten R1 und G1 verbunden sind, eine Gateelektrode (G) des Schalttransistors 11 und eine Gateelektrode (G) des Schalttransistors 12 sind sequentiell mit den Zeitsteuerleitungen CLK1 bzw. CLK2 verbunden und eine Sourceelektrode (S) des Schalttransistors 11 und eine Sourceelektrode (S) des Schalttransistors 12 sind beide mit der Datenleitung D1 verbunden; eine Drainelektrode des Schalttransistors 13 und eine Drainelektrode des Schalttransistors 14 sind sequentiell mit den Teilpixelspalten B1 und R2 verbunden, eine Gateelektrode des Schalttransistors 13 und eine Gateelektrode des Schalttransistors 14 sind sequentiell mit den Zeitsteuerleitungen CLK1 bzw. CLK2 verbunden, und eine Sourceelektrode des Schalttransistors 13 und eine Sourceelektrode des Schalttransistors 14 sind beide mit der Datenleitung D2 verbunden; eine Drainelektrode des Schalttransistors 15 und eine Drainelektrode des Schalttransistors 16 sind sequentiell mit den Teilpixelspalten G2 und B2 verbunden, eine Gateelektrode des Schalttransistors 15 und eine Gateelektrode des Schalttransistors 16 sind sequentiell mit den Zeitsteuerleitungen CLK1 bzw. CLK2 verbunden, und eine Sourceelektrode des Schalttransistors 15 und eine Sourceelektrode des Schalttransistors 16 sind beide mit der Datenleitung D3 verbunden. Im Folgenden wird auf die 1D verwiesen, bei der es sich um ein Zeitsteuerungsdiagramm eines Anzeigefeldes in einem 1:2-Betriebsmodus gemäß der verwandten Technik handelt. Durch die Kombination von 1C und 1D wird in einem Taktzyklus, der die Zeitabschnitte T1 bis T6 umfasst, während des Zeitabschnittes T1 ein hoher Pegel an die Zeitsteuerleitung CKL1 angelegt, um den Schalttransistor 11 einzuschalten, so dass die Datenleitung ein Datensignal an die Teilpixelspalte R1 überträgt, um eine Anzeige durch die Teilpixelspalte R1 zu ermöglichen; anschließend empfängt die Teilpixelspalte G1 während des Zeitabschnittes T2 ein Datensignal von der Datenleitung D1; die Teilpixelspalte B1 empfängt während des Zeitabschnittes T3 ein Datensignal von der Datenleitung D2; die Teilpixelspalte R2 empfängt während des Zeitabschnittes T4 ein Datensignal von der Datenleitung D2; die Teilpixelspalte G2 empfängt während des Zeitabschnittes T5 ein Datensignal von der Datenleitung D3; die Teilpixelspalte B2 empfängt während des Zeitabschnittes T6 ein Datensignal von der Datenleitung D3. Hierbei werden drei unterschiedliche IC-Signale über die Datenleitungen D1, D2 bzw. D3 übertragen, daher ist aufgrund der obigen Beschreibung erkennbar, dass ein IC-Signal in dem Anzeigefeld zwei Teilpixelspalten steuern kann, folglich ist der Betriebsmodus ein 1:2-Betriebsmodus.
  • 2A ist eine Prinzipdarstellung einer Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung. In Anwendung der technischen Lösungen der vorliegenden Ausgestaltung kann die Anzeigevorrichtung in einem 1:3-Betriebsmodus oder in einem 1:2-Betriebsmodus arbeiten und durch die Steuerung zwischen dem 1:3-Betriebsmodus und dem 1:2-Betriebsmodus wechseln.
  • Eine Ausgestaltung der vorliegenden Erfindung stellt eine Mehrwegauswahlschaltung bereit, die Folgendes umfasst: eine erste Datenleitung S1 zur Übertragung eines ersten Datensignals, eine zweite Datenleitung S2 zur Übertragung eines zweiten Datensignals, eine dritte Datenleitung S3 zur Übertragung eines dritten Datensignals, eine Steuerleitung CL zur Übertragung eines Steuersignals, eine Zeitsteuerleitung CKL zur Übertragung eines Zeitsteuersignals, eine Schalterschaltung 110 und eine Treiberschaltung 120, wobei die Treiberschaltung mindestens einen ersten Schalttransistor 121 und einen zweiten Schalttransistor 122 umfasst.
  • Wie in 2A dargestellt, sind Dateneingangsklemmen der Schalterschaltung 110 mit der ersten Datenleitung S1, der zweiten Datenleitung S2 und der dritten Datenleitung S3 verbunden; Steuerklemmen der Schalterschaltung 110 sind mit der Steuerleitung CL und der Zeitsteuerleitung CKL verbunden; und Datenausgangsklemmen der Schalterschaltung 110 sind mit dem ersten Schalttransistor 121 bzw. dem zweiten Schalttransistor 122 verbunden. Folglich ist die Schalterschaltung 110 ist für den Empfang eines Steuersignals, eines Zeitsteuersignals, eines ersten Datensignals, eines zweiten Datensignals und eines dritten Datensignals konfiguriert. Das Steuersignal und das Zeitsteuersignal steuern die Schalterschaltung 110, die ein- oder ausgeschaltet wird, so dass sie (ein) Datensignal(e) selektiv an den ersten Schalttransistor 121 bzw. den zweiten Schalttransistor 122 übertragen kann. In diesem Fall kann die Schalterschaltung 110 entsprechend den von der Schalterschaltung 110 ausgegebenen unterschiedlichen Datensignalen zwei Betriebsmodi umfassen.
  • Hierbei ist die Schalterschaltung 110 in einem ersten Betriebsmodus der Schalterschaltung 110 so konfiguriert, dass sie das zweite Datensignal in einem Zeitmultiplexverfahren an den ersten Schalttransistor 121 und den zweiten Schalttransistor 122 übertragen kann, d.h., die zweite Datenleitung S2 steuert den ersten Schalttransistor 121 und den zweiten Schalttransistor 122 in einem Zeitmultiplexverfahren; und in einem zweiten Betriebsmodus der Schalterschaltung 110 ist die Schalterschaltung 110 so konfiguriert, dass sie das erste Datensignal an den ersten Schalttransistor 121 und das dritte Datensignal an den zweiten Schalttransistor 122 übertragen kann, d.h., die erste Datenleitung S1 und die dritte Datenleitung S3 steuern den ersten Schalttransistor 121 bzw. den zweiten Schalttransistor 122. Wie aus dem Vorstehenden erkennbar ist, arbeitet die Schalterschaltung 110 in Abhängigkeit von dem Steuersignal und dem Zeitsteuersignal im Wechsel im ersten Betriebsmodus und im zweiten Betriebsmodus; im ersten Betriebsmodus überträgt die Schalterschaltung 110 das zweite Datensignal in einem Zeitmultiplexverfahren an den ersten Schalttransistor 121 und den zweiten Schalttransistor 122; und im zweiten Betriebsmodus überträgt die Schalterschaltung 110 das erste Datensignal an den ersten Schalttransistor 121 und das dritte Datensignal an den zweiten Schalttransistor 122.
  • Gemäß dem Vorstehenden wählt die Schalterschaltung 110 bei der Mehrwegauswahlschaltung basierend auf dem Steuersignal und dem Zeitsteuersignal ein oder zwei der drei Datensignale aus und überträgt diese an den ersten Schalttransistor 121 und den zweiten Schalttransistor 122, so dass die Mehrwegauswahlschaltung den Betriebsmodus entsprechend einer Datenschaltfunktion der Schalterschaltung 110 wechseln kann.
  • 2B ist eine Prinzipdarstellung einer weiteren Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung. Die Schalterschaltung 110 verfügt über die zwei Betriebsmodi, die beliebig gewechselt werden können. Folglich verfügt die Schalterschaltung 110 für jeden der zwei Betriebsmodi über einen separaten Schalter, der dazu bestimmt ist, den Betriebsmodus unabhängig zu steuern. Wie in 2B dargestellt, umfasst die Schalterschaltung einen ersten Schalter K1 und einen zweiten Schalter K2, wobei der erste Schalter K1 die Schalterschaltung 110 steuert, um in dem ersten Betriebsmodus zu arbeiten, und der zweite Schalter K2 steuert die Schalterschaltung 110, um in dem zweiten Betriebsmodus zu arbeiten. Da die Schalterschaltung 110 nicht gleichzeitig im ersten Betriebsmodus und im zweiten Betriebsmodus arbeiten kann, ermöglicht es das von der Schalterschaltung 110 empfangene Steuersignal selektiv, dass der erste Schalter K1 eingeschaltet oder der zweite Schalter K2 eingeschaltet wird, aber nicht, dass der erste Schalter K1 und der zweite Schalter K2 gleichzeitig eingeschaltet werden.
  • Wenn das Steuersignal von der Schalterschaltung 110 empfangen wird, um den ersten Schalter K1 einzuschalten, überträgt die Schalterschaltung 110 unter der Steuerung des Zeitsteuersignals das zweite Datensignal der zweiten Datensignalleitung S2 über den ersten Schalter K1 in einem Zeitmultiplexverfahren an den ersten Schalttransistor 121 und den zweiten Schalttransistor 122; und wenn das Steuersignal von der Schalterschaltung 110 empfangen wurde, um den zweiten Schalter K2 einzuschalten, überträgt die Schalterschaltung 110 über den zweiten Schalter K2 unter der Steuerung des Zeitsteuersignals das erste Datensignal der ersten Datenleitung S1 an den ersten Schalttransistor 121 und das dritte Datensignal der dritten Datenleitung S3 an den zweiten Schalttransistor 122.
  • Der erste Schalter K1 ist unabhängig von dem zweiten Schalter K2. Wie in 2B dargestellt, sind der erste Schalter K1 und der zweite Schalter K2 jeweils mit der Steuerleitung CL und der Zeitsteuerleitung CKL verbunden, um das Steuersignal und das Zeitsteuersignal zu empfange, und können daher unter der Steuerung des Steuersignals und des Zeitsteuersignals ein- oder ausgeschaltet werden. Zudem ist der erste Schalter K1 mit der zweiten Datenleitung S2 verbunden, um das zweite Datensignal zu empfangen, das er - wenn der erste Schalter K1 eingeschaltet ist - in einem Zeitmultiplexverfahren an eine Sourceelektrode des ersten Schalttransistors 121 und eine Sourceelektrode des zweiten Schalttransistor 122 überträgt; überdies ist der zweite Schalter K2 mit der ersten Datenleitung S1 und der dritten Datenleitung S3 verbunden, um das erste Datensignal an die Sourceelektrode des ersten Schalttransistors 121 und das dritte Datensignal an die Sourceelektrode des zweiten Schalttransistors 122 zu übertragen, wenn er eingeschaltet ist.
  • Wie in 2B dargestellt, umfasst die Treiberschaltung ferner: einen dritten Schalttransistor 123, einen vierten Schalttransistor 124, einen fünften Schalttransistor 125 und einen sechsten Schalttransistor 126, wobei eine Gateelektrode des dritten Schalttransistors 123, eine Gateelektrode des vierten Schalttransistors 124, eine Gateelektrode des fünften Schalttransistors 125 und eine Gateelektrode des sechsten Schalttransistors 126 mit der Zeitsteuerleitung CKL verbunden sind, um das Zeitsteuersignal zu empfangen; eine Sourceelektrode des dritten Schalttransistors 123 und eine Sourceelektrode des vierten Schalttransistors 124 sind beide mit der ersten Datenleitung S1 verbunden, um das erste Datensignal zu empfangen; eine Sourceelektrode des fünften Schalttransistors 125 und eine Sourceelektrode des sechsten Schalttransistors 126 sind beide mit der dritten Datenleitung S3 verbunden, um das dritte Datensignal zu empfangen.
  • Wie oben beschrieben, steuert das Zeitsteuersignal den dritten Schalttransistor 123, den vierten Schalttransistor 124, den fünften Schalttransistor 125 und den sechsten Schalttransistor 126, um diese in einem Zeitmultiplexverfahren ein- oder auszuschalten. Wenn das Zeitsteuersignal den dritten Schalttransistor 123 und den vierten Schalttransistor 124 in die Lage versetzt, in einem Zeitmultiplexverfahren eingeschaltet zu werden, überträgt die erste Datenleitung S1 das erste Datensignal in einem Zeitmultiplexverfahren an eine Sourceelektrode des dritten Schalttransistors 123 und eine Sourceelektrode des vierten Schalttransistors 124; wenn das Zeitsteuersignal den fünften Schalttransistor 125 und den sechsten Schalttransistor 126 in die Lage versetzt, in einem Zeitmultiplexverfahren eingeschaltet zu werden, überträgt die dritte Datenleitung S3 das dritte Datensignal in einem Zeitmultiplexverfahren an eine Sourceelektrode des fünften Schalttransistors 125 und eine Sourceelektrode des sechsten Schalttransistors 126.
  • Wie aus dem Vorstehenden hervorgeht, überträgt die erste Datenleitung S1, wenn die Schalterschaltung 110 im ersten Betriebsmodus arbeitet, das erste Datensignal in einem Zeitmultiplexverfahren an den dritten Schalttransistor 123 und den vierten Schalttransistor 124, die zweite Datenleitung S2 überträgt das zweite Datensignal in einem Zeitmultiplexverfahren an den ersten Schalttransistor 121 und den zweiten Schalttransistor 122, und die dritte Datenleitung S3 überträgt das dritte Datensignal in einem Zeitmultiplexverfahren an den fünften Schalttransistor 125 und den sechsten Schalttransistor 126, so dass die drei Datenleitungen der Mehrwegauswahlschaltung die sechs Schalttransistoren steuern können, d.h. die Mehrwegauswahlschaltung arbeitet im 1:2-Betriebsmodus. Wenn die Schalterschaltung 110 im zweiten Betriebsmodus arbeitet, überträgt die erste Datenleitung S1 das erste Datensignal in einem Zeitmultiplexverfahren an den dritten Schalttransistor 123, den vierten Schalttransistor 124 und den ersten Schalttransistor 121, und die dritte Datenleitung S3 überträgt das dritte Datensignal in einem Zeitmultiplexverfahren an den fünften Schalttransistor 125, den sechsten Schalttransistor 126 und den zweiten Schalttransistor 122, so dass die zwei Datenleitungen der Mehrwegauswahlschaltung die sechs Schalttransistoren steuern können, d.h. die Mehrwegauswahlschaltung arbeitet im 1:3-Betriebsmodus.
  • Die Schalterschaltung 110 kann in Abhängigkeit von dem Steuersignal und dem Zeitsteuersignal beliebig zwischen dem ersten Betriebsmodus und dem zweiten Betriebsmodus wechseln; daher kann die Mehrwegauswahlschaltung sowohl den 1:2-Betriebsmodus als auch den kompatiblen 1:3-Betriebsmodus umfassen und zwischen dem 1:2-Betriebsmodus und 1:3-Betriebsmodus wechseln.
  • Wenn die Schalterschaltung 110 im ersten Betriebsmodus arbeitet, steuert eine Datenleitung zwei Schalttransistoren in einem Zeitmultiplexverfahren, und diese Steuerung wird durch zwei unterschiedliche Zeitsteuersignale erreicht, so dass zwei Zeitsteuerleitungen in der Mehrwegauswahlschaltung erforderlich sind, die zwei Schalttransistoren der Schalterschaltung 110 zu steuern; wenn die Schalterschaltung 110 im zweiten Betriebsmodus arbeitet, steuert eine Datenleitung drei Schalttransistoren in einem Zeitmultiplexverfahren; diese Steuerung wird durch drei unterschiedliche Zeitsteuersignale erreicht, so dass drei Zeitsteuerleitungen in der Mehrwegauswahlschaltung erforderlich sind, die drei Schalttransistoren der Schalterschaltung 110 zu steuern.
  • Wie in 2B dargestellt, ist die Mehrwegauswahlschaltung sowohl im 1:2-Betriebsmodus und im 1:3-Betriebsmodus betriebsfähig. Wie in den 2B bis 2D dargestellt, können die Zeitsteuerleitungen insbesondere drei Zeitsteuerleitungen umfassen, d.h. eine erste Zeitsteuerleitung CKL1 zur Übertragung eines ersten Zeitsteuersignals CKH1, eine zweite Zeitsteuerleitung CKL2 zur Übertragung eines zweiten Zeitsteuersignals CKH2, und eine dritte Zeitsteuerleitung CKL3 zur Übertragung eines dritten Zeitsteuersignals CKH3. Die erste Zeitsteuerleitung CKL1 ist so konfiguriert, dass sie das erste Zeitsteuersignal CKH1 an eine Gateelektrode des dritten Schalttransistors 123, an die Schalterschaltung 110 und eine Gateelektrode des fünften Schalttransistors 125 überträgt. Die zweite Zeitsteuerleitung CKL2 ist so konfiguriert, dass sie das zweite Zeitsteuersignal CKH2 an eine Gateelektrode des vierten Schalttransistors 124, an die Schalterschaltung 110 und eine Gateelektrode des sechsten Schalttransistors 126 überträgt. Die dritte Zeitsteuerleitung CKL3 ist so konfiguriert, dass sie das dritte Zeitsteuersignal CKH3 an die Schalterschaltung 110 überträgt.
  • Hierbei handelt es sich bei dem dritten Schalttransistor 123, dem vierten Schalttransistor 124, dem fünften Schalttransistor 125 und dem sechsten Schalttransistor 126 um n-Transistoren. Wenn das erste Zeitsteuersignal CKH1 einen hohen Pegel hat, um den dritten Schalttransistor 123 und den fünften Schalttransistor 125 einzuschalten, überträgt die erste Datenleitung S1 das erste Datensignal direkt an eine Sourceelektrode des dritten Schalttransistors 123 und die dritte Datenleitung S3 überträgt das dritte Datensignal an eine Sourceelektrode des fünften Schalttransistors 125; wenn das zweite Zeitsteuersignal CKH2 einen hohen Pegel hat, um den vierten Schalttransistor 124 und den sechsten Schalttransistor 126 einzuschalten, überträgt die erste Datenleitung S1 das erste Datensignal direkt an eine Sourceelektrode des vierten Schalttransistors 124 und die dritte Datenleitung S3 überträgt das dritte Datensignal direkt an eine Sourceelektrode des sechsten Schalttransistors 126.
  • 2C ist ein Zeitsteuerungsdiagramm der in 2B im 1:3-Betriebsmodus dargestellten Mehrwegauswahlschaltung. Wie in 2C dargestellt, ist der zweite Schalter K2 eingeschaltet und ein Taktzyklus der Zeitsteuerleitungen umfasst die Zeitabstände t1 bis t6, wobei das erste Zeitsteuersignal CKH1, das von der ersten Zeitsteuerleitung CKL1 ausgegeben wird, während der Zeitabschnitte t1 und t5 einen hohen Pegel hat, um den dritten Schalttransistor 123 und den fünften Schalttransistor 125 einzuschalten; und das zweite Zeitsteuersignal CKH2, das von der zweiten Zeitsteuerleitung CKL2 ausgegeben wird, hat während der Zeitabschnitte t2 und t6 einen hohen Pegel, um den vierten Schalttransistor 124 und den sechsten Schalttransistor 126 einzuschalten. Der zweite Schalter K2 ist während der Zeitabschnitte t3 und t4 eingeschaltet, und da der zweite Schalter K2 mit der dritten Zeitsteuerleitung verbunden ist, wird er von der dritten Zeitsteuerleitung CKL3 ein- oder ausgeschaltet, und wenn das dritte Zeitsteuersignal CKH3, das von der dritten Zeitsteuerleitung CKL3 ausgegeben wird, einen hohen Pegel hat, steuert das dritte Zeitsteuersignal CKH3 den ersten Schalttransistor 121 und den zweiten Schalttransistor 122 über die Schalterschaltung 110.
  • 2D ist ein Zeitsteuerungsdiagramm der Mehrwegauswahlschaltung im 1:2-Betriebsmodus gemäß einer Ausgestaltung der vorliegenden Erfindung. Wie in 2D dargestellt, ist der erste Schalter K1 eingeschaltet, und ein Taktzyklus der Zeitsteuerleitungen umfasst die Zeitabschnitte t1 bis t6, wobei, da der erste Schalter K1 mit der ersten Zeitsteuerleitung CKL1 verbunden ist, das erste Zeitsteuersignal CKH1, das von der ersten Zeitsteuerleitung CKL1 ausgegeben wird, während der Zeitabschnitte t1, t3 und t5 einen hohen Pegel hat, um den dritten Schalttransistor 123 und den fünften Schalttransistor 125 direkt zu steuern, so dass diese eingeschaltet werden, sowie den ersten Schalttransistor 121 über die Schalterschaltung 110, so dass dieser eingeschaltet wird; und da der erste Schalter K1 mit der zweiten Zeitsteuerleitung CKL2 verbunden ist, hat das zweite Zeitsteuersignal CKH2, das von der zweiten Zeitsteuerleitung CKL2 ausgegeben wird, während der Zeitabschnitte t2, t4 und t6 einen hohen Pegel, um den vierten Schalttransistor 124 und den sechsten Schalttransistor 126 direkt zu steuern, so dass diese eingeschaltet werden, und den zweiten Schalttransistor 122 über die Schalterschaltung 110, so dass dieser eingeschaltet wird.
  • 2E ist eine Prinzipdarstellung einer weiteren Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung. Wie in den 2C bis 2E dargestellt, hat die Mehrwegauswahlschaltung zwei Zeitsteuerleitungen CKL1 und CKL2, um dementsprechend drei Zeitsteuersignale CKH1, CKH2 und CKH3 zu senden.
  • Die Zeitsteuersignale CKH1, CKH2, und CKH3 steuern die Schalterschaltung 110 in einem Zeitmultiplexverfahren. Wenn eines der Zeitsteuersignale CKH1 und CKH2 einen hohen Pegel hat, steuert das Zeitsteuersignal mit einem hohen Pegel die Schalterschaltung 110; das Zeitsteuersignal CKH3 ist jedoch zu diesem Zeitpunkt nicht zur Steuerung der Schalterschaltung 110 bestimmt, so dass das Zeitsteuersignal CKH3 einen niedrigen Pegel haben sollte; wenn die Zeitsteuersignale CKH1 und CKH2 beide einen niedrigen Pegel haben, ist das CKH3 zur Steuerung der Schalterschaltung 110 bestimmt und sollte daher einen hohen Pegel haben. Aufgrund dessen sollte eine logische Beziehung zwischen den Zeitsteuersignalen CKH1, CKH2 und CKH3 CKH3=CKH1 ⊙CKH2 lauten. Mit anderen Worten, die dritte Zeitsteuerleitung CKL3 umfasst überdies ein Äquivalenzgatter (XNOR-Gatter), wobei die erste Zeitsteuerleitung CKL1 mit einer erste Eingangsklemme des XNOR-Gatters verbunden ist, die zweite Zeitsteuerleitung CKL2 ist mit einer zweiten Eingangsklemme des XNOR-Gatters verbunden und das dritte Zeitsteuersignal wird von einer Ausgangsklemme des XNOR-Gatters ausgegeben, so dass die Mehrwegauswahlschaltung über zwei Zeitsteuerleitungen drei unterschiedliche Zeitsteuersignale ausgeben kann, um Bedingung für den 1:2-Betriebsmodus und den 1:3-Betriebsmodus zu erfüllen. Wenn das erste Zeitsteuersignal CKH1 einen hohen Pegel hat, hat das dritte Zeitsteuersignal CKH3 einen niedrigen Pegel; wenn das zweite Zeitsteuersignal CKH2 einen hohen Pegel hat, hat das dritte Zeitsteuersignal CKH3 einen niedrigen Pegel; und nur wenn die Zeitsteuersignale CKH1 und CKH2 einen niedrigen Pegel haben, hat das dritte Zeitsteuersignal CKH3, das von der dritten Zeitsteuerleitung CKL3 ausgegeben wird, einen hohen Pegel.
  • 3A ist eine Prinzipdarstellung einer Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung. Wie aus dem Vorstehenden zu ersehen ist, können der erste Schalter und der zweite Schalter nicht gleichzeitig eingeschaltet werden. Wie in 3A dargestellt, können der erste Schalter und der zweiten Schalter jeweils eine Vielzahl von Transistoren umfassen, wobei sich der Typ der Transistoren, die der erste Schalter enthält, von dem Typ der Transistoren unterscheidet, die der zweite Schalter enthält. Hierbei umfasst der erste Schalter: einen ersten p-Transistor 211, einen zweiten p-Transistor 212, einen dritten p-Transistor 213, und einen vierten p-Transistor 214; und der zweite Schalter umfasst: einen ersten n-Transistor 215, einen zweiten n-Transistor 216, einen dritten n-Transistor 217 und einen vierten n-Transistor 218.
  • Gatelektroden der vier Transistoren des ersten Schalters sind für den Empfang des Steuersignals konfiguriert, und Gatelektroden der vier Transistoren des zweiten Schalters sind für den Empfang des Steuersignals konfiguriert. Da das Steuersignal, das der erste Schalter empfängt, dem Steuersignal entspricht, das der zweite Schalter empfängt, und der Transistortyp des ersten Schalter sich von dem Transistortyp des zweiten Schalters unterscheidet (d.h., der Erstgenannte ist ein p-Typ und der Letztgenannte ein n-Typ), wird der zweite Schalter ausgeschaltet, wenn der erste Schalter eingeschaltet wird, so dass die zweite Datenleitung S2 das zweite Datensignal in einem Zeitmultiplexverfahren über den ersten Schalter an den ersten Schalttransistor 221 und den zweiten Schalttransistor 222 überträgt, folglich arbeitet die Schalterschaltung 210 im ersten Betriebsmodus und die Mehrwegauswahlschaltung im 1:2-Betriebsmodus; zudem ist der zweite Schalter eingeschaltet, wenn der erste Schalter ausgeschaltet ist, so dass die erste Datenleitung S1 das erste Datensignal über den zweiten Schalter an den ersten Schalttransistor 221 überträgt, und die dritte Datenleitung S3 überträgt das dritte Datensignal über den zweiten Schalter an den zweiten Schalttransistor 222, folglich arbeitet die Schalterschaltung 210 im zweiten Betriebsmodus und die Mehrwegauswahlschaltung im 1:3-Betriebsmodus.
  • Wenn der erste Schalter vier p-Transistoren und der zweite Schalter vier n-Transistoren umfasst, sind - wie in 3A dargestellt - eine Drainlelektrode des ersten n-Transistors 215 und eine Sourceelektrode des ersten p-Transistors 211 mit einer Sourceelektrode des ersten Schalttransistors 221 verbunden, eine Drainlelektrode des zweiten n-Transistors 216 und eine Sourceelektrode des zweiten p-Transistors sind mit einer Gateelektrode des ersten Schalttransistors 221 verbunden, eine Drainlelektrode des dritten n-Transistors 217 und eine Sourceelektrode des dritten p-Transistors 213 sind mit einer Sourceelektrode des zweiten Schalttransistors 222 verbunden, und eine Drainlelektrode des vierten n-Transistors 218 und eine Sourceelektrode des vierten p-Transistors 214 sind mit einer Gateelektrode des zweiten Schalttransistors 222 verbunden; und eine Sourceelektrode des zweiten n-Transistors 216, eine Drainlelektrode des zweiten p-Transistors 212, eine Sourceelektrode des vierten n-Transistors 218 und eine Drainlelektrode des vierten p-Transistors 214 empfangen die Zeitsteuersignal. Sofern die Zeitsteuerleitung die erste Zeitsteuerleitung CKL1, die zweite Zeitsteuerleitung CKL2 und die dritte Zeitsteuerleitung CKL3 umfasst, ist hierbei eine Sourceelektrode des zweiten n-Transistors 216 mit der dritten Zeitsteuerleitung verbunden, eine Drainlelektrode des zweiten p-Transistors 212 ist mit der ersten Zeitsteuerleitung verbunden, eine Sourceelektrode des vierten n-Transistors 218 ist mit der dritten Zeitsteuerleitung verbunden, eine Drainlelektrode des vierten p-Transistors 214 ist mit der zweiten Zeitsteuerleitung verbunden; eine Sourceelektrode des ersten n-Transistors 215 ist mit der ersten Datenleitung S1, um das erste Datensignal zu empfangen; eine Drainlelektrode des ersten p-Transistors 211 und eine Drainlelektrode des dritten p-Transistor 213 sind mit der zweiten Datenleitung S2 verbunden, um das zweite Datensignal zu empfangen; und eine Sourceelektrode des dritten n-Transistors 217 ist mit der dritten Datenleitung S3 verbunden, um das dritte Datensignal zu empfangen.
  • Wenn das Steuersignal einen hohen Pegel hat, ist der zweite Schalter eingeschaltet. In Verbindung mit dem in 2C dargestellten Zeitsteuerungsdiagramm arbeitet die Mehrwegauswahlschaltung folgendermaßen:
    • während des Zeitabschnittes t1 hat das erste Zeitsteuersignal CKH1 einen hohen Pegel und der dritte Schalttransistor 223 ist eingeschaltet, so dass eine Sourceelektrode des dritten Schalttransistors 223 das von der ersten Zeitsteuerleitung S1 gesendete erste Datensignal empfängt und somit das erste Datensignal von einer Drainlelektrode des dritten Schalttransistors 223 gesendet wird; während des Zeitabschnittes t2 hat das zweite Zeitsteuersignal CKH2 einen hohen Pegel und der vierten Schalttransistor 224 ist eingeschaltet, wodurch das erste Datensignal von einer Drainelektrode des vierten Schalttransistors 224 gesendet wird;
    • während des Zeitabschnittes t3 hat das dritte Zeitsteuersignal CKH3 einen hohen Pegel und das Steuersignal hat einen hohen Pegel, der zweite n-Transistor 216 und der erste n-Transistor 215 sind eingeschaltet, so dass von einer Drainelektrode des zweiten n-Transistors 216 ein Drainstrom ausgegeben und an eine Gateelektrode des ersten Schalttransistors 221 übertragen wird, um den ersten Schalttransistor 221 einzuschalten, und eine Drainlelektrode des ersten n-Transistors 215 überträgt das von der ersten Zeitsteuerleitung S1 ausgegebene erste Datensignal an eine Sourceelektrode des ersten Schalttransistors 221, und das erste Datensignal wird wiederum von einer Drainelektrode des ersten Schalttransistors 221 ausgegeben, der eingeschaltet ist; während des Zeitabschnittes t4 hat das dritte Zeitsteuersignal CKH3 einen hohen Pegel und das Steuersignal hat einen hohen Pegel, der vierte n-Transistor 218 und der dritte n-Transistor 217 sind eingeschaltet, so dass ein Drainstrom von dem vierten n-Transistor 218 ausgegeben wird, um den zweiten Schalttransistor 222 einzuschalten, und eine Drainlelektrode des dritten n-Transistors 217 überträgt das von der dritten Zeitsteuerleitung S3 ausgegebene dritte Datensignal an eine Sourceelektrode des zweiten Schalttransistors 222, und das dritte Datensignal wird wiederum von einer Drainelektrode des zweiten Schalttransistors 222 ausgegeben, der eingeschaltet ist;
    • während des Zeitabschnitts t5 hat das erste Zeitsteuersignal CKH1 einen hohen Pegel, der fünfte Schalttransistor 225 ist eingeschaltet, so dass das dritte Datensignal von einer Drainelektrode des fünften Schalttransistors 225 ausgegeben wird; während des Zeitabschnitts t6 hat das zweite Zeitsteuersignal CKH2 einen hohen Pegel, der sechste Schalttransistor 226 ist eingeschaltet, so dass das dritte Datensignal von einer Drainelektrode des sechsten Schalttransistors 226 ausgegeben wird.
  • Es ist ersichtlich, dass der zweite Schalter eingeschaltet ist, wenn das Steuersignal einen hohen Pegel hat, so dass das erste Datensignal von der ersten Zeitsteuerleitung S1 der Mehrwegauswahlschaltung in einem Zeitmultiplexverfahren an den dritten Schalttransistor 223, den vierten Schalttransistor 224 und den ersten Schalttransistor 221 übertragen wird, und das dritte Datensignal wird in einem Zeitmultiplexverfahren von der dritten Zeitsteuerleitung S3 der Mehrwegauswahlschaltung an den zweiten Schalttransistor 222, den fünften Schalttransistor 225 und den sechsten Schalttransistor 223 übertragen, folglich werden drei Schalttransistoren in einem Zeitmultiplexverfahren von einer Datenleitung gesteuert und die Mehrwegauswahlschaltung arbeitet im 1:3-Betriebsmodus.
  • Wenn das Steuersignal einen niedrigen Pegel hat, ist der erste Schalter eingeschaltet. In Verbindung mit dem in 2D dargestellten Zeitsteuerungsdiagramm arbeitet die Mehrwegauswahlschaltung folgendermaßen:
    • das erste Zeitsteuersignal CKH1 hat während des Zeitabschnittes t1 einen hohen Pegel, der dritte Schalttransistor 223 ist eingeschaltet und das erste Datensignal wird von einer Drainelektrode des dritten Schalttransistors 223 gesendet; das zweite Zeitsteuersignal CKH2 hat während des Zeitabschnittes t2 einen hohen Pegel, das erste Datensignal wird von einer Drainelektrode des vierten Schalttransistors 224 gesendet; während des Zeitabschnittes t3 hat das erste Zeitsteuersignal CKH1 einen hohen Pegel und das Steuersignal einen niedrigen Pegel, der zweite p-Transistor 212 und der erste p-Transistor 211 sind eingeschaltet und der erste Schalttransistor 221 ist eingeschaltet, eine Sourceelektrode des ersten p-Transistors 211 überträgt das zweite Datensignal an eine Sourceelektrode des ersten Schalttransistors 221 und das zweite Datensignal wird von einer Drainelektrode des ersten Schalttransistors 221 gesendet, der eingeschaltet ist; während des Zeitabschnittes t4 hat das zweite Zeitsteuersignal CKH2 einen hohen Pegel und das Steuersignal einen niedrigen Pegel, der vierte p-Transistor 214 und der dritte p-Transistor 213 sind eingeschaltet und der zweite Schalttransistor 222 ist eingeschaltet, eine Sourceelektrode des zweiten Schalttransistors 222 empfängt das von einer Sourceelektrode des dritten p-Transistors 213 gesendete zweite Datensignal, und das zweite Datensignal wird von einer Drainelektrode des zweiten Schalttransistors 222 gesendet; wenn das erste Zeitsteuersignal CKH1 im Zeitabschnitt t5 einen hohen Pegel hat, wird das dritte Datensignal von einer Drainelektrode des fünften Schalttransistors 225 ausgegeben; wenn das zweite Zeitsteuersignal CKH2 in einem Zeitabschnitt t6 einen hohen Pegel hat, wird das dritte Datensignal von einer Drainelektrode des sechsten Schalttransistors 226 ausgegeben.
  • Es ist ersichtlich, dass der erste Schalter eingeschaltet wird, wenn das Steuersignal einen niedrigen Pegel hat, so dass eine Datenleitung der Mehrwegauswahlschaltung zwei Schalttransistoren in einem Zeitmultiplexverfahren steuert, folglich arbeitet die Mehrwegauswahlschaltung im 1:2-Betriebsmodus.
  • Wie aus dem Vorstehenden ersichtlich, ist die Mehrwegauswahlschaltung sowohl als 1:3-Mehrwegauswahlschaltung als auch 1:2-Mehrwegauswahlschaltung funktionsfähig, und wenn das an die Mehrwegauswahlschaltung gesendete Steuersignal einen hohen Pegel hat, ist die Mehrwegauswahlschaltung eine 1:3 Mehrwegauswahlschaltung; wenn das an die Mehrwegauswahlschaltung gesendete Steuersignal einen niedrigen Pegel hat, ist die Mehrwegauswahlschaltung eine 1:2 Mehrwegauswahlschaltung. Daher kann der Betriebsmodus der Mehrwegauswahlschaltung zwischen einem 1:3-Betriebsmodus und einem 1:2-Betriebsmodus gewechselt werden, indem der Pegel des gesendeten Steuersignals gesteuert wird.
  • 3B ist eine Prinzipdarstellung einer Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung. In einer Schalterschaltung 310 der Mehrwegauswahlschaltung können der erste Schalter und der zweiten Schalter zudem so konfiguriert sein, dass sie n-Transistoren bzw. p-Transistoren umfassen, wobei der erste Schalter Folgendes umfasst: einen ersten n-Transistor 311, einen zweiten n-Transistor 312, einen dritten n-Transistor 313 und einen vierten n-Transistor 314; der zweite Schalter umfasst einen ersten p-Transistor 315, einen zweiten p-Transistor 316, einen dritten p-Transistor 317 und einen vierten p-Transistor 318.
  • Wie in 3B dargestellt, empfangen Gatelektroden der vier Transistoren des ersten Schalters und Gatelektroden der vier Transistoren des zweiten Schalters das Steuersignal; eine Drainlelektrode des ersten n-Transistors 311 und eine Sourceelektrode des ersten p-Transistors 315 sind mit einer Sourceelektrode des ersten Schalttransistors 321 verbunden, eine Drainlelektrode des zweiten n-Transistors 312 und eine Sourceelektrode des zweiten p-Transistors 316 sind mit einer Sourceelektrode des ersten Schalttransistors 321 verbunden, eine Drainlelektrode des dritten n-Transistors 313 und eine Sourceelektrode des dritten p-Transistors 317 sind mit einer Sourceelektrode des zweiten Schalttransistors 322 verbunden, und eine Drainlelektrode des vierten n-Transistors 314 und eine Sourceelektrode des vierten p-Transistors 318 sind mit einer Gateelektrode des zweiten Schalttransistors 322 verbunden; und eine Sourceelektrode des zweiten n-Transistors 312, eine Drainlelektrode des zweiten p-Transistors 316, eine Sourceelektrode des vierten n-Transistors 314 und eine Drainlelektrode des vierten p-Transistors 318 empfangen Zeitsteuersignale. Hierbei umfasst die Zeitsteuerleitung die erste Zeitsteuerleitung CKL1, die zweite Zeitsteuerleitung CKL2 und die dritte Zeitsteuerleitung CKL3, und eine Sourceelektrode des zweiten n-Transistors 312 ist mit der ersten Zeitsteuerleitung verbunden, eine Drainlelektrode des zweiten p-Transistors 316 ist mit der dritten Zeitsteuerleitung verbunden, eine Sourceelektrode des vierten n-Transistors 314 ist mit der zweiten Zeitsteuerleitung verbunden und eine Drainelektrode des vierten p-Transistors 318 ist mit der dritten Zeitsteuerleitung verbunden; und eine Drainlelektrode des ersten p-Transistors 315 empfängt das erste Datensignal, eine Sourceelektrode des ersten n-Transistors 311 und eine Sourceelektrode des dritten n-Transistors 313 empfangen das zweite Datensignal, und eine Drainlelektrode des dritten p-Transistors 317 empfängt das dritte Datensignal.
  • Wie aus dem Vorstehenden ersichtlich, ist der erste Schalter - wenn das an die Mehrwegauswahlschaltung gesendete Steuersignal einen hohen Pegel hat - eingeschaltet und der zweite Schalter ausgeschaltet; wie in 2D dargestellt, überträgt die zweite Datenleitung S2 aufgrund der Steuerung des Zeitsteuersignals das zweite Datensignal über eine Drainelektrode des ersten n-Transistors 311 an eine Sourceelektrode des ersten Schalttransistors 321 und das zweite Datensignal über eine Drainelektrode des dritten n-Transistors 313 an eine Sourceelektrode des zweiten Schalttransistors 322; die erste Datenleitung S1 überträgt das erste Datensignal in einem Zeitmultiplexverfahren an eine Sourceelektrode des dritten Schaltransistors 323 und eine Sourceelektrode des vierten Schalttransistors 324, und die dritte Datenleitung S3 überträgt das dritte Datensignal in einem Zeitmultiplexverfahren an eine Sourceelektrode des fünften Schalttransistors 325 und eine Sourceelektrode des sechsten Schalttransistors 326, folglich ist eine solche Mehrwegauswahlschaltung eine 1:2 Mehrwegauswahlschaltung. Wenn das an die Mehrwegauswahlschaltung gesendete Steuersignal einen niedrigen Pegel hat, wird der erste Schalter ausgeschaltet und der zweite Schalter eingeschaltet. Wie in 2C dargestellt, wird das erste Datensignal, das von der ersten Zeitsteuerleitung S1 ausgegeben wird, aufgrund der Steuerung des Zeitsteuersignals über eine Sourceelektrode des ersten p-Transistors 315 an eine Sourceelektrode des ersten Schalttransistors 321 gesendet, das dritte Datensignal, das von der dritten Zeitsteuerleitung S3 ausgegeben wird, wird über eine Sourceelektrode des dritten p-Transistors 317 an eine Sourceelektrode des zweiten Schalttransistors 322 gesendet, das erste Datensignal, das von der ersten Zeitsteuerleitung S1 ausgegeben wird, wird in einem Zeitmultiplexverfahren an eine Sourceelektrode des dritten Schaltransistors 323 und eine Sourceelektrode des vierten Schalttransistors 324 gesendet, und das dritte Datensignal, das von der ersten Zeitsteuerleitung S3 ausgegeben wird, wird in einem Zeitmultiplexverfahren an eine Sourceelektrode des fünften Schalttransistors 325 und eine Sourceelektrode des sechsten Schalttransistors 326 übertragen, folglich ist eine solche Mehrwegauswahlschaltung eine 1:3 Mehrwegauswahlschaltung.
  • Folglich ist die Mehrwegauswahlschaltung im 1:3-Betriebsmodus und im 1:2-Betriebsmodus betriebsfähig und kann entsprechend dem Pegel des gesendeten Steuersignals beliebig zwischen der 1:3-Mehrwegauswahlschaltung und der 1:2 Mehrwegauswahlschaltung wechseln.
  • 3C ist eine Prinzipdarstellung einer Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung. Wie in 3C dargestellt, umfasst der erste Schalter einen ersten p-Transistor 411, einen zweiten p-Transistor 412, einen dritten p-Transistor 413 und einen vierten p-Transistor 414; und der zweite Schalter umfasst: einen fünften p-Transistor 415, einen sechsten p-Transistor 416, einen siebten p-Transistor 417, einen achten p-Transistor 418 und einen ersten Inverter 419, der mit dem fünften p-Transistor 415, dem sechsten p-Transistor 416, dem siebten p-Transistor 417 und dem achten p-Transistor 418 verbunden ist, wobei eine Eingangsklemme des ersten Inverters 419 für den Empfang des Steuersignals mit der Steuerleitung verbunden ist.
  • Wie in 3C dargestellt, empfangen Gatelektroden der vier Transistoren des ersten Schalters das Steuersignal, Gatelektroden der vier Transistoren des zweiten Schalters sind mit einer Ausgangsklemme des ersten Inverter 419 verbunden, die Eingangsklemme des ersten Inverter 419 ist für den Empfang des Steuersignals mit der Steuerleitung verbunden, eine Sourceelektrode des fünften p-Transistors 415 und eine Sourceelektrode des ersten p-Transistors 411 sind mit einer Sourceelektrode des ersten Schalttransistors 421 verbunden, eine Sourceelektrode des sechsten p-Transistors 416 und eine Sourceelektrode des zweiten p-Transistors 412 sind mit einer Gateelektrode des ersten Schalttransistors 421 verbunden, eine Sourceelektrode des siebten p-Transistors 417 und eine Sourceelektrode des dritten p-Transistors 413 sind mit einer Sourceelektrode des zweiten Schalttransistors 422 verbunden, und eine Sourceelektrode des achten p-Transistors 418 und eine Sourceelektrode des vierten p-Transistors 414 sind mit einer Gateelektrode des zweiten Schalttransistors 422 verbunden; eine Drainlelektrode des sechsten p-Transistors 416 ist mit der dritten Zeitsteuerleitung verbunden, eine Drainlelektrode des zweiten p-Transistors 412 ist mit der ersten Zeitsteuerleitung verbunden, eine Drainlelektrode des achten p-Transistors 418 ist mit der dritten Zeitsteuerleitung verbunden, und eine Drainlelektrode des vierten p-Transistors 414 ist mit der zweiten Zeitsteuerleitung verbunden; und eine Drainlelektrode des fünften p-Transistors 415 ist mit der ersten Datenleitung S1 verbunden, um das erste Datensignal zu empfangen, eine Drainelektrode des erste p-Transistors 411 und eine Drainlelektrode des dritten p-Transistors 413 sind mit der zweiten Datenleitung S2 verbunden, um das zweite Datensignal zu empfangen, und eine Drainlelektrode des siebten p-Transistors 417 ist mit der dritten Datenleitung S3 verbunden, um das dritte Datensignal zu empfangen.
  • Wenn das Steuersignal einen niedrigen Pegel hat, empfängt der erste Schalter das Steuersignal mit einem niedrigen Pegel, um den ersten Schalter einzuschalten, die Eingangsklemme des ersten Inverters 419 des zweiten Schalters empfängt das Steuersignal mit einem niedrigen Pegel, und die Ausgangsklemme des ersten Inverters 419 sendet wiederum ein Signal mit einem hohen Pegel an die vier p-Transistoren des zweiten Schalters, um den zweiten Schalter auszuschalten; wenn der erste Schalter eingeschaltet ist, wird das zweite Datensignal über eine Sourceelektrode des ersten p-Transistors 411 an eine Sourceelektrode des ersten Schalttransistors 421 übertragen und über eine Sourceelektrode des dritten p-Transistors 413 an eine Sourceelektrode des zweiten Schalttransistors 422. Wenn das Steuersignal einen hohen Pegel hat, empfängt der erste Schalter das Steuersignal mit einem hohen Pegel, um den ersten Schalter auszuschalten, die Eingangsklemme des ersten Inverters 419 des zweiten Schalters empfängt das Steuersignal mit einem hohen Pegel, und die Ausgangsklemme des ersten Inverters 419 sendet wiederum ein Signal mit einem niedrigen Pegel an die vier p-Transistoren des zweiten Schalters, um den zweiten Schalter auszuschalten; wenn der zweite Schalter eingeschaltet ist, wird das erste Datensignal, das von der ersten Zeitsteuerleitung S1 ausgegeben wird, über die Sourceelektrode des fünften p-Transistors 415 an die Sourceelektrode des ersten Schalttransistors 421 übertragen, und das dritte Datensignal, das von der dritten Zeitsteuerleitung S3 ausgegeben wird, wird über die Sourceelektrode des siebten p-Transistors 417 an die Sourceelektrode des zweiten Schalttransistors 422 übertragen. Das erste Datensignal, das von der ersten Zeitsteuerleitung S1 ausgegeben wird, wird in einem Zeitmultiplexverfahren an die Sourceelektrode des dritten Schaltransistors 423 und die Sourceelektrode des vierten Schalttransistors 424 übertragen, und das dritte Datensignal, das von der dritten Zeitsteuerleitung S3 ausgegeben wird, wird in einem Zeitmultiplexverfahren an die Sourceelektrode des fünften Schalttransistors 425 und die Sourceelektrode des sechsten Schalttransistors 426 übertragen.
  • Folglich kann die Mehrwegauswahlschaltung im 1:3-Betriebsmodus und im 1:2-Betriebsmodus betrieben werden und entsprechend dem Pegel des gesendeten Steuersignals zwischen dem 1:3-Betriebsmodus und dem 1:2-Betriebsmodus wechseln, wenn der erste Schalter oder der zweite Schalter eingeschaltet ist.
  • 3D ist eine Prinzipdarstellung einer weiteren Mehrwegauswahlschaltung. Wie in 3D dargestellt, umfasst der erste Schalter: einen ersten n-Transistor 511, einen zweiten n-Transistor 512, einen dritten n-Transistor 513, und einen vierten n-Transistor 514; der zweite Schalter umfasst: einen fünften n-Transistor 515, einen sechsten n-Transistor 516, einen siebten n-Transistor 517, einen achten n-Transistor 518 und einen zweiten Inverter 519, der mit dem fünften n-Transistor 515, dem sechsten n-Transistor 516, dem siebten n-Transistor 517 und dem achten n-Transistor 518 verbunden ist, wobei eine Eingangsklemme des zweiten Inverters 519 für den Empfang des Steuersignals mit der Steuerleitung verbunden ist, und eine Ausgangsklemme des zweiten Inverters 519 ist mit den vier n-Transistoren des zweiten Schalters verbunden.
  • Wenn das Steuersignal einen hohen Pegel hat, empfängt der erste Schalter das Steuersignal mit einem hohen Pegel in Abhängigkeit von den Zeitsteuersignalen, um den ersten Schalter einzuschalten, die Eingangsklemme des zweiten Inverters 519 des zweiten Schalters empfängt das Steuersignal mit einem hohen Pegel, und die Ausgangsklemme des zweiten Inverters 519 wiederum sendet ein Signal mit einem niedrigen Pegel an die vier n-Transistoren des zweiten Schalters, um diesen auszuschalten, so dass die Schalterschaltung 510 im ersten Betriebsmodus arbeitet; wenn das Steuersignal einen niedrigen Pegel hat, empfängt der erste Schalter das Steuersignal mit einem niedrigen Pegel in Abhängigkeit von den Zeitsteuersignalen, um den ersten Schalter auszuschalten, die Eingangsklemme des zweiten Inverters 519 des zweiten Schalters empfängt das Steuersignal mit einem niedrigen Pegel, und die Ausgangsklemme des zweiten Inverters 519 wiederum sendet ein Signal mit einem hohen Pegel, um den zweiten Schalter einzuschalten, so dass die Schalterschaltung 510 im zweiten Betriebsmodus arbeitet.
  • Wie in 3D dargestellt, empfangen Gatelektroden der vier Transistoren des ersten Schalter das Steuersignal, Gatelektroden der vier Transistoren des zweiten Schalters sind mit einer Ausgangsklemme des zweiten Inverters 519 verbunden, eine Drainelektrode des fünften n-Transistors 515 und eine Drainlelektrode des ersten n-Transistors 511 sind mit einer Sourceelektrode des ersten Schalttransistors 521 verbunden, eine Drainelektrode des sechsten n-Transistors 516 und eine Drainlelektrode des zweiten n-Transistors 512 sind mit einer Gateelektrode des ersten Schalttransistors 521 verbunden, eine Drainelektrode des siebten n-Transistors 517 und eine Drainlelektrode des dritten n-Transistors 513 sind mit einer Sourceelektrode des zweiten Schalttransistors 522 verbunden und eine Drainelektrode des achten n-Transistors 518 und eine Drainlelektrode des vierten n-Transistors 514 sind mit einer Gateelektrode des zweiten Schalttransistors 522 verbunden; eine Sourceelektrode des sechsten n-Transistors 516 ist mit der dritten Zeitsteuerleitung verbunden, eine Sourceelektrode des zweiten n-Transistors 512 ist mit der ersten Zeitsteuerleitung verbunden, eine Sourceelektrode des achten n-Transistors 518 ist mit der dritten Zeitsteuerleitung verbunden, und eine Sourceelektrode des vierten n-Transistors 514 ist mit der zweiten Zeitsteuerleitung verbunden; und eine Sourceelektrode des fünften n-Transistors 515 ist für den Empfang des ersten Datensignals mit der ersten Datenleitung S1 verbunden, eine Sourceelektrode des ersten n-Transistors 511 und eine Sourceelektrode des dritten n-Transistors 513 sind für den Empfang des zweiten Datensignals mit der zweiten Datenleitung S2 verbunden, und eine Sourceelektrode des siebten n-Transistors 517 ist für den Empfang des dritten Datensignals mit der dritten Datenleitung S3 verbunden.
  • Wie aus dem Vorstehenden ersichtlich, wird - wenn die Schalterschaltung 510 im ersten Betriebsmodus arbeitet - das zweite Datensignal, das von der zweiten Zeitsteuerleitung S2 ausgegeben wird, über den ersten n-Transistor 511 an die Sourceelektrode des ersten Schalttransistors 521 übertragen und über den dritten n-Transistor 513 an die Sourceelektrode des zweiten Schalttransistors 522; wenn die Schalterschaltung 510 im zweiten Betriebsmodus arbeitet, wird das erste Datensignal, das von der ersten Zeitsteuerleitung S1 ausgegeben wird, über den fünften n-Transistor 515 an die Sourceelektrode des ersten Schalttransistors 521 übertragen, und das dritte Datensignal, das von der ersten Zeitsteuerleitung S3 ausgegeben wird, wird über den siebten n-Transistor 517 an die Sourceelektrode des zweiten Schalttransistors 522 übertragen. Das erste Datensignal, das von der ersten Zeitsteuerleitung S1 ausgegeben wird, wird in einem Zeitmultiplexverfahren an eine Sourceelektrode des dritten Schaltransistors 523 und eine Sourceelektrode des vierten Schalttransistors 524 übertragen, und das dritte Datensignal, das von der dritten Zeitsteuerleitung S3 ausgegeben wird, wird in einem Zeitmultiplexverfahren an eine Sourceelektrode des fünften Schalttransistors 525 und eine Sourceelektrode des sechsten Schalttransistors 526 übertragen.
  • Demzufolge ist die Mehrwegauswahlschaltung im 1:3-Betriebsmodus und im 1:2-Betriebsmodus funktionsfähig und kann in Abhängigkeit von dem Steuersignal und den Zeitsteuersignalen zwischen dem 1:3-Betriebsmodus und dem 1:2-Betriebsmodus wechseln.
  • Wie in 3A bis 3D dargestellt, sind der erste Schalter und der zweite Schalter mit einer Steuerleitung CL verbunden und für den Empfang desselben Steuersignals konfiguriert, und wenn der erste Schalter durch die p-Transistoren gebildet wird, wird der zweite Schalter durch die n-Transistoren oder eine Kombination der p-Transistoren und des Inverters gebildet. Hierbei können der erste Schalter und der zweite Schalter getrennt gesteuert werden, d.h. der erste Schalter ist mit einer Steuerleitung CL1 verbunden, und der zweite Schalter ist mit einer anderen Steuerleitung CL2 verbunden. Folglich steuern die zwei Steuerleitungen CL1 und CL2 den ersten Schalter bzw. den zweiten Schalter steuern, wodurch der Wechsel zwischen den Betriebsmodi der Mehrwegauswahlschaltung ermöglicht wird.
  • Die Steuerleitungen umfassen wahlweise: eine erste Steuerleitung zur Übertragung eines ersten Steuersignals und eine zweite Steuerleitung zur Übertragung eines zweiten Steuersignals; das erste Steuersignal steuert den ersten Schalter, damit dieser ein- oder ausgeschaltet wird, und das zweite Steuersignal steuert den zweiten Schalter, damit dieser ein- oder ausgeschaltet wird. Der erste Schalter ist für den Empfang des ersten Steuersignals konfiguriert, und der zweite Schalter ist für den Empfang des zweiten Steuersignals konfiguriert; oder der erste Schalter ist für den Empfang des zweiten Steuersignals konfiguriert, und der zweite Schalter ist für den Empfang des ersten Steuersignals konfiguriert. In der vorliegenden Ausgestaltung ist der erste Schalter beispielsweise für den Empfang des ersten Steuersignals und der zweite Schalter für den Empfang des zweiten Steuersignals konfiguriert.
  • Wie oben beschrieben arbeitet die Schalterschaltung im ersten Betriebsmodus, wenn der erste Schalter eingeschaltet ist, und im zweiten Betriebsmodus, wenn der zweite Schalter ausgeschaltet ist. Somit sind die zwei Betriebsmodi der Schalterschaltung unabhängig voneinander, so dass das erste Steuersignal und das zweite Steuersignal den ersten Schalter und den zweiten Schalter separat steuern.
  • In der in 3A dargestellten Mehrwegauswahlschaltung umfasst der erste Schalter z. B. vier p-Transistoren und ist mit der ersten Steuerleitung verbunden, um das erste Steuersignal zu empfangen, und der zweite Schalter umfasst vier n-Transistors und ist mit der zweiten Steuerleitung verbunden, um das zweite Steuersignal zu empfangen. Für den Betrieb der Mehrwegauswahlschaltung im 1:3-Betriebsmodus haben das erste Steuersignal und das zweite Steuersignal einen hohen Pegel; daher ist der zweite Schalter eingeschaltet, nachdem er das zweite Steuersignal empfangen hat, und der erste Schalter ist ausgeschaltet, nachdem er das erste Steuersignal empfangen hat; somit wird das von der ersten Zeitsteuerleitung S1 ausgegebene erste Datensignal an den ersten Schalttransistor 221 gesendet, und das von der dritten Zeitsteuerleitung S3 ausgegebene dritte Datensignal wird an den zweiten Schalttransistor 222 gesendet; das von der ersten Zeitsteuerleitung S1 ausgegebene erste Datensignal wird außerdem in einem Zeitmultiplexverfahren an den dritten Schalttransistor 223 und den vierten Schalttransistor 224 gesendet, und das von der dritten Zeitsteuerleitung S3 ausgegebene dritte Datensignal wird in einem Zeitmultiplexverfahren an den fünften Schalttransistor 225 und den sechsten Schalttransistor 226 gesendet, so dass die Mehrwegauswahlschaltung im 1:3-Betriebsmodus arbeitet.
  • Für den Betrieb der Mehrwegauswahlschaltung im 1:2-Betriebsmodus haben das erste Steuersignal und das zweite Steuersignal einen niedrigen Pegel, daher ist der zweite Schalter ausgeschaltet, nachdem er das zweite Steuersignal empfangen hat, und der erste Schalter ist eingeschaltet, nachdem er das erste Steuersignal empfangen hat; somit wird das von der zweiten Zeitsteuerleitung S2 ausgegebene zweite Datensignal in einem Zeitmultiplexverfahren an den ersten Schalttransistor 221 und den zweiten Schalttransistor 222 gesendet, und das von der ersten Zeitsteuerleitung S1 ausgegebene erste Datensignal wird außerdem in einem Zeitmultiplexverfahren an den dritten Schalttransistor 223 und den vierten Schalttransistor 224 gesendet, und das von der dritten Zeitsteuerleitung S3 ausgegebene dritte Datensignal wird in einem Zeitmultiplexverfahren an den fünften Schalttransistor 225 und den sechsten Schalttransistor 226 gesendet, so dass die Mehrwegauswahlschaltung im 1:2-Betriebsmodus arbeitet.
  • Der Steuerungsprozess der zwei Steuerleitungen der in 3B dargestellten Mehrwegauswahlschaltung entspricht dem Steuerungsprozess der zwei Steuerleitungen der in 3A dargestellten Mehrwegauswahlschaltung und wird an dieser Stelle nicht erneut beschrieben.
  • In der in 3C dargestellten Mehrwegauswahlschaltung beispielsweise umfasst der erste Schalter vier p-Transistoren und ist für den Empfang des ersten Steuersignals mit der ersten Steuerleitung verbunden, und der zweite Schalter umfasst vier p-Transistoren und den ersten Inverter 419, wobei die Eingangsklemme des ersten Inverters 419 des zweiten Schalters für den Empfang des zweiten Steuersignals mit der zweiten Steuerleitung verbunden ist. Für den Betrieb der Mehrwegauswahlschaltung im 1:3-Betriebsmodus haben das erste Steuersignal und das zweite Steuersignal einen hohen Pegel; daher sendet die Eingangsklemme des ersten Inverters 419 des zweiten Schalters einen niedrigen Pegel an die vier p-Transistoren des zweiten Schalters, nachdem sie das zweite Steuersignal zum Einschalten des zweiten Schalters empfangen hat, und der erste Schalter wird ausgeschaltet, nachdem er das erste Steuersignal empfangen hat; folglich wird das von der ersten Zeitsteuerleitung S1 ausgegebene erste Datensignal in einem Zeitmultiplexverfahren an den ersten Schalttransistor 421 und außerdem an den dritten Schalttransistor 423 und den vierten Schalttransistor 424 gesendet, und das von der dritten Zeitsteuerleitung S3 ausgegebene dritte Datensignal wird in einem Zeitmultiplexverfahren an den zweiten Schalttransistor 422 und außerdem an den fünften Schalttransistor 425 und den sechsten Schalttransistor 426 gesendet, so dass die Mehrwegauswahlschaltung im 1:3-Betriebsmodus arbeitet.
  • Für den Betrieb der Mehrwegauswahlschaltung im 1:2-Betriebsmodus haben das erste Steuersignal und das zweite Steuersignal einen niedrigen Pegel, daher ist der zweite Schalter ausgeschaltet, nachdem er das zweite Steuersignal empfangen hat, und der erste Schalter ist eingeschaltet, nachdem er das erste Steuersignal empfangen hat; folglich wird das von der zweiten Zeitsteuerleitung S2 ausgegebene zweite Datensignal in einem Zeitmultiplexverfahren an den ersten Schalttransistor 421 und den zweiten Schalttransistor 422 gesendet, und das von der ersten Zeitsteuerleitung S1 ausgegebene erste Datensignal wird außerdem in einem Zeitmultiplexverfahren an den dritten Schalttransistor 423 und den vierten Schalttransistor 424 gesendet, und das von der dritten Zeitsteuerleitung S3 ausgegebene dritte Datensignal wird in einem Zeitmultiplexverfahren an den fünften Schalttransistor 425 und den sechsten Schalttransistor 426 gesendet, so dass die Mehrwegauswahlschaltung im 1:2-Betriebsmodus arbeitet.
  • Der Steuerungsprozess der zwei Steuerleitungen der in 3D dargestellten Mehrwegauswahlschaltung entspricht dem Steuerungsprozess der zwei Steuerleitungen der in 3C dargestellten Mehrwegauswahlschaltung und wird an dieser Stelle nicht erneut beschrieben.
  • Folglich steuern die erste Steuerleitung und die zweite Steuerleitung den ersten Schalter und den zweiten Schalter separat, so dass der erste Schalter zudem vier n-Transistoren umfassen kann, und der zweite Schalter kann vier n-Transistoren umfassen; oder der erste Schalter kann vier p-Transistoren umfassen, und der zweite Schalter kann zudem vier p-Transistoren umfassen. Das erste Steuersignal wird an den ersten Schalter gesendet, und das zweite Steuersignal wird an den zweiten Schalter gesendet, in diesem Fall ist der Pegel des ersten Steuersignals in Bezug auf hohe und niedrige Pegel invers zu dem Pegel des zweiten Steuersignals, so dass die Mehrwegauswahlschaltung sowohl im 1:3-Betriebsmodus und im 1:2-Betriebsmodus betriebsfähig ist und zwischen dem 1:3-Betriebsmodus und dem 1:2-Betriebsmodus wechseln kann.
  • 4A ist eine Prinzipdarstellung der Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung. Wie in 4A dargestellt, umfasst Mehrwegauswahlschaltung: einen ersten Schalter und einen zweiten Schalter, wobei der erste Schalter einen ersten Unterschalter 611, einen zweiten Unterschalter 612, einen dritten Unterschalter 613 und einen vierten Unterschalter 614 umfasst, und der zweite Schalter umfasst einen fünften Unterschalter 615, einen sechsten Unterschalter 616, einen siebten Unterschalter 617 und einen achten Unterschalter 618; die Mehrwegauswahlschaltung umfasst zudem einen ersten Schalttransistor 621, einen zweiten Schalttransistor 622, eine erste Datenleitung S1 zur Übertragung eines ersten Datensignals, eine zweite Datenleitung S2 zur Übertragung eines zweiten Datensignals, eine dritte Datenleitung S3 zur Übertragung eines dritten Datensignals, eine erste Zeitsteuerleitung CKL1 zur Übertragung eines ersten Zeitsteuersignals, eine zweite Zeitsteuerleitung CKL2 zur Übertragung eines zweiten Zeitsteuersignals und eine dritte Zeitsteuerleitung CKL3 zur Übertragung eines dritten Zeitsteuersignals.
  • Eine Sourceelektrode des ersten Schalttransistors 621 ist über den ersten Unterschalter 611 mit der zweiten Datenleitung S2 verbunden, um das zweite Datensignal zu empfangen, und über den fünften Unterschalter 615 mit der ersten Datenleitung S1, um das erste Datensignal zu empfangen, und eine Gateelektrode des ersten Schalttransistors 621 ist über den zweiten Unterschalter 612 mit der ersten Zeitsteuerleitung CKL1 verbunden, um das erste Zeitsteuersignal zu empfangen, und über den sechsten Unterschalter 616 mit der dritten Zeitsteuerleitung CKL3, um das dritte Zeitsteuersignal zu empfangen. Eine Sourceelektrode des zweiten Schalttransistors 622 ist über den dritten Unterschalter 613 mit der zweiten Datenleitung S2 verbunden, um das zweite Datensignal zu empfangen, und über den siebten Unterschalter 617 mit der dritten Datenleitung S3, um das dritte Datensignal zu empfangen, und eine Gateelektrode des zweiten Schalttransistors 622 ist über den vierten Unterschalter 614 mit der zweiten Zeitsteuerleitung CKL2 verbunden, um das zweite Zeitsteuersignal zu empfangen, und über den achten Unterschalter 618 mit der dritten Zeitsteuerleitung CKL3, um das dritte Zeitsteuersignal zu empfangen. Die vier Unterschalter des ersten Schalters werden gleichzeitig ein- oder ausgeschaltet, und die vier Unterschalter des zweiten Schalters werden gleichzeitig ein- oder ausgeschaltet; wenn der erste Schalter eingeschaltet ist, ist der zweite Schalter ausgeschaltet, und wenn der erste Schalter ausgeschaltet ist, ist der zweite Schalter eingeschaltet.
  • Wie in 4A dargestellt, umfasst die Mehrwegauswahlschaltung zudem eine Steuerleitung CL zur Übertragung eines Steuersignals, wobei der erste Schalter und der zweite Schalter mit der Steuerleitung verbunden sind, so dass der erste Schalter und der zweite Schalter dasselbe Steuersignal empfangen. In Bezug auf unterschiedliche Betriebsmodi der Mehrwegauswahlschaltung können hierbei die vier Unterschalter des ersten Schalters als p-Transistoren konfiguriert sein und die vier Unterschalter des zweiten Schalters als n-Transistoren; oder die vier Unterschalter des ersten Schalters sind als n-Transistoren konfiguriert und die vier Unterschalter des zweiten Schalters als p-Transistoren. Eine Gateelektrode des p-Transistors und eine Gateelektrode des n-Transistors sind mit der Steuerleitung verbunden, um das Steuersignal zu empfangen. Wenn das Steuersignal einen hohen Pegel hat, ist der n-Transistor eingeschaltet und der p-Transistor ausgeschaltet. Wenn das Steuersignal einen niedrigen Pegel hat, ist der n-Transistor ausgeschaltet und der p-Transistor eingeschaltet.
  • Wenn die Mehrwegauswahlschaltung eine Steuerleitung hat, können die vier Unterschalter des ersten Schalters überdies als n-Transistoren konfiguriert sein und die vier Unterschalter des zweiten Schalters können als n-Transistoren konfiguriert sein, und der zweite Schalter umfasst zudem einen Inverter, wobei eine Eingangsklemme des Inverters mit der Steuerleitung verbunden ist, und eine Ausgangsklemme des Inverters ist mit Gatelektroden der vier n-Transistoren des zweiten Schalters verbunden. Wenn das Steuersignal einen hohen Pegel hat, wird in diesem Fall der erste Schalter eingeschaltet und der zweite Schalter ausgeschaltet; und wenn das Steuersignal einen niedrigen Pegel hat, wird der erste Schalter ausgeschaltet und der zweite Schalter eingeschaltet. Alternativ können die vier Unterschalter des ersten Schalters als p-Transistoren konfiguriert sein, und die vier Unterschalter des zweiten Schalters können als p-Transistoren konfiguriert sein, und der zweite Schalter umfasst zudem einen Inverter, wobei eine Eingangsklemme des Inverters mit der Steuerleitung verbunden ist, und eine Ausgangsklemme des Inverters ist mit Gatelektroden der vier p-Transistoren des zweiten Schalters verbunden. Wenn das Steuersignal einen hohen Pegel hat, wird in diesem Fall der erste Schalter ausgeschaltet und der zweite Schalter eingeschaltet; und wenn das Steuersignal einen niedrigen Pegel hat, wird der erste Schalter eingeschaltet und der zweite Schalter ausgeschaltet.
  • Wenn der erste Schalter eingeschaltet ist, wird das zweite Datensignal, das von der zweiten Zeitsteuerleitung S2 ausgegeben wird, über den ersten Unterschalter 611 an die Sourceelektrode des ersten Schalttransistors 621 und über den dritten Unterschalter 613 an die Sourceelektrode des zweiten Schalttransistors 622 übertragen; wenn der zweite Schalter eingeschaltet ist, wird das von der ersten Zeitsteuerleitung S1 ausgegebene erste Datensignal über den fünften Unterschalter 615 an die Sourceelektrode des ersten Schalttransistors 621 gesendet, und das von der dritten Zeitsteuerleitung S3 ausgegebene dritte Datensignal wird über den siebten Unterschalter 617 an die Sourceelektrode des zweiten Schalttransistors 622 gesendet, so dass die Mehrwegauswahlschaltung in unterschiedlichen Betriebsmodi arbeitet.
  • Wie in 4A dargestellt, umfasst die Mehrwegauswahlschaltung überdies einen dritten Schalttransistor 623, einen vierten Schalttransistor 624, einen fünften Schalttransistor 625 und einen sechsten Schalttransistor 626; eine Sourceelektrode des dritten Schaltransistors 623 und eine Sourceelektrode des vierten Schalttransistors 624 sind mit der ersten Datenleitung S1 verbunden, um das erste Datensignal zu empfangen, eine Gateelektrode des dritten Schaltransistors 623 ist mit der ersten Zeitsteuerleitung verbunden, um das erste Zeitsteuersignal zu empfangen, und eine Gateelektrode des vierten Schalttransistors 624 ist mit der zweiten Zeitsteuerleitung verbunden, um das zweite Zeitsteuersignal zu empfangen; eine Sourceelektrode des fünften Schalttransistors 625 und eine Sourceelektrode des sechsten Schalttransistors 626 sind mit der dritten Datenleitung S3 verbunden, um das dritte Datensignal zu empfangen, eine Gateelektrode des fünften Schalttransistors 625 ist mit der ersten Zeitsteuerleitung verbunden, um das erste Zeitsteuersignal zu empfangen, und eine Gateelektrode des sechsten Schalttransistors 626 ist mit der zweiten Zeitsteuerleitung verbunden, um das zweite Zeitsteuersignal zu empfangen. In diesem Fall arbeitet die Mehrwegauswahlschaltung im 1:2-Betriebsmodus, wenn der erste Schalter eingeschaltet ist, und im 1:3-Betriebsmodus, wenn der zweite Schalter eingeschaltet ist.
  • 4B ist eine Prinzipdarstellung einer weiteren Mehrwegauswahlschaltung gemäß einer Ausgestaltung der vorliegenden Erfindung. Der Unterschied zwischen der Mehrwegauswahlschaltung in 4B und der Mehrwegauswahlschaltung in 4A besteht darin, dass die Steuerleitung der Mehrwegauswahlschaltung in 4B eine erste Steuerleitung CL1 zur Übertragung eines ersten Steuersignals und eine zweite Steuerleitung CL2 zur Übertragung eines zweiten Steuersignals aufweist. In der in 4B dargestellten Mehrwegauswahlschaltung ist die erste Steuerleitung CL1 für die Verbindung mit dem ersten Schalter konfiguriert und die zweite Steuerleitung CL2 für die Verbindung mit dem zweiten Schalter.
  • Sofern der Pegel des ersten Steuersignals in Bezug auf hohe und niedrige Pegel invers zu dem Pegel des zweiten Steuersignals ist, sind die Unterschalter des ersten Schalters und des zweiten Schalters als p-Transistoren konfiguriert; wenn daher der erste Schalter eingeschaltet ist, ist der zweite Schalter ausgeschaltet; oder die Unterschalter des ersten Schalter und des zweiten Schalters sind als n-Transistoren konfiguriert, so dass, wenn der erste Schalter ausgeschaltet ist, der zweite Schalter eingeschaltet ist; oder die Unterschalter des ersten Schalters sind als p-Transistoren und die Unterschalter des zweiten Schalters als n-Transistoren konfiguriert, und zudem ist eine Gateelektrode des n-Transistors mit der Ausgangsklemme des Inverters verbunden, und die Eingangsklemme des Inverters ist mit der zweiten Steuerleitung CL2 verbunden, so dass, wenn der erste Schalter eingeschaltet ist, der zweite Schalter ausgeschaltet ist; oder die Unterschalter des ersten Schalters sind als n-Transistoren konfiguriert und die Unterschalter des zweiten Schalters als p-Transistoren, und zudem ist eine Gateelektrode des p-Transistors mit der Ausgangsklemme des Inverters verbunden und die Eingangsklemme des Inverters ist mit der zweiten Steuerleitung CL2 verbunden, so dass, wenn der erste Schalter eingeschaltet ist, der zweite Schalter ausgeschaltet ist.
  • Wenn das erste Steuersignal dem zweiten Steuersignal entspricht, sind die Unterschalter des ersten Schalters als p-Transistoren konfiguriert und die Unterschalter des zweiten Schalters als n-Transistoren; oder die Unterschalter des ersten Schalters sind als n-Transistoren konfiguriert und die Unterschalter des zweiten Schalters als p-Transistoren; oder die Unterschalter des ersten Schalters sind p-Transistoren und die Unterschalter des zweiten Schalters sind p-Transistoren, wobei die Gatelektroden der p-Transistoren des zweiten Schalters zudem mit der Ausgangsklemme des Inverters verbunden sind, und die Eingangsklemme des Inverters ist mit der zweiten Steuerleitung CL2 verbunden; oder die Unterschalter des ersten Schalters sind als n-Transistoren konfiguriert und die Unterschalter des zweiten Schalters als n-Transistoren, wobei die Gatelektroden der n-Transistoren des zweiten Schalters zudem mit der Ausgangsklemme des Inverters verbunden sind, und die Eingangsklemme des Inverters ist mit der zweiten Steuerleitung CL2 verbunden. Die Gatelektroden der vier Unterschalter des ersten Schalters empfangen das erste Steuersignal, und die Gateelektrode der vier Unterschalter des zweiten Schalters empfangen das zweite Steuersignal; wenn der erste Schalter eingeschaltet ist, ist der zweite Schalter ausgeschaltet; wenn der zweite Schalter eingeschaltet ist, ist der erste Schalter ausgeschaltet, so dass der Mehrwegauswahlschaltung eine Datenauswahlfunktion und die oben genannten zwei Betriebsmodi ermöglicht werden.
  • 5A ist eine Prinzipdarstellung einer Anzeigevorrichtung gemäß einer Ausgestaltung der vorliegenden Erfindung. Die Anzeigevorrichtung umfasst: die oben beschriebene Mehrwegauswahlschaltung sowie sechs Pixel; die Mehrwegauswahlschaltung umfasst eine Schalterschaltung 710, eine Treiberschaltung 720, eine Steuerleitung CL zur Übertragung eines Steuersignals, eine erste Zeitsteuerleitung CKL1 zur Übertragung eines ersten Zeitsteuersignals CKH1, eine zweite Zeitsteuerleitung CKL2 zur Übertragung eines zweiten Zeitsteuersignals CKH2, eine dritte Zeitsteuerleitung CKL3 zur Übertragung eines dritten Zeitsteuersignals CKH3, eine erste Datenleitung S1 zur Übertragung eines ersten Datensignal, eine zweite Datenleitung S2 zur Übertragung eines zweiten Datensignals, eine dritte Datenleitung S3 zur Übertragung eines dritten Datensignal, wobei ein erster Schalter der Schalterschaltung 710 einen ersten p-Transistor 711, einen zweiten p-Transistor 712, einen dritten p-Transistor 713 und einen vierten p-Transistor 714 umfasst, und ein zweiter Schalter der Schalterschaltung 710 umfasst einen ersten n-Transistor 715, einen zweiten n-Transistor 716, einen dritten n-Transistor 717 und einen vierten n-Transistor 718.
  • Die sechs Pixel umfassen: ein erstes Pixel 731, das mit einer Drainlelektrode des ersten Schalttransistors 721 verbunden ist, ein zweites Pixel 732, das mit einer Drainlelektrode des zweiten Schalttransistors 722 verbunden ist, ein drittes Pixel 733, das mit einer Drainlelektrode des dritten Schaltransistors 723 verbunden ist, ein viertes Pixel 734, das mit einer Drainlelektrode des vierten Schalttransistors 724 verbunden ist, ein fünftes Pixel 735, das mit einer Drainlelektrode des fünften Schalttransistors 725 verbunden ist und ein sechstes Pixel 736, das mit einer Drainlelektrode des sechsten Schalttransistors 726 verbunden ist.
  • Die Mehrwegauswahlschaltung schaltet die Anzeigevorrichtung in den 1:3-Betriebsmodus oder den 1:2-Betriebsmodus.
  • Wie oben beschrieben und mit Bezug auf das in 2C dargestellte Zeitsteuerungsdiagramm muss für den Betrieb der Mehrwegauswahlschaltung im 1:3-Betriebsmodus ein Steuersignal, d.h. ein Steuersignal mit einem hohen Pegel, gesendet werden, das den zweiten Schalter einschaltet; wenn der zweite Schalter eingeschaltet ist, ist der erste Schalter ausgeschaltet; in einem Taktzyklus empfängt die Anzeigevorrichtung ein erstes Zeitsteuersignal CKH1, ein zweites Zeitsteuersignal CKH2 und ein drittes Zeitsteuersignal CKH3, die von einer ersten Zeitsteuerleitung CKL1, einer zweiten Zeitsteuerleitung CKL2 bzw. einer dritten Zeitsteuerleitung CKL3 ausgegeben werden, und die Anzeige der Anzeigevorrichtung kann folgendermaßen beschrieben werden:
    • während des Zeitabschnittes t1 hat das erste Zeitsteuersignal CKH1 einen hohen Pegel, und die erste Datenleitung S1 überträgt das erste Datensignal an eine Sourceelektrode des dritten Schaltransistors 723, um dem dritten Pixel 733 zu ermöglichen, Licht zu emittieren;
    • während des Zeitabschnittes t2 hat das zweite Zeitsteuersignal CKH2 einen hohen Pegel, und die erste Datenleitung S1 überträgt das erste Datensignal an eine Sourceelektrode des vierten Schalttransistors 724, um dem vierten Pixel 734 zu ermöglichen, Licht zu emittieren;
    • während des Zeitabschnittes t3 hat das dritte Zeitsteuersignal CKH3 einen hohen Pegel, und die erste Datenleitung S1 überträgt das erste Datensignal über den ersten n-Transistor 715 an eine Sourceelektrode des ersten Schalttransistors 721, um dem ersten Pixel 731 zu ermöglichen, Licht zu emittieren;
    • während des Zeitabschnittes t4 hat das dritte Zeitsteuersignal CKH3 einen hohen Pegel, und die dritte Datenleitung S3 überträgt das dritte Datensignal über den dritten n-Transistor 717 an eine Sourceelektrode des zweiten Schalttransistors 722, um dem zweiten Pixel 732 zu ermöglichen, Licht zu emittieren;
    • während des Zeitabschnittes t5 hat das erste Zeitsteuersignal CKH1 einen hohen Pegel, und die dritte Datenleitung S3 überträgt das dritte Datensignal an eine Sourceelektrode des fünften Schalttransistors 725, um dem fünften Pixel 735 zu ermöglichen, Licht zu emittieren; und
    • während des Zeitabschnittes t6 hat das zweite Zeitsteuersignal CKH2 einen hohen Pegel, und die dritte Datenleitung S3 überträgt das dritte Datensignal an eine Sourceelektrode des sechsten Schalttransistors 726, um dem achten Pixel 736 zu ermöglichen, Licht zu emittieren.
  • In einem Taktzyklus, der die Zeitabschnitte t1 bis t6 umfasst, steuert somit eine Eingangsdatenleitung der Anzeigevorrichtung drei Pixel in einem Zeitmultiplexverfahren, und sechs Pixeln wird in einem Zeitmultiplexverfahren während unterschiedlicher Zeitabschnitte des Taktzyklus eine Anzeige ermöglicht. Die Eingangsdatenleitung der Anzeigevorrichtung betrifft insbesondere eine IC-Signalleitung, und für jedes der sechs Pixel ist eine Pixelspalte, welche die Pixel umfasst, mit der IC-Signalleitung verbunden, folglich steuert im 1:3-Betriebsmodus jede der zwei IC-Signalleitungen (d.h. die erste Datenleitung und die dritte Datenleitung) der Anzeigevorrichtung drei Pixelspalten.
  • Mit Bezug auf das in 2D dargestellte Zeitsteuerungsdiagramm sollte, um die Mehrwegauswahlschaltung im 1:2-Betriebsmodus zu betreiben, ein Steuersignal, d.h. ein Steuersignal mit einem niedrigen Pegel gesendet werden, um den ersten Schalter einzuschalten; wenn der erste Schalter eingeschaltet ist, ist der zweite Schalter ausgeschaltet; in diesem Fall empfängt die Anzeigevorrichtung in einem Taktzyklus ein erstes Zeitsteuersignal CKH1 und ein zweites Zeitsteuersignal CKH2; somit kann die Anzeige der Anzeigevorrichtung folgendermaßen beschrieben werden:
    • während des Zeitabschnittes t1 hat das erste Zeitsteuersignal CKH1 einen hohen Pegel, und die erste Datenleitung S1 überträgt das erste Datensignal an eine Sourceelektrode des dritten Schaltransistors 723, um dem dritten Pixel 733 zu ermöglichen, Licht zu emittieren;
    • während des Zeitabschnittes t2 hat das zweite Zeitsteuersignal CKH2 einen hohen Pegel, und die erste Datenleitung S1 überträgt das erste Datensignal an eine Sourceelektrode des vierten Schalttransistors 724, um dem vierten Pixel 734 zu ermöglichen, Licht zu emittieren;
    • während des Zeitabschnittes t3 hat das erste Zeitsteuersignal CKH1 einen hohen Pegel, und die zweite Datenleitung S2 überträgt das zweite Datensignal über den ersten p-Transistor 711 an eine Sourceelektrode des ersten Schalttransistors 721, um dem ersten Pixel 731 zu ermöglichen, Licht zu emittieren;
    • während des Zeitabschnittes t4 hat das zweite Zeitsteuersignal CKH2 einen hohen Pegel, und die zweite Datenleitung S2 überträgt das zweite Datensignal über den dritten p-Transistor 713 an eine Sourceelektrode des zweiten Schalttransistors 722, um dem zweiten Pixel 732 zu ermöglichen, Licht zu emittieren;
    • während des Zeitabschnittes t5 hat das erste Zeitsteuersignal CKH1 einen hohen Pegel, und die dritte Datenleitung S3 überträgt das dritte Datensignal an eine Sourceelektrode des fünften Schalttransistors 725, um dem fünften Pixel 735 zu ermöglichen, Licht zu emittieren; und
    • während des Zeitabschnittes t6 hat das zweite Zeitsteuersignal CKH2 einen hohen Pegel, und die dritte Datenleitung S3 überträgt das dritte Datensignal an eine Sourceelektrode des sechsten Schalttransistors 726, um dem achten Pixel 736 zu ermöglichen, Licht zu emittieren.
  • In einem Taktzyklus, der die Zeitabschnitte t1 bis t6 umfasst, steuert somit eine Eingangsdatenleitung oder Anzeigevorrichtung zwei Pixel in einem Zeitmultiplexverfahren, und sechs Pixeln wird in einem Zeitmultiplexverfahren während unterschiedlicher Zeitabschnitte des Taktzyklus eine Anzeige ermöglicht, folglich steuert eine IC-Signalleitung der Anzeigevorrichtung zwei Pixelspalten.
  • Wahlweise kann das erste Pixel 731 in der Anzeigevorrichtung durch die Teilpixelspalte B1 gebildet werden, das zweite Pixel 732 durch die Teilpixelspalte R2, das dritte Pixel 733 durch die Teilpixelspalte R1, das vierte Pixel 734 durch die Teilpixelspalte G1, das fünfte Pixel 735 durch die Teilpixelspalte G2 und das sechste Pixel 736 durch die Teilpixelspalte B2.
  • 5B ist eine Prinzipdarstellung einer weiteren Anzeigevorrichtung gemäß einer Ausgestaltung der vorliegenden Erfindung. Die Mehrwegauswahlschaltung der Anzeigevorrichtung arbeitet z. B. im 1:3-Betriebsmodus.
  • Wenn das erste Datensignal, das von der ersten Zeitsteuerleitung S1 ausgegeben wird, an das dritte Pixel 733 (R1) übertragen wird, wird es über einen Schalttransistor übertragen, und zwar den dritten Schalttransistor 723; wenn das dritte Datensignal, das von der dritten Zeitsteuerleitung S3 ausgegeben wird, an das zweite Pixel 732 (R2) übertragen wird, wird es über einen Transistor der Schalterschaltung und zudem über den zweiten Schalttransistor 722 übertragen; da der Widerstand des Transistors hoch ist und das dritte Pixel 733 (R1) und das zweite Pixel 732 (R2) unterschiedlichen Spalten von R-Pixeln entsprechen, würde dies ungleiche Lasten unterschiedlicher Datenleitungen, die mit R-Pixeln unterschiedlicher Spalten verbunden sind, bewirken, so dass Flecken oder Schlieren in den unterschiedlichen Spalten der R-Pixel, d.h. ein Mura-Effekt, hervorgerufen werden könnten. Wenn die erste Datenleitung S1 das Datensignal an das erste Pixel 731 (B1) und die dritte Datenleitung S3 das Datensignal an das sechste Pixel 736 (B2) überträgt, besteht ebenfalls das Risiko, dass in zwei Spalten von B-Pixeln ein Mura-Effekt auftritt. Gleichermaßen könnte ein Mura-Effekt auftreten, wenn die Anzeigevorrichtung im 1:2-Betriebsmodus arbeitet. Aus diesem Grund kann in einem Pixel ein Transistor hinzugefügt werden, um das Mura-Risiko in dem Pixel zu vermeiden.
  • Wahlweise ist zwischen dem dritten Pixel 733R1 und dem dritten Schalttransistor 723 ein erster Treibertransistor 727 angeordnet, eine Gateelektrode des dritten Schaltransistors 723 ist mit einer Gateelektrode des ersten Treibertransistors 727 verbunden, eine Drainlelektrode des dritten Schaltransistors 723 ist mit einer Sourceelektrode des ersten Treibertransistors 727 verbunden, und eine Drainlelektrode des ersten Treibertransistors 727 ist mit dem dritten Pixel 733 verbunden. Dabei ist die Gateelektrode des dritten Schaltransistors 723 mit der Gateelektrode des ersten Treibertransistors 727 und zudem mit der ersten Zeitsteuerleitung CKL1 verbunden, so dass das erste Datensignal einen Schalttransistor und einen Treibertransistor passiert, bevor es an das dritte Pixel 733R1 übertragen wird, und das dritte Datensignal passiert zwei Transistoren, bevor es an das zweite Pixel 732R2 übertragen wird, so dass die Mura-Risiken unterschiedlicher Spalten von R-Pixeln in der Anzeigevorrichtung vermieden werden.
  • Zwischen dem sechsten Pixel 736B2 und dem sechsten Schalttransistor 726 ist zudem ein zweiter Treibertransistor 728 angeordnet, eine Gateelektrode des sechsten Schalttransistors 726 ist mit einer Gateelektrode des zweiten Treibertransistors 728 verbunden, eine Drainlelektrode des sechsten Schalttransistors 726 ist mit einer Sourceelektrode des zweiten Treibertransistors 728 verbunden, und eine Drainlelektrode des zweiten Treibertransistor 728 ist mit dem sechsten Pixel 736 verbunden. Dabei ist die Gateelektrode des sechsten Schalttransistors 726 mit der Gateelektrode des zweiten Treibertransistors 728 und zudem mit der zweiten Zeitsteuerleitung CKL2 verbunden, so dass das erste Datensignal zwei Transistoren passiert, bevor es an das erste Pixel 731B 1 übertragen wird, und das dritte Datensignal passiert einen Schalttransistor und einen Treibertransistor, bevor es an das sechsten Pixel 736B2 übertagen wird, so dass die Mura-Risiken in der Anzeigevorrichtung vermieden werden.
  • 5C ist eine schematische Draufsicht einer weiteren Anzeigevorrichtung gemäß einer Ausgestaltung der vorliegenden Erfindung. Die Anzeigevorrichtung kann ein Mobiltelefon oder ein Tabletcomputer sein und eine größere Anpassungsfähigkeit in Bezug auf die Datensignale besitzen.
  • Mittels der durch die vorliegende Offenbarung bereitgestellten Schalterschaltung, die im ersten Betriebsmodus und im zweiten Betriebsmodus arbeiten und zwischen dem ersten Betriebsmodus und dem zweiten Betriebsmodus wechseln kann, kann die Mehrwegauswahlschaltung, welche die Schalterschaltung umfasst, im 1:3-Betriebsmodus und im 1:2-Betriebsmodus arbeiten und außerdem beliebig zwischen dem 1:3-Betriebsmodus und dem 1:2-Betriebsmodus wechseln. Demzufolge kann die Anzeigevorrichtung, welche die Mehrwegauswahlschaltung umfasst, an zwei Betriebsmodi angepasst werden, was die Anpassungsfähigkeit der Anzeigevorrichtung in Bezug auf die Datensignale verbessert.
  • Es wird darauf hingewiesen, dass die bevorzugten Ausgestaltungen und die angewandten technologischen Prinzipien der vorliegenden Offenbarung lediglich der Erläuterung dienen. Fachleute werden erkennen, dass die vorliegende Offenbarung nicht auf die speziellen hierin beschriebenen Ausgestaltungen beschränkt ist. Somit können Fachleute verschiedene Änderungen und Anpassungen vornehmen, ohne dass von dem Schutzumfang der Offenbarung abgewichen wird. Daher wird die vorliegende Offenbarung anhand der obigen Ausgestaltungen detailliert veranschaulicht, sie ist jedoch nicht auf die obigen Ausgestaltungen beschränkt und kann andere gleichwertige Ausgestaltungen umfassen, ohne dass von dem Konzept der vorliegenden Offenbarung abgewichen wird. Der Umfang der vorliegenden Offenbarung unterliegt den angehängten Ansprüchen.

Claims (19)

  1. Eine Mehrwegauswahlschaltung, die Folgendes umfasst: eine erste Datenleitung (S1) zur Übertragung eines ersten Datensignals, eine zweite Datenleitung (S2) zur Übertragung eines zweiten Datensignals, eine dritte Datenleitung (S3) zur Übertragung eines dritten Datensignals, eine Steuerleitung (CL) zur Übertragung eines Steuersignals, eine Zeitsteuerleitung (CKL) zur Übertragung eines Zeitsteuersignals, eine Schalterschaltung (110; 210; 310; 410; 510; 610; 710) und eine Treiberschaltung (120; 220; 320; 420; 520; 620; 720), wobei die Treiberschaltung (120; 220; 320; 420; 520; 620; 720) mindestens einen ersten Schalttransistor (121; 221; 321; 421; 521; 621; 721) und einen zweiten Schalttransistor (122; 222; 322; 422; 522; 622; 722) umfasst, die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) so konfiguriert ist, dass sie das Steuersignal, das Zeitsteuersignal, das erste Datensignal, das zweite Datensignal und das dritte Datensignal empfängt und entsprechend dem Steuersignal und dem Zeitsteuersignal in einem erste Betriebsmodus oder einem zweiten Betriebsmodus arbeitet; wobei die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) im ersten Betriebsmodus so konfiguriert ist, dass sie das zweite Datensignal in einem Zeitmultiplexverfahren an den ersten Schalttransistor (121; 221; 321; 421; 521; 621; 721) und den zweiten Schalttransistor (122; 222; 322; 422; 522; 622; 722) überträgt; und im zweiten Betriebsmodus ist die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) so konfiguriert, dass sie das erste Datensignal an den ersten Schalttransistor (121; 221; 321; 421; 521; 621; 721) und das dritte Datensignal an den zweiten Schalttransistor (122; 222; 322; 422; 522; 622; 722) überträgt.
  2. Mehrwegauswahlschaltung nach Anspruch 1, wobei die Treiberschaltung (120; 220; 320; 420; 520; 620; 720) zudem einen dritten Schalttransistor (123; 223; 323; 423; 523; 623; 723), einen vierten Schalttransistor (124; 224; 324; 424; 524; 624; 724), einen fünften Schalttransistor (125; 225; 325; 425; 525; 625; 725) und einen sechsten Schalttransistor (126; 226; 326; 426; 526; 626; 726) umfasst; eine Gateelektrode des dritten Schaltransistors (124; 224; 324; 424; 524; 624; 724), eine Gateelektrode des vierten Schalttransistors (124; 224; 324; 424; 524; 624; 724), eine Gateelektrode des fünften Schalttransistors (125; 225; 325; 425; 525; 625; 725) und eine Gateelektrode des sechsten Schalttransistors (126; 226; 326; 426; 526; 626; 726) sind für den Empfang des Zeitsteuersignal konfiguriert; eine Sourceelektrode des dritten Schaltransistors (123; 223; 323; 423; 523; 623; 723) und eine Sourceelektrode des vierten Schalttransistors (124; 224; 324; 424; 524; 624; 724) sind für den Empfang des ersten Datensignals konfiguriert; und eine Sourceelektrode des fünften Schalttransistors (125; 225; 325; 425; 525; 625; 725) und eine Sourceelektrode des sechsten Schalttransistors (126; 226; 326; 426; 526; 626; 726) sind für den Empfang des dritten Datensignals konfiguriert.
  3. Mehrwegauswahlschaltung nach Anspruch 2, wobei die Zeitsteuerleitung (CKL) Folgendes umfasst: eine erste Zeitsteuerleitung (CKL1) zur Übertragung eines ersten Zeitsteuersignals (CKH1), eine zweite Zeitsteuerleitung (CKL2) zur Übertragung eines zweiten Zeitsteuersignals (CKH2), und eine dritte Zeitsteuerleitung (CKL3) zur Übertragung eines dritten Zeitsteuersignals (CKH3); die erste Zeitsteuerleitung (CKL1) ist so konfiguriert, dass sie das erste Zeitsteuersignal (CKH1) an die Gateelektrode des dritten Schaltransistors (123; 223; 323; 423; 523; 623; 723), die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) bzw. die Gateelektrode des fünften Schalttransistors (125; 225; 325; 425; 525; 625; 725) überträgt; die zweite Zeitsteuerleitung (CKL2) ist so konfiguriert, dass sie das zweite Zeitsteuersignal (CKH2) an die Gateelektrode des vierten Schalttransistors (124; 224; 324; 424; 524; 624; 724), die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) bzw. die Gateelektrode des sechsten Schalttransistors (126; 226; 326; 426; 526; 626; 726) überträgt; und die dritte Zeitsteuerleitung (CKL3) ist so konfiguriert, dass sie das dritte Zeitsteuersignal (CKH3) an die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) überträgt.
  4. Mehrwegauswahlschaltung nach Anspruch 3, wobei die dritte Zeitsteuerleitung (CKL3) zudem ein XNOR-Gatter umfasst; wobei die erste Zeitsteuerleitung (CKL1) mit einer ersten Eingangsklemme des XNOR-Gatters verbunden ist, die zweite Zeitsteuerleitung (CKL2) ist mit einer zweiten Eingangsklemme des XNOR-Gatters verbunden, und das dritte Zeitsteuersignal (CKL3) wird von einer Ausgangsklemme des XNOR-Gatters ausgegeben.
  5. Mehrwegauswahlschaltung nach Anspruch 1, wobei die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) einen ersten Schalter (K1) und einen zweiten Schalter (K2) umfasst.
  6. Mehrwegauswahlschaltung nach Anspruch 5, wobei das von der Schalterschaltung (110; 210; 310; 410; 510; 610; 710) empfangene Steuersignal den ersten Schalter (K1) einschaltet und die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) das zweite Datensignal in einem Zeitmultiplexverfahren unter der Steuerung des Zeitsteuersignals über den ersten Schalter (K1) an den ersten Schalttransistor (121; 221; 321; 421; 521; 621; 721) und den zweiten Schalttransistor (122; 222; 322; 422; 522; 622; 722) überträgt; und wenn das Steuersignal von der Schalterschaltung (110; 210; 310; 410; 510; 610; 710) empfangen wird, wird der zweite Schalter (K2) eingeschaltet, und die Schalterschaltung (110; 210; 310; 410; 510; 610; 710) überträgt das erste Datensignal unter der Steuerung des Zeitsteuersignals über den zweiten Schalter (K2) an den ersten Schalttransistor (121; 221; 321; 421; 521; 621; 721) und das dritte Datensignal an den zweiten Schalttransistor (122; 222; 322; 422; 522; 622; 722).
  7. Mehrwegauswahlschaltung nach Anspruch 6, wobei der erste Schalter (K1) und der zweite Schalter (K2) jeweils mit der Steuerleitung (CL) und der Zeitsteuerleitung (CKL) verbunden sind und unter der Steuerung des Steuersignals und des Zeitsteuersignals ein- oder ausgeschaltet werden; der erste Schalter (K1) ist zudem mit der zweiten Datenleitung (S2) verbunden, um das zweite Datensignal in einem Zeitmultiplexverfahren an eine Sourceelektrode des ersten Schalttransistors (121; 221; 321; 421; 521; 621; 721) und eine Sourceelektrode des zweiten Schalttransistors (122; 222; 322; 422; 522; 622; 722) zu übertragen; und der zweite Schalter (K2) ist zudem mit der ersten Datenleitung (S1) und der dritten Datenleitung (S3) verbunden, um das erste Datensignal an die Sourceelektrode des ersten Schalttransistors (121; 221; 321; 421; 521; 621; 721) und das dritte Datensignal an die Sourceelektrode des zweiten Schalttransistors (122; 222; 322; 422; 522; 622; 722) zu übertragen.
  8. Mehrwegauswahlschaltung nach Anspruch 7, wobei der erste Schalter (K1) Folgendes umfasst: einen ersten p-Transistor (211; 711), einen zweiten p-Transistor (212; 712), einen dritten p-Transistor (213; 713) und einen vierten p-Transistor (214; 714), und der zweite Schalter (K2) umfasst: einen ersten n-Transistor (215; 715), einen zweiten n-Transistor (216; 716), einen dritten n-Transistor (217; 717) und einen vierten n-Transistor (218; 718); oder der erste Schalter (K1) umfasst: einen ersten n-Transistor (311), einen zweiten n-Transistor (312), einen dritten n-Transistor (313) und einen vierten n-Transistor (314), und der zweite Schalter (K2) umfasst: einen ersten p-Transistor (315), einen zweiten p-Transistor (316), einen dritten p-Transistor (317) und einen vierten p-Transistor (318); Gatelektroden der vier Transistoren des ersten Schalters (K1) sind für den Empfang des Steuersignals konfiguriert, und Gatelektroden der vier Transistoren des zweiten Schalters (K2) sind für den Empfang des Steuersignals konfiguriert.
  9. Mehrwegauswahlschaltung nach Anspruch 8, wobei die Schalterschaltung (210; 310) so konfiguriert ist, dass eine Drainlelektrode des ersten n-Transistors (215; 311) und eine Sourceelektrode des ersten p-Transistors (211; 315; 711) mit der Sourceelektrode des ersten Schalttransistors (221; 321; 721) verbunden sind, eine Drainlelektrode des zweiten n-Transistors (216; 312; 716) und eine Sourceelektrode des zweiten p-Transistors (212; 316; 712) sind mit der Gateelektrode des ersten Schalttransistors (221; 321721) verbunden, eine Drainlelektrode des dritten n-Transistors (217; 313; 717) und eine Sourceelektrode des dritten p-Transistors (213; 317; 713) sind mit der Sourceelektrode des zweiten Schalttransistors (222; 322; 722) verbunden, und eine Drainlelektrode des vierten n-Transistors (218; 314; 718) und eine Sourceelektrode des vierten p-Transistors (214; 318; 714) sind mit der Gateelektrode des zweiten Schalttransistors (222; 322; 722) verbunden; eine Sourceelektrode des zweiten n-Transistors (216; 312; 716), eine Drainlelektrode des zweiten p-Transistors (212; 316; 712), eine Sourceelektrode des vierten n-Transistors (218; 314; 718) und eine Drainlelektrode des vierten p-Transistors (214; 318; 714) sind für den Empfang des Zeitsteuersignals konfiguriert; wenn der erste Schalter (K1) vier p-Transistoren und der zweite Schalter (K2) vier n-Transistoren umfasst, ist eine Sourceelektrode des ersten n-Transistors (215; 311; 715) für den Empfang des ersten Datensignals konfiguriert, eine Drainlelektrode des ersten p-Transistors (211; 315; 711) und eine Drainlelektrode des dritten p-Transistors (213; 317; 713) sind für den Empfang des zweiten Datensignals konfiguriert, und eine Sourceelektrode des dritten n-Transistors (217; 313; 717) ist für den Empfang des dritten Datensignals konfiguriert; wenn der erste Schalter (K1) vier n-Transistoren und der zweite Schalter (K2) vier p-Transistoren umfasst, ist eine Drainlelektrode des ersten p-Transistors (211; 315; 711) für den Empfang des ersten Datensignals konfiguriert, eine Sourceelektrode des ersten n-Transistors (215; 311; 715) und eine Sourceelektrode des dritten n-Transistors (217; 313; 717) sind für den Empfang des zweiten Datensignals konfiguriert, und eine Drainlelektrode des dritten p-Transistors (213; 317; 713) ist für den Empfang des dritten Datensignals konfiguriert.
  10. Mehrwegauswahlschaltung nach Anspruch 7, wobei der erste Schalter (K1) Folgendes umfasst: einen ersten p-Transistor (411), einen zweiten p-Transistor (412), einen dritten p-Transistor (413) und einen vierten p-Transistor (414), und der zweite Schalter (K2) umfasst: einen fünften p-Transistor (415), einen sechsten p-Transistor (416), einen siebten p-Transistor (417), einen achten p-Transistor (418) und einen ersten Inverter (419), der mit einer Gateelektrode des fünften p-Transistors (415), einer Gateelektrode des sechsten p-Transistors (416), einer Gateelektrode des siebten p-Transistors (417) und einer Gateelektrode des achten p-Transistors (418) verbunden ist, und wenn das von dem ersten Inverter (419) empfangene Steuersignal einen hohen Pegel hat, wird der zweite Schalter (K2) eingeschaltet; oder der erste Schalter (K1) umfasst: einen ersten n-Transistor (511), einen zweiten n-Transistor (512), einen dritten n-Transistor (513) und einen vierten n-Transistor (514), der zweite Schalter (K2) umfasst: einen fünften n-Transistor (515), einen sechsten n-Transistor (516), einen siebten n-Transistor (517), einen achten n-Transistor (518) und einen zweiten Inverter (519), der mit einer Gateelektrode des fünften n-Transistors (515), einer Gateelektrode des sechsten n-Transistors (516), einer Gateelektrode des siebten n-Transistors (517) und einer Gateelektrode des achten n-Transistors (518) verbunden ist, und wenn das von dem zweiten Inverter (519) empfangene Steuersignal einen niedrigen Pegel hat, wird der zweite Schalter (K2) eingeschaltet.
  11. Mehrwegauswahlschaltung nach Anspruch 7, wobei die Steuerleitung (CL) Folgendes umfasst: eine erste Steuerleitung (CL1) zur Übertragung eines ersten Steuersignals und eine zweite Steuerleitung (CL2) zur Übertragung eines zweiten Steuersignals; das erste Steuersignal steuert den ersten Schalter (K1), damit dieser ein- und ausgeschaltet wird, und das zweite Steuersignal steuert den zweiten Schalter (K2), damit dieser ein- und ausgeschaltet wird.
  12. Mehrwegauswahlschaltung nach Anspruch 11, wobei der erste Schalter (K1) für den Empfang des ersten Steuersignals konfiguriert ist und der zweite Schalter (K2) ist für den Empfang des zweiten Steuersignals konfiguriert; oder der erste Schalter (K1) ist für den Empfang des zweiten Steuersignals konfiguriert und der zweite Schalter (K2) ist für den Empfang des ersten Steuersignals konfiguriert.
  13. Eine Mehrwegauswahlschaltung, die einen ersten Schalter (K1) und einen zweiten Schalter (K2) umfasst, wobei der erste Schalter (K1) einen ersten Unterschalter (611), einen zweiten Unterschalter (612), einen dritten Unterschalter (613), und einen vierten Unterschalter (614) umfasst, und der zweite Schalter (K2) umfasst einen fünften Unterschalter (615), einen sechsten Unterschalter (616), einen siebten Unterschalter (617) und einen achten Unterschalter (618); die Mehrwegauswahlschaltung umfasst zudem einen ersten Schalttransistor (621), einen zweiten Schalttransistor (622), eine erste Datenleitung (S1) zur Übertragung eines ersten Datensignals, eine zweite Datenleitung (S2) zur Übertragung eines zweiten Datensignals, eine dritte Datenleitung (S3) zur Übertragung eines dritten Datensignals, eine erste Zeitsteuerleitung (CKL1) zur Übertragung eines ersten Zeitsteuersignals (CKH1), eine zweite Zeitsteuerleitung (CKL2) zur Übertragung eines zweiten Zeitsteuersignals (CKH2) und eine dritte Zeitsteuerleitung (CKL3) zur Übertragung eines dritten Zeitsteuersignals (CKH3); eine Sourceelektrode des ersten Schalttransistors (621) ist so konfiguriert, dass sie das zweite Datensignal über den erste Unterschalter (611) und das erste Datensignal über den fünften Unterschalter (615) empfängt, und eine Gateelektrode des ersten Schalttransistors (621) ist so konfiguriert, dass sie das erste Zeitsteuersignal (CKH1) über den zweiten Unterschalter (612) und das dritte Zeitsteuersignal (CKH3) über den sechsten Unterschalter (616) empfängt; eine Sourceelektrode des zweiten Schalttransistors (622) ist für den Empfang des zweiten Datensignals über den dritten Unterschalter (613) und den Empfang des dritten Datensignals über den siebten Unterschalter (617) konfiguriert, und eine Gateelektrode des zweiten Schalttransistors (622) ist für den Empfang des zweiten Zeitsteuersignal (CKH2) über den vierten Unterschalter (614) und den Empfang des dritten Zeitsteuersignal (CKH3) über den achten Unterschalter (618) konfiguriert; die vier Unterschalter des ersten Schalters (K1) sind so konfiguriert, dass sie gleichzeitig ein- oder ausgeschaltet werden können, und die vier Unterschalter des zweiten Schalters (K2) sind so konfiguriert, dass sie gleichzeitig ein- oder ausgeschaltet werden können; wenn der erste Schalter (K1) eingeschaltet ist, ist der zweite Schalter (K2) ausgeschaltet, und wenn der erste Schalter (K1) ausgeschaltet ist, ist der zweite Schalter (K2) eingeschaltet.
  14. Mehrwegauswahlschaltung nach Anspruch 13, wobei die Mehrwegauswahlschaltung zudem eine Steuerleitung (CL) zur Übertragung eines Steuersignals umfasst; die vier Unterschalter des ersten Schalters (K1) sind p-Transistoren, und die vier Unterschalter des zweiten Schalters (K2) sind n-Transistoren; oder die vier Unterschalter des ersten Schalters (K1) sind n-Transistoren, und die vier Unterschalter des zweiten Schalters (K2) sind p-Transistoren; eine Gateelektrode des p-Transistors und eine Gateelektrode des n-Transistors sind mit der Steuerleitung (CL) verbunden, um das Steuersignal zu empfangen; wenn das Steuersignal einen hohen Pegel hat, wird der n-Transistor eingeschaltet und der p-Transistor ausgeschaltet, und wenn das Steuersignal einen niedrigen Pegel hat, wird der n-Transistor ausgeschaltet und der p-Transistor eingeschaltet.
  15. Mehrwegauswahlschaltung nach Anspruch 13, wobei die Mehrwegauswahlschaltung zudem eine erste Steuerleitung (CL1) zur Übertragung eines ersten Steuersignals und eine zweite Steuerleitung (CL2) zur Übertragung eines zweiten Steuersignals umfasst, und ein Pegel des ersten Steuersignals ist in Bezug auf hohe und niedrige Pegel invers zu einem Pegel des zweiten Steuersignals; und die Unterschalter des ersten Schalters (K1) und des zweiten Schalters (K2) sind p-Transistoren; oder die Unterschalter des ersten Schalters (K1) und des zweiten Schalters (K2) sind n-Transistoren; Gateelektroden der vier Unterschalter des ersten Schalters (K1) sind für den Empfang des ersten Steuersignals konfiguriert, und Gateelektroden der vier Unterschalter des zweiten Schalters (K2) sind für den Empfang des zweiten Steuersignals konfiguriert.
  16. Mehrwegauswahlschaltung nach Anspruch 3, wobei die Mehrwegauswahlschaltung zudem einen dritten Schalttransistor (123; 223; 323; 423; 523; 623; 723), einen vierten Schalttransistor (124; 224; 324; 424; 524; 624; 724), einen fünften Schalttransistor (125; 225; 325; 425; 525; 625; 725) und einen sechsten Schalttransistor (126; 226; 326; 426; 526; 626; 726) umfasst; eine Sourceelektrode des dritten Schaltransistors (123; 223; 323; 423; 523; 623; 723) und eine Sourceelektrode des vierten Schalttransistors (124; 224; 324; 424; 524; 624; 724) sind für den Empfang des ersten Datensignals konfiguriert, eine Gateelektrode des dritten Schaltransistors (123; 223; 323; 423; 523; 623; 723) ist für den Empfang des ersten Zeitsteuersignals konfiguriert, und eine Gateelektrode des vierten Schalttransistors (124; 224; 324; 424; 524; 624; 724) ist für den Empfang des zweiten Zeitsteuersignals (CKH2) konfiguriert; und eine Sourceelektrode des fünften Schalttransistors (125; 225; 325; 425; 525; 625; 725) und eine Sourceelektrode des sechsten Schalttransistors (126; 226; 326; 426; 526; 626; 726) sind für den Empfang des dritten Datensignals konfiguriert, eine Gateelektrode des fünften Schalttransistors (125; 225; 325; 425; 525; 625; 725) ist für den Empfang des ersten Zeitsteuersignals (CKH1) konfiguriert, und eine Gateelektrode des sechsten Schalttransistors (126; 226; 326; 426; 526; 626; 726) ist für den Empfang des zweiten Zeitsteuersignals (CKH2) konfiguriert.
  17. Eine Anzeigevorrichtung, welche die Mehrwegauswahlschaltung nach einem der Ansprüche 1-12 und sechs Pixel umfasst; wobei die sechs Pixel Folgendes umfassen: ein erstes Pixel (731), das mit einer Drainlelektrode des ersten Schalttransistors (121; 221; 321; 421; 521; 621; 721) verbunden ist, ein zweites Pixel (732), das mit einer Drainlelektrode des zweiten Schalttransistors (122; 222; 322; 422; 522; 622; 722) verbunden ist, ein drittes Pixel (733), das mit einer Drainlelektrode des dritten Schaltransistors (123; 223; 323; 423; 523; 623; 723) verbunden ist, ein viertes Pixel (734), das mit einer Drainlelektrode des vierten Schalttransistors (124; 224; 324; 424; 524; 624; 724) verbunden ist, ein fünftes Pixel (735), das mit einer Drainlelektrode des fünften Schalttransistors (125; 225; 325; 425; 525; 625; 725) verbunden ist, und ein sechstes Pixel (736), das mit einer Drainlelektrode des sechsten Schalttransistors (126; 226; 326; 426; 526; 626; 726) verbunden ist.
  18. Anzeigevorrichtung nach Anspruch 17, wobei die Mehrwegauswahlschaltung so konfiguriert ist, dass sie die Anzeigevorrichtung in einen 1:3-Betriebsmodus oder einen 1:2-Betriebsmodus schaltet.
  19. Anzeigevorrichtung nach Anspruch 17, wobei zudem ein erster Treibertransistor (727) zwischen dem dritten Pixel (733) und dem dritten Schalttransistor (723) angeordnet ist, eine Gateelektrode des dritten Schalttransistors (723) ist mit einer Gateelektrode des ersten Treibertransistors (727) verbunden, eine Drainelektrode des dritten Schalttransistors (723) ist mit einer Sourceelektrode des ersten Treibertransistors (727) verbunden und eine Drainelektrode des ersten Treibertransistors (727) ist mit dem dritten Pixel (733) verbunden; zwischen dem sechsten Pixel (736) und dem sechsten Schalttransistor (726) ist zudem ein zweiter Treibertransistor (728) angeordnet, eine Gateelektrode des sechsten Schalttransistors (726) ist mit einer Gateelektrode des zweiten Treibertransistors (728) verbunden, eine Drainelektrode des sechsten Schalttransistors (726) ist mit einer Sourceelektrode des zweiten Treibertransistors (728) verbunden und eine Drainlelektrode des zweiten Treibertransistors (728) ist mit dem sechsten Pixel (736) verbunden.
DE102015222195.4A 2014-12-23 2015-11-11 Mehrwegauswahlschaltung und Anzeigevorrichtung Active DE102015222195B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410809263.7A CN104464597B (zh) 2014-12-23 2014-12-23 多路选择电路和显示装置
CN201410809263.7 2014-12-23

Publications (2)

Publication Number Publication Date
DE102015222195A1 DE102015222195A1 (de) 2016-06-23
DE102015222195B4 true DE102015222195B4 (de) 2021-03-04

Family

ID=52910559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015222195.4A Active DE102015222195B4 (de) 2014-12-23 2015-11-11 Mehrwegauswahlschaltung und Anzeigevorrichtung

Country Status (3)

Country Link
US (1) US9847049B2 (de)
CN (1) CN104464597B (de)
DE (1) DE102015222195B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105282059A (zh) * 2014-06-30 2016-01-27 深圳市中兴微电子技术有限公司 一种多径选择方法和设备
CN104950496B (zh) * 2015-06-26 2018-03-30 武汉华星光电技术有限公司 基于ltps的传输门多路复用电路及液晶显示面板
CN105575316B (zh) * 2016-02-29 2018-02-16 厦门天马微电子有限公司 多路选择电路、显示面板和显示装置
CN109374144B (zh) * 2018-11-13 2021-07-27 中国电子科技集团公司第四十七研究所 一种能输出pwm信号的温度传感器
CN109509429A (zh) * 2019-01-21 2019-03-22 Oppo广东移动通信有限公司 多路选择电路、显示设备及电子设备
CN109830199B (zh) * 2019-04-10 2022-06-28 京东方科技集团股份有限公司 显示面板周边电路、显示面板及检测方法
CN112887020B (zh) * 2021-02-24 2022-09-09 武汉光迅科技股份有限公司 光模块的环形通量测试设备、方法及存储介质
CN113990250B (zh) * 2021-10-27 2023-01-31 厦门天马显示科技有限公司 显示模组及显示装置
CN114170949B (zh) * 2021-12-17 2023-09-05 合肥维信诺科技有限公司 显示模组及其驱动方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069205A2 (en) * 2005-12-16 2007-06-21 Koninklijke Philips Electronics N.V. Apparatus and method for color shift compensation in displays
US20080136810A1 (en) * 2003-08-22 2008-06-12 Sony Corporation Image Display Device, Image Display Panel, Panel Drive Device, and Method of Driving Image Display Panel
US20130181963A1 (en) * 2012-01-13 2013-07-18 Raydium Semiconductor Corporation Driving apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
JP4806481B2 (ja) * 1999-08-19 2011-11-02 富士通セミコンダクター株式会社 Ｌｃｄパネル駆動回路
US7006071B2 (en) * 2001-12-25 2006-02-28 Himax Technologies, Inc. Driving device
TW531729B (en) * 2001-12-31 2003-05-11 Himax Tech Inc Gamma correction device and method for LCD
JP4391128B2 (ja) * 2002-05-30 2009-12-24 シャープ株式会社 表示装置のドライバ回路およびシフトレジスタならびに表示装置
TWI254899B (en) * 2002-06-21 2006-05-11 Himax Tech Inc Method and related apparatus for driving an LCD monitor
KR101473844B1 (ko) 2012-09-28 2014-12-17 엘지디스플레이 주식회사 유기발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136810A1 (en) * 2003-08-22 2008-06-12 Sony Corporation Image Display Device, Image Display Panel, Panel Drive Device, and Method of Driving Image Display Panel
WO2007069205A2 (en) * 2005-12-16 2007-06-21 Koninklijke Philips Electronics N.V. Apparatus and method for color shift compensation in displays
US20130181963A1 (en) * 2012-01-13 2013-07-18 Raydium Semiconductor Corporation Driving apparatus

Also Published As

Publication number Publication date
CN104464597B (zh) 2018-01-05
US9847049B2 (en) 2017-12-19
US20160180795A1 (en) 2016-06-23
DE102015222195A1 (de) 2016-06-23
CN104464597A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
DE102015222195B4 (de) Mehrwegauswahlschaltung und Anzeigevorrichtung
DE102015219935B4 (de) Treiberschaltung, Arraysubstrat und Anzeigevorrichtung
DE102017117882B4 (de) Anzeigetafel und Anzeigevorrichtung
DE102016124711B4 (de) Arraysubstrat, Ansteuerungsverfahren für das Arraysubstrat, Anzeigefeld und Anzeigevorrichtung
DE102016200192A1 (de) Arraysubstrat, Anzeigebedienfeld und elektronische Vorrichtung
DE102013114348B4 (de) Organische lichtemittierende Diode Anzeigevorrichtung und Verfahren zum Betreiben derselben
DE2810478C2 (de)
DE102016205112B4 (de) Berührungsanzeigebedienfeld und Anzeigevorrichtung
DE69626713T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE102016108208B4 (de) Arraysubstrat, berührungsanzeigefeld und ansteuerungsverfahren für ein arraysubstrat
DE102016125756B4 (de) Organische lichtemittierende Anzeigefelder und Verfahren zu deren Ansteuerung
DE69731724T2 (de) Integrierte Schaltung zur Steuerung einer Flüssigkristallanzeigevorrichtung mit Pixelinvertierung
DE112012006930B4 (de) Array-Substrat und Flüssigkristallanzeigevorrichtung
DE69533982T2 (de) Flüssigkristallsteuergerät, flüssigkristallanzeigegerät und flüssigkristallsteuerungsverfahren
DE102015225972A1 (de) Selbstkapazitives Berührungsanzeigebedienfeld und Arraysubstrat desselben
DE102017117258A1 (de) Organisches lichtemittierendes Anzeigefeld, Steuerungsverfahren dafür sowie organische lichtemittierende Anzeigevorrichtung
DE102015117672A1 (de) Matrixsubstrat, berührungsanzeigetafel und ansteuerungsverfahren für matrixsubstrat
DE102017101080A1 (de) Ansteuerungseinheit, Ansteuerungsverfahren, Ansteuerungsschaltung und Anzeigefeld
DE102016203525A1 (de) Selbstkapazitives Berührungsanzeigebedienfeld, Arraysubstrat für dasselbe und Berührungsvorrichtung
DE69531441T2 (de) Bildanzeigegerät
DE102015205993A1 (de) Inverter, Steuerkreis und Anzeigefeld
DE3634686A1 (de) Steuersystem fuer eine elektrolumineszierende bildanzeige
DE602005002754T2 (de) Flüssigkristall-matrixanzeige
DE102011089176A1 (de) Treiber, Bildschirmtreiberschaltung und Verfahren zum Betreiben einer Bildschirmtreiberschaltung
DE102014209658B4 (de) Anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G09G0005395000

Ipc: G09G0003200000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final