DE102016111852B4

DE102016111852B4 - Schieberegister und Verfahren zu dessen Ansteuerung

Info

Publication number: DE102016111852B4
Application number: DE102016111852.4A
Authority: DE
Inventors: Yuan Li; Dong Qian
Original assignee: Tianma Microelectronics Co Ltd; Shanghai Tianma AM OLED Co Ltd
Current assignee: Wuhan Tianma Microelectronics Co Ltd Cn; Wuhan Tianma Microelectronics Co Ltd Shangh Cn; Tianma Microelectronics Co Ltd
Priority date: 2015-06-30
Filing date: 2016-06-28
Publication date: 2021-05-06
Anticipated expiration: 2036-06-29
Also published as: US20170004801A1; CN105185411B; CN105185411A; DE102016111852A1

Abstract

Ein Schieberegister, das folgendes umfasst:ein Eingangssteuermodul (10), ein erstes Ausgangsmodul (30), ein zweites Ausgangsmodul (40), ein Stabilisierungsmodul (20), eine Signaleingangsklemme (IN), eine Signalausgangsklemme (OUT), ein erste Taktklemme (CK), eine zweite Taktklemme (CKB), eine erste Pegelsignalklemme (VG1) und eine zweite Pegelsignalklemme (VG2); wobeidie Signaleingangsklemme (IN) für den Empfang eines ersten Impulssignals eingerichtet ist, die Signalausgangsklemme (OUT) ist für die Ausgabe eines zweiten Impulssignals eingerichtet, die erste Taktklemme (CK) ist für den Empfang eines ersten Taktsignals eingerichtet, die zweite Taktklemme (CKB) ist für den Empfang eines zweiten Taktsignals eingerichtet, die erste Pegelsignalklemme (VG1) ist für den Empfang eines ersten Pegelsignals eingerichtet und die zweite Pegelsignalklemme (VG2) ist für den Empfang eines zweiten Pegelsignals eingerichtet;das Eingangssteuermodul (10), das Stabilisierungsmodul (20) und das zweite Ausgangsmodul (40) sind an einem ersten Knoten elektrisch verbunden;das Eingangssteuermodul (10) und das erste Ausgangsmodul (30) sind an einem zweiten Knoten elektrisch verbunden;wobei das Eingangssteuermodul (10) einen ersten Transistor, einen zweiten Transistor und einen erste Kondensator umfasst; eine Gateelektrode des ersten Transistors ist mit der ersten Taktklemme (CK) verbunden, eine Sourceelektrode des ersten Transistors ist mit der ersten Pegelsignalklemme (VG1) verbunden, eine Drainelektrode des ersten Transistors ist mit dem zweiten Knoten verbunden; eine Gateelektrode des zweiten Transistors ist mit dem ersten Knoten verbunden, eine Sourceelektrode des zweiten Transistors ist mit der Signaleingangsklemme (IN) verbunden, eine Drainelektrode des zweiten Transistors ist mit dem zweiten Knoten verbunden; der erste Kondensator ist zwischen dem zweiten Knoten und der zweite Pegelsignalklemme (VG2) verbunden;das zweite Ausgangsmodul (40) ist mit der Signalausgangsklemme (OUT) und der zweiten Taktklemme (CKB) verbunden;das erste Ausgangsmodul (30) ist mit der Signalausgangsklemme (OUT) und der zweiten Pegelsignalklemme (VG2) verbunden;das Stabilisierungsmodul (20) ist mit der Signaleingangsklemme (IN) verbunden, die erste Taktklemme (CK) und das Stabilisierungsmodul (20) sind für den Empfang des ersten Taktsignals von der ersten Taktklemme (CK) eingerichtet und steuern die elektrische Verbindung und Trennung zwischen der Signaleingangsklemme (IN) und dem ersten Knoten entsprechend dem ersten Taktsignal.

Description

Technisches Gebiet
Die vorliegende Anmeldung betrifft das Gebiet der Anzeigetechnologien, insbesondere ein Schieberegister und ein Verfahren zu dessen Ansteuerung.
Hintergrund
Ein Schieberegister ist üblicherweise dazu bestimmt, Daten zu speichern und diese unter der Steuerung von Taktsignalen sequentiell nach links oder rechts zu schieben.
1 ist eine schematische Darstellung der Struktur eines Schieberegisters der verwandten Technik, und 2 ist ein Zeitdiagramm einer Schaltung des Schieberegisters in 1. Wie in den 1 und 2 dargestellt, ist VGH ein hohes Pegelsignal, VGL ein niedriges Pegelsignal, und CK und CKB sind Taktsignale, die zueinander inverse Phasen aufweisen. In solch einem Register treten bei einem Übergang des Taktsignals zwischen einem Zeitraum T1 und einem Zeitraum T2 zwei Fälle ein: Im ersten Fall wechselt das Taktsignal CK auf einen niedrigen Pegel, ein Knoten N1 behält am Anfang des Sprungs denselben niedrigen Pegel wie zuvor, ein vierter Transistor M4 wird eingeschaltet, und folglich sendet eine Signalausgangsklemme OUT einen niedrigen Pegel des Taktsignals CKB; im zweiten Fall wechselt das Taktsignal CK auf einen niedrigen Pegel, ein erster Transistor M1 wird ausgeschaltet, ein Knoten N2 behält weiterhin denselben niedrigen Pegel wie zuvor, ein dritter Transistor M3 wird eingeschaltet, und folglich sendet die Signalausgangsklemme OUT ein High-Signal VGH. Mit anderen Worten besteht beim Übergang des Taktsignals ein konkurrierendes Risiko in dem Schieberegister der verwandten Technik, wodurch die Stabilität der Schaltung beeinträchtigt wird. US 2014/0079176 A1 beschreibt ein Schieberegister und ein entsprechendes Ansteuerungsverfahren, um die Verzerrung des Ausgangssignals zu verhindern. CN 104 537 980 A beschreibt ein Schieberegister und ein entsprechendes Ansteuerungsverfahren, um den Einfluss des Taktsignals auf das Ausgangssignal zu reduziren.
Zusammenfassung
Gemäß einer Ausgestaltung der vorliegenden Offenbarung wird ein Schieberegister bereitgestellt, das folgendes umfasst:

ein Eingangssteuermodul, ein erste Ausgangsmodul, ein zweite Ausgangsmodul, ein Stabilisierungsmodul, eine Signaleingangsklemme, eine Signalausgangsklemme, eine erste Taktklemme, eine zweite Taktklemme, ein erste Pegelsignalklemme und eine zweite Pegelsignalklemme; wobei die Signaleingangsklemme zum Empfang eines ersten Impulssignal bestimmt ist, die Signalausgangsklemme zum Senden eines zweiten Impulssignal bestimmt ist, die erste Taktklemme um Empfang eines ersten Taktsignals bestimmt ist, die zweite Taktklemme zum Empfang eines zweiten Taktsignals bestimmt ist, die erste Pegelsignalklemme zum Empfang eines ersten Pegelsignal und die zweite Pegelsignalklemme zum Empfang eines zweiten Pegelsignal bestimmt sind;
das Eingangssteuermodul, das Stabilisierungsmodul und das zweite Ausgangsmodul sind an einem ersten Knoten elektrisch verbunden;
das Eingangssteuermodul und das erste Ausgangsmodul sind an einem zweiten Knoten elektrisch verbunden;
wobei das Eingangssteuermodul einen ersten Transistor, einen zweiten Transistor und einen ersten Kondensator umfasst; eine Gateelektrode des ersten Transistors ist mit der ersten Taktklemme verbunden, eine Sourceelektrode des ersten Transistors ist mit der ersten Pegelsignalklemme verbunden, eine Drainelektrode des ersten Transistors ist mit dem zweiten Knoten verbunden; eine Gateelektrode des zweiten Transistors ist mit dem ersten Knoten verbunden, eine Sourceelektrode des zweiten Transistors ist mit der Signaleingangsklemme verbunden und eine Drainelektrode des zweiten Transistors ist mit dem zweiten Knoten verbunden; der erste Kondensator ist zwischen dem zweite Knoten und der zweiten Pegelsignalklemme verbunden;
das zweite Ausgangsmodul ist mit der Signalausgangsklemme und der zweiten Taktklemme verbunden;
das erste Ausgangsmodul ist mit der Signalausgangsklemme und der zweiten Pegelsignalklemme verbunden;
das Stabilisierungsmodul ist mit der Signaleingangsklemme und der ersten Taktklemme verbunden.

Eine Ausgestaltung der vorliegenden Offenbarung stellt ein Ansteuerverfahren für das oben beschriebene Schieberegister bereit, wobei das Ansteuerverfahren folgendes umfasst:
In einer Signaleingangsphase wird der erste Transistor eingeschaltet, so dass ein erstes Pegelsignal von der ersten Pegelsignalklemme an den zweiten Knoten übertragen wird; das Stabilisierungsmodul überträgt ein erstes Impulssignal von der Signaleingangsklemme an den ersten Knoten; das erste Ausgangsmodul sendet ein zweites Pegelsignal von der zweiten Pegelsignalklemme; das zweite Ausgangsmodul sendet ein zweites Taktsignal von der zweiten Taktklemme; die Signalausgangsklemme empfängt das zweite Pegelsignal und das zweite Taktsignal und sendet ein zweites Impulssignal.
In einer Signalausgangsphase wird der erste Transistor ausgeschaltet, der zweite Transistor wird eingeschaltet, so dass das erste Impulssignal an den zweiten Knoten übertragen wird; das zweite Ausgangsmodul sendet das zweite Taktsignal von der zweiten Taktklemme; die Signalausgangsklemme empfängt das zweite Taktsignal und sendet das zweite Impulssignal.
In einer Signalrücksetzphase wird der erste Transistor eingeschaltet, so dass das erste Pegelsignal von der ersten Pegelsignalklemme an den zweiten Knoten übertragen wird; das Stabilisierungsmodul überträgt das erste Impulssignal an den ersten Knoten; das erste Ausgangsmodul überträgt das zweite Pegelsignal von der zweiten Pegelsignalklemme; die Signalausgangsklemme empfängt das zweite Pegelsignal und sendet das zweite Impulssignal;
wobei sich das erste Impulssignal in der Signaleingangsphase in einem ersten Pegelzustand befindet und in der Signalausgangsphase und der Signalrücksetzphase in einem zweiten Pegelzustand; das zweite Impulssignal befindet sich in der Signalausgangsphase in einem ersten Pegelzustand und in der Signaleingangsphase und der Signalrücksetzphase in einem zweiten Pegelzustand.
In dem Schieberegister und dem Ansteuerverfahren für das Schieberegister gemäß der vorliegenden Offenbarung steuern das Eingangssteuermodul und das Stabilisierungsmodul das Einschalten des ersten Ausgangsmoduls, so dass das zweite Pegelsignal von der zweiten Pegelsignalklemme zur Signalausgangsklemme übertragen wird, oder sie steuern das Einschalten des zweiten Ausgangsmoduls, so dass das zweite Taktsignal von der zweiten Taktklemme zur Signalausgangsklemme übertragen wird, wodurch sich das sekundäres Schieberegister im Normalbetrieb befindet. Das Schieberegister gemäß der vorliegenden Offenbarung weist eine hervorragende Stabilität, eine verbesserte Übertragung und eine gute Leistungsfähigkeit auf, wodurch die Probleme einer mangelnden Stabilität und eines instabilen Betriebs des Schieberegisters der verwandten Technik gelöst werden.
Figurenliste

1 ist eine schematische Darstellung der Struktur eines Schieberegisters der verwandten Technik;
2 ist eine schematische Darstellung der Ansteuerzeitabfolge des Schieberegisters in 1;
3 ist eine schematische Darstellung der Struktur eines Schieberegister gemäß einer Ausgestaltung der vorliegenden Offenbarung;
4 ist eine schematische Darstellung der Ansteuerzeitabfolge des Schieberegisters in 3;
5 ist eine schematische Darstellung einer anderen Ansteuerzeitabfolge des Schieberegisters in 3;
6 ist eine schematische Darstellung der Struktur eines weiteren Schieberegisters gemäß einer Ausgestaltung der vorliegenden Offenbarung.

Detaillierte Beschreibung der Ausgestaltungen
Die Ausgestaltungen der vorliegenden Offenbarung werden im Folgenden unter Bezugnahme auf die Zeichnungen detailliert beschrieben, damit die Gegenstände, die technischen Merkmale und die Vorteile der vorliegenden Offenbarung eindeutig und verständlicher werden.
Für ein umfassendes Verständnis der vorliegenden Offenbarung werden die spezifischen Details dieser Offenbarung beschrieben. Die vorliegende Offenbarung kann auch anhand von Alternativen verwirklicht werden, die sich von dieser Offenbarung unterscheiden. Fachleute können die Ausgestaltungen der vorliegenden Offenbarung umsetzen, ohne dass von dem Konzept oder dem Schutzumfang der vorliegenden Offenbarung abgewichen wird. Daher ist die vorliegende Offenbarung nicht auf die darin beschriebenen Ausgestaltungen beschränkt.
3 ist eine schematische Darstellung der Struktur eines Schieberegisters gemäß einer Ausgestaltung der vorliegenden Offenbarung. Wie in 3 dargestellt, umfasst das Schieberegister ein Eingangssteuermodul 10, ein erstes Ausgangsmodul 30, ein zweites Ausgangsmodul 40, ein Stabilisierungsmodul 20, eine Signaleingangsklemme IN, eine Signalausgangsklemme OUT, eine erste Taktklemme CK, eine zweite Taktklemme CKB, eine erste Pegelsignalklemme VG1 und eine zweite Pegelsignalklemme VG2. Eine Signaleingangsklemme IN einer Stufe des Schieberegisters ist dazu bestimmt, ein von der vorhergehenden Stufe des Schieberegisters ausgegebenes erstes Impulssignal zu empfangen, um die Stufe des Schieberegisters zu aktivieren. Eine Signalausgangsklemme OUT einer Stufe des Schieberegisters ist zur Übertragung eines zweiten Impulssignals zur Ansteuerung der elektronischen Bauteile bestimmt, die mit Stufe des Schieberegisters verbunden sind, sowie dazu, die nächste Stufe des Schieberegisters zu aktivieren. Die erste Taktklemme CK ist für den Empfang eines ersten Taktsignals bestimmt, die zweite Taktklemme CKB ist für den Empfang eines zweiten Taktsignals bestimmt, die erste Pegelsignalklemme VG1 ist für den Empfang eines ersten Pegelsignals bestimmt, und die zweite Pegelsignalklemme VG2 ist für den Empfang eines zweiten Pegelsignals bestimmt.
Das Eingangssteuermodul 10, das Stabilisierungsmodul 20 und das zweite Ausgangsmodul 40 sind an einem erste Knoten N1 elektrisch verbunden; das Eingangssteuermodul 10 und das erste Ausgangsmodul 30 sind an einem zweiten Knoten N2 elektrisch verbunden.
Das Eingangssteuermodul 10 umfasst einen ersten Transistor M1, einen zweiten Transistor M2 und einen erste Kondensator C1. Eine Gateelektrode des ersten Transistors M1 ist mit der ersten Taktklemme CK verbunden, eine Sourceelektrode des ersten Transistors M1 ist mit der ersten Pegelsignalklemme VG1 verbunden, und eine Drainelektrode des ersten Transistors M1 ist mit dem zweiten Knoten N2 verbunden. Eine Gateelektrode des zweiten Transistors M2 ist mit dem ersten Knoten N1 verbunden, eine Sourceelektrode des zweiten Transistors M2 ist mit der Signaleingangsklemme IN verbunden, eine Drainelektrode des zweiten Transistors M2 ist mit dem zweiten Knoten verbunden N2. Der erste Kondensator C1 ist zwischen dem zweiten Knoten N2 und der zweiten Pegelsignalklemme VG2 verbunden. Das Eingangssteuermodul 10 steuert das Ein- oder Ausschalten des ersten Transistors M1 unter der Kontrolle des ersten Taktsignals, und das erste Pegelsignal von der ersten Pegelsignalklemme VG1 wird an den zweiten Knoten N2 übertragen, wenn der erste Transistor M1 eingeschaltet ist. Der zweiten Transistor M2 wird unter der Kontrolle des Pegels des ersten Knotens N1 ein- oder ausgeschaltet, und das von der Signaleingangsklemme IN empfangene erste Impulssignal wird an den zweiten Knoten N2 übertragen, wenn der zweite Transistor M2 eingeschaltet ist. Der erste Kondensator C1 dient dazu, den Pegel des zweiten Knotens N2 aufrechtzuerhalten.
Das erste Ausgangsmodul 30 ist mit der Signalausgangsklemme OUT und der zweiten Pegelsignalklemme VG2 verbunden. Das zweite Ausgangsmodul 40 ist mit der Signalausgangsklemme OUT und der zweiten Taktklemme CKB verbunden. Das Stabilisierungsmodul 20 ist mit der Signaleingangsklemme IN und der ersten Taktklemme CK verbunden.
Auf der Basis der obigen technischen Lösung können das erste Ausgangsmodul 30, das zweite Ausgangsmodul 40 und das Stabilisierungsmodul 20 jeweils in einer Vielzahl von Schaltungen ausgeführt werden und werden hier anhand einer Ausgestaltung für eine spezielle Schaltung beschrieben. Das mit der vorliegenden Offenbarung bereitgestellte erste Ausgangsmodul 30, das zweite Ausgangsmodul 40 und das Stabilisierungsmodul 20 sind jedoch nicht auf diese Ausgestaltung beschränkt, sondern können auch in anderen Kombinationen verwendet werden.
Wie insbesondere in 3 dargestellt, umfasst das erste Ausgangsmodul 30 einen dritten Transistor M3; wobei eine Gateelektrode des dritten Transistors M3 mit dem zweiten Knoten N2 verbunden ist, eine Sourceelektrode des dritten Transistors M3 ist mit der zweiten Pegelsignalklemme VG2 verbunden, und eine Drainelektrode des dritten Transistors M3 ist mit der Signalausgangsklemme OUT verbunden. Unter der Kontrolle des Pegels des zweiten Knotens N2 kann der dritte Transistor M3 eingeschaltet werden so dass die zweite Pegelsignalklemme VG2 und die Signalausgangsklemme OUT elektrisch verbunden sind, folglich wird das zweite Pegelsignal, als das zweite Impulssignal für die Ausgabe, an die Signalausgangsklemme OUT verbunden.
Die zweite Ausgangsmodul 40 umfasst einen vierten Transistor M4 und einen zweiten Kondensator C2. Eine Gateelektrode des vierten Transistors M4 ist mit dem ersten Knoten N1 verbunden, eine Sourceelektrode des vierten Transistors M4 ist mit der zweiten Taktklemme CKB verbunden, und eine Drainelektrode des vierten Transistors M4 ist mit der Signalausgangsklemme OUT verbunden. Der zweite Kondensator C2 ist zwischen dem ersten Knoten N1 und der Signalausgangsklemme OUT verbunden. Unter der Kontrolle des Pegels des ersten Knotens N1 kann der vierte Transistor M4 eingeschaltet werden, so dass die zweite Taktklemme CKB und die Signalausgangsklemme OUT elektrisch verbunden sind, folglich wird das zweite Taktsignal, als das zweite Impulssignal zur Ausgabe, an die Signalausgangsklemme OUT übertragen. Der zweite Kondensator C2 dient dazu, den Pegel des ersten Knotens N1 aufrechtzuerhalten oder mit dem Pegel des ersten Knotens N1 zu koppeln.
Das Stabilisierungsmodul 20 umfasst einen fünften Transistor M5, wobei eine Gateelektrode des fünften Transistors M5 mit der ersten Taktklemme CK verbunden ist, eine Sourceelektrode des fünften Transistors M5 ist mit der Signaleingangsklemme IN verbunden und eine Drainelektrode des fünften Transistors M5 ist mit dem ersten Knoten N1 verbunden. Der fünfte Transistor M5 wird unter der Kontrolle des ersten Taktsignals ein- oder ausgeschaltet. Wenn der fünfte Transistor M5 eingeschaltet ist, wird das erste Impulssignal, das von der Signaleingangsklemme IN empfangen wird, an den ersten Knoten N1 übertragen, und verhindert einen Stromverlust von dem Pegel des ersten Knotens N1 zur Signaleingangsklemme IN, wodurch die Übertragung und Stabilität gewährleistet sind.
Auf der Basis der Struktur des obigen Schieberegisters umfasst dieses eine Vielzahl von Transistoren, wie z.B. einen ersten Transistor M1, einen zweiten Transistor M2, einen dritten Transistor M3, einen vierten Transistor M4 und einen fünften Transistor M5, bei denen es sich um p-Kanal-Dünnschichttransistoren handelt. Aufgrund dessen ist ein Pegel des ersten Pegelsignals niedriger als ein Pegel des zweiten Pegelsignals, d.h., das erste Pegelsignal ist ein niedriges Pegelsignal VGL zum Einschalten des p-Kanal-Dünnschichttransistors, und das zweite Pegelsignal ist ein hohes Pegelsignal VGH zum Ausschalten des p-Kanal-Dünnschichttransistors. Ferner ist eine Phase des ersten Taktsignals in einer Signaleingangsphase, einer Signalausgangsphase und einer Signalrücksetzphase invers zu einer Phase des zweiten Taktsignals. Die Pegelzustände des ersten Taktsignals und des zweiten Taktsignals entsprechen einem hohen Pegel bzw. einem niedrigen Pegel, wobei der Pegelwert des hohen Pegels gleich dem Pegelwert des hohen Pegelsignals VGH ist und der Pegelwert des niedrigen Pegels gleich dem Pegelwert des niedrigen Pegelsignals VGL ist. Ferner weisen das erste Impulssignal und das zweite Impulssignal in unterschiedlichen Phasen einen ersten Pegelzustand und einen zweite Pegelzustand auf. In dieser Ausgestaltung ist der Pegelwert des ersten Pegelzustands gleich dem Pegelwert des niedrigen Pegelsignals VGL, und der Pegelwert des zweiten Pegelzustands ist gleich dem Pegelwert des hohen Pegelsignals VGH.
4 ist eine schematische Darstellung der Ansteuerzeit des Schieberegisters in 3. Im Folgenden wird auf die 3 und 4 Bezug genommen.
In einer Signaleingangsphase T1 wird der erste Transistor M1 eingeschaltet, so dass ein erstes Pegelsignal von der ersten Pegelsignalklemme VG1 an den zweiten Knoten N2 übertragen wird; das Stabilisierungsmodul 20 überträgt ein erstes Impulssignal von der Signaleingangsklemme IN an den ersten Knoten N1; das erste Ausgangsmodul 30 sendet ein zweites Pegelsignal von der zweiten Pegelsignalklemme VG2; das zweite Ausgangsmodul 30 sendet ein zweites Taktsignal von der zweiten Taktklemme CKB; die Signalausgangsklemme OUT empfängt das zweite Pegel signal und das zweite Taktsignal und sendet ein zweites Impulssignal.
In der Signaleingangsphase T1 hat das erste Taktsignal einen niedrigen Pegel, das zweite Taktsignal CKB hat einen hohen Pegel, und das in die Signaleingangsklemme IN eingegebene erste Impulssignal weist einen ersten Pegelzustand auf, d.h. ein niedriges Pegel signal VGL. Das erste Taktsignal steuert das Einschalten des ersten Transistors M1, so dass die erste Pegelsignalklemme VG1 und der zweite Knoten N2 elektrisch verbunden sind, folglich wird das erste Pegelsignal, d.h. ein niedriges Pegelsignal VGL, an den zweiten Knoten N2 übertragen. Unter der Steuerung des ersten Kondensators C1 behält der zweite Knoten N2 in der Signaleingangsphase T1 einen niedrigen Pegel.
Der fünfte Transistor M5 des Stabilisierungsmoduls 20 wird unter der Steuerung des ersten Taktsignals eingeschaltet, so dass die Signaleingangsklemme IN und der erste Knoten N1 elektrisch verbunden sind, demzufolge wird das erste Impulssignal von der Signaleingangsklemme IN an den ersten Knoten N1 übertragen. Da das erste Impulssignal in der Signaleingangsphase T1 einen ersten Pegelzustand behält (d.h., es entspricht dem niedrigen Pegelsignal VGL), behält der erste Knoten Nlin der Signaleingangsphase T1 einen niedrigen Pegel.
Da der zweite Knoten N2 einen niedrigen Pegel hat, wird der dritte Transistor M3 des ersten Ausgangsmoduls 30 eingeschaltet, so dass die zweite Pegelsignalklemme VG2 und die Signalausgangsklemme OUT elektrisch verbunden sind, folglich wird das zweite Pegelsignal an die Signalausgangsklemme OUT übertragen, d.h., das hohe Pegelsignal VGH wird an die Signalausgangsklemme OUT übertragen.
Da der erste Knoten N1 einen niedrigen Pegel behält, wird der vierte Transistor M4 eingeschaltet, so dass die zweite Taktklemme CKB und die Signalausgangsklemme OUT elektrisch verbunden sind. Demzufolge wird das zweite Taktsignal an die Signalausgangsklemme OUT übertragen. Da das zweite Taktsignal zu diesem Zeitpunkt einen hohen Pegel hat, ist sein Pegelwert gleich dem Pegelwert des hohen Pegelsignals VGH.
Kurz gesagt, die Signalausgangsklemme OUT empfängt in der Signaleingangsphase T1 das zweite Pegel signal und das zweite Taktsignal. Da Pegelwerte des zweiten Pegelsignals und des zweiten Taktsignals gleich dem Pegelwert des hohen Pegelsignals VGH sind, ist der Pegel des zweiten Impulssignals, das während der Signaleingangsphase T1 Signalausgangsklemme OUT ausgegeben wird, in einem zweiten Pegelzustand, d.h., es ist gleich dem Pegel des hohen Pegelsignals VGH.
In einer Signalausgangsphase ist der erste Transistor M1 ausgeschaltet, der zweite Transistor M2 ist eingeschaltet, so dass das erste Impulssignal an den zweiten Knoten N2 übertragen wird; das zweite Ausgangsmodul 40 sendet das zweite Taktsignal von der zweiten Taktklemme CKB; die Signalausgangsklemme OUT empfängt das zweite Taktsignal und sendet das zweite Impulssignal.
In der Signalausgangsphase T2 hat das erste Taktsignal einen hohen Pegel, das zweite Taktsignal hat einen niedrigen Pegel und das in die Signaleingangsklemme IN eingegebene erste Impulssignal weist einen zweiten Pegelzustand auf, d.h., es ist ein hohes Pegelsignal VGH. Das erste Taktsignal steuert das Ausschalten des ersten Transistors M1. Zudem wird der fünfte Transistor M5 unter der Kontrolle des ersten Taktsignals ausgeschaltet. Zu dem Zeitpunkt, wo der fünfte Transistor M5 ausgeschaltet ist, behält der erste Knoten N1 einen niedrigen Pegel der vorhergehenden Phase. Der Pegel des ersten Knotens N1 steuert das Einschalten des vierten Transistors M4, so dass die zweite Taktklemme CKB und die Signalausgangsklemme OUT elektrisch verbunden sind, folglich wird das zweite Taktsignal an die Signalausgangsklemme OUT. Da das zweite Taktsignal in der Signalausgangsphase einen niedrigen Pegel hat, bleibt das von der Signalausgangsklemme ausgegebene zweite Impulssignal zu diesem Zeitpunkt im ersten Pegelzustand, d.h., sein Pegelwert ist gleich dem Pegelwert des niedrigen Pegelsignals VGL. Aufgrund des Kopplungseffekts des zweiten Kondensators wird der Pegel des ersten Knotens N1 in der Signalausgangsphase auf einen Pegel heruntergezogen, der niedriger ist als der Pegel des niedrigen Pegelsignals VGL, wodurch sichergestellt ist, dass der vierte Transistor M4 ununterbrochen eingeschaltet ist und das Signal ununterbrochen von der Signalausgangsklemme OUT ausgegeben wird.
Da zudem der Pegel des ersten Knotens N1 in der Signalausgangsphase T2 heruntergezogen wird, wird der mit dem ersten Knoten N1 verbundene zweite Transistor M2 eingeschaltet, so dass die Signaleingangsklemme und der zweite Knoten N2 elektrisch verbunden sind. Da das in die Signaleingangsklemme IN eingegebene erste Impulssignal in dieser Phase im zweiten Pegelzustand bleibt, d.h., der Pegelwert des ersten Impulssignals ist gleich dem Pegelwert des hohen Pegelsignals VGH, wird der Pegel des zweiten Knotens N2 hochgezogen, wobei sein Pegelwert gleich dem Pegelwert des hohen Pegelsignals VGH ist. Der dritte Transistor M3 wird unter der Kontrolle des zweiten Knotens N2 ausgeschaltet, so dass die zweite Pegelsignalklemme VG2 und die Signalausgangsklemme OUT elektrisch getrennt sind.
Kurz gesagt, in der Signalausgangsphase T2 empfängt die Signalausgangsklemme OUT nur das zweite Taktsignal und sendet das zweite Impulssignal, das im ersten Pegelzustand bleibt.
In einer Signalrücksetzphase T3 wird der erste Transistor M1 eingeschaltet, so dass das erste Pegelsignal von der ersten Pegelsignalklemme VG1 an den zweiten Knoten N2 übertragen wird; das Stabilisierungsmodul überträgt das erste Impulssignal an den ersten Knoten N1; das erste Ausgangsmodul 30 sendet das zweite Pegelsignal von der zweiten Pegelsignalklemme VG2; die Signalausgangsklemme empfängt das zweite Pegelsignal und sendet das zweite Impulssignal.
In der Signalrücksetzphase T3 hat das erste Taktsignal einen niedrigen Pegel, das zweite Taktsignal hat einen hohen Pegel und das in die Signaleingangsklemme IN eingegebene erste Impulssignal befindet sich in dem zweiten Pegelzustand, d.h., es ist ein hohes Pegelsignal VGH. Die erste Taktsignal steuert das Einschalten des ersten Transistors M1, so dass die erste Pegelsignalklemme VG1 und der zweite Knoten N2 elektrisch verbunden sind, folglich wird das erste Pegelsignal (d.h. das niedrige Pegelsignal VGL) an den zweiten Knoten N2 übertragen. Unter der Steuerung des ersten Kondensators C1 behält der zweite Knoten N2 in der Signalrücksetzphase T3 einen niedrigen Pegel.
Zudem wird unter der Kontrolle des ersten Taktsignals der fünfte Transistor M5 eingeschaltet, so dass das erste Impulssignal an den ersten Knoten N1 übertragen wird. Da das erste Impulssignal zu diesem Zeitpunkt in dem zweiten Pegelzustand bleibt, d.h., der Pegelwert des ersten Impulssignals ist gleich dem Pegelwert des hohen Pegelsignals VGH, behält der erste Knoten N1 in der Signalrücksetzphase T3 einen hohen Pegel.
In der Signalrücksetzphase behält der zweite Knoten N2 einen niedrigen Pegel, der dritte Transistor M3 wird eingeschaltet, so dass die zweite Pegelsignalklemme VG2 und die Signalausgangsklemme OUT elektrisch verbunden sind, wodurch das zweite Pegelsignal an die Signalausgangsklemme übertragen wird. Der Pegel des ersten Knotens N1 steuert das Ausschalten des vierten Transistors M4, so dass die zweite Taktsignalklemme CKB und die Signalausgangsklemme OUT elektrisch getrennt sind. Das heißt, in der Signalrücksetzphase empfängt die Signalausgangsklemme OUT nur das zweite Pegelsignal. Da das zweite Pegelsignal ein hohes Pegelsignal VGH ist, sendet die Signalausgangsklemme OUT in der Signalrücksetzphase das hohe Pegelsignal VGH, d.h., das ausgegebene zweite Impulssignal bleibt in dem zweiten Pegelzustand.
In dem Zeitabschnitt nach der Signalrücksetzphase T3 ändern sich das erste Taktsignal und das zweite Taktsignal abwechselnd, und das in die Signaleingangsklemme IN eingegebene erste Impulssignal bleibt in dem zweiten Pegelzustand, d.h., das erste Impulssignal ist ein hohes Pegelsignal VGH. In dem anschließenden Zeitabschnitt wird der Pegel des zweiten Knotens N2 durch das Einschalten des ersten Transistors M1 auf einen niedrigen Pegel heruntergezogen, und der Pegel des ersten Knotens N1 wird durch das Einschalten des fünften Transistors M5 auf einen hohen Pegel hochgezogen. Das von der Signalausgangsklemme OUT ausgegebene zweite Impulssignal bleibt in dem zweiten Pegelzustand, d.h., das zweite Impulssignal ist ein hohes Pegel signal VGH.
Gemäß dem mit der vorliegenden Offenbarung bereitgestellten Schieberegister und dem Ansteuerverfahren für das Schieberegister steuern das Eingangssteuermodul und das Stabilisierungsmodul das Einschalten des ersten Ausgangsmoduls, so dass das zweite Pegelsignal von der zweiten Pegelsignalklemme an die Signalausgangsklemme übertragen wird, oder sie steuern das Einschalten des zweiten Ausgangsmoduls, so dass das zweite Taktsignal von der zweiten Taktklemme an die Signalausgangsklemme übertragen wird, wodurch ermöglicht wird, dass ein sekundäres Schieberegister sich im Normalbetrieb befindet. Das gemäß der vorliegenden Offenbarung bereitgestellte Schieberegister weist eine hervorragende Stabilität, eine verbesserte Übertragung und eine gute Leistungsfähigkeit auf, wodurch die Probleme einer mangelnden Stabilität und eines instabilen Betriebs der Schieberegister der verwandten Technik gelöst werden.
Zu beachten ist, dass der p-Kanal-Dünnschichttransistor der Veranschaulichung dient. In anderen Ausgestaltungen der vorliegenden Offenbarung kann es sich bei der Vielzahl von Transistoren des Schieberegisters um n-Kanal-Dünnschichttransistoren handeln. Wie in 3 dargestellt, können die Transistoren beispielsweise durch die n-Kanal-Dünnschichttransistoren ersetzt werden. In diesem Fall ist der Pegel des ersten Pegelsignals höher als der Pegel des zweiten Pegelsignals, d.h., das erste Pegelsignal ist das hohe Pegelsignal VGH, das den n-Kanal-Dünnschichttransistor einschaltet. Das zweite Pegelsignal ist das niedrige Pegelsignal VGL, das den n-Kanal-Dünnschichttransistor ausschaltet. Ferner ist eine Phase des ersten Taktsignals in einer Signaleingangsphase, einer Signalausgangsphase und einer Signalrücksetzphase invers zu einer Phase des zweiten Taktsignals, die zwei Pegelzustände, die den zwei Taktsignalen entsprechen, haben einen hohen Pegel bzw. einen niedrigen Pegel, wobei der Pegelwert des hohen Pegels gleich dem Pegelwert des hohen Pegelsignals VGH ist und der Pegelwert des niedrigen Pegels gleich dem Pegelwert des niedrigen Pegelsignals VGL ist. Das erste Impulssignal und das zweite Impulssignal weisen in unterschiedlichen Phasen einen ersten Pegelzustand und einen zweiten Pegelzustand auf, wobei der Pegelwert des ersten Pegelzustands gleich dem Pegelwert des hohen Pegelsignals VGH ist und der Pegelwert des zweiten Pegelzustands gleich dem Pegelwert des niedrigen Pegelsignals VGL ist, d.h., der Pegel des ersten Pegelzustands ist höher als der Pegel des zweiten Pegelzustands. In einer Signaleingangsphase, einer Signalausgangsphase und einer Signalrücksetzphase ist eine Phase des ersten Taktsignals invers zu einer Phase des zweiten Taktsignals. Bei dem Transistor handelt es sich um den n-Kanal-Dünnschichttransistor, und die Ansteuersequenz sowie ihr Prinzip entsprechen denen des p-Kanal-Dünnschichttransistors, so dass dies an dieser Stelle nicht erneut erläutert wird.
5 ist eine schematische Darstellung einer weiteren Ansteuerzeitabfolge des Schieberegisters in 3. Im Vergleich zu 4 weist die 5 zudem eine erste Übergangsphase T1' und eine zweite Übergangsphase T2' auf. Die erste Übergangsphase T1' liegt zwischen der Signaleingangsphase T1 und der Signalausgangsphase T2, und eine Phase des ersten Taktsignals entspricht einer Phase des zweiten Taktsignals in der ersten Übergangsphase T1'.
Die zweite Übergangsphase T2' liegt zwischen der Signalausgangsphase T2 und der Signalrücksetzphase T3, und eine Phase des ersten Taktsignals entspricht einer Phase des zweite Taktsignals in der zweiten Übergangsphase T2'.
Wie in der Prinzipdarstellung der Ansteuerzeitabfolge der vorliegenden Ausgestaltung dargestellt, sind der Signaleingangszustand und der Signalausgangszustand, die dem Schieberegister in der Signaleingangsphase T1, der Signalausgangsphase T2 und der Signalrücksetzphase T3 entsprechen, dieselben wie in 4, so dass sie an dieser Stelle nicht erneut beschrieben werden.
Wie in 3 in Verbindung mit 5 dargestellt, wechselt das erste Taktsignal in der ersten Übergangsphase T1' auf einen hohen Pegel und das zweite Taktsignal behält einen hohen Pegel. Das das erste Taktsignal in dieser Phase ein High-Signal ist, werden der erste Transistor M1 und der fünfte Transistor M5 ausgeschaltet, der erste Knoten N1 behält den Pegel der vorhergehenden Phase, d.h., einen niedrigen Pegel, und der vierte Transistor M4 wird eingeschaltet, so dass die zweite Taktklemme CKB und die Signalausgangsklemme OUT elektrisch verbunden sind. Da der erste Knoten N1 zudem einen niedrigen Pegel hat, wird der zweite Transistor M2 eingeschaltet. Da das in die Signaleingangsklemme IN eingegebene erste Impulssignal zu diesem Zeitpunkt in den zweiten Pegelzustand wechselt, d.h., zu einem hohen Pegelsignal VGH, wird das hohe Pegelsignal über den zweiten Transistor M2 an den zweiten Knoten N2 übertragen, so dass der zweite Knoten N2 den höhen Pegel behält, wobei der dritte Transistor M3 ausgeschaltet wird, folglich sind die zweite Pegelsignalklemme VG2 und die Signalausgangsklemme OUT elektrisch getrennt. In der ersten Übergangsphase T1' empfängt die Signalausgangsklemme das zweite Taktsignal. Da das zweite Taktsignal zu diesem Zeitpunkt einen hohen Pegel hat, befindet sich das von der Signalausgangsklemme ausgegebene zweite Impulssignal im zweiten Pegelzustand, d.h., der Pegelwert des zweiten Impulssignals ist gleich dem Pegelwert des hohen Pegelsignals VGH, der dem Ausgangspegel der Signalausgangsklemme OUT in der Signaleingangsphase T1 entspricht.
In der zweiten Übergangsphase T2' behält das erste Taktsignal einen hohen Pegel der Signalausgangsphase T2, und das zweite Taktsignal wechselt von einem niedrigen Pegel zu einem hohen Pegel. Die Eingabe- und die Ausgabezustände des Eingangssteuermoduls 10, des Stabilisierungsmoduls 20 und des ersten Ausgangsmoduls 30 sind in dieser Phase dieselben wie in der Signalausgangsphase T2, d.h., es erfolgt keine Änderung. Das an den vierten Transistor M4 des zweiten Ausgangsmoduls 40 gesendete zweite Taktsignal ändert sich. Da der erste Knoten in der Signalausgangsphase T2 einen niedrigen Pegel behält, behält der erste Knoten N1 auch in der zweiten Übergangsphase T2' einen niedrigen Pegel, der vierte Transistor M4 bleibt im eingeschalteten Zustand, und das zweite Taktsignal wechselt von einem niedrigen Pegel zu einem hohen Pegel, so dass das von der Signalausgangsklemme OUT ausgegebene zweite Impulssignal dementsprechend vom ersten Pegelzustand in den zweiten Pegelzustand wechselt, d.h., von dem niedrigen Pegelsignal VGL zu dem hohen Pegelsignal. Die Art und Weise der Ausgabe in der zweiten Übergangsphase T2' ist dieselbe wie in der Signalrücksetzphase T3.
Gemäß dem Ansteuerverfahren für das Schieberegister dieser Ausgestaltung steuern das Eingangssteuermodul und das Stabilisierungsmodul das Einschalten des ersten Ausgangsmoduls, so dass das zweite Pegelsignal von der zweiten Pegelsignalklemme an die Signalausgangsklemme übertragen wird, oder sie steuern das Einschalten des zweiten Ausgangsmoduls, so dass das zweite Taktsignal von der zweiten Taktklemme an die Signalausgangsklemme übertragen wird, wodurch sich das sekundäre Schieberegister im Normalbetrieb befindet. Das mit der vorliegenden Offenbarung bereitgestellte Schieberegister besitzt eine hervorragende Stabilität, eine verbesserte Übertragung und eine gute Leistungsfähigkeit, wodurch Probleme einer mangelnden Stabilität und eines instabilen Betriebs des Schieberegisters der verwandten Technik gelöst werden. Weil zudem die Übergangsphasen vorgesehen sind, ist der Zeitraum, der für die Änderungen des Pegels des zweiten Knotens und des Pegels des von der Signalausgangsklemme ausgegebenen Signals erforderlich ist, sichergestellt, so dass die Ausgabe stabiler ist.
6 ist eine schematische Darstellung der Struktur eines weiteren Schieberegisters gemäß einer Ausgestaltung der vorliegenden Offenbarung. Die Verbindungsbeziehung, die Eingabe und Ausgabe des Eingangssteuermoduls 10, das erste Ausgangsmodul 30 und das zweite Ausgangsmodul 40 des Schieberegisters in 6 entsprechen denen des Schieberegisters in 3, so dass die spezielle Struktur des Schieberegisters in 6 der obigen Beschreibung entspricht und an dieser Stelle nicht erneut beschrieben wird.
Bei dem gemäß dieser Ausgestaltung bereitgestellten Schieberegister umfasst das Stabilisierungsmodul 20 einen fünften Transistor M5 und einen sechsten Transistor M6; wobei eine Gateelektrode des fünften Transistor M5 mit der ersten Taktklemme CK verbunden ist, eine Sourceelektrode des fünften Transistors M5 ist mit der Signaleingangsklemme IN verbunden, und eine Drainelektrode des fünften Transistor M5 ist mit einer Sourceelektrode des sechsten Transistors M6 verbunden; eine Gateelektrode des sechsten Transistors M6 ist mit der ersten Pegelsignalklemme VG1 verbunden, und eine Drainelektrode des sechsten Transistors M6 ist mit dem ersten Knoten N1 verbunden.
Da die Gateelektrode des sechsten Transistors M6 mit dem Pegelsignalklemme VG1 verbunden ist, steuert in einem normalen Betriebszustand das erste Pegelsignal von der ersten Pegelsignalklemme VG1 den sechsten Transistors M6, so dass dieser weiterhin eingeschaltet ist, d.h., im Normalbetriebszustand kann der sechste Transistor M6 annähernd als Abschnitt betrachtet werden, wobei das Ersatzschaltbild dem Schaltbild des in 3 dargestellten Schieberegisters entspricht.
In der Signaleingangsphase steuert das erste Taktsignal das Einschalten des fünften Transistors M5, der sechste Transistor M6 ist weiterhin eingeschaltet, so dass das in die Signaleingangsklemme eingegebene erste Impulssignal an den ersten Knoten übertragen wird. In der Signalausgangsphase steuert das erste Taktsignal das Ausschalten des fünften Transistors M5, so dass die Signaleingangsklemme IN und der erste Knoten N1 elektrisch getrennt sind. In der Signalrücksetzphase steuert das erste Taktsignal das Einschalten des fünften Transistors M5, der sechste Transistor M6 bleibt weiterhin eingeschaltet und das in die Signaleingangsklemme eingegebene erste Impulssignal wird an den ersten Knoten übertragen.
Die Ansteuerzeitabfolge für das gemäß der vorliegenden Ausgestaltung bereitgestellte Schieberegister ist dieselbe wie die des in 3 dargestellten Schieberegisters und entspricht den Ansteuerzeitabfolgen in den 4 und 5, so dass sie an dieser Stelle nicht erneut beschrieben wird.
Gemäß der vorliegenden Ausgestaltung ist der sechste Transistor M6 vorgesehen, so dass, wenn der Pegel des ersten Knotens N1 aufgrund der Anomalie der Schaltung anomal ist, verhindert wird, dass der anomale Pegel des ersten Knotens N1 an die Drainelektrode des fünften Transistors M5 übertragen wird, wodurch die Stabilität der Schaltung erhöht wird. In dem gemäß dieser Ausgestaltung bereitgestellten Schieberegister steuern das Eingangssteuermodul und das Stabilisierungsmodul das Einschalten des ersten Ausgangsmoduls, so dass das zweite Pegelsignal von der zweiten Pegelsignalklemme an Signalausgangsklemme übertragen wird, oder sie steuern das zweite Ausgangsmodul, so dass das zweite Taktsignal von der zweiten Taktklemme an die Signalausgangsklemme übertragen wird, wodurch der Normalbetrieb des sekundären Schieberegisters ermöglicht wird. Das mit der vorliegenden Offenbarung bereitgestellte Schieberegister weist eine hervorragende Stabilität, eine verbesserte Übertragung und eine gute Leistungsfähigkeit auf, wodurch die Probleme einer mangelnden Stabilität und eines instabilen Betriebs des Schieberegisters der verwandten Technik gelöst werden.
Der obige Inhalt ist als detaillierte Beschreibung der vorliegenden Offenbarung zu verstehen, indem die spezifischen bevorzugten Ausgestaltungen kombiniert wurden, und nicht als spezifische Ausgestaltungen, auf welche die vorliegende Offenbarung beschränkt ist. Fachleute können eine Vielzahl einfacher Modifizierungen vornehmen, ohne dass von dem Konzept und der Idee der Erfindung abgewichen wird, so dass die Modifizierungen unter den Umfang der vorliegenden Offenbarung fallen.

Claims

Ein Schieberegister, das folgendes umfasst: ein Eingangssteuermodul (10), ein erstes Ausgangsmodul (30), ein zweites Ausgangsmodul (40), ein Stabilisierungsmodul (20), eine Signaleingangsklemme (IN), eine Signalausgangsklemme (OUT), ein erste Taktklemme (CK), eine zweite Taktklemme (CKB), eine erste Pegelsignalklemme (VG1) und eine zweite Pegelsignalklemme (VG2); wobei die Signaleingangsklemme (IN) für den Empfang eines ersten Impulssignals eingerichtet ist, die Signalausgangsklemme (OUT) ist für die Ausgabe eines zweiten Impulssignals eingerichtet, die erste Taktklemme (CK) ist für den Empfang eines ersten Taktsignals eingerichtet, die zweite Taktklemme (CKB) ist für den Empfang eines zweiten Taktsignals eingerichtet, die erste Pegelsignalklemme (VG1) ist für den Empfang eines ersten Pegelsignals eingerichtet und die zweite Pegelsignalklemme (VG2) ist für den Empfang eines zweiten Pegelsignals eingerichtet; das Eingangssteuermodul (10), das Stabilisierungsmodul (20) und das zweite Ausgangsmodul (40) sind an einem ersten Knoten elektrisch verbunden; das Eingangssteuermodul (10) und das erste Ausgangsmodul (30) sind an einem zweiten Knoten elektrisch verbunden; wobei das Eingangssteuermodul (10) einen ersten Transistor, einen zweiten Transistor und einen erste Kondensator umfasst; eine Gateelektrode des ersten Transistors ist mit der ersten Taktklemme (CK) verbunden, eine Sourceelektrode des ersten Transistors ist mit der ersten Pegelsignalklemme (VG1) verbunden, eine Drainelektrode des ersten Transistors ist mit dem zweiten Knoten verbunden; eine Gateelektrode des zweiten Transistors ist mit dem ersten Knoten verbunden, eine Sourceelektrode des zweiten Transistors ist mit der Signaleingangsklemme (IN) verbunden, eine Drainelektrode des zweiten Transistors ist mit dem zweiten Knoten verbunden; der erste Kondensator ist zwischen dem zweiten Knoten und der zweite Pegelsignalklemme (VG2) verbunden; das zweite Ausgangsmodul (40) ist mit der Signalausgangsklemme (OUT) und der zweiten Taktklemme (CKB) verbunden; das erste Ausgangsmodul (30) ist mit der Signalausgangsklemme (OUT) und der zweiten Pegelsignalklemme (VG2) verbunden; das Stabilisierungsmodul (20) ist mit der Signaleingangsklemme (IN) verbunden, die erste Taktklemme (CK) und das Stabilisierungsmodul (20) sind für den Empfang des ersten Taktsignals von der ersten Taktklemme (CK) eingerichtet und steuern die elektrische Verbindung und Trennung zwischen der Signaleingangsklemme (IN) und dem ersten Knoten entsprechend dem ersten Taktsignal.
Schieberegister nach Anspruch 1, wobei das erste Ausgangsmodul (30) einen dritten Transistor umfasst, wobei eine Gateelektrode des dritten Transistors mit dem zweiten Knoten verbunden ist, eine Sourceelektrode des dritten Transistors ist mit der zweiten Pegelsignalklemme (VG2) verbunden, und eine Drainelektrode des dritten Transistors ist mit der Signalausgangsklemme (OUT) verbunden.
Schieberegister nach Anspruch 1, wobei das zweite Ausgangsmodul (40) einen vierten Transistor und einen zweiten Kondensator umfasst; wobei eine Gateelektrode des vierten Transistors mit dem ersten Knoten verbunden ist, eine Sourceelektrode des vierten Transistors ist mit der zweiten Taktklemme (CKB) verbunden, und eine Drainelektrode des vierten Transistors ist mit der Signalausgangsklemme (OUT) verbunden; wobei der zweite Kondensator zwischen dem ersten Knoten und der Signalausgangsklemme (OUT) verbunden ist.
Schieberegister nach Anspruch 1, wobei das Stabilisierungsmodul (20) einen fünften Transistor und einen sechsten Transistor umfasst, wobei eine Gateelektrode des fünften Transistors mit der ersten Taktklemme (CK) verbunden ist, eine Sourceelektrode des fünften Transistors ist mit der Signaleingangsklemme (IN) verbunden, und eine Drainelektrode des fünften Transistors ist mit einer Sourceelektrode des sechsten Transistors verbunden; wobei eine Gateelektrode des sechsten Transistor mit der ersten Pegelsignalklemme (VG1) verbunden ist, und eine Drainelektrode des sechsten Transistors ist mit dem ersten Knoten verbunden.
Schieberegister nach Anspruch 1, wobei das Stabilisierungsmodul (20) einen fünften Transistor umfasst, wobei eine Gateelektrode des fünften Transistors mit der ersten Taktklemme (CK) verbunden ist, eine Sourceelektrode des fünften Transistors ist mit der Signaleingangsklemme (IN) verbunden, und eine Drainelektrode des fünften Transistors ist mit dem ersten Knoten verbunden.
Schieberegister nach Anspruch 1, das zudem eine Vielzahl von Transistoren umfasst, wobei es sich bei der Vielzahl von Transistoren um p-Kanal-Dünnschichttransistoren handelt, wobei ein Pegel des ersten Pegelsignals niedriger ist als ein Pegel des zweiten Pegelsignals; und eine Phase des ersten Taktsignals ist invers zu einer Phase des zweiten Taktsignals in einer Signaleingangsphase, einer Signalausgangsphase und einer Signalrücksetzphase.
Schieberegister nach Anspruch 1, das zudem eine Vielzahl von Transistoren umfasst, wobei die Vielzahl von Transistoren n-Kanal-Dünnschichttransistoren sind, wobei ein Pegel des ersten Pegelsignals höher ist als ein Pegel des zweiten Pegelsignals; und eine Phase des ersten Taktsignals ist invers zu einer Phase des zweiten Taktsignals in einer Signaleingangsphase, einer Signalausgangsphase und einer Signalrücksetzphase.
Ansteuerverfahren für ein Schieberegister, wobei das Schieberegister folgendes umfasst: ein Eingangssteuermodul (10), ein erstes Ausgangsmodul (30), ein zweites Ausgangsmodul (40), ein Stabilisierungsmodul (20), eine Signaleingangsklemme (IN), eine Signalausgangsklemme (OUT), eine erste Taktklemme (CK), eine zweite Taktklemme (CKB), eine erste Pegelsignalklemme (VG1) und eine zweite Pegelsignalklemme (VG2); wobei das Eingangssteuermodul (10), das Stabilisierungsmodul (20) und das zweite Ausgangsmodul (40) an einem ersten Knoten elektrisch verbunden sind; das Eingangssteuermodul (10) und das erste Ausgangsmodul (30) an einem zweiten Knoten elektrisch verbunden sind; das Eingangssteuermodul (10) einen ersten Transistor, einen zweiten Transistor und einen ersten Kondensator umfasst; wobei eine Gateelektrode des ersten Transistors mit der ersten Taktklemme (CK) verbunden ist, eine Sourceelektrode des ersten Transistors ist mit der ersten Pegelsignalklemme (VG1) verbunden, und eine Drainelektrode des ersten Transistors ist mit dem zweiten Knoten verbunden; eine Gateelektrode des zweiten Transistors ist mit dem ersten Knoten verbunden, eine Sourceelektrode des zweiten Transistors ist mit der Signaleingangsklemme (IN) verbunden, und eine Drainelektrode des zweiten Transistors ist mit dem zweiten Knoten verbunden; der erste Kondensator ist zwischen dem zweiten Knoten und der zweiten Pegelsignalklemme (VG2) verbunden; das zweite Ausgangsmodul (40) ist mit der Signalausgangsklemme (OUT) und der zweiten Taktklemme (CKB) verbunden; das erste Ausgangsmodul (30) ist mit der Signalausgangsklemme (OUT) und der zweiten Pegelsignalklemme (VG2) verbunden; das Stabilisierungsmodul (20) ist mit der Signaleingangsklemme (IN) und der ersten Taktklemme (CK) verbunden und für den Empfang des ersten Taktsignals von der ersten Taktklemme (CK) eingerichtet und steuert die elektrische Verbindung und Trennung zwischen der Signaleingangsklemme (IN) und dem ersten Knoten entsprechend dem ersten Taktsignal; wobei das Verfahren folgendes umfasst: in einer Signaleingangsphase ist der erste Transistor eingeschaltet, so dass ein erstes Pegelsignal von der ersten Pegelsignalklemme (VG1) an den zweiten Knoten übertragen wird; das Stabilisierungsmodul (20) überträgt ein erstes Impulssignal von der Signaleingangsklemme (IN) an den ersten Knoten; das erste Ausgangsmodul (30) sendet ein zweites Pegel signal von der zweiten Pegelsignalklemme (VG2); das zweite Ausgangsmodul (40) sendet ein zweites Taktsignal von der zweiten Taktklemme (CKB); die Signalausgangsklemme (OUT) empfängt das zweite Pegelsignal und das zweite Taktsignal und sendet ein zweites Impulssignal; in einer Signalausgangsphase ist der erste Transistor ausgeschaltet und der zweite Transistor eingeschaltet, so dass das erste Impulssignal an den zweiten Knoten übertragen wird; das zweite Ausgangsmodul (40) sendet das zweite Taktsignal von der zweiten Taktklemme (CKB); die Signalausgangsklemme (OUT) empfängt das zweite Taktsignal und sendet das zweite Impulssignal; und in einer Signalrücksetzphase ist der erste Transistor eingeschaltet, so dass das erste Pegelsignal von der ersten Pegelsignalklemme (VG1) an den zweiten Knoten übertragen wird; das Stabilisierungsmodul (20) überträgt das erste Impulssignal an den ersten Knoten; das erste Ausgangsmodul (30) sendet das zweite Pegelsignal von der zweiten Pegelsignalklemme (VG2); die Signalausgangsklemme (OUT) empfängt das zweite Pegelsignal und sendet das zweite Impulssignal; wobei sich das erste Impulssignal in der Signaleingangsphase in einem ersten Pegelzustand befindet und in der Signalausgangsphase und der Signalrücksetzphase in einem zweiten Pegelzustand; und das zweite Impulssignal befindet sich in der Signalausgangsphase in einem ersten Pegelzustand und in der Signaleingangsphase und der Signalrücksetzphase in einem zweiten Pegelzustand.
Ansteuerverfahren nach Anspruch 8, wobei das erste Ausgangsmodul (30) einen dritten Transistor umfasst; eine Gateelektrode des dritten Transistors ist mit dem zweiten Knoten verbunden, eine Sourceelektrode des dritten Transistors ist mit der zweiten Pegelsignalklemme (VG2) verbunden, und eine Drainelektrode des dritten Transistors ist mit der Signalausgangsklemme (OUT) verbunden; wobei das Verfahren folgendes umfasst: in der Signaleingangsphase ist der dritte Transistor eingeschaltet, so dass das zweite Pegelsignal an die Signalausgangsklemme (OUT) übertragen wird; in der Signalausgangsphase ist der dritte Transistor ausgeschaltet; in der Signalrücksetzphase ist der dritte Transistor eingeschaltet, so dass das zweite Pegelsignal an die Signalausgangsklemme (OUT) übertragen wird.
Ansteuerverfahren nach Anspruch 8, wobei das zweite Ausgangsmodul (40) einen vierten Transistor und einen zweiten Kondensator umfasst; eine Gateelektrode des vierten Transistors ist mit dem ersten Knoten verbunden, eine Sourceelektrode des vierten Transistors ist mit der zweiten Taktklemme (CKB) verbunden, und eine Drainelektrode des vierten Transistors ist mit der Signalausgangsklemme (OUT) verbunden; wobei der zweite Kondensator zwischen dem ersten Knoten und der Signalausgangsklemme (OUT) verbunden ist; wobei das Verfahren folgendes umfasst: in der Signaleingangsphase ist der vierte Transistor eingeschaltet, so dass das zweite Taktsignal an die Signalausgangsklemme (OUT) übertragen wird; in der Signalausgangsphase ist der vierte Transistor eingeschaltet, so dass das zweite Taktsignal an die Signalausgangsklemme (OUT) übertragen wird; in der Signalrücksetzphase wird der vierte Transistor durch die Steuerung eines Pegels des ersten Knotens ausgeschaltet.
Ansteuerverfahren nach Anspruch 8, wobei das Stabilisierungsmodul (20) einen fünften Transistor und einen sechsten Transistor umfasst, wobei eine Gateelektrode des fünften Transistors mit der ersten Taktklemme (CK) verbunden ist, eine Sourceelektrode des fünften Transistors ist mit der Signaleingangsklemme (IN) verbunden, und eine Drainelektrode des fünften Transistors ist mit einer Sourceelektrode des sechsten Transistors verbunden; eine Gateelektrode des sechsten Transistors ist mit der ersten Pegelsignalklemme (VG1) verbunden, und eine Drainelektrode des sechsten Transistors ist mit dem ersten Knoten verbunden; wobei das Verfahren folgendes umfasst: in der Signaleingangsphase ist sowohl der fünfte Transistor als auch der sechste Transistor eingeschaltet, so dass das erste Impulssignal an den ersten Knoten übertragen wird; in der Signalausgangsphase ist der fünfte Transistor ausgeschaltet; in der Signalrücksetzphase ist sowohl der fünfte Transistor als auch der sechste Transistor eingeschaltet, so dass das erste Impulssignal an den ersten Knoten übertragen wird.
Ansteuerverfahren nach Anspruch 8, wobei das Stabilisierungsmodul (20) einen fünften Transistor umfasst, wobei eine Gateelektrode des fünften Transistors mit der ersten Taktklemme (CK) verbunden ist, eine Sourceelektrode des fünften Transistors ist mit der Signaleingangsklemme (IN) verbunden, und eine Drainelektrode des fünften Transistors ist mit dem ersten Knoten verbunden; wobei das Verfahren folgendes umfasst: in der Signaleingangsphase ist der fünfte Transistor eingeschaltet, so dass das erste Impulssignal an den ersten Knoten übertragen wird; in der Signalausgangsphase ist der fünfte Transistor ausgeschaltet; in der Signalrücksetzphase ist der fünfte Transistor eingeschaltet, so dass das erste Impulssignal an den ersten Knoten übertragen wird.
Ansteuerverfahren nach Anspruch 8, das zudem folgendes umfasst: eine erste Übergangsphase, wobei die erste Übergangsphase zwischen der Signaleingangsphase und der Signalausgangsphase liegt, und eine Phase des ersten Taktsignals entspricht einer Phase des zweiten Taktsignals in der ersten Übergangsphase; eine zweite Übergangsphase, wobei die zweite Übergangsphase zwischen der Signalausgangsphase und der Signalrücksetzphase liegt und eine Phase des ersten Taktsignals einer Phase des zweiten Taktsignals in der zweiten Übergangsphase entspricht.