KR20140041023A - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20140041023A
KR20140041023A KR1020120107850A KR20120107850A KR20140041023A KR 20140041023 A KR20140041023 A KR 20140041023A KR 1020120107850 A KR1020120107850 A KR 1020120107850A KR 20120107850 A KR20120107850 A KR 20120107850A KR 20140041023 A KR20140041023 A KR 20140041023A
Authority
KR
South Korea
Prior art keywords
gate
flk
shift register
clock
signals
Prior art date
Application number
KR1020120107850A
Other languages
English (en)
Other versions
KR102049733B1 (ko
Inventor
이민경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120107850A priority Critical patent/KR102049733B1/ko
Publication of KR20140041023A publication Critical patent/KR20140041023A/ko
Application granted granted Critical
Publication of KR102049733B1 publication Critical patent/KR102049733B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 서로 교차하는 게이트배선 및 데이터배선을 포함하는 표시패널과; 제1FLK신호와 2n(n은 2이상의 자연수)상의 게이트클럭을 출력하는 타이밍컨트롤러와; 상기 제1FLK신호를 직접 출력하고, 상기 제1FLK신호를 순차적으로 지연시켜 제2 내지 nFLK신호를 출력하는 FLK쉬프트레지스터와; 상기 제1 내지 nFLK신호를 사용하여 상기 2n상의 게이트클럭을 변조하는 레벨쉬프트부와; 상기 변조된 2n상의 게이트클럭을 사용하여 상기 게이트배선에 게이트펄스를 출력하는 게이트쉬프트레지스터를 포함하는 액정표시장치를 제공한다.

Description

액정표시장치 및 그 구동방법{Liquid crystal display and method of driving the same}
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 액정표시장치와 그 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기전계발광표시장치 (OELD : organic electroluminescent display device)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어, 최근에 널리 사용되고 있다.
액정표시장치로서는, 매트릭스형태로 배치된 화소 각각에 스위칭트랜지스터가 형성된 액티브매트릭스 타입(active matrix type)의 액정표시장치가 현재 보편적으로 사용되고 있다.
화소에 충전되는 화소전압은, 스위칭트랜지스터의 기생용량에 기인한 킥백전압(kickback voltage)에 영향을 받아 전압 강하가 발생한다. 이에 따라, 플리커, 잔상, 색편차와 같은 화질저하가 발생하게 된다.
킥백전압을 감소시키기 위해, 게이트펄스의 폴링에지에서 게이트하이전압을 변조하는 게이트펄스변조(gate pulse modulation: GPM) 방식이 제안된바 있다. 게이트펄스변조 방식에서는, FLK신호에 동기하여 게이트펄스의 폴링에지에서 게이트하이전압의 레벨을 낮추게 된다.
타이밍컨트롤러는 2n상의 게이트클럭신호를 발생시켜 게이트펄스변조회로에 공급하며, 이들 2n상의 게이트클럭신호를 변조하기 위해 n상의 FLK신호를 발생시켜 게이트펄스변조회로에 공급하게 된다.
이로 인해, 게이트클럭신호의 수가 증가함에 따라 FLK신호 또한 증가하게 되므로, 타이밍컨트롤러의 FLK신호 출력핀과 게이트펄스변조회로의 FLK신호 입력핀과 이들 사이의 전송채널의 수가 증가하게 된다. 이는 부품비용의 증가를 유발하게 된다.
본 발명은, 게이트펄스변조 구동에 따른 부품비용을 절감할 수 있는 방안을 제공하는 데 그 과제가 있다.
전술한 바와 같은 과제를 달성하기 위해, 본 발명은 서로 교차하는 게이트배선 및 데이터배선을 포함하는 표시패널과; 제1FLK신호와 2n(n은 2이상의 자연수)상의 게이트클럭을 출력하는 타이밍컨트롤러와; 상기 제1FLK신호를 직접 출력하고, 상기 제1FLK신호를 순차적으로 지연시켜 제2 내지 nFLK신호를 출력하는 FLK쉬프트레지스터와; 상기 제1 내지 nFLK신호를 사용하여 상기 2n상의 게이트클럭을 변조하는 레벨쉬프트부와; 상기 변조된 2n상의 게이트클럭을 사용하여 상기 게이트배선에 게이트펄스를 출력하는 게이트쉬프트레지스터를 포함하는 액정표시장치를 제공한다.
여기서, 상기 레벨쉬프트부는, 상기 2n상의 게이트클럭 각각을 게이트하이전압 및 게이트로우전압으로 레벨쉬프트하고, 폴링에지까지의 변조시간 동안 상기 게이트하이전압을 게이트하이변조전압으로 하강시킬 수 있다.
상기 FLK쉬프트레지스터는, 상기 제2 내지 nFLK신호를 각각 출력하는 제1 내지 (n-1)쉬프트레지스터스테이지를 포함할 수 있다.
상기 제1 및 (n-1)쉬프트레지스터스테이지는, 입력된 쉬프트클럭에 동기하여 상기 제2 내지 nFLK신호를 순차적으로 출력할 수 있다.
상기 게이트쉬트프레지스터는 GIP 방식으로 상기 표시패널에 직접 형성될 수 있다.
다른 측면에서, 본 발명은 타이밍컨트롤러에서 제1FLK신호와 2n(n은 2이상의 자연수)상의 게이트클럭을 출력하는 단계와; FLK쉬프트레지스터에서, 상기 제1FLK신호를 직접 출력하고, 상기 제1FLK신호를 순차적으로 지연시켜 제2 내지 nFLK신호를 출력하는 단계와; 레벨쉬프트부에서, 상기 제1 내지 nFLK신호를 사용하여 상기 2n상의 게이트클럭을 변조하는 단계와; 게이트쉬프트레지스터에서, 상기 변조된 2n상의 게이트클럭을 사용하여 표시패널의 게이트배선에 게이트펄스를 출력하는 단계를 포함하는 액정표시장치 구동방법을 제공한다.
여기서, 상기 레벨쉬프트부는, 상기 2n상의 게이트클럭 각각을 게이트하이전압 및 게이트로우전압으로 레벨쉬프트하고, 폴링에지까지의 변조시간 동안 상기 게이트하이전압을 게이트하이변조전압으로 하강시킬 수 있다.
상기 FLK쉬프트레지스터는, 상기 제2 내지 nFLK신호를 각각 출력하는 제1 내지 (n-1)쉬프트레지스터스테이지를 포함할 수 있다.
상기 제1 및 (n-1)쉬프트레지스터스테이지는, 입력된 쉬프트클럭에 동기하여 상기 제2 내지 nFLK신호를 순차적으로 출력할 수 있다.
상기 게이트쉬트프레지스터는 GIP 방식으로 상기 표시패널에 직접 형성될 수 있다.
본 발명에서는, 타이밍컨트롤러는 단일 FLK를 발생시켜 이를 게이트펄스변조회로에 공급하고, 게이트펄스변조회로는 단일 FLK신호를 쉬프트하여 지연 출력함으로써 n상의 FLK신호를 구현할 수 있게 된다.
이에 따라, FLK신호 전송과 관련된 타이밍컨트롤러의 출력핀과 게이트펄스변조회로의 입력핀과 이들 사이의 전송채널 수가 종래에 비해 획기적으로 절감될 수 있게 되어, 부품비용 절감이 이루어질 수 있게 된다.
또한, 단일 FLK를 사용함에 따라, 신호 구현이 단순화되는 장점이 발휘될 수 있게 된다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면.
도 2는 도 1의 화소를 개략적으로 도시한 도면.
도 3은 본 발명의 실시예에 따른 게이트펄스변조회로를 개략적으로 도시한 도면.
도 4는 본 발명의 실시예에 따른 게이트펄스변조회로의 FLK쉬프트레지스터를 개략적으로 도시한 도면.
도 5는 본 발명의 실시예에 따른 FLK신호와 게이트클럭을 도시한 파형도.
도 6은 본 발명의 실시예에 따른 FLK신호에 따라 변조된 게이트클럭을 도시한 파형도.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이고, 도 2는 도 1의 화소를 개략적으로 도시한 도면이다.
도 1 및 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치(100)는 표시패널(110)과, 표시패널(110)을 구동하는 구동회로부와, 백라이트(140)를 포함할 수 있다.
여기서, 구동회로부는 데이터구동회로(120)와, 게이트구동회로(200)와, 타이밍컨트롤러(130)를 포함할 수 있다.
표시패널(110)은 어레이기판과 이와 대향하는 대향기판과 이들 두 기판 사이에 위치하는 액정층을 포함한다. 여기서, 대향기판으로서는 예를 들면 컬러필터기판이 사용될 수 있다.
표시패널(110)에는 표시영역와 표시영역 주변의 비표시영역이 정의된다. 표시영역에는 다수의 화소(P)가 매트릭스 형태로 배치되어 영상을 표시하는 액티브영역(active area)에 해당된다.
표시패널(110)의 어레이기판에는 제1방향으로서 예를 들면 행방향을 따라 연장된 게이트배선(GL)과, 제1방향과 교차하는 제2방향으로서 예를 들면 열방향을 따라 연장된 데이터배선(DL)이 구성되어 있다.
게이트배선 및 데이터배선(GL, DL)은 대응되는 화소(P)에 연결된다. 여기서, 화소(P)는 적색을 표시하는 R(red) 화소, 녹색을 표시하는 G(green) 화소, 청색을 표시하는 B(blue) 화소를 포함할 수 있다. 예를 들면, R, G, B 화소는 행방향을 따라 교대로 배치될 수 있으며, 서로 연속하는 R, G, B 화소는 영상 표시의 단위로 기능할 수 있다.
도 2를 참조하면, 화소(P)에는 게이트배선 및 데이터배선(GL, DL)과 연결되는 스위칭트랜지스터(TS)와, 스위칭트랜지스터(TS)에 연결된 액정커패시터(Clc)가 구성되어 있다. 액정커패시터(Clc)는 화소전극 및 공통전극과 이들 사이에 위치하는 액정층으로 구성된다.
한편, 화소(P)에는 액정커패시터(Clc)에 인가되는 데이터전압을 저장하기 위한 스토리지커패시터(Cst)가 구성될 수 있다.
스위칭트랜지스터(TS)는 게이트배선(GL)을 통해 인가된 게이트펄스(Vg)에 따라 턴온되고, 이에 동기하여 데이터배선(DL)을 통해 인가된 데이터전압이 화소(P)에 인가된다. 이와 같이 인가된 데이터전압과, 공통전극에 인가된 공통전압에 의해 발생된 전계에 따라 액정을 구동하여 영상을 표시할 수 있게 된다.
여기서, 스위칭트랜지스터(TS)에 인가되는 게이트펄스(Vg)는 킥백전압을 감소시기키 위한 변조된 게이트펄스이다. 즉, 폴링에지 부분에서 게이트하이전압(VGH)이 게이트로우전압(VGL)로 급격하게 떨어지지 않고, 일정 시간 게이트변조하이전압(VGHM)으로 강하한 후에 게이트로우전압(VGL)으로 떨어지게 된다.
이에 따라, 게이트하이전압과 게이트로우전압에 의존하는 킥백전압은 감소될 수 있게 되어, 결과적으로 화소전압의 변동량이 감소될 수 있게 된다.
이와 같은 게이트펄스(Vg)는 게이트펄스변조회로(220)를 통해 생성될 수 있게 되는데, 이에 대한 상세한 설명은 후술한다.
타이밍컨트롤러(130)는 예를 들면 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 외부의 호스트 시스템으로부터 수직/수평 동기신호, 데이터 인에이블 신호, 도트 클럭 등의 외부 타이밍신호를 입력받는다.
이와 같은 타이밍신호를 사용하여, 타이밍컨트롤러(130)는 데이터구동회로(120)를 제어하는 데이터제어신호와 게이트구동회로(200)를 제어하는 게이트제어신호를 생성할 수 있다.
여기서, 데이터제어신호는 소스스타트펄스, 소스샘플링클럭, 극성제어신호, 소스출력인에이블신호 등을 포함할 수 있다. 그리고, 게이트제어신호는 게이트스타트펄스, 2n상의 게이트클럭(GCLK), 단일 FLK신호(FLK1), 게이트출력인에이블신호 등을 포함할 수 있다. 여기서, n은 2이상의 자연수이다.
한편, 타이밍컨트롤러(130)는 외부 시스템으로부터 영상데이터를 입력받고 이를 처리하여 데이터구동회로(120)에 공급하게 된다.
데이터구동회로(120)는 예를 들면 다수의 구동IC로 구성될 수 있다. 이와 같은 구동IC는 COG(Chip On Glass) 공정이나 COF(Chip On Film) 공정 등으로 표시패널(110)과 연결되어 대응되는 데이터배선(DL)에 접속될 수 있다.
데이터구동회로(120)는 타이밍컨트롤러(130)로부터 출력된 디지털 영상데이터와 데이터제어신호를 전달받고, 이에 응답하여 아날로그 형태의 데이터전압을 대응되는 데이터배선(DL)에 출력하게 된다. 예를 들면, 데이터제어신호에 따라 입력된 영상데이터를 병렬 형태로 변환하고 이를 정극성/부극성의 데이터전압으로 변환하여 대응되는 데이터배선(DL)에 출력할 수 있게 된다.
한편, 도시하지는 않았지만, 액정표시장치(100)에는 감마전압회로가 구비될 수 있다. 감마전압회로는 감마전압을 생성하여 이를 데이터구동회로(120)에 공급하게 되며, 이와 같이 공급된 감마전압을 사용하여 디지털 영상데이터에 대응되는 아날로그 형태의 데이터전압을 생성할 수 있게 된다.
백라이트(140)는 표시패널(110)의 광원으로서 기능하게 된다. 백라이트(140)로서는 다양한 형태의 광원이 사용될 수 있다. 예를 들면, CCFL(cold cathode fluorescent lamp), EEFL(external electrode fluorescent lamp), LED(light emittinng diode) 등이 사용될 수 있다.
게이트구동회로(200)는 타이밍컨트롤러(130)로부터 공급되는 게이트제어신호에 따라, 게이트펄스(Vg)를 게이트배선(GL)에 순차적으로 공급한다.
게이트구동회로(200)는 이를 구성하는 회로들 중 적어도 일부가 GIP(gate in panel) 방식으로 표시패널(110)의 어레이기판 상에 직접 구성되는 것이 바람직한데, 이에 한정되지는 않는다. 예를 들면, 다수의 구동IC 형태로 표시패널(110)에 연결되도록 구성될 수도 있다. 이하에서는, GIP방식의 게이트구동회로(200)를 예로 들어 설명한다.
게이트구동회로(200)는 게이트쉬프트레지스터(210)와 게이트펄스변조회로(220)를 포함할 수 있다.
게이트쉬프트레지스터(210)는 GIP방식으로 어레이기판의 비표시영역에 직접 형성되며, 게이트배선(GL)의 끝단과 연결된다. 즉, 어레이기판의 표시영역에 어레이소자를 형성하는 공정에서, 비표시영역에는 게이트쉬프트레지스터(210)가 형성될 수 있게 된다.
이와 같은 게이트쉬프트레지스터(210)는 게이트펄스변조회로(220)로부터 출력되는 변조된 게이트클럭(MGCLK)을 쉬프트시켜, 게이트배선(GL)에 게이트펄스(Vg)를 순차적으로 출력하게 된다.
게이트펄스변조회로(220)는 타이밍컨트롤러(130)로부터 2n상의 게이트클럭(GCLK)과 단일 FLK신호(FLK1)를 입력받고, 2n상 게이트클럭(GCLK)을 변조하여 출력하게 된다. 이처럼, 본 발명의 실시예에서는, 2n상의 게이트클럭(GCLK)을 변조함에 있어, 타이밍컨트롤러(130)와 게이트펄스변조회로(220) 사이에는 단일 FLK신호(FLK1)가 전송된다.
이에 따라, FLK신호(FLK1) 전송과 관련된 타이밍컨트롤러(130)의 출력핀과 게이트펄스변조회로(220)의 입력핀과 이들 사이의 전송채널 수가 종래에 비해 획기적으로 절감될 수 있게 되어, 부품비용 절감이 이루어질 수 있게 된다.
이하, 이와 같은 효과를 구현하는 게이트펄스변조회로(220)에 대해 도 3 내지 6을 더욱 참조하여 보다 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 게이트펄스변조회로를 개략적으로 도시한 도면이고, 도 4는 본 발명의 실시예에 따른 게이트펄스변조회로의 FLK쉬프트레지스터를 개략적으로 도시한 도면이고, 도 5는 본 발명의 실시예에 따른 FLK신호와 게이트클럭을 도시한 파형도이고, 도 6은 본 발명의 실시예에 따라 변조된 게이트클럭을 도시한 파형도이다.
이하에서는, 설명의 편의를 위해, 2n상의 게이트클럭(GCLK)의 일예로서 6상의 게이트클럭(GCLK1 내지 GCLK6)이 사용되는 경우를 예로 들어 설명한다.
게이트펄스변조회로(220)는 FLK쉬프트레지스터(230)와 레벨쉬프트부(240)를 포함할 수 있다.
FLK쉬프트레지스터(230)는 단일 FLK신호(FLK1)를 입력받고 이를 순차적으로 쉬프트하여 3상의 FLK신호(FLK1 내지 FLK3)를 출력할 수 있게 된다.
이와 관련하여, 2n상의 게이트클럭(GCLK) 변조를 위해 n상의 FLK신호가 필요하게 된다. 이에 따라, 본 발명의 실시예에서와 같이 6상의 게이트클럭(GCLK1 내지 GCLK6)이 사용되는 경우에는, 3상의 FLK신호(FLK1 내지 FLK3)가 요구된다.
한편, 본 발명의 실시예에 따른 타이밍컨트롤러(130)는 단일 FLK신호(FLK1)를 출력하게 된다. 이와 같이 출력된 단일 FLK신호(FLK1)로부터 3상의 FLK신호(FLK1 내지 FLK3)를 생성하기 위해, 본 발명의 실시예에서는 FLK쉬프트레지스터(230)를 사용하게 된다.
이와 같은 FLK쉬프트레지스터(230)는 n상의 FLK신호를 순차 출력하기 위해, (n-1)개의 쉬프트레지스터스테이지를 구비하게 된다. 따라서, 3상의 FLK신호(FLK1 내지 FLK3)를 출력하기 위해, FLK쉬프트레지스터(230)는 2개의 플립플랍(flipflop)회로로 구성된 제1 및 2쉬프트레지스터스테이지(SRS1, SRS2)를 구비할 수 있게 된다.
이와 같은 경우에, 타이밍컨트롤러(130)로부터 직접 입력된 단일 FLK신호(FLK1)는 별도의 신호 처리 과정 없이, 직접 출력되어 제1FLK신호(FLK1)로 사용될 수 있게 된다.
한편, 제2 및 3FLK신호(FLK2, FLK3)는 제1FLK신호(FLK1)를 순차적으로 지연시킴으로써 발생될 수 있다.
예를 들면, 제1FLK신호(FLK1)는 제1쉬프트레지스터스테이지(SRS1)에 입력되고, 일정 시간 지연된 후 제2FLK신호(FLK2)로서 출력될 수 있게 된다.
이와 마찬가지로, 제2FLK신호(FLK2)는 제2쉬프트레지스터스테이지(SRS2)에 입력되고, 일정 시간 지연된 후 제3FLK신호(FLK3)로서 출력될 수 있게 된다.
이와 같이, 타이밍컨트롤러(130)로부터 입력된 단일 FLK신호(FLK1)에 대해, 이를 쉬프트하여 순차 지연 출력함으로써, 3상의 FLK신호(FLK1 내지 FLK3)를 효과적으로 구현할 수 있게 된다.
한편, 전술한 바와 같은 FLK신호 쉬프트 동작을 수행하기 위해, 쉬트프클럭(SCLK)이 FLK쉬프트레지스터(230)에 입력될 수 있게 된다. 여기서, 쉬프트클럭(SCLK)은 타이밍컨트롤러(130)으로부터 출력될 수 있는데, 이에 한정되지는 않는다.
쉬프트클럭(SCLK)은 제1 및 2쉬프트레지스터스테이지(SRS1, SRS2)에 입력된다. 이와 같은 쉬프트클럭(SCLK)의 클럭펄스에 동기하여 제1FLK신호(FLK1)를 순차자적으로 지연 출력함으로써, 제2 및 3FLK신호(FLK2, FLK3)가 발생된다.
따라서, n상의 FLK신호를 생성함에 있어, FLK신호의 쉬프트 주기(즉, 지연출력 주기)가 ts인 경우에, (ts/n)의 주기로 클럭 펄스를 발생시키는 쉬프트클럭(SCLK)이 사용될 수 있다.
전술한 바와 같은 과정을 통해, 입력된 단일 FLK신호(FLK1)로부터 3상의 FLK신호(FLK1 내지 FLK3)를 출력할 수 있게 된다.
위와 같이 FLK쉬프트레지스터(230)로부터 출력된 3상의 FLK신호(FLK1 내지 FLK3)는 레벨쉬프트부(240)로 입력된다.
레벨쉬프트부(240)에는 타이밍컨트롤러(130)로부터 출력된 6상의 게이트클럭(GCLK1 내지 GCLK6)이 입력된다. 그리고, 게이트하이전압(VGH), 게이트변조하이전압(VGHM), 게이트로우전압(VGL)이 입력된다.
레벨쉬프트부(240)는 입력된 게이트클럭(GCLK)에 대해, 레벨쉬프트 동작과 펄스변조 동작을 수행하게 된다.
레벨쉬프트 동작과 관련하여, 입력된 게이트클럭(GCLK)은 그라운드전압(Vgnd = 0V)과 전원전압(Vcc = 3.3V) 사이에서 스윙하는 신호에 해당된다. 이와 같은 게이트클럭(GCLK)에 대해, 스위칭트랜지스터(TS)를 턴온/오프(turn-on/off)하기 위한 레벨로 레벨쉬프트하는 과정이 수행되게 된다.
예를 들면, 전원전압에 대해서는 스위칭트랜지스터(TS)를 턴온하기 위한 게이트하이전압(VGH)으로 레벨쉬프트하게 된다. 여기서, 게이트하이전압(VGH)은 스위칭트랜지스터(TS)의 문턱전압보다 높은 전압으로서 예를 들면 20V 정도의 레벨을 갖게 된다.
그리고, 그라운드전압에 대해서는 스위칭트랜지스터(TS)를 턴오프하기 위한 게이트로우전압(VGL)으로 레벨쉬프트하게 된다. 여기서, 게이트로우전압(VGL)은 스위칭트랜지스터(TS)의 문턱전압보다 낮은 전압으로서 예를 들면 -5V 정도의 레벨을 갖게 된다.
한편, 킥백전압 감소를 위해, 전술한 바와 같이 게이트클럭(GCLK)의 폴링에지 부분에 대한 변조를 수행하게 된다.
이와 관련하여, 3상의 제1 내지 3FLK신호(FLK1 내지 FLK3)는 각각 제1 내지 3게이트클럭(GCLK1 내지 GCLK3)과 동기화되며, 또한 제4 내지 6게이트클럭(GCLK4 내지 GCLK6)과 동기화되도록 구성될 수 있다.
여기서, FLK신호(FLK1 내지 FLK3)의 폴링에지 타이밍은, 대응되는 게이트클럭의 폴링에지 타이밍보다 변조시간(tm)만큼 빠르게 구성된다.
이에 따라, 게이트클럭은 변조시간 이전까지 하이레벨을 유지하게 되며, 변조시간에서부터 폴링에지까지 하이레벨로부터 변조레벨로 감소하는 형태를 갖도록 변조된다.
도 6을 참조하여 예를 들면, FLK신호(FLK)에 의해 변조된 게이트클럭(MGCLK)에 대해, 라이징에지부터 변조시간(tm) 이전까지 게이트하이전압(VGH)을 유지하게 되며, 그 후 변조시간(tm) 동안 폴링에지까지 게이트하이전압(VGH)은 게이트변조하이전압(VGHM)으로 레벨이 감소하는 형태를 갖게 된다. 그리고, 게이트변조하이전압(VGHM)에 도달하게 되면, 급격하게 게이트로우전압(VGL)으로 떨어지게 된다.
전술한 바와 같이, 레벨쉬프트부(240)를 사용하여, 입력된 6상의 게이트클럭들(GCLK1 내지 GCLK6)에 대해 레벨쉬프트 및 펄스 변조를 수행함으로써, 변조된 6상의 게이트클럭들(MGCLK1 내지 MGCLK6)이 발생될 수 있게 된다.
이와 같이 변조된 게이트클럭(MGCLK)은 게이트쉬프트레지스터(210)에 공급되며, 게이트쉬프트레지스터(210)는 변조된 게이트클럭(MGCLK)을 순차적으로 대응되는 게이트배선(GL)에 출력하게 된다.
전술한 바와 같이, 본 발명의 실시예에 따르면, 타이밍컨트롤러는 단일 FLK를 발생시켜 이를 게이트펄스변조회로에 공급하고, 게이트펄스변조회로는 단일 FLK신호를 쉬프트하여 지연 출력함으로써 n상의 FLK신호를 구현할 수 있게 된다.
이에 따라, FLK신호 전송과 관련된 타이밍컨트롤러의 출력핀과 게이트펄스변조회로의 입력핀과 이들 사이의 전송채널의 수가 종래에 비해 획기적으로 절감될 수 있게 되어, 부품비용 절감이 이루어질 수 있게 된다.
또한, 단일 FLK를 사용함에 따라, 신호 구현이 단순화되는 장점이 발휘될 수 있게 된다.
전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.
230: FLK쉬프트레지스터
FLK1 내지 FLK3: 제1 내지 3FLK신호
SCLK: 쉬프트클럭
SRS1 및 SRS2: 제1 및 2쉬프트레지스터스테이지

Claims (10)

  1. 서로 교차하는 게이트배선 및 데이터배선을 포함하는 표시패널과;
    제1FLK신호와 2n(n은 2이상의 자연수)상의 게이트클럭을 출력하는 타이밍컨트롤러와;
    상기 제1FLK신호를 직접 출력하고, 상기 제1FLK신호를 순차적으로 지연시켜 제2 내지 nFLK신호를 출력하는 FLK쉬프트레지스터와;
    상기 제1 내지 nFLK신호를 사용하여 상기 2n상의 게이트클럭을 변조하는 레벨쉬프트부와;
    상기 변조된 2n상의 게이트클럭을 사용하여 상기 게이트배선에 게이트펄스를 출력하는 게이트쉬프트레지스터
    를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 레벨쉬프트부는, 상기 2n상의 게이트클럭 각각을 게이트하이전압 및 게이트로우전압으로 레벨쉬프트하고, 폴링에지까지의 변조시간 동안 상기 게이트하이전압을 게이트하이변조전압으로 하강시키는
    액정표시장치.
  3. 제 1 항에 있어서,
    상기 FLK쉬프트레지스터는, 상기 제2 내지 nFLK신호를 각각 출력하는 제1 내지 (n-1)쉬프트레지스터스테이지를 포함하는
    액정표시장치.
  4. 제 3 항에 있어서,
    상기 제1 및 (n-1)쉬프트레지스터스테이지는, 입력된 쉬프트클럭에 동기하여 상기 제2 내지 nFLK신호를 순차적으로 출력하는
    액정표시장치.
  5. 제 1 항에 있어서,
    상기 게이트쉬트프레지스터는 GIP 방식으로 상기 표시패널에 직접 형성된
    액정표시장치.
  6. 타이밍컨트롤러에서 제1FLK신호와 2n(n은 2이상의 자연수)상의 게이트클럭을 출력하는 단계와;
    FLK쉬프트레지스터에서, 상기 제1FLK신호를 직접 출력하고, 상기 제1FLK신호를 순차적으로 지연시켜 제2 내지 nFLK신호를 출력하는 단계와;
    레벨쉬프트부에서, 상기 제1 내지 nFLK신호를 사용하여 상기 2n상의 게이트클럭을 변조하는 단계와;
    게이트쉬프트레지스터에서, 상기 변조된 2n상의 게이트클럭을 사용하여 표시패널의 게이트배선에 게이트펄스를 출력하는 단계
    를 포함하는 액정표시장치 구동방법.
  7. 제 6 항에 있어서,
    상기 레벨쉬프트부는, 상기 2n상의 게이트클럭 각각을 게이트하이전압 및 게이트로우전압으로 레벨쉬프트하고, 폴링에지까지의 변조시간 동안 상기 게이트하이전압을 게이트하이변조전압으로 하강시키는
    액정표시장치 구동방법.
  8. 제 6 항에 있어서,
    상기 FLK쉬프트레지스터는, 상기 제2 내지 nFLK신호를 각각 출력하는 제1 내지 (n-1)쉬프트레지스터스테이지를 포함하는
    액정표시장치 구동방법.
  9. 제 8 항에 있어서,
    상기 제1 및 (n-1)쉬프트레지스터스테이지는, 입력된 쉬프트클럭에 동기하여 상기 제2 내지 nFLK신호를 순차적으로 출력하는
    액정표시장치 구동방법.
  10. 제 6 항에 있어서,
    상기 게이트쉬트프레지스터는 GIP 방식으로 상기 표시패널에 직접 형성된
    액정표시장치 구동방법.
KR1020120107850A 2012-09-27 2012-09-27 액정표시장치 및 그 구동방법 KR102049733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120107850A KR102049733B1 (ko) 2012-09-27 2012-09-27 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120107850A KR102049733B1 (ko) 2012-09-27 2012-09-27 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20140041023A true KR20140041023A (ko) 2014-04-04
KR102049733B1 KR102049733B1 (ko) 2019-11-28

Family

ID=50650925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120107850A KR102049733B1 (ko) 2012-09-27 2012-09-27 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR102049733B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037302A (ko) * 2014-09-26 2016-04-06 엘지디스플레이 주식회사 구동회로 및 이를 포함하는 표시장치
WO2020027403A1 (ko) * 2018-08-03 2020-02-06 삼성디스플레이 주식회사 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049592A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR20080060681A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 액정 표시 장치의 게이트 구동 장치 및 방법
KR20110064493A (ko) * 2009-12-08 2011-06-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20110070178A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR20110074352A (ko) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 표시장치와 그 게이트펄스 변조 제어방법
KR20110077868A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 액정 표시장치의 구동장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049592A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR20080060681A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 액정 표시 장치의 게이트 구동 장치 및 방법
KR20110064493A (ko) * 2009-12-08 2011-06-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20110070178A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR20110074352A (ko) * 2009-12-24 2011-06-30 엘지디스플레이 주식회사 표시장치와 그 게이트펄스 변조 제어방법
KR20110077868A (ko) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 액정 표시장치의 구동장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037302A (ko) * 2014-09-26 2016-04-06 엘지디스플레이 주식회사 구동회로 및 이를 포함하는 표시장치
WO2020027403A1 (ko) * 2018-08-03 2020-02-06 삼성디스플레이 주식회사 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
KR20200015874A (ko) * 2018-08-03 2020-02-13 삼성디스플레이 주식회사 클럭 및 전압 발생 회로 및 그것을 포함하는 표시 장치
CN112470210A (zh) * 2018-08-03 2021-03-09 三星显示有限公司 时钟及电压生成电路和包括时钟及电压生成电路的显示装置
US11538415B2 (en) 2018-08-03 2022-12-27 Samsung Display Co., Ltd. Clock and voltage generation circuit and display device including the same

Also Published As

Publication number Publication date
KR102049733B1 (ko) 2019-11-28

Similar Documents

Publication Publication Date Title
US8044908B2 (en) Liquid crystal display device and method of driving the same
KR101324428B1 (ko) 표시장치
KR102156769B1 (ko) 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법
KR101324383B1 (ko) 액정표시장치
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
US8248357B2 (en) Pixel driving circuit and a display device having the same
US20090021502A1 (en) Display device and method for driving the same
KR101808338B1 (ko) 표시장치와 그 게이트펄스 제어방법
KR102050442B1 (ko) 표시 장치
KR20170062573A (ko) 표시 장치
KR20160033351A (ko) 표시장치
US20120038614A1 (en) Display device and driving device
EP3040977B1 (en) Display device
KR20070041829A (ko) 평판표시장치 및 이의 구동방법
KR20110035517A (ko) 액정표시장치
US10283065B2 (en) Display device and driving method thereof
KR102049733B1 (ko) 액정표시장치 및 그 구동방법
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20130072909A (ko) 쉬프트 레지스터와 이를 포함한 표시장치
KR102461388B1 (ko) 게이트 구동부 및 이를 이용한 표시장치
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
KR101609378B1 (ko) 액정표시장치 및 그 구동방법
CN106875903B (zh) 显示装置及其驱动方法
KR20130143335A (ko) 액정표시장치
KR101585691B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right