KR20110064493A - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20110064493A
KR20110064493A KR1020090121137A KR20090121137A KR20110064493A KR 20110064493 A KR20110064493 A KR 20110064493A KR 1020090121137 A KR1020090121137 A KR 1020090121137A KR 20090121137 A KR20090121137 A KR 20090121137A KR 20110064493 A KR20110064493 A KR 20110064493A
Authority
KR
South Korea
Prior art keywords
gate
clock signal
modulation
level shifter
output
Prior art date
Application number
KR1020090121137A
Other languages
English (en)
Other versions
KR101609378B1 (ko
Inventor
김용성
오지환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090121137A priority Critical patent/KR101609378B1/ko
Publication of KR20110064493A publication Critical patent/KR20110064493A/ko
Application granted granted Critical
Publication of KR101609378B1 publication Critical patent/KR101609378B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

본발명은, 액정패널의 어레이기판에 형성되며, 서로 교차하여 화소를 정의하는 게이트배선 및 데이터배선과; 적어도 하나의 입력클럭신호 각각을 레벨쉬프트하여 게이트클럭신호를 출력하는 레벨쉬프터와, 상기 적어도 하나의 입력클럭신호 각각을 반전레벨쉬프트하여 게이트클럭신호를 출력하는 반전레벨쉬프터를 포함하는 레벨쉬프터회로와; 상기 레벨쉬프터회로로부터 출력된 게이트클럭신호를 사용하여 상기 게이트배선에 스캔펄스를 출력하는 게이트구동회로를 포함하는 액정표시장치를 제공한다.

Description

액정표시장치 및 그 구동방법{Liquid crystal display device and method of driving the same}
본발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 액정표시장치 및 그 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기발광소자(OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 널리 사용되고 있다.
액정표시장치로서는, 매트릭스형태로 배치된 화소 각각에 스위칭트랜지스터를 형성한 액티브매트릭스 타입(active matrix type)의 액정표시장치가 현재 보편 적으로 사용되고 있다.
이와 같은 액티브매트릭스 타입의 액정표시장치에서는, 게이트배선이 스캔되면, 스캔펄스가 인가되어 스위칭트랜지스터가 턴온된다. 이에 동기하여, 데이터전압이 데이터배선을 통해 전달되어 해당 화소에 인가된다. 이에 따라, 해당 화소의 화소전극에 데이터전압이 인가되어, 이에 대응되는 빛이 발광된다.
한편, 최근에는, 게이트배선에 스캔펄스를 출력하는 게이트구동회로를 액정패널에 직접 형성하는 방식이 제안되고 있다. 이와 같이 게이트구동회로를 액정패널에 직접 실장하는 방식은, 소위 GIP(gate in panel) 방식이라고 불리운다.
GIP 방식에서는, 레벨쉬프터회로에서 생성된 다수의 게이트클럭신호가 게이트구동회로에 전달된다. 게이트구동회로는, 이와 같이 전달된 다수의 게이트클럭신호를 사용하여, 스캔펄스를 게이트배선에 출력하게 된다.
도 1은 종래의 레벨쉬프터회로를 개략적으로 도시한 도면이고, 도 2는 도 1의 레벨쉬프터회로를 통해 출력되는 게이트클럭신호와, 도 1의 레벨쉬프터회로에 입력되는 변조클럭신호에 대한 타이밍도이다. 여기서, 도 1에서는, 6개의 서로 다른 위상을 갖는 게이트클럭신호(CLK1 내지 CLK6) 즉 6상의 게이트클럭신호(CLK1 내지 CLK6)를 생성하는 레벨쉬프터회로를 도시하였다. 그리고, 도 2의 하단에는, 변조펄스 구간에서의 제 1 게이트클럭신호와 변조클럭신호의 파형을 확대하여 도시하였다.
도시한 바와 같이, 종래의 레벨쉬프터회로(40)에서는, 6상의 게이트클럭신호(CLK1 내지 CLK6)를 출력하기 위해, 동일한 수 즉 6상의 입력클럭신호(GCLK1 내 지 CCLK6)가 입력되어야 한다.
한편, 6상의 게이트클럭신호(CLK1 내지 CLK6) 각각의 게이트펄스의 폴링에지(falling edge) 부분을 변조하기 위해, 3상의 변조클럭신호(FLK1 내지 FLK3)가 입력되어야 한다. 여기서, 제 1 변조클럭신호(FLK1)는 제 1 및 4 게이트클럭신호(CLK1, CLK4)의 변조를 위해 사용되고, 제 2 변조클럭신호(FLK2)는 제 2 및 5 게이트클럭신호(CLK2, CLK5)의 변조를 위해 사용되며, 제 3 변조클럭신호(FLK3)는 제 3 및 6 게이트클럭신호(CLK3, CLK6)의 변조를 위해 사용된다.
이와 같은 변조클럭신호(FLK1 내지 FLK3)에 의해, 대응되는 게이트펄스의 폴링에지 부분에서는, 게이트하이전압(VGH)에서 게이트로우전압(VGL)으로 급격하게 떨어지지 않고, 일정 구간 변조전압(VGHM)으로 강하한 후에 게이트로우전압(VGL)으로 떨어지게 된다.
이와 같은 게이트펄스의 변조는, 화소전극에서의 화소전압 강하를 감소시키고자 함에 있다. 즉, 화소전압의 강하는, 스캔펄스의 폴링에지에서의 전압강하량에 비례하게 된다. 따라서, 위와 같이 게이트펄스의 폴링에지 부분을 변조함에 따라 스캔펄스의 폴링에지 부분 또한 동일한 파형을 갖게 되고, 이에 따라 화소전압의 전압강하량을 감소시킬 수 있게 된다.
한편, 도 1에서의 IVST는 입력게이트스타트펄스에 해당되며, VST는 레벨쉬프트된 게이트스타트펄스에 해당된다.
전술한 바와 같이, 종래의 레벨쉬프터회로는, 출력되는 게이트클럭신호의 수만큼의 입력클럭신호를 필요로 하므로, 출력되는 게이트클럭신호의 수만큼의 입력 클럭신호 입력핀이 구비되어야 한다. 또한, 게이트클럭신호에 대한 변조를 위해, 게이트클럭신호의 수의 반만큼의 변조클럭신호를 필요로 하므로, 출력되는 게이트클럭신호 수의 반만큼의 변조클럭신호 입력핀이 구비되어야 한다.
더욱이, 위와 같은 입력클럭신호와 변조클럭신호를 출력하는 타이밍제어회로 또한, 레벨쉬프터회로의 위와 같은 입력핀의 수만큼의 출력핀을 구비하여야 한다. 그리고, 이와 같은 출력핀과 입력핀을 연결하는 배선패턴이 구비되어야 한다.
이처럼, 종래의 액정표시장치에서는, 타이밍제어회로와 레벨쉬프터회로는 많은 수의 출력핀와 입력핀을 구비하여야 하여야 하며 이를 연결하는 배선패턴 또한 필요로 하게 되는 바, 구동회로가 복잡하게 된다.
더욱이, 많은 수의 입력클럭신호와 변조클럭신호가 생성되어야 하는 바, 이에 따른 EMI(electromagnetic interference)가 증가하게 된다.
본발명은, 구동회로를 간소화하고 EMI를 개선할 수 있는 액정표시장치 및 그 구동방법을 제공하는 데 과제가 있다.
전술한 바와 같은 과제를 달성하기 위해, 본발명은, 액정패널의 어레이기판에 형성되며, 서로 교차하여 화소를 정의하는 게이트배선 및 데이터배선과; 적어도 하나의 입력클럭신호 각각을 레벨쉬프트하여 게이트클럭신호를 출력하는 레벨쉬프터와, 상기 적어도 하나의 입력클럭신호 각각을 반전레벨쉬프트하여 게이트클럭신호를 출력하는 반전레벨쉬프터를 포함하는 레벨쉬프터회로와; 상기 레벨쉬프터회로로부터 출력된 게이트클럭신호를 사용하여 상기 게이트배선에 스캔펄스를 출력하는 게이트구동회로를 포함하는 액정표시장치를 제공한다.
여기서, 상기 레벨쉬프터회로는, 상기 레벨쉬프터와 상기 반전레벨쉬프터 각각의 출력단에 연결된 변조회로를 더욱 포함하고, 상기 변조회로는, 적어도 변조클럭신호의 변조펄스에 응답하여, 대응되는 게이트클럭신호의 게이트펄스의 종료시점을 종점으로 한 변조구간 동안, 상기 게이트펄스의 게이트하이전압이 변조전압으로 강하되도록 할 수 있다.
상기 변조펄스가 출력되는 구간은 상기 변조구간과, 상기 변조구간 이후의 출력타이밍제어구간으로 구분되며, 상기 출력타이밍제어구간의 종료에 동기하여, 대응되는 게이트클럭신호의 게이트펄스의 출력이 시작될 수 있다.
상기 적어도 하나의 입력클럭신호와 변조클럭신호를 상기 레벨쉬프터회로에 출력하는 타이밍제어회로를 더욱 포함할 수 있다.
상기 게이트구동회로는 상기 액정패널의 어레이기판에 형성될 수 있다.
다른 측면에서, 본발명은, 액정패널의 어레이기판에 형성되며, 서로 교차하여 화소를 정의하는 게이트배선 및 데이터배선을 포함하는 액정표시장치의 구동방법에 있어서, 적어도 하나의 입력클럭신호 각각을, 레벨쉬프터를 통해 레벨쉬프트하여 게이트클럭신호를 출력하는 단계와; 상기 적어도 하나의 입력클럭신호 각각을, 반전레벨쉬프터를 통해 반전레벨쉬프트하여 게이트클럭신호를 출력하는 단계와; 게이트구동회로에서, 상기 레벨쉬프터회로로부터 출력된 게이트클럭신호를 사용하여 상기 게이트배선에 스캔펄스를 출력하는 단계를 포함하는 액정표시장치 구동방법을 제공한다.
여기서, 상기 레벨쉬프터와 상기 반전레벨쉬프터 각각으로부터 출력되는 게이트클럭신호의 게이트펄스를, 변조회로를 통해 변조하는 단계를 더욱 포함하며, 상기 변조회로는, 적어도 변조클럭신호의 변조펄스에 응답하여, 대응되는 게이트클럭신호의 게이트펄스의 종료시점을 종점으로 한 변조구간 동안, 상기 게이트펄스의 게이트하이전압이 변조전압으로 강하되도록 할 수 있다.
상기 변조펄스가 출력되는 구간은 상기 변조구간과, 상기 변조구간 이후의 출력타이밍제어구간으로 구분되며, 상기 출력타이밍제어구간의 종료에 동기하여, 대응되는 게이트클럭신호의 게이트펄스의 출력이 시작될 수 있다.
타이밍제어회로로부터, 상기 적어도 하나의 입력클럭신호와 변조클럭신호를 출력하는 단계를 더욱 포함할 수 있다.
상기 게이트구동회로는 상기 액정패널의 어레이기판에 형성될 수 있다.
본발명에서는, 하나의 입력클럭신호에 대해, 이를 두개의 레벨쉬프터에 입력시키게 되는데, 이때 두개의 레벨쉬프터 중 하나는 반전출력을 하도록 구성된다. 이에 따라, 이들 두개의 레벨쉬프터는 서로 반대되는 위상의 출력을 하게 된다. 더 욱이, 본발명에서는, 하나의 변조클럭신호를 사용할 수도 있다.
따라서, 종래에 비해, 입력클럭신호 및 변조클럭신호의 수를 상당 부분 감소시킬 수 있게 된다. 이로 인해, 위와 같은 신호들의 입출력과 관련된, 레벨쉬프터회로의 입력핀의 수와, 타이밍제어회로의 출력핀의 수 또한 상당 부분 감소시킬 수 있게 된다. 또한, 위와 같은 신호들을 전달하는 배선패턴의 수 또한 상당 부분 감소시킬 수 있게 된다. 따라서, 구동회로가 간소화될 수 있게 된다.
더욱이, 입력클럭신호 및 변조클럭신호의 수의 감소로 인해, EMI 또한 감소시킬 수 있게 된다.
이하, 도면을 참조하여 본발명의 실시예를 설명한다.
도 3은 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이고, 도 4는 본발명의 실시예에 따른 화소의 구조를 개략적으로 도시한 도면이다.
도시한 바와 같이, 본발명의 실시예에 따른 액정표시장치(100)는, 액정패널(200)과, 구동회로와, 백라이트(500)를 포함한다. 구동회로는, 타이밍제어회로(310)와, 게이트구동회로(320)와, 데이터구동회로(330)와, 감마기준전압발생회로(340)와, 레벨쉬프터회로(400)를 포함한다.
액정패널(200)은, 서로 마주하는 두개의 기판, 예를 들면 어레이기판과 대향 기판과 이들 두 기판 사이에 위치하는 액정층을 포함한다.
액정패널(200)의 어레이기판에는, 제 1 방향을 따라 연장된 다수의 게이트배선(GL)과, 제 2 방향을 따라 연장된 다수의 데이터배선(DL)이 교차하여, 매트릭스(matrix) 형태로 배치된 다수의 화소(P)가 정의된다.
도 4를 참조하면, 각 화소(P)에는, 게이트배선 및 데이터배선(GL, DL)과 연결된 스위칭트랜지스터(TS)가 형성되어 있다. 스위칭트랜지스터(TS)는 화소전극과 연결되어 있다. 한편, 화소전극에 대응하여 공통전극이 형성되며, 이들 화소전극과 공통전극 사이에 전계가 형성되어 액정을 구동하게 된다. 화소전극과 공통전극 그리고 이들 전극 사이에 위치하는 액정은 액정커패시터(Clc)를 구성하게 된다. 한편, 각 화소(P)에는, 스토리지커패시터(Cst)가 더욱 구성되며, 이는 화소전극에 인가된 데이터전압을 다음 프레임까지 저장하는 역할을 하게 된다.
타이밍제어회로(310)는 TV시스템이나 비디오카드와 같은 외부시스템으로부터 제어신호와, 영상데이터(Data)를 입력받게 된다.
타이밍제어회로(310)는 입력된 제어신호를 사용하여, 데이터구동회로(330)를 제어하기 위한 데이터제어신호(DCS)를 생성한다. 그리고, 타이밍제어회로(310)는, 레벨쉬프터회로(400)에 적어도 하나의 입력클럭신호(GCLK1 내지 GCLK3)와 변조클럭신호(FLK)를 공급한다. 더욱이, 타이밍제어회로(310)는, 입력게이트스타트펄스(IVST)를 레벨쉬프터회로(400)에 공급할 수 있다.
감마기준전압발생회로(340)는, 고전위전압과 저전위전압을 분압하여 다수의 감마기준전압(Vgamma)을 생성하고, 이를 데이터구동회로(330)에 공급한다.
게이트구동회로(320)는, 레벨쉬프터회로(400)로부터 공급되는 게이트클럭신호(CLK1 내지 CLK6)를 사용하여, 다수의 게이트배선(GL)에 스캔펄스를 순차적으로 인가하게 된다. 예를 들면, 매 프레임마다 다수의 게이트배선(GL)을 순차적으로 스캔하고, 각 스캔구간 동안에는 게이트배선(GL)에 스캔펄스를 출력하게 된다. 이에 따라, 스캔펄스의 턴온전압 예를 들면 게이트하이전압에 응답하여, 스위칭트랜지스터(TS)는 턴온된다. 한편, 다음 프레임의 스캔구간까지는 게이트배선(GL)에 턴오프전압 예를 들면 게이트로우전압이 공급된다. 이처럼, 게이트로우전압이 공급되는 구간 동안에는, 스위칭트랜지스터(TS)는 턴오프된다.
한편, 게이트구동회로(320)는, 레벨쉬프터회로(400)로부터 공급되는 게이트스타트펄스(VST)에 응답하여, 첫번째 위치하는 게이트배선(GL)에 대한 스캔을 시작하게 된다. 이처럼, 게이트스타트펄스(VST)는, 하나의 프레임에서, 게이트배선(GL)에 대한 첫번째 스캔을 알리는 역할을 하게 된다. 한편, 게이트스타트펄스(VST)는, 입력게이트스타트펄스(IVST)의 전압레벨을 레벨쉬프트한 신호에 해당된다.
이와 같이, 게이트배선(GL)에 스캔펄스를 출력하기 위해, 게이트구동회로(320)는 쉬프트레지스터회로를 포함할 수 있게 된다. 쉬프트레지스터회로는, 게이트배선(GL) 각각에 대응되어 스캔펄스를 출력하는 쉬프터레지스터단을 포함할 수 있다.
이와 같은 게이트구동회로(320)는, GIP방식을 통해, 액정패널(200)의 어레이기판에 직접 형성될 수 있다. 예를 들면, 어레이기판의 게이트배선 및 데이터배선(GL, DL)과 스위칭트랜지스터(TS) 등을 포함하는 어레이소자를 표시영역 에 형성하는 과정에서, 게이트구동회로(320)를 어레이기판의 비표시영역에 직접 형성할 수 있게 된다. 물론, 위와 같은 게이트구동회로(320)는, 액정패널(200)의 외부에 IC소자의 형태로 구성될 수도 있다.
데이터구동회로(330)는, 타이밍제어회로(310)로부터 공급되는 데이터제어신호(DCS)에 응답하여, 데이터전압을 다수의 데이터배선(DL)에 공급하게 된다. 예를 들면, 입력된 감마기준전압들(Vgamma)에 대해, 분압회로를 통해 분압하여, 계조전압들을 생성하게 된다. 이와 같은 계조전압들은, 영상데이터(Data)가 가질 수 있는 계조들 각각에 대응된다. 따라서, 데이터구동회로(330)는, 입력된 영상데이터(Data)의 계조에 대응되는 계조전압을 데이터전압으로 하여 해당 데이터배선(DL)에 출력하게 된다. 이와 같은 데이터전압은, 게이트배선(GL)의 스캔에 동기하여 출력되고, 스캔된 행라인에 위치한 해당 화소(P)에 입력된다.
백라이트(500)는, 빛을 액정패널(200)에 공급하는 역할을 하게 된다. 백라이트(500)로서, 냉음극관형광램프(cold cathode fluorescent lamp: CCFL), 외부전극형광램프(external electrode fluorescent lamp: EEFL), 발광다이오드(light emitting diode: LED)가 사용될 수 있다.
레벨쉬프터회로(400)는, 타이밍제어회로(310)로부터 적어도 하나의 입력클럭신호(GCLK1 내지 GCLK3)와 변조클럭신호(FLK)를 입력받고, 이에 응답하여 입력클럭신호(GCLK1 내지 GCLK3)의 수의 두배만큼의 게이트클럭신호(CLK1 내지 CLK6)를 생성하여 게이트구동회로(320)에 공급하게 된다. 이에 대해 도 5 내지 7을 더욱 참조하여 보다 상세하게 설명한다.
도 5는 본발명의 실시예에 따른 레벨쉬프터회로를 개략적으로 도시한 도면이고, 도 6은 본발명의 실시예에 따라 게이트클럭신호를 생성하는 레벨쉬프터와 변조회로를 개략적으로 도시한 도면이고, 도 7은 본발명의 실시예에 따라 생성된 게이트클럭신호와 변조클럭신호의 타이밍도이다. 한편, 도 7의 하단에는, 변조펄스 구간에서의 제 1 및 4 게이트클럭신호와 변조클럭신호의 파형을 확대하여 도시하였다.
여기서, 설명의 편의를 위해, 적어도 하나의 입력클럭신호로서 n상(n-phase, n은 1 이상의 자연수) 예를 들면 3상의 입력클럭신호(GCLK1 내지 GCLK3)가 입력되고, 다수의 게이트클럭신호로서 2n상 예를 들면 6상의 게이트클럭신호(CLK1 내지 CLK6)가 출력되는 것을 예로 들어 설명한다.
도 5를 참조하면, 레벨쉬프터회로(400)는, 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)를 입력받는 3개의 입력핀과, 제 1 내지 6 게이트클럭신호(CLK1 내지 GCLK6)를 출력하는 6개의 출력핀을 구비할 수 있다.
또한, 레벨쉬프터회로(400)는, 변조클럭신호(FLK)를 입력받는 1개의 입력핀을 더욱 구비할 수 있다. 더욱이, 레벨쉬프터회로(400)는, 입력게이트스타트펄스(IVST)를 입력받는 1개의 입력핀을 구비할 수 있다. 물론, 그 외의 다른 신호가 입력되는 경우에는, 해당 신호에 대한 입력핀이 더욱 구비될 수 있다.
한편, 레벨쉬프터회로(400)에 위와 같은 신호들(GCLK1 내지 GCLK3, FLK)을 출력하는 타이밍제어회로(310)는, 레벨쉬프터회로(400)의 입력핀들에 대응하는 출 력핀들을 구비할 수 있게 된다.
레벨쉬프터회로(400)는, 다수의 레벨쉬프터 예를 들면 제 1 내지 3 레벨쉬프터(LS1 내지 LS3)와 제 1 내지 3 반전레벨쉬프터(LSI1 내지 LSI3)를 포함할 수 있다. 이와 같은 레벨쉬프터(LS1 내지 LS3) 및 반전레벨쉬프터(LSI1 내지 LSI3)는, 입력클럭신호(GCLK1 내지 GCLK3)의 전압레벨을 쉬프트하는 기능을 하게 된다.
여기서, 제 1 입력클럭신호(GCLK1)는 제 1 레벨쉬프터 및 제 1 반전레벨쉬프터(LS1, LSI1)에 입력된다. 그리고, 제 2 입력클럭신호(GCLK2)는 제 2 레벨쉬프터 및 제 2 반전레벨쉬프터(LS2, LSI2)에 입력되며, 제 3 입력클럭신호(GCLK3)는 제 3 레벨쉬프터 및 제 3 반전레벨쉬프터(LS3, LSI3)에 입력된다.
이와 같이 입력된 입력클럭신호들(GCLK1 내지 GCLK3)에 대해, 제 1 내지 3 레벨쉬프터(LS1 내지 LS3)는 동일한 방향으로 레벨쉬프트를 수행하게 된다. 예를 들면, 제 1 내지 3 레벨쉬프터(LS1 내지 LS3)는, 입력클럭신호(GCLK1 내지 GCLK3)가 하이전압인 경우에 이를 게이트하이전압(VGH)으로, 로우전압인 경우에 이를 게이트로우전압(VGL)으로 레벨쉬프트 하게 된다.
한편, 입력클럭신호들(GCLK1 내지 GCLK3)에 대해, 제 1 내지 3 반전레벨쉬프터(LSI1 내지 LSI3)는 반대 방향으로 레벨쉬프트를 수행하게 된다. 예를 들면, 제 1 내지 3 반전레벨쉬프터(LSI1 내지 LSI3)는, 입력클럭신호(GCLK1 내지 GCLK3)가 하이전압인 경우에 이를 게이트로우전압(VGL)으로, 로우전압인 경우에 이를 게이트하이전압(VGH)으로 반전레벨쉬프트를 하게 된다.
이를 위해, 제 1 내지 3 반전레벨쉬프터(LSI1 내지 LSI3)는, 반전출력단을 가질 수 있다. 예를 들면, 제 1 레벨쉬프터 및 제 1 반전레벨쉬프터(LS1, LSI1)는 동일한 제 1 입력클럭신호(GCLK1)를 입력받게 되나, 제 1 반전레벨쉬프터(LSI1)는 반전출력단을 갖게 되므로, 제 1 레벨쉬프터(LS1)와는 위상이 서로 반대가 되는 전압을 출력하게 된다.
이와 유사하게, 제 2 레벨쉬프터 및 제 2 반전레벨쉬프터(LS2, LSI2)는 동일한 제 2 입력클럭신호(GCLK2)를 입력받게 되나, 제 2 반전레벨쉬프터(LSI2)는 반전출력단을 갖게 되므로, 제 2 레벨쉬프터(LS2)와는 위상이 서로 반대가 되는 전압을 출력하게 된다.
마찬가지로, 제 3 레벨쉬프터 및 제 3 반전레벨쉬프터(LS3, LSI3)는 동일한 제 3 입력클럭신호(GCLK3)를 입력받게 되나, 제 3 반전레벨쉬프터(LSI3)는 반전출력단을 갖게 되므로, 제 3 레벨쉬프터(LS3)와는 서로 위상이 반대가 되는 전압을 출력하게 된다.
전술한 바와 같이, 하나의 입력클럭신호(GCLK)에 대해, 이를 두개의 레벨쉬프터(LS, LSI)에 입력시키게 되는데, 이때 두개의 레벨쉬프터(LS, LSI) 중 하나는 반전출력을 하도록 구성된다. 이에 따라, 이들 두개의 레벨쉬프터(LS, LSI)는 서로 반대되는 위상의 출력을 하게 된다.
따라서, 종래에 비해, 입력클럭신호(GCLK)의 수를 반만큼 감소시킬 수 있게 된다. 이로 인해, 레벨쉬프터회로(400)에 구비된 입력클럭신호(GCLK)에 대한 입력핀의 수 또한 반만큼 감소시킬 수 있게 된다. 그리고, 타이밍제어회로(310)에 구비된 입력클럭신호(GCLK)에 대한 출력핀의 수 또한 반만큼 감소시킬 수 있게 된다. 또한, 입력클럭신호(GCLK)를, 타이밍제어회로(310)로부터 레벨쉬프터회로(400)에 전달하는 배선패턴의 수 또한 반만큼 감소시킬 수 있게 된다. 따라서, 구동회로가 간소화될 수 있게 된다.
더욱이, 입력클럭신호(GCLK)의 수의 감소로 인해, EMI 또한 감소시킬 수 있게 된다.
한편, 레벨쉬프터회로(400)는, 게이트클럭신호(CLK1 내지 CLK6)의 게이트펄스의 종료시점 예를 들면 폴링에지 부분의 파형을 변조하는 변조회로(GPM)를 더욱 포함할 수 있다. 이와 관련하여, 제 1 게이트클럭신호(CLK1)에 대한 변조를 예로 들어 설명한다.
도 6을 참조하면, 변조회로(GPM)는 스위칭소자로서 트랜지스터(T)와, 트랜지스터(T)의 스위칭동작을 제어하는 제어회로(CC)를 포함할 수 있다. 그리고, 제어회로(CC)는 앤드게이트(AG)와 제어부(CP)를 포함할 수 있다.
제어회로(CC)는, 적어도 변조클럭신호(FLK)에 응답하여 스위칭신호(S)를 출력하게 된다. 이와 같은 스위칭신호(S)에 응답하여, 트랜지스터(T)는 턴온/턴오프 동작을 하게 된다.
이와 관련하여, 트랜지스터(T)가 N타입(negative type)인 경우를 예로 들어 설명한다. 이와 같은 경우에, 변조클럭신호(FLK)의 변조펄스가 출력되는 구간(T) 중 적어도 일부 구간 동안, 변조펄스에 응답하여 스위칭신호(S)로서 하이전압이 출력된다. 이에 따라, 트랜지스터(T)는 턴온되고, 트랜지스터(T)의 소스전극에 인가 되는 변조전압(VGHM)은, 트랜지스터(T)를 통해 제 1 레벨쉬프터(LS1)의 출력배선(OL)에 인가되게 된다. 여기서, 변조전압(VGHM)은, 게이트하이전압(VGH)보다 낮은 전압레벨을 갖게 되며, 게이트로우전압(VGL)보다는 높은 전압레벨을 갖게 된다.
이처럼, 트랜지스터(T)의 턴온 동작은, 게이트펄스의 폴링에지 부분에서 수행되게 된다. 예를 들면, 게이트펄스의 출력 종료시점을 종점으로 하여, 일정 구간(TM) 동안, 트랜지스터(T)의 턴온 동작이 수행된다. 이와 같이, 트랜지스터(T)가 턴온되는 구간(TM) 동안, 게이트펄스의 게이트하이전압(VGH)은, 변조전압(VGHM)으로 강하되게 된다.
이처럼, 트랜지스터(T)가 턴온되는 구간(TM) 동안 게이트하이전압(VGH)이 변조전압(VGHM)으로 강하된 후에, 변조전압(VGHM)은 게이트로우전압(VGL)로 강하되게 된다.
위와 같은 게이트펄스의 변조를 통해, 액정패널(200)에 위치하는 화소에서의 화소전압에 대한 전압강하는 감소될 수 있게 된다. 이와 관련하여, 이와 같이 변조된 게이트펄스를 사용하여, 게이트구동회로(320)를 통해, 스캔펄스가 게이트배선(GL)에 출력되게 된다. 따라서, 스캔펄스에서의 폴링에지 부분에서는, 게이트하이전압(VGH)이 게이트로우전압으로 곧바로 강하하지 않고, 변조전압(VGHM)을 거쳐 강하하게 됨에 따라, 화소전압의 전압강하는 완화될 수 있게 된다.
한편, 위와 같은 게이트펄스의 변조와 관련하여, 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)가, 게이트펄스의 변조에 영향을 주도록 구성될 수 있다. 예를 들면, 변조클럭신호(FLK)에서 변조펄스가 발생하고, 또한 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3) 모두에서 입력펄스가 발생하는 경우에, 스위칭신호(S)는 하이전압을 갖게 되고, 이에 따라 트랜지스터(T)는 턴온될 수 있다.
여기서, 변조클럭신호(FLK)의 변조펄스가 출력되는 구간(T)은 예를 들면 로우전압을 갖는 구간에 해당되며, 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)의 입력펄스가 출력되는 구간은 예를 들면 하이전압을 갖는 구간에 해당된다. 따라서, 변조펄스의 출력 구간(T) 중, 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3) 모두의 입력펄스가 출력되는 구간(TM) 동안, 게이트펄스에 대한 변조가 수행될 수 있다.
이와 같은 방식으로 게이트펄스를 변조하기 위해, 제어회로(CC)는 앤드게이트(AG)와 제어부(CP)를 포함할 수 있다. 예를 들면, 앤드게이트(AG)는, 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)를 입력받고, 이들에 대한 앤드연산을 수행하여 제어부(CP)에 출력하게 된다. 이때, 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)가 논리값 "1"을 갖는 경우 즉 하이전압을 갖는 경우에, 앤드게이트(AG)는 논리값 "1"을 출력하게 된다. 한편, 제어부(CP)는 변조클럭신호(FLK)와 앤드게이트(AG)의 출력값에 따라 스위칭신호(S)의 출력값을 결정하게 된다. 이때, 앤드게이트(AG)의 출력값이 "1"의 논리값을 갖고, 변조클럭신호(FLK)가 논리값 "0"을 갖는 경우 즉 로우전압을 갖는 경우에, 제어부(CP)는 하이전압을 갖는 스위칭신호(S)를 출력하여 트랜지스터(T)를 턴온시키게 된다.
전술한 바와 같은 변조회로(GPM)는, 제 2 내지 6 게이트클럭신호(CLK2 내지 CLK6)를 변조하기 위해, 제 2 및 3 레벨쉬프터(LS2, LS3)와 제 1 내지 3 반전레벨 쉬프터(LSI1 내지 LSI3)의 출력단 각각에 대응되도록 구성될 수 있다. 한편, 이와 같은 경우에, 제 2 레벨쉬프터(LS2)에 연결된 변조회로에도 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)가 입력될 것인데, 여기서 제 1 입력클럭신호(GCLK1)의 위상을 반전시키는 반전입력단이 해당 변조회로에 구비될 수 있다. 이와 같이 반전입력단이 구비됨으로써, 제 2 레벨쉬프터(LS2)에 연결된 변조회로의 앤드게이트(AG)를 통해 논리값 "1"이 출력될 수 있게 되며, 대응되는 변조펄스에 따라 제 2 게이트클럭신호(CLK2)에 대한 변조를 수행할 수 있게 될 것이다. 그리고, 제 3 레벨쉬프터(LS3)에 연결된 변조회로에도 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)가 입력될 것이며, 여기서는 제 1 및 2 입력클럭신호(GCLK1, GCLK2)의 위상을 반전시키는 반전입력단이 해당 변조회로에 구비될 수 있다. 또한, 제 1 반전레벨쉬프터(LSI1)에 연결된 변조회로에도 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)가 입력될 것이며, 여기서는 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)의 위상을 반전시키는 반전입력단이 해당 변조회로에 구비될 수 있다. 또한, 제 2 반전레벨쉬프터(LSI2)에 연결된 변조회로에도 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)가 입력될 것이며, 여기서는 제 2 및 3 입력클럭신호(GCLK2, GCLK3)의 위상을 반전시키는 반전입력단이 해당 변조회로에 구비될 수 있다. 또한, 제 3 반전레벨쉬프터(LSI3)에 연결된 변조회로에도 제 1 내지 3 입력클럭신호(GCLK1 내지 GCLK3)가 입력될 것이며, 여기서는 제 3 입력클럭신호(GCLK3)의 위상을 반전시키는 반전입력단이 해당 변조회로에 구비될 수 있을 것이다.
위와 같이, 제 1 내지 3 레벨쉬프터(LS1 내지 LS4)와 제 1 내지 3 반전레벨 쉬프터(LSI1 내지 LSI3) 각각에 대응되는 변조회로들에 대해, 동일한 하나의 변조클럭신호(FLK)가 입력될 수 있다. 이와 같은 경우에, 변조클럭신호(FLK)의 변조펄스들은, 대응되는 게이트클럭신호들에 대한 변조 타이밍에 맞게, 적절하게 출력될 수 있다.
한편, 전술한 제 1 내지 3 레벨쉬프터(LS1 내지 LS3)와 제 1 내지 3 반전레벨쉬프터(LSI1 내지 LSI3)에 연결된 변조회로에 대한 구성과 입력클럭신호와 동작등은 일예로서, 필요에 따라 다양한 변경이 가능함은 자명하다.
한편, 본발명의 실시예에서의 변조클럭신호(FLK)는, 전술한 게이트펄스의 변조에 대한 제어뿐만 아니라, 게이트펄스의 출력 타이밍에 대한 제어와도 관련될 수 있다.
이와 관련하여, 도 7을 참조하면, 변조클럭신호의 변조펄스의 폭 즉 변조펄스의 출력 구간(T)은, 전반부에 위치하는 구간 예를 들면 변조구간(TM)과, 후반부에 위치하는 구간 예를 들면 출력타이밍제어구간(TO)으로 구분될 수 있다.
변조구간(TM)은, 앞서 설명한 바와 같이, 게이트펄스의 변조가 수행되는 구간으로서, 이와 같은 변조구간(TM) 동안 대응되는 게이트펄스에 대한 파형 변조가 수행되게 된다.
한편, 출력타이밍제어구간(TO)과 관련하여, 출력타이밍제어구간(TO)의 종료 시점 즉 변조펄스의 종료시점에 동기하여, 게이트펄스의 출력 시작 즉 라이징 에지가 발생하게 된다. 다시 말하면, 게이트펄스는 타이밍구간의 종료 시점에 동기하여 출력되게 된다. 이처럼, 변조클럭신호는, 게이트펄스의 출력 인에이블(enable)신호로서 기능할 수 있게 된다.
이와 관련하여, 제 1 및 4 게이트클럭신호(CLK1, CLK4)를 예로 들어 보다 상세하게 설명한다. 제 1 게이트클럭신호(CLK1)의 게이트펄스에 대해, 변조구간(TM) 동안 폴링에지 부분에 대한 변조가 수행되어, 해당 게이트펄스에 대한 출력이 종료하게 된다. 여기서, 제 1 게이트클럭신호(CLK)의 출력 종료는, 제 1 입력클럭신호(GCLK1)의 입력펄스의 종료에 따라 이루어지게 된다.
이와 같이, 제 1 입력클럭신호(GCLK1)의 입력펄스가 종료되면, 제 1 입력클럭신호(GCLK1)는 로우전압을 갖게 되며, 이에 따라 제 1 게이트클럭신호(GCLK1) 또한 게이트로우전압을 갖게 된다. 이때, 단순히, 제 1 반전레벨쉬프터(LSI1)가 제 1 입력클럭신호(GCLK1)의 반전레벨쉬프트를 수행하게 된다면, 제 4 게이트클럭신호(CLK4)는 게이트하이전압을 갖는 게이트펄스가 출력되어야 할 것이다.
그런데, 변조펄스에 의해, 제 4 게이트클럭신호(CLK4)의 게이트펄스는, 출력타이밍제어구간(TO) 동안 게이트펄스의 출력을 시작하지 않고 게이트로우전압 상태를 유지하게 된다. 그리고, 출력타이밍제어구간(TO)이 종료되면, 이에 동기하여, 게이트로우전압에서 게이트하이전압으로 전압상승이 발생하면서 게이트하이전압이 출력되게 된다.
이처럼, 변조클럭신호(FLK)는, 게이트펄스에 대한 파형변조뿐만 아니라, 게이트펄스의 출력 시작시점에 대한 타이밍을 제어하는 기능을 하게 된다. 이와 같은 게이트펄스에 대한 타이밍 제어는, 게이트펄스의 출력 구간 즉 출력 폭에 대한 제어를 수반하게 될 것이다.
전술한 바와 같이, 변조펄스를 통한 제 1 및 4 게이트클럭신호(CLK1, CLK4)의 파형 변조 및 출력 타이밍 제어는, 제 2 및 5 게이트클럭신호(CLK2, CLK5)와 제 3 및 6 게이트클럭신호(CLK3, CLK6)에 대해서도 동일하게 적용될 수 있다. 예를 들면, 변조펄스의 타이밍을 적절하게 조절함으로써, 제 1 내지 6 게이트클럭신호(CLK1 내지 CLK6)에 대한 파형 변조 및 출력 타이밍을 제어할 수 있게 된다.
전술한 바와 같이, 본발명의 실시예에서는, 하나의 변조클럭신호(FLK)를 사용할 수 있게 됨에 따라, 종래에 비해, 변조클럭신호(FLK)의 수를 1/3만큼 감소시킬 수 있게 된다. 이로 인해, 레벨쉬프터회로(400)에 구비된 변조클럭신호에 대한 입력핀의 수 또한 1/3만큼 감소시킬 수 있게 된다. 또한, 타이밍제어회로(310)에 구비된 변조클럭신호에 대한 출력핀의 수 또한 1/3만큼 감소시킬 수 있게 된다. 또한, 변조클럭신호(FLK)를, 타이밍제어회로(310)로부터 레벨쉬프터회로(400)에 전달하는 배선패턴의 수 또한 1/3만큼 감소시킬 수 있게 된다. 따라서, 구동회로가 간소화될 수 있게 된다.
더욱이, 변조클럭신호(FLK)의 수의 감소로 인해, EMI 또한 감소시킬 수 있게 된다.
한편, 전술한 본발명의 실시예에서는, 하나의 변조클럭신호를 사용하는 경우를 예로 들어 설명하였으나, 필요에 따라, 다수의 변조클럭신호가 사용될 수도 있 다.
전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.
도 1은 종래의 레벨쉬프터회로를 개략적으로 도시한 도면.
도 2는 도 1의 레벨쉬프터회로를 통해 출력되는 게이트클럭신호와, 도 1의 레벨쉬프터회로에 입력되는 변조클럭신호에 대한 타이밍도.
도 3은 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면.
도 4는 본발명의 실시예에 따른 화소의 구조를 개략적으로 도시한 도면.
도 5는 본발명의 실시예에 따른 레벨쉬프터회로를 개략적으로 도시한 도면.
도 6은 본발명의 실시예에 따라 게이트클럭신호를 생성하는 레벨쉬프터와 변조회로를 개략적으로 도시한 도면.
도 7은 본발명의 실시예에 따라 생성된 게이트클럭신호와 변조클럭신호의 타이밍도.
< 도면의 주요부분에 대한 부호의 설명 >
400 : 레벨쉬프터회로
GCLK1 내지 GCLK3 : 제 1 내지 3 입력클럭신호
CLK1 내지 CLK6 : 제 1 내지 6 게이트클럭신호
LS1 내지 LS3 : 제 1 내지 3 레벨쉬프터
LSI1 내지 LSI3 : 제 1 내지 3 반전레벨쉬프터
IVST : 입력게이트스타트펄스
VST : 게이트스타트펄스

Claims (10)

  1. 액정패널의 어레이기판에 형성되며, 서로 교차하여 화소를 정의하는 게이트배선 및 데이터배선과;
    적어도 하나의 입력클럭신호 각각을 레벨쉬프트하여 게이트클럭신호를 출력하는 레벨쉬프터와, 상기 적어도 하나의 입력클럭신호 각각을 반전레벨쉬프트하여 게이트클럭신호를 출력하는 반전레벨쉬프터를 포함하는 레벨쉬프터회로와;
    상기 레벨쉬프터회로로부터 출력된 게이트클럭신호를 사용하여 상기 게이트배선에 스캔펄스를 출력하는 게이트구동회로
    를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 레벨쉬프터회로는, 상기 레벨쉬프터와 상기 반전레벨쉬프터 각각의 출력단에 연결된 변조회로를 더욱 포함하고,
    상기 변조회로는, 적어도 변조클럭신호의 변조펄스에 응답하여, 대응되는 게이트클럭신호의 게이트펄스의 종료시점을 종점으로 한 변조구간 동안, 상기 게이트펄스의 게이트하이전압이 변조전압으로 강하되도록 하는
    액정표시장치.
  3. 제 2 항에 있어서,
    상기 변조펄스가 출력되는 구간은 상기 변조구간과, 상기 변조구간 이후의 출력타이밍제어구간으로 구분되며,
    상기 출력타이밍제어구간의 종료에 동기하여, 대응되는 게이트클럭신호의 게이트펄스의 출력이 시작되는
    액정표시장치.
  4. 제 2 항에 있어서,
    상기 적어도 하나의 입력클럭신호와 변조클럭신호를 상기 레벨쉬프터회로에 출력하는 타이밍제어회로를 더욱 포함하는
    액정표시장치.
  5. 제 1 항에 있어서,
    상기 게이트구동회로는 상기 액정패널의 어레이기판에 형성되는
    액정표시장치.
  6. 액정패널의 어레이기판에 형성되며, 서로 교차하여 화소를 정의하는 게이트배선 및 데이터배선을 포함하는 액정표시장치의 구동방법에 있어서,
    적어도 하나의 입력클럭신호 각각을, 레벨쉬프터를 통해 레벨쉬프트하여 게이트클럭신호를 출력하는 단계와;
    상기 적어도 하나의 입력클럭신호 각각을, 반전레벨쉬프터를 통해 반전레벨쉬프트하여 게이트클럭신호를 출력하는 단계와;
    게이트구동회로에서, 상기 레벨쉬프터회로로부터 출력된 게이트클럭신호를 사용하여 상기 게이트배선에 스캔펄스를 출력하는 단계
    를 포함하는 액정표시장치 구동방법.
  7. 제 6 항에 있어서,
    상기 레벨쉬프터와 상기 반전레벨쉬프터 각각으로부터 출력되는 게이트클럭신호의 게이트펄스를, 변조회로를 통해 변조하는 단계를 더욱 포함하며,
    상기 변조회로는, 적어도 변조클럭신호의 변조펄스에 응답하여, 대응되는 게이트클럭신호의 게이트펄스의 종료시점을 종점으로 한 변조구간 동안, 상기 게이트펄스의 게이트하이전압이 변조전압으로 강하되도록 하는
    액정표시장치 구동방법.
  8. 제 7 항에 있어서,
    상기 변조펄스가 출력되는 구간은 상기 변조구간과, 상기 변조구간 이후의 출력타이밍제어구간으로 구분되며,
    상기 출력타이밍제어구간의 종료에 동기하여, 대응되는 게이트클럭신호의 게이트펄스의 출력이 시작되는
    액정표시장치 구동방법.
  9. 제 7 항에 있어서,
    타이밍제어회로로부터, 상기 적어도 하나의 입력클럭신호와 변조클럭신호를 출력하는 단계를 더욱 포함하는
    액정표시장치 구동방법.
  10. 제 6 항에 있어서,
    상기 게이트구동회로는 상기 액정패널의 어레이기판에 형성되는
    액정표시장치 구동방법.
KR1020090121137A 2009-12-08 2009-12-08 액정표시장치 및 그 구동방법 KR101609378B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090121137A KR101609378B1 (ko) 2009-12-08 2009-12-08 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121137A KR101609378B1 (ko) 2009-12-08 2009-12-08 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20110064493A true KR20110064493A (ko) 2011-06-15
KR101609378B1 KR101609378B1 (ko) 2016-04-20

Family

ID=44397925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121137A KR101609378B1 (ko) 2009-12-08 2009-12-08 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR101609378B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140041023A (ko) * 2012-09-27 2014-04-04 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US11195473B2 (en) 2019-09-26 2021-12-07 Lg Display Co., Ltd. Display device using inverted signal and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140041023A (ko) * 2012-09-27 2014-04-04 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US11195473B2 (en) 2019-09-26 2021-12-07 Lg Display Co., Ltd. Display device using inverted signal and driving method thereof

Also Published As

Publication number Publication date
KR101609378B1 (ko) 2016-04-20

Similar Documents

Publication Publication Date Title
US11308872B2 (en) OLED display panel for minimizing area of internalconnection line part for connecting GIP dirving circuit located in active area and OLED display device comprising the same
US8044908B2 (en) Liquid crystal display device and method of driving the same
US20200005726A1 (en) Electro-optical device and electronic device
CN102376252B (zh) 平板显示设备及其驱动方法
US8248357B2 (en) Pixel driving circuit and a display device having the same
KR101281926B1 (ko) 액정표시장치
US8723853B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
KR101385206B1 (ko) 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치
US8102352B2 (en) Liquid crystal display device and data driving circuit thereof
US20010033278A1 (en) Display device driving circuit, driving method of display device, and image display device
WO2013168603A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
KR20070121318A (ko) 액정표시장치 및 이의 구동방법
KR101404545B1 (ko) 표시 장치의 구동 장치 및 구동 방법과 표시 장치
US20140375627A1 (en) Display device and driving method thereof
KR20110048685A (ko) 액정표시장치 및 그 구동방법
US20110254882A1 (en) Display device
KR100864497B1 (ko) 액정 표시 장치
JP2011232568A (ja) 電気光学装置及び電子機器
US8867243B2 (en) DC-DC converter for liquid crystal display device
KR101609378B1 (ko) 액정표시장치 및 그 구동방법
KR20070079422A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR20110053015A (ko) 액정표시장치 및 그 구동방법
KR102049733B1 (ko) 액정표시장치 및 그 구동방법
US11847990B2 (en) Display device
KR20020064397A (ko) 픽셀 당 2 개의 박막 트랜지스터를 구비하는 박막 액정디스플레이 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190215

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 5