KR20120062356A

KR20120062356A - 표시 장치

Info

Publication number: KR20120062356A
Application number: KR1020100123580A
Authority: KR
Inventors: 권영근; 김성만
Original assignee: 삼성전자주식회사
Priority date: 2010-12-06
Filing date: 2010-12-06
Publication date: 2012-06-14
Also published as: US20120139881A1; US9208738B2; KR101835044B1

Abstract

표시 기판은 화소 트랜지스터, 게이트 구동부, 절연층 및 보호층을 포함한다. 상기 화소 트랜지스터는 베이스 기판의 표시 영역에 배치되고, 제1 전극과 상기 제1 전극 위에 배치된 제2 전극을 포함한다. 게이트 구동부는 표시 영역을 둘러싸는 베이스 기판의 주변 영역에 배치되고, 복수의 스테이지를 포함하는 게이트 신호를 생성하는 회로부와, 상기 회로부와 전기적으로 연결된 제1 배선 및 제2 배선을 포함하고 제2 배선은 제1 배선 위에 배치되는 배선부를 포함한다. 절연층은 제1 전극 및 제1 배선과 접촉되어 베이스 기판 위에 배치된다. 보호층은 제2 전극 및 제2 배선과 접촉되어 베이스 기판 위에 배치된다.

Description

표시 장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 구동 회로가 차지하는 면적을 줄임으로써 회로의 집적 정도를 높일 수 있는 표시 장치에 관한 것이다.

일반적으로 액정표시장치는 액정표시패널과 상기 액정표시패널에 구동신호를 인가하는 구동부를 포함한다. 상기 액정표시패널은 게이트 배선들과 소스 배선들 그리고 복수의 화소부들이 구성되어 실질적으로 영상이 표시되는 표시영역과 상기 표시영역을 둘러싸는 주변영역으로 이루어진다.

최근 액정표시장치, 유기발광표시장치(OLED: Organic Light Emitting Display), 전기영동표시장치(EPD: Electro-Phoretic Display) 등의 표시장치에서 경박단소화를 위해 상기 주변영역에 게이트 배선들에 게이트 신호를 출력하는 게이트 구동부를 집적시키는 기술이 개발되고 있다. 상기 게이트 구동부는 실질적으로 게이트 신호를 생성하는 회로부와, 상기 회로부에 구동신호를 전달하는 배선들을 포함한다.

액정표시장치, 유기발광표시장치, 전기영동표시장치 등의 표시장치를 구동하는 구동 회로를 고집적 하는 기술을 제공하고자 한다.

또한 집적 비율이 높아서 경박 단소한 표시기판 제공하고자 하며, 상기 표시기판의 제조방법을 제공하고자 한다.

또한 상기 표시기판을 포함하는 표시장치를 제공하고자 한다.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 장치는 기판;

상기 기판 위에 형성된 표시 영역; 상기 표시 영역의 외측에 위치하는 주변 영역; 상기 주변 영역에 형성된 구동부; 상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴; 상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴을 포함하며, 상기 제2 도전패턴은 상기 제1 도전패턴과 상기 구동부를 연결하며, 상기 제2 도전패턴은 상기 구동부의 제1단자에 연결된 제1 가지와 상기 구동부의 제2 단자에 연결된 제2 가지를 포함한다.

상기 제2 도전패턴은 상기 제1 도전패턴과 상기 제1 및 제2 가지 사이에서 연장되어 있을 수 있다.

상기 제2 도전패턴은 하나의 선을 포함할 수 있다.

상기 구동부는 복수의 게이트선 각각에 연결된 복수의 스테이지를 포함하는 게이트 구동부를 포함하며, 상기 복수의 스테이지 중 제1 스테이지는 제1 단자를 포함하며, 상기 복수의 스테이지 중 제2 스테이지는 제2단자를 포함할 수 있다.

상기 제1단자 및 상기 제2단자는 일정한 크기를 가지는 제1 전압을 수신할 수 있다.

상기 주변 영역에 위치하며, 제1 방향으로 연장된 제3 도전패턴, 및 상기 주변 영역에 위치하며, 제3 방향으로 연장된 제4 도전패턴을 더 포함하며, 상기 제4 도전패턴은 상기 제3 도전패턴과 상기 구동부를 연결하며, 상기 제4 도전 패턴은 상기 구동부의 제3단자에 연결된 제3 가지와 상기 구동부의 제4단자에 연결된 제4가지를 포함할 수 있다.

상기 구동부는 상기 제1 도전패턴과 상기 제3 도전패턴 사이에 위치하며, 상기 제2 방향과 상기 제3 방향은 서로 반대일 수 있다.

상기 제1 스테이지는 제3단자를 포함하며, 상기 제2 스테이지는 제4단자를 포함할 수 있다.

상기 제3단자와 상기 제4단자는 일정 크기를 가지는 제2 전압을 받을 수 있다.

상기 제1 도전패턴과 상기 제2 도전패턴은 동일한 도전층에 형성될 수 있다.

절연층을 더 포함하며, 상기 제1 도전패턴은 제1 도전층으로 형성되고, 상기 제2 도전패턴은 제2 도전층으로 형성되며, 상기 절연층은 상기 제1 도전층과 상기 제2 도전층의 사이에 위치하며, 상기 제1 도전 패턴은 상기 절연층에 형성된 콘택홀을 통하여 상기 제2 도전 패턴과 연결될 수 있다.

절연층을 더 포함하며, 상기 제2 도전패턴은 상기 제1 도전패턴과 상기 제1 및 제2 가지 사이에서 연장되고, 제2 도전층으로 형성되며, 상기 제1 및 제2 가지는 제1 도전층으로 형성되고, 상기 절연층은 상기 제1 도전층과 상기 제2 도전층의 사이에 위치하며, 상기 제2 도전패턴은 상기 절연층에 형성된 콘택홀을 통하여 상기 제1 및 제2 가지와 연결될 수 있다.

상기 주변 영역에 위치하는 또 하나의 구동부; 상기 주변 영역에 위치하며, 상기 제1 방향으로 연장되는 제3 도전패턴; 상기 주변 영역에 위치하며, 상기 제1 방향과 교차하는 제3 방향으로 연장되는 제4 도전패턴을 더 포함하며, 상기 제4 도전패턴은 상기 제3 도전패턴 및 상기 또 하나의 구동부와 연결되며, 상기 제4 도전패턴은 상기 또 하나의 구동부의 제3단자와 연결되는 제3 가지 및 상기 또 하나의 구동부의 제4단자와 연결되는 제4 가지를 포함할 수 있다.

상기 표시 영역은 상기 구동부와 상기 또 하나의 구동부 사이에 위치할 수 있다.

상기 제2 스테이지의 적어도 일부분은 상기 제1 스테이지의 적어도 일부분과 거울상 대칭일 수 있다.

상기 제2 스테이지의 전체는 상기 제1 스테이지의 전체와 거울상 대칭일 수 있다.

상기 제1 도전패턴과 상기 제3 도전패턴은 동일한 층에 형성될 수 있다.

제1 클락 배선, 제2 클락 배선, 제3 클락 배선 및 제4 클락 배선을 더 포함하며, 상기 제1 클락 배선은 상기 제1 스테이지와 연결되며, 상기 제2 클락 배선은 상기 제2 스테이지와 연결되며, 상기 제3 클락 배선은 상기 제3 스테이지와 연결되며, 상기 제4 클락 배선은 상기 제4 스테이지와 연결될 수 있다.

상기 제2 도전패턴은 상기 제1 클락 배선, 상기 제2 클락 배선, 상기 제3 클락 배선 및 상기 제4 클락 배선 중 적어도 하나와 교차할 수 있다.

본 발명의 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성된 표시 영역; 상기 표시 영역의 외측에 위치하는 주변 영역; 상기 주변 영역에 형성되며, 제1 게이트선에 연결된 제1 스테이지와 제2 게이트선에 연결된 제2 스테이지를 포함하며, 상기 제1 스테이지와 상기 제2 스테이지는 각각 복수의 단자를 포함하는 게이트 구동부; 상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴; 상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴을 포함하며, 상기 제2 도전패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제1 스테이지의 제1 단자와 연결되는 제1 부분과 상기 제2 스테이지의 제1 단자와 연결되는 제2 부분으로 나뉠 수 있다.

상기 제1 스테이지의 제1단자와 상기 제2 스테이지의 제1 단자는 일정한 크기의 전압을 받을 수 있다.

본 발명의 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성된 표시 영역; 상기 표시 영역의 외측에 위치하는 주변 영역; 상기 주변 영역에 형성되며, 제1 게이트선에 연결된 제1 스테이지와 제2 게이트선에 연결된 제2 스테이지를 포함하며, 상기 제1 스테이지와 상기 제2 스테이지는 각각 제1 단자를 가지며, 상기 제1 스테이지와 상기 제2 스테이지의 각각은 상부 영역과 하부 영역을 가지는 게이트 구동부를 포함하며, 상기 제1 스테이지의 하부 영역은 상기 제1 스테이지의 상부 영역과 상기 제2 스테이지의 상부 영역 사이에 위치하며, 상기 제2 스테이지의 상부 영역은 상기 제1 스테이지의 하부 영역과 상기 제2 스테이지의 하부 영역의 사이에 위치하고, 상기 제1 스테이지의 상기 제1 단자는 상기 제1 스테이지의 하부 영역에 위치하고, 상기 제2 스테이지의 상기 제1 단자는 상기 제2 스테이지의 상부 영역에 위치할 수 있다.

상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴; 상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴을 더 포함하며, 상기 제2 도전패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제1 스테이지의 상기 제1 단자와 연결되는 제1 부분과 상기 제2 스테이지의 상기 제1 단자와 연결되는 제2 부분으로 나뉠 수 있다.

상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴; 상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴; 상기 주변 영역에 형성되며, 상기 제2 방향으로 연장되는 제3 도전 패턴을 더 포함하며, 상기 제2 도전패턴은 상기 제1 도전패턴으로부터 연장되고 상기 제1 스테이지의 상기 제1 터미널과 연결되며, 상기 제3 도전패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제2 스테이지의 상기 제1 단자와 연결될 수 있다.

상기 제2 도전패턴은 상기 제3 도전패턴과 일정거리 떨어져 있으며, 제2 도전패턴과 상기 제3 도전패턴은 직접 연결되어 있지 않을 수 있다.

적어도 하나의 연결부를 가지며, 상기 제2 도전패턴과 상기 제3 도전패턴은 일정거리 떨어져 있으며, 상기 적어도 하나의 연결부를 통하여 연결되어 있을 수 있다.

본 발명의 실시예에 따른 표시 장치는 기판; 상기 표시 영역의 외측에 위치하는 주변 영역; 상기 주변 영역에 형성되며, 제1 게이트선에 연결된 제1 스테이지와 제2 게이트선에 연결된 제2 스테이지를 포함하며, 상기 제1 스테이지와 상기 제2 스테이지는 서로 거울상 대칭인 게이트 구동부를 포함한다.

상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴; 상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴을 더 포함하며, 상기 제1 스테이지와 상기 제2 스테이지의 각각은 제1 터미널을 가지며, 상기 제2 도전 패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제1 스테이지의 상기 제1 단자와 연결되는 제1 부분과 상기 제2 스테이지의 상기 제1 단자와 연결되는 제2 부분으로 나뉠 수 있다.

상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴; 상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴; 상기 주변 영역에 형성되며, 상기 제2 방향으로 연장되는 제3 도전 패턴을 더 포함하며, 상기 제1 스테이지와 상기 제2 스테이지는 각각 제1 터미널을 가지며, 상기 제2 도전패턴은 상기 제1 도전패턴으로부터 연장되고 상기 제1 스테이지의 상기 제1 터미널과 연결되며, 상기 제3 도전패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제2 스테이지의 상기 제1 단자와 연결될 수 있다.

본 발명의 실시예에 따른 표시 장치는 기판; 상기 기판 위에 형성된 표시 영역; 상기 표시 영역의 외측에 위치하는 주변 영역; 상기 주변 영역에 형성되며, 복수의 게이트선과 각각 연결되어 있는 복수의 스테이지를 포함하며, 상기 복수의 스테이지 중 제1 스테이지는 제1 단자 및 제2 단자를 포함하며, 상기 복수의 스테이지 중 제2 스테이지는 제3 단자와 제4단자를 포함하는 구동부; 상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴; 상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴; 상기 주변 영역에 형성되며, 상기 제1 방향으로 연장되는 제3 도전패턴; 상기 주변 영역에 형성되며, 제3 방향으로 연장되는 제4 도전패턴을 포함하며, 상기 제2 도전패턴은 상기 제1 도전패턴과 상기 구동부를 연결하며, 상기 제2 도전패턴은 상기 제1 스테이지의 제1단자와 연결된 제1 가지와 상기 제2 스테이지의 제3 단자와 연결된 제2 가지를 포함하며, 상기 제4 도전패턴은 상기 제3 도전패턴과 상기 구동부를 연결하며, 상기 제4 도전 패턴은 상기 제1 스테이지의 제2 단자와 연결된 제3 가지와 상기 제2 스테이지의 제4 단자와 연결된 제4 가지를 포함하며, 상기 제4 도전패턴은 상기 복수의 게이트선과 중첩하며, 상기 제4 도전패턴은 상기 복수의 게이트선과 중첩하는 영역에서 상기 복수의 게이트선과 중첩하지 않는 영역에서보다 좁은 폭을 가진다.

이러한 표시 기판 및 이의 제조 방법에 의하면, 구동회로의 집적도를 높여서, 경박 단소한 표시기판 및 표시장치를 만들 수 있다.

도 1은 본 발명의 실시예 1에 따른 표시 장치의 평면도이다.
도 2는 도 1의 게이트 구동부에 대한 블록도이다.
도 3은 도 1의 "A" 부분의 확대도이다.
도 4는 도 2의 스테이지 중에서 제n번째 스테이지와 제n+1번째 스테이지의 내부 소자들의 연결 관계를 보여주는 회로도이다.
도 5는 도 3에 도시된 I-I'을 따라 절단한 표시 장치의 단면도이다.
도 6a 내지 도 6c는 도 5에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 실시예 2에 따른 표시 장치의 단면도이다.
도 8는 도 7의 게이트 구동부에 대한 블록도이다.
도 9는 도 8의 스테이지 중에서 제n번째 스테이지와 제n+1번째 스테이지의 내부 소자들의 연결 관계를 보여주는 회로도이다.
도 10 및 도 11은 도 3 및 도 5의 제1 변형예를 도시한 도면이다.
도 12 및 도 13은 도 3 및 도 5의 제2 변형례를 도시한 도면이다.
도 14는 도 3의 제3 변형례를 도시한 도면이다.
도 15는 도 3의 제4 변형례를 도시한 도면이다.
도 16은 도 3의 제5 변형례를 도시한 도면이다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

도 1은 본 발명의 실시예 1에 따른 표시 장치의 평면도이다.

도 1을 참조하면, 상기 표시 장치(900a)는 표시 기판(100), 대향 기판(600) 및 데이터 구동부(700)를 포함한다.

상기 표시 기판(100)은 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸는 복수의 주변 영역들(PA1, PA2, PA3, PA4)을 포함한다.

상기 표시 영역(DA)에는 복수의 게이트 배선들(GL)과 상기 게이트 배선들(GL)과 교차하는 복수의 데이터 배선들(DL) 및 복수의 화소들(P)을 포함한다. 각 화소(P)는 게이트 배선(GL) 및 데이터 배선(DL)에 연결된 화소 트랜지스터(TRp)와, 상기 화소 트랜지스터(TRp)와 전기적으로 연결된 화소 전극(PE)을 포함한다.

제1 주변 영역(PA1)은 상기 게이트 배선(GL)의 일단과 인접하고, 제2 주변 영역(PA2)은 상기 게이트 배선(GL)의 타단과 인접하고, 제3 주변 영역(PA3)은 상기 데이터 배선(DL)의 일단과 인접하고, 제4 주변 영역(PA4)은 상기 데이터 배선(DL)의 타단과 인접하다.

상기 제1 주변 영역(PA1)에는 게이트 구동부(104)가 배치되고, 상기 제1 내지 제4 주변 영역들(PA1, PA2, PA3, PA4)에는 밀봉층(192)이 배치된다.

상기 제1 주변 영역(PA1)은 상기 게이트 구동부(104)의 회로부(101)가 배치되는 회로 영역(CA)과 상기 회로 영역(CA)과 인접하고 상기 회로부(101)에 구동 신호를 전달하는 제1 배선부(102)가 배치되는 제1 배선영역(LA1), 제2 배선부(103)가 배치되는 제2 배선 영역(LA2) 및 상기 제1 배선영역(LA1)과 인접하고 상기 밀봉층(192)이 배치되는 밀봉 영역(SA)을 포함한다. 상기 게이트 구동부(104)의 상기 배선부(102, 103)는 구동 신호를 상기 회로부(101)에 제공하고, 상기 회로부(101)는 상기 구동 신호를 이용해 게이트 신호를 생성하여 상기 게이트 배선(GL)에 인가한다.

상기 제2 주변 영역(PA2)은 상기 밀봉층(192)이 배치되는 영역을 포함한다.

상기 대향 기판(600)은 상기 표시 기판(100)과 대향하여 상기 밀봉층(192)을 통해 상기 표시 기판(100)과 서로 결합된다. 액정표시장치의 경우, 상기 표시 기판(100), 상기 대향 기판(600) 및 상기 밀봉층(192)에 의해 액정층(미도시)이 밀봉될 수 있다. 전기영동표시장치의 경우, 상기 표시기판(100), 상기 대향기판(600) 및 상기 밀봉층(192)에 의해 전기영동소자(미도시)가 밀봉될 수 있다. 또한 전기영동 표시장치의 경우, 상기 밀봉층(192)는 상기 표시기판과 상기 대향기판 사이를 완전히 밀봉되지 않는 구조로 상기 표시기판(100)과 상기 대향기판(600)을 접착하는 용도로 사용될 수 있다. 유기발광표시장치의 경우에 도 1에 도시된 밀봉층(192)는 밀봉영역(SA)에만 형성될 수도 있고, 상기 회로영역(CA) 및 상기 표시영역(DA)까지도 형성될 수 있다.

상기 데이터 구동부(700)는 연성 회로 기판(710)과 상기 연성 회로 기판(710) 위에 실장된 데이터 구동칩(730)을 포함한다. 상기 연성 회로 기판(710)은 외부 장치와 상기 데이터 구동칩(730)을 전기적으로 연결한다. 상기 데이터 구동칩(730)은 상기 연성 회로 기판(710)을 통해 상기 표시 기판(100)과 전기적으로 연결된다. 도 1에서는 상기 데이터 구동칩(730)이 상기 연성회로 기판(710) 위에 실장된 형태만 보여주고 있지만, 상기 구동칩(730)은 상기 표시기판(100)에 직접 부착될 수 있다. 이 경우에도 표시장치(900a)는 연성회로 기판을 포함할 수 있으며 이때에는 연성회로기판과 구동칩은 표시기판(100)에 형성된 도전 패턴에 의해 전기적으로 연결될 수 있다. 또한 도 1과는 달리, 데이터 구동부(700)가 구동칩(730)을 포함하지 않고, 표시기판(100)에 데이터 구동회로를 집적하여 형성할 수 있다. 이 경우에도 연성회로기판(710)은 상기 데이터 구동회로와 전기적으로 연결되도록 표시기판(100)에 부착될 수 있다. 상기 연성회로(730)를 통하여 상기 표시기판(100)은 외부와 신호를 주고 받는다.

도 2는 도 1의 게이트 구동부에 대한 블록도이다. 도 3은 도 1의 "A" 부분의 확대도이다.

도 1, 도 2 및 도 3을 참조하면, 상기 게이트 구동부(104)는 회로부(101) 및 배선부(102, 103)를 포함한다.

상기 회로부(101)는 상기 회로 영역(CA)에 배치되고, 복수의 스테이지들(SRC1, SRC2,...SRCk)이 종속적으로 연결된 쉬프트 레지스터를 포함한다. 제1 내지 제k 스테이지들(SRC1, SRC2,.., SRCk)은 제1 내지 제k 게이트 배선들(GL1,..,GLk)과 전기적으로 각각 연결된다. 상기 제1 내지 제k 스테이지들(SRC1, SRC2,.., SRCk)은 제1 내지 제k 게이트 신호들(G1, G2,...,Gk)을 순차적으로 출력한다. 여기서 k는 상기 표시영역(DA)에 형성되어 있는 게이트 배선수를 나타낸다. 따라서 상기 회로부(101)에 형성되어 있는 스테이지의 수는 도 2에서 보여주듯이 k보다 클 수 있다. 제1 스테이지(SRC1)은 표시영역(DA)에 형성되어 있는 첫 번째 게이트 배선(GL)에 연결되는 스테이지를 나타내며, 상기 복수의 스테이지 중에 첫 번째 스테이지 일 필요는 없고, 상기 제1 스테이지에 인접하여 연결되는 더미 스테이지가 포함될 수 있다.

이제, 상기 복수의 스테이지의 내부 구조를 살펴본다. 예를 들면, 제n 스테이지(SRCn)(k 및 n은 k > n 인 자연수들 임)는 제1 입력단자(IT1), 제2 입력단자(IT2), 제3 입력단자(IT3), 제1 전압단자(VT1), 제2 전압단자(VT2), 클락 단자(CKT), 캐리신호 출력단자(CR) 및 출력단자(OT)를 포함한다. 상기 제1 입력단자(IT1)는 개시제어신호가 인가되고, 상기 개시제어신호는 수직개시신호(STV) 또는 이전 스테이지들의 캐리신호 출력단자(CR)에서 출력하는 캐리신호들 중에 하나일 수 있다. 상기 제2 입력단자(IT2)는 정지제어신호가 인가되고, 상기 정지제어신호는 다음 프레임의 수직개시신호(STV) 또는 후단 스테이지들 중 어느 하나의 캐리신호 출력단자(CR)에서 출력되는 캐리신호일 수 있다. 상기 제3 입력단자(IT3)는 후단 스테이지 중 어느 하나, 도 2에 의하면 4단 아래 스테이지의 캐리신호가 인가될 수 있다.

상기 제1 전압단자(VT1)는 제1 게이트 오프 전압(VSS1)을 수신하며, 상기 제2 전압단자(VT2)는 제2 게이트 오프 전압(VSS2)을 수신한다. 실시예에 따라서는 제1 전압단자(VT1)와 제2 전압단자(VT2)가 동일한 게이트 오프 전압을 인가받거나, 두 전압단자가 하나의 단자로 구성될 수 있다. 상기 클락단자(CKT)는 클락신호(CK1, CK2, CK3, CK4) 중 하나를 수신한다. 상기 출력단자(OT)는 게이트 신호를 출력하고, 제n 게이트 배선(GLn)과 전기적으로 연결된다. 캐리신호 출력단자(CR)에서 출력되는 캐리신호는 이전 프레임들 중의 하나의 제2 입력단자(IT2)에 전달되어 정지제어신호의 역할을 할 수 있고, 상기 캐리신호 출력단자(CR)는 동시에 후단 스테이지 중의 하나의 제1 입력단자(IT1)에 연결되어 개시제어신호의 역할을 할 수 있다. 도 2에서는 캐리신호 출력단자(CR)과 출력단자(OT)가 분리된 구조로 되어 있는데, 캐리신호 출력단자(CR)와 출력단자(OT)에서 출력되는 신호는 실질적으로 같은 형태의 신호일 수가 있고, 실시예에 따라서는 캐리신호 출력단자(CR)와 출력단자(OT) 사이에 다른 소자가 없이 직접 연결되어 하나의 단자로 합쳐진 구조로 될 수도 있다.

상기 예에서는 게이트 배선들(GL1, …, GLk)에 순차적으로 게이트 신호를 인가하는 방식에 대해서 설명했지만, 홀수 번째 게이트 배선에만 순차적으로 게이트 신호를 출력한 후에 짝수 번째 게이트 배선에 순차적으로 게이트 신호를 인가하는 방식으로 게이트 신호를 인가하는 방식을 사용할 수도 있다.

상기 배선부(102, 103)는 상기 배선 영역(LA1, LA2)에 배치되고, 복수의 구동신호들을 전달하는 신호 배선들(VL1, VL2, CKL1, CKL2, CKL3, CKL4, SVL)과, 상기 신호 배선들과 상기 스테이지의 단자들을 연결하는 연결 배선들(CL1, CL2, CL3, CL4, CL5, CL6, CL7)을 포함한다. 상기 신호 배선들(VL1, VL2, CKL1, CKL2, CKL3, CKL4, SVL)은 제1 방향으로 연장되고, 상기 연결 배선들(CL1, CL2, CL3, CL4, CL5. CL6. CL7)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 도 1, 도 2 및 도 3에서 보여주는 바와 같이, 신호배선들이 두 개의 배선영역(LA1, LA2)에 나누어서 형성되는 경우에 일부 신호배선과 연결배선은 서로 교차하지 않을 수 있으며, 도 2에서 보는 바와 같이 제1 배선영역(LA1) 내에서도 일부 신호배선은 연결배선과 교차하지 않는 경우가 있고 마찬가지로 일부 연결배선은 신호배선과 교차하지 않는 경우가 있다. 이는 후에 설명되는 실시예에서 보여주듯이 배선 영역이 회로영역(CA)의 한쪽에만 위치하는 경우에도 마찬가지로 적용될 수 있다. 또한 일부 상기 신호 배선들과 상기 연결 배선들은 서로 다른 도전층으로 이루어질 수 있다.

예를 들면, 상기 배선부(102, 103)는 게이트 오프 전압(VSS1, VSS2)을 전달하는 전압 배선(VL1, VL2), 제1 클락신호(CK1)를 전달하는 제1 클락 배선(CKL1), 제2 클락신호(CK2)를 전달하는 제2 클락 배선(CKL2), 제3 클락신호(CK3)를 전달하는 제3 클락 배선(CKL3), 제4 클락신호(CK4)를 전달하는 제4 클락 배선(CKL4) 및 수직개시신호(STV)를 전달하는 개시 배선(SVL)을 포함한다. 예를 들면, 상기 제1 및 제3 클락 배선들(CKL1, CKL3)은 홀수번째 스테이지들과 전기적으로 연결되고, 상기 제2 및 제4 클락 배선들(CKL2, CKL4)은 짝수번째 스테이지들과 전기적으로 연결될 수 있다.

다시 말하면, 상기 배선부(102, 103)는 상기 전압 배선(VL1, VL2)과 상기 스테이지의 전압단자(VT1, VT2)를 연결하는 연결 배선(CL6, CL7), 상기 제1, 제2, 제3 및 제4 클락 배선들(CKL1, CKL2, CKL3, CKL4)과 상기 스테이지의 클락단자들(CKT)을 연결하는 제1, 제2, 제3 및 제4 연결 배선들(CL1, CL2, CL3, CL4) 및 개시 배선(SVL)과 스테이지의 제1 입력단자(IT1)를 연결하는 제5 연결 배선(CL5)을 더 포함한다. 여기서 도 3에서 도시하고 있는 바와 같이, 상기 제1 클락 배선(CKL1), 제2 클락 배선(CKL2), 제3 클락배선(CKL3), 제4 클락배선(CKL4) 및 개시 배선(SVL)은 제1 도전층으로 형성되고, 상기 전압 배선(VL1, VL2)은 상기 제1 도전층과 다른 제2 도전층으로 형성되고, 상기 제1 도전층과 상기 제2 도전층 사이에는 절연층이 배치되어 서로 절연될 수 있다. 이때, 연결 배선들(CL1, CL2, CL3, CL4, CL5. CL6. CL7)은 제2 도전층으로 형성될 수 있다. 물론, 상기 전압 배선(VL1, VL2)이 상기 제1 도전층으로 형성되고, 상기 클락배선들(CKL1, CKL2, CKL3, CKL4)과 상기 개시배선(SLV)이 상기 제2 도전층으로 형성될 수도 있다. 또한 상기 클락배선들과 상기 개시배선 중 일부는 제1 도전층으로 형성되고 나머지는 제2 도전층으로 형성될 수도 있고, 상기 전압배선들 중 일부는 제1 도전층으로 형성되고 나머지는 제2 도전층으로 형성될 수도 있다.

도 2 및 도 3에서 보듯이, 제1 전압신호(VSS1)와 제2 전압신호(VSS2)를 전달하는 제1 전압배선(VL1)과 제2 전압배선(VL2)를 각각의 스테이지(SRCn)에 연결하는 연결배선들(CL6, CL7)은 연결배선(CL6, CL7)과 전압배선(VL1, VL2)이 전기적으로 연결되는 부위에서 하나의 연결배선이 스테이지(SRCn) 방향으로 연장되어, 스테이지 근처에서 두 갈래("가지"라고도 한다)로 갈라져서 두 개의 스테이지의 전압단자(VT1, VT2)에 연결되도록 할 수 있다. 상기 구조는 전체 연결배선이 차지하는 면적을 줄여서, 구동회로(104)가 차지하는 면적을 줄일 수 있으며, 궁극적으로 표시기판(100) 및 표시장치(900a)의 크기를 줄이는 효과가 있다.

도 2 및 도 3에서는 전압신호를 인가하는 연결배선(CL6, CL7)에 대해서만 연결배선을 공유하여 구동회로가 차지하는 면적을 줄이는 구조에 대해서만 보여주고 있지만, 기타 연결배선도 유사한 방법으로 배선을 공유할 수 있다. 단지, 전압신호와 같이 전위가 변하지 않는 신호의 경우에는 연결선을 공유하더라도 신호왜곡이 적어서, 전압신호가 자주 변해서 연결배선을 공유할 경우에 신호왜곡의 우려가 있는 클락신호 등에 비하여 다소 유리하다. 또한 도 2 및 도 3에서는 두 개의 스테이지가 하나의 연결배선을 공유하는 구조만 보여주고 있지만, 3개 이상이 스테이지가 하나의 연결배선을 공유할 수 있다.

여기서는 클락 배선이 4개인 경우를 예로 들었으나, 상기 클락 배선의 수는 2, 6 등 다양하게 설계될 수 있다.

상기 연결 배선들(CL1, CL2, CL3, CL4)은 상기 신호 배선들(VL1, VL2, CKL1, CKL2, CKL3, CKL4, SVL)과 교차되는 방향으로 연장된다. 이에 따라서, 상기 연결 배선들(CL1, CL2, CL3, CL4)과 상기 신호 배선들(VSS1, VSS2, CKL1, CKL2, CKL3, CKL4, SVL)이 서로 교차하는 교차 영역을 가질 수 있다.

또한 도 2 및 도 3에서와 같이 제2 전압배선(VL2)이 회로부(CA)와 표시부(DA) 사이에 위치하는 경우, 상기 제2 전압배선(VL2)은 게이트 배선(GL)과 교차하게 되는데, 게이트 배선(GL)의 부하를 줄이기 위하여 도 3에서 보는 바와 같이 게이트 배선(GL)과 교차하는 영역의 제2 전압신호선(VL2)의 폭은 다른 부분의 전압신호선의 폭보다 좁게 형성할 수 있다. 도 3에서는 제2 전압배선(VL2)이 게이트 배선(GL)과 교차하는 것만 보여주고 있지만, 다른 신호배선들(GL1, CKL1, CKL2, CKL3, CKL4, STL)이나 연결배선들(CL1,… CL7)이 게이트 배선(GL)과 교차하는 경우에도 같은 형태의 배선 구조를 가질 수 있다. 상기 제2 전압배선(VL2) 구조는 게이트 배선(GL)에 인가되는 게이트 신호가 직접 표시영역(DA)에 인가되어 표시품질에 영향을 주므로, 부하에 의한 신호왜곡에 특히 민감하기 때문이지만, 표시기판 내에 구동회로를 집적하는 구조의 구동회로에서는 다른 일반적인 배선들 보다 부하에 민감하므로 상기 제2 전압배선(VL2)과 유사한 구조가 구동회로 내의 다른 배선들간에 교차하는 영역에서도 적용될 수 있다.

도 3에 의하면 상기 연결 배선들(CL1,… CL7)은 상기 제2 도전층으로 형성된다. 따라서, 상기 교차 영역에서는 상기 제1 도전층으로 형성된 상기 제1 클락 배선(CKL1), 제2 클락 배선(CKL2) 및 개시 배선(SVL)과, 상기 제2 도전층으로 형성된 상기 연결 배선들(CL1,… CL7)은 상기 제1 및 제2 도전층 사이에 배치된 상기 절연층에 의해 서로 전기적으로 절연될 수 있다.

도 4는 n번째 스테이지(SRCn)와 n+1번째 스테이지(SRC_n+1)의 회로도이다.

도 4를 참조하여 보면, 도 2에서 보여주는 각 스테이지 블록 내부의 회로의 구성을 알 수 있다. 단지, 도 4는 회로부의 스테이지에 대한 한 예이며, 당업자는 같은 목적을 달성하기 위하여 다양하게 스테이지 내부의 회로 구조를 바꿀 수 있을 것이다. 또한 도 4에는 스테이지 한 쌍에 대해서 예로 보여주고 있지만, STV 신호를 받는 스테이지나 일련의 연결되어 있는 스테이지 중에 끝부분에 위치한 스테이지의 회로 구성은 가운데 위치한 대부분의 스테이지의 회로구성에 비해 일부 달라질 수 있다.

도 2 및 도 4에 있어서 n번째 스테이지(SRCn)를 참조하면, 클락 배선(CKL1, CKL2, CKL3, CKL4) 중 하나는 연결배선(CL1, CL2, CL3, CL4) 중 하나를 통하여 클락단자(CKT)로 연결되고, 제1 전압배선(VL1)은 연결배선(CL6)을 통하여 제1 전압단자(VT1)에 연결되며, 제2 전압배선(VL2)은 연결배선(CL7)을 통하여 제2 전압단자(VT2)에 연결된다. 도 3을 참고하면, 연결배선(CL6, CL7)은 각각 인접하는 두 개의 스테이지와 연결되는데, 연결배선(CL6, CL7)에서 세로로 연장된 가지에 의하여 인접하는 두 개의 스테이지와 연결된다. 여기서 연결배선(CL6)와 연결된 가지는 제1 가지라 하고, 연결배선(CL7)과 연결된 가지를 제2 가지라고도 할 수 있다. n번째 스테이지(SRCn)와 n+1번째 스테이지(SRC_n+1)의 회로 구성을 보면, 거울상으로 대칭인 것을 알 수 있다. 당업자는 상기 회로구성이 일부는 거울상이 아닌 구조로 변경하는 것이 어렵지 않음을 알 수 있다.

도 5는 도 3에 도시된 I-I'을 따라 절단한 표시 장치의 단면도이다.

도 3 및 도 5를 참조하면, 상기 표시 장치(900a)는 표시 기판(100), 상기 표시 기판(100)과 마주보는 대향 기판(600) 및 상기 기판들(100, 600) 사이에 배치된 액정층(LC)을 포함한다. 전기영동 표시장치의 경우에는 액정층 대신 전기영동 소자가 포함되며, 유기발광 표시장치의 경우에는 액정층 대신 유기발광소자가 포함된다.

상기 표시 기판(100)은 제1 베이스 기판(101)을 포함한다.

상기 제1 베이스 기판(101)의 상기 표시 영역(DA)에는 화소 트랜지스터(TRp), 화소 전극(PE)이 형성한다. 상기 화소 트랜지스터(TRp)는 제1 도전층으로 형성된 제1 전극과 제2 도전층으로 형성된 제2 전극을 포함한다.

예를 들면, 상기 화소 트랜지스터(TRp)는 제1 도전층으로 형성된 제1 게이트 전극(GE1), 상기 제1 게이트 전극(GE1) 위에 배치된 제1 채널부(CH1), 상기 제1 게이트 전극(GE1)과 상기 제1 채널부(CH1) 사이에 배치된 절연층(110), 상기 제1 채널부(CH1) 위에 배치된 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다. 상기 제1 게이트 전극(GE1)은 게이트 배선(GL)과 전기적으로 연결되고, 상기 제1 소스 전극(SE1)은 상기 데이터 배선(DL)과 전기적으로 연결된다.

상기 화소 트랜지스터(TRp)가 배치된 제1 베이스 기판(101) 위에는 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)과 직접 접촉된 보호층(130)이 배치된다.

상기 화소 전극(PE)은 상기 보호층(130) 위의 상기 화소 영역에 배치되고, 상기 보호층(130)에 형성된 콘택홀을 통해 상기 제1 드레인 전극(DE1)과 접촉되어 상기 화소 트랜지스터(TRp)와 전기적으로 연결된다.

상기 제1 베이스 기판(101)의 상기 회로 영역(CA)에는 상기 스테이지(SRCn)가 형성된다. 상기 스테이지(SRCn)는 복수의 회로 트랜지스터들(TRc)를 포함하며, 상기 회로 트랜지스터들(TRc)을 전기적으로 연결하는 제1 연결 전극(CE1)을 포함한다. 상기 회로 트랜지스터(TRc)는 제1 도전층으로 형성된 제1 전극과 제2 도전층으로 형성된 제2 전극을 포함한다. 예를 들면, 상기 회로 트랜지스터(TRc)는 상기 제1 도전층으로 형성된 제2 게이트 전극(GE2), 상기 제2 게이트 전극(GE2) 위에 배치된 제2 채널부(CH2), 상기 제2 게이트 전극(GE2)과 상기 제2 채널부(CH2) 사이에 배치된 절연층(110), 상기 제2 채널부(CH2) 위에 배치된 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다. 상기 회로 트랜지스터(TRc) 위에는 상기 보호층(130)이 형성된다.

상기 제1 연결전극(CE1)은 상기 화소 전극(PE)과 동일한 도전층으로 형성될 수 있다. 상기 제1 연결전극(CE1)은 상기 제1 도전층으로 이루어진 제1 전극(E1)과 상기 제2 도전층으로 이루어진 제2 전극을 상기 절연층(110) 및 보호층(130)에 형성된 콘택홀들을 통해 서로 연결될 수 있다. 상기 제2 전극은 트랜지스터(TRc)의 제2 드레인 전극(DE2)이나 제2 소스 전극(SE2)이 될 수 있다.

도 3이나 도 5에서는 보여주고 있지 않지만, 상기 회로영역(CA)의 스테이지들(SRCn) 내부에는 도 4에서 보여주는 것과 유사한 회로가 형성되며, 상기 제1 연결전극(CE1)은 상기 회로내의 트랜지스터(TRc) 등의 소자들 간을 전기적으로 연결하는 역할을 할 수 있다. 또한 도 4에서 보여주는 바와 같이 회로영역(CA)의 스테이지들은 인접한 스테이지와 면대칭인 거울상 구조를 가질 수 있다.

상기 제1 베이스 기판(101)의 상기 배선 영역(LA1, LA2)에는 상기 제1 도전층으로 형성된 제1 배선과 절연층(110)과 상기 제2 도전층으로 형성된 제2 배선과 상기 보호층(130)이 형성된다.

예를 들면, 상기 제1 배선 영역(LA1)에는 상기 신호 배선들(VL1, CKL1, CKL2, CKL3, CKL4, SVL)과 상기 연결 배선들(CL1, CL2, CL3, CL4, CL5, CL6), 상기 보호층(130)이 형성된다.

상기 전압 배선(VL), 제1 클락 배선(CKL1), 제2 클락 배선(CKL2) 및 개시 배선(SVL)은 상기 제1 방향으로 연장된다. 상기 전압 배선(VL)과 상기 연결배선들(CL1, CL2, CL3, CL4, CL5, CL6)은 상기 제2 도전층으로 형성되고, 상기 제1 클락 배선(CKL1), 상기 제2 클락 배선(CKL2) 및 상기 개시 배선(SVL)은 상기 제1 도전층으로 형성될 수 있다.

상기 연결 배선들(CL1, ……CL6))은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제2 도전층으로 형성될 수 있다. 상기 연결 배선들(CL1, CL2, CL6)은 상기 제1 도전층으로 형성된 상기 제1 클락 배선(CKL1), 상기 제2 클락 배선(CKL2) 및 상기 개시 배선(SVL)과 교차하고, 상기 제1 도전층과 상기 제2 도전층 사이에는 상기 절연층(110)이 배치된다. 상기 연결배선들(CL1, ……CL6) 중 일부는 상기 회로영역(CA)로부터 먼 곳에서는 하나의 배선으로 연장되다가 상기 회로영역(CA)근처에서 두 개의 배선으로 갈라져서, 갈라진 각각의 배선은 서로 다른 스테이지(SRCn)의 연결단자로 연결될 수 있다. 도 3에서는 연결배선(CL6, CL7)이 각각 제1 가지, 제2 가지를 통하여 인접한 서로 다른 스테이지의 전압단자(VT1, VT2)에 연결되는 구조를 도시하고 있다.

상기 보호층(130)은 상기 연결 배선들(CL1, ……CL6)이 형성된 제1 베이스 기판(101) 위에 형성된다. 액정표시장치의 경우에, 상기 보호층(130) 위에 제1 배향층(미도시)이 형성될 수 있다. 이 경우, 상기 표시기판(100)과 상기 대향기판(600) 사이에는 액정층(LC)이 포함될 수 있다.

상기 제2 배선영역(LA2)에는 제2 전압배선(VL2)이 형성될 수 있으며, 상기 제1 배선영역은 상기 회로영역(CA)에 대하여 상기 제2 배선영역(LA2)의 반대쪽에 위치할 수 있다.

상기 대향 기판(600)은 제2 베이스 기판(601), 공통 전극(610) 및 제2 배향층(630)을 포함할 수 있다. 상기 공통 전극(610)은 상기 제2 베이스 기판(601) 위에 배치될 수 있다. 상기 제2 배향층(630)은 상기 공통 전극(610) 위에 배치되어, 상기 액정을 초기 배열한다. 상기 대향기판(600)에 포함되는 공통전극(610)은 상기 대향기판(610) 대신 상기 표시기판(100)에 형성될 수 있다.

전기영동표시장치나, 유기발광표시장치의 경우에는 상기 제2 배향층(630)은 형성하지 않을 수 있다.

전기영동표시장치의 경우에는 상기 표시기판(100)과 상기 대향기판(600) 사이에는 전기영동소자가 포함될 수 있다. 유기발광표시장치의 경우에는 유기발광물질이 상기 표시기판(100)에 형성될 수 있다. 이 경우, 상기 화소전극(PE)위에 상기 유기발광물질 층이 형성되고 그 위에 공통전극이 형성될 수 있다. 이 경우, 공통전극도 표시기판(100)에 포함될 수 있다.

도 6a 내지 도 6c는 도 5에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.

도 3, 도 5 및 도 6a를 참조하면, 제1 베이스 기판(101) 위에 제1 도전층을 형성하고, 상기 제1 도전층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제1 도전 패턴을 형성한다. 상기 제1 도전 패턴은 상기 표시 영역(DA)에 형성된 게이트 배선(GL) 및 화소 트랜지스터(TRp)의 제1 게이트 전극(GE1)과, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 게이트 전극(GE2)과, 상기 배선 영역(LA1)에 형성된 제1 클락배선(CKL1), 제2 클락배선(CKL2), 제3 클락배선(CKL3), 제4 클락배선(CKL4) 및 개시배선(SVL)을 포함한다.

상기 제1 도전 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 도전 패턴을 덮도록 절연층(110)을 형성한다. 상기 절연층(110)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함한다.

도 3, 도 5 및 도 6b를 참조하면, 상기 절연층(110)이 형성된 상기 제1 베이스 기판(101) 위에 채널층을 형성하고, 상기 채널층을 패터닝하여 상기 제1 베이스 기판(101) 위에 채널 패턴을 형성한다. 상기 채널 패턴은 상기 표시 영역(DA)에 형성된 화소 트랜지스터(TRp)의 제1 채널부(CH1)와 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 채널부(CH2)를 포함한다.

상기 채널 패턴이 형성된 상기 제1 베이스 기판(101) 위에 제2 도전층을 형성하고, 상기 제2 도전층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제2 도전 패턴을 형성한다.

상기 제2 도전 패턴은 상기 표시 영역(DA)에 형성된 데이터 배선(DL) 및 화소 트랜지스터(TRp)의 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 상기 제1 배선 영역(LA1)에 형성된 제1 연결 배선(CL1), 제2 연결 배선(CL2), 제3 연결 배선(CL3), 제4 연결배선(CL4), 제6 연결배선(CL6) 및 제1 전압배선(VL1), 상기 제2 배선영역(LA2)에 형성된 제2 전압배선(VL2) 및 제7 연결배선(CL7)을 포함한다. 상기 제2 도전패턴으로 형성되는 연결배선들(CL1, ……CL7) 중에 일부는 하나의 선으로 연장되다가 상기 회로영역(CA) 근처에서 두 갈래로 갈라지는 형상을 갖도록 형성할 수 있다. 또한 상기 제2 도전패턴과 상기 채널 층을 하나의 마스크로 형성할 수 있으며, 이 경우, 상기 제2 도전패턴의 하부의 전 영역에 걸쳐서 상기 채널 층이 형성될 수 있다.

상기 제2 도전 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제2 도전 패턴을 덮도록 보호층(130)을 형성한다. 상기 보호층(130)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함할 수 있다.

식각 공정을 통해 상기 표시 영역(DA)의 상기 보호층(130)에 제1 콘택홀(H1)을 형성하고, 상기 회로 영역(CA)의 상기 보호층(130) 및 상기 절연층(110)에 제2 콘택홀(H2) 및 제3 콘택홀(H3)를 형성하고, 상기 제1 배선영역(LA1)의 상기 보호층(130) 및 상기 절연층(110)에 제4 콘택홀(H4) 및 제5 콘택홀(H5)을 형성한다.

도 3, 도 5 및 도 6c를 참조하면, 상기 콘택홀들(H1, H2, H3, H4, H5)이 형성된 상기 보호층(130) 위에 투명 도전층을 증착하여 투명 전극 패턴들을 형성한다.

상기 투명 전극 패턴은 상기 화소 영역(DA)에 형성된 화소 전극(PE)과, 상기 회로 영역(CA) 및 상기 배선 영역(LA1)에 형성된 연결 전극들(CE1, CE2))을 포함한다. [도 3에서 연결 전극(CE2)을 이용한 연결 구조는 CTA로 도시하였다.] 상기 화소 전극(PE)은 상기 보호막(130) 위에 배치된다. 상기 연결전극들(CE1, CE2)은 상기 제1 도전층 패턴과 상기 제2 도전층 패턴을 전기적으로 연결하는 역할을 한다. 상기 화소전극(PE)과 상기 보호막(130) 사이에는 컬러 필터 층(미도시)이 더 포함될 수 있으며, 상기 화소전극 위에는 배향막(미도시)이 형성될 수 있다.

상기 투명 전극 패턴이 형성된 상기 제1 베이스 기판(101) 위에 차광 물질(미도시)을 더 형성할 수 있으며, 상기 차광 물질을 패터닝하여 상기 표시 영역(DA)에 차광층(미도시)을 형성할 수 있다. 상기 차광층은 상기 데이터 배선들(DL), 상기 게이트 배선들(GL) 및 상기 화소 트랜지스터들(TRp)이 형성된 영역들에 대응하여 형성될 수 있다.

상기 제1 실시예에 따른 상기 표시 기판(100)의 제조 공정 순서는 도 6a 내지 도 6c를 참조하여 설명된 공정 순서들로 한정하지 않으며, 상기 공정 순서들을 다양하게 변경될 수 있다. 예를 들면, 상기 제1 도전층으로 형성하는 도전 패턴들의 일부 혹은 전부는 상기 제2 도전층으로 대체하여 형성할 수 있고, 상기 제2 도전층으로 형성하는 도전패턴들의 일부 혹은 전부는 상기 제1 도전층으로 대체하여 형성할 수 있다.

도 7은 본 발명의 실시예 2에 따른 표시 장치의 평면도이다.

도 7을 참조하면, 상기 표시 장치(900b)는 표시 기판(100), 대향 기판(600) 및 데이터 구동부(700)를 포함한다.

상기 제1 주변 영역(PA1)에는 제1 게이트 구동부(104)가 배치되고, 상기 제1 내지 제4 주변 영역들(PA1, PA2, PA3, PA4)에는 밀봉층(192)이 배치된다.

상기 제1 주변 영역(PA1)은 상기 제1 게이트 구동부(104)의 회로부(101)가 배치되는 회로 영역(CA1)과 상기 회로 영역(CA1)과 인접하고 상기 회로부(101)에 제어 신호를 전달하는 배선부(102)가 배치되는 배선영역(LA1) 및 상기 배선영역(LA1)과 인접하고 상기 밀봉층(192)이 배치되는 밀봉 영역(SA1)을 포함한다. 상기 배선부(102)는 제어 신호를 상기 회로부(101)에 제공하고, 상기 회로부(101)는 상기 제어 신호를 이용해 게이트 신호를 생성하여 상기 게이트 배선(GL)에 인가한다.

상기 제2 주변 영역(PA2)은 상기 밀봉층(192)이 배치되는 영역을 포함한다. 상기 제2 주변 영역(PA2)은 제2 게이트 구동부(204)의 회로부(201)가 배치되는 회로 영역(CA2)과 상기 회로 영역(CA2)과 인접하고 상기 회로부(201)에 구동 신호를 전달하는 배선부(202)가 배치되는 배선영역(LA2)을 포함할 수 있다. 이 경우, 상기 배선부(202)는 제어 신호를 상기 회로부(201)에 제공하고, 상기 회로부(201)는 상기 제어 신호를 이용해 게이트 신호를 생성하여 상기 게이트 배선(GL)에 인가한다.

이때, 상기 제2 주변영역(PA2)의 제2 게이트 구동부(204)에서 인가하는 게이트 신호는 상기 제1 주변영역(PA1)의 제1 게이트 구동부(104)에서 게이트 신호를 받는 게이트 배선(GL)과 같은 배선에 인가될 수도 있고, 다른 게이트 배선(GL)에 인가될 수도 있다. 다른 게이트 배선(GL)에 인가되는 경우에는 상기 제1 주변영역(PA1)의 제1 게이트 구동부(104)에서 신호를 받는 게이트 배선(GL)과 상기 제2 주변영역(PA2)의 제2 게이트 구동부(204)에서 신호를 받는 게이트 배선(GL)은 개개의 배선 단위로 서로 교대로 배열되어 위치할 수 있고, 여러 배선의 묶음 단위로 교대로 배열될 수도 있으며, 상기 제1 게이트 구동부(104)는 표시영역의 상부에 위치하는 게이트 배선(GL)의 일단에 신호를 인가할 수 있고, 상기 제2 게이트 구동부(204)는 표시영역의 나머지 하부에 위치하는 게이트 배선의 일단에 신호를 인가할 수 있다. 또한 상기 상부 및 하부에 신호를 인가하는 게이트 구동부가 상기 내용과 반대로 서로 바뀔 수도 있다. 또한 상기 제2 주변영역(PA2)의 제2 구동부(204)는 생략될 수 있다. 이 경우에는 상기 제1 주변영역(PA1)의 제1 구동부(104)가 표시영역(DA)내에 인가되는 게이트 신호 전부를 생성할 수 있다.

상기 대향 기판(600)은 상기 표시 기판(100)과 대향하여 상기 밀봉층(192)을 통해 상기 표시 기판(100)과 서로 결합된다. 액정표시장치의 경우, 상기 표시 기판(100), 상기 대향 기판(600) 및 상기 밀봉층(192)에 의해 액정층(미도시)이 밀봉될 수 있다. 전기영동표시장치의 경우, 상기 표시기판(100), 상기 대향기판(600) 및 상기 밀봉층(192)에 의해 전기영동소자(미도시)가 밀봉될 수 있다. 또한 전기영동 표시장치의 경우, 상기 밀봉층(192)은 밀봉되지 않고 상기 표시기판(100)과 상기 대향기판(600)을 접착하는 용도로 사용될 수 있다. 유기발광표시장치의 경우에 도7에 도시된 밀봉층(192)는 밀봉영역(SA)에만 형성될 수도 있고, 상기 회로영역(CA) 및 상기 표시영역(DA)까지도 형성될 수 있다.

상기 데이터 구동부(700)는 연성 회로 기판(710)과 상기 연성 회로 기판(710) 위에 실장된 데이터 구동칩(730)을 포함한다. 상기 연성 회로 기판(710)은 외부 장치와 상기 데이터 구동칩(730)을 전기적으로 연결한다. 상기 데이터 구동칩(730)은 상기 연성 회로 기판(710)을 통해 상기 표시 기판(100)과 전기적으로 연결된다.

도 8는 도 7의 게이트 구동부에 대한 블록도이다.

도 7 및 도 8을 참조하면, 상기 게이트 구동부(104)는 회로부(101) 및 배선부(102)를 포함한다.

상기 회로부(101)는 상기 회로 영역(CA1)에 배치되고, 복수의 스테이지들(SRC1, SRC2,...SRCk, SRCk+1)이 종속적으로 연결된 쉬프트 레지스터를 포함한다. 제1 내지 제k+1 스테이지들(SRC1, SRC2,.., SRCk+1)은 제1 내지 제k 게이트 배선들(GL1,..,GLk) 및 제 k+1 더미 게이트 배선과 전기적으로 각각 연결된다. 상기 제1 내지 제k+1 스테이지들(SRC1, SRC2,.., SRCk+1)은 제1 내지 제k+1 게이트 신호들(G1, G2,...,Gk+1)을 순차적으로 출력한다. 여기서 제1번째 게이트 배선부터 제k번째 게이트 배선은 표시영역(DA) 내부의 게이트 배선(GL)에 신호를 인가하는 배선을 의미하고, 제k+1번째 게이트 배선은 표시영역 내부가 아닌 영역의 배선에 신호를 인가하거나, 아예 게이트 배선이 없이 부동전극일 수 있다.

예를 들면, 제n 스테이지(SRCn)(n은 k+1 > n 인 자연수들 임)는 제1 입력단자(IT1), 제2 입력단자(IT2), 제3 입력단자(IT3), 전압단자(VT), 제1 클락단자(CKT1), 제2 클락단자(CKT2), 캐리신호 출력단자(CR) 및 출력단자(OT)를 포함한다. 상기 제1 입력단자(IT1)는 개시제어신호가 인가되고, 상기 개시제어신호는 수직개시신호(STV) 또는 이전 스테이지들 중 어느 하나의 캐리신호 출력단자(CR) 또는 출력단자(OT)에서 출력되는 캐리신호이거나, 게이트 신호일 수 있다. 상기 제2 입력단자(IT2)는 정지제어신호가 인가되고, 상기 정지제어신호는 다음 프레임의 수직개시신호 또는 다음 스테이지들 중 어느 하나의 캐리신호이거나, 게이트 신호일 수 있다. 상기 전압단자(VT)는 게이트 오프 전압(VSS)을 수신한다. 상기 클락단자(CKT1, CKT2))는 클락신호(CK1, CK2, CK3, CK4)를 수신한다. 상기 출력단자(OT)는 게이트 신호를 출력하고, 제n 게이트 배선(GLn)과 전기적으로 연결된다.

상기 배선부(102)는 상기 배선 영역(LA1)에 배치되고, 복수의 구동신호들을 전달하는 신호 배선들(VL, CKL1, CKL2, CKL3, CKL4, SVL)과, 상기 신호 배선들과 상기 스테이지의 단자들과 연결하는 연결 배선들(CL1, CL2, CL3, CL4, CL5, CL6)을 포함한다. 상기 신호 배선들(VL, CKL1, CKL2, CKL3, CKL4, SVL)은 제1 방향으로 연장되고, 상기 연결 배선들(CL1, ……CL6)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 도8에서 보여주는 바와 같이, 신호배선들(VL, CKL1, CKL2, CKL3, CKL4, SVL) 중에서 일부의 신호배선은 연결배선과 서로 교차하지 않을 수 있고, 연결 배선들(CL1, CL2, CL3, CL4, CL5, CL6) 중 일부의 연결배선은 신호배선과 교차하지 않을 수 있다. 상기 신호 배선들과 상기 연결 배선들은 서로 다른 도전 층으로 이루어질 수 있다.

예를 들면, 상기 배선부(102)는 게이트 오프 전압(VSS)을 전달하는 전압 배선(VL), 제1 클락신호(CK1)를 전달하는 제1 클락 배선(CKL1), 제2 클락신호(CK2)를 전달하는 제2 클락 배선(CKL2), 제3 클락신호(CK3)를 전달하는 제3 클락 배선(CKL3), 제4 클락신호(CK4)를 전달하는 제4 클락 배선(CKL4) 및 수직개시신호(STV)를 전달하는 수직개시배선(SVL)을 포함한다. 예를 들면, 상기 제1 및 제2 클락 배선들(CKL1, CKL2)은 홀수 번째 스테이지들과 전기적으로 연결되고, 상기 제3 및 제4 클락 배선들(CKL3, CKL4)은 짝수 번째 스테이지들과 전기적으로 연결될 수 있다.

또한, 상기 배선부(102)는 상기 전압 배선(VL)과 상기 스테이지의 전압단자(VT)를 연결하는 연결 배선(CL6), 상기 제1, 제2, 제3 및 제4 클락 배선들(CKL1, CKL2, CKL3, CKL4)과 상기 스테이지의 클락단자들(CKT)을 연결하는 연결 배선들(CL1, CL2, CL3, CL4)을 더 포함한다. 또한, 개시 배선(SVL)과 상기 스테이지 중 첫번째 스테이지의 제1 입력단자(IT1)을 연결하는 연결 배선(CL5)도 더 포함한다. 여기서 상기 제1 클락 배선(CKL1), 제2 클락 배선(CKL2), 제3 클락배선(CKL3), 제4 클락배선(CKL4) 및 개시 배선(SVL)은 제1 도전층으로 형성되고, 상기 전압 배선(VL)과 상기 연결배선들(CL1, CL2, CL3, CL4, CL5, CL6)은 상기 제1 도전층과 다른 제2 도전층으로 형성되고, 상기 제1 도전층과 상기 제2 도전층 사이에는 절연층이 배치되어 서로 절연될 수 있다. 또한, 상기 제1 클락 배선(CKL1), 제2 클락 배선(CKL2), 제3 클락배선(CKL3), 제4 클락배선(CKL4) 및 수직개시배선(SVL) 중의 일부 혹은 전부가 제2 도전층으로 형성되고, 상기 전압 배선(VL)과 상기 연결배선들(CL1, CL2, CL3, CL4, CL5, CL6)의 일부 또는 전부가 상기 제1 도전층으로 형성되는 것도 가능하다. 여기서는 클락 배선이 4개인 경우 예로 하였으나, 상기 클락 배선의 수는 2, 6 등 다양하게 설계될 수 있다.

상기 연결 배선들(CL1, CL2, CL3, CL4, CL5, CL6)은 상기 신호 배선들(VL, CKL1, CKL2, CKL3, CKL4, SVL)과 교차되는 방향으로 연장된다. 이에 따라서, 상기 연결 배선들(CL1, CL2, CL3, CL4, CL5, CL6)과 상기 신호 배선들(VL, CKL1, CKL2, CKL3, CKL4, SVL)의 일부 또는 전부가 서로 교차하는 교차 영역을 가질 수 있다.

상기 연결 배선들(CL1, CL2, CL3, CL4, CL5, CL6)은 상기 제2 도전층으로 형성된다. 따라서, 상기 교차 영역에서는 상기 제1 도전층으로 형성된 상기 제1 클락 배선(CKL1), 제2 클락 배선(CKL2), 제3 클락배선(CKL3), 제4 클락배선(CKL4) 및 개시 배선(SVL)과, 상기 제2 도전층으로 형성된 상기 연결 배선들(CL1, CL2, CL3, CL4, CL5, CL6)은 상기 제1 및 제2 도전층 사이에 배치된 상기 절연층에 의해 서로 전기적으로 절연될 수 있다. 도 8에서 보면, 게이트 오프 전압(VSS)를 전달하는 제6 연결배선(CL6)는 전압배선(VL)과 연결되는 영역에서부터 제2 방향으로 뻗어 있음을 알 수 있다. 또한 상기 제6 연결배선(CL6)는 상기 스테이지들(SRCn) 근처에서 두 갈래로 갈라져서 두개의 스테이지의 전압단자(VT)에 각각 연결됨을 알 수 있다. 본 실시예에서는 게이트 오프 전압(VSS)를 전달하는 연결배선(CL6)이 하나의 가닥에서 나와서 두 개의 갈래로 갈라지는 구조만 보여주고 있으나, 3개 이상의 갈래로 나누어져서 3개 이상의 스테이지의 단자에 연결되거나, 다른 신호를 전달하는 연결배선도 유사한 구조를 가질 수 있음을 당업자는 쉽게 유추할 수 있을 것이다.

도 9는 제2 실시예에 따른 m번째 스테이지(SRCm)와 m+1번째 스테이지(SRCm+1)의 회로도이다 (m은 k보다 작은 자연수).

도 9를 참조하여 보면, 도 8에서 보여주는 각 스테이지 블록 내부의 회로의 구성을 알 수 있다. 단지, 도 9는 회로부의 스테이지에 대한 한 예이며, 당업자는 같은 목적을 달성하기 위하여 다양하게 스테이지 내부의 회로 구성을 바꿀 수 있을 것이다. 또한 도 9에는 스테이지 한 쌍에 대해서 예로 보여주고 있지만, STV 신호를 받는 스테이지나 일련의 연결되어 있는 스테이지 중에 끝부분에 위치한 스테이지의 회로 구성은 가운데 위치한 대부분의 스테이지의 회로구성에 비해 일부 달라질 수 있다.

도 8 및 도 9에 있어서 m번째 스테이지(SRCm)를 참조하면, 클락 신호들(CK1, CK2, CK3, CK4)은 CKT1 단자와 CKT2 단자에 인가되고, 게이트 오프 전압(VSS)는 VT 단자에 인가된다. 제1 입력단자(IT1)에는 전단에 위치하는 스테이지 중의 하나의 캐리신호 출력단자(CR)에서 출력되는 캐리신호를 전달하는 배선이나 수직개신신호(STV)를 전달하는 연결배선(CL5) 중의 하나가 연결된다. 제2 입력단자(IT2)에는 후단에 위치하는 스테이지의 출력단자(OT)에서 출력되는 게이트 신호를 전달하는 배선에 연결되거나 다음 프레임의 수직개시신호(STV)를 전달하는 연결배선에 연결될 수 있다. 상기 게이트 신호를 전달하는 배선은 게이트 배선(GL)에 직접 연결된 배선일 수도 있고, 각 스테이지에 구비된 별도의 단자에 연결된 배선일 수 있다. 상기 실시예1을 예로 들면, 상기 별도의 단자는 캐리신호 출력단자(CR)이 될 수 있다. 제3 입력단자(IT3)에는 마지막 스테이지(SRCk+1)의 캐리신호 출력단자(CR)에 연결된 배선이 연결되어, 마지막 스테이지(SRCk+1)의 캐리신호가 인가될 수 있다.

도 9의 제m 번째 스테이지(SRCm)와 제m+1 번째 스테이지(SRCm+1)를 비교해 보면, 거울상의 면대칭 구조를 이루고 있음을 알 수 있다. 상기 m번째 스테이지(SRCm)와 상기 m+1번째 스테이지(SRCm+1)에서 보면, 스테이지 내부의 회로 연결구조 전체가 대칭 구조를 갖는 것을 보여주고 있으나, 스테이지 일부분만 거울상 대칭 형태로 구현하고 일부 소자의 연결구조는 거울상 대칭이 아닌 구조로 변경된 구조도 가능하다.

상기 제2 실시예에서는 상기 제1 실시예에서 이미 설명된 부분에 대해서는 많은 부분이 생략되었다. 그러므로 상기 제1 실시예에서 설명된 내용은 각 구성요소 단위로 제2 실시예에 추가하거나, 제2 실시예에 유사한 구성요소가 있는 경우에는 대체도 가능하다. 또한 제2 실시예에 설명된 구성요소에 대해서도 제1 실시예에서 채택이 가능함은 당업자라면 쉽게 유추할 수 있다.

이하에서는 도 10 내지 도 15를 통하여 본 발명의 또 다른 실시예에 따른 게이트 구동부의 다양한 변형례에 대하여 살펴본다.

우선, 도 10 및 도 11은 도 3 및 도 5의 제1 변형예를 도시한 도면이다.

도 10 및 도 11은 도 3 및 도 5와 달리 게이트 오프 전압(VSS1)을 전달하는 전압 배선(VL1)과 이에 연결된 연결 배선(CL6)이 서로 다른 층에 형성되어 이를 서로 연결하는 연결 전극(CE2)을 통하여 연결된 구조를 가진다.

도 10 및 도 11의 변형례에서는 전압 배선(VL1)은 제1 도전층으로 형성되며, 연결 배선(CL6)은 제2 도전층으로 형성되어 있다. 전압 배선(VL1)과 연결 배선(CL6)의 사이에는 절연층(110)이 형성되어 있으며, 연결 배선(CL6)의 위에는 보호층(130)이 형성되어 있다. 절연층(110) 및 보호층(130)에는 전압 배선(VL1)과 연결 배선(CL6)을 각각 노출시키는 접촉 구멍이 있으며, 접촉 구멍을 통하여 연결 전극(CE2)이 서로 연결되어 전압 배선(VL1)과 연결 배선(CL6)은 서로 전기적으로 연결되어 있다.

한편, 도 12 및 도 13은 도 3 및 도 5의 제2 변형례를 도시한 도면이다.

도 12 및 도 13은 도 3 및 도 5와 달리 전압 배선(VL1)에 연결된 연결 배선(CL6)이 인접한 두 개의 스테이지의 전압단자(VT1)와 연결될 때 연결 전극(CE2)를 통하여 연결되도록 형성된 구조이다. 즉, 연결 배선(CL6)은 스테이지의 전압단자(VT1)쪽으로 연장되며, 스테이지의 전압단자(VT1) 부근에서 확장부를 가진다. 한편, 인접한 스테이지의 전압단자(VT1)간을 연결하는 연결 배선(CL6-1)이 형성되어 있으며, 연결 배선(CL6)의 확장부와 연결 배선(CL6-1)은 연결 전극(CE2)을 통하여 연결되어 있다. 도 13을 보면, 연결 배선(CL6-1)은 제1 도전층으로 형성되며, 연결 배선(CL6)은 제2 도전층으로 형성되고, 연결 배선(CL6-1) 및 연결 배선(CL6)의 사이에는 절연층(110)이 형성되어 있으며, 연결 배선(CL6)의 위에는 보호층(130)이 형성되어 있다. 절연층(110) 및 보호층(130)에는 연결 배선(CL6) 및 연결 배선(CL6-1)을 각각 노출시키는 접촉 구멍이 있으며, 접촉 구멍을 통하여 연결 전극(CE2)이 서로 연결되어 연결 배선(CL6)과 연결 배선(CL6-1)은 서로 전기적으로 연결되어 있다.

한편, 도 14 내지 도 16은 도 3과 달리 연결 배선(CL6)의 구조가 변형된 변형례이다.

도 14는 도 3의 제3 변형례를 도시한 도면이다.

도 14는 도 3과 달리 연결 배선(CL6)이 가로 방향으로 평행하는 두 개의 선을 포함한다. 연결 배선(CL6)의 가로 방향으로 평행하는 두 개의 선의 일단은 전압 배선(VL1)과 연결되며, 타단에는 세로 방향으로 꺾인 가지가 형성되어 있으며, 가지를 통하여 각 스테이지의 전압단자(VT1)와 연결되어 있다. 또한, 가지는 세로 방향으로 연장된 연결부에 의하여 서로 연결되며, 세로 방향으로 하나의 직선 형상을 가진다. 즉, 도 14에서는 연결 배선(CL6)이 2 개씩 쌍으로 형성되어 하나의 연결 배선(CL6)이 하나의 스테이지의 전압단자(VT1)와 연결되는 구조를 가진다.

한편, 도 15는 도 3의 제4 변형례를 도시한 도면이다.

도 15에서는 도 3과 달리 연결 배선(CL6)이 가로 방향으로 평행하는 두 개의 선을 포함하며, 도 14와 달리 각 가지가 연결부에 의하여 서로 연결되어 있지 않은 구조를 가진다. 즉, 연결 배선(CL6)의 가로 방향으로 평행하는 두 개의 선의 일단은 전압 배선(VL1)과 연결되며, 타단에는 세로 방향으로 꺾인 가지가 형성되어 있으며, 가지를 통하여 각 스테이지의 전압단자(VT1)와 연결되어 있지만, 가지는 연결되는 스테이지를 향하여만 세로 방향으로 연장될 뿐 반대 방향으로는 연장되지 않아(즉, 연결부가 없어서) 각 가지가 서로 연결되지 않는 구조를 가진다.

또한, 도 16은 도 3의 제5 변형례를 도시한 도면이다.

도 16에서는 연결 배선(CL6)의 내부에 개구부가 형성되어 있어 사다리와 유사한 구조를 가진다. 즉, 도 16의 구조는 도 14에서의 연결부가 복수개 형성되어 개구부가 복수개 형성되는 구조이며, 연결부가 복수개 형성됨으로 인하여 신호 전달 시 저항을 줄일 수 있으며, 교차하는 배선과의 중첩 면적을 줄여 신호 지연을 줄일 수 있는 장점이 있다.

또한 실시예 1, 실시예 2, 제1 변형례 내지 제5 변형례에 따른 상기 표시 기판(100)의 구조 및 제조방법은 도 1 내지 도 15를 참조하여 설명된 상기 내용에 한정하지 않으며, 상기 구조 및 제조방법을 다양하게 변경할 수 있다.

본 발명의 실시예들에 따르면, 연결배선들의 일부를 두 개의 구동회로 스테이지에서 공유함으로써 회로 및 배선의 집적도를 높일 수 있다. 또한 인접한 구동회로 스테이지 내부의 회로 구조를 서로 대칭되도록 배치함으로써 회로의 집적도를 더 높여서, 표시장치의 경박단소화가 가능하게 한다.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 표시 기판 600 : 대향 기판
700 : 데이터 구동부 101 : 회로부
102, 103 : 배선부 104, 105 : 게이트 구동부
110 : 절연층 130 : 보호층
192 : 밀봉층 610 : 공통 전극
630 : 배향층 900a, 900b : 표시 장치

Claims

기판;
상기 기판 위에 형성된 표시 영역;
상기 표시 영역의 외측에 위치하는 주변 영역;
상기 주변 영역에 형성된 구동부;
상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴;
상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴을 포함하며,
상기 제2 도전패턴은 상기 제1 도전패턴과 상기 구동부를 연결하며, 상기 제2 도전패턴은 상기 구동부의 제1단자에 연결된 제1 가지와 상기 구동부의 제2 단자에 연결된 제2 가지를 포함하는 표시 장치.
제1항에서,
상기 제2 도전패턴은 상기 제1 도전패턴과 상기 제1 및 제2 가지 사이에서 연장되어 있는 표시 장치.
제2항에서,
상기 제2 도전패턴은 하나의 선을 포함하는 표시 장치.
제1항에서,
상기 구동부는 복수의 게이트선 각각에 연결된 복수의 스테이지를 포함하는 게이트 구동부를 포함하며,
상기 복수의 스테이지 중 제1 스테이지는 제1 단자를 포함하며, 상기 복수의 스테이지 중 제2 스테이지는 제2단자를 포함하는 표시 장치.
제4항에서,
상기 제1단자 및 상기 제2단자는 일정한 크기를 가지는 제1 전압을 수신하는 표시 장치.
제5항에서,
상기 주변 영역에 위치하며, 제1 방향으로 연장된 제3 도전패턴, 및
상기 주변 영역에 위치하며, 제3 방향으로 연장된 제4 도전패턴을 더 포함하며,
상기 제4 도전패턴은 상기 제3 도전패턴과 상기 구동부를 연결하며, 상기 제4 도전 패턴은 상기 구동부의 제3단자에 연결된 제3 가지와 상기 구동부의 제4단자에 연결된 제4가지를 포함하는 표시 장치.
제6항에서,
상기 구동부는 상기 제1 도전패턴과 상기 제3 도전패턴 사이에 위치하며, 상기 제2 방향과 상기 제3 방향은 서로 반대인 표시 장치.
제7항에서,
상기 제1 스테이지는 제3단자를 포함하며, 상기 제2 스테이지는 제4단자를 포함하는 표시 장치.
제8항에서,
상기 제3단자와 상기 제4단자는 일정 크기를 가지는 제2 전압을 받는 표시 장치.
제2항에서,
상기 제1 도전패턴과 상기 제2 도전패턴은 동일한 도전층에 형성되는 표시 장치.
제2항에서,
절연층을 더 포함하며,
상기 제1 도전패턴은 제1 도전층으로 형성되고, 상기 제2 도전패턴은 제2 도전층으로 형성되며, 상기 절연층은 상기 제1 도전층과 상기 제2 도전층의 사이에 위치하며, 상기 제1 도전 패턴은 상기 절연층에 형성된 콘택홀을 통하여 상기 제2 도전 패턴과 연결되는 표시 장치.
제2항에서,
절연층을 더 포함하며,
상기 제2 도전패턴은 상기 제1 도전패턴과 상기 제1 및 제2 가지 사이에서 연장되고, 제2 도전층으로 형성되며,
상기 제1 및 제2 가지는 제1 도전층으로 형성되고,
상기 절연층은 상기 제1 도전층과 상기 제2 도전층의 사이에 위치하며,
상기 제2 도전패턴은 상기 절연층에 형성된 콘택홀을 통하여 상기 제1 및 제2 가지와 연결되는 표시 장치.
제1항에서,
상기 주변 영역에 위치하는 또 하나의 구동부;
상기 주변 영역에 위치하며, 상기 제1 방향으로 연장되는 제3 도전패턴;
상기 주변 영역에 위치하며, 상기 제1 방향과 교차하는 제3 방향으로 연장되는 제4 도전패턴을 더 포함하며,
상기 제4 도전패턴은 상기 제3 도전패턴 및 상기 또 하나의 구동부와 연결되며,
상기 제4 도전패턴은 상기 또 하나의 구동부의 제3단자와 연결되는 제3 가지 및 상기 또 하나의 구동부의 제4단자와 연결되는 제4 가지를 포함하는 표시 장치.
제13항에서,
상기 표시 영역은 상기 구동부와 상기 또 하나의 구동부 사이에 위치하는 표시 장치.
제4항에서,
상기 제2 스테이지의 적어도 일부분은 상기 제1 스테이지의 적어도 일부분과 거울상 대칭인 표시 장치.
제15항에서,
상기 제2 스테이지의 전체는 상기 제1 스테이지의 전체와 거울상 대칭인 표시 장치.
제7항에서,
상기 제1 도전패턴과 상기 제3 도전패턴은 동일한 층에 형성된 표시 장치.
제4항에서,
제1 클락 배선, 제2 클락 배선, 제3 클락 배선 및 제4 클락 배선을 더 포함하며,
상기 제1 클락 배선은 상기 제1 스테이지와 연결되며, 상기 제2 클락 배선은 상기 제2 스테이지와 연결되며, 상기 제3 클락 배선은 상기 제3 스테이지와 연결되며, 상기 제4 클락 배선은 상기 제4 스테이지와 연결되는 표시 장치.
제18항에서,
상기 제2 도전패턴은 상기 제1 클락 배선, 상기 제2 클락 배선, 상기 제3 클락 배선 및 상기 제4 클락 배선 중 적어도 하나와 교차하는 표시 장치.
기판,
상기 기판 위에 형성된 표시 영역;
상기 표시 영역의 외측에 위치하는 주변 영역;
상기 주변 영역에 형성되며, 제1 게이트선에 연결된 제1 스테이지와 제2 게이트선에 연결된 제2 스테이지를 포함하며, 상기 제1 스테이지와 상기 제2 스테이지는 각각 복수의 단자를 포함하는 게이트 구동부;
상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴;
상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴을 포함하며,
상기 제2 도전패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제1 스테이지의 제1 단자와 연결되는 제1 부분과 상기 제2 스테이지의 제1 단자와 연결되는 제2 부분으로 나뉘는 표시 장치.
제20항에서,
상기 제1 스테이지의 제1단자와 상기 제2 스테이지의 제1 단자는 일정한 크기의 전압을 받는 표시 장치.
기판,
상기 기판 위에 형성된 표시 영역;
상기 표시 영역의 외측에 위치하는 주변 영역;
상기 주변 영역에 형성되며, 제1 게이트선에 연결된 제1 스테이지와 제2 게이트선에 연결된 제2 스테이지를 포함하며, 상기 제1 스테이지와 상기 제2 스테이지는 각각 제1 단자를 가지며, 상기 제1 스테이지와 상기 제2 스테이지의 각각은 상부 영역과 하부 영역을 가지는 게이트 구동부를 포함하며,
상기 제1 스테이지의 하부 영역은 상기 제1 스테이지의 상부 영역과 상기 제2 스테이지의 상부 영역 사이에 위치하며,
상기 제2 스테이지의 상부 영역은 상기 제1 스테이지의 하부 영역과 상기 제2 스테이지의 하부 영역의 사이에 위치하고,
상기 제1 스테이지의 상기 제1 단자는 상기 제1 스테이지의 하부 영역에 위치하고, 상기 제2 스테이지의 상기 제1 단자는 상기 제2 스테이지의 상부 영역에 위치하는 표시 장치.
제22항에서,
상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴;
상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴을 더 포함하며,
상기 제2 도전패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제1 스테이지의 상기 제1 단자와 연결되는 제1 부분과 상기 제2 스테이지의 상기 제1 단자와 연결되는 제2 부분으로 나뉘는 표시 장치.
제22항에서,
상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴;
상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴;
상기 주변 영역에 형성되며, 상기 제2 방향으로 연장되는 제3 도전 패턴을 더 포함하며,
상기 제2 도전패턴은 상기 제1 도전패턴으로부터 연장되고 상기 제1 스테이지의 상기 제1 터미널과 연결되며, 상기 제3 도전패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제2 스테이지의 상기 제1 단자와 연결되는 표시 장치.
제24항에서,
상기 제2 도전패턴은 상기 제3 도전패턴과 일정거리 떨어져 있으며, 제2 도전패턴과 상기 제3 도전패턴은 직접 연결되어 있지 않은 표시 장치.
제24항에서,
적어도 하나의 연결부를 가지며,
상기 제2 도전패턴과 상기 제3 도전패턴은 일정거리 떨어져 있으며, 상기 적어도 하나의 연결부를 통하여 연결되어 있는 표시 장치.
기판;
상기 표시 영역의 외측에 위치하는 주변 영역;
상기 주변 영역에 형성되며, 제1 게이트선에 연결된 제1 스테이지와 제2 게이트선에 연결된 제2 스테이지를 포함하며, 상기 제1 스테이지와 상기 제2 스테이지는 서로 거울상 대칭인 게이트 구동부를 포함하는 표시 장치.
제27항에서,
상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴;
상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴을 더 포함하며,
상기 제1 스테이지와 상기 제2 스테이지의 각각은 제1 터미널을 가지며,
상기 제2 도전 패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제1 스테이지의 상기 제1 단자와 연결되는 제1 부분과 상기 제2 스테이지의 상기 제1 단자와 연결되는 제2 부분으로 나뉘는 표시 장치.
제27항에서,
상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴;
상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴;
상기 주변 영역에 형성되며, 상기 제2 방향으로 연장되는 제3 도전 패턴을 더 포함하며,
상기 제1 스테이지와 상기 제2 스테이지는 각각 제1 터미널을 가지며,
상기 제2 도전패턴은 상기 제1 도전패턴으로부터 연장되고 상기 제1 스테이지의 상기 제1 터미널과 연결되며, 상기 제3 도전패턴은 상기 제1 도전패턴으로부터 연장되어 상기 제2 스테이지의 상기 제1 단자와 연결되는 표시 장치.
제29항에서,
상기 제2 도전패턴은 상기 제3 도전패턴과 일정거리 떨어져 있으며, 제2 도전패턴과 상기 제3 도전패턴은 직접 연결되어 있지 않은 표시 장치.
제29항에서,
적어도 하나의 연결부를 가지며,
상기 제2 도전패턴과 상기 제3 도전패턴은 일정거리 떨어져 있으며, 상기 적어도 하나의 연결부를 통하여 연결되어 있는 표시 장치.
기판;
상기 기판 위에 형성된 표시 영역;
상기 표시 영역의 외측에 위치하는 주변 영역;
상기 주변 영역에 형성되며, 복수의 게이트선과 각각 연결되어 있는 복수의 스테이지를 포함하며, 상기 복수의 스테이지 중 제1 스테이지는 제1 단자 및 제2 단자를 포함하며, 상기 복수의 스테이지 중 제2 스테이지는 제3 단자와 제4단자를 포함하는 구동부;
상기 주변 영역에 형성되며, 제1 방향으로 연장되는 제1 도전패턴;
상기 주변 영역에 형성되며, 상기 제1 방향을 가로지르는 제2 방향으로 연장되는 제2 도전패턴;
상기 주변 영역에 형성되며, 상기 제1 방향으로 연장되는 제3 도전패턴;
상기 주변 영역에 형성되며, 제3 방향으로 연장되는 제4 도전패턴을 포함하며,
상기 제2 도전패턴은 상기 제1 도전패턴과 상기 구동부를 연결하며, 상기 제2 도전패턴은 상기 제1 스테이지의 제1단자와 연결된 제1 가지와 상기 제2 스테이지의 제3 단자와 연결된 제2 가지를 포함하며,
상기 제4 도전패턴은 상기 제3 도전패턴과 상기 구동부를 연결하며, 상기 제4 도전 패턴은 상기 제1 스테이지의 제2 단자와 연결된 제3 가지와 상기 제2 스테이지의 제4 단자와 연결된 제4 가지를 포함하며,
상기 제4 도전패턴은 상기 복수의 게이트선과 중첩하며, 상기 제4 도전패턴은 상기 복수의 게이트선과 중첩하는 영역에서 상기 복수의 게이트선과 중첩하지 않는 영역에서보다 좁은 폭을 가지는 표시 장치.