CN113838865B - 像素阵列基板 - Google Patents

像素阵列基板 Download PDF

Info

Publication number
CN113838865B
CN113838865B CN202110773191.5A CN202110773191A CN113838865B CN 113838865 B CN113838865 B CN 113838865B CN 202110773191 A CN202110773191 A CN 202110773191A CN 113838865 B CN113838865 B CN 113838865B
Authority
CN
China
Prior art keywords
bridge
group
wire
connection terminal
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110773191.5A
Other languages
English (en)
Other versions
CN113838865A (zh
Inventor
王睦凯
蔡艾茹
黄国有
锺岳宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW110107205A external-priority patent/TWI753790B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN113838865A publication Critical patent/CN113838865A/zh
Application granted granted Critical
Publication of CN113838865B publication Critical patent/CN113838865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Abstract

一种像素阵列基板包括多个像素结构、多条数据线、多个扫描线组、多个转接线组、多个连接端子组及多个桥接线组。多条数据线电性连接至多个像素结构，且沿第一方向排列。每一扫描线组包括沿第二方向排列的多条扫描线。多个扫描线组的多条扫描线电性连接至多个像素结构。每一转接线组包括沿着第一方向排列的多条转接线。每一转接线组的多条转接线电性连接至对应的扫描线组的多条扫描线。多个桥接线组在结构上分离。每一桥接线组电性连接至对应的转接线组及对应的连接端子组。

Description

像素阵列基板
技术领域
本发明涉及一种像素阵列基板。
背景技术
随着显示科技的发达，人们对显示装置的需求，不再满足于高分辨率、高对比、广视角等光学特性，人们还期待显示装置具有优雅的外观。举例而言，人们期待显示装置的边框窄，甚至无边框。
一般而言，显示装置包括设置于主动区的多个像素结构、设置于主动区的上方或下方的数据驱动电路以及设置于主动区的左侧、右侧或左右两侧的栅极驱动电路。为减少显示装置的边框的左右两侧的宽度，可将用以与栅极驱动电路电性连接的多个连接端子设置于主动区的上方。当连接端子设置于主动区上方时，在水平方向上延伸的扫描线须通过在垂直方向上延伸的转接线方能电性连接至连接端子。然而，当转接线设置于主动区时，转接线势必会与数据线相邻；转接线与数据线之间的耦合效应，会使数据线上的数据信号偏移，进而造成斜向纹的问题。
发明内容
本发明提供一种像素阵列基板，性能佳且所需的开发时程短。
本发明提供另一种像素阵列基板，性能佳且所需的开发时程短。
本发明提供又一种像素阵列基板，性能佳且所需的开发时程短。
本发明一实施例的像素阵列基板包括基底、多个像素结构、多条数据线、多个扫描线组、多个转接线组、多个连接端子组、多个桥接线组及绝缘层。基底具有主动区及主动区外的第一周边区。多个像素结构设置于基底的主动区。多条数据线电性连接至多个像素结构，且沿第一方向排列。每一扫描线组包括多条扫描线，多条扫描线沿第二方向排列，第一方向与第二方向交错，且多个扫描线组的多条扫描线电性连接至多个像素结构。每一转接线组包括多条转接线，多条转接线沿着第一方向排列且电性连接至对应的一扫描线组的多条扫描线。多个连接端子组设置于基底的第一周边区上，其中每一连接端子组包括多个连接端子。多个桥接线组设置于基底上且在结构上彼此分离，其中每一桥接线组电性连接至对应的一转接线组及对应的一连接端子组。每一桥接线组包括在第一方向上延伸的多条第一桥接线以及在第二方向上延伸的多条第二桥接线，绝缘层设置于每一桥接线组的多条第一桥接线与多条第二桥接线之间，每一桥接线组的多条第二桥接线通过绝缘层的多个第一接触窗电性连接至多个第一桥接线，且每一转接线组的多条转接线通过绝缘层的多个第二接触窗电性连接至对应的一桥接线组的多条第一桥接线。相对应的一连接端子组、一桥接线组及一转接线组通过绝缘层的多个第一接触窗及多个第二接触窗电性连接，多个第一接触窗及多个第二接触窗之中在第一方向上距离最远的两个具有第一距离，且桥接线组的每一第一桥接线的长度大于或等于第一距离。连接端子组的多个连接端子包括沿第一方向按序排列的第1个连接端子至第n个连接端子，n为大于或等于2的正整数，转接线组的多条转接线包括分别电性连接至第1个连接端子至第n个连接端子的第1转接线至第n转接线，且第1个连接端子至第n个连接端子在第一方向上的排列顺序与第1转接线至第n转接线在第一方向上的排列顺序不同。
本发明另一实施例的像素阵列基板包括基底、多个像素结构、多条数据线、多个扫描线组、多个转接线组、多个连接端子组及多个桥接线组。基底具有主动区及主动区外的第一周边区。多个像素结构设置于基底的主动区。多条数据线电性连接至多个像素结构，且沿第一方向排列。每一扫描线组包括多条扫描线，多条扫描线沿第二方向排列，第一方向与第二方向交错，且多个扫描线组的多条扫描线电性连接至多个像素结构。每一转接线组包括多条转接线，多条转接线沿着第一方向排列且电性连接至对应的一扫描线组的多条扫描线。多个连接端子组设置于基底的第一周边区上，其中每一连接端子组包括多个连接端子。多个桥接线组设置于基底上，且在结构上彼此分离，其中每一桥接线组电性连接至对应的一转接线组及对应的一连接端子组。每一连接端子组的多个连接端子包括沿第一方向按序排列的第1个连接端子至第n个连接端子，n为大于或等于2的正整数，对应于每一连接端子组的一转接线组的多条转接线包括分别电性连接至第1个连接端子至第n个连接端子的第1转接线至第n转接线，且第1个连接端子至第n个连接端子在第一方向上的排列顺序与第1转接线至第n转接线在第一方向上的排列顺序不同。每一连接端子组的第1个连接端子至第n个连接端子包括第一连接端子及第二连接端子。第一连接端子通过对应的桥接线组的第二桥接线、对应的桥接线组的第一桥接线以及对应的转接线电性连接至一扫描线。第二桥接线跨越的对应的桥接线组的其它第一桥接线的数量、第二桥接线与第一桥接线的交会处的数量、第一桥接线与转接线的交会处的数量以及转接线跨越的对应的桥接线组的第一桥接线的数量的和为A1；第二连接端子通过对应的桥接线组的另一第二桥接线、对应的桥接线组的另一第一桥接线及对应的另一转接线电性连接至另一扫描线，另一第二桥接线跨越的对应的桥接线组的其它第一桥接线的数量、另一第二桥接线与另一第一桥接线的交会处的数量、另一第一桥接线与另一转接线的交会处的数量以及另一转接线跨越的对应的桥接线组的第一桥接线的数量的和为A2；A1等于A2。
本发明又一实施例的像素阵列基板包括基底、多个像素结构、多条数据线、多个扫描线组、多个转接线组、多个连接端子组以及多个桥接线组。基底具有主动区及主动区外的第一周边区。多个像素结构设置于基底的主动区。多条数据线电性连接至多个像素结构，且沿第一方向排列。每一扫描线组包括多条扫描线，多条扫描线沿第二方向排列，第一方向与第二方向交错，且多个扫描线组的多条扫描线电性连接至多个像素结构。每一转接线组包括多条转接线，多条转接线沿着第一方向排列且电性连接至对应的一扫描线组的多条扫描线。多个连接端子组设置于基底的第一周边区上，其中每一连接端子组包括多个连接端子。多个桥接线组设置于基底上且在结构上彼此分离，其中每一桥接线组电性连接至对应的一转接线组及对应的一连接端子组。每一连接端子组的多个连接端子包括沿第一方向按序排列的第1个连接端子至第n个连接端子，n为大于或等于2的正整数，对应于每一连接端子组的一转接线组的多条转接线包括分别电性连接至第1个连接端子至第n个连接端子的第1转接线至第n转接线，且第1个连接端子至第n个连接端子在第一方向上的排列顺序与第1转接线至第n转接线在第一方向上的排列顺序不同。多个像素结构排成多个像素列。每一像素列的多个像素结构沿第一方向排列。在像素阵列基板的俯视图中，每一桥接线组的多个第一桥接线分别对应多个像素列设置。
附图说明
图1为本发明一实施例的像素阵列基板100的俯视示意图。
图2为本发明一实施例的像素阵列基板100的剖面示意图。
图3为本发明一实施例的像素阵列基板100A的俯视示意图。
图4为本发明一实施例的像素阵列基板100A的剖面示意图。
图5示出图3的第1个扫描线组GHG1、第1个转接线组GVG1、第1个桥接线组Gb1及第1个连接端子组GS1。
图6示出图3的第2个扫描线组GHG2、第2个转接线组GVG2、第2个桥接线组Gb2及第2个连接端子组GS2。
图7示出图3的第m个扫描线组GHGm、第m个转接线组GVGm、第m个桥接线组Gbm及第m个连接端子组GSm。
附图标记说明：
100、100A：像素阵列基板
110：基底
110a：主动区
110b：第一周边区
110c：第二周边区
120：第一金属层
122、122-1、122-2、122-3、122-4、122-5、122-6、122-7、122-8、122k-3、122k-2、122k-1、122k：第一桥接线
130：绝缘层
132：第一接触窗
134：第二接触窗
140：第二金属层
142、142-1、142-2、142-3、142-4、142-5、142-6：第二桥接线
150：扫描驱动电路
160：多工器
DL：数据线
DS1：第一距离
Gb、Gb1、Gb2、Gbm：桥接线组
GHG、GHG1、GHG2、GHGm：扫描线组
GS、GS1、GS2、GSm：连接端子组
GVG、GVG1、GVG2、GVGm：转接线组
HG、HG1、HG2、HG3、HG4、HG5、HG6、HG7、HG8、HGk-3、HGk-2、HGk-1、HGk：扫描线
L1：长度
PX：像素结构
Rpx：像素列
S、S1、S2、S3、S4、S5、S6、S7、S8、Sk-3、Sk-2、Sk-1、Sk：连接端子
VG、VG1、VG2、VG3、VG4、VG5、VG6、VG7、VG8、VGk-3、VGk-2、VGk-1、VGk：转接线
W：宽度
x：第一方向
y：第二方向
I-I’、II-II’：剖线
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可以是二元件间存在其它元件。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1为本发明一实施例的像素阵列基板100的俯视示意图。
图2为本发明一实施例的像素阵列基板100的剖面示意图。图2对应图1的剖线I-I’，且示出像素阵列基板100的第一金属层120、绝缘层130及第二金属层140而省略其它膜层。
请参照图1及图2，像素阵列基板100包括基底110。请参照图1，基底110具有主动区110a及主动区110a外的第一周边区110b。在本实施例中，基底110还可选择性地具有第二周边区110c，其中第一周边区110b及第二周边区110c分别设置于主动区110a的相对两侧。在本实施例中，主动区110a又可称显示区，第一周边区110b又可称上边框区，第二周边区110c又可称下边框区，但本发明不以此为限。
举例而言，在本实施例中，基底110的材质可为玻璃。然而，本发明不限于此，根据其它实施例，基板110的材质也可为石英、有机聚合物、或是不透光/反射材料(例如：晶圆、陶瓷等)、或是其它可适用的材料。
请参照图1，像素阵列基板100还包括多个像素结构PX，设置于基底110的主动区110a。举例而言，在本实施例中，每一像素结构PX可包括一薄膜晶体管(未示出)及一像素电极(未示出)，薄膜晶体管的源极(未示出)电性连接至对应的一数据线DL，薄膜晶体管的栅极(未示出)电性连接至对应的一扫描线HG，且薄膜晶体管的漏极(未示出)电性连接至像素电极(未示出)。
像素阵列基板100还包括多条数据线DL，电性连接至多个像素结构PX，且沿第一方向x排列。具体而言，在本实施例中，多条数据线DL是电性连接至多个像素结构PX的多个薄膜晶体管(未示出)的多个源极(未示出)。举例而言，在本实施例中，多条数据线DL可选择性地属于第二金属层140(标示于图2)，但本发明不以此为限。
请参照图1，像素阵列基板100还包括多个扫描线组GHG，其中每一扫描线组GHG包括沿第二方向y排列的多条扫描线HG，且第一方向x与第二方向y交错。在本实施例中，第一方向x与第二方向y可选择性地垂直，但本发明不以此为限。
多个扫描线组GHG的多条扫描线HG电性连接至多个像素结构PX。具体而言，在本实施例中，多个扫描线组GHG的多条扫描线HG是电性连接至多个像素结构PX的多个薄膜晶体管(未示出)的多个栅极(未示出)。举例而言，在本实施例中，多条扫描线HG可选择性地属于第一金属层120(标示于图2)，但本发明不以此为限。
请参照图1，在本实施例中，多个扫描线组GHG可包括沿第一方向x按序排列的第1个扫描线组GHG1、第2个扫描线组GHG2至第m个扫描线组GHGm，其中m为大于或等于3的正整数。像素阵列基板100的多条扫描线HG包括沿第二方向y按序排列的第1条扫描线HG1至第k条扫描线HGk，其中k为大于或等于6的正整数。举例而言，在本实施例中，第1个扫描线组GHG1可包括第1条扫描线HG1、第2条扫描线HG2、第3条扫描线HG3及第4条扫描线HG4，第2个扫描线组GHG2包括第5条扫描线HG5、第6条扫描线HG6、第7条扫描线HG7及第8条扫描线HG8，…，第m个扫描线组GHGm包括第k-3条扫描线HGk-3、第k-2条扫描线HGk-2、第k-1条扫描线HGk-1及第k条扫描线HGk；但本发明不以此为限。
像素阵列基板100还包括多个转接线组GVG。每一转接线组GVG包括沿第一方向x排列的多条转接线VG。每一转接线组GVG的多条转接线VG电性连接至对应的一扫描线组GHG的多条扫描线HG。
在本实施例中，多个转接线组GVG可包括沿第一方向x按序排列的第1个转接线组GVG1、第2个转接线组GVG2至第m个转接线组GVGm，分别电性连接至第1个扫描线组GHG1、第2个扫描线组GHG至第m个扫描线组GHGm。
举例而言，在本实施例中，第1个转接线组GVG1可包括多条转接线VG1、VG2、VG3、VG4，分别电性连接至的第1个扫描线组GHG1的第1条扫描线HG1、第2条扫描线HG2、第3条扫描线HG3及第4条扫描线HG4；第2个转接线组GVG2可包括多条转接线VG5、VG6、VG7、VG8，分别电性连接至的第2个扫描线组GHG2的第5条扫描线HG5、第6条扫描线HG6、第7条扫描线HG7及第8条扫描线HG8；…；第m个转接线组GVGm可包括多条转接线VGk-3、VGk-2、VGk-1、VGk，分别电性连接至第m个扫描线组GHGm的第k-3条扫描线HGk-3、第k-2条扫描线HGk-2、第k-1条扫描线HGk-1及第k条扫描线HGk。
在本实施例中，多条转接线VG可选择性地属于第二金属层140(标示于图2)，但本发明不以此为限。
请参照图1，像素阵列基板100还包括多个连接端子组GS，设置于基底110的第一周边区110b上，其中每一连接端子组GS包括多个连接端子S。
在本实施例中，多个连接端子组GS包括沿第一方向x按序排列的第1个连接端子组GS1、第2个连接端子组GS2至第m个连接端子组GSm，分别电性连接至第1个扫描线组GHG1、第2个扫描线组GHG2至第m个扫描线组GHGm。
举例而言，在本实施例中，第1个连接端子组GS1可包括沿第一方向x按序排列的连接端子S1、连接端子S2、连接端子S3及连接端子S4，分别电性连接至第1个扫描线组GHG1的第1条扫描线HG1、第2条扫描线HG2、第3条扫描线HG3及第4条扫描线HG4；第2个连接端子组GS2可包括沿第一方向x按序排列的连接端子S5、连接端子S6、连接端子S7及连接端子S8，分别电性连接至第2个扫描线组GHG2的第5条扫描线HG5、第6条扫描线HG6、第7条扫描线HG7及第8条扫描线HG8；…；第m个连接端子组GSm可包括沿第一方向x按序排列的连接端子Sk-3、连接端子Sk-2、连接端子Sk-1及连接端子Sk，分别电性连接第m个扫描线组GHGm的第k-3条扫描线HGk-3、第k-2条扫描线HGk-2、第k-1条扫描线HGk-1及第k条扫描线HGk。
在本实施例中，像素阵列基板100还包括扫描驱动电路150，电性连接至设置于第一周边区110b的多个连接端子组GS。举例而言，在本实施例中，扫描驱动电路150包括第1级移位暂存器至第k级移位暂存器，其中连接端子S1、连接端子S2、连接端子S3、连接端子S4、连接端子S5、连接端子S6、连接端子S7、连接端子S8、…、连接端子Sk-3、连接端子Sk-2、连接端子Sk-1及连接端子Sk分别电性连接至第1级移位暂存器、第2级移位暂存器、第3级移位暂存器、第4级移位暂存器、第5级移位暂存器、第6级移位暂存器、第7级移位暂存器、第8级移位暂存器、…、第k-3级移位暂存器、第k-2级移位暂存器、第k-1级移位暂存器及第k级移位暂存器。
像素阵列基板100还包括多个桥接线组Gb，设置于基底110上，且在结构上彼此分离，其中每一桥接线组Gb电性连接至对应的一转接线组GVG及对应的一连接端子组GS。
举例而言，在本实施例中，多个桥接线组Gb包括沿第一方向x按序排列的第1个桥接线组Gb1、第2个桥接线组Gb2至第m个桥接线组Gbm；第1个桥接线组Gb1电性连接至第1个转接线组GVG1及第1个连接端子组GS1，第2个桥接线组Gb2电性连接至第2个转接线组GVG2及第2个连接端子组GS2，…，第m个桥接线组Gbm电性连接至第m个转接线组GVGm及第m个连接端子组GSm。
在本实施例中，多个桥接线组Gb可选择性地设置于基底110的第一周边区110b上，但本发明不以此为限。
请参照图1，每一桥接线组Gb包括在第一方向x上延伸的多条第一桥接线122和在第二方向y上延伸的多条第二桥接线142。请参照图1及图2，像素阵列基板100还包括绝缘层130，设置于每一桥接线组Gb的多条第一桥接线122与多条第二桥接线142之间。在本实施例中，第一桥接线122例如是属于第一金属层120，第二桥接线142例如是属于第二金属层140，且绝缘层130设置于第一金属层120及第二金属层140之间。
举例而言，在本实施例中，每一桥接线组Gb可包括多条第一桥接线122-1、122-2、122-3、122-4及多条第二桥接线142-1、142-2、142-3、142-4，其中第一桥接线122-1、第一桥接线122-2、第一桥接线122-3及第一桥接线122-4沿第二方向y按序排列，第二桥接线142-1、第二桥接线142-2、第二桥接线142-3及第二桥接线142-4沿第一方向x按序排列，第二桥接线142-1跨越第一桥接线122-4、第一桥接线122-3及第一桥接线122-2且电性连接至第一桥接线122-1，第二桥接线142-2跨越第一桥接线122-4及第一桥接线122-3且电性连接至第一桥接线122-2，第二桥接线142-3跨越第一桥接线122-4且电性连接至第一桥接线122-3，第二桥接线142-4电性连接至第一桥接线122-4。
在本实施例中，第1个转接线组GVG1的转接线VG2通过第1个桥接线组Gb1的第一桥接线122-2及第二桥接线142-2电性连接至第1个连接端子组GS1的连接端子S2，第1个转接线组GVG1的转接线VG1通过第1个桥接线组Gb1的第一桥接线122-1及第二桥接线142-1电性连接至第1个连接端子组GS1的连接端子S1，第1个转接线组GVG1的转接线VG4通过第1个桥接线组Gb1的第一桥接线122-4及第二桥接线142-4电性连接至第1个连接端子组GS1的连接端子S4，且第1个转接线组GVG1的转接线VG3通过第1个桥接线组Gb1的第一桥接线122-3及第二桥接线142-3电性连接至第1个连接端子组GS1的连接端子S3。
类似地，在本实施例中，第2个转接线组GVG2的转接线VG6通过第2个桥接线组Gb2的第一桥接线122-2及第二桥接线142-2电性连接至第2个连接端子组GS2的连接端子S6，第2个转接线组GVG2的转接线VG5通过第2个桥接线组Gb2的第一桥接线122-1及第二桥接线142-1电性连接至第2个连接端子组GS2的连接端子S5，第2个转接线组GVG2的转接线VG8通过第2个桥接线组Gb2的第一桥接线122-4及第二桥接线142-4电性连接至第2个连接端子组GS2的连接端子S8，且第2个转接线组GVG2的转接线VG7通过第2个桥接线组Gb2的第一桥接线122-3及第二桥接线142-3电性连接至第2个连接端子组GS2的连接端子S7；…；第m个转接线组GVGm的转接线VGk-2通过第m个桥接线组Gbm的第一桥接线122-2及第二桥接线142-2电性连接至第m个连接端子组GSm的连接端子Sk-2，第m个转接线组GVGm的转接线VGk-3通过第m个桥接线组Gbm的第一桥接线122-1及第二桥接线142-1电性连接至第m个连接端子组GSm的连接端子Sk-3，第m个转接线组GVGm的转接线VGk通过第m个桥接线组Gbm的第一桥接线122-4及第二桥接线142-4电性连接至第m个连接端子组GSm的连接端子Sk，且第m个转接线组GVGm的转接线VGk-1通过第m个桥接线组Gbm的第一桥接线122-3及第二桥接线142-3电性连接至第m个连接端子组GSm的连接端子Sk-1。
值得注意是，每一连接端子组GS的多个连接端子S包括沿第一方向x按序排列的第1个连接端子S至第n个连接端子S，n为大于或等于2的正整数，对应的转接线组GVG的多条转接线VG包括分别电性连接至第1个连接端子S至第n个连接端子S的第1转接线VG至第n转接线VG，且第1个连接端子S至第n个连接端子S在第一方向x上的排列顺序与第1转接线VG至第n转接线VG在第一方向x上的排列顺序不同。
举例而言，在本实施例中，第1个连接端子组GS1的多个连接端子S包括沿第一方向x按序排列的第1个连接端子S至第n个连接端子S(即，连接端子S1、连接端子S2、连接端子S3及连接端子S4)，对应的第1个转接线组GVG1的多条转接线VG包括分别电性连接至连接端子S1、连接端子S2、连接端子S3及连接端子S4的转接线VG1、转接线VG2、转接线VG3及转接线VG4，且连接端子S1、连接端子S2、连接端子S3及连接端子S4在第一方向x上的排列顺序与转接线VG1、转接线VG2、转接线VG3及转接线VG4在第一方向x上的排列顺序不同。具体而言，在本实施例中，连接端子S1、连接端子S2、连接端子S3及连接端子S4在第一方向x上按序排列，但分别与连接端子S1、连接端子S2、连接端子S3及连接端子S4电性连接的转接线VG1、转接线VG2、转接线VG3及转接线VG4在第一方向x上是以转接线VG2、转接线VG1、转接线VG4、转接线VG3的顺序排列。
类似地，在本实施例中，第2个连接端子组GS2的多个连接端子S包括沿第一方向x按序排列的连接端子S5、连接端子S6、连接端子S7及连接端子S8，对应的第2个转接线组GVG2的多条转接线VG包括分别电性连接至连接端子S5、连接端子S6、连接端子S7及连接端子S8的转接线VG5、转接线VG6、转接线VG7及转接线VG8，且连接端子S5、连接端子S6、连接端子S7及连接端子S8在第一方向x上的排列顺序与转接线VG5、转接线VG6、转接线VG7及转接线VG8在第一方向x上的排列顺序不同。具体而言，在本实施例中，连接端子S5、连接端子S6、连接端子S7及连接端子S8在第一方向x上按序排列，但分别与连接端子S5、连接端子S6、连接端子S7及连接端子S8电性连接的转接线VG5、转接线VG6、转接线VG7及转接线VG8在第一方向x上是以转接线VG6、转接线VG5、转接线VG8、转接线VG7的顺序排列。
类似地，在本实施例中，第m个连接端子组GSm的多个连接端子S包括沿第一方向x按序排列的连接端子Sk-3、连接端子Sk-2、连接端子Sk-1及连接端子Sk，对应的第m个转接线组GVGm的多条转接线VG包括分别电性连接至连接端子Sk-3、连接端子Sk-2、连接端子Sk-1及连接端子Sk的转接线VGk-3、转接线VGk-2、转接线VGk-1及转接线VGk，且连接端子Sk-3、连接端子Sk-2、连接端子Sk-1及连接端子Sk在第一方向x上的排列顺序与转接线VGk-3、转接线VGk-2、转接线VGk-1及转接线VGk在第一方向x上的排列顺序不同。具体而言，在本实施例中，连接端子Sk-3、连接端子Sk-2、连接端子Sk-1及连接端子Sk在第一方向x上按序排列，但分别与连接端子Sk-3、连接端子Sk-2、连接端子Sk-1及连接端子Sk电性连接的转接线VGk-3、转接线VGk-2、转接线VGk-1及转接线VGk在第一方向x上是以转接线VGk-2、转接线VGk-3、转接线VGk、转接线VGk-1的顺序排列。
请参照图1及图2，每一桥接线组Gb的多条第二桥接线142通过绝缘层130的多个第一接触窗132电性连接至多条第一桥接线122，且每一转接线组GVG的多条转接线VG通过绝缘层130的多个第二接触窗134电性连接至对应的一桥接线组Gb的多条第一桥接线122。
值得注意的是，在本实施例中，相对应的一连接端子组GS、一桥接线组Gb及一转接线组GVG通过绝缘层130的多个第一接触窗132及多个第二接触窗134电性连接，多个第一接触窗132及多个第二接触窗134之中在第一方向x上距离最远的两个具有第一距离DS1，且桥接线组Gb的每一第一桥接线122的长度L1大于或等于第一距离DS1。
举例而言，在本实施例中，相对应的第1个连接端子组GS1、第1个桥接线组Gb1及第1个转接线组GVG1通过绝缘层130的多个第一接触窗132及多个第二接触窗134电性连接，多个第一接触窗132及多个第二接触窗134之中在第一方向x上距离最远的两个例如是用以连接第二桥接线142-1与第一桥接线122-1的一第一接触窗132和用以连接第一桥接线122-3与转接线VG3的一第二接触窗134，用以连接第二桥接线142-1与第一桥接线122-1的一第一接触窗132和用以连接第一桥接线122-3与转接线VG3的一第二接触窗134在第一方向x上具有第一距离DS1，且第1桥接线组Gb1的每一第一桥接线122-1、122-2、122-3、122-4的长度L1均大于第一距离DS1。
在本实施例中，每一桥接线组Gb的多条第一桥接线122的长度L1实质上可相等。举例而言，第1个桥接线组Gb1的第一桥接线122-1的长度L1、第1个桥接线组Gb1的第一桥接线122-2的长度L1、第1个桥接线组Gb1的第一桥接线122-3的长度L1及第1个桥接线组Gb1的第一桥接线122-4的长度L1实质上可相等；第2个桥接线组Gb2的第一桥接线122-1的长度L1、第2个桥接线组Gb2的第一桥接线122-2的长度L1、第2个桥接线组Gb2的第一桥接线122-3的长度L1及第2个桥接线组Gb2的第一桥接线122-4的长度L1实质上可相等。
更进一步地说，在本实施例中，不同的多个桥接线组Gb的多条第一桥接线122的长度L1实质上可相等。举例而言，在本实施例中，第1个桥接线组Gb1的第一桥接线122-1的长度L1、第1个桥接线组Gb1的第一桥接线122-2的长度L1、第1个桥接线组Gb1的第一桥接线122-3的长度L1、第1个桥接线组Gb1的第一桥接线122-4的长度L1、第2个桥接线组Gb2的第一桥接线122-1的长度L1、第2个桥接线组Gb2的第一桥接线122-2的长度L1、第2个桥接线组Gb2的第一桥接线122-3的长度L1及第2个桥接线组Gb2的第一桥接线122-4的长度L1实质上可相等。
在本实施例中，多个桥接线组Gb包括一第一桥接线组Gb及一第二桥接线组Gb，多条转接线组GVG包括一第一转接线组GVG及一第二转接线组GVG，多条扫描线组GHG包括一第一扫描线组GHG及一第二扫描线组GHG，第一桥接线组Gb、第一转接线组GVG及第一扫描线组GHG电性连接，第二桥接线组Gb、第二转接线组GVG及第二扫描线组GHG电性连接，且第一桥接线组Gb的多条第一桥接线122于基底110上的一垂直投影与第二桥接线组Gb的多条第一桥接线122于基底110上的一垂直投影实质上相同。简言之，不同的多个桥接线组Gb的多条第一桥接线122于基底110上的垂直投影实质上相同。
举例而言，在本实施例中，多个桥接线组Gb包括第1个桥接线组Gb1及第2个桥接线组Gb2，多条转接线组GVG包括第1个转接线组GVG1及第2个转接线组GVG2，多条扫描线组GHG包括第1个扫描线组GHG1及第2个扫描线组GHG2，第1个桥接线组Gb1、第1个转接线组GVG1及第1个扫描线组GHG1电性连接，第2个桥接线组Gb2、第2个转接线组GVG2及第2个扫描线组GHG2电性连接，且第1个桥接线组Gb1的多条第一桥接线122于基底110上的一垂直投影与第2个桥接线组Gb2的多条第一桥接线122于基底110上的一垂直投影实质上相同。
在本实施例中，多个桥接线组Gb包括一第一桥接线组Gb及一第二桥接线组Gb，多条转接线组GVG包括一第一转接线组GVG及一第二转接线组GVG，多条扫描线组GHG包括一第一扫描线组GHG及一第二扫描线组GHG，第一桥接线组Gb、第一转接线组GVG及第一扫描线组GHG电性连接，第二桥接线组Gb、第二转接线组GVG及第二扫描线组GHG电性连接，且第一桥接线组Gb的多条第二桥接线142于基底110上的一垂直投影与第二桥接线组Gb的多条第二桥接线142于基底110上的一垂直投影实质上相同。简言之，不同的多个桥接线组Gb的多条第二桥接线142于基底110上的垂直投影实质上相同。
举例而言，在本实施例中，多个桥接线组Gb包括第1个桥接线组Gb1及第2个桥接线组Gb2，多条转接线组GVG包括第1个转接线组GVG1及第2个转接线组GVG2，多条扫描线组GHG包括第1个扫描线组GHG1及第2个扫描线组GHG2，第1个桥接线组Gb1、第1个转接线组GVG1及第1个扫描线组GHG1电性连接，第2个桥接线组Gb2、第2个转接线组GVG2及第2个扫描线组GHG2电性连接，且第1个桥接线组Gb1的多条第二桥接线142于基底110上的一垂直投影与第2个桥接线组Gb2的多条第二桥接线142于基底110上的一垂直投影实质上相同。
在本实施例中，多个桥接线组Gb包括一第一桥接线组Gb及一第二桥接线组Gb，多条转接线组GVG包括一第一转接线组GVG及一第二转接线组GVG，多条扫描线组GHG包括一第一扫描线组GHG及一第二扫描线组GHG，第一桥接线组Gb、第一转接线组GVG及第一扫描线组GHG电性连接，第二桥接线组Gb、第二转接线组GVG及第二扫描线组GHG电性连接，且重叠于第一桥接线组Gb的绝缘层130的多个第一接触窗132于基底110上的一垂直投影和重叠于第二桥接线组Gb的绝缘层130的多个第一接触窗132于基底110上的一垂直投影实质上相同。简言之，与不同的多个桥接线组Gb重叠的多群第一接触窗132于基底110上的垂直投影实质上相同。
举例而言，在本实施例中，多个桥接线组Gb包括第1个桥接线组Gb1及第2个桥接线组Gb2，多条转接线组GVG包括第1个转接线组GVG1及第2个转接线组GVG2，多条扫描线组GHG包括第1个扫描线组GHG1及第2个扫描线组GHG2，第1个桥接线组Gb1、第1个转接线组GVG1及第1个扫描线组GHG1电性连接，第2个桥接线组Gb2、第2个转接线组GVG2及第2个扫描线组GHG2电性连接，且重叠于第1个桥接线组Gb1的绝缘层130的多个第一接触窗132于基底110上的一垂直投影和重叠于第2个桥接线组Gb2的绝缘层130的多个第一接触窗132于基底110上的一垂直投影实质上相同。
在本实施例中，多个桥接线组Gb包括一第一桥接线组Gb及一第二桥接线组Gb，多条转接线组GVG包括一第一转接线组GVG及一第二转接线组GVG，多条扫描线组GHG包括一第一扫描线组GHG及一第二扫描线组GHG，第一桥接线组Gb、第一转接线组GVG及第一扫描线组GHG电性连接，第二桥接线组Gb、第二转接线组GVG及第二扫描线组GHG电性连接，且重叠于第一桥接线组Gb的绝缘层130的多个第二接触窗134于基底110上的一垂直投影和重叠于第二桥接线组Gb的绝缘层130的多个第二接触窗134于基底110上的一垂直投影实质上相同。
举例而言，在本实施例中，多个桥接线组Gb包括第1个桥接线组Gb1及第2个桥接线组Gb2，多条转接线组GVG包括第1个转接线组GVG1及第2个转接线组GVG2，多条扫描线组GHG包括第1个扫描线组GHG1及第2个扫描线组GHG2，第1个桥接线组Gb1、第1个转接线组GVG1及第1个扫描线组GHG1电性连接，第2个桥接线组Gb2、第2个转接线组GVG2及第2个扫描线组GHG2电性连接，且重叠于第1个桥接线组Gb1的绝缘层130的多个第二接触窗134于基底110上的一垂直投影和重叠于第2个桥接线组Gb2的绝缘层130的多个第二接触窗134于基底110上的一垂直投影实质上相同。
总言之，在本实施例中，每一桥接线组Gb、对应的一连接端子组GS和对应的多个第一接触窗132及多个第二接触窗134可形成一重复单元，像素阵列基板100的所有的桥接线组Gb、所有的第一接触窗132、所有的第二接触窗134及所有的连接端子组GS可由相同的多个重复单元形成。
换言之，像素阵列基板100的多个连接端子组GS、多个桥接线组Gb、多个第一接触窗132及多个第二接触窗134是有序的，但像素阵列基板100的多个转接线组GVG的多条转接线VG与多条扫描线HG的连接方式是随机的。由于像素阵列基板100的多个转接线组GVG的多条转接线VG与多条扫描线HG的连接方式是随机的，因此，采用像素阵列基板100可减轻现有技术所述的斜向纹的不良现象。更重要的是，由于像素阵列基板100的多个连接端子组GS、多个桥接线组Gb、多个第一接触窗132及多个第二接触窗134是有序的，因此，像素阵列基板100在布局设计上较简单，有助于像素阵列基板100的开发时程缩短、减少量产像素阵列基板100所需的时间。
此外，在本实施例中，每一连接端子组GS的多个连接端子S包括一第一连接端子S及一第二连接端子S；第一连接端子S通过对应的一桥接线组Gb的一第二桥接线142、对应的桥接线组Gb的第一桥接线122及对应的一转接线VG电性连接至一扫描线HG，所述第二桥接线142跨越的对应的桥接线组Gb的第一桥接线122的数量、所述第二桥接线142与所述第一桥接线122的交会处的数量、所述第一桥接线122与所述转接线VG的交会处的数量及所述转接线VG跨越的对应的桥接线组Gb的第一桥接线122的数量的和为A1；第二连接端子S通过对应的桥接线组Gb的另一第二桥接线142、对应的桥接线组Gb的另一第一桥接线122以及对应的另一转接线VG电性连接至另一扫描线HG，另一第二桥接线142跨越的对应的桥接线组Gb的第一桥接线122的数量、另一第二桥接线142与另一第一桥接线122的交会处的数量、另一第一桥接线122与另一转接线VG的交会处的数量及另一转接线VG跨越的对应的桥接线组Gb的第一桥接线122的数量的和为A2；A1等于A2。因此，可实现电容电阻平衡(RC balance)。
举例而言，在本实施例中，第1个连接端子组GS1的多个连接端子S包括连接端子S1及连接端子S2；连接端子S1通过第1个桥接线组Gb1的第二桥接线142-1、第1个桥接线组Gb1的第一桥接线122-1及对应的转接线VG1电性连接至扫描线HG1，第二桥接线142-1跨越的第1个桥接线组Gb的其它第一桥接线122-4、122-3、122-2的数量(即3)、第二桥接线142-1与第一桥接线122-1的交会处的数量(即，与第二桥接线142-1及第一桥接线122-1重叠的第一接触窗132的数量1)、第一桥接线122-1与转接线VG1的交会处的数量(即，与第一桥接线122-1及转接线VG1重叠的第二接触窗134的数量1)以及转接线VG1跨越的第1个桥接线组Gb1的第一桥接线122的数量(即0)的和A1＝3+1+1+0＝5；第1个连接端子组GS1的连接端子S2通过第1个桥接线组Gb1的另一第二桥接线142-2、第1个桥接线组Gb的另一第一桥接线122-2以及另一转接线VG2电性连接至另一扫描线HG2，另一第二桥接线142-2跨越的第1桥接线组Gb1的其它第一桥接线122-4、122-3的数量(即2)、另一第二桥接线142-2与另一第一桥接线122-2的交会处的数量(即，与第二桥接线142-2及第一桥接线122-2重叠的第一接触窗132的数量1)、另一第一桥接线122-2与另一转接线VG2的交会处的数量(即，与第一桥接线122-2及转接线VG2重叠的第二接触窗134的数量1)及另一转接线VG2跨越的第1个桥接线组Gb的第一桥接线122-1的数量(即1)的和A2＝2+1+1+1＝5；A1(例如：5)等于A2(例如：5)。
另外，在本实施例中，像素阵列基板100可选择性地还包括多工器160，设置于基底110的第二周边区110c，且电性连接至多条数据线DL，但本发明不以此为限。
在本实施例中，多个桥接线组Gb例如是设置于基底110的第一周边区110b上。然而，本发明不限于此，在其它实施例中，多个桥接线组Gb也可设置于主动区110a，以下配合图3及图4举例说明之。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重述。
图3为本发明一实施例的像素阵列基板100A的俯视示意图。
图4为本发明一实施例的像素阵列基板100A的剖面示意图。图4对应图3的剖线II-II’且示出像素阵列基板100A的第一金属层120、绝缘层130及第二金属层140而省略其它膜层。
图5示出图3的第1个扫描线组GHG1、第1个转接线组GVG1、第1个桥接线组Gb1及第1个连接端子组GS1。
图6示出图3的第2个扫描线组GHG2、第2个转接线组GVG2、第2个桥接线组Gb2及第2个连接端子组GS2。
图7示出图3的第m个扫描线组GHGm、第m个转接线组GVGm、第m个桥接线组Gbm及第m个连接端子组GSm。
本实施例的像素阵列基板100A与前述实施例的像素阵列基板100类似，两者主要的差异在于：两者的桥接线组Gb不同。
请参照图3、图5、图6及图7，在本实施例中，多个桥接线组Gb设置于基底110的主动区110a上，且多个桥接线组Gb的多条第一桥接线122的至少一部分及多条第二桥接线142穿插在多个像素结构PX之间。
具体而言，在本实施例中，多个像素结构PX排成多个像素列Rpx，每一像素列Rpx的多个像素结构PX沿第一方向x排列；在像素阵列基板100A的俯视图中，每一桥接线组Gb的多条第一桥接线122分别对应多个像素列Rpx设置。在像素阵列基板100A的俯视图中，大多数的第一桥接线122设置于相邻的两像素列Rpx之间。
举例而言，在本实施例中，每一桥接线组Gb的多条第一桥接线122可包括在第二方向y上按序排列的一第一桥接线122-1、一第一桥接线122-2、一第一桥接线122-3、一第一桥接线122-4、一第一桥接线122-5、一第一桥接线122-6、一第一桥接线122-7、一第一桥接线122-8、…、一第一桥接线122k-3、一第一桥接线122k-2、一第一桥接线122k-1及一第一桥接线122k。另外，在本实施例中，每一桥接线组Gb的多条第二桥接线142可选择性地包括一第二桥接线142-5及一第二桥接线142-6。
在本实施例中，多个扫描线组GHG可包括沿第一方向x按序排列的第1个扫描线组GHG1、第2个扫描线组GHG2至第m个扫描线组GHGm，多个转接线组GVG可包括沿第一方向x按序排列的第1个转接线组GVG1、第2个转接线组GVG2至第m个转接线组GVGm，多个桥接线组Gb包括沿第一方向x按序排列的第1个桥接线组Gb1、第2个桥接线组Gb2至第m个桥接线组Gbm，且第1个扫描线组GHG1、第2个扫描线组GHG2至第m个扫描线组GHGm分别通过第1个桥接线组Gb1、第2个桥接线组Gb2至第m个桥接线组Gbm电性连接至第1个转接线组GVG1、第2个转接线组GVG2至第m个转接线组GVGm。
在本实施例中，每一转接线组GVG的多条转接线VG的至少二者分别通过对应于不同的像素列Rpx的多条第一桥接线122的至少二者电性连接至对应的一扫描线组GHG的多条扫描线HG的至少二者。
请参照图3及图5，举例而言，在本实施例中，第1个扫描线组GHG1的扫描线HG1通过第1个桥接线组Gb1的第二桥接线142-5及第一桥接线122-2电性连接至第1个转接线组GVG1的转接线VG1，第1个扫描线组GHG1的扫描线HG2可直接电性连接至第1个转接线组GVG1的转接线VG2，第1个扫描线组GHG1的扫描线HG3通过第1个桥接线组Gb1的第二桥接线142-6及第一桥接线122-4电性连接至第1个转接线组GVG1的转接线VG3，第1个扫描线组GHG1的扫描线HG4可直接电性连接至第1个转接线组GVG1的转接线VG4，但本发明不以此为限。
请参照图3及图6，类似地，在本实施例中，第2个扫描线组GHG2的扫描线HG5通过第2个桥接线组Gb2的第二桥接线142-5及第一桥接线122-6电性连接至第2个转接线组GVG2的转接线VG5，第2个扫描线组GHG2的扫描线HG6可直接电性连接至第2个转接线组GVG2的转接线VG6，第2个扫描线组GHG2的扫描线HG7通过第2个桥接线组Gb2的第二桥接线142-6及第一桥接线122-8电性连接至第2个转接线组GVG2的转接线VG7，第2个扫描线组GHG2的扫描线HG8可直接电性连接至第2个转接线组GVG2的转接线VG8，但本发明不以此为限。
请参照图3及图7，类似地，在本实施例中，第m个扫描线组GHGm的扫描线HGk-3通过第m个桥接线组Gbm的第二桥接线142-5及第一桥接线122k-2电性连接至第m个转接线组GVGm的转接线VGk-3，第m个扫描线组GHGm的扫描线HGk-2可直接电性连接至第m个转接线组GVGm的转接线VGk-2，第m个扫描线组GHGm的扫描线HGk-1通过第m个桥接线组Gbm的第二桥接线142-6及第一桥接线122k电性连接至第m个转接线组GVGm的转接线VGk-1，第m个扫描线组GHGm的扫描线HGk可直接电性连接至第m个转接线组GVGm的转接线VGk，但本发明不以此为限。
请参照图3、图5、图6及图7，与前述的实施例类似，像素阵列基板100A的多个转接线组GVG的多条转接线VG与多条扫描线HG的连接方式是随机的，但像素阵列基板100A的多个连接端子组GS、多个桥接线组Gb、多个第一接触窗132及多个第二接触窗134是有序的。由于像素阵列基板100A的多个转接线组GVG的多条转接线VG与多条扫描线HG的连接方式是随机的，因此，采用像素阵列基板100A可减轻现有技术所述的斜向纹的不良现象。更重要的是，由于像素阵列基板100A的多个连接端子组GS、多个桥接线组Gb、多个第一接触窗132及多个第二接触窗134是有序的，因此，像素阵列基板100A在布局设计上简单，有助于像素阵列基板100A的开发时程缩短、减少量产像素阵列基板100A所需的时间。
请参照图3、图5、图6及图7，此外，在本实施例中，由于桥接线组Gb的多条第一桥接线122的至少一部分及多条第二桥接线142是穿插在多个像素结构PX之间，因此，第一周边区110b(例如：上边框区)的宽度W(标示于图3)可缩减，有助于提升具有像素阵列基板100A的显示装置的外观美感。

Claims (21)

1.一种像素阵列基板，包括：
一基底，具有一主动区及该主动区外的一第一周边区；
多个像素结构，设置于该基底的该主动区；
多条数据线，电性连接至该些像素结构，且沿一第一方向排列；
多个扫描线组，其中每一扫描线组包括多条扫描线，该些扫描线沿一第二方向排列，该第一方向与该第二方向交错，且该些扫描线组的该些扫描线电性连接至该些像素结构；
多个转接线组，其中每一转接线组包括多条转接线，该些转接线沿着该第一方向排列且电性连接至对应的一扫描线组的该些扫描线；
多个连接端子组，设置于该基底的该第一周边区上，其中每一连接端子组包括多个连接端子；
多个桥接线组，设置于该基底上，且在结构上彼此分离，其中每一桥接线组电性连接至对应的一转接线组及对应的一连接端子组；以及
一绝缘层，其中每一该桥接线组包括在该第一方向上延伸的多条第一桥接线以及在该第二方向上延伸的多条第二桥接线，该绝缘层设置于每一该桥接线组的该些第一桥接线与该些第二桥接线之间，每一该桥接线组的该些第二桥接线通过该绝缘层的多个第一接触窗电性连接至该些第一桥接线，且每一该转接线组的该些转接线通过该绝缘层的多个第二接触窗电性连接至对应的一桥接线组的该些第一桥接线；
相对应的一连接端子组、一桥接线组及一转接线组通过该绝缘层的该些第一接触窗及该些第二接触窗电性连接，该些第一接触窗及该些第二接触窗之中在该第一方向上距离最远的两个具有一第一距离，且该桥接线组的每一第一桥接线的长度大于或等于该第一距离；
该连接端子组的该些连接端子包括沿该第一方向按序排列的第1个连接端子至第n个连接端子，n为大于或等于2的正整数，该转接线组的该些转接线包括分别电性连接至该第1个连接端子至该第n个连接端子的该第1转接线至该第n转接线，且该第1个连接端子至该第n个连接端子在该第一方向上的排列顺序与该第1转接线至该第n转接线在该第一方向上的排列顺序不同。
2.如权利要求1所述的像素阵列基板，其中每一该桥接线组的该些第一桥接线的长度实质上相等。
3.如权利要求1所述的像素阵列基板，其中该些桥接线组包括一第一桥接线组及一第二桥接线组，该些转接线组包括一第一转接线组及一第二转接线组，该些扫描线组包括一第一扫描线组及一第二扫描线组，该第一桥接线组、该第一转接线组及该第一扫描线组电性连接，该第二桥接线组、该第二转接线组及该第二扫描线组电性连接，且该第一桥接线组的该些第一桥接线于该基底上的一垂直投影与该第二桥接线组的该些第一桥接线于该基底上的一垂直投影实质上相同。
4.如权利要求1所述的像素阵列基板，其中该些桥接线组包括一第一桥接线组及一第二桥接线组，该些转接线组包括一第一转接线组及一第二转接线组，该些扫描线组包括一第一扫描线组及一第二扫描线组，该第一桥接线组、该第一转接线组及该第一扫描线组电性连接，该第二桥接线组、该第二转接线组及该第二扫描线组电性连接，且该第一桥接线组的该些第二桥接线于该基底上的一垂直投影与该第二桥接线组的该些第二桥接线于该基底上的一垂直投影实质上相同。
5.如权利要求1所述的像素阵列基板，其中该些桥接线组包括一第一桥接线组及一第二桥接线组，该些转接线组包括一第一转接线组及一第二转接线组，该些扫描线组包括一第一扫描线组及一第二扫描线组，该第一桥接线组、该第一转接线组及该第一扫描线组电性连接，该第二桥接线组、该第二转接线组及该第二扫描线组电性连接；重叠于该第一桥接线组的该绝缘层的该些第一接触窗于该基底上的一垂直投影和重叠于该第二桥接线组的该绝缘层的该些第一接触窗于该基底上的一垂直投影实质上相同。
6.如权利要求1所述的像素阵列基板，其中该些桥接线组包括一第一桥接线组及一第二桥接线组，该些转接线组包括一第一转接线组及一第二转接线组，该些扫描线组包括一第一扫描线组及一第二扫描线组，该第一桥接线组、该第一转接线组及该第一扫描线组电性连接，该第二桥接线组、该第二转接线组及该第二扫描线组电性连接；重叠于该第一桥接线组的该绝缘层的该些第二接触窗于该基底上的一垂直投影和重叠于该第二桥接线组的该绝缘层的该些第二接触窗于该基底上的一垂直投影实质上相同。
7.如权利要求1所述的像素阵列基板，其中该些桥接线组设置于该基底的该第一周边区上。
8.如权利要求7所述的像素阵列基板，其中每一该连接端子组的该些连接端子包括一第一连接端子及一第二连接端子；该第一连接端子通过对应的一桥接线组的一第二桥接线、对应的该桥接线组的一第一桥接线及对应的一转接线电性连接至一扫描线，该第二桥接线跨越的对应的该桥接线组的第一桥接线的数量、该第二桥接线与该第一桥接线的交会处的数量、该第一桥接线与该转接线的交会处的数量及该转接线跨越的对应的该桥接线组的第一桥接线的数量的和为A1；该第二连接端子通过对应的该桥接线组的另一第二桥接线、对应的该桥接线组的另一第一桥接线及对应的另一转接线电性连接至另一扫描线，该另一第二桥接线跨越的对应的该桥接线组的第一桥接线的数量、该另一第二桥接线与该另一第一桥接线的交会处的数量、该另一第一桥接线与该另一转接线的交会处的数量及该另一转接线跨越的对应的该桥接线组的第一桥接线的数量的和为A2；A1等于A2。
9.如权利要求1所述的像素阵列基板，其中该些桥接线组设置于该基底的该主动区上，且该些桥接线组的该些第一桥接线的至少一部分及该些第二桥接线穿插在该些像素结构之间。
10.如权利要求9所述的像素阵列基板，其中该些像素结构排成多个像素列，每一像素列的多个像素结构沿该第一方向排列；在该像素阵列基板的俯视图中，每一该桥接线组的该些第一桥接线分别对应该些像素列设置。
11.如权利要求1所述的像素阵列基板，还包括：
一扫描驱动电路，电性连接至设置于该第一周边区的该些连接端子组。
12.如权利要求11所述的像素阵列基板，其中该基底更具有一第二周边区，该第一周边区及该第二周边区分别设置于该主动区的相对两侧，该像素阵列基板还包括：
一多工器，设置于该基底的该第二周边区，且电性连接至该些数据线。
13.一种像素阵列基板，包括：
一基底，具有一主动区及该主动区外的一第一周边区；
多个像素结构，设置于该基底的该主动区；
多条数据线，电性连接至该些像素结构，且沿一第一方向排列；
多个扫描线组，其中每一扫描线组包括多条扫描线，该些扫描线沿一第二方向排列，该第一方向与该第二方向交错，且该些扫描线组的该些扫描线电性连接至该些像素结构；
多个转接线组，其中每一转接线组包括多条转接线，该些转接线沿着该第一方向排列且电性连接至对应的一扫描线组的该些扫描线；
多个连接端子组，设置于该基底的该第一周边区上，其中每一连接端子组包括多个连接端子；以及
多个桥接线组，设置于该基底上，且在结构上彼此分离，其中每一桥接线组电性连接至对应的一转接线组及对应的一连接端子组；
每一该连接端子组的该些连接端子包括沿该第一方向按序排列的第1个连接端子至第n个连接端子，n为大于或等于2的正整数，对应于每一该连接端子组的一转接线组的该些转接线包括分别电性连接至该第1个连接端子至该第n个连接端子的该第1转接线至该第n转接线，且该第1个连接端子至该第n个连接端子在该第一方向上的排列顺序与该第1转接线至该第n转接线在该第一方向上的排列顺序不同；
每一该连接端子组的该第1个连接端子至该第n个连接端子包括一第一连接端子及一第二连接端子；该第一连接端子通过对应的一桥接线组的一第二桥接线、对应的该桥接线组的一第一桥接线以及对应的一转接线电性连接至一扫描线，该第二桥接线跨越的对应的该桥接线组的其它第一桥接线的数量、该第二桥接线与该第一桥接线的交会处的数量、该第一桥接线与该转接线的交会处的数量以及该转接线跨越的对应的该桥接线组的第一桥接线的数量的和为A1；该第二连接端子通过对应的该桥接线组的另一第二桥接线、对应的该桥接线组的另一第一桥接线以及对应的另一转接线电性连接至另一扫描线，该另一第二桥接线跨越的对应的该桥接线组的其它第一桥接线的数量、该另一第二桥接线与该另一第一桥接线的交会处的数量、该另一第一桥接线与该另一转接线的交会处的数量以及该另一转接线跨越的对应的该桥接线组的第一桥接线的数量的和为A2；A1等于A2。
14.如权利要求13述的像素阵列基板，其中该些桥接线组设置于该基底的该第一周边区上。
15.如权利要求13所述的像素阵列基板，还包括：
一扫描驱动电路，电性连接至设置于该基底的该第一周边区的该些连接端子组。
16.如权利要求15所述的像素阵列基板，其中该基底更具有一第二周边区，该第一周边区及该第二周边区分别设置于该主动区的相对两侧，该像素阵列基板还包括：
一多工器，设置于该基底的该第二周边区，且电性连接至该些数据线。
17.一种像素阵列基板，包括：
一基底，具有一主动区及该主动区外的一第一周边区；
多个像素结构，设置于该基底的该主动区；
多条数据线，电性连接至该些像素结构，且沿一第一方向排列；
多个扫描线组，其中每一扫描线组包括多条扫描线，该些扫描线沿一第二方向排列，该第一方向与该第二方向交错，且该些扫描线组的该些扫描线电性连接至该些像素结构；
多个转接线组，其中每一转接线组包括多条转接线，该些转接线沿着该第一方向排列且电性连接至对应的一扫描线组的该些扫描线；
多个连接端子组，设置于该基底的该第一周边区上，其中每一连接端子组包括多个连接端子；以及
多个桥接线组，设置于该基底上，且在结构上彼此分离，其中每一桥接线组电性连接至对应的一转接线组及对应的一连接端子组；
每一该连接端子组的该些连接端子包括沿该第一方向按序排列的第1个连接端子至第n个连接端子，n为大于或等于2的正整数，对应于每一该连接端子组的一转接线组的该些转接线包括分别电性连接至该第1个连接端子至该第n个连接端子的该第1转接线至该第n转接线，且该第1个连接端子至该第n个连接端子在该第一方向上的排列顺序与该第1转接线至该第n转接线在该第一方向上的排列顺序不同；
该些像素结构排成多个像素列，每一像素列的多个像素结构沿该第一方向排列；在该像素阵列基板的俯视图中，每一该桥接线组的该些第一桥接线分别对应该些像素列设置。
18.如权利要求17所述的像素阵列基板，其中每一该转接线组的该些转接线的至少二者分别通过对应于不同的该些像素列的该些第一桥接线的至少二者电性连接至对应的一扫描线组的该些扫描线的至少二者。
19.如权利要求17所述的像素阵列基板，其中该些桥接线组设置于该基底的该主动区上，且该些桥接线组的该些第一桥接线的至少一部分及该些第二桥接线穿插在该些像素结构之间。
20.如权利要求17所述的像素阵列基板，还包括：
一扫描驱动电路，电性连接至设置于该基底的该第一周边区的该些连接端子组。
21.如权利要求20所述的像素阵列基板，其中该基底更具有一第二周边区，该第一周边区及该第二周边区分别设置于该主动区的相对两侧，该像素阵列基板还包括：
一多工器，设置于该基底的该第二周边区，且电性连接至该些数据线。
CN202110773191.5A 2020-08-21 2021-07-08 像素阵列基板 Active CN113838865B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063068480P 2020-08-21 2020-08-21
US63/068,480 2020-08-21
TW110107205A TWI753790B (zh) 2020-08-21 2021-03-02 畫素陣列基板
TW110107205 2021-03-02

Publications (2)

Publication Number Publication Date
CN113838865A CN113838865A (zh) 2021-12-24
CN113838865B true CN113838865B (zh) 2023-04-28

Family

ID=78962858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110773191.5A Active CN113838865B (zh) 2020-08-21 2021-07-08 像素阵列基板

Country Status (2)

Country Link
US (1) US11901369B2 (zh)
CN (1) CN113838865B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728381A (zh) * 2008-10-14 2010-06-09 华映视讯（吴江）有限公司 主动组件阵列基板、液晶显示面板及其驱动方法
CN102156370A (zh) * 2010-11-22 2011-08-17 友达光电股份有限公司 像素阵列基板以及显示面板
CN103258477A (zh) * 2013-01-11 2013-08-21 友达光电股份有限公司 显示面板与显示装置
CN105552090A (zh) * 2016-01-04 2016-05-04 友达光电股份有限公司 像素阵列基板
CN107195663A (zh) * 2017-06-08 2017-09-22 深圳市华星光电技术有限公司 Amoled显示面板结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI282969B (en) * 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
US9646559B2 (en) * 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
KR102129336B1 (ko) * 2013-10-24 2020-07-03 삼성디스플레이 주식회사 표시 장치 및 멀티 패널 표시 장치
US10424601B2 (en) * 2016-12-19 2019-09-24 HKC Corporation Limited Array substrate, display panel, and display device
TWI662327B (zh) 2018-02-09 2019-06-11 友達光電股份有限公司 顯示面板
JP6799553B2 (ja) * 2018-02-28 2020-12-16 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN109192121B (zh) 2018-09-28 2021-09-28 武汉天马微电子有限公司 显示面板和显示装置
CN111708233B (zh) 2019-08-20 2022-10-25 友达光电股份有限公司 显示装置
TWI708105B (zh) 2019-10-17 2020-10-21 友達光電股份有限公司 畫素陣列基板
KR20210127847A (ko) * 2020-04-14 2021-10-25 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728381A (zh) * 2008-10-14 2010-06-09 华映视讯（吴江）有限公司 主动组件阵列基板、液晶显示面板及其驱动方法
CN102156370A (zh) * 2010-11-22 2011-08-17 友达光电股份有限公司 像素阵列基板以及显示面板
CN103258477A (zh) * 2013-01-11 2013-08-21 友达光电股份有限公司 显示面板与显示装置
CN105552090A (zh) * 2016-01-04 2016-05-04 友达光电股份有限公司 像素阵列基板
CN107195663A (zh) * 2017-06-08 2017-09-22 深圳市华星光电技术有限公司 Amoled显示面板结构

Also Published As

Publication number Publication date
US20220059573A1 (en) 2022-02-24
US11901369B2 (en) 2024-02-13
CN113838865A (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
KR100906103B1 (ko) 액정표시장치용 어레이 기판
KR101871993B1 (ko) 표시 장치
US11126051B2 (en) Pixel array substrate
CN111341813B (zh) 显示面板及显示装置
US9323295B2 (en) Touch panel
CN110187575B (zh) 阵列基板及阵列基板母板
US10553617B2 (en) Pixel array having a plurality of pixel unit
CN111948859A (zh) 显示基板以及显示装置
CN113838865B (zh) 像素阵列基板
US20230197736A1 (en) Pixel array substrate
TWI753790B (zh) 畫素陣列基板
KR102524242B1 (ko) 디스플레이 장치
CN112415824B (zh) 显示装置
TWI590434B (zh) 顯示面板
CN109493739B (zh) 一种显示面板及显示装置
KR101997218B1 (ko) 표시 장치
CN112542505B (zh) 像素阵列基板
CN212783448U (zh) 像素阵列基板
TWI786924B (zh) 畫素陣列基板
CN113782543B (zh) 像素阵列基板
CN115483231A (zh) 像素阵列基板
CN117975905A (zh) 像素阵列
KR20190082711A (ko) 표시 장치
TW202232211A (zh) 畫素陣列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant