KR20190082711A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20190082711A
KR20190082711A KR1020190078963A KR20190078963A KR20190082711A KR 20190082711 A KR20190082711 A KR 20190082711A KR 1020190078963 A KR1020190078963 A KR 1020190078963A KR 20190078963 A KR20190078963 A KR 20190078963A KR 20190082711 A KR20190082711 A KR 20190082711A
Authority
KR
South Korea
Prior art keywords
stage
pixel
stages
display
width
Prior art date
Application number
KR1020190078963A
Other languages
English (en)
Other versions
KR102129544B1 (ko
Inventor
백승수
조세형
김동규
기동현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190078963A priority Critical patent/KR102129544B1/ko
Publication of KR20190082711A publication Critical patent/KR20190082711A/ko
Application granted granted Critical
Publication of KR102129544B1 publication Critical patent/KR102129544B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0408Integration of the drivers onto the display substrate

Abstract

본 발명은 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 표시 영역과 상기 표시 영역의 주변에 위치하는 주변 영역을 포함하는 표시판, 상기 주변 영역 위에 집적되어 있는 복수의 스테이지를 포함하는 주사 구동부, 상기 복수의 스테이지와 각각 연결되어 있는 복수의 게이트선, 그리고 상기 표시 영역에 위치하고 상기 복수의 게이트선과 각각 연결되어 있는 복수의 화소행을 포함하고, 상기 복수의 스테이지 및 상기 복수의 화소행은 각각 제1 방향으로 일렬로 배열되어 있고, 상기 주변 영역은 상기 복수의 스테이지와 상기 복수의 화소행 사이에 위치하는 팬아웃부를 포함하고, 상기 팬아웃부에 위치하는 상기 복수의 게이트선 중 적어도 하나는 상기 제1 방향 및 상기 제1 방향에 수직인 제2 방향에 평행하지 않은 방향으로 뻗는다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 더 구체적으로 본 발명은 게이트 구동부를 포함하는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하는 단위인 복수의 화소와 구동부를 포함한다. 구동부는 화소에 데이터 전압을 인가하는 데이터 구동부 및 데이터 전압의 전달을 제어하는 게이트 신호를 인가하는 게이트 구동부를 포함한다. 종래에는 게이트 구동부 및 데이터 구동부를 칩(Chip) 형태로 인쇄 회로 기판(printed circuit board, PCB)에 실장하여 표시판과 연결하거나 구동부 칩을 표시판에 직접 실장하는 방식이 주로 사용되었다. 그러나 최근에는 박막 트랜지스터 채널의 높은 이동도를 요하지 않는 게이트 구동부의 경우 이를 별도의 칩으로 형성하지 않고 표시판 에 집적하는 구조가 개발되고 있다.
이러한 게이트 구동부는 종속적으로 연결된 복수의 스테이지로 이루어진 시프트 레지스터와 이에 구동 신호를 전달하는 복수의 신호선들을 포함한다. 복수의 스테이지는 각각 하나의 게이트선에 연결되어 있으며, 복수의 스테이지는 정해진 순서대로 순차적으로 각 게이트선에 게이트 신호를 출력한다.
본 발명이 해결하고자 하는 과제는 게이트 구동부를 표시판에 집적하는 표시 장치에서 게이트 구동부가 위치하는 주변 영역의 설계에 높은 자유도를 줄 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 표시판의 주변 영역의 면적을 줄이는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 표시 영역과 상기 표시 영역의 주변에 위치하는 주변 영역을 포함하는 표시판, 상기 주변 영역 위에 집적되어 있는 복수의 스테이지를 포함하는 주사 구동부, 상기 복수의 스테이지와 각각 연결되어 있는 복수의 게이트선, 그리고 상기 표시 영역에 위치하고 상기 복수의 게이트선과 각각 연결되어 있는 복수의 화소행을 포함하고, 상기 복수의 스테이지 및 상기 복수의 화소행은 각각 제1 방향으로 일렬로 배열되어 있고, 상기 주변 영역은 상기 복수의 스테이지와 상기 복수의 화소행 사이에 위치하는 팬아웃부를 포함하고, 상기 팬아웃부에 위치하는 상기 복수의 게이트선 중 적어도 하나는 상기 제1 방향 및 상기 제1 방향에 수직인 제2 방향에 평행하지 않은 방향으로 뻗는다.
상기 복수의 스테이지가 포함하는 제1 스테이지와 상기 복수의 화소행 중 제1 화소행은 상기 복수의 게이트선 중 한 게이트선으로 연결되어 있고, 상기 제1 스테이지와 상기 제1 화소행은 서로 정렬되어 있지 않고 상기 제2 방향을 기준으로 어긋나 있을 수 있다.
상기 복수의 스테이지 중 첫 번째 스테이지와 상기 복수의 화소행 중 첫 번째 화소행은 서로 정렬되어 있지 않고 상기 제2 방향을 기준으로 어긋나 있을 수 있다.
상기 제1 스테이지의 상단과 상기 제1 화소행의 상단 사이의 상기 제1 방향 거리는 상기 제1 스테이지의 상기 제1 방향의 폭 이상인 표시 장치.
상기 제1 스테이지는 첫 번째 스테이지이고 상기 제1 화소행은 첫 번째 화소행일 수 있다.
상기 복수의 스테이지 각각의 상기 제1 방향 폭은 일정할 수 있다.
상기 복수의 화소행 각각의 상기 제1 방향 폭은 일정할 수 있다.
상기 복수의 스테이지 각각의 상기 제1 방향 폭과 상기 복수의 화소행 각각의 상기 제1 방향 폭은 동일할 수 있다.
상기 복수의 스테이지 각각의 상기 제1 방향 폭과 상기 복수의 화소행 각각의 상기 제1 방향 폭은 동일하지 않을 수 있다.
상기 팬아웃부에 위치하는 상기 복수의 게이트선 중 적어도 하나는 상기 제2 방향에 평행하게 뻗을 수 있다.
상기 팬아웃부에 위치하는 상기 복수의 게이트선 중 제1 게이트선은 상기 제2 방향에 평행하게 뻗고, 상기 제1 게이트선을 제외한 나머지 게이트선은 상기 제1 게이트선을 기준으로 멀어질수록 상기 제2 방향과 이루는 각이 커질 수 있다.
상기 팬아웃부에 위치하는 상기 복수의 게이트선은 상기 제2 방향에 평행하지 않은 방향으로 뻗으며 서로 평행할 수 있다.
상기 복수의 스테이지 중 첫 번째 스테이지와 상기 복수의 화소행 중 첫 번째 화소행이 상기 제2 방향으로 정렬되어 있거나, 상기 복수의 스테이지 중 마지막 스테이지와 상기 복수의 화소행 중 마지막 화소행이 상기 제2 방향으로 정렬되어 있을 수 있다.
상기 제1 스테이지의 상단과 상기 제1 화소행의 상단 사이의 상기 제1 방향 거리는 상기 제1 스테이지의 상기 제1 방향의 폭 이상일 수 있다.
상기 복수의 화소행은 적어도 하나의 화소행을 포함하는 제1 블록 및 적어도 하나의 화소행을 포함하는 제2 블록을 포함하고, 상기 제1 블록이 포함하는 화소행의 상기 제1 방향의 폭과 상기 제2 블록이 포함하는 화소행의 상기 제1 방향의 폭은 서로 다를 수 있다.
상기 제1 블록이 포함하는 화소행의 상기 제1 방향의 폭은 상기 복수의 스테이지가 포함하는 제1 스테이지의 상기 제1 방향의 폭과 동일할 수 있다.
상기 복수의 스테이지는 상기 제1 방향 폭이 동일하지 않은 제1 스테이지 및 제2 스테이지를 포함할 수 있다.
상기 제2 블록은 상기 제1 블록의 아래쪽에 위치하고, 상기 제2 블록은 더미 화소를 포함하며, 상기 더미 화소는 상기 주변 영역에 위치할 수 있다.
상기 제2 블록의 화소행과 상기 게이트선으로 연결되어 있는 스테이지는 더미 스테이지를 포함할 수 있다.
상기 제2 블록의 마지막 화소행과 상기 복수의 스테이지 중 마지막 스테이지는 상기 제2 방향을 기준으로 정렬되어 있을 수 있다.
상기 복수의 스테이지 아래에 위치하는 리셋 스테이지를 더 포함할 수 있다.
상기 리셋 스테이지의 하단과 상기 복수의 화소행 중 마지막 화소행의 하단은 상기 제2 방향을 기준으로 정렬되어 있을 수 있다.
상기 복수의 스테이지는 적어도 하나의 스테이지를 포함하는 제3 블록 및 적어도 하나의 스테이지를 포함하는 제4 블록을 포함하고, 상기 제3 블록의 스테이지의 상기 제1 방향의 폭과 상기 제4 블록의 스테이지의 상기 제1 방향의 폭은 서로 다를 수 있다.
상기 제3 블록이 포함하는 스테이지의 상기 제1 방향의 폭은 상기 복수의 화소행이 포함하는 제1 화소행의 상기 제1 방향의 폭과 동일할 수 있다.
상기 복수의 화소행은 상기 제1 방향 폭이 동일하지 않은 제1 화소행 및 제2 화소행을 포함할 수 있다.
상기 복수의 스테이지는 더미 스테이지를 포함할 수 있다.
상기 복수의 게이트선은 상기 팬아웃부에서 선폭이 서로 다른 두 게이트선을 포함할 수 있다.
상기 팬아웃부에서 상기 게이트선의 선폭은 상기 제1 방향을 따라 점차 커지거나 작아질 수 있다.
상기 복수의 게이트선 중 적어도 하나는 상기 팬아웃부에서 적어도 한 번 꺾여 있을 수 있다.
상기 팬아웃부에서 상기 게이트선이 꺾여 있는 회수는 상기 제1 방향을 따라 점차 많아지거나 적어질 수 있다.
상기 팬아웃부에서 상기 게이트선은 상기 제1 방향 또는 상기 제2 방향에 평행한 부분을 포함할 수 있다.
상기 팬아웃부에서 상기 게이트선은 파형으로 주기적으로 꺾여 있을는 표시 수 있다.
상기 팬아웃부에서 상기 게이트선의 진폭은 상기 제1 방향을 따라 점점 커지거나 작아질 수 있다.
상기 팬아웃부에서 상기 복수의 게이트선 각각의 길이는 일정할 수 있다.
본 발명의 실시예에 따르면 게이트 구동부를 표시판에 집적하는 표시 장치에서 게이트 구동부가 위치하는 주변 영역의 설계에 높은 자유도를 줄 수 있고 표시판의 주변 영역의 면적을 줄이는 것이 용이해질 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 본 발명의 한 실시예에 따른 표시 장치의 평면도이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치의 게이트 구동부가 포함하는 복수의 스테이지와 복수의 화소행의 배치도이고,
도 4는 본 발명의 한 실시예에 따른 표시 장치의 게이트 구동부의 일부 스테이지 및 이에 연결된 화소행과 게이트선의 배치도이고,
도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 도 12, 도13, 도 14, 도 15, 도 16, 도 17, 도 18, 도 19. 도 20 및 도 21은 각각 본 발명의 한 실시예에 따른 표시 장치의 게이트 구동부가 포함하는 복수의 스테이지와 복수의 화소행의 배치도이고,
도 22, 도 23 및 도 24는 각각 본 발명의 한 실시예에 따른 표시 장치의 게이트선의 팬아웃부에서의 모양을 도시한 도면이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 표시판(300), 게이트 구동부(400), 그리고 데이터 구동부(500)를 포함한다.
표시판(300)은 복수의 게이트선(G1-Gn), 복수의 데이터선(D1-Dm), 그리고 복수의 게이트선(G1-Gn) 및 복수의 데이터선(D1-Dm)에 연결되어 있는 복수의 화소(PX)를 포함한다. 한편, 도 2를 참조하면 본 발명의 한 실시예에 따른 표시판(300)은 복수의 화소(PX)가 배열되어 있으며 영상을 표시하는 영역인 표시 영역(DA) 및 표시 영역(DA) 주변의 주변 영역(PA)을 포함한다.
게이트선(G1-Gn)은 게이트 신호를 전달하고 대략 행 방향인 제1 방향(Dir1)으로 뻗으며 서로가 거의 평행할 수 있다. 데이터선(D1-Dm)은 영상 신호에 대응하는 데이터 전압을 전달하고 대략 열 방향으로 뻗으며 서로가 거의 평행할 수 있다.
복수의 화소(PX)는 대략 행렬 형태로 배열되어 있으며, 열 방향으로 나열된 복수의 화소행(PXr1-PXrn)을 포함할 수 있다. 각 화소행(PXr1-PXrn)은 행 방향으로 배열되어 있는 복수의 화소(PX)를 포함하며, 한 화소행(PXr1-PXrn)은 적어도 데이터선(D1-Dm)의 개수인 m 개의 화소(PX)를 포함할 수 있다. 각 화소행(PXr1-PXrn)은 하나의 게이트선(G1-Gn)과 연결되어 있을 수 있으나 이에 한정되지 않는다. 예를 들어 각 화소행(PXr1-PXrn)은 두 개 이상의 게이트선과 연결되어 있을 수도 있고 둘 이상의 화소행(PXr1-PXrn)마다 하나의 게이트선이 배치되어 있을 수도 있다. 이 경우 표시판(300)을 지나는 게이트선(G1-Gn)의 개수는 화소행(PXr1-PXrn)의 개수와 다를 수 있다.
각 화소(PX)는 게이트선(G1-Gn) 및 데이터선(D1-Dm)과 연결된 스위칭 소자(도시하지 않음) 및 이에 연결된 화소 전극(도시하지 않음)을 포함할 수 있다. 스위칭 소자는 표시판(300)에 집적되어 있는 박막 트랜지스터 등의 삼단자 소자일 수 있다.
도 2를 참조하면 표시판(300)의 주변 영역(PA)은 차광 부재(도시하지 않음) 등으로 가려져 있을 수 있다. 주변 영역(PA)에는 더미 화소(PXd)가 위치할 수 있다. 더미 화소(PXd)는 표시 영역(DA)의 위쪽 또는 아래쪽의 주변 영역(PA)에 위치할 수 있다. 더미 화소(PXd)는 표시 영역(DA)에 배열된 화소(PX)와 동일한 구조를 가질 수 있다. 더미 화소(PXd)는 더미 게이트선(도시하지 않음)을 통해 게이트 구동부(400)의 일부와 연결되어 있을 수 있다.
데이터 구동부(500)는 표시판(300)의 데이터선(D1-Dm)과 연결되어 데이터선(D1-Dm)에 데이터 전압을 전달한다. 데이터 구동부(500)는 복수의 데이터 구동 칩을 포함할 수 있다.
게이트 구동부(400)는 표시판(300) 위에 위치한다. 게이트 구동부(400)는 복수의 게이트선(G1-Gn)과 연결되어 있으며 게이트선(G1-Gn)에 게이트 신호를 순차적으로 전달한다. 게이트 구동부(400)는 복수의 박막 트랜지스터와 복수의 축전기 등을 포함할 수 있다. 게이트 구동부(400)의 복수의 박막 트랜지스터와 복수의 축전기는 표시 영역(DA)에 위치하는 박막 트랜지스터 등의 소자와 동일한 공정에서 주변 영역(PA)에 집적되어 있을 수 있다.
게이트 구동부(400)는 서로 종속적으로 연결된 복수의 스테이지(도시하지 않음)를 포함하는 시프트 레지스터와 이에 다양한 구동 신호를 전달하는 구동 배선을 포함할 수 있다.
도 3 내지 도 21을 참조하여 이러한 게이트 구동부(400)가 포함하는 복수의 스테이지와 복수의 화소행(PXr1-PXrn)에 대해 설명한다.
도 3은 본 발명의 한 실시예에 따른 표시 장치의 게이트 구동부가 포함하는 복수의 스테이지와 복수의 화소행의 배치도이고, 도 4는 본 발명의 한 실시예에 따른 표시 장치의 게이트 구동부의 일부 스테이지 및 이에 연결된 화소행과 게이트선의 배치도이고, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 도 12, 도13, 도 14, 도 15, 도 16, 도 17, 도 18, 도 19, 도 20 및 도 21은 각각 본 발명의 한 실시예에 따른 표시 장치의 게이트 구동부의 복수의 스테이지와 복수의 화소행의 배치도이다.
도 3 내지 도 21을 참조하면, 본 발명의 한 실시예에 따른 게이트 구동부(400)는 서로 종속적으로 연결되어 있는 복수의 스테이지(SR1, SR2, …, SRn)를 포함한다. 각 스테이지(SR1, SR2, …, SRn)는 게이트선(G1-Gn)과 각각 연결되어 게이트선(G1-Gn)에 게이트 오프 전압(Voff)과 게이트 온 전압(Von)으로 이루어진 게이트 신호를 출력한다. 각 스테이지(SR1, SR2, …, SRn)는 앞에서 설명한 바와 같이 표시판(300)의 주변 영역(PA)에 집적되어 있는 복수의 박막 트랜지스터 및 축전기들을 포함할 수 있다. 본 발명의 실시예에 따른 게이트 구동부(400)의 복수의 스테이지(SR1, SR2, …, SRn) 및 구동 배선의 구체적인 구성은 본 발명의 기술 분야에서 알려져 있고 통상의 지식을 가진 자가 이해할 수 있는 모든 게이트 구동부의 스테이지의 구성 및 구동 배선의 구성에 따를 수 있다.
복수의 스테이지(SR1-SRn)는 제1 방향(Dir1)에 대략 수직인 열 방향을 따라 대략 일정한 간격을 두고 일렬로 배열되어 있을 수 있다. 본 발명의 한 실시예에 따른 게이트 구동부(400)의 복수의 스테이지(SR1-SRn)의 열 방향 폭(W1)은 일정할 수 있다. 복수의 스테이지(SR1-SRn)의 피치(D1), 예를 들어 각 스테이지(SR1-SRn)의 상단 또는 위쪽 가장자리와 이웃한 스테이지(SR1-SRn)의 상단 또는 위쪽 가장자리 사이의 열 방향 거리도 일정할 수 있다. 이 때 스테이지(SR1-SRn)의 상단 또는 하단이란 해당 스테이지(SR1-SRn)를 구성하는 복수의 트랜지스터 및 축전기 등의 전기 소자 및 배선이 형성된 영역의 위쪽 가장자리 또는 아래쪽 가장자리를 의미할 수 있다.
표시판(300)의 표시 영역(DA)에는 복수의 화소행(PXr1-PXrn)이 위치한다. 복수의 화소행(PXr1-PXrn) 각각의 열 방향 폭(W2)은 일정할 수 있다. 복수의 화소행(PXr1-PXrn)의 피치(D2), 예를 들어 한 화소행(PXr1-PXrn)의 상단 또는 위쪽 가장자리와 이웃한 화소행(PXr1-PXrn)의 상단 또는 위쪽 가장자리 사이의 거리도 대략 일정할 수 있다. 이웃한 화소행(PXr1-PXrn) 사이의 거리는 0일 수 있다. 다시 말해, 각 화소행(PXr1-PXrn)의 열 방향 폭(W2)과 화소행(PXr1-PXrn)의 피치(D2)는 동일할 수 있다.
이때 화소(PX) 또는 화소행(PXr1-PXrn)의 상단 또는 하단이란 해당 화소(PX) 또는 화소행(PXr1-PXrn)의 화소(PX)를 구성하는 배선, 전극 등의 전기 소자가 형성되어 있는 영역의 위쪽 가장자리 또는 아래쪽 가장자리를 의미할 수 있다.
주변 영역(PA)에 형성된 게이트 구동부(400)의 복수의 스테이지(SR1-SRn)와 표시 영역(DA)에 형성된 복수의 화소행(PXr1-PXrn)은 각각 일대일 대응을 이룰 수 있다. 일대일 대응을 이루는 각 스테이지(SR1-SRn)와 각 화소행(PXr1-PXrn)은 팬아웃부(FO)에 위치하는 게이트선(G1-Gn)을 통해 연결되어 있다. 팬아웃부(FO)는 전체 스테이지(SR1-SRn)가 형성된 영역과 전체 화소행(PXr1-PXrn)이 형성된 영역 사이의 영역으로서 주변 영역(PA)에 포함되며 표시 영역(DA)과 주변 영역(PA)의 경계에 위치할 수 있다. 도 3 내지 도 21에 도시한 실시예에서 표시 영역(DA)에 위치하는 게이트선(G1-Gn)을 도시하지 않았으나, 게이트선(G1-Gn)은 표시 영역(DA)에서 각 화소행(PXr1-PXrn)을 따라 형성되어 있을 수 있다.
본 발명의 여러 실시예에 따르면 팬아웃부(FO)에 위치하는 게이트선(G1-Gn) 중 적어도 하나는 제1 방향(Dir1) 또는 행 방향에 대해 사선으로 뻗을 수 있다.
먼저 도 3, 도 4 및 도 5를 참조하면, 복수의 스테이지(SR1-SRn)의 피치(D1)는 복수의 화소행(PXr1-PXrn)의 피치(D2)와 동일할 수 있다. 또한 각 스테이지(SR1-SRn)의 열 방향 폭(W1)과 각 화소행(PXr1-PXrn)의 열 방향 폭(W2)도 서로 동일할 수 있다. 따라서 전체 스테이지(SR1-SRn)의 열 방향 폭과 전체 화소행(PXr1-PXrn)의 열 방향 폭은 동일할 수 있다. 또한 팬아웃부(FO)의 게이트선(G1-Gn)은 서로 평행할 수 있다.
도 4를 참조하면, 본 발명의 한 실시예에 따른 게이트 구동부(400)의 한 스테이지(SR1, SR2, SR3, …)는 복수의 박막 트랜지스터(T1-T15)를 포함한다. 도 4에서 T14는 편의상 도시되어 있지 않다. 복수의 박막 트랜지스터(T1-T15)는 여러 구동 신호를 입력 받아 게이트 온 전압(Von)과 게이트 오프 전압(Voff)으로 이루어진 게이트 신호를 생성하여 게이트선(G1, G2, G3, …)을 통해 이를 출력한다. 각 스테이지(SR1, SR2, SR3, …)와 연결된 게이트선(G1, G2, G3, …)은 각 화소행(PXr1, PXr2, PXr3, …)와 박막 트랜지스터 등의 스위칭 소자(Qa)와 연결되어 있다. 각 화소행(PXr1, PXr2, PXr3, …)은 행 방향으로 배열된 복수의 화소 전극(PE)을 포함할 수 있고, 각 화소 전극(PE)은 스위칭 소자(Qa)를 통해 각 게이트선(G1, G2, G3, …) 및 해당 데이터선(DL)과 연결되어 있다.
다시 도 3 및 도 5를 참조하면, 게이트선(G1-Gn)을 통해 서로 연결되어 있는 각 스테이지(SR1-SRn)와 각 화소행(PXr1-PXrn)은 제1 방향(Dir1), 즉 행 방향으로 정렬되어 있지 않고 어긋나 있을 수 있다. 예를 들어, 첫 번째 스테이지(SR1)의 상단 또는 그 연장선과 첫 번째 화소행(PXr1)의 상단 또는 그 연장선의 열 방향 간격(D3) 또는 마지막 스테이지(SRn)의 하단 또는 그 연장선과 마지막 화소행(PXrn)의 하단 또는 그 연장선의 열 방향 간격(D4)은 스테이지(SR1-SRn) 각각의 열 방향 폭(W1) 또는 한 피치(D1) 이상일 수 있다. 이후로는 한 구성 요소의 상단이라 하면 상단 또는 그 연장선을 의미하고 한 구성 요소의 하단이라 하면 하단 또는 그 연장선을 의미하는 것으로 한다.
스테이지(SR1-SRn)의 열 방향 폭(W1) 및 화소행(PXr1-PXrn)의 열 방향 폭(W2)이 동일한 경우, 서로 대응하는 스테이지(SR1-SRn) 및 화소행(PXr1-PXrn)이 행 방향으로 정렬되어 있다는 것은 스테이지(SR1-SRn)의 상단(또는 하단)과 화소행(PXr1-PXrn)의 상단(또는 하단)이 행 방향으로 뻗는 동일 선상에 위치하는 것을 의미할 수 있다. 스테이지(SR1-SRn)의 열 방향 폭(W1) 및 화소행(PXr1-PXrn)의 열 방향 폭(W2)이 서로 다른 경우, 서로 대응하는 스테이지(SR1-SRn) 및 화소행(PXr1-PXrn)이 행 방향으로 정렬되어 있다는 것은 스테이지(SR1-SRn) 및 화소행(PXr1-PXrn) 중 열 방향 폭이 좁은 쪽의 상단 및 하단이 열 방향 폭이 넓은 쪽의 상단과 하단 사이에 위치하거나 상단 또는 하단과 행 방향으로 동일 선상에 위치하는 것을 의미할 수 있다. 이때 열 방향 폭이 좁은 쪽의 상단 및 하단은 열 방향 폭이 넓은 쪽의 상단의 위쪽 및 하단의 아래쪽으로 벗어나지 않을 수 있다. 따라서 서로 대응하는 스테이지(SR1-SRn) 및 화소행(PXr1-PXrn)이 행 방향으로 정렬되어 있지 않고 어긋나 있다는 것은 상기 정렬된 경우 이외의 경우를 의미할 수 있다. 이는 이후 설명에서도 동일하게 적용될 수 있다.
도 3, 도 4 및 도 5를 참조하면, 팬아웃부(FO)의 게이트선(G1-Gn) 중 적어도 하나는 행 방향에 평행하지 않고 제1 방향(Dir1), 즉 행 방향을 기준으로 0이 아닌 일정 각도를 이루며 사선 방향으로 뻗을 수 있다.
이와 같이 게이트 구동부(400)를 구성하는 복수의 스테이지(SR1-SRn)를 복수의 화소행(PXr1-PXrn)과 정렬시키지 않고 상하로 이동시켜 배치하면, 도 3 및 도 4에 도시한 바와 같이 복수의 스테이지(SR1-SRn)의 아래쪽 또는 위쪽에 빈 공간(Aob)이 확보되어 이 곳에 필요에 따라 더미 스테이지, 검사용 패드, 정전 다이오드 등의 다양한 소자 또는 마스크(mask)의 정렬을 위한 정렬 키(alignment key) 등과 같은 패턴 등을 더 형성할 수 있어 제조 공정에 높은 자유도가 생길 수 있다.
다음 도 6 내지 도 13을 함께 참조하면, 본 실시예에 따른 복수의 스테이지(SR1-SRn)와 복수의 화소행(PXr1-PXrn)은 앞에서 설명한 도 3, 도 4 및 도 5에 도시한 실시예와 대부분 동일하나 전체 스테이지(SR1-SRn)의 열 방향 폭과 전체 화소행(PXr1-PXrn)의 열 방향 폭이 서로 다를 수 있다.
구체적으로, 복수의 스테이지(SR1-SRn) 중 적어도 한 스테이지(SR1-SRn)의 열 방향 폭(W1)은 각 화소행(PXr1-PXrn)의 열 방향 폭(W2)과 다를 수 있다. 또한 전체 화소행(PXr1-PXrn)의 피치(D2) 및 화소행(PXr1-PXrn) 각각의 열 방향 폭(W2)은 일정할 수 있다. 이에 따라 복수의 스테이지(SR1-SRn)의 적어도 일부에 대한 피치(D1) 및 복수의 화소행(PXr1-PXrn)의 피치(D2)가 서로 다를 수 있다.
전체 스테이지(SR1-SRn)의 열 방향 폭이 전체 화소행(PXr1-PXrn)의 열 방향 폭보다 작은 도 6, 도 7, 도 8 및 도 12에 도시한 실시예에 따르면 전체 스테이지(SR1-SRn)의 아래쪽 또는 위쪽에는 화소행(PXr1-PXrn)과 이웃하는 여분의 공간(Aob)이 확보될 수 있다. 전체 스테이지(SR1-SRn)의 열 방향 폭이 전체 화소행(PXr1-PXrn)의 열 방향 폭보다 큰 도 9, 도 10, 도 11 및 도 13에 도시한 실시예에 따르면 전체 화소행(PXr1-PXrn)의 아래쪽 또는 위쪽에 스테이지(SR1-SRn)와 이웃하는 공간이 확보될 수 있다. 따라서 확보된 공간에 검사용 패드, 정전 다이오드 등의 다양한 소자 또는 마스크의 정렬을 위한 정렬 키 등의 패턴을 형성할 수 있다.
도 6, 도 7 및 도 8에 도시한 실시예에서는 모든 스테이지(SR1-SRn) 각각의 열 방향 폭(W1)이 화소행(PXr1-PXrn) 각각의 열 방향 폭(W2)보다 작다. 따라서 전체 스테이지(SR1-SRn)의 열 방향 폭도 전체 화소행(PXr1-PXrn)의 열 방향 폭보다 작아진다.
도 6을 참조하면, 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있다. 이때 한 스테이지와 한 화소행이 행 방향으로 정렬되어 있다 함은 스테이지의 중앙과 화소행의 중앙이 행 방향으로 뻗은 직선 상에 위치하여 서로 정렬되어 있는 것을 의미할 수 있다(이하 동일). 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)의 열 방향이 폭이 다르므로 첫 번째 스테이지(SR1)의 상단과 첫 번째 화소행(PXr1)의 상단이 동일선 상에 위치하지 않는다. 즉, 첫 번째 스테이지(SR1)의 상단과 첫 번째 화소행(PXr1)의 상단의 열 방향 간격(D3)은 0이 아닐 수 있다. 그러나 이와 달리 열 방향 간격(D3)는 0일 수도 있다. 본 실시예에서 복수의 스테이지(SR1-SRn)의 아래쪽에는 화소행(PXr1-PXrn)의 적어도 일부와 이웃하는 공간(Aob)이 확보될 수 있다.
도 7을 참조하면, 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있지 않고 어긋나 있으며, 마지막 스테이지(SRn) 및 마지막 화소행(PXrn)도 행 방향으로 정렬되어 있지 않고 어긋나 있다. 즉, 첫 번째 스테이지(SR1)의 상단과 첫 번째 화소행(PXr1)의 상단의 열 방향 간격(D3)과 마지막 스테이지(SRn)의 하단과 마지막 화소행(PXrn)의 하단의 열 방향 간격(D4)은 모두 0이 아닐 수 있다. 본 실시예의 경우 복수의 스테이지(SR1-SRn)의 위쪽 및 아래쪽 모두에 화소행(PXr1-PXrn)의 적어도 일부와 이웃하는 공간(Aob)이 확보될 수 있다.
도 8을 참조하면, 마지막 스테이지(SRn)와 마지막 화소행(PXrn)이 행 방향으로 정렬되어 있다. 그러나 마지막 스테이지(SRn))와 마지막 화소행(PXrn)의 열 방향이 폭이 다르므로 마지막 스테이지(SRn)의 하단과 마지막 화소행(PXrn)의 하단이 동일선 상에 위치하지 않는다. 즉, 마지막 스테이지(SRn)의 하단과 마지막 화소행(PXrn)의 하단의 열 방향 간격(D4)은 0이 아닐 수 있다. 그러나 이와 달리 열 방향 간격(D4)는 0일 수도 있다. 본 실시예에서 복수의 스테이지(SR1-SRn)의 위쪽에는 화소행(PXr1-PXrn)의 적어도 일부와 이웃하는 공간(Aob)이 확보될 수 있다.
도 9, 도 10 및 도 11에 도시한 실시예에서는 모든 화소행(PXr1-PXrn) 각각의 열 방향 폭(W2)이 모든 스테이지(SR1-SRn) 각각의 열 방향 폭(W1)보다 작다. 따라서 전체 스테이지(SR1-SRn)의 열 방향 폭이 전체 화소행(PXr1-PXrn)의 열 방향 폭보다 크다.
도 9를 참조하면, 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이행 방향으로 정렬되어 있다. 그러나 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)의 열 방향이 폭이 다르므로 첫 번째 스테이지(SR1)의 상단과 첫 번째 화소행(PXr1)의 상단이 동일선 상에 위치하지 않는다. 마지막 스테이지(SRn)의 하단은 마지막 화소행(PXrn)의 하단보다 더 아래쪽에 위치할 수 있다. 본 실시예에서 복수의 화소행(PXr1-PXrn)의 아래쪽에는 스테이지(SR1-SRn)의 적어도 일부와 이웃하는 공간이 확보될 수 있다.
도 10을 참조하면, 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있지 않고 어긋나 있으며, 마지막 스테이지(SRn) 및 마지막 화소행(PXrn)도 행 방향으로 정렬되어 있지 않고 어긋나 있다. 즉, 첫 번째 스테이지(SR1)의 상단과 첫 번째 화소행(PXr1)의 상단의 열 방향 간격(D3)과 마지막 스테이지(SRn)의 하단과 마지막 화소행(PXrn)의 하단의 열 방향 간격(D4)은 모두 0이 아닐 수 있다. 본 실시예의 경우 복수의 화소행(PXr1-PXrn)의 위쪽 및 아래쪽 모두에 스테이지(SR1-SRn)의 적어도 일부와 이웃하는 공간이 확보될 수 있다.
도 11을 참조하면, 마지막 스테이지(SRn)와 마지막 화소행(PXrn)이 행 방향으로 정렬되어 있다. 그러나 마지막 스테이지(SRn))와 마지막 화소행(PXrn)의 열 방향이 폭이 다르므로 마지막 스테이지(SRn)의 하단과 마지막 화소행(PXrn)의 하단이 동일선 상에 위치하지 않는다. 즉, 마지막 스테이지(SRn)의 하단과 마지막 화소행(PXrn)의 하단의 열 방향 간격(D4)은 0이 아닐 수 있다. 그러나 이와 달리 열 방향 간격(D4)는 0일 수도 있다. 본 실시예에서 복수의 화소행(PXr1-PXrn)의 위쪽에는 스테이지(SR1-SRn)의 적어도 일부와 이웃하는 공간이 확보될 수 있다.
도 12에 도시한 실시예는 앞에서 설명한 도 6에 도시한 실시예와 대부분 동일하나 도 6에 도시한 실시예와 달리 전체 스테이지(SR1-SRn)는 열 방향 폭 또는 피치가 서로 다른 적어도 두 개의 스테이지를 포함한다. 예를 들어 일부 스테이지 각각의 열 방향 폭(W3)이 나머지 스테이지 각각의 열 방향 폭(W1)보다 작을 수 있다. 이 때 나머지 스테이지 각각의 열 방향 폭(W1)은 화소행(PXr1-PXrn) 각각의 열 방향 폭(W2)과 같을 수 있다.
더 구체적으로 전체 스테이지(SR1-SRn)는 각각 적어도 하나의 스테이지를 포함하는 두 개 이상의 블록으로 나뉠 수 있고, 스테이지 각각의 열 방향 폭 및 피치는 각 블록마다 서로 다를 수 있다. 도 12에 도시한 실시예는 제1 블록(BL1)과 제2 블록(BL2)을 포함한다. 제1 블록(BL1)이 포함하는 스테이지의 열 방향 폭(W1)은 제2 블록(BL2)이 포함하는 스테이지의 열 방향 폭(W3)보다 클 수 있다. 동일한 블록(BL1, BL2) 내에 위치하는 스테이지의 열 방향 폭은 일정할 수 있다. 제2 블록(BL2)의 스테이지의 피치(D5)는 제1 블록(BL1)의 스테이지의 피치(D1)와 다를 수 있다. 이때 제1 블록(BL1)의 스테이지의 피치(D1)는 화소행(PXr1-PXrn)의 피치(D2)와 같을 수 있다.
본 실시예에서 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있으며, 첫 번째 스테이지(SR1)의 상단과 첫 번째 화소행(PXr1)의 상단이 동일선 상에 위치할 수 있다.
도 12에 도시한 바와 달리 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있지 않고 어긋나 있을 수 있다.
예를 들어, 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있지 않고 어긋나 있으면서 마지막 스테이지(SRn) 및 마지막 화소행(PXrn)도 행 방향으로 정렬되어 있지 않고 어긋나 있을 수 있다. 즉, 첫 번째 스테이지(SR1)가 첫 번째 화소행(PXr1)보다 아래쪽에 위치하고 마지막 스테이지(SRn)가 마지막 화소행(PXrn)보다 위쪽에 위치할 수 있다. 이에 따르면 복수의 스테이지(SR1-SRn)의 위쪽 및 아래쪽 모두에 화소행(PXr1-PXrn)의 적어도 일부와 이웃하는 공간이 확보되어 검사용 패드, 정전 다이오드 등의 다양한 소자 또는 마스크의 정렬을 위한 정렬 키 등과 같은 패턴을 형성할 수 있다.
또 다른 예에 따르면, 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있지 않고 어긋나 있으면서 마지막 스테이지(SRn)와 마지막 화소행(PXrn)은 행 방향으로 정렬되어 있을 수 있다. 즉, 첫 번째 스테이지(SR1)가 첫 번째 화소행(PXr1)보다 아래쪽에 위치하고 마지막 스테이지(SRn)는 마지막 화소행(PXrn)과 제1 방향(Dir1)에 평행한 선 상에 정렬되어 있을 수 있다. 이 경우 마지막 게이트선(Gn)은 제1 방향(Dir1)에 평행할 수 있다. 이에 따르면 복수의 스테이지(SR1-SRn)의 위쪽에 화소행(PXr1-PXrn)의 적어도 일부와 이웃하는 공간이 확보되어 검사용 패드, 정전 다이오드 등의 다양한 소자 또는 마스크의 정렬을 위한 정렬 키 등과 같은 패턴을 형성할 수 있다.
도 13에 도시한 실시예는 앞에서 설명한 도 9에 도시한 실시예와 대부분 동일하나 도 9에 도시한 실시예와 달리 전체 화소행(PXr1-PXrn)는 열 방향 폭이 서로 다른 적어도 두 개의 화소행을 포함한다. 예를 들어 일부 화소행 각각의 열 방향 폭(W4)은 나머지 화소행 각각의 열 방향 폭(W2)보다 작을 수 있다. 이 때 나머지 화소행 각각의 열 방향 폭(W4)은 스테이지(SR1-SRn) 각각의 열 방향 폭(W1)과 같을 수 있다.
더 구체적으로 전체 화소행(PXr1-PXrn)은 각각 적어도 하나의 화소행을 포함하는 두 개 이상의 블록으로 나뉠 수 있고, 화소행 각각의 열 방향 폭은 각 블록마다 서로 다를 수 있다. 도 13에 도시한 실시예는 제3 블록(BL3)과 제4 블록(BL4)을 포함한다. 제3 블록(BL3)이 포함하는 화소행의 열 방향 폭(W2)은 제4 블록(BL4)이 포함하는 화소행의 열 방향 폭(W4)보다 클 수 있다. 동일한 블록(BL3, BL4) 내에 위치하는 화소행의 열 방향 폭은 일정할 수 있다. 제4 블록(BL4)의 화소행의 피치(D6)는 제3 블록(BL3)의 화소행의 피치(D2)와 다를 수 있다. 이때 제3 블록(BL3)의 화소행의 피치(D2)는 스테이지(SR1-SRn)의 피치(D1)와 같을 수 있다.
본 실시예에서 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있으며, 첫 번째 스테이지(SR1)의 상단과 첫 번째 화소행(PXr1)의 상단이 동일선 상에 위치할 수 있다.
그러나 도 13에 도시한 바와 달리 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있지 않고 어긋나 있을 수 있다.
예를 들어, 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있지 않고 어긋나 있으면서 마지막 스테이지(SRn) 및 마지막 화소행(PXrn)도 행 방향으로 정렬되어 있지 않고 어긋나 있을 수 있다. 즉, 첫 번째 스테이지(SR1)가 첫 번째 화소행(PXr1)보다 위쪽에 위치하고 마지막 스테이지(SRn)가 마지막 화소행(PXrn)보다 아래쪽에 위치할 수 있다. 이에 따르면 복수의 화소행(PXr1-PXrn)의 위쪽 및 아래쪽 모두에 스테이지(SR1-SRn)의 적어도 일부와 이웃하는 공간이 확보되어 검사용 패드, 정전 다이오드 등의 다양한 소자 또는 마스크의 정렬을 위한 정렬 키 등과 같은 패턴을 형성할 수 있다.
또 다른 예에 따르면, 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 행 방향으로 정렬되어 있지 않고 어긋나 있으면서 마지막 스테이지(SRn)와 마지막 화소행(PXrn)은 행 방향으로 정렬되어 있을 수 있다. 즉, 첫 번째 스테이지(SR1)가 첫 번째 화소행(PXr1)보다 위쪽에 위치하고 마지막 스테이지(SRn)는 마지막 화소행(PXrn)과 제1 방향(Dir1)에 평행한 선 상에 정렬되어 있을 수 있다. 이 경우 마지막 게이트선(Gn)은 제1 방향(Dir1)에 평행할 수 있다. 이에 따르면 복수의 화소행(PXr1-PXrn)의 위쪽에 스테이지(SR1-SRn)의 적어도 일부와 이웃하는 공간이 확보되어 검사용 패드, 정전 다이오드 등의 다양한 소자 또는 마스크의 정렬을 위한 정렬 키 등과 같은 패턴을 형성할 수 있다.
이제부터 도 6 내지 도 13에 도시한 실시예에서 팬아웃부(FO)의 게이트선(G1-Gn)의 모양에 대해 설명한다.
도 6 내지 도 13에 도시한 실시예에서 팬아웃부(FO)의 게이트선(G1-Gn) 중 적어도 하나는 행 방향에 평행하게 뻗지 않는다. 더 구체적으로, 서로 대응하는 스테이지(SR1-SRn)와 화소행(PXr1-PXrn)을 연결하는 팬아웃부(FO)의 게이트선(G1-Gn)은 제1 방향(Dir1), 즉 행 방향에 대해 평행한 하나의 게이트선(G1-Gn)을 포함하고 나머지 게이트선은 행 방향을 기준으로 사선으로 뻗을 수 있다.
도 6 및 도 9에 도시한 실시예에서는 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)을 연결하는 게이트선(G1)은 행 방향에 평행하게 뻗고, 첫 번째 게이트선(G1) 다음의 게이트선(G2-Gn)은 행 방향과 점차적으로 큰 각을 이루며 행 방향에 대해 비스듬하게 뻗을 수 있다. 이에 따라 아래쪽으로 갈수록 게이트선(G1-Gn)의 팬아웃부(FO)에서의 길이는 점차 길어질 수 있다.
도 7 및 도 10에 도시한 실시예에서는 스테이지(SR1-SRn)의 개수가 홀수이며 두 열 방향 간격(D3, D4)이 동일한 경우, 한 가운데에 위치하는 스테이지(SR((n+1)/2))에 연결된 게이트선(G((n+1)/2))만 행 방향에 평행하게 뻗을 수 있고 나머지 게이트선은 가운데 게이트선(G((n+1)/2))으로부터 멀어질수록 행 방향과 점차 큰 각을 이루며 비스듬하게 뻗을 수 있다. 스테이지(SR1-SRn)의 개수가 짝수이며 두 열 방향 간격(D3, D4)이 동일한 경우에는 모든 게이트선(G1-Gn)이 스테이지(SR1-SRn)의 가운데를 지나는 가상의 중앙선을 기준으로부터 멀어질수록 행 방향과 점차 큰 각을 이루며 사선으로 뻗을 수 있다. 이에 따라 중앙에서 위쪽 또는 아래쪽으로 갈수록 게이트선(G1-Gn)의 팬아웃부(FO)에서의 길이는 점차 길어질 수 있다. 이때 중앙선을 중심으로 스테이지(SR1-SRn)와 화소행(PXr1-PXrn), 그리고 게이트선(G1-Gn)은 대칭을 이룰 수 있다.
이와 달리 도 7 및 도 10에 도시한 두 열 방향 간격(D3, D4)이 동일하지 않은 경우, 게이트선(G1-Gn) 모두가 행 방향에 평행하지 않을 수 있다. 그러나 행 방향으로 정렬되어 있는 서로 연결된 스테이지(SR1-SRn)와 화소행(PXr1-PXrn)이 있는 경우 이들과 연결된 게이트선(G1-Gn)은 행 방향에 평행할 수 있다.
도 8 및 도 11에 도시한 실시예에서는 마지막 스테이지(SRn)와 마지막 화소행(PXrn)을 연결하는 게이트선(Gn)은 행 방향에 평행하게 뻗을 수 있고, 마지막 게이트선(Gn) 나머지 게이트선(G1-G(n-1))은 행 방향과 점차적으로 큰 각을 이루며 비스듬하게 뻗을 수 있다. 이에 따라 위쪽으로 갈수록 게이트선(G1-Gn)의 팬아웃부(FO)에서의 길이는 점차 길어질 수 있다.
도 12 및 도 13에 도시한 실시예에서 게이트선(G1-Gn)의 모양은 각각 앞에서 설명한 도 6 및 도 9에 도시한 실시예와 대부분 동일하나, 팬아웃부(FO)에서 행 방향에 평행하게 뻗는 게이트선이 복수 개일 수 있다.
구체적으로 도 12에서 제1 블록(BL1)의 스테이지와 연결된 팬아웃부(FO)의 게이트선은 행 방향에 평행할 수 있고, 제2 블록(BL2)의 스테이지와 연결된 팬아웃부(FO)의 게이트선 중 가장 위쪽의 스테이지와 연결된 게이트선은 행 방향에 평행하게 뻗으며 나머지 게이트선은 아래쪽으로 갈수록 행 방향과 점차 큰 각을 이루며 뻗을 수 있다.
도 13에서 제3 블록(BL3)의 화소행과 연결된 팬아웃부(FO)의 게이트선은 행 방향에 평행할 수 있고, 제4 블록(BL4)의 화소행과 연결된 팬아웃부(FO)의 게이트선 중 가장 위쪽의 화소행과 연결된 게이트선은 행 방향에 평행하게 뻗으며 나머지 게이트선은 아래쪽으로 갈수록 행 방향과 점차 큰 각을 이루며 뻗을 수 있다.
다음 도 14 및 도 15를 참조하면, 본 실시예는 앞에서 설명한 도 12및 도 13의 실시예의 특징을 모두 포함하며 여기서 동일한 설명은 생략한다. 본 실시예에서 제1 블록(BL1)의 스테이지의 열 방향 폭(W1)과 제3 블록(BL3)의 화소행의 열 방향 폭(W2)이 동일하고, 제2 블록(BL2)의 스테이지의 열 방향 폭(W3)과 제4 블록(BL4)의 화소행의 열 방향 폭(W4)이 서로 동일할 수 있다.
더 구체적으로, 도 14에 도시한 실시예에서 제1 블록(BL1)에 비해 상대적으로 좁은 열 방향 폭을 가지는 제2 블록(BL2)의 스테이지의 개수와 제3 블록(BL3)에 비해 상대적으로 좁은 열 방향 폭을 가지는 제4 블록(BL4)의 화소행의 개수가 같지 않으므로, 서로 연결된 적어도 하나의 스테이지와 적어도 하나의 화소행의 열 방향 폭이 서로 다를 수 있다. 또한 전체 스테이지(SR1-SRn)의 열 방향 폭과 전체 화소행(PXr1-PXrn)의 열 방향 폭이 다르다. 도 14에 도시한 바와 달리 전체 스테이지(SR1-SRn)와 전체 화소행(PXr1-PXrn)은 서로 정렬되지 않고 앞에서 설명한 도 3 또는 도 5와 같이 어긋나 있을 수도 있다.
도 15에 도시한 실시예에 따르면 제1 블록(BL1)에 비해 상대적으로 좁은 열 방향 폭을 가지는 제2 블록(BL2)의 스테이지의 개수와 제3 블록(BL3)에 비해 상대적으로 좁은 열 방향 폭을 가지는 제4 블록(BL4)의 화소행의 개수가 같으며, 서로 연결된 스테이지(SR1-SRn)와 화소행(PXr1-PXrn)의 열 방향 폭이 서로 동일할 수 있다. 또한 전체 스테이지(SR1-SRn)의 열 방향 폭과 전체 화소행(PXr1-PXrn)의 열 방향 폭이 같다. 첫 번째 스테이지(SR1)의 상단 및 첫 번째 화소행(PXr1)의 상단이 동일선 상에 위치하고 마지막 스테이지(SRn)의 하단 및 마지막 화소행(PXrn)의 하단이 동일선 상에 위치할 수 있다. 그러나 도 15에 도시한 바와 달리 전체 스테이지(SR1-SRn)와 전체 화소행(PXr1-PXrn)은 서로 정렬되지 않고 앞에서 설명한 도 3 또는 도 5와 같이 어긋나 있을 수 있다. 팬아웃부(FO)에서 게이트선(G1-Gn) 모두는 행 방향에 평행하게 뻗어 있을 수 있다.
다음 도 16을 참조하면, 본 실시예에 따른 복수의 스테이지(SR1-SRn) 및 복수의 화소행(PXr1-PXrn)은 앞에서 설명한 도 3, 도 6, 도 7, 그리고 도 12에 도시한 실시예와 대부분 동일하나 마지막 스테이지(SRn)의 아래쪽 공간(Aob)에 다른 구성 요소가 형성되어 있을 수 있다. 도 16은 리셋 스테이지(SRL)가 마지막 스테이지(SRn)의 아래쪽에 형성되어 있는 것을 보여준다. 리셋 스테이지(SRL)는 앞에 위치하는 스테이지(SR1-SRn) 중 적어도 하나와 연결되어 있으며 주사 구동시 리셋 스테이지(SRL)와 연결된 스테이지(SR1-SRn)가 게이트 오프 전압(Voff)을 출력하도록 하여 그들을 리셋시킬 수 있다. 리셋 스테이지(SRL)는 표시 영역(DA)의 화소(PX)와 연결되어 있지 않다. 리셋 스테이지(SRL)의 열 방향 폭은 나머지 스테이지(SR1-SRn) 각각의 열 방향 폭(W1) 또는 화소행(PXr1-PXrn) 각각의 열 방향 폭(W2)보다 클 수 있다.
이와 같이 복수의 스테이지(SR1-SRn)와 화소행(PXr1-PXrn)이 서로 정렬되어 있지 않고 어긋나 있으므로 리셋 스테이지(SRL) 등과 같이 추가 구성 요소를 마지막 스테이지(SRn)의 아래쪽 또는 첫 번째 스테이지(SR1)의 위쪽 공간에 형성할 수 있다. 따라서 표시 장치의 아래쪽 또는 위쪽의 주변 영역(PA)이 넓어질 필요가 없다.
도 16에 도시한 바와 달리, 앞에서 설명한 도 5, 도 7, 그리고 도 8에 도시한 구조에서 첫 번째 스테이지(SR1)의 위쪽 공간에 리셋 스테이지(SRL) 등의 구성 요소를 형성할 수도 있다.
다음 도 17을 참조하면, 본 실시예에 따른 복수의 스테이지(SR1-SRn) 및 복수의 화소행(PXr1-PXrn)은 앞에서 설명한 도 13에 도시한 실시예와 대부분 동일하나, 마지막 스테이지(SRn)와 마지막 화소행(PXrn)이 서로 정렬되어 있을 수 있고, 첫 번째 스테이지(SR1)의 상단과 첫 번째 화소행(PXr1)이 상단 사이의 열 방향 간격(D3)은 0이 아닐 수 있다. 이때 마지막 스테이지(SRn)와 마지막 화소행(PXrn)의 열 방향 폭이 서로 다르므로 마지막 스테이지(SRn)의 하단과 마지막 화소행(PXrn)의 하단의 열 방향 간격(D4)는 0이 아닐 수 있다. 그러나 이와 달리 열 방향 간격(D4)은 0일 수도 있다.
본 실시예에 따르면 제4 블록(BL4)에 위치하는 화소행은 차광 부재(BM)에 의해 가려져 있을 수 있으며 표시판(300)의 주변 영역(PA)에 위치할 수 있다. 이와 같이 제3 블록(BL3)의 화소(PX)와 동일한 구조를 가지면서 실제 영상을 표시하지 않는 화소를 더미 화소(PXd)라 한다. 더미 화소(PXd)를 포함하는 제4 블록(BL4)의 화소행의 열 방향 폭(W4)은 제3 블록(BL3)의 화소행의 열 방향 폭(W2)보다 작을 수 있다. 더미 화소(PXd)와 연결되어 있는 스테이지(SR(k+1)-SRn)는 더미 스테이지(SRd)라 하며 나머지 스테이지들(SR1-SRk)과 동일한 구조를 가지고 동일하게 동작할 수 있다. 더미 화소(PXd)는 외부에서 시인되지 않으므로 제4 블록(BL4)의 화소행과 연결된 게이트선의 로드(load)가 제3 블록(BL3)의 화소행과 연결된 게이트선의 로드와 동일하다면 제4 블록(BL4)의 화소행의 열 방향 폭(W4)이 제3 블록(BL3)의 화소행의 열 방향 폭(W2)보다 작아도 무방하다.
도 17에 도시한 바와 달리 더미 스테이지(SRd)의 열 방향 폭은 나머지 스테이지(SR1-SRk) 각각의 열 방향 폭(W1)보다 작을 수 있다. 예를 들어, 더미 스테이지(SRd)의 열 방향 폭은 더미 화소(PXd)의 열 방향 폭(W4)과 동일할 수 있다. 이에 따르면 앞에서 설명한 도 15에 도시한 실시예에서 제2 블록(BL2)에 위치하는 스테이지가 더미 스테이지(SRd)이고 제4 블록(BL4)의 화소행이 더미 화소(PXd)인 경우와 동일할 수 있다.
마지막 스테이지(SRn)와 마지막 화소행(PXrn)을 연결하는 팬아웃부(FO)의 게이트선(Gn)은 행 방향에 평행할 수 있다. 도 17에 도시한 바와 달리 첫 번째 스테이지(SR1)와 첫 번째 화소행(PXr1)이 정렬되어 이들을 연결하는 게이트선(G1)이 행 방향에 평행할 수도 있고, 가운데에 위치하는 스테이지와 화소행이 서로 정렬되어 있어 이들을 연결하는 게이트선이 행 방향에 평행할 수도 있다.
도 18을 참조하면, 본 실시예는 앞에서 설명한 도 17에 도시한 실시예와 대부분 동일하나 마지막 스테이지(SRn)의 아래쪽에 리셋 스테이지(SRL)와 같은 구성 요소가 더 형성되어 있다. 리셋 스테이지(SRL)는 앞에서 설명한 도 16에서와 동일하다. 본 실시예에서 리셋 스테이지(SRL)의 하단과 마지막 화소행(PXrn)의 하단은 정렬되어 있을 수 있다. 즉 리셋 스테이지(SRL)의 하단과 마지막 화소행(PXrn)의 하단 사이의 열 방향 간격(D4)는 0일 수 있으나 이와 달리 0이 아닐 수도 있다. 도 18에 도시한 바와 달리 첫 번째 스테이지(SR1)과 첫 번째 화소행(PXr1)이 열 방향으로 정렬되어 있을 수도 있다. 이 밖에 도 17의 실시예의 여러 특징 및 효과가 본 실시예에도 적용될 수 있다.
다음 도 19를 참조하면, 본 실시예에 따른 표시 장치의 복수의 스테이지(SR1-SRn) 및 복수의 화소행(PXr1-PXrn)은 앞에서 설명한 도 18에 도시한 실시예와 대부분 동일하나 더미 스테이지(SRd)의 열 방향 폭(W3)이 나머지 스테이지(SR1-SRk)의 열 방향 폭(W1)보다 작을 수 있다. 이때 더미 스테이지(SRd) 사이의 간격 또는 피치(D5)는 나머지 스테이지(SR1-SRk)의 피치(D1)보다 작을 수 있다. 본 실시예에서 리셋 스테이지(SRL)는 생략될 수도 있다. 도 19에 도시한 바와 달리 더미 스테이지(SRd) 사이의 피치(D5)는 나머지 스테이지(SR1-SRk)의 피치(D1)보다 클 수도 있다.
다음 도 20을 참조하면, 본 실시예에 따른 표시 장치의 복수의 스테이지(SR1-SRn) 및 복수의 화소행(PXr1-PXrn)은 앞에서 설명한 도 6에 도시한 실시예와 대부분 동일하나 마지막 스테이지(SRn)의 아래쪽 공간(Aob)에 리셋 스테이지(SRL)가 더 형성되어 있다. 리셋 스테이지(SRL)의 특징은 앞에서 설명하였으므로 여기서는 생략한다. 본 실시예에서 리셋 스테이지(SRL)의 하단과 마지막 화소행(PXrn)의 하단은 정렬되어 있을 수 있고, 첫 번째 스테이지(SR1)과 첫 번째 화소행(PXr1)의 상단은 정렬되어 있을 수 있다. 도 20에 도시한 바와 달리, 마지막 화소행(PXrn)의 하단이 리셋 스테이지(SRL)의 하단보다 위에 위치할 수도 있고, 마지막 스테이지(SRn)와 마지막 화소행(PXrn)이 열 방향으로 정렬되어 있을 수도 있다.
도 21을 참조하면, 본 실시예에 따른 표시 장치의 복수의 스테이지(SR1-SRn) 및 복수의 화소행(PXr1-PXrn)은 앞에서 설명한 도 20에 도시한 실시예와 대부분 동일하나 도 13, 도 14, 도 15, 도 17 및 도 18에 도시한 실시예와 같이 열 방향 폭이 서로 다른 적어도 두 개의 화소행을 포함한다. 구체적으로 전체 화소행(PXr1-PXrn)은 제3 블록(BL3)과 제4 블록(BL4)을 포함하며, 제3 블록(BL3)의 각 화소행(PXr1-PXrk)의 열 방향 폭(W2)은 제4 블록(BL4)의 각 화소행(PXr(k+1)-PXrn)의 열 방향 폭(W4)보다 클 수 있다. 본 실시예에 따른 각 스테이지(SR1-SRn)의 열 방향 폭(W1)은 도 20에 도시한 실시예의 각 스테이지(SR1-SRn)의 열 방향 폭(W1)에 비해 작을 수 있다. 도 21에 도시한 바와 달리, 마지막 화소행(PXrn)의 하단이 리셋 스테이지(SRL)의 하단보다 위에 위치할 수도 있고, 마지막 스테이지(SRn)와 마지막 화소행(PXrn)이 열 방향으로 정렬되어 있을 수도 있다.
이제 도 22, 도 23 및 도 24 및 앞에서 설명한 도 1 내지 도 21을 함께 참조하여 본 발명의 한 실시예에 따른 복수의 스테이지와 복수의 화소행을 연결하는 팬아웃부의 게이트선(G1-Gn)에 대해 설명한다.
도 22, 도 23 및 도 24는 각각 본 발명의 한 실시예에 따른 표시 장치의 게이트선의 팬아웃부에서의 형태를 도시한 도면이다.
앞에서 설명한 본 발명의 여러 실시예에서 게이트 구동부(400)를 구성하는 복수의 스테이지(SR1-SRn)와 표시 영역(DA)의 복수의 화소행(PXr1-PXrn)은 팬아웃부의 게이트선(G1-Gn)을 통해 각각 연결되어 있다. 본 발명의 실시예에서는 전체 게이트선(G1-Gn) 중 적어도 일부는 행 방향에 대해 비스듬하게 뻗어 있다.
도 22을 참조하면, 팬아웃부(FO)의 게이트선(G1-Gn) 중 적어도 두 게이트선의 선폭은 서로 다를 수 있다. 더 구체적으로 팬아웃부(FO)에서의 게이트선(G1-Gn)의 길이가 길수록 게이트선(G1-Gn)의 선폭은 더 굵을 수 있다. 다시 말하면 게이트선(G1-Gn)이 행 방향과 이루는 각이 크면 클수록 게이트선(G1-Gn)의 팬아웃부(FO)에서의 길이는 더 길어지고 선폭은 더 굵어질 수 있다. 도 22(a)의 게이트선(Gk), 도 22(b)의 게이트선(Gl), 그리고 도 22(c)의 게이트선(Gm)의 순서로 제1 방향(Dir1), 즉 행 방향과 이루는 예각이 점점 작아지고, 이에 따라 게이트선(Gk), 게이트선(Gl), 그리고 게이트선(Gm)의 순서로 선폭이 작아진다.
이와 같이 팬아웃부(FO)에서 게이트선(G1-Gn)의 선폭을 길이에 따라 다르게 함으로써 팬아웃부(FO)에서 게이트선(G1-Gn)이 전달하는 게이트 신호의 로드를 최대한 균일하게 할 수 있다.
도 23 및 도 24를 참조하면, 본 실시예에 따른 게이트선(G1-Gn) 중 적어도 한 게이트선은 팬아웃부(FO)에서 적어도 한 번 꺾여 있을 수 있다.
먼저 도 23을 참조하면, 팬아웃부(FO)의 게이트선(G1-Gn)은 위치에 따라 꺾여 있는 회수가 다를 수 있다. 예를 들어 팬아웃부(FO)에서 게이트선(G1-Gn)이 연결하는 스테이지(SR1-SRn)와 화소행(PXr1-PXrn) 사이의 거리가 길수록 그 둘을 연결하는 팬아웃부(FO)의 게이트선(G1-Gn)은 더 적게 꺾여 있을 수 있다. 또한 팬아웃부(FO)에서 게이트선(G1-Gn)의 꺾인 포인트 사이의 직선 부분은 행 방향에 대략 평행하거나 수직일 수 있다.
도 23(a)에 도시한 게이트선(Gk)은 두 번 꺾여 있는 예를 보여 주고, 도 23(b)에 도시한 게이트선(Gl)은 네 번 꺾여 있는 예를 보여주며, 도 23(c)에 도시한 게이트선(Gm)은 8번 꺾여 있는 예를 보여준다. 이때 게이트선(Gk), 게이트선(Gl), 그리고 게이트선(Gm)의 순서로 게이트선의 팬아웃부(FO)에서의 길이가 점점 짧아질 수 있고 꺾여 있는 회수도 점점 많아질 수 있다.
이와 같이 팬아웃부(FO)에서 게이트선(G1-Gn)이 꺾인 회수를 게이트선의 팬아웃부(FO)에서의 총 길이에 따라 다르게 하면 꺾인 회수가 많을수록 저항이 증가할 수 있으므로 팬아웃부(FO)에서 게이트선(G1-Gn)이 전달하는 게이트 신호의 로드를 최대한 균일하게 할 수 있다.
다음 도 24를 참조하면, 본 실시예에 따른 게이트선(G1-Gn) 중 적어도 한 게이트선은 교대로 배열되어 있는 요철을 포함하며 톱니 바퀴 모양 또는 파(wave) 모양으로 주기적으로 꺾여 있을 수 있다. 톱니 모양 또는 파형은 도 24에 도시한 바와 같이 그 모서리가 대략 직각을 이루는 사각형일 수도 있고 이와 달리 삼각형 등과 같이 다양한 다각형 또는 사인파와 같이 곡선을 이룰 수도 있다. 파형이 다각형일 때는 파형을 이루는 변 중 적어도 하나는 행 방향에 대해 비스듬하게 기울어져 있을 수 있다. 게이트선(G1-Gn)의 파형 또는 톱니 모양으로 주기적으로 꺾여 있을 때 도 24에 도시한 바와 같은 진폭(A)을 가질 수 있다.
또한 게이트선(G1-Gn)의 진폭(A)은 게이트선(G1-Gn)의 팬아웃부(FO)에서의 전체 길이에 따라 다를 수 있다. 예를 들면, 도 24(a)의 게이트선(Gk), 도 24(b)의 게이트선(Gl), 그리고 도 24(c)의 게이트선(Gm)의 순서로 게이트선(G1-Gn)이 연결하는 스테이지(SR1-SRn)와 화소행(PXr1-PXrn) 사이의 열 방향 거리가 멀다. 다시 말하면, 도 24(a)의 게이트선(Gk), 도 24(b)의 게이트선(Gl), 그리고 도 24(c)의 게이트선(Gm)의 순서로 팬아웃부(FO)에서 게이트선(G1-Gn)의 양단을 잇는 직선 거리가 길며, 상기 순서로 스테이지와 화소행을 연결하는 팬아웃부(FO)의 게이트선(G1-Gn)의 진폭(A)은 더 커질 수 있다. 따라서 팬아웃부(FO)에서 게이트선(G1-Gn)이 행 방향에 대해 기울어진 각도가 달라도 팬아웃부(FO)에서 게이트선(G1-Gn)의 길이는 대략 일정할 수 있다. 따라서 팬아웃부(FO)에서 게이트선(G1-Gn)이 전달하는 게이트 신호의 로드를 최대한 일정하게 할 수 있다.
도 22, 도 23 및 도 24에 도시한 실시예에서는 게이트선(G1-Gn)의 선폭 또는 꺾인 회수를 달리하거나 게이트선(G1-Gn)이 꺾인 진폭을 달리해 결국 팬아웃부(FO)에서 게이트선(G1-Gn)의 저항이 일정하도록 하고 있으나 그 방법은 이에 한정되지 않는다. 게이트선(G1-Gn)의 선폭과 길이를 함께 조절하여 저항을 균일하게 할 수도 있고, 게이트선(G1-Gn)과 다른 층에 별도의 전극 또는 패턴을 게이트선(G1-Gn)과 중첩하도록 형성하여 축전기를 형성함으로써 팬아웃부(FO)에서 게이트선(G1-Gn)의 로드를 일정하게 맞출 수도 있다.
본 발명의 여러 실시예에서는 표시 영역(DA)에 위치하는 화소행(PXr1-PXrn) 각각이 행 방향으로 배열되어 있는 복수의 화소(PX)를 포함하는 것으로 설명하였으나 이에 한정되지 않는다. 각 화소행(PXr1-PXrn)이 포함하는 복수의 화소(PX)는 행 방향이 아닌 다른 방향으로 배열되어 있으며 지그재그 모양과 같이 일렬이 아닌 다양한 모양으로 배열되어 있을 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
300: 표시판 400: 게이트 구동부
500: 데이터 구동부 BM: 차광 부재
DA: 표시 영역 FO: 팬아웃부
PA: 주변 영역 SR: 스테이지

Claims (19)

  1. 표시 영역과 상기 표시 영역의 주변에 위치하는 주변 영역을 포함하는 표시판,
    상기 표시 영역 내에서 제1 방향으로 배열되어 있는 복수의 화소행,
    상기 표시 영역 내에서 상기 제1 방향으로 배열되어 있는 복수의 게이트선, 그리고
    상기 주변 영역 내에서 상기 제1 영역으로 배열되어 있는 복수의 스테이지를 포함하는 게이트 구동부
    를 포함하고,
    상기 복수의 스테이지 각각은 주변 영역에 집적되어 있는 적어도 하나의 트랜지스터를 포함하며,
    상기 복수의 스테이지 중 하나의 스테이지는 연결부에 전기적으로 연결되어 있고, 상기 연결부는 상기 복수의 게이트선 중 대응하는 게이트선에 전기적으로 연결되어 있으며, 상기 대응하는 게이트선은 상기 복수의 화소행 중 대응하는 화소행에 전기적으로 연결되어 있고,
    상기 연결부는 상기 게이트 구동부와 상기 표시 영역 사이의 영역에 배치되어 있으며,
    상기 연결부는 적어도 2회로 꺾여있고,
    상기 스테이지의 중심을 통과하고 상기 제1 방향에 수직인 제2 방향으로 연장되는 가상의 수평선은 상기 제2 방향으로 대응하는 화소행을 통과하지도 중첩하지도 않는,
    표시 장치.
  2. 제1항에 있어서,
    상기 스테이지의 상기 제1 방향으로의 폭은 상기 대응하는 화소행의 상기 제1 방향으로의 폭과 동일한,
    표시 장치.
  3. 제1항에 있어서,
    상기 스테이지의 상기 제1 방향으로의 폭은 상기 대응하는 화소행의 상기 제1 방향으로의 폭과 상이한,
    표시 장치.
  4. 제1항에 있어서,
    상기 복수의 스테이지 각각의 상기 제1 방향으로의 제1 폭은 일정하고,
    상기 복수의 화소행 각각의 상기 제1 방향으로의 제2 폭은 일정한,
    표시 장치.
  5. 제4항에 있어서,
    상기 제1 폭은 상기 제2 폭과 상이한,
    표시 장치.
  6. 제1항에 있어서,
    상기 연결부는 상기 제1 방향으로 연장된 적어도 하나의 수직부를 포함하고, 상기 수직부의 양단부에서 꺾여있는,
    표시 장치.
  7. 제6항에 있어서,
    상기 연결부는 상기 제2 방향으로 연장되고, 상기 수직부에 연결되어 있는 적어도 하나의 수평부를 더 포함하는,
    표시 장치.
  8. 제1항에 있어서,
    상기 복수의 스테이지 중 첫 번째 스테이지와 상기 복수의 화소행 중 첫 번째 화소행은 상기 제2 방향으로 정렬되어 있거나, 또는
    상기 복수의 스테이지 중 마지막 스테이지와 상기 복수의 화소행 중 마지막 화소행은 상기 제2 방향으로 서로 정렬되어 있는,
    표시 장치.
  9. 표시 영역과 상기 표시 영역의 주변에 위치하는 주변 영역을 포함하는 표시판,
    상기 표시 영역 내에서 제1 방향으로 배열되어 있는 복수의 화소행,
    상기 표시 영역 내에서 상기 제1 방향으로 배열되어 있는 복수의 게이트선, 그리고
    상기 주변 영역 내에서 상기 제1 영역으로 배열되어 있는 복수의 스테이지를 포함하는 게이트 구동부
    를 포함하고,
    상기 복수의 스테이지 각각은 주변 영역에 집적되어 있는 적어도 하나의 트랜지스터를 포함하며,
    상기 복수의 화소행 중 하나의 화소행은 상기 복수의 게이트선 중 대응하는 게이트선에 전기적으로 연결되어 있고,
    연결부는 상기 게이트 구동부와 상기 표시 영역 사이의 영역에 배치되어 있고, 대응하는 스테이지와 상기 대응하는 게이트선에 각각 전기적으로 연결되어 있으며,
    상기 연결부는 적어도 세 번 꺽여있는,
    표시 장치.
  10. 제9항에 있어서,
    상기 대응하는 스테이지의 상기 제1 방향으로의 폭은 상기 화소행의 상기 제1 방향으로의 폭과 동일한,
    표시 장치.
  11. 제9항에 있어서,
    상기 스테이지의 상기 제1 방향으로의 폭은 상기 대응하는 화소행의 상기 제1 방향으로의 폭과 상이한,
    표시 장치.
  12. 제9항에 있어서,
    상기 복수의 스테이지 각각의 상기 제1 방향으로의 제1 폭은 일정하고,
    상기 복수의 화소행 각각의 상기 제1 방향으로의 제2 폭은 일정한,
    표시 장치.
  13. 제12항에 있어서,
    상기 제1 폭은 상기 제2 폭과 상이한,
    표시 장치.
  14. 제9항에 있어서,
    상기 연결부는 상기 제1 방향에 수직인 제2 방향으로 연장된 적어도 하나의 수평부, 그리고 상기 제1 방향으로 연장된 적어도 하나의 수직부를 포함하는,
    표시 장치.
  15. 제9항에 있어서,
    상기 스테이지의 중심을 통과하고 상기 제1 방향에 수직인 제2 방향으로 연장되는 가상의 수평선은 상기 제2 방향으로 대응하는 화소행과 중첩하지 않는,
    표시 장치.
  16. 제9항에 있어서,
    상기 제1 방향에 수직인 제2 방향으로의 상기 대응하는 스테이지의 상단의 연장선은 상기 대응하는 게이트선에 전기적으로 연결되어 있는 상기 화소행의 상단과 어긋나 있는,
    표시 장치.
  17. 제9항에 있어서,
    상기 복수의 스테이지 중 마지막 스테이지의 중심을 통과하고 상기 제1 방향에 수직인 제2 방향으로 연장되는 가상의 수평선은 상기 제2 방향으로 상기 복수의 화소행 중 마지막 화소행과 중첩하지 않는,
    표시 장치.
  18. 제9항에 있어서,
    상기 복수의 스테이지 중 첫 번째 스테이지의 상단은 상기 복수의 화소행 중 첫 번째 화소행의 상단과 상기 제1 방향에 수직인 제2 방향으로 정렬되어 있거나, 또는
    상기 복수의 스테이지 중 마지막 스테이지의 하단은 상기 복수의 화소행 중 마지막 화소행의 하단과 상기 제2 방향으로 정렬되어 있는,
    표시 장치.
  19. 제9항에 있어서,
    상기 복수의 스테이지는 상기 대응하는 스테이지와 상기 제1 방향으로 상이한 폭을 갖는 스테이지를 포함하는,
    표시 장치.
KR1020190078963A 2019-07-01 2019-07-01 표시 장치 KR102129544B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190078963A KR102129544B1 (ko) 2019-07-01 2019-07-01 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190078963A KR102129544B1 (ko) 2019-07-01 2019-07-01 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180071633A Division KR101997218B1 (ko) 2018-06-21 2018-06-21 표시 장치

Publications (2)

Publication Number Publication Date
KR20190082711A true KR20190082711A (ko) 2019-07-10
KR102129544B1 KR102129544B1 (ko) 2020-07-03

Family

ID=67254790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190078963A KR102129544B1 (ko) 2019-07-01 2019-07-01 표시 장치

Country Status (1)

Country Link
KR (1) KR102129544B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070072009A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
US20070285370A1 (en) * 2006-06-08 2007-12-13 Dong-Gyu Kim Thin film transistor substrate and liquid crystal display panel having the same
KR20080002625A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정 표시장치의 쉬프트 레지스터와 그의 구동방법
KR20080024863A (ko) * 2006-09-15 2008-03-19 삼성전자주식회사 액정 표시 장치 및 그 구동 회로
KR20100006063A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 게이트 드라이버 및 이를 갖는 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070072009A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 구동방법
US20070285370A1 (en) * 2006-06-08 2007-12-13 Dong-Gyu Kim Thin film transistor substrate and liquid crystal display panel having the same
KR20080002625A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정 표시장치의 쉬프트 레지스터와 그의 구동방법
KR20080024863A (ko) * 2006-09-15 2008-03-19 삼성전자주식회사 액정 표시 장치 및 그 구동 회로
KR20100006063A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 게이트 드라이버 및 이를 갖는 표시장치

Also Published As

Publication number Publication date
KR102129544B1 (ko) 2020-07-03

Similar Documents

Publication Publication Date Title
KR101871993B1 (ko) 표시 장치
US7705952B2 (en) Electronic device with uniform-resistance fan-out blocks
KR100906103B1 (ko) 액정표시장치용 어레이 기판
KR101313918B1 (ko) 디바이스 기판
JP6960500B2 (ja) 電子部品
JP2007011368A (ja) 表示パネル、それを具備する表示装置、及びその製造方法
KR20080078289A (ko) 표시 장치
US11069320B2 (en) Chip-on-film and display device
KR20180008999A (ko) 연성 필름, 회로기판 조립체 및 표시장치
KR101997218B1 (ko) 표시 장치
US10468435B2 (en) Display panel and display device including display panel
US10692414B2 (en) Display device
KR20190082711A (ko) 표시 장치
WO2007026446A1 (ja) デバイス基板および液晶パネル
KR20200046913A (ko) 링크 배선의 구조 및 이를 이용한 표시패널
CN111243476A (zh) 显示装置
KR20080022359A (ko) 액정표시장치
TWI753790B (zh) 畫素陣列基板
KR102283008B1 (ko) 표시 장치
TW202209290A (zh) 畫素陣列基板
TW202207200A (zh) 畫素陣列基板
CN112968035A (zh) 像素阵列
KR101966866B1 (ko) 표시장치
KR20220023913A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20210035839A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right