JP2015082110A - 表示装置及びマルチパネル表示装置 - Google Patents

表示装置及びマルチパネル表示装置 Download PDF

Info

Publication number
JP2015082110A
JP2015082110A JP2014179820A JP2014179820A JP2015082110A JP 2015082110 A JP2015082110 A JP 2015082110A JP 2014179820 A JP2014179820 A JP 2014179820A JP 2014179820 A JP2014179820 A JP 2014179820A JP 2015082110 A JP2015082110 A JP 2015082110A
Authority
JP
Japan
Prior art keywords
gate
line
connection line
display device
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014179820A
Other languages
English (en)
Other versions
JP6474571B2 (ja
Inventor
相 鎭 全
Sang-Jin Jeon
相 鎭 全
一 坤 金
Il-Gon Kim
一 坤 金
柳 鳳 鉉
Hogen Ryu
鳳 鉉 柳
美 惠 鄭
Bikei Tei
美 惠 鄭
浚 ▲キ▼ 鄭
Junki Jeong
浚 ▲キ▼ 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2015082110A publication Critical patent/JP2015082110A/ja
Application granted granted Critical
Publication of JP6474571B2 publication Critical patent/JP6474571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13456Cell terminals located on one side of the display only

Abstract

【課題】一方向ベゼル幅が減少された表示装置及びマルチパネル表示装置を提供する。
【解決手段】表示装置は、薄膜トランジスター基板、ゲートドライバー、及び連結ラインを含む。薄膜トランジスター基板は表示領域と表示領域を囲む非表示領域とを含む。表示領域には第1方向に延長されたゲートライン及びゲートラインと絶縁され、第1方向と交差する第2方向に延長されたデータラインが具備される。ゲートドライバーは表示領域の第2方向の一方の外側に位置した第1非表示領域に配置され、ゲートラインにゲート信号を提供する。連結ラインは第2方向に延長されて、ゲートドライバーとゲートラインとを互に連結する。第i(iは正の整数)番目のゲートラインに連結された連結ラインの抵抗値と第j(jは正の整数、j≠i)番目のゲートラインに連結された連結ラインの抵抗値は互に同一である。
【選択図】図2

Description

本発明は表示装置及びマルチパネル表示装置に関し、より詳細には一方向ベゼル(bezel)が減少された表示装置及びマルチパネル表示装置に関する。
表示装置は表示パネルと表示パネルを駆動するための駆動部とを含む。表示パネルは映像を表示する表示領域と表示領域を囲む非表示領域とを含む。表示領域は第1方向に延長されたゲートラインと第1方向に垂直となる第2方向に延長されたデータラインとを含む。
駆動部はタイミングコントローラ、ゲートドライバー、及びデータドライバーを含む。ゲートドライバーは表示領域の第1方向外側に位置した非表示領域に具備され、ゲートラインに連結される。データドライバーはCOFパッケージ又は印刷回路基板に実装され、COFパッケージ又は印刷回路基板は表示領域の第2方向外側に位置した非表示領域に連結される。
米国特許第8,144,114号公報 韓国特許公開第10−2008−0076519号公報
本発明が解決しようとする課題は一方向ベゼル幅が減少された表示装置及びマルチパネル表示装置を提供することである。
また、本発明が解決しようとする他の課題はゲートドライバーがゲートラインの延長方向に垂直となる方向に表示領域外側の非表示領域に配置されてもゲートラインの各々へ印加されるゲート信号のディレイ値を一定に維持する表示装置及びマルチパネル表示装置を提供することである。
本発明の一実施形態による表示装置は薄膜トランジスター基板、ゲートドライバー、及び連結ラインを含む。薄膜トランジスター基板は表示領域と表示領域を囲む非表示領域とを含む。表示領域には第1方向に延長されたゲートライン及びゲートラインと絶縁され、第1方向と交差する第2方向に延長されたデータラインが具備される。
ゲートドライバーは表示領域の第2方向の一方の外側に位置した第1非表示領域に配置され、ゲートラインにゲート信号を提供する。連結ラインは第2方向に延長されて、ゲートドライバーとゲートラインとを互に連結する。
第i(iは正の整数)番目のゲートラインに連結された連結ラインの抵抗値と第j(jは正の整数、j≠i)番目のゲートラインに連結された連結ラインの抵抗値とは互に同一である。第i番目のゲートラインに連結された連結ラインの全長と第j番目のゲートラインに連結された連結ラインの全長とは互に同一であり得る。
ゲートドライバーは互に離隔された第1ゲートドライバー及び第2ゲートドライバーを含む。連結ラインは第1ゲートドライバーとゲートラインを連結するメーン連結ライン及び第2ゲートドライバーとゲートラインを連結するサブ連結ラインを含む。
1つのゲートラインは1つのメーン連結ラインと1つのサブ連結ラインとに連結される。メーン連結ラインは互に異なる長さを有し、サブ連結ラインは互に異なる長さを有する。メーン連結ラインの各々はサブ連結ラインの各々より短い長さを有する。
連結ラインはデータラインと絶縁されるように離隔される。連結ラインの少なくとも一部はデータラインと同じ層上に配置される。
本発明の一実施形態による連結ラインはファンアウト部及び延長部を含む。ファンアウト部はゲートドライバーから延長されて第1非表示領域に配置される。延長部はファンアウト部から延長されてゲートラインに連結される。ファンアウト部の中で少なくとも1つはジグザグ形態に曲がっている。
ファンアウト部は互に異なる長さを有し、延長部は互に異なる長さを有する。第iファンアウト部と第jファンアウト部との長さの差は第i延長部と第j延長部との長さの差と互に同一である。
本発明の一実施形態によるマルチパネル表示装置は第1方向に安定に配置された複数の表示パネル、印刷回路基板、及び軟性印刷回路基板を含む。印刷回路基板は表示パネルを駆動する。軟性印刷回路基板は表示パネル及び印刷回路基板を互に電気的に連結させる。
本発明の表示装置及びマルチパネル表示装置によれば、一方向ベゼル幅を減少させ得る。また、ゲートドライバーがゲートラインの延長方向に垂直となる方向に表示領域外側の非表示領域に配置されてもゲートラインの各々へ印加されるゲート信号のディレイ値を一定に維持することができる。
本発明の一実施形態による表示装置の断面図である。 図1の表示装置の平面図である。 図2の表示パネルを示した平面図である。 図2で1つの画素とその隣接部とを示した図面である。 図4のI−I’線に沿う断面図である。 本発明の一実施形態による表示装置の平面図である。 図6に図示された連結ラインを示した図面である。 本発明の一実施形態によるマルチパネル表示装置を示した図面である。
以上の本発明の目的、他の目的、特徴及び長所は添付された図面に関連された以下の望ましい実施形態を通じて容易に理解できる。しかし、本発明はここで説明される実施形態に限定されなく、他の形態に具体化されることもあり得る。むしろ、紹介される実施形態は、開示された内容の一貫性を保ち、完全になるように、そして当業者に本発明の思想が十分に伝達され得るようにするために提供される。
図1は本発明の一実施形態による表示装置1000の断面図であり、図2は図1の表示装置1000の平面図であり、図3は図2の表示パネル1000を示した平面図である。
図1乃至図3を参照すれば、表示装置1000は表示パネル100、軟性印刷回路基板200、及び印刷回路基板300を包含することができる。
表示パネル100は映像を表示する。表示パネル100は、有機発光表示パネル(oraganic light emitting display panel)、液晶表示パネル(liquid crystal display panel)、プラズマ表示パネル(plasma display panel)、電気泳動表示パネル(electrophoretic display panel)、及びエレクトロ・ウェッティング表示パネル(electrowetting display panel)等の多様な表示パネルを包含することができるが、以下では、表示パネル100は液晶表示パネルである例を説明する。
表示パネル100は、薄膜トランジスター基板10、対向基板20、及びその間に配置された液晶層LCを含む。
薄膜トランジスター基板10は表示領域DAと表示領域DAを囲む非表示領域NAとを含む。表示領域DAは映像が視認される領域であり、非表示領域NAはブラックマトリックス等で遮蔽されて映像が視認されない領域である。
表示領域DAは複数のゲートラインG1〜Gm、複数のデータラインD1〜Dn、及びゲートラインG1〜Gm及びデータラインD1〜Dnによってマトリックス形態に配置された複数の画素PXを含む。ゲートラインG1〜Gmは第1方向DR1に延長され、第1方向DR1に垂直となる第2方向DR2に互に離隔される。データラインD1〜DnはゲートラインG1〜Gmと絶縁される。データラインD1〜Dnは第2方向DR2に延長され、第1方向DR1に互に離隔される。
非表示領域NAは第1非表示領域NA1及び第2非表示領域NA2を包含することができる。第1非表示領域NA1は表示領域DAの第2方向DR2外側領域である。図2及び図3を基準に、第1非表示領域NA1は表示領域DAの上部及び下部領域である。第2非表示領域NA2は表示領域DAの第1方向DR1外側領域である。図2及び図3を基準に、第2非表示領域NA2は表示領域DAの左側及び右側領域である。
対向基板20は薄膜トランジスター基板10と対向するように配置される。対向基板20は映像に色を提供するカラーフィルターと非表示領域NAに重畳するブラックマトリックスとを包含することができる。
液晶層LCは誘電率異方性を有する複数の液晶分子を含む。液晶層LCの液晶分子は液晶層LCに形成された電界によって特定方向に回転し、液晶層LCへ入射される光の透過度を調節する。
軟性印刷回路基板200は表示パネル100及び印刷回路基板300を電気的に連結させる。軟性印刷回路基板200はベースフィルム220とベースフィルム220上に形成された集積回路チップ210とを含む。
図1及び図2で、軟性印刷回路基板200は2つから成り、互に第1方向DR1に離隔されたことを一例として図示した。しかし、これに制限されず、軟性印刷回路基板200は1つからなってもよく、3つ以上からなってもよい。
軟性印刷回路基板200は“C”形状に曲がった状態に表示パネル100に装着され得る。軟性印刷回路基板200は薄膜トランジスター基板10の上面から側面に沿って延長され、薄膜トランジスター基板10の下面上に固定され得る。このために軟性印刷回路基板200はフレキシブルであり得る。
印刷回路基板300は表示パネル100を駆動するための役割を果たす。印刷回路基板300は駆動基板(図示せず)と駆動基板(図示せず)上に実装された多数の回路部品(図示せず)とを包含することができる。軟性印刷回路基板200が曲がって装着された状態で印刷回路基板300は薄膜トランジスター基板10の下面に装着され得る。
表示装置1000はタイミングコントローラ(図示せず)、ゲートドライバー400、及びデータドライバー(図示せず)をさらに包含することができる。
タイミングコントローラは軟性印刷回路基板200及び印刷回路基板300の中でいずれか1つ上に実装され得る。タイミングコントローラは制御信号を受信してゲート制御信号及びデータ制御信号を生成する。タイミングコントローラはゲート制御信号をゲートドライバー400へ出力し、データ制御信号をデータドライバーへ出力する。タイミングコントローラは映像信号を受信してデータドライバーへ出力することができる。
ゲート制御信号はゲートドライバー400の動作を開始する垂直開始信号及びゲート信号の出力時期を決定するゲートクロック信号等を包含することができる。
データ制御信号はデータドライバーの動作を開始する水平開始信号、データドライバーから出力されるデータ電圧の極性を制御する極性反転信号、及びデータ電圧が出力される時期を決定するロード信号等を包含することができる。
ゲートドライバー400は薄膜トランジスター基板10上に実装され得る。具体的に、ゲートドライバー400は第1非表示領域NA1に重畳するように配置され得る。図2及び図3で、ゲートドライバー400は表示領域DAと軟性印刷回路基板200との間の第1非表示領域NA1に重畳するように配置されることを一例として図示した。
ゲートドライバー400はゲート制御信号に基づいてゲート信号を生成することができる。ゲートドライバー400はゲートラインG1〜Gmに各々電気的に連結されて、ゲートラインG1〜Gmへゲート信号を順次的に出力する。
表示パネル100はゲートドライバー400とゲートラインG1〜Gmとを互に連結する連結ラインL1〜L2mをさらに包含することができる。連結ラインL1〜L2mは第2方向DR2に延長され、データラインD1〜Dnと互に離隔され得る。
ゲートドライバー400は互に離隔された第1ゲートドライバー410及び第2ゲートドライバー420を包含することができる。
第1ゲートドライバー410及び第2ゲートドライバー420の各々はゲートラインG1〜Gmに連結され得る。
連結ラインL1〜L2mはメーン連結ラインL1〜Lm及びサブ連結ラインLm+1〜L2mを包含することができる。メーン連結ラインL1〜Lmは第1ゲートドライバー410とゲートラインG1〜Gmとを互に連結し、サブ連結ラインLm+1〜L2mは第2ゲートドライバー420とゲートラインG1〜Gmとを互に連結する。メーン連結ラインL1〜Lm及びサブ連結ラインLm+1〜L2mの各々の個数はゲートラインG1〜Gmの個数と互に同一であり得る。メーン連結ラインL1〜Lmの各々はゲートラインG1〜Gmの各々に連結され、サブ連結ラインLm+1〜L2mの各々はゲートラインG1〜Gmの各々に連結され得る。
メーン連結ラインL1〜Lmは互に異なる長さを有してもよく、サブ連結ラインLm+1〜L2mは互に異なる長さを有してもよい。図2及び図3でメーン連結ラインL1〜Lmの長さ及びサブ連結ラインLm+1〜L2mの長さは順次的に増加することを一例として図示した。
メーン連結ラインL1〜Lmの各々はサブ連結ラインLm+1〜L2mの各々より短い長さを有することができる。一例として、メーン連結ラインL1〜Lmは第1ゲートドライバー410から第2方向DR1にゲートラインG1〜Gmまで最短距離に連結され得る。また、サブ連結ラインLm+1〜L2mは第2ゲートドライバー420から第2方向DR2に延長されて表示領域DAを経て第m番目のゲートラインGm外側の第1非表示領域NA1で屈曲されてゲートラインG1〜Gmに連結され得る。
1つのゲートラインは1つのメーン連結ラインと1つのサブ連結ラインとに連結され得る。具体的に、第1番目のゲートラインG1は第1番目のメーン連結ラインL1と第2m番目のサブ連結ラインL2mとに連結され得る。同様に、第m番目のゲートラインGmは第m番目のメーン連結ラインLmと第m+1番目のサブ連結ラインLm+1とに連結され得る。
第i(iは正の整数)番目のゲートラインに連結された2つの連結ラインの抵抗と第j(jは正の整数、j≠i)番目のゲートラインに連結された2つの連結ラインの抵抗とは互に同一であり得る。連結ラインの抵抗はラインの長さに比例するので、第i(iは正の整数)番目のゲートラインに連結された2つの連結ライン(第1一部連結ライン)の全長と第j(jは正の整数、第j≠i)番目のゲートラインに連結された2つの連結ライン(第2一部連結ライン)の全長とを同一にすることができる。例えば、第1番目のゲートラインに連結された第1番目のメーン連結ラインL1と第2m番目のサブ連結ラインL2mとの全長は第m番目のゲートラインに連結された第m番目のメーン連結ラインLmと第m+1番目のサブ連結ラインLm+1との全長と互に同一であってもよい。
図4は図2で1つの画素PXとその隣接部とを示した図面であり、図5は図4のI−I’線に沿う断面図である。図4の画素PXは第1番目のゲートラインG1、第2番目のゲートラインG2、第2番目のデータラインD2、及び第3番目のデータラインD3によって定義される画素領域に配置されたことを一例として図示した。
図4及び図5を参照すれば、画素PXは薄膜トランジスターTR、画素電極PE、及び共通電極(図示せず)を包含することができる。薄膜トランジスターTRは図1の薄膜トランジスター基板10のベース基板110上に形成されてもよい。薄膜トランジスターTRはゲートラインG2へ印加されたゲート信号に応答してデータラインD2へ印加されたデータ電圧を画素電極PEへ印加することができる。
画素電極PEは薄膜トランジスター基板10に具備され、薄膜トランジスターTRに連結される。画素電極PEの面積によって画素PXの開口率が決定され得る。画素電極PEには視認性を改善するためにスリットが具備され得る。
共通電極(図示せず)は対向基板(図1の20)に形成され得る。但し、これに制限されず、共通電極は駆動モードにしたがって薄膜トランジスター基板10に具備されてもよい。共通電極は共通電圧を受信する。
ゲートラインG2の上にはゲート絶縁膜120が形成される。ゲート絶縁膜120によってゲートラインG1、G2及びデータラインD2、D3は絶縁され得る。
連結ラインL2はデータラインD3と絶縁されるように離隔される。連結ラインL2の少なくとも一部はデータラインD3と同じ層上に配置され得る。連結ラインL2はデータラインD3と同じ段階で形成され、同じ物質からなり得る。
連結ラインL2は画素電極PEと平面上で非重畳するように形成されて、表示パネル100の開口率を低下させない。
平面上でゲートラインG2と連結ラインL2とが交差される領域で、ゲート絶縁膜120にはコンタクトホールCHが形成され、連結ラインL2はコンタクトホールCHに対応するように具備される。連結ラインL2はコンタクトホールCHを通じてゲートラインG2と電気的に連結され得る。
連結ラインL2及びデータラインD3の上には絶縁膜130が配置され、絶縁膜130の上には画素電極PEが配置され得る。
本発明の一実施形態による表示装置によれば、ゲートドライバー400が第1非表示領域NA1に具備されて、第2非表示領域NA2の第1方向DR1幅を大幅に減少させ得る。したがって、一方向ベゼルが大幅に減少された表示装置が具現され得る。
また、ゲートドライバー400とゲートラインG1〜Gmとの間を連結ラインL1〜L2mを通じて連結してゲートラインG1〜Gmを安定的に駆動することができる。この時、ゲートラインG1〜Gmの各々に連結された連結ラインの抵抗が互に異なる場合、抵抗差(或いは時整数差:time constant difference)にしたがってゲートラインG1〜Gmの各々へ印加される信号のディレイ値が異なるようになって画質不良が発生され得る。しかし、本発明の一実施形態では、1つのゲートラインに連結された連結ラインの長さを全て同一になるように形成してゲートラインへ印加される信号のディレイ値を一定に維持して上述した問題点を解決することができる。
図6は本発明の一実施形態による表示装置2000の平面図であり、図7は図6に図示された連結ラインを示した図面である。
図6及び図7の表示装置2000は図1乃至図5を参照して説明した表示装置1000と比較してゲートドライバー及び連結配線に差異があるので、以下では差異点を中心に説明し、説明されなかった部分は図1乃至図5を参照した説明にしたがう。
図6及び図7を参照すれば、表示装置101はゲートドライバー500及び連結配線Y1〜Ymを含む。
ゲートドライバー500は第1非表示領域NA1に重畳するように配置され得る。図6で、ゲートドライバー500は表示領域DAと軟性印刷回路基板200との間の第1非表示領域NA1に重畳するように配置されたことを一例として図示した。
ゲートドライバー500はゲートラインG1〜Gmに連結され、1つであり得る。
連結配線Y1〜Ymはゲートドライバー500とゲートラインG1〜Gmとを互に連結する。連結ラインY1〜Ymは表示領域DAから第2方向DR2に延長され、データラインD1〜Dnと互に離隔され得る。連結ラインY1〜Ymの個数はゲートラインG1〜Gmの個数と互に同一であり得る。連結ラインY1〜Ymの各々はゲートラインG1〜Gmの各々に連結され得る。
連結配線Y1〜Ymの各々はファンアウト部FT及び延長部ETを包含することができる。
ファンアウト部FTはゲートドライバー500から延長されてゲートドライバー500と表示領域DAとの間の第1非表示領域NA1に配置され得る。ファンアウト部FTはジグザグ形態に曲がるか、或いは複数回の屈曲を包含することができる。
ファンアウト部FTは連結配線Y1〜Ymの各々毎に具備された第1乃至第mファンアウト部FT1〜FTmを包含することができる。第1乃至第mファンアウト部FT1〜FTmの各々の長さは互に異なり得る。本実施形態で、第1ファンアウト部FT1から第mファンアウト部FTmに行くほど、長さは短くなり得る。第1乃至第mファンアウト部FT1〜FTmの各々の長さは曲がった回数を調節することによって調節され得る。図6に示したように、もし、第1ファンアウト部FT1が5回曲がった場合、第2ファンアウト部FT2は4回曲がり、第mファンアウト部FTmは曲がれないこともあり得る。
延長部ETはファンアウト部FTから延長されてゲートラインG1〜Gmに連結され得る。延長部ETは第2方向DR2に延長され得る。
延長部ETは連結配線Y1〜Ymの各々毎に具備された第1乃至第m延長部ET1〜ETmを包含することができる。第1乃至第m延長部ET1〜ETmの各々の長さは互に異なり得る。本実施形態で、第1延長部ET1から第m延長部ETmに行くほど、長さは長くなり得る。
第i(iは正の整数)番目のゲートラインに連結された連結ラインの抵抗と第j(jは正の整数、j≠i)番目のゲートラインに連結された連結ラインの抵抗とは互に同一であり得る。連結ラインの抵抗はラインの長さに比例するので、第i(iは正の整数)番目のゲートラインに連結された連結ラインの全長と第j(jは正の整数、j≠i)番目のゲートラインに連結された連結ラインの全長とが同一になり得る。即ち、延長ラインY1〜Ymの長さは互に同一であり得る。例えば、第1番目のゲートラインに連結された第1連結ラインY1の全長は第m番目のゲートラインに連結された第m番目の連結ラインYmの全長と互に同一であり得る。
第i(iは正の整数)ファンアウト部と第i延長部との長さの合計は第j(jは正の整数、j≠i)ファンアウト部と第j延長部との長さの合計と互に同一であり得る。
第iファンアウト部と第jファンアウト部との長さの差は第i延長部と第j延長部の長さの差と互に同一であり得る。具体的に、第i(iは正の整数)ファンアウト部と第j(jは正の整数、j≠i)ファンアウト部との長さの差は第i番目のゲートラインと第j番目のゲートラインとの間の第2方向DR2距離と同一であり得る。
図8は本発明の一実施形態によるマルチパネル表示装置3000を示した図面である。
マルチパネル表示装置3000は第1方向DR1に隣接するように配置された複数の表示パネル102、103を包含することができる。
表示パネル102、103は図1乃至図5を参照して説明した表示パネル100又は図6及び図7を参照して説明した表示パネル101であり得る。
表示パネル102、103の各々のゲートドライバー(図示せず)は第1非表示領域NA1に具備され、第2非表示領域NA2には具備されない。したがって、第2非表示領域NA2の第1方向DR1幅を大幅に減少させることができ、表示パネル102、103の表示領域DA間の第1方向DR1幅を減らすことができる。したがって、複数の表示パネル102、103が第2非表示領域NA2の幅によって別の表示パネルとして視認される現象を減少させることができる。
図8にはマルチパネル表示装置3000は第1方向DR1に隣接する2つの表示パネル102を含むことと図示したが、これに制限されず、マルチパネル表示装置は第1方向DR1に隣接する3つ以上の表示パネルを包含することができ、第1方向DR1のみでなく、第2方向DR2に隣接する複数個の表示パネルを包含することもあり得る。
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須的な特徴を変形せずに、他の具体的な形態に実施できることを理解できる。したがって、以上で記述した実施形態にはすべての面で例示的なことであり、限定的なことではないことを理解しなければならない。
1000、2000・・・表示装置
3000・・・マルチパネル表示装置
100・・・表示パネル
200・・・軟性印刷回路基板
300・・・印刷回路基板
400、500・・・ゲートドライバー
10・・・薄膜トランジスター基板
20・・・対向基板
DA・・・表示領域
NA・・・非表示領域
L1〜L2m、Y1〜Ym・・・連結配線

Claims (10)

  1. 表示領域と前記表示領域を囲む非表示領域とを含み、前記表示領域には第1方向に延長されたゲートライン及び前記ゲートラインと絶縁され、前記第1方向と交差する第2方向に延長されたデータラインが具備された薄膜トランジスター基板と、
    前記非表示領域の中で前記表示領域の前記第2方向の一方の外側に位置した第1非表示領域に配置され、前記ゲートラインにゲート信号を提供するゲートドライバーと、
    前記第2方向に延長されて、前記ゲートドライバーと前記ゲートラインを互に連結する連結ラインと、を含み、
    第i(iは正の整数)番目のゲートラインに連結された連結ラインの抵抗値と第j(jは正の整数、j≠i)番目のゲートラインに連結された連結ラインの抵抗値とは、互に同一である表示装置。
  2. 前記連結ラインは、前記第i番目のゲートラインに連結された第1一部連結ライン及び前記第j番目のゲートラインに連結された第2一部連結ラインを含み、前記第1一部連結ラインの全長と前記第2一部連結ラインの全長とは、互に同一であることを特徴とする請求項1に記載の表示装置。
  3. 前記ゲートドライバーは、互に離隔された第1ゲートドライバー及び第2ゲートドライバーを含み、
    前記連結ラインは、前記第1ゲートドライバーと前記ゲートラインを連結するメーン連結ライン及び前記第2ゲートドライバーと前記ゲートラインを連結するサブ連結ラインを含むことを特徴とする請求項2に記載の表示装置。
  4. 1つのゲートラインは、1つのメーン連結ラインと1つのサブ連結ラインとに連結されたことを特徴とする請求項3に記載の表示装置。
  5. 前記メーン連結ラインは、互に異なる長さを有し、前記サブ連結ラインは、互に異なる長さを有することを特徴とする請求項3に記載の表示装置。
  6. 前記メーン連結ラインの各々は、前記サブ連結ラインの各々より短い長さを有することを特徴とする請求項3に記載の表示装置。
  7. 前記メーン連結ラインの長さは、前記第1ゲートドライバーと前記ゲートラインとの間の前記第2方向の最短距離であることを特徴とする請求項6に記載の表示装置。
  8. 前記サブ連結ラインは、前記第2ゲートドライバーから前記第2方向に前記表示領域を通過するように延長され、前記第1非表示領域で屈曲されて前記ゲートラインに連結されたことを特徴とする請求項6に記載の表示装置。
  9. 前記連結ラインの長さは、互いに同一であり、
    前記連結ラインは、
    前記ゲートドライバーから延長されて前記第1非表示領域に配置されたファンアウト部と、
    前記ファンアウト部から延長されて前記ゲートラインに連結された延長部と、を含むことを特徴とする請求項2に記載の表示装置。
  10. 前記ファンアウト部の中で少なくとも1つはジグザグ形態に曲がるか、或いは複数回の屈曲を含み、前記ファンアウト部は、互に異なる長さを有し、前記延長部は互に異なる長さを有することを特徴とする請求項9に記載の表示装置。
JP2014179820A 2013-10-24 2014-09-04 表示装置及びマルチパネル表示装置 Active JP6474571B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130127430A KR102129336B1 (ko) 2013-10-24 2013-10-24 표시 장치 및 멀티 패널 표시 장치
KR10-2013-0127430 2013-10-24

Publications (2)

Publication Number Publication Date
JP2015082110A true JP2015082110A (ja) 2015-04-27
JP6474571B2 JP6474571B2 (ja) 2019-02-27

Family

ID=52994397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014179820A Active JP6474571B2 (ja) 2013-10-24 2014-09-04 表示装置及びマルチパネル表示装置

Country Status (4)

Country Link
US (1) US9379139B2 (ja)
JP (1) JP6474571B2 (ja)
KR (1) KR102129336B1 (ja)
CN (1) CN104575349B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169459B1 (ko) 2013-12-06 2020-10-26 삼성디스플레이 주식회사 표시 장치 및 멀티 패널 표시 장치
KR102144767B1 (ko) 2014-06-02 2020-08-31 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN104952883B (zh) 2015-05-11 2019-04-19 京东方科技集团股份有限公司 柔性阵列基板、显示面板、键盘组件和电子设备
KR102412675B1 (ko) * 2015-06-03 2022-06-24 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20180000771A (ko) 2016-06-23 2018-01-04 삼성디스플레이 주식회사 표시 장치
KR102556829B1 (ko) * 2016-06-29 2023-07-19 삼성디스플레이 주식회사 터치 기능을 갖는 표시 패널 및 이를 포함하는 표시 장치
US10303016B2 (en) * 2016-09-07 2019-05-28 Samsung Display Co., Ltd. Display device and method for manufacturing the same
KR102518426B1 (ko) * 2016-09-09 2023-04-05 삼성디스플레이 주식회사 표시 장치
CN108073003B (zh) * 2016-11-09 2020-08-18 元太科技工业股份有限公司 显示面板、像素阵列衬底与线路阵列结构
KR102582059B1 (ko) 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
CN106681077B (zh) * 2017-03-29 2019-08-02 上海中航光电子有限公司 显示面板和显示装置
TWI642305B (zh) * 2017-05-10 2018-11-21 友達光電股份有限公司 顯示面板
CN107331294B (zh) * 2017-06-30 2020-01-21 厦门天马微电子有限公司 显示面板及显示装置
KR20200069125A (ko) * 2018-12-06 2020-06-16 삼성전자주식회사 디스플레이 장치
CN109300447B (zh) * 2018-12-14 2021-05-25 惠科股份有限公司 显示面板
KR20210000350A (ko) * 2019-06-24 2021-01-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US11586085B2 (en) 2019-08-20 2023-02-21 Au Optronics Corporation Display apparatus
CN111708233B (zh) 2019-08-20 2022-10-25 友达光电股份有限公司 显示装置
CN110853511B (zh) * 2019-10-24 2021-07-06 Tcl华星光电技术有限公司 一种阵列基板
KR102211928B1 (ko) * 2019-12-31 2021-02-03 엘지디스플레이 주식회사 발광 표시 장치
CN111341209A (zh) * 2020-04-08 2020-06-26 Tcl华星光电技术有限公司 显示面板
US11404449B2 (en) 2020-04-08 2022-08-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel
CN111796462A (zh) * 2020-07-07 2020-10-20 Tcl华星光电技术有限公司 一种阵列基板及显示装置
US11335230B2 (en) 2020-07-07 2022-05-17 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel
CN111798755B (zh) * 2020-07-07 2021-08-24 Tcl华星光电技术有限公司 显示面板
CN113838865B (zh) * 2020-08-21 2023-04-28 友达光电股份有限公司 像素阵列基板
KR20220094300A (ko) 2020-12-28 2022-07-06 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
KR20220096934A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시장치
KR20220129703A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치와 그를 포함하는 타일형 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108021A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
JP2003140181A (ja) * 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
JP2005208129A (ja) * 2004-01-20 2005-08-04 Seiko Epson Corp 液晶装置及び電子機器
JP2006154712A (ja) * 2004-11-26 2006-06-15 Samsung Electronics Co Ltd ゲートライン駆動回路、これを有する表示装置、その駆動装置及び方法
JP2007518120A (ja) * 2004-01-05 2007-07-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 屈曲配線パターンを具備する電子装置
JP2007328346A (ja) * 2006-06-08 2007-12-20 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びこれを含む液晶表示板
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237679B1 (ko) * 1995-12-30 2000-01-15 윤종용 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널
US5897228A (en) 1997-02-28 1999-04-27 Eastman Kodak Company Camera with low cost interchangeable pushbutton annotation
US6760536B1 (en) 2000-05-16 2004-07-06 International Business Machines Corporation Fast video playback with automatic content based variable speed
JP2003005670A (ja) 2001-06-20 2003-01-08 Toshiba Corp 平面表示装置
KR100840330B1 (ko) * 2002-08-07 2008-06-20 삼성전자주식회사 액정 표시 장치 및 이에 사용하는 구동 집적 회로
KR100989226B1 (ko) 2003-12-24 2010-10-20 엘지디스플레이 주식회사 시분할 컬러 액정표시장치
KR20060078675A (ko) 2004-12-30 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
KR20070064458A (ko) 2005-12-17 2007-06-21 엘지.필립스 엘시디 주식회사 액정표시소자의 구동 장치
KR101282401B1 (ko) 2006-09-26 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치
KR101365055B1 (ko) * 2006-12-04 2014-02-19 삼성디스플레이 주식회사 표시 장치
KR101365912B1 (ko) 2006-12-28 2014-02-24 엘지디스플레이 주식회사 표시장치
KR20080076519A (ko) 2007-02-16 2008-08-20 삼성전자주식회사 표시 기판
CN101487962B (zh) * 2009-01-20 2012-07-04 友达光电股份有限公司 具窄型边框区结构的显示装置与其驱动方法
TWI447499B (zh) * 2009-10-27 2014-08-01 Lg Display Co Ltd 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法
US9078363B2 (en) 2009-11-18 2015-07-07 Sharp Kabushiki Kaisha Wiring board and display apparatus
KR101862347B1 (ko) * 2011-02-01 2018-07-05 삼성디스플레이 주식회사 표시장치 및 이를 갖는 표시장치 세트
KR20130101330A (ko) * 2012-03-05 2013-09-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102055152B1 (ko) * 2012-10-12 2019-12-12 엘지디스플레이 주식회사 표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108021A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
JP2003140181A (ja) * 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
JP2007518120A (ja) * 2004-01-05 2007-07-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 屈曲配線パターンを具備する電子装置
JP2005208129A (ja) * 2004-01-20 2005-08-04 Seiko Epson Corp 液晶装置及び電子機器
JP2006154712A (ja) * 2004-11-26 2006-06-15 Samsung Electronics Co Ltd ゲートライン駆動回路、これを有する表示装置、その駆動装置及び方法
JP2007328346A (ja) * 2006-06-08 2007-12-20 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びこれを含む液晶表示板
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置

Also Published As

Publication number Publication date
CN104575349B (zh) 2019-07-26
KR20150047400A (ko) 2015-05-04
KR102129336B1 (ko) 2020-07-03
CN104575349A (zh) 2015-04-29
US9379139B2 (en) 2016-06-28
US20150115292A1 (en) 2015-04-30
JP6474571B2 (ja) 2019-02-27

Similar Documents

Publication Publication Date Title
JP6474571B2 (ja) 表示装置及びマルチパネル表示装置
US10707243B2 (en) Display device including gate lines and gate lead-out lines formed in same layer
TWI607364B (zh) 觸控顯示面板及其驅動方法
US10176776B2 (en) Display device and driving circuit
TWI688927B (zh) 具有顯示面板之顯示設備
JP5080119B2 (ja) 横電界方式の液晶表示装置用アレイ基板及びそのアレイ基板を含む表示装置の駆動方法
KR20100026412A (ko) 표시 장치
US20110007257A1 (en) Liquid crystal display
JP6745732B2 (ja) 液晶表示パネルおよび液晶表示装置
TW201741824A (zh) 觸摸面板及具有該觸摸面板之顯示裝置
JP4579899B2 (ja) 液晶表示装置及びその駆動方法
KR101987384B1 (ko) 표시장치
JP2014085661A (ja) 表示装置
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
KR102411379B1 (ko) 표시패널과 이를 이용한 표시장치
KR102309493B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR101931339B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR20080054940A (ko) 액정표시장치와 그 구동방법
KR102542876B1 (ko) 액정 표시 장치
JP2019035891A (ja) 表示装置
JP2007047275A (ja) 液晶表示装置及びその駆動方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190130

R150 Certificate of patent or registration of utility model

Ref document number: 6474571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250