CN110853511B - 一种阵列基板 - Google Patents

Abstract

本申请提供一种阵列基板，其包括基板，基板对应显示区设有多条数据线，基板对应非显示区设有第一覆晶薄膜和第二覆晶薄膜；第一覆晶薄膜与第二覆晶薄膜分别位于显示区的相对两侧，且第一覆晶薄膜与第二覆晶薄膜均设有输出通道；每一条数据线的一端均通过第一扇出线与第一覆晶薄膜的输出通道电连接，每一条数据线的相对另一端均通过第二扇出线与第二覆晶薄膜的输出通道电连接，本申请通过第一扇出线与第二扇出线的长度相互补偿设计，使得每一条数据线两端连接的第一扇出线与第二扇出线的长度总和均相等，从而解决面板产生色偏的问题。

Description

一种阵列基板

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板。

背景技术

现有显示面板设计从覆晶薄膜(Chip On Film，COF)到显示区域之间的走线形成了一个扇形区域，即fanout区。在扇形区域内，由于中间区域的走线比较短，两侧区域走线比较长，所以两侧阻抗比中间阻抗大，造成信号经由扇形区域走线传输的过程中会在扇形区域两侧走线处衰减严重，最终导致显示面板的两侧与中间区域相比存在严重的充电不足问题，即中间区域比较亮，两边区域比较暗，视效上表现为色偏。

因此，现有技术存在缺陷，急需改进。

发明内容

本申请提供的一种阵列基板，能够解决现有显示面板因扇出区域走线存在的阻抗差异而导致显示面板的色偏问题。

为解决上述问题，本申请提供的技术方案如下：

本申请提供一种阵列基板，包括基板，所述基板对应显示区设有多条数据线，所述基板对应非显示区设有第一覆晶薄膜和第二覆晶薄膜；

所述第一覆晶薄膜与所述第二覆晶薄膜分别位于所述显示区的相对两侧，且所述第一覆晶薄膜与所述第二覆晶薄膜均设有输出通道；

每一条所述数据线的一端均通过第一扇出线与所述第一覆晶薄膜的输出通道电连接，每一条所述数据线的相对另一端均通过第二扇出线与所述第二覆晶薄膜的输出通道电连接；

其中，每一条所述数据线两端连接的所述第一扇出线与所述第二扇出线的长度总和均相等。

在本申请的阵列基板中，所述第一覆晶薄膜与所述第二覆晶薄膜位于所述数据线的延伸方向上且错位设置。

在本申请的阵列基板中，任一所述数据线两端连接的所述第一扇出线与所述第二扇出线的长度相互补偿。

在本申请的阵列基板中，所述显示区划分为中部区以及位于所述中部区两侧的第一区和第二区，所述第一覆晶薄膜与所述第一区的所述数据线连接的所述第一扇出线的长度大于所述第二覆晶薄膜与所述第一区的所述数据线连接的所述第二扇出线的长度，所述第一覆晶薄膜与所述第二区的所述数据线连接的所述第一扇出线的长度小于所述第二覆晶薄膜与所述第二区的所述数据线连接的所述第二扇出线的长度。

在本申请的阵列基板中，所述第一扇出线的长度在所述第一区至所述第二区的方向上递减，所述第二扇出线的长度在所述第一区至所述第二区的方向上递增。

在本申请的阵列基板中，同一所述数据线上连接的所述第一扇出线在所述第一区至所述第二区的方向上减少的长度等于所述第二扇出线在所述第一区至所述第二区的方向上增加的长度。

在本申请的阵列基板中，所述第一覆晶薄膜与所述第二覆晶薄膜上设置的所述输出通道的数量均与所述数据线的数量相等。

在本申请的阵列基板中，所述第一扇出线以及所述第二扇出线的线形可以为直线、折线、曲线中的一者或一者以上的任意组合。

在本申请的阵列基板中，任一条所述数据线及其两端连接的所述第一扇出线与所述第二扇出线三者的长度总和均相等。

在本申请的阵列基板中，至少两所述第一覆晶薄膜与所述数据线的一端连接，至少两所述第二覆晶薄膜与所述数据线的另一端连接，其中，所述第一覆晶薄膜的输出通道数量总和以及所述第二覆晶薄膜的输出通道数量总和均等于所述数据线的数量。

本申请的有益效果为：本申请提供的阵列基板，通过设置两个覆晶薄膜，使得多条数据线的两端分别连接至两个覆晶薄膜的输出通道，通过连接至数据线两端的第一扇出线与第二扇出线的长度相互补偿设计，使得任意一条数据线及其两端连接的第一扇出线与第二扇出线三者的长度总和均相等，从而保证了不同数据线连接的扇出走线的阻抗均相等，进而解决了显示面板的色偏问题。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的阵列基板的结构示意图。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。

本申请针对现有显示面板因扇出区域走线存在的阻抗差异而导致显示面板产生色偏的技术问题，本实施例能够解决该缺陷。

如图1所示，为本申请实施例提供的阵列基板的结构示意图。所述阵列基板包括基板，所述基板包括显示区AA以及位于所述显示区AA外围的非显示区，所述基板对应所述显示区AA设有多条数据线10，每一条所述数据线10电连接至多个像素单元40的薄膜晶体管，所述基板对应非显示区设有第一覆晶薄膜20和第二覆晶薄膜30。所述第一覆晶薄膜20与所述第二覆晶薄膜30分别位于所述显示区AA的相对两侧，在本实施例中，所述第一覆晶薄膜20与所述第二覆晶薄膜30位于所述数据线10的延伸方向上且错位设置。

所述第一覆晶薄膜20上设有输出通道201，所述第二覆晶薄膜30上设有输出通道301。每一条所述数据线10的一端均通过第一扇出线50与所述第一覆晶薄膜20的输出通道201电连接，每一条所述数据线10的相对另一端均通过第二扇出线60与所述第二覆晶薄膜30的输出通道301电连接。其中，所述第一覆晶薄膜20与所述第二覆晶薄膜30上的驱动芯片均用于控制所述显示区AA内的多条所述数据线10，所述驱动芯片用于向多条所述数据线10输出信号，该信号包括但不限于数据信号。本申请的任一所述数据线10两端连接的所述第一扇出线50与所述第二扇出线60的长度相互补偿，即每一条所述数据线10两端连接的所述第一扇出线50与所述第二扇出线60的长度总和均相等，从而保证了不同所述数据线10连接的扇出线(第一扇出线50和第二扇出线60)的电阻/阻抗均相等，避免信号在传递的过程中出现衰减，进而使得显示区的亮度均一，解决了显示面板的色偏问题。

在本实施例中，所述显示区AA划分为中部区702以及位于所述中部区702两侧的第一区701和第二区703，所述第一覆晶薄膜20与所述第一区701的所述数据线10连接的所述第一扇出线50的长度大于所述第二覆晶薄膜30与所述第一区701的所述数据线10连接的所述第二扇出线60的长度，所述第一覆晶薄膜20与所述第二区703的所述数据线10连接的所述第一扇出线50的长度小于所述第二覆晶薄膜30与所述第二区703的所述数据线10连接的所述第二扇出线60的长度。所述中部区702的所述数据线10连接的所述第一扇出线50的长度与所述第二扇出线60的长度相等。也就是说，所述第一扇出线50的长度与所述第二扇出线60的长度能够相互补偿，当所述第一扇出线50的长度较长时，与之对应的所述第二扇出线60的长度较短，从而保证任一条所述数据线10上连接的所述第一扇出线50与所述第二扇出线60的长度总和均相等。

在一种实施例中，所述第一扇出线50可分为多组，每一组包括至少一根所述第一扇出线50，且同一组内所述第一扇出线50的长度相等，多组所述第一扇出线50的长度在所述第一区701至所述第二区703的方向上递减。所述第二扇出线60也分为多组，每一组包括至少一根所述第二扇出线60，且同一组内所述第二扇出线60的长度相等，多组所述第二扇出线60的长度在所述第一区701至所述第二区703的方向上递增。其中，同一组所述第一扇出线50的长度与对应组的所述第二扇出线60的长度相互补偿。

另外，同一所述数据线10上连接的所述第一扇出线50在所述第一区701至所述第二区703的方向上减少的长度等于所述第二扇出线60在所述第一区701至所述第二区703的方向上增加的长度。

本申请的所述第一扇出线50以及所述第二扇出线60的线形可以为直线、折线、曲线中的一者或一者以上的任意组合。

在本实施例中，所述第一覆晶薄膜20上的输出通道201与所述第二覆晶薄膜30上的输出通道301的数量均与所述数据线10的数量相等。

在另一种实施例中，至少两所述第一覆晶薄膜20与所述数据线10的一端连接，至少两所述第二覆晶薄膜30与所述数据线10的另一端连接，其中，该至少两所述第一覆晶薄膜20的输出通道201数量总和以及该至少两所述第二覆晶薄膜30的输出通道301数量总和均等于所述数据线10的数量。也就是说，一所述数据线10分别连接至所述第一覆晶薄膜20的其中一个输出通道201以及所述第二覆晶薄膜30的其中一个输出通道301。

在一种实施例中，任一条所述数据线10及其两端连接的所述第一扇出线50与所述第二扇出线60三者的长度总和均相等。如图1中所示，从左至右设每条所述数据线10的长度分别为A、B、C……X、Y、Z等，对应的所述第一扇出线50的长度从左至右分别设为a’、b’、c’……x’、y’、z’，以及所述第二扇出线60的长度从左至右分别设为a、b、c……x、y、z。那么，根据图1中线路的连接方式有如下关系：

A+a+a’＝B+b+b’＝C+c+c’＝……X+x+x’＝Y+y+y’＝Z+z+z’；

根据以上关系，本申请能够保证不同所述数据线10上连接的扇出线(第一扇出线50与第二扇出线60)的均一性，避免因为不同所述数据线10连接的扇出线长度差异巨大而引起的面内充电不均而引起显示面板产生色偏的问题。

本申请不对两个覆晶薄膜的具体位置进行限制，也可以将所述第一覆晶薄膜20往左挪，所述第二覆晶薄膜30往右挪，只要使得所述第一扇出线50的长度与所述第二扇出线60的长度相互补偿即可。

在一种实施例中，所述第一覆晶薄膜20上还设置有第一虚设通道(未图示)，所述第一覆晶薄膜20的所述第一虚设通道与所述输出通道201的数量总和等于所述数据线10的数量。所述第二覆晶薄膜30上还设置有第二虚设通道(未图示)，所述第二覆晶薄膜30的所述第二虚设通道与所述输出通道301的数量总和等于所述数据线10的数量。其中，一所述数据线10的一端连接所述第一虚设通道/第二虚设通道，则相对另一端连接所述输出通道201/301，其中与所述第一虚设通道连接的所述第一扇出线50或者与所述第二虚设通道连接的所述第二扇出线60不用于向面内的所述数据线10传输信号。也就是说，部分所述数据线10接收所述第一覆晶薄膜20传输的信号，剩余部分所述数据线10接收所述第二覆晶薄膜30传输的信号，因为任一条所述数据线10及其两端连接的所述第一扇出线50与所述第二扇出线60三者的长度总和均相等即阻抗均相等，因此可以避免显示面板产生色偏。

同时，由于传统结构中使用一个覆晶薄膜(数据驱动芯片)驱动显示面板至少要使用1366个以上输出通道，会造成输出通道以及扇出区域温度过高，可能会烧毁线路不利于面板显示。而本申请采用上述设计，使得单个覆晶薄膜上设置的有效输出通道的数量至少减少至传统结构中的一半，从而避免了输出通道以及扇出区域温度过高从而影响面板显示的不良现象。

本申请的阵列基板可以应用于任意类型的显示面板中，例如液晶显示面板、OLED显示面板、有机电激光显示面板、量子点发光二极管显示面板或曲面显示面板等。

综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种阵列基板，其特征在于，包括基板，所述基板对应显示区设有多条数据线，所述显示区划分为中部区以及位于所述中部区两侧的第一区和第二区，所述基板对应非显示区设有第一覆晶薄膜和第二覆晶薄膜；

所述第一覆晶薄膜与所述第二覆晶薄膜分别位于所述显示区的相对两侧，且所述第一覆晶薄膜与所述第二覆晶薄膜均设有输出通道；

每一条所述数据线的一端均通过第一扇出线与所述第一覆晶薄膜的输出通道电连接，每一条所述数据线的相对另一端均通过第二扇出线与所述第二覆晶薄膜的输出通道电连接；

其中，每一条所述数据线两端连接的所述第一扇出线与所述第二扇出线的长度总和均相等，所述第一覆晶薄膜与所述第一区的所述数据线连接的所述第一扇出线的长度大于所述第二覆晶薄膜与所述第一区的所述数据线连接的所述第二扇出线的长度，所述第一覆晶薄膜与所述第二区的所述数据线连接的所述第一扇出线的长度小于所述第二覆晶薄膜与所述第二区的所述数据线连接的所述第二扇出线的长度。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一覆晶薄膜与所述第二覆晶薄膜位于所述数据线的延伸方向上且错位设置。

3.根据权利要求1所述的阵列基板，其特征在于，任一所述数据线两端连接的所述第一扇出线与所述第二扇出线的长度相互补偿。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一扇出线的长度在所述第一区至所述第二区的方向上递减，所述第二扇出线的长度在所述第一区至所述第二区的方向上递增。

5.根据权利要求4所述的阵列基板，其特征在于，同一所述数据线上连接的所述第一扇出线在所述第一区至所述第二区的方向上减少的长度等于所述第二扇出线在所述第一区至所述第二区的方向上增加的长度。

6.根据权利要求1所述的阵列基板，其特征在于，所述第一覆晶薄膜与所述第二覆晶薄膜上设置的所述输出通道的数量均与所述数据线的数量相等。

7.根据权利要求1所述的阵列基板，其特征在于，所述第一扇出线以及所述第二扇出线的线形可以为直线、折线、曲线中的一者或一者以上的任意组合。

8.根据权利要求1所述的阵列基板，其特征在于，任一条所述数据线及其两端连接的所述第一扇出线与所述第二扇出线三者的长度总和均相等。

9.根据权利要求1所述的阵列基板，其特征在于，至少两所述第一覆晶薄膜与所述数据线的一端连接，至少两所述第二覆晶薄膜与所述数据线的另一端连接，其中，所述第一覆晶薄膜的输出通道数量总和以及所述第二覆晶薄膜的输出通道数量总和均等于所述数据线的数量。

Images