CN107608104B - 显示面板及其应用的显示装置 - Google Patents
显示面板及其应用的显示装置 Download PDFInfo
- Publication number
- CN107608104B CN107608104B CN201711072901.1A CN201711072901A CN107608104B CN 107608104 B CN107608104 B CN 107608104B CN 201711072901 A CN201711072901 A CN 201711072901A CN 107608104 B CN107608104 B CN 107608104B
- Authority
- CN
- China
- Prior art keywords
- driving
- line segment
- chip
- grid
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明一种显示面板及其应用的显示装置。所述显示面板包括:基板,包括显示区及其外围的布线区,于所述显示区设置多个主动开关和多个像素单元;多个栅极覆晶薄膜,压覆在所述基板的边缘,且位于所述布线区;传输线路,包括多个驱动线段,设置于所述多个栅极覆晶薄膜之间,与所述多个栅极覆晶薄膜电性连接;其中,所述多个栅极覆晶薄膜中相邻的第一覆晶薄膜与第二覆晶薄膜之间,设置有第一驱动线段,所述第一驱动线段的线宽大于其它的所述多个驱动线段的线宽。本发明根据调整取得驱动信号顺序的前两个的栅极覆晶薄膜之间的驱动走线宽度,变更此处间栅极覆晶薄膜的充电能力,减少此区域与其它区域的像素亮度差异,改善液晶面板显示均齐性。
Description
技术领域
本发明涉及一种显示技术领域,特别涉及一种显示面板及其应用的显示装置。
背景技术
TFT-LCD(主动开关-液晶显示器)面板正常显示时,需要栅级驱动线路(GateDriver)结合栅极线(Gate line)、源极驱动线路(Source)结合数据线(Data line)、给彩色滤光片基板的共同电极(彩膜共同电极,CF com)和存储电极。其中像素(pixel)电极信号由数据线通过主动开关(TFT)打开后供给。存储电极信号由有效显示区外围的阵列共享线(AACom)供给,以与像素电极之间形成存储电容(Cst)。彩膜共同电极信号由阵列基板的阵列外布线(Wire On Array,WOA)的共同电压线路供给彩色滤光片基板,彩膜共同电极与像素电极之间形成液晶电容(Clc)。
为了节省成本,经常将栅极驱动电路、栅极线和数据线等电路制作在同一块基板上,再利用阵列外布线将该基板与用于传输栅极驱动信号的覆晶薄膜(Chip On Film,COF)连接。然而,栅极线的信号是经由阵列外布线,逐层逐级传递至各层级的芯片(Chip)与集成电路(IC),因此提供给芯片/集成电路的驱动信号不能失真严重,在设计上,需将此等芯片/集成电路的驱动走线的阻值降低。
然而,TFT-LCD面板显示时,因应设计的缺失,时常会有画面亮度分布严重不均,从而影响面板整体显示效果,即所谓的H-block现象(Horizontal Block,水平区块不良)。此H-block发生在栅极覆晶薄膜(Gate COF)之间,由于栅极覆晶薄膜之间(Gate to Gate,G-G)的阵列走线(Wire On Array,WOA)的存在阻抗,而且阵列走线(Wire On Array,WOA)越长,相应的阻抗值就越大,导致各区块对应的栅极覆晶薄膜充电能力不同。即使是相邻的栅极覆晶薄膜,其各自连接的像素单元充电情况不一致,使得面板亮度差异非常明显,面板画质降低。尤其是显示面板中,第一颗栅极覆晶薄膜与第二颗栅极覆晶薄膜间,其对应面板中心位置栅极信号延迟最为严重,此处的H-block差异最为明显,产生的像素亮度差异最大。
发明内容
为了解决上述技术问题,本发明的目的在于,提供一种显示面板及其应用的显示装置,通过传输线段宽度,改善液晶面板显示均齐性。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种显示面板,所述显示面板包括:基板,包括显示区及其外围的布线区,于所述显示区设置多个主动开关和多个像素单元;多个栅极覆晶薄膜,压覆在所述基板的边缘,且位于所述布线区;传输线路,包括多个驱动线段,设置于所述多个栅极覆晶薄膜之间,与所述多个栅极覆晶薄膜电性连接;其中,所述多个栅极覆晶薄膜中相邻的第一覆晶薄膜与第二覆晶薄膜之间,设置有第一驱动线段,所述第一驱动线段的线宽大于其它的所述多个驱动线段的线宽;其中,所述传输线路包括多个传输线段,每一传输线段包括共享电压线段、所述驱动线段与使能信号线段,所述每一传输线段的总线宽包括所述共享电压线段、所述驱动线段与所述使能信号线段的线宽及线段之间的间隔距离,所述总线宽为一限制宽度范围内;所述第一驱动线段的线宽为所述总线宽的1/2以上,或者,部分或全数的所述多个驱动线段的线宽为所述总线宽的1/2以上;所述传输线路包括多个传输线段,每一传输线段包括共享电压线段、所述驱动线段与使能信号线段,所述每一传输线段的总线阻抗值包括所述共享电压线段、所述驱动线段与所述使能信号线段的线阻抗值的总和,所述总线阻抗值为一限制阻抗值范围内。
本发明解决其技术问题还可采用以下技术措施进一步实现。
在本发明的一实施例中,所述传输线路包括多个传输线段,每一传输线段包括共享电压线段、所述驱动线段与使能信号线段,所述每一传输线段的总线宽包括所述共享电压线段、所述驱动线段与所述使能信号线段的线宽及线段之间的间隔距离,所述总线宽为一限制宽度范围内。
在本发明的一实施例中,所述第一驱动线段的线宽为所述总线宽的1/2以上,或者,部分或全数的所述多个驱动线段的线宽为所述总线宽的1/2以上。
在本发明的一实施例中,所述每一传输线段中的所述使能信号线段的线宽皆相同。
在本发明的一实施例中,所述传输线路包括多个传输线段,每一传输线段包括共享电压线段、所述驱动线段与使能信号线段,所述每一传输线段的总线阻抗值包括所述共享电压线段、所述驱动线段与所述使能信号线段的线阻抗值的总和,所述总线阻抗值为一限制阻抗值范围内。
在本发明的一实施例中,所述多个覆晶薄膜中,所述第二覆晶薄膜至最未覆晶薄膜之间,所述多个驱动线段中,每一段的驱动线段的线宽大于或等于次一段的驱动线段的线宽。
在本发明的一实施例中,还包括:栅极驱动芯片,通过所述多个栅极覆晶薄膜与多条栅极线连接,所述栅极驱动芯片依序输入栅极驱动信号给所述多条栅极线中的一条栅极线;使能驱动电路,于每一个扫描周期中,提供使能信号给所述栅极驱动芯片,管控所述栅极驱动芯片输入所述栅极驱动信号的时间;其中,所述使能驱动电路在第一扫描周期与第二扫描周期提供所述使能信号的时长为相异,所述栅极驱动信号在通过所述第一覆晶薄膜与所述第二覆晶薄膜,输入给所述多条栅极线中的一条栅极线的输入时间与时长为相异。
在本发明的一实施例中,于第一扫描周期,所述使能驱动电路提供第一时长的所述使能信号给所述栅极驱动芯片;于第二扫描周期,所述使能驱动电路提供第二时长的所述使能信号给所述栅极驱动芯片;其中,所述第一时长大于所述第二时长。
在本发明的一实施例中,所述多个驱动线段中,每一段的驱动线段的线宽大于次一段的驱动线段的线宽。
在本发明的一实施例中,还包括:栅极驱动芯片,通过所述多个栅极覆晶薄膜与多条栅极线连接,所述栅极驱动芯片依序输入栅极驱动信号给所述多条栅极线中的一条栅极线;使能驱动电路,于每一个扫描周期中,提供使能信号给所述栅极驱动芯片,管控所述栅极驱动芯片输入所述栅极驱动信号的时间;其中,所述使能驱动电路在相异扫描周期中,提供所述使能信号的时长为相异,所述栅极驱动信号在通过相异的所述多个覆晶薄膜,输入给所述多条栅极线中的一条栅极线的输入时间与时长为相异。
本发明的次一目的为一种显示装置,其包括:控制部件;还包括上述任何一种实施例的技术特征的显示面板。
本发明的又一目的为一种显示面板,其包括:基板,包括显示区及其外围的布线区,于所述显示区设置多个主动开关和多个像素单元;多个栅极覆晶薄膜,压覆在所述基板的边缘,且位于所述布线区;传输线路,包括多个传输线段,设置于所述多个栅极覆晶薄膜之间,与所述多个栅极覆晶薄膜电性连接,每一传输线段包括共享电压线段、驱动线段与使能信号线段,所述每一传输线段的总线宽包括所述共享电压线段、所述驱动线段与所述使能信号线段的线宽及线段之间的间隔距离,所述总线宽为一限制宽度范围内,所述每一传输线段的总线阻抗值包括所述共享电压线段、所述驱动线段与所述使能信号线段的线阻抗值的总和,所述总线阻抗值为一限制阻抗值范围内,所述每一传输线段中的所述使能信号线段的线宽皆相同;其中,所述多个驱动线段中,每一段的驱动线段的线宽大于次一段的驱动线段的线宽,及所述多个驱动线段的线宽是以一等差数值递减;所述多个栅极覆晶薄膜中相邻的第一覆晶薄膜与第二覆晶薄膜之间,设置有第一驱动线段,所述第一驱动线段的线宽为所述总线宽的1/2以上。
本发明可以不大幅改变现有生产流程的前提,维持原制程需求和产品成本,解决了面板因阵列走线阻抗差异问题,较能避免显示面板的液晶电容充电不均与H-block现象,尤其是优先两个栅极覆晶薄膜所对应的面板显示区域,改善此处区域的像素亮度差异较大问题,提高显示面板的显示均齐度。
附图说明
图1a为范例性的显示面板的传输线路走线示意图。
图1b为范例性的覆晶薄膜型的显示面板的水平区块不良的概念示意图。
图2a为显示依据本发明的方法,一实施例覆晶薄膜型的显示面板的架构示意图。
图2b为显示依据本发明的方法,一实施例的显示面板的B类走线示意图。
图3a为显示依据本发明的方法,一实施例覆晶薄膜型的显示面板的架构示意图。
图3b为显示依据本发明的方法,一实施例显示面板的B类走线渐减线宽示意图。
图4为显示依据本发明的方法,一实施例的显示面板的B类走线渐减线宽示意图。
图5为显示依据本发明的方法,一实施例的显示面板的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
附图和说明被认为在本质上是示出性的,而不是限制性的。在图中,结构相似的单元是以相同标号表示。另外,为了理解和便于描述,附图中示出的每个组件的尺寸和厚度是任意示出的,但是本发明不限于此。
在附图中,为了清晰起见,夸大了层、膜、面板、区域等的厚度。在附图中,为了理解和便于描述,夸大了一些层和区域的厚度。将理解的是,当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时,所述组件可以直接在所述另一组件上,或者也可以存在中间组件。
另外,在说明书中,除非明确地描述为相反的,否则词语“包括”将被理解为意指包括所述组件,但是不排除任何其它组件。此外,在说明书中,“在......上”意指位于目标组件上方或者下方,而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及具体实施例,对依据本发明提出的一种显示面板及其应用的显示装置,其具体实施方式、结构、特征及其功效,详细说明如后。
本发明的显示面板可包括主动阵列(thin film transistor,TFT)基板、彩色滤光层(colorfilter,CF)基板与形成于两基板之间的液晶层。
在一实施例中,本发明的显示面板可为曲面型显示面板。
在一实施例中,本发明的主动阵列(TFT)及彩色滤光层(CF)可形成于同一基板上。
图1a为范例性的显示面板的传输线路走线示意图。请参照图1a,显示面板的传输线路包括:一、给彩色滤光片基板共同电压的A类走线160a;二、给芯片提供驱动电源的B类走线160b;三、给芯片提供工作信号的C类走线160c。其中提供给芯片的讯号不能失真严重,故B类走线120要求的阻值低,否则会影响信号爬升和幅值。
图1b为范例性的覆晶薄膜型的显示面板的水平区块不良的概念示意图,请配合图1a以利于理解。覆晶薄膜型的液晶显示面板100的结构包括:显示区110、布线区120、驱动电路板130、源级覆晶薄膜140、栅极覆晶薄膜150。显示装置的系统主板通过线材与驱动电路板130上的连接器相连接,将像素单元的(例如:R/G/B)压缩信号、控制信号及动力传输至驱动电路板130上,驱动电路板130通过源级覆晶薄膜140和栅极覆晶薄膜150提供显示面板100所需的电源、信号。
由于栅极覆晶薄膜150之间(Gate to Gate,G-G)的阵列走线(Wire On Array,WOA)160的存在阻抗,而且阵列走线160越长,相应的阻抗值就越大,导致各栅极覆晶薄膜150对应区块的像素电容及液晶电容的充电能力有所不同,画面亮度分布严重不均,从而影响显示面板100整体显示效果,即所谓的H-block现象(Horizontal Block,水平区块不良)。一般H-block发生在栅极覆晶薄膜150之间,尤其是第一覆晶薄膜151与第二覆晶薄膜152间,其对应显示面板100画面中心位置(虚线处)栅极信号延迟最为严重,H-block差异最为明显,产生的像素亮度差异最大。
图2a为显示依据本发明的方法,一实施例覆晶薄膜型的显示面板的架构示意图。图2b为显示依据本发明的方法,一实施例的显示面板的B类走线示意图。请同时配合图1a与图1b以利于理解。请参照图2a,在本发明一实施例中,所述一种显示面板,包括:基板100,包括显示区110及其外围的布线区120,于所述显示区设置多个主动开关和多个像素单元;多个栅极覆晶薄膜150,压覆在所述基板100的边缘,且位于所述布线区120;传输线路,包括多个驱动线段160b,设置于所述多个栅极覆晶薄膜150之间,将所述多个栅极覆晶薄膜150电性连接;其中,所述多个栅极覆晶薄膜150中相邻的第一覆晶薄膜151与第二覆晶薄膜152之间,设置有第一驱动线段161b(如图3b绘示),所述第一驱动线段161b的线宽大于其它的所述多个驱动线段160b的线宽。
图3a为显示依据本发明的方法,一实施例覆晶薄膜型的显示面板的架构示意图。图3b为显示依据本发明的方法,一实施例的显示面板的B类走线渐减线宽示意图,请配合图1a至图2以利于理解。在一些实施例中,所述传输线路包括多个传输线段,例如第一传输线段161,第二传输线段162…第n传输线段,每第n传输线段设置于第n及第n+1覆晶薄膜之间。但如第一传输线段161设置于第一覆晶薄膜151与第二覆晶薄膜152之间,第二传输线段设置于第二覆晶薄膜152与第三覆晶薄膜153之间,以此类推。
每一传输线段160包括共享电压线段160a、所述驱动线段160b与使能信号线段160c,所述每一传输线段的总线宽包括所述共享电压线段160a、所述驱动线段160b与所述使能信号线段160的线宽及线段之间的间隔距离,所述总线宽为一限制宽度范围b内。
相类似的,第一传输线段161包括第一共享电压线段161a、所述第一驱动线段161b与第一使能信号线段161c,所述每一传输线段的总线宽包括所述第一共享电压线段161a、所述第一驱动线段161b与所述第一使能信号线段161的线宽及线段之间的间隔距离,所述总线宽为一限制宽度范围b'内。
在一些实施例中,在相同的窄边框距的条件下,限制宽度范围b'与限制宽度范围b为相等或接近的数值。所述第一驱动线段161b的线宽a',其数值是大过范例性的所述驱动线段160b的线宽a。
在一些实施例中,所述第一驱动线段161b的线宽a'为所述总线宽(限制宽度范围b')的1/2以上。
在一些实施例中,部分或全数的所述多个驱动线段160b的线宽为所述总线宽(限制宽度范围b')的1/2以上。
在一些实施例中,所述每一传输线段160中的所述使能信号线段160c的线宽皆相同。
在一些实施例中,所述每一传输线段160的总线阻抗值包括所述共享电压线段160a、所述驱动线段160b与所述使能信号线段160c的线阻抗值的总和,所述总线阻抗值为一限制阻抗值范围R内。即是指,所述第一传输线段161中,需要通过另行设计所述第一共享电压线段161a与所述第一使能信号线段161的线宽或电路走线方式,以将所述第一驱动线段161b因通过增加线宽而降低的阻值,补足于所述第一共享电压线段161a与所述第一使能信号线段161的线阻值中。
在一些实施例中,所述多个覆晶薄膜150中,所述第二覆晶薄膜152至最未覆晶薄膜之间,所述多个驱动线段中,每一段的驱动线段160的线宽大于或等于次一段的驱动线段160的线宽。配合所述「所述第一驱动线段161b的线宽大于其它的所述多个驱动线段的线宽」,即是指,除第一驱动线段161b,第二驱动线段162之后,每一级驱动线段160的线宽可以等于前级驱动线段160的线宽,或小于前级驱动线段160的线宽。
如图3b绘示,所述第一驱动线段161b的线宽大于所述第二驱动线段162b的线宽,所述第二驱动线段162b与所述第三驱动线段163b的线宽相等,所述第三驱动线段163b的线宽大于所述第四驱动线段164b的线宽。
图4为显示依据本发明的方法,一实施例的显示面板的B类走线渐减线宽示意图。在一些实施例中,所述多个驱动线段中,每一段的驱动线段的线宽大于次一段的驱动线段的线宽。如图3绘示,所述第一驱动线段161b的线宽大于所述第二驱动线段162b的线宽,所述第二驱动线段162b大于所述第三驱动线段163b的线宽,所述第三驱动线段163b的线宽大于所述第四驱动线段164b的线宽。
图5为显示依据本发明的方法,一实施例的显示面板的结构示意图。在本发明一实施例中,所述显示面板还包括:栅极驱动芯片170,通过所述多个栅极覆晶薄膜150与多条栅极线连接,所述栅极驱动芯片170依序输入栅极驱动信号给所述多条栅极线中的一条栅极线;使能驱动电路180,于每一个扫描周期中,提供使能信号(OE)给所述栅极驱动芯片170,管控所述栅极驱动芯片170输入所述栅极驱动信号的时间。其中,所述使能驱动电路在第一扫描周期与第二扫描周期提供所述使能信号的时长为相异。在扫描周期为相同时长的前提下,所述栅极驱动信号在通过所述第一覆晶薄膜161与所述第二覆晶薄膜162,输入给所述多条栅极线中的一条栅极线的输入时间与时长为相异。
在一些实施例中,于第一扫描周期,所述使能驱动电路180提供第一时长的所述使能信号给所述栅极驱动芯片170;于第二扫描周期,所述使能驱动电路180提供第二时长的所述使能信号给所述栅极驱动芯片170;其中,所述第一时长大于所述第二时长。
在一些实施例中,所述使能驱动电路180在相异扫描周期中,提供所述使能信号的时长为相异。在扫描周期为相同时长的前提下,所述栅极驱动信号在通过相异的所述多个覆晶薄膜150,输入给所述多条栅极线中的一条栅极线的输入时间与时长为相异。
在本发明一实施例中,本发明的一种显示面板,其包括:基板100,包括显示区110及其外围的布线区120,于所述显示区设置多个主动开关和多个像素单元;多个栅极覆晶薄膜150,压覆在所述基板100的边缘,且位于所述布线区120;传输线路,包括多个传输线段160,设置于所述多个栅极覆晶薄膜150之间,与所述多个栅极覆晶薄膜150电性连接,每一传输线段160包括共享电压线段160a、驱动线段160b与使能信号线段160c,所述每一传输线段160的总线宽包括所述共享电压线段160a、所述驱动线段160b与所述使能信号线段160c的线宽及线段之间的间隔距离,所述总线宽为一限制宽度范围内,所述每一传输线段的总线阻抗值包括所述共享电压线段160a、所述驱动线段160b与所述使能信号线段160c的线阻抗值的总和,所述总线阻抗值为一限制阻抗值范围内,所述每一传输线段160中的所述使能信号线段160c的线宽皆相同;其中,所述多个驱动线段160b中,每一段的驱动线段160b的线宽大于次一段的驱动线段160b的线宽(如图2b所示,第一驱动线段的线宽大于其它驱动线段的线宽;如图3b所示,第一驱动线段161b的线宽大于第二驱动线段162b),在一些实施例中所述多个驱动线段160b的线宽是以一等差数值递减;所述多个栅极覆晶薄膜中相邻的第一覆晶薄膜161与第二覆晶薄膜162之间,设置有第一驱动线段161b,所述第一驱动线段161b的线宽a'为所述总线宽(限制宽度范围b')的1/2以上。
在本发明一实施例中,本发明的一种显示装置,其包括:控制部件,通过传输线路以传输共同电压、驱动电源与工作信号,控制部件包括但不限于如图5绘示所述使能驱动电路180及所述栅极驱动芯片170;还包括前述各实施例中的任一种显示面板。
本发明可以不大幅改变现有生产流程的前提,维持原制程需求和产品成本,解决了面板因阵列走线阻抗差异问题,较能避免显示面板的液晶电容充电不均与H-block现象,尤其是优先两个栅极覆晶薄膜所对应的面板显示区域,改善此处区域的像素亮度差异较大问题,提高显示面板的显示均齐度。因不需调整生产流程,故没有特别的制程要求与难度,故不会提升成本,极具备市场竞争性。而且,不用增加阵列走线面积,适用于现今多种的显示面板设计,当然也适用于面板窄边框设计,符合市场及技术趋势。
“在一些实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例;但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词,除非其前后文意显示出其它意思。
以上所述,仅是本发明具体的实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以具体的实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (7)
1.一种显示面板,其特征在于,包括:
基板,包括显示区及其外围的布线区,于所述显示区设置多个主动开关和多个像素单元;
多个栅极覆晶薄膜,压覆在所述基板的边缘;
传输线路,包括多个驱动线段,设置于所述多个栅极覆晶薄膜之间,且位于所述布线区,与所述多个栅极覆晶薄膜电性连接;
其中,所述多个栅极覆晶薄膜中相邻的第一覆晶薄膜与第二覆晶薄膜之间,设置有第一驱动线段,所述第一驱动线段的线宽大于其它的所述多个驱动线段的线宽;
其中,所述传输线路包括多个传输线段,每一传输线段包括共享电压线段、所述驱动线段与使能信号线段,所述每一传输线段的总线宽包括所述共享电压线段、所述驱动线段与所述使能信号线段的线宽及线段之间的间隔距离,所述总线宽为一限制宽度范围内;所述第一驱动线段的线宽为所述总线宽的1/2以上,所述每一传输线段的总线阻抗值包括所述共享电压线段、所述驱动线段与所述使能信号线段的线阻抗值的总和,所述总线阻抗值为一限制阻抗值范围内。
2.如权利要求1所述的显示面板,其特征在于,所述多个栅极覆晶薄膜中,所述第二覆晶薄膜至最未覆晶薄膜之间,所述多个驱动线段中,每一段的驱动线段的线宽大于或等于次一段的驱动线段的线宽。
3.如权利要求2所述的显示面板,其特征在于,还包括:
栅极驱动芯片,通过所述多个栅极覆晶薄膜与多条栅极线连接,所述栅极驱动芯片依序输入栅极驱动信号给所述多条栅极线中的一条栅极线;
使能驱动电路,于每一个扫描周期中,提供使能信号给所述栅极驱动芯片,管控所述栅极驱动芯片输入所述栅极驱动信号的时间;
其中,所述使能驱动电路在第一扫描周期与第二扫描周期提供所述使能信号的时长为相异,所述栅极驱动信号在通过所述第一覆晶薄膜与所述第二覆晶薄膜,输入给所述多条栅极线中的一条栅极线的输入时间与时长为相异。
4.如权利要求3所述的显示面板,其特征在于,于第一扫描周期,所述使能驱动电路提供第一时长的所述使能信号给所述栅极驱动芯片;于第二扫描周期,所述使能驱动电路提供第二时长的所述使能信号给所述栅极驱动芯片;其中,所述第一时长大于所述第二时长。
5.如权利要求1所述的显示面板,其特征在于,还包括:
栅极驱动芯片,通过所述多个栅极覆晶薄膜与多条栅极线连接,所述栅极驱动芯片依序输入栅极驱动信号给所述多条栅极线中的一条栅极线;
使能驱动电路,于每一个扫描周期中,提供使能信号给所述栅极驱动芯片,管控所述栅极驱动芯片输入所述栅极驱动信号的时间;
其中,所述使能驱动电路在相异扫描周期中,提供所述使能信号的时长为相异,所述栅极驱动信号在通过相异的所述多个栅极覆晶薄膜,输入给所述多条栅极线中的一条栅极线的输入时间与时长为相异。
6.一种显示装置,其特征在于,包括:
控制部件;以及
如权利要求1至5中任一所述的显示面板。
7.一种显示面板,其特征在于,包括:
基板,包括显示区及其外围的布线区,于所述显示区设置多个主动开关和多个像素单元;
多个栅极覆晶薄膜,压覆在所述基板的边缘;
传输线路,包括多个传输线段,设置于所述多个栅极覆晶薄膜之间,且位于所述布线区,与所述多个栅极覆晶薄膜电性连接,每一传输线段包括共享电压线段、驱动线段与使能信号线段,所述每一传输线段的总线宽包括所述共享电压线段、所述驱动线段与所述使能信号线段的线宽及线段之间的间隔距离,所述总线宽为一限制宽度范围内,所述每一传输线段的总线阻抗值包括所述共享电压线段、所述驱动线段与所述使能信号线段的线阻抗值的总和,所述总线阻抗值为一限制阻抗值范围内,所述每一传输线段中的所述使能信号线段的线宽皆相同;
其中,所述多个驱动线段中,每一段的驱动线段的线宽大于次一段的驱动线段的线宽,及所述多个驱动线段的线宽是以一等差数值递减;
所述多个栅极覆晶薄膜中相邻的第一覆晶薄膜与第二覆晶薄膜之间,设置有第一驱动线段,所述第一驱动线段的线宽为所述总线宽的1/2以上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711072901.1A CN107608104B (zh) | 2017-11-03 | 2017-11-03 | 显示面板及其应用的显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711072901.1A CN107608104B (zh) | 2017-11-03 | 2017-11-03 | 显示面板及其应用的显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107608104A CN107608104A (zh) | 2018-01-19 |
CN107608104B true CN107608104B (zh) | 2020-09-11 |
Family
ID=61084917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711072901.1A Active CN107608104B (zh) | 2017-11-03 | 2017-11-03 | 显示面板及其应用的显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107608104B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108983519A (zh) * | 2018-08-31 | 2018-12-11 | 重庆惠科金渝光电科技有限公司 | 阵列基板、液晶显示面板及液晶显示器 |
CN109061959B (zh) * | 2018-09-03 | 2020-10-30 | 重庆惠科金渝光电科技有限公司 | 阵列基板、显示面板及显示装置 |
US11042069B2 (en) | 2018-09-03 | 2021-06-22 | Chongqing Hkc Optoelectronics Technology Co., Ltd. | Array substrate, display panel, and display device |
CN109272912B (zh) * | 2018-11-30 | 2020-05-19 | 惠科股份有限公司 | 错充检测方法及错充检测系统 |
CN111415609B (zh) * | 2020-04-20 | 2023-03-31 | Tcl华星光电技术有限公司 | 显示面板的亮度的调整方法及其装置及电子设备 |
CN114994991B (zh) * | 2022-06-20 | 2023-08-22 | 苏州华星光电技术有限公司 | 覆晶薄膜及显示装置 |
CN117897750A (zh) * | 2022-06-30 | 2024-04-16 | 京东方科技集团股份有限公司 | 为目标信号线分配宽度的方法、布线基板、发光基板及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1725077A (zh) * | 2004-07-09 | 2006-01-25 | 三星电子株式会社 | 液晶显示装置和信号传输膜以及显示设备 |
CN101252105A (zh) * | 2008-03-28 | 2008-08-27 | 友达光电股份有限公司 | 电路板结构、覆晶电路和驱动电路的布线结构 |
CN103293808A (zh) * | 2013-05-28 | 2013-09-11 | 深圳市华星光电技术有限公司 | 一种显示装置及其制造方法 |
CN104375299A (zh) * | 2014-11-20 | 2015-02-25 | 深圳市华星光电技术有限公司 | 具阵列背板线路架构的液晶显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040060619A (ko) * | 2002-12-30 | 2004-07-06 | 삼성전자주식회사 | 액정 표시 장치 |
-
2017
- 2017-11-03 CN CN201711072901.1A patent/CN107608104B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1725077A (zh) * | 2004-07-09 | 2006-01-25 | 三星电子株式会社 | 液晶显示装置和信号传输膜以及显示设备 |
CN101252105A (zh) * | 2008-03-28 | 2008-08-27 | 友达光电股份有限公司 | 电路板结构、覆晶电路和驱动电路的布线结构 |
CN103293808A (zh) * | 2013-05-28 | 2013-09-11 | 深圳市华星光电技术有限公司 | 一种显示装置及其制造方法 |
CN104375299A (zh) * | 2014-11-20 | 2015-02-25 | 深圳市华星光电技术有限公司 | 具阵列背板线路架构的液晶显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107608104A (zh) | 2018-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107608104B (zh) | 显示面板及其应用的显示装置 | |
CN108490708B (zh) | 阵列基板及显示面板 | |
KR20040060619A (ko) | 액정 표시 장치 | |
KR20030026861A (ko) | 표시장치 | |
CN106896592B (zh) | 液晶显示面板及显示装置 | |
WO2016011766A1 (zh) | 显示装置 | |
US9570034B2 (en) | Pixel cell circuits of compensation feedback voltage | |
US20200176480A1 (en) | Display panel and display device | |
CN110596967A (zh) | 显示面板 | |
US8279365B2 (en) | Active device array substrate | |
CN108492786B (zh) | 显示装置及背光控制方法 | |
US11145681B2 (en) | Display panel and display device applying the same | |
US11532644B2 (en) | Display panel and display device applying the same | |
US7532266B2 (en) | Active matrix substrate | |
KR20180113627A (ko) | 전하 방출 회로, 디스플레이 기판, 디스플레이 디바이스, 및 그것의 전하 방출 방법 | |
US20220076605A1 (en) | Display panel adjustment method and adjustment device for display panel | |
KR100966438B1 (ko) | 스토리지 배선의 저항을 감소시킨 액정표시패널 | |
US10777107B2 (en) | Array substrate, testing method and display apparatus | |
CN110072329B (zh) | 印刷电路板及显示装置 | |
US11126048B2 (en) | Array substrate and display device | |
US11300839B2 (en) | Display panel and display device applying the same | |
JP2011164236A (ja) | 表示装置 | |
KR20050007115A (ko) | 티.에프.티. 표시장치 | |
CN109031816B (zh) | 阵列基板及控制方法、显示装置 | |
CN204374560U (zh) | 一种液晶显示装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |