TWI447499B - 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法 - Google Patents

液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI447499B
TWI447499B TW099114705A TW99114705A TWI447499B TW I447499 B TWI447499 B TW I447499B TW 099114705 A TW099114705 A TW 099114705A TW 99114705 A TW99114705 A TW 99114705A TW I447499 B TWI447499 B TW I447499B
Authority
TW
Taiwan
Prior art keywords
data
line
gate
lines
liquid crystal
Prior art date
Application number
TW099114705A
Other languages
English (en)
Other versions
TW201115244A (en
Inventor
Seok Ho Shim
Dae Young Seok
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090102511A external-priority patent/KR101593099B1/ko
Priority claimed from KR1020090103528A external-priority patent/KR101593103B1/ko
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW201115244A publication Critical patent/TW201115244A/zh
Application granted granted Critical
Publication of TWI447499B publication Critical patent/TWI447499B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Description

液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法
本發明係關於一種液晶顯示裝置，特別是一種液晶顯示裝置之陣列基板及能夠均一化聯絡線(link lines)中訊號延遲之液晶顯示裝置以及陣列基板與液晶顯示裝置之製造方法。
習知技術之液晶顯示裝置利用液晶分子之光各向異性與偏振特性。液晶分子由於其薄且長的形狀而具有確定的配向方向。透過應用電場至液晶分子兩端，可控制液晶分子的配向方向。換言之，隨著電場之強度或方向被改變，液晶分子之配向也隨之改變。由於液晶分子之光各向異性，因為入射光係基於液晶分子之定向被折射，可透過控制透光率顯示影像。
薄膜電晶體作為切換元件，包含這種薄膜電晶體之液晶顯示裝置被稱為主動矩陣型液晶顯示(active matrix LCD；AM-LCD)裝置，因為主動矩陣型液晶顯示裝置具有高解析度以及顯示移動影像之卓越特性，所以已經被廣泛使用。
主動矩陣型液晶顯示裝置包含陣列基板、彩色濾光片基板以及安置於兩者之間的液晶層。陣列基板包含畫素電極與薄膜電晶體，彩色濾光片基板包含共同電極。主動矩陣型液晶顯示裝置被畫素電極與共同電極之間的電場驅動，從而具有卓越的透射率與開口率(aperture ratio)特性。
「第1圖」所示係為習知技術液晶顯示裝置之陣列基板之平面圖。「第1圖」中，陣列基板包含基板11、閘極線13與資料線15，其中基板11處定義顯示區域DR與位於顯示區域DR周邊之非顯示區域NDR。閘極線13與資料線15交叉以在顯示區域DR中定義畫素區域。
雖然圖中未表示，連接閘極線13與資料線15之薄膜電晶體以及連接薄膜電晶體之畫素電極被放置於畫素區域P中。
非顯示區域NDR中，放置閘極驅動積體電路20與資料驅動積體電路30，閘極驅動積體電路20用於應用訊號至閘極線13以驅動薄膜電晶體，資料驅動積體電路30用於透過資料線15應用訊號至畫素電極。此外，非顯示區域NDR中還放置閘極聯絡線14與資料聯絡線16，閘極聯絡線14用於連接閘極驅動積體電路20至閘極線13，資料聯絡線16用於連接資料驅動積體電路30至資料線15。
例如，閘極驅動積體電路20包含第一至第三閘極驅動積體電路20a、20b與20c，閘極線13藉由閘極聯絡線14連接第一至第三驅動積體電路20a、20b與20c。資料驅動積體電路30包含第一至第四資料驅動積體電路30a、30b、30c與30d，資料線15藉由資料聯絡線16連接第一至第四資料驅動積體電路30a、30b、30c與30d。
這種情況下，根據資料線15的位置，資料聯絡線16在長度上有所差別，這樣在資料聯絡線16中產生電阻偏差。即，某條資料線15鄰接閘極驅動積體電路20且連接第一資料驅動積體電路20a，連接此資料線15之資料聯絡線16與其他資料聯絡線16具有不同的電阻。電阻偏差隨著基板11尺寸的擴大而增加。與第二至第四資料驅動積體電路30b、30c與30d連接之資料聯絡線16中也會產生電阻偏差問題。此外，與閘極驅動積體電路20連接之閘極聯絡線14中也會產生電阻偏差問題。
電阻偏差問題產生訊號延遲，從而退化顯示影像之品質。
對於這些問題，引入一陣列基板，其中陣列基板包含具有鋸齒形狀之資料聯絡線或閘極聯絡線。「第2圖」所示係為習知技術陣列基板之具有鋸齒形狀之資料聯絡線之平面示意圖。
「第2圖」中，資料線60以及用於應用訊號至資料線60之資料驅動積體電路70被放置於基板51上。此外，用於連接資料驅動積體電路70至資料線60之資料聯絡線62被放置於基板51上。
資料線60包含第一至第三資料線60a、60b與60c。資料驅動積體電路70中央線處之資料線被稱為中央資料線60，第一至第三資料線60a、60b與60c透過與中央資料線60之距離被分類。即，第一資料線60a與中央資料線60具有第一距離，第二資料線60b與中央資料線60具有第二距離，第二距離小於第一距離，第三資料線60c與中央資料線60具有第三距離，第三距離小於第二距離。資料聯絡線62也被分類為分別連接第一至第三資料線60a、60b與60c之第一至第三資料聯絡線62a、62b與62c。每一資料聯絡線62a、62b與62c具有鋸齒形狀。資料聯絡線62a、62b與62c中鋸齒形狀的數目有所不同。即，第一資料線60a與中央資料線60距離最大，連接第一資料線60a之第一資料聯絡線62a具有最低數目之鋸齒形狀，而第三資料線60c與中央資料線60距離最小，連接第三資料線60c之第三資料聯絡線62c具有最大數目之鋸齒形狀。因此，不考慮與中央資料線60之距離，可均勻第一至第三資料聯絡線62a、62b與62c之長度，這樣可避免第一至第三資料聯絡線62a、62b與62c之電阻偏差所帶來的訊號延遲問題。
不幸的是，這樣仍然存在問題。特別地，此問題出現在窄邊框(narrow bezel)型液晶顯示裝置中。在窄邊框類型中，為了減少液晶顯示裝置之尺寸，需要最小化非顯示區域之面積。這種情況下，對於透過控制資料聯絡線之鋸齒形狀之數目以均一化資料聯絡線之電阻存在限制。
因此，本發明之目的在於提供一種陣列基板、液晶顯示裝置及其製造方法，實質上避免習知技術之限制與缺陷所導致的一或多個問題。
本發明其他的優點、目的和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點、目的和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其它優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，本發明的一種液晶顯示裝置之陣列基板包含：閘極線，位於基板上，此基板包含顯示區域及位於顯示區域周邊之非顯示區域；共同線，位於基板上；資料驅動積體電路，位於非顯示區域中；第一及第二資料線，與閘極線交叉以在顯示區域中定義畫素區域，第一及第二資料線與資料驅動積體電路之距離有所差別；第一及第二資料聯絡線，連接資料驅動積體電路，第一及第二資料聯絡線分別連接第一及第二資料線；薄膜電晶體，位於畫素區域中，連接閘極線與第一及第二資料線其中之一；畫素電極，位於畫素區域中且連接薄膜電晶體；以及第一導電圖案，位於非顯示區域中且連接共同線，這樣共同電壓被應用至第一導電圖案，第一導電圖案分別與第一及第二資料聯絡線重疊以形成第一及第二電容器。
本發明之另一方面，液晶顯示裝置之陣列基板之製造方法包含：於基板上形成閘極線與共同線，此基板包含顯示區域以及位於顯示區域周邊之非顯示區域；形成第一及第二資料線以及第一及第二資料聯絡線，第一及第二資料線與閘極線交叉以在顯示區域中定義畫素區域，第一及第二資料聯絡線分別連接第一及第二資料線；於畫素區域中形成薄膜電晶體，且連接閘極線與第一及第二資料線其中之一；形成畫素電極與第一導電圖案，畫素電極位於畫素區域中且連接薄膜電晶體，第一導電圖案位於非顯示區域中且連接共同線，這樣共同電壓被應用至第一導電圖案，第一導電圖案分別與第一及第二資料聯絡線重疊以形成第一及第二電容器；以及於非顯示區域中形成資料驅動積體電路，且連接每一第一及第二資料聯絡線，其中第一及第二資料線與資料驅動積體電路之距離有所差別。
本發明之另一方面，一種液晶顯示裝置包含：閘極線，位於第一基板上，第一基板包含顯示區域以及位於顯示區域周邊之非顯示區域；資料驅動積體電路，位於非顯示區域中；第一及第二資料線，與閘極線交叉以在顯示區域中定義畫素區域，並且與資料驅動積體電路之距離有所差別；第一及第二資料聯絡線，連接資料驅動積體電路，第一及第二資料聯絡線分別連接第一與第二資料線；薄膜電晶體，位於畫素區域中，連接閘極線以及第一及第二資料線其中之一；畫素電極，位於畫素區域中，且連接薄膜電晶體；第一導電圖案，位於非顯示區域中，且分別與第一及第二資料聯絡線重疊以形成第一及第二電容器；共同電極，位於正對第一基板之第二基板上且覆蓋顯示區域及非顯示區域；密封圖案，位於非顯示區域中且接觸共同電極及第一導電圖案，此密封圖案具有導電特性；以及液晶層，位於第一與第二基板之間。
本方面之另一方面，一種液晶顯示裝置之製造方法，包含：在第一基板上形成閘極線，第一基板包含顯示區域以及位於顯示區域周邊之非顯示區域；形成第一及第二資料線，與閘極線交叉以在顯示區域中定義畫素電極；形成第一及第二資料聯絡線，分別連接第一及第二資料線；在畫素區域中形成薄膜電晶體，連接閘極線與第一及第二資料線其中之一；形成畫素電極與第一導電圖案，畫素電極位於畫素區域中且連接薄膜電晶體，第一導電圖案位於非顯示區域中且分別與第一及第二資料聯絡線重疊以形成第一及第二電容器；在非顯示區域中形成資料驅動積體電路且連接每一第一及第二資料聯絡線；在第二基板上形成共同電極且覆蓋顯示區域及非顯示區域；形成具有導電特性之密封圖案，此密封圖案位於第一基板之非顯示區域及第二基板中；接合第一及第二基板，這樣密封圖案接觸共同電極及第一導電圖案；以及在第一及第二基板之間形成液晶層，其中第一及第二資料與資料驅動積體電路之距離有所差別。
可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。
現在將結合附圖對本發明的較佳實施方式作詳細說明。
「第3A圖」所示係為本發明第一實施例之液晶顯示裝置之陣列基板之平面圖，「第3B圖」所示係為「第3A圖」之一個畫素區域之平面放大圖。
「第3A圖」與「第3B圖」中，液晶顯示裝置之陣列基板包含基板110，基板110處定義顯示區域DR以及位於顯示區域DR周邊之非顯示區域NDR。非顯示區域中放置一密封圖案190。
沿第一方向之複數條閘極線114以及複數條資料線130被放置於基板110上。閘極線114與資料線130彼此交叉以在顯示區域DR中定義複數個畫素區域P。
沿第一方向延伸之複數條共同線116被放置於基板110上。共同線116與閘極線114平行且與之間隔，並且位於鄰接的兩條閘極線114之間。共同線116也與資料線130交叉。
各自從資料線130延伸之複數條資料聯絡線136被放置於非顯示區域NDR中。雖然圖中未表示，資料聯絡線136之一端被定義為資料墊，接觸資料墊之資料墊電極被放置於資料墊上。
用於應用訊號至資料線130之資料驅動積體電路138被放置於非顯示區域NDR中。資料驅動積體電路138電連接每一資料聯絡線136。即，資料驅動積體電路138接觸資料墊電極(圖中未表示)以電連接資料聯絡線136。
第一導電圖案152具有三角形狀且與資料聯絡線136重疊，第一導電圖案152被放置於非顯示區域NDR中。圖中表示具有倒三角(reverse-triangle)形狀之第一導電圖案152。
連接部154從第一導電圖案152沿第二方向延伸。共同接觸孔144暴露外緣共同線116，連接部154透過共同接觸孔144接觸外緣共同線116，這樣第一導電圖案152電連接外緣共同線116。
連接閘極線114與資料線130之薄膜電晶體Tr被放置於畫素區域P中。薄膜電晶體Tr包含閘電極112、閘極絕緣層(圖中未表示)、半導體層(圖中未表示)、源電極132以及汲電極134，其中半導體層包含本質非晶矽之主動層(圖中未表示)與雜質摻雜非晶矽之歐姆接觸層(圖中未表示)。閘電極112連接閘極線114，閘極絕緣層與閘電極112重疊。半導體層被放置於閘極絕緣層上且與閘電極112重疊。源電極132與汲電極134被放置於半導體層上。源電極132連接資料線130且與汲電極134間隔開來。源電極132與汲電極134之間的空間對應的歐姆接觸層部被清除，這樣主動層之中央透過源電極132與汲電極134之間的空間被暴露。
鈍化層(圖中未表示)覆蓋薄膜電晶體Tr並且包含暴露汲電 極134之汲極接觸孔142。包含複數個畫素分支之畫素電極150被放置於鈍化層上且位於畫素區域P中。畫素電極150透過汲極接觸孔142接觸汲電極134。包含複數個共同分支且連接共同線116之共同電極117被放置於畫素區域P中。共同分支與畫素分支交替排列。
「第3A圖」中，每一畫素電極150與共同電極117具有直線形狀。或者，每一畫素電極150與共同電極117也可以具有彎曲形狀以形成多重象限(multi-domains)。「第3B圖」中，共同電極117被放置於與共同線116相同的層，並且從共同線116延伸。或者，共同電極117可以被放置於與畫素電極150相同的層且透過接觸孔連接共同線116。
中央資料線電路130被放置於資料驅動積體138之中央線處，根據與中央資料線130之距離，資料線130被分類為第一至第四資料線130a、130b、130c與130d，且根據與中央資料線130之距離，資料聯絡線136也被分類為第一至第四資料聯絡線136a、136b、136c與136d。第一至第四資料聯絡線136a、136b、136c與136d分別連接第一至第四資料線130a、130b、130c與130d。即，第一資料線130a與中央資料線130或資料驅動積體電路138具有第一距離，第二資料線130b與中央資料線130或資料驅動積體電路138具有第二距離，第二距離小於第一距離。第三資料線130c與中央資料線130或資料驅動積體電路138具有第三距離，第三距離小於第二距離，以及第四資料線130d與中央資料線130或資料驅動積體電路138具有第四距離，第四距離小於第三距離。
第一至第四資料聯絡線136a、136b、136c與136d至少其一具有鋸齒形狀，即“S”形狀。第一至第四資料聯絡線136a、136b、136c與136d在鋸齒形狀之數目上有所差別，從而控制第一至第四資料聯絡線136a、136b、136c與136d之長度。即，資料聯絡線與中央資料線距離越遠，資料聯絡線的鋸齒形狀的數目越小。或者，第一至第四資料聯絡線136a、136b、136c與136d具有直線形狀。或者，第一至第四資料聯絡線136a、136b、136c與136d在寬度上有所差別以控制電阻。即，與中央資料線130具有最大距離的第一資料聯絡線136a具有最大寬度，與中央資料線130具有最小距離的第四資料聯絡線136d具有最小寬度。因此，與資料驅動積體電路138之距離差別所帶來的電阻偏差被補償。
如上所述，第一導電圖案152藉由連接部154電連接外緣共同線116，這樣共同電壓被應用至第一導電圖案152。因為第一導電圖案152具有三角形狀，第一導電圖案152與第一至第四資料聯絡線136a、136b、136c與136d之重疊面積有所差別。即，第一導電圖案152與第一資料聯絡線136a具有第一重疊面積，與第二資料聯絡線136b具有第二重疊面積，第二重疊面積大於第一重疊面積。第一導電圖案152與第三資料聯絡線136c具有第三重疊面積，與第四資料聯絡線136d具有第四重疊面積，其中第三重疊面積大於第二重疊面積，第四重疊面積大於第三重疊面積。即，第一導電圖案152與各資料聯絡線136a、136b、136c與136d之重疊面積與各資料線130a、130b、130c以及130d與資料驅動積體電路138之間的距離成反比。
因為鈍化層(圖中未表示)被放置於第一導電圖案152下方且位於第一至第四資料聯絡線136a、136b、136c與136d之上，所以產生第一至第四電容器Cp1、Cp2、Cp3與Cp4。即，第一導電圖案152、第一資料聯絡線136a以及鈍化層組成第一電容器Cp1，第一導電圖案152、第二資料聯絡線136b以及鈍化層組成第二電容器Cp2。第一導電圖案152、第三資料聯絡線136c以及鈍化層組成第三電容器Cp3，第一導電圖案152、第四資料聯絡線136d以及鈍化層組成第四電容器Cp4。
如上所述，第一導電圖案152與第一資料聯絡線136a之間的重疊面積最小，第一導電圖案152與第四資料聯絡線136d之間的重疊面積最大。因此，第二電容器Cp2與第三電容器Cp3各自的電容大於第一電容器Cp1之電容且小於第四電容器Cp4之電容，第二電容器Cp2之電容小於第三電容器Cp3之電容。經過資料聯絡線136之訊號被電容器Cp1、Cp2、Cp3與Cp4延遲，這樣由於第一至第四電容器Cp1、Cp2、Cp3與Cp4在電容上有所差別之緣故，訊號延遲在第一至第四資料聯絡線136a、136b、136c與136d中被均勻。特別地，無須增加非顯示區域NDR之尺寸，訊號延遲由於第一導電圖案152的緣故被均勻。因此，陣列基板適合窄邊框型液晶顯示裝置。
雖然圖中未表示，閘極聯絡線從閘極線114向非顯示區域NDR延伸，第二導電圖案被放置以重疊閘極聯絡線。與第一導電圖案152類似，閘極閘極聯絡線中的訊號延遲由於第二導電圖案的緣故被均勻。
「第4圖」所示係為沿「第3B圖」之線IV-IV之剖面圖，「第5圖」所示係為沿「第3A圖」之線V-V之剖面圖。
請參考「第3A圖」、「第3B圖」、「第4圖」以及「第5圖」，沿第一方向之閘極線114、從閘極線114延伸之閘電極112以及沿第一方向且與閘極線114間隔之共同線116被放置於基板110上。共同分支從共同線116延伸，包含共同分支之共同電極117被放置於基板110上以及畫素區域P中。此外，從閘極線114延伸至非顯示區域NDR之閘極聯絡線(圖中未表示)被放置於基板110上。閘極聯絡線之一端被定義為閘極墊。
閘極線114、閘電極112、共同線116、共同電極117以及閘極聯絡線由第一金屬材料形成，例如鋁(aluminum；Al)、鋁合金、鉬(molybdenum；Mo)、銅或銅合金。鋁合金可以為鋁釹合金(Al-neodymium；AlNd)。
閘極絕緣層118被放置於閘極線114、閘電極112、共同線116、共同電極117以及閘極聯絡線上。閘極絕緣層118由無機絕緣材料例如氧化矽或氮化矽形成。
半導體層120被放置於閘極絕緣層118上且對應閘電極112。半導體層120包含本質非晶矽之主動層120a與雜質摻雜非晶矽之歐姆接觸層120b。
彼此間隔的源電極132與汲電極134被放置於半導體層上。連接源電極132之資料線130被放置於閘極絕緣層118上，且與閘極線114交叉以定義畫素區域P。源電極132與汲電極134之間的空間對應之歐姆接觸層部被清除，這樣主動層之中央透過源電極132與汲電極134之間的空間被暴露。
閘電極112、閘極絕緣層118、半導體層120、源電極132與汲電極134組成薄膜電晶體Tr。即，畫素區域P中的薄膜電晶體Tr連接閘極線114與資料線130。
此外，從資料線130延伸之資料聯絡線136被放置於閘極絕緣層118上與非顯示區域NDR中。資料聯絡線136之一端被定義為資料墊。
資料線130、源電極132、汲電極134與資料聯絡線136由第二金屬材料形成，例如鋁、鋁合金、鉬、銅或銅合金。鋁合金可以為鋁釹合金(AlNd)。
根據與資料驅動積體電路138中央對應的中央資料線130之距離，資料線130與資料聯絡線136分別被分類為第一至第四資料線130a、130b、130c與130d以及第一至第四資料聯絡線136a、136b、136c與136d。
第一資料線130a與資料驅動積體電路138之中央即中央資料線130具有第一距離，第二資料線130b與資料驅動積體電路138之中央具有第二距離，第二距離小於第一距離。第三資料線130c與資料驅動積體電路138之中央具有第三距離，第四資料線130d與資料驅動積體電路138之中央具有第四距離，其中第三距離小於第二距離，第四距離小於第三距離。第一至第四資料聯絡線136a、136b、136c與136d分別連接第一至第四資料線130a、130b、130c與130d。第一至第四資料聯絡線136a、136b、136c與136d中至少一條資料聯絡線具有鋸齒形狀。鋸齒形狀的數目各不相同，這樣無須考慮與資料驅動積體電路138之相對位置，第一至第四資料聯絡線136a、136b、136c與136d之長度被均勻。
鈍化層140被放置於源電極132、汲電極134、資料線130以及資料聯絡線136之上，其中鈍化層140包含暴露外緣共同線116之共同接觸孔144以及暴露汲電極134之汲極接觸孔142。鈍化層140由無機絕緣材料或有機絕緣材料形成，無機絕緣材料的例子為氮化矽或氧化矽，有機絕緣材料的例子為苯環丁烯(benzocyclobutene；BCB)或光壓克力(photo-acryl)。因為共同線116被放置於閘極絕緣層118下方，共同接觸孔144被形成不僅穿透140並且還穿透閘極絕緣層118。
雖然圖中未表示，鈍化層140包含分別暴露閘極墊與資料墊之接觸孔。
畫素電極150被放置於畫素電極P中的鈍化層140上。包含畫素分支的畫素電極150藉由汲極接觸孔142接觸汲電極134。畫素分支與共同分支交替排列。畫素電極150與共同電極117產生水平電場。
第一導電圖案152被放置於鈍化層140上且位於非顯示區域NDR中。第一導電圖案152與第一至第四資料聯絡線136a、136b、136c與136d重疊。第一導電圖案152具有三角形狀，這樣第一導電圖案152與第一至第四資料聯絡線136a、136b、136c與136d之間的重疊面積各不相同。從第一導電圖案152延伸之連接部154藉由共同接觸孔144接觸外緣共同線116，這樣第一導電圖案152電連接外緣共同線116。
畫素電極150、第一導電圖案152與連接部154由銦錫氧化物(indium-tin-oxide；ITO)、銦鋅氧化物(indium-zinc-oxide；IZO)以及鉬鈦合金(molybdenum-titanium alloy；MoTi)其中之一形成。
因為鈍化層140被放置於第一導電圖案152下方且位於第一至第四資料聯絡線136a、136b、136c與136d之上，所以產生第一至第四電容器Cp1、Cp2、Cp3與Cp4。即，第一導電圖案152、第一資料聯絡線136a以及鈍化層組成第一電容器Cp1，第一導電圖案152、第二資料聯絡線136b以及鈍化層組成第二電容器Cp2。第一導電圖案152、第三資料聯絡線136c以及鈍化層組成第三電容器Cp3，第一導電圖案152、第四資料聯絡線136d以及鈍化層組成第四電容器Cp4。
雖然圖中未表示，閘極聯絡線從閘極線114向非顯示區域NDR延伸，第二導電圖案被放置以與閘極聯絡線重疊。與第一導電圖案152類似，由於第二導電圖案的緣故，閘極聯絡線中的訊號延遲被均勻。
如上所述，第一導電圖案152與第一資料聯絡線136a之間的重疊面積最小，第一導電圖案152與第四資料聯絡線136d之間的重疊面積最大。因此，第二電容器Cp2與第三電容器Cp3各自的電容大於第一電容器Cp1之電容且小於第四電容器Cp4之電容，第二電容器Cp2之電容小於第三電容器Cp3之電容。經由資料聯絡線136之訊號透過第一至第四電容器Cp1、Cp2、Cp3與Cp4被延遲，這樣由於第一至第四電容器Cp1、Cp2、Cp3與Cp4在電容上有所差別的緣故，所以第一至第四資料聯絡線136a、136b、136c與136d中的訊號延遲被均勻。
「第6A圖」所示係為本發明第二實施例之液晶顯示裝置之陣列基板之平面圖，「第6B圖」所示係為「第6A圖」中一個畫素區域之平面放大圖。
「第6A圖」與「第6B圖」中，液晶顯示裝置之陣列基板包含第一基板210，第一基板210處定義顯示區域DR以及位於顯示區域DR周邊之非顯示區域NDR。非顯示區域NDR中放置一密封圖案290。
沿第一方向之複數條閘極線214以及複數條資料線230被放置於第一基板210上。閘極線214與資料線230彼此交叉以在顯示區域DR中定義複數個畫素區域P。
共同線216被放置於第一基板210上且位於非顯示區域NDR中。雖然圖中未表示，共同線216應用共同電壓至共同電極，共同電極具有板狀且被放置於與第一基板210正對的第二基板上。
分別從資料線230延伸之複數條資料聯絡線236被放置於非顯示區域NDR中。雖然圖中未表示，資料聯絡線236之一端被定義為資料墊，接觸資料墊之資料墊電極被放置於資料墊上。
應用訊號至資料線230之資料驅動積體電路238被放置於非顯示區域NDR中。資料驅動積體電路238電連接每一資料聯絡線236。即，資料驅動積體電路238接觸資料墊電極(圖中未表示)以電連接資料聯絡線236。
第一導電圖案252具有三角形且與資料聯絡線236重疊，第一導電圖案252被放置於非顯示區域NDR中。圖中所示係為具有倒三角形狀之第一導電圖案252。
連接部254從第一導電圖案252沿第二方向延伸。連接部254藉由暴露共同線216之共同接觸孔244接觸共同線216，這樣第一導電圖案252電連接共同線216。
連接閘極線214與資料線230之薄膜電晶體Tr被放置於畫素區域P中。薄膜電晶體Tr包含閘電極212、閘極絕緣層(圖中未表示)、半導體層(圖中未表示)、源電極232與汲電極234，半導體層包含本質非晶矽之主動層(圖中未表示)與雜質摻雜非晶矽之歐姆接觸層(圖中未表示)。閘電極212連接閘極線214，閘極絕緣層覆蓋閘電極212。半導體層被放置於閘極絕緣層上且與閘電極212重疊。源電極232與汲電極234被放置於半導體層上。源電極232連接資料線230且與汲電極234間隔開來。源電極232與汲電極234之間的空間對應的歐姆接觸層部被清除，從而主動層之中央透過源電極232與汲電極234之間的空間被暴露。
鈍化層(圖中未表示)覆蓋薄膜電晶體Tr並且包含暴露汲電極234之汲極接觸孔242。板狀(plate shape)的畫素電極250被放置於鈍化層上且位於畫素區域P中。畫素電極250藉由汲極接觸孔242接觸汲電極234。畫素電極250由透明導電材料例如銦錫氧化物或銦鋅氧化物形成。
畫素電極250與第二基板(圖中未表示)上的共同電極(圖中未表示)產生垂直電場。共同電極透過導電點(conductive dot)連接第一基板210上的共同線216。導電點可以由銀形成。
根據與資料驅動積體電路238之中央線處放置的中央資料線230的距離，資料線230被分類為第一至第四資料線230a、230b、230c及230d，根據與中央資料線230之距離，資料聯絡線236也被分類為第一至第四資料聯絡線236a、236b、236c及236d。第一至第四資料聯絡線236a、236b、236c及236d分別連接第一至第四資料線230a、230b、230c及230d。即，第一資料線230a與中央資料線230具有第一距離，第二資料線230b與中央資料線230具有第二距離，第二距離小於第一距離。第三資料線230c與中央資料線230具有第三距離，第三距離小於第二距離，第四資料線230d與中央資料線230具有第四距離，第四距離小於第三距離。
第一至第四資料聯絡線236a、236b、236c及236d中至少其一具有鋸齒形狀，例如“S”形狀。第一至第四資料聯絡線236a、236b、236c及236d在鋸齒形狀的數目上有所不同，這樣可控制第一至第四資料聯絡線236a、236b、236c及236d的長度。即，資料聯絡線距離中央資料線越遠，資料聯絡線包含的鋸齒形狀數目越少。或者，第一至第四資料聯絡線236a、236b、236c及236d具有直線形狀。或者，第一至第四資料聯絡線236a、236b、236c及236d在寬度上有所差別以控制電阻。即，與中央資料線230具有最大距離的第一資料聯絡線236a具有最大寬度，與中央資料線230具有最小距離的第四資料聯絡線236d具有最小寬度。因此，資料驅動積體電路238帶來的距離差別所導致的電阻偏差被補償。
如上所述，第一導電圖案252藉由連接部254電連接共同線216，這樣共同電壓被應用至第一導電圖案252。第一導電圖案252被放置於畫素電極250之相同層上，且由畫素電極250之相同材料形成。因為第一導電圖案252具有三角形，所以第一導電圖案252與第一至第四資料聯絡線236a、236b、236c及236d在重疊面積上有所差別。即，第一導電圖案252與第一資料聯絡線236a具有第一重疊面積，第一導電圖案252與第二資料聯絡線236b具有第二重疊面積，其中第二重疊面積大於第一重疊面積。第一導電圖案252與第三資料聯絡線236c具有第三重疊面積，與第四資料聯絡線236d具有第四重疊面積，第三重疊面積大於第二重疊面積，第四重疊面積大於第三重疊面積。即，第一導電圖案252與各第一至第四資料聯絡線236a、236b、236c及236d之重疊面積與第一至第四資料線230a、230b、230c及230d與資料驅動積體電路238之間的距離成反比。
因為鈍化層(圖中未表示)被放置於第一導電圖案252下方且位於第一至第四資料聯絡線236a、236b、236c及236d上，所以產生第一至第四電容器Cp1、Cp2、Cp3與Cp4。即，第一導電圖案252、第一資料聯絡線236a以及鈍化層組成第一電容器Cp1，第一導電圖案252、第二資料聯絡線236b以及鈍化層組成第二電容器Cp2。第一導電圖案252、第三資料聯絡線236c以及鈍化層組成第三電容器Cp3，以及第一導電圖案252、第四資料聯絡線236d以及鈍化層組成第四電容器Cp4。
如上所述，第一導電圖案252與第一資料聯絡線236a之間的重疊面積最小，第一導電圖案252與第四資料聯絡線236d之間的重疊面積最大。因此，每一第二電容器Cp2與第三電容器Cp3的電容器大於第一電容器Cp1之電容且小於第四電容器Cp4之電容，第二電容器Cp2之電容小於第三電容器Cp3之電容。經由資料聯絡線236之訊號透過電容器Cp1、Cp2、Cp3與Cp4被延遲，這樣由於第一至第四電容器Cp1、Cp2、Cp3與Cp4在電容上有所差別，第一至第四資料聯絡線236a、236b、236c與236d中的訊號延遲被均勻。特別地，無須增加非顯示區域NDR之尺寸，訊號延遲由於第一導電圖案252的緣故被均勻。因此，陣列基板適合窄邊框型液晶顯示裝置。
雖然圖中未表示，閘極聯絡線從閘極線214向非顯示區域NDR延伸，第二導電圖案被放置以與閘極聯絡線重疊。與第一導電圖案252類似，閘極聯絡線中的訊號延遲由於第二導電圖案的緣故被均勻。
以下將結合「第7A圖」、「第7B圖」、「第7C圖」、「第7D圖」、「第8A圖」、「第8B圖」、「第8C圖」與「第8D圖」解釋本發明第一實施例之陣列基板之製造方法。
「第7A圖」、「第7B圖」、「第7C圖」與「第7D圖」所示係為沿「第3B圖」之線IV-IV之部位之製造製程之剖面圖，「第8A圖」、「第8B圖」、「第8C圖」與「第8D圖」所示係為沿「第3A圖」之線V-V之部位之製造製程之剖面圖。
「第7A圖」與「第8A圖」中，第一金屬層(圖中未表示)形成於基板110上，並且透過遮罩制程被圖案化以沿第一方向形成閘極線114，閘電極112從閘極線114延伸，共同線116沿第一方向且與閘極線114間隔開來。同時，從共同線116延伸之共同電極117形成於基板110上與畫素區域P中，從閘極線114向非顯示區域NDR延伸之閘極聯絡線(圖中未表示)形成於基板110上。第一金屬層由鋁、鋁合金、鉬(Mo)、銅與銅合金其中之一形成。鋁合金可以為鋁釹合金(Al-neodymium；AlNd)接下來，透過沈積無機絕緣材料例如氧化矽或氮化矽，閘極絕緣層118形成於閘極線114、閘電極112、共同線116、共同電極117以及閘極聯絡線上。
接下來，「第7B圖」與「第8B圖」中，本質非晶矽層(圖中未表示)與雜質摻雜非晶矽層(圖中未表示)順序地形成於閘極絕緣層118上。然後，雜質摻雜非晶矽層與本質非晶矽層透過遮罩制程被圖案化以形成主動層120a與歐姆接觸層120b。主動層120a與歐姆接觸層120b對應閘電極112且組成半導體層120。
接下來，第二金屬層(圖中未表示)形成於半導體層120與閘極絕緣層118上，並且透過遮罩制程被圖案化以形成資料線130、源電極132、汲電極134與資料聯絡線136。資料線130被放置於閘極絕緣層118上，且與閘極線114交叉以定義畫素區域P。源電極132與汲電極134被放置於半導體層120上且彼此間隔。源電極132從資料線130延伸且連接資料線130。源電極132與汲電極134之間的空間所暴露的歐姆接觸層120b之部份被清除，這樣暴露主動層120a之部份。閘電極112、閘極絕緣層118、半導體層120、源電極132以及汲電極134組成薄膜電晶體Tr。
資料聯絡線136從資料線130延伸且連接資料線130。資料聯絡線136被放置於閘極絕緣層118上且位於非顯示區域NDR中。資料聯絡線136之一端部被定義為資料墊。資料聯絡線136包含第一至第四資料聯絡線136a、136b、136c與136d，取決於與資料驅動積體電路138中央對應的中央資料線130之距離。
接下來，「第7C圖」與「第8C圖」中，透過沈積無機絕緣材料例如氧化矽或氮化矽，鈍化層140形成於源電極132、汲電極134、資料線130及資料聯絡線136上。或者，鈍化層140由有機絕緣材料例如苯環丁烯(BCB)或光壓克力形成。鈍化層140透過遮罩制程被圖案化以形成暴露汲電極134之汲極接觸孔142。此外，鈍化層140與鈍化層140下方的閘極絕緣層118被圖案化，以形成暴露共同線116之共同接觸孔144。雖然圖中未表示，暴露資料墊之資料接觸孔被形成穿透鈍化層140，暴露資料墊之閘極接觸孔被形成穿透鈍化層140及閘極絕緣層118。
「第7D圖」與「第8D圖」中，透過沈積銦錫氧化物或銦鋅氧化物，透明導電材料層(圖中未表示)被形成於鈍化層140上。透明導電材料層透過遮罩制程被圖案化，以形成畫素電極150、第一導電圖案152與連接部154。畫素電極150位於畫素區域P中，且透過汲極接觸孔142連接汲電極134。畫素電極150之畫素分支與共同電極117之共同分支交替排列。第一導電圖案152位於非顯示區域NDR中，且與第一至第四資料聯絡線136a、136b、136c與136d重疊以形成第一至第四電容器Cp1、Cp2、Cp3與Cp4。連接部154位於非顯示區域NDR中，且從第一導電圖案152延伸。連接部154藉由共同接觸孔144接觸共同線116，這樣第一導電圖案152電連接共同線116。因此，共同電壓被應用至第一導電圖案152。畫素電極150、第一導電圖案152與連接部154可以由鉬鈦合金形成。
雖然圖中未表示，第二導電圖案形成於鈍化層140上且位於非顯示區域NDR中。與第一導電圖案152類似，第二導電圖案與閘極聯絡線重疊以形成電容器，這樣閘極聯絡線中的訊號延遲被均勻。此外，閘極墊電極與資料墊電極形成於鈍化層上。閘極墊電極與資料墊電極分別藉由閘極接觸孔與資料接觸孔接觸閘極墊與資料墊。
資料驅動積體電路138與閘極驅動積體電路(圖中未表示)分別連接資料聯絡線136與閘極聯絡線，以形成本發明之陣列基板。在陣列基板中，由於第一至第四電容器Cp1、Cp2、Cp3與Cp4在電容上有所差別的緣故，第一至第四資料聯絡線136a、136b、136c與136d中的訊號延遲被均勻。特別地，無須增加非顯示區域NDR之尺寸，由於第一導電圖案152之緣故，訊號延遲被均勻。因此，陣列基板適合窄邊框型液晶顯示裝置。
「第9圖」所示係為本發明第三實施例之液晶顯示裝置之剖面圖。「第9圖」中，液晶顯示裝置300包含第一基板310、正對第一基板310之第二基板360、放置於兩者其間的液晶層380，以及密封圖案390，其中密封圖案390用於避免液晶層380在第一基板310與第二基板360之邊緣處泄露。
第一基板310中定義顯示區域DR以及位於顯示區域DR周邊的非顯示區域NDR。
沿第一方向之複數條閘極線(圖中未表示)與複數條資料線330被放置於第一基板310上。閘極線與資料線330彼此交叉以在顯示區域DR中定義複數個畫素區域P。
閘電極312被放置於第一基板310上且位於畫素區域P中，閘極絕緣層318被放置於閘電極312上。包含主動層320a與歐姆接觸層320b之半導體層320被放置於閘極絕緣層318上以與閘電極312重疊。主動層320a由本質非晶矽形成，歐姆接觸層320b由雜質摻雜非晶矽形成。彼此間隔之源電極332與汲電極334被放置於半導體層320上。閘電極312、閘極絕緣層318、半導體層320、源電極332與汲電極334組成薄膜電晶體Tr。
閘電極312被放置於閘極線的相同層且連接閘極線。源電極332被放置於資料線330之相同層且連接資料線330。即，薄膜電晶體Tr連接閘極線與資料線330。
鈍化層340被放置於薄膜電晶體Tr上，且包含暴露汲電極334之汲極接觸孔342。由透明導電材料例如銦錫氧化物或銦鋅氧化物形成的畫素電極350被放置於鈍化層340上。畫素電極350藉由汲極接觸孔342連接汲電極334。
分別從資料線330延伸之複數條資料聯絡線336被放置於非顯示區域NDR中。資料聯絡線336被放置於閘極絕緣層318上。資料聯絡線336之一端部連接資料驅動積體電路(圖中未表示)，這樣來自資料驅動積體電路之訊號透過資料聯絡線336、資料線330與薄膜電晶體Tr被應用至畫素電極350。
雖然圖中未表示，資料聯絡線136之一端部被定義為資料墊，用於暴露資料墊的資料接觸孔被形成穿透鈍化層340。藉由資料接觸孔接觸資料墊之資料墊電極被放置於資料墊上。這種情況下，資料驅動積體電路接觸資料墊電極以電連接資料聯絡線336。
鈍化層340覆蓋資料聯絡線336，第一導電圖案352被放置於鈍化層340上。第一導電圖案352與資料聯絡線336重疊，連同其間的鈍化層340形成電容器。即，每一資料聯絡線336之一重疊部作為第一電極，第一導電圖案352之一重疊部作為第二電極，鈍化層340作為介電材料層，從而組成電容器。第一導電圖案352由畫素電極350之相同材料形成。即，第一導電圖案352由銦錫氧化物或銦鋅氧化物形成。
雖然圖中未表示，閘極聯絡線從閘極線向非顯示區域NDR延伸。閘極聯絡線之一端部連接閘極驅動積體電路，這樣來自閘極驅動積體電路之訊號透過閘極線被應用至閘電極312以控制薄膜電晶體Tr。此外，與閘極聯絡線重疊之第二導電圖案被放置於閘極聯絡線上方以形成電容器。
另一方面，黑色矩陣362、彩色濾光片層364、保護(overcoat)層366以及共同電極370被放置於第二基板360上。黑色矩陣362被放置於第二基板360上且對應閘極線、資料線330與薄膜電晶體Tr。彩色濾光片層364被放置於黑色矩陣362上且對應畫素區域P。例如，彩色濾光片層364包含紅色彩色濾光片圖案、綠色彩色濾光片圖案以及藍色彩色濾光片圖案。
用於形成平頂表面之保護層366被放置於黑色矩陣362與彩色濾光片層364上。共同電極370被放置於保護層366之整個表面上。共同電極370與第一基板310上的畫素電極350產生電場，以驅動液晶層380。
液晶層380被放置於第一基板310與第二基板360之間。密封圖案390被放置於第一基板310與第二基板360之邊緣處，且位於非顯示區域NDR中。
密封圖案390具有導電特性，因此可以被稱為導電密封圖案。例如複數個導電球被放置於密封圖案390中。密封圖案390之一端接觸第二基板360上的共同電極370，密封圖案390之另一端接觸共同線(圖中未表示)。因此，來自共同線之共同電壓透過密封圖案390被應用至共同電極370。密封圖案390之另一端之部份接觸第一基板310上的第一導電圖案352，這樣共同電壓也被應用至第一導電圖案352。
雖然圖中未表示，與閘極聯絡線重疊之第二導電圖案也接觸密封圖案390，這樣共同電壓被應用至第二導電圖案。
具有以上結構之液晶顯示裝置中，與資料聯絡線336重疊之第一導電圖案352以及與閘極聯絡線重疊之第二導電圖案形成電容器，這樣可避免資料聯絡線336與閘極聯絡線中的訊號延遲偏差。
「第10圖」所示係為本發明第三實施例之液晶顯示裝置之陣列基板之平面圖。
「第10圖」中，閘極線314與資料線330被放置於第一基板310上，且彼此交叉以在顯示區域DR中定義複數個畫素區域P。
如「第9圖」所示，連接閘極線314與資料線330之薄膜電晶體Tr以及連接薄膜電晶體Tr之畫素電極350被放置於畫素區域P中。
分別從資料線330延伸之資料聯絡線336被放置於非顯示區域NDR中。資料聯絡線336連接資料驅動積體電路338，這樣來自資料驅動積體電路338之訊號被應用至資料線330。
中央資料線330被放置於資料驅動積體電路338之中央線處，根據與中央資料線330的距離，資料線330被分類為第一至第四資料線330a、330b、330c及330d，根據與中央資料線330的距離，資料聯絡線336也被分類為第一至第四資料聯絡線336a、336b、336c及336d。第一至第四資料線336a、336b、336c及336d分別連接第一至第四資料線330a、330b、330c及330d。即，第一至第四資料線330a、330b、330c及330d以及第一至第四資料聯絡線336a、336b、336c及336d與資料驅動積體電路338的距離有所差別。
即，第一資料線330a與中央資料線或資料驅動積體電路338具有第一距離，第二資料線330b與中央資料線330或資料驅動積體電路338具有第二距離，第二距離小於第一距離。第三資料線330c與中央資料線330或資料驅動積體電路338具有第三距離，第三距離小於第二距離，第四資料線330d與中央資料線330或資料驅動積體電路338具有第四距離，第四距離小於第三距離。
第一至第四資料聯絡線336a、336b、336c及336d至少其一具有鋸齒形狀，即“S”形狀。第一至第四資料聯絡線336a、336b、336c及336d在鋸齒形狀之數目上有所差別，這樣可控制第一至第四資料聯絡線336a、336b、336c及336d之長度。即，資料聯絡線與中央資料線距離越遠，資料聯絡線之鋸齒形狀之數目越小。或者，第一至第四資料聯絡線336a、336b、336c及336d具有直線形狀。或者，第一至第四資料聯絡線336a、336b、336c及336d可以具有直線形狀。
此外，包含第一至第四導電子圖案(sub-pattern)352a、352b、352c與352d之第一導電圖案352被放置於非顯示區域NDR中。每一第一至第四導電子圖案352a、352b、352c與352d具有島狀。即，第一至第四導電子圖案352a、352b、352c與352d彼此間隔。第一至第四導電子圖案352a、352b、352c與352d分別與第一至第四資料聯絡線336a、336b、336c及336d重疊。
第一導電子圖案352a之平面面積小於第二導電子圖案352b，第三導電子圖案352c之平面面積大於第二導電子圖案352b且小於第四導電子圖案352d。即，第一至第四導電子圖案352a、352b、352c與352d分別與第一至第四資料聯絡線336a、336b、336c及336d重疊，每一第一至第四導電子圖案352a、352b、352c與352d之平面面積與每一第一至第四資料線330a、330b、330c及330d與資料驅動積體電路338之間的距離成反比。
密封圖案390被放置於非顯示區域NDR中。密封圖案390接觸每一第一至第四導電子圖案352a、352b、352c與352d。如上所述，具有導電特性之密封圖案390接觸第一至第四導電子圖案352a、352b、352c與352d以及用於提供共同電壓至共同電極370之共同線(圖中未表示)(請參考「第9圖」)。因此，共同電壓被提供至每一第一至第四導電子圖案352a、352b、352c與352d內。
因為第一導電子圖案352a連同第一導電圖案352與資料聯絡線336之間的鈍化層340與資料聯絡線336重疊(請參考「第9圖」)，所以形成第一至第四電容器Cp1、Cp2、Cp3與Cp4。即，第一資料聯絡線336a、第一導電子圖案352a以及鈍化層340組成第一電容器Cp1，第二資料聯絡線336b、第二導電子圖案352b以及鈍化層340組成第二電容器Cp2。第三資料聯絡線336c、第三導電子圖案352c以及鈍化層340組成第三電容器Cp3，第四資料聯絡線336d、第四導電子圖案352d以及鈍化層340組成第四電容器Cp4。
第一導電子圖案352a與第一資料聯絡線336a之間的重疊面積最小，第四導電子圖案352d與第四資料聯絡線336d之間的重疊面積最大。即，第一電容器Cp1之電容小於第二電容器Cp2之電容。第三電容器Cp3之電容大於第二電容器Cp2之電容且小於第四電容器Cp4之電容。
訊號透過每一第一至第四電容器Cp1、Cp2、Cp3與Cp4被延遲。每一第一至第四資料線330a、330b、330c及330d與資料驅動積體電路338之間的距離導致第一至第四資料聯絡線336a、336b、336c及336d中訊號延遲，此訊號延遲透過第一至第四電容器Cp1、Cp2、Cp3與Cp4被補償。特別地，無須增加非顯示區域NDR的尺寸，由於第一導電圖案352的緣故，訊號延遲被均勻(uniformed)。因此，陣列基板適合窄邊框型液晶顯示裝置。
「第11圖」所示係為本發明第四實施例之液晶顯示裝置之陣列基板之平面圖。
「第11圖」中，閘極線414與資料線430被放置於第一基板410上，且彼此交叉以在顯示區域DR中定義複數個畫素區域P。
連接閘極線414與資料線430之薄膜電晶體Tr(請參考「第9圖」)以及連接薄膜電晶體Tr之畫素電極350(請參考「第9圖」)被放置於畫素區域P中。
各自從資料線430延伸之資料聯絡線436被放置於非顯示區域NDR中。資料聯絡線436連接資料驅動積體電路438，這樣來自資料驅動積體電路438的訊號被應用至資料線430。
中央資料線430被放置於資料驅動積體電路438之中央線處，根據與中央資料線430的距離，資料線430被分類為第一至第四資料線430a、430b、430c及430d，根據與中央資料線430的距離，資料聯絡線436也被分類為第一至第四資料聯絡線436a、436b、436c及436d。第一至第四資料聯絡線436a、436b、436c及436d分別連接第一至第四資料線430a、430b、430c及430d。即，第一至第四資料線430a、430b、430c及430d以及第一至第四資料聯絡線436a、436b、436c及436d與資料驅動積體電路438之距離有所差別。
即，第一資料線430a與中央資料線430或資料驅動積體電路438具有第一距離，第二資料線430b與中央資料線430或資料驅動積體電路438具有第二距離，第二距離小於第一距離。第三資料線430c與中央資料線430或資料驅動積體電路438具有第三距離，第三距離小於第二距離，第四資料線430d與中央資料線430或資料驅動積體電路438具有第四距離，第四距離小於第三距離。
第一至第四資料聯絡線436a、436b、436c及436d至少其一具有鋸齒形狀，即“S”形狀。第一至第四資料聯絡線436a、436b、436c及436d在鋸齒形狀的數目上有所差別，這樣可控制第一至第四資料聯絡線436a、436b、436c及436d之長度。即，資料聯絡線距離中央資料線越遠，資料聯絡線之鋸齒形狀之數目越少。或者，第一至第四資料聯絡線436a、436b、436c及436d具有直線形狀。
此外，導電圖案452被放置於非顯示區域NDR中。導電圖案452具有三角形狀，且與第一至第四資料聯絡線436a、436b、436c及436d重疊。圖中表示倒三角形狀之第一導電圖案452。
因為導電圖案452具有三角形狀，所以導電圖案452與第一至第四資料聯絡線436a、436b、436c及436d之重疊面積有所差別。即，導電圖案452與第一資料聯絡線436a具有第一重疊面積，且與第二資料聯絡線436b具有第二重疊面積，第二重疊面積大於第一重疊面積。導電圖案452與第三資料聯絡線436c具有第三重疊面積，第三重疊面積大於第二重疊面積，導電圖案452與第四資料聯絡線436d具有第四重疊面積，第四重疊面積大於第三重疊面積。即，導電圖案452與各資料聯絡線436a、436b、436c及436d之重疊面積與各第一至第四資料線430a、430b、430c及430d與資料驅動積體電路438之間的距離成反比。
密封圖案490被放置於非顯示區域NDR中。密封圖案490接觸每一導電圖案452。具有導電特性之密封圖案490接觸導電圖案452以及用於提供共同電壓至共同電極370之共同線(圖中未表示)(請參考「第9圖」)。因此，共同電壓被提供至每一導電圖案452內。
因為導電圖案452連同導電圖案452與資料聯絡線436之間的鈍化層340(請參考「第9圖」)與資料聯絡線436重疊，形成第一至第四電容器Cp1、Cp2、Cp3與Cp4。即，第一資料聯絡線436a、導電圖案452以及鈍化層340組成第一電容器Cp1，第二資料聯絡線436b、導電圖案452以及鈍化層340組成第二電容器Cp2。第三資料聯絡線436c、導電圖案452以及鈍化層340組成第三電容器Cp3，第四資料聯絡線436d、導電圖案452以及鈍化層340組成第四電容器Cp4。
導電圖案452與第一資料聯絡線436a之間的重疊面積最小，導電圖案452與第四資料聯絡線436d之間的重疊面積最大。即，第一電容器Cp1之電容小於第二電容器Cp2之電容。第三電容器Cp3之電容大於於第二電容器Cp2之電容且小於第四電容器Cp4之電容。
訊號透過每一第一至第四電容器Cp1、Cp2、Cp3與Cp4被延遲。每一第一至第四資料線430a、430b、430c及430d與資料驅動積體電路438之間的距離導致第一至第四資料聯絡線436a、436b、436c及436d中的訊號延遲偏差，此訊號延遲偏差透過每一第一至第四電容器Cp1、Cp2、Cp3與Cp4被補償。特別地，無須增加非顯示區域NDR的尺寸，由於導電圖案452的緣故，訊號延遲被均勻。因此，陣列基板適合窄邊框型液晶顯示裝置。
「第12圖」所示係為本發明第五實施例之液晶顯示裝置之陣列基板之平面圖。
「第12圖」中，閘極線514與資料線530被放置於第一基板510上，且彼此交叉以在顯示區域DR中定義複數個畫素區域P。
連接閘極線514與資料線530之薄膜電晶體Tr(請參考「第9圖」)以及連接薄膜電晶體Tr之畫素電極550(請參考「第9圖」)被放置於畫素區域P中。
各自從資料線530延伸之資料聯絡線536被放置於非顯示區域NDR中。資料聯絡線536連接資料驅動積體電路538，這樣來自資料驅動積體電路538的訊號被應用至資料線530。
中央資料線530被放置於資料驅動積體電路538之中央線處，根據與中央資料線530的距離，資料線530被分類為第一至第四資料線530a、530b、530c及530d，根據與中央資料線530的距離，資料聯絡線536也被分類為第一至第四資料聯絡線536a、536b、536c及536d。第一至第四資料聯絡線536a、536b、536c及536d分別連接第一至第四資料線530a、530b、530c及530d。即，第一至第四資料線530a、530b、530c及530d以及第一至第四資料聯絡線536a、536b、536c及536d與資料驅動積體電路538之距離有所差別。
即，第一資料線530a與中央資料線530或資料驅動積體電路538具有第一距離，第二資料線530b與中央資料線530或資料驅動積體電路538具有第二距離，第二距離小於第一距離。第三資料線530c與中央資料線530或資料驅動積體電路538具有第三距離，第三距離小於第二距離，第四資料線530d與中央資料線530或資料驅動積體電路538具有第四距離，第四距離小於第三距離。
第一至第四資料聯絡線536a、536b、536c及536d至少其一具有鋸齒形狀，即“S”形狀。第一至第四資料聯絡線536a、536b、536c及536d在鋸齒形狀的數目上有所差別，這樣可控制第一至第四資料聯絡線536a、536b、536c及536d之長度。即，資料聯絡線距離中央資料線越遠，資料聯絡線之鋸齒形狀之數目越少。
此外，導電圖案552被放置於非顯示區域NDR中。導電圖案552具有矩形形狀，且與第一至第四資料聯絡線536a、536b、536c及536d重疊。
因為資料聯絡線536a、536b、536c及536d具有鋸齒形狀，矩形形狀的導電圖案552與第一至第四資料聯絡線536a、536b、536c及536d之重疊面積有所差別。即，導電圖案552與第一資料聯絡線536a具有第一重疊面積，與第二資料聯絡線536b具有第二重疊面積，第二重疊面積大於第一重疊面積。導電圖案552與第三資料聯絡線536c具有第三重疊面積，與第四資料聯絡線536d具有第四重疊面積，第三重疊面積大於第二重疊面積，第四重疊面積大於第三重疊面積。即，導電圖案552與各資料聯絡線536a、536b、536c及536d之重疊面積與各資料線530a、530b、530c及530d與資料驅動積體電路538之間的距離成反比。
密封圖案590被放置於非顯示區域NDR中。密封圖案590接觸每一導電圖案552。具有導電特性之密封圖案590接觸導電圖案552以及用於提供共同電壓至共同電極370之共同線(圖中未表示)(請參考「第9圖」)。因此，共同電壓被提供至每一導電圖案552內。
因為導電圖案552連同導電圖案552與資料聯絡線536之間的鈍化層340(請參考「第9圖」)與資料聯絡線536重疊，所以形成第一至第四電容器Cp1、Cp2、Cp3與Cp4。即，第一資料聯絡線536a、導電圖案552以及鈍化層340組成第一電容器Cp1，第二資料聯絡線536b、導電圖案552以及鈍化層340組成第二電容器Cp2。第三資料聯絡線536c、導電圖案552以及鈍化層340組成第三電容器Cp3，第四資料聯絡線536d、導電圖案552以及鈍化層340組成第四電容器Cp4。
導電圖案552與第一資料聯絡線536a之間的重疊面積最小，導電圖案552與第四資料聯絡線536d之間的重疊面積最大。即，第一電容器Cp1之電容小於第二電容器Cp2之電容。第三電容器Cp3之電容大於於第二電容器Cp2之電容且小於第四電容器Cp4之電容。
訊號透過每一第一至第四電容器Cp1、Cp2、Cp3與Cp4被延遲。每一第一至第四資料線530a、530b、530c及530d與資料驅動積體電路538之間的距離導致第一至第四資料聯絡線536a、536b、536c及536d中的訊號延遲偏差，此訊號延遲偏差透過每一第一至第四電容器Cp1、Cp2、Cp3與Cp4被補償。特別地，無須增加非顯示區域NDR的尺寸，由於導電圖案552的緣故，訊號延遲被均勻。因此，陣列基板適合窄邊框型液晶顯示裝置。
上述原理可被應用至閘極驅動積體電路、閘極聯絡線及閘極線。此外，資料聯絡線可以在寬度方面有所差別以控制資料聯絡線之電阻。
此後，下面將結合「第9圖」與「第10圖」解釋本發明第三實施例之液晶顯示裝置之製造方法。
首先，第一金屬層(圖中未表示)形成於第一基板310之上，並且透過遮罩製程被圖案化以形成沿第一方向之閘極線314、從閘極線314延伸之閘電極312以及沿第一方向且與閘極線314分隔之共同線316。同時，從閘極線314向非顯示區域NDR延伸之閘極聯絡線(圖中未表示)形成於第一基板310上。第一金屬層由鋁、鋁合金、鉬、銅與銅合金其中之一形成。鋁合金可以為鋁釹合金(AlNd)。如下所述，共同線可以形成於資料線之相同層。
接下來，透過沈積無機絕緣材料例如氧化矽或氮化矽，閘極絕緣層318形成於閘極線314、閘電極312、共同線316、共同電極與閘極聯絡線上。
接下來，本質非晶矽層(圖中未表示)與雜質摻雜非晶矽層(圖中未表示)順序地形成於閘極絕緣層318上。然後，雜質摻雜非晶矽層與本質非晶矽層透過遮罩製程被圖案化，以形成主動層320a與歐姆接觸層320b。主動層320a與歐姆接觸層320b對應閘電極312且組成半導體層320。
接下來，第二金屬層(圖中未表示)形成於半導體層320與閘極絕緣層318上，並且透過遮罩製程被圖案化以形成資料線330、源電極332、汲電極334與資料聯絡線336。當共同線未隨著閘極線314被形成時，則在此步驟中形成共同線。資料線330被放置於閘極絕緣層318上，且與閘極線314交叉以定義畫素區域P。源電極332與汲電極334被放置於半導體層320上且彼此分隔。源電極332從資料線330延伸且連接資料線330。源電極332與汲電極334之間的空間所暴露之歐姆接觸層320b之部位被清除，從而暴露主動層320a之部位。閘電極312、閘極絕緣層318、半導體層320、源電極332與汲電極334組成薄膜電晶體Tr。
資料聯絡線336從資料線330延伸且連接資料線330。資料聯絡線336被放置於閘極絕緣層318上且位於非顯示區域NDR中。資料聯絡線336之一端部被定義為資料墊。根據與資料驅動積體電路338之中央對應之中央資料線330之距離，資料聯絡線336包含第一至第四資料聯絡線336a、336b、336c及336d。
接下來，透過沈積無機絕緣材料例如氧化矽或氮化矽，鈍化層340形成於源電極332、汲電極334、資料線330與資料聯絡線336之上。或者，鈍化層340由有機絕緣材料例如苯環丁烯(BCB)或光壓克力形成。鈍化層340透過遮罩製程被圖案化，以形成暴露汲電極334之汲極接觸孔342。此外，鈍化層340以及鈍化層340下方之閘極絕緣層318被圖案化，以形成暴露共同線之共同線接觸孔(圖中未表示)。當共同線隨著資料線330被形成時，共同線接觸孔被形成穿透鈍化層340。雖然圖中未表示，用於暴露資料墊之資料接觸孔被形成穿透鈍化層340，用於暴露資料墊之閘極接觸孔被形成穿透鈍化層340與閘極絕緣層318。
接下來，透過沈積銦錫氧化物或銦鋅氧化物，透明導電材料層(圖中未表示)形成於鈍化層340上。透明導電材料層透過遮罩製程被圖案化，以形成畫素電極350與第一導電圖案352。同時，可以形成第二導電圖案(圖中未表示)以與閘極聯絡線重疊。此外，形成接觸閘極墊之閘極墊電極以及接觸資料墊之資料墊電極。畫素電極350位於畫素區域P中，且透過汲極接觸孔342連接汲電極334。第一導電圖案352位於非顯示區域NDR中，且與第一至第四資料聯絡線336a、336b、336c及336d重疊以形成第一至第四電容器Cp1、Cp2、Cp3與Cp4。
黑色矩陣362形成於第二基板360上。黑色矩陣362包含與畫素區域P對應之開口。彩色濾光片層364形成於黑色矩陣362上以及黑色矩陣362之開口中以對應畫素區域。接下來，保護層366形成於黑色矩陣362與彩色濾光片層364上。共同電極370形成於保護層366上。共同電極370由銦錫氧化物或銦鋅氧化物形成。
接下來，具有導電特性之密封圖案390形成於第一基板310上以接觸第一導電圖案352或第二基板360上以接觸共同電極370。第一基板310與第二基板360彼此接合，這樣密封圖案390接觸第一導電圖案352與共同電極370兩者。密封圖案390還接觸共同線。因此，來自共同線之共同電壓被應用至共同電極370與第一導電圖案352。此外，密封圖案390接觸與閘極聯絡線重疊之第二導電圖案。
透過向第一基板310與第二基板360之間的空間內注入液晶層，得到本發明之液晶顯示裝置。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
11．．．基板
13．．．閘極線
14．．．閘極聯絡線
15．．．資料線
16．．．資料聯絡線
20、20a、20b、20c．．．閘極驅動積體電路
30、30a、30b、30c、30d．．．資料驅動積體電路
DR．．．顯示區域
NDR．．．非顯示區域
P．．．畫素區域
51．．．基板
60、60a、60b、60c．．．資料線
62、62a、62b、62c．．．資料聯絡線
70．．．資料驅動積體電路
110．．．基板
112．．．閘電極
114．．．閘極線
116．．．共同線
117．．．共同電極
118．．．閘極絕緣層
Tr．．．薄膜電晶體
120．．．半導體層
120a．．．主動層
120b．．．歐姆接觸層
132．．．源電極
130、130a、130b、130c、130d．．．資料線
134．．．汲電極
136、136a、136b、136c、136d．．．資料聯絡線
138．．．資料驅動積體電路
142．．．汲極接觸孔
144．．．共同接觸孔
150．．．畫素電極
152．．．第一導電圖案
154．．．連接部
CP1、CP2、CP3、CP4．．．電容器
210．．．第一基板
212．．．閘電極
214．．．閘極線
216．．．共同線
232．．．源電極
230、230a、230b、230c、230d．．．資料線
234．．．汲電極
236、236a、236b、236c、236d．．．資料聯絡線
238．．．資料驅動積體電路
242．．．汲極接觸孔
250．．．畫素電極
252．．．第一導電圖案
254．．．連接部
300．．．液晶顯示裝置
310．．．第一基板
312．．．閘電極
314．．．閘極線
318．．．閘極絕緣層
320．．．半導體層
320a．．．主動層
320b．．．歐姆接觸層
330、330a、330b、330c、330d．．．資料線
332．．．源電極
334．．．汲電極
336、336a、336b、336c、336d．．．資料聯絡線
338．．．資料驅動積體電路
340．．．鈍化層
342．．．汲極接觸孔
350．．．畫素電極
352、352a、352b、352c、352d．．．第一導電圖案
360．．．第二基板
362．．．黑色矩陣
364．．．彩色濾光片層
366．．．保護層
370．．．共同電極
380．．．液晶層
390．．．密封圖案
410．．．第一基板
414．．．閘極線
430、430a、430b、430c、430d．．．資料線
436、436a、436b、436c、436d．．．資料聯絡線
438．．．資料驅動積體電路
452‧‧‧導電圖案
490‧‧‧密封圖案
510‧‧‧第一基板
514‧‧‧閘極線
530、530a、530b、530c、530d‧‧‧資料線
538‧‧‧資料驅動積體電路
536、536a、536b、536c、536d‧‧‧資料聯絡線
552‧‧‧導電圖案
590‧‧‧密封圖案
第1圖所示係為習知技術液晶顯示裝置之陣列基板之平面圖；
第2圖所示係為習知技術陣列基板中具有鋸齒形狀之資料聯絡線之平面圖；
第3A圖所示係為本發明第一實施例之液晶顯示裝置之陣列基板之平面圖；
第3B圖所示係為第3A圖中一個畫素區域之平面放大圖；
第4圖所示係為沿第3B圖之線Ⅳ-Ⅳ之剖面圖；
第5圖所示係為沿第3A圖之線Ⅴ-Ⅴ之剖面圖；
第6A圖所示係為本發明第二實施例之液晶顯示裝置之陣列基板之平面圖；
第6B圖所示係為第6A圖中一個畫素區域之平面放大圖；
第7A圖至第7D圖所示係為沿第3B圖之線Ⅳ-Ⅳ之部件之製造製程之剖面圖；
第8A圖至第8D圖所示係為沿第3A圖之線Ⅴ-Ⅴ之部件之製造製程之剖面圖；
第9圖所示係為本發明第三實施例之液晶顯示裝置之剖面圖；
第10圖所示係為本發明第三實施例之液晶顯示裝置之陣列基板之平面圖；
第11圖所示係為本發明第四實施例之液晶顯示裝置之陣列基板之平面圖；以及
第12圖所示係為本發明第五實施例之液晶顯示裝置之陣列基板之平面圖。
110．．．基板
114．．．閘極線
116．．．共同線
Tr．．．薄膜電晶體
130、130a、130b、130c、130d．．．資料線
136、136a、136b、136c、136d．．．資料聯絡線
138．．．資料驅動積體電路
144．．．共同接觸孔
152．．．第一導電圖案
154．．．連接部
DR．．．顯示區域
NDR．．．非顯示區域
P．．．畫素區域
CP1、CP2、CP3、CP4．．．電容器

Claims (34)

  1. 一種液晶顯示裝置之陣列基板，包含：一閘極線，位於一基板上，該基板包含一顯示區域及位於該顯示區域周邊之一非顯示區域；一共同線，位於該基板上；一資料驅動積體電路，位於該非顯示區域中；第一及第二資料線，與該閘極線交叉以在該顯示區域中定義一畫素區域，該第一及第二資料線與該資料驅動積體電路之距離有所差別；第一及第二資料聯絡線，連接該資料驅動積體電路，該第一及第二資料聯絡線分別連接該第一及第二資料線；一薄膜電晶體，位於該畫素區域中，連接該閘極線與該第一及第二資料線其中之一；一畫素電極，位於該畫素區域中且連接該薄膜電晶體；以及一第一導電圖案，位於該非顯示區域中且連接該共同線，這樣一共同電壓被應用至該第一導電圖案，該第一導電圖案分別與該第一及第二資料聯絡線重疊以形成第一及第二電容器，其中該第二資料線比該第一資料線更接近該資料驅動積體電路，該第二電容器之電容大於該第一電容器之電容。
  2. 如請求項第1項所述之液晶顯示裝置之陣列基板，更包含一共 同電極，該共同電極包含連接該共同線之複數個共同分支，其中該畫素電極包含與該等共同分支交替排列之複數個畫素分支，該共同電極連接該共同線。
  3. 如請求項第1項所述之液晶顯示裝置之陣列基板，其中該第一導電圖案具有三角形狀。
  4. 如請求項第1項所述之液晶顯示裝置之陣列基板，其中該第一及第二資料聯絡線各自具有鋸齒形狀，該第一資料聯絡線之鋸齒形狀之數目小於該第二資料聯絡線之鋸齒形狀之數目。
  5. 如請求項第1項所述之液晶顯示裝置之陣列基板，更包含一連接部，從該第一導電圖案延伸且接觸該共同線。
  6. 如請求項第5項所述之液晶顯示裝置之陣列基板，更包含：一閘極絕緣層，位於該閘極線與該共同線上；以及一鈍化層，位於該第一及第二資料線以及該第一及第二資料聯絡線上，其中該鈍化層與該閘極絕緣層包含暴露該共同線之一接觸孔，該鈍化層上的該連接部透過該接觸孔接觸該共同線。
  7. 如請求項第1項所述之液晶顯示裝置之陣列基板，更包含：一閘極驅動積體電路，位於該非顯示區域中；第一及第二閘極聯絡線，連接該閘極驅動積體電路；以及一第二導電圖案，位於該非顯示區域中且連接該共同線，這樣一共同電壓被應用至該第二導電圖案，該第二導電圖案分別 與該第一及第二閘極聯絡線重疊以形成第三及第四電容器，其中該閘極線包含第一及第二閘極線，分別連接該第一及第二閘極聯絡線。
  8. 如請求項第7項所述之液晶顯示裝置之陣列基板，其中該第二閘極線比該第一閘極線更接近該閘極驅動積體電路，該第四電容器之電容大於該第三電容器之電容。
  9. 如請求項第1項所述之液晶顯示裝置之陣列基板，其中該畫素電極具有板狀，覆蓋該畫素區域。
  10. 一種液晶顯示裝置之陣列基板之製造方法，包含：形成一閘極線與一共同線於一基板上，該基板包含一顯示區域以及位於該顯示區域周邊之一非顯示區域；形成第一及第二資料線以及第一及第二資料聯絡線，該第一及第二資料線與該閘極線交叉以在該顯示區域中定義一畫素區域，該第一及第二資料聯絡線分別連接該第一及第二資料線；於該畫素區域中形成一薄膜電晶體，且連接該閘極線與該第一及第二資料線其中之一；形成一畫素電極與一第一導電圖案，該畫素電極位於該畫素區域中且連接該薄膜電晶體，該第一導電圖案位於該非顯示區域中且連接該共同線，這樣一共同電壓被應用至該第一導電圖案，該第一導電圖案分別與該第一及第二資料聯絡線重疊以形成第一及第二電容器；以及 於該非顯示區域中形成一資料驅動積體電路，且連接每一該第一及第二資料聯絡線，其中該第一及第二資料線與該資料驅動積體電路之距離有所差別，其中該第二資料線比該第一資料線更接近該資料驅動積體電路，該第二電容器之電容大於該第一電容器之電容。
  11. 如請求項第10項所述之液晶顯示裝置之陣列基板之製造方法，更包含形成一共同電極，該共同電極包含連接該共同線之複數個共同分支，其中該畫素電極包含與該共同分支交替排列之複數個畫素分支，該共同電極連接該共同線。
  12. 如請求項第10項所述之液晶顯示裝置之陣列基板之製造方法，其中該第一導電圖案具有三角形狀。
  13. 如請求項第10項所述之液晶顯示裝置之陣列基板之製造方法，其中該第一及第二資料聯絡線各自具有鋸齒形狀，該第一資料聯絡線之鋸齒形狀之數目小於該第二資料聯絡線之鋸齒形狀之數目。
  14. 如請求項第10項所述之液晶顯示裝置之陣列基板之製造方法，更包含形成一連接部，從該第一導電圖案延伸且接觸該共同線。
  15. 如請求項第14項所述之液晶顯示裝置之陣列基板之製造方法，更包含： 於該閘極線與該共同線上形成一閘極絕緣層；於該第一及第二資料線以及該第一及第二資料聯絡線上形成一鈍化層；以及形成一接觸孔穿透該鈍化層與該閘極絕緣層，以暴露該共同線，其中該鈍化層上的該連接部藉由該接觸孔接觸該共同線。
  16. 如請求項第10項所述之液晶顯示裝置之陣列基板之製造方法，更包含：形成第一及第二閘極聯絡線；在該非顯示區域中形成一第二導電圖案且連接該共同線，這樣一共同電壓被應用至該第二導電圖案，該第二導電圖案分別與該第一及第二閘極聯絡線重疊以形成第三及第四電容器；以及在該非顯示區域中形成一閘極驅動積體電路且連接至每一第一及第二閘極聯絡線，其中該閘極線包含分別連接該閘極聯絡線之第一及第二閘極線。
  17. 如請求項第16項所述之液晶顯示裝置之陣列基板之製造方法，其中該第二閘極線比該第一閘極線更接近該閘極驅動積體電路，該第四電容器之電容大於該第三電容器之電容。
  18. 如請求項第10項所述之液晶顯示裝置之陣列基板之製造方 法，其中該畫素電極具有板狀，覆蓋該畫素區域。
  19. 一種液晶顯示裝置，包含：一閘極線，位於一第一基板上，該第一基板包含一顯示區域以及位於該顯示區域周邊之一非顯示區域；一資料驅動積體電路，位於該非顯示區域中；第一及第二資料線，與該閘極線交叉以在該顯示區域中定義一畫素區域，並且與該資料驅動積體電路之距離有所差別；第一及第二資料聯絡線，連接該資料驅動積體電路，該第一及第二資料聯絡線分別連接該第一與第二資料線；一薄膜電晶體，位於該畫素區域中，連接該閘極線以及該第一及第二資料線其中之一；一畫素電極，位於該畫素區域中，且連接該薄膜電晶體；一第一導電圖案，位於該非顯示區域中，且分別與該第一及第二資料聯絡線重疊以形成第一及第二電容器；一共同電極，位於正對該第一基板之一第二基板上且覆蓋該顯示區域及該非顯示區域；一密封圖案，位於該非顯示區域中且接觸該共同電極及該第一導電圖案，該密封圖案具有導電特性；以及一液晶層，位於該第一與第二基板之間，其中該第二資料線比該第一資料線更接近該資料驅動積體電路，該第二電容器之電容大於該第一電容器之電容。
  20. 如請求項第19項所述之液晶顯示裝置，其中該第一導電圖案包含分別對應第一及第二資料聯絡線之第一及第二導電子圖案，該第二導電子圖案之平面面積比該第一導電子圖案大。
  21. 如請求項第19項所述之液晶顯示裝置，其中該第一導電圖案具有三角形狀或矩形形狀。
  22. 如請求項第19項所述之液晶顯示裝置，其中每一該第一及第二資料聯絡線具有鋸齒形狀，該第一資料聯絡線之鋸齒形狀之數目小於該第二資料聯絡線之鋸齒形狀之數目。
  23. 如請求項第19項所述之液晶顯示裝置，其中該密封圖案包含複數個導電球。
  24. 如請求項第19項所述之液晶顯示裝置，更包含：一閘極驅動積體電路，位於該非顯示區域中且位於該第一基板上；第一及第二閘極聯絡線，連接該閘極驅動積體電路；以及一第二導電圖案，位於該非顯示區域中且與分別該第一及第二閘極聯絡線重疊以形成第三及第四電容器，其中該閘極線包含分別連接該第一及第二閘極聯絡線之第一及第二閘極線。
  25. 如請求項第24項所述之液晶顯示裝置，其中該第二閘極線比該第一閘極線更接近該閘極驅動積體電路，該第四電容器之電容大於該第三電容器之電容。
  26. 如請求項第19項所述之液晶顯示裝置，更包含一共同線，位於該非顯示區域中且位於該第一基板上，其中該密封圖案之一端接觸該共同線與該第一導電圖案兩者，該密封圖案之另一端接觸該共同電極。
  27. 一種液晶顯示裝置之製造方法，包含：在一第一基板上形成一閘極線，該第一基板包含一顯示區域以及位於該顯示區域周邊之一非顯示區域；形成第一及第二資料線，與該閘極線交叉以在該顯示區域中定義一畫素電極；形成第一及第二資料聯絡線，分別連接該第一及第二資料線；在該畫素區域中形成一薄膜電晶體，連接該閘極線與該第一及第二資料線其中之一；形成一畫素電極與一第一導電圖案，該畫素電極位於該畫素區域中且連接該薄膜電晶體，該第一導電圖案位於該非顯示區域中且分別與該第一及第二資料聯絡線重疊以形成第一及第二電容器；在該非顯示區域中形成一資料驅動積體電路且連接每一該第一及第二資料聯絡線；在一第二基板上形成一共同電極且覆蓋該顯示區域及該非顯示區域； 形成具有導電特性之一密封圖案，該密封圖案位於該第一基板之該非顯示區域及該第二基板中；接合該第一及第二基板，這樣該密封圖案接觸該共同電極及該第一導電圖案；以及在該第一及第二基板之間形成一液晶層，其中該第一及第二資料與該資料驅動積體電路之距離有所差別，其中該第二資料線比該第一資料線更接近該資料驅動積體電路，該第二電容器之電容大於該第一電容器之電容。
  28. 如請求項第27項所述之液晶顯示裝置之製造方法，其中該第一導電圖案包含分別對應該第一及第二資料聯絡線之第一及第二導電子圖案，該第二導電子圖案之平面面積大於該第一導電子圖案。
  29. 如請求項第27項所述之液晶顯示裝置之製造方法，其中該第一導電圖案具有三角形狀或矩形形狀。
  30. 如請求項第27項所述之液晶顯示裝置之製造方法，其中每一該第一及第二資料聯絡線具有鋸齒形狀，該第一資料聯絡線之鋸齒形狀之數目小於該第二資料聯絡線之鋸齒形狀之數目。
  31. 如請求項第27項所述之液晶顯示裝置之製造方法，其中該密封圖案包含複數個導電球。
  32. 如請求項第27項所述之液晶顯示裝置之製造方法，更包含： 形成第一及第二閘極聯絡線；形成一第二導電圖案，位於該非顯示區域中且分別與該第一及第二閘極聯絡線重疊以形成第三及第四電容器；以及形成一閘極驅動積體電路，位於該非顯示區域中且連接每一該第一及第二閘極聯絡線，其中該閘極線包含第一及第二閘極線，分別連接該第一及第二閘極聯絡線。
  33. 如請求項第32項所述之液晶顯示裝置之製造方法，其中該第二閘極線比該第一閘極線更接近該閘極驅動積體電路，該第四電容器之電容大於該第三電容器之電容。
  34. 如請求項第27項所述之液晶顯示裝置之製造方法，更包含形成一共同線，位於該非顯示區域中且位於該第一基板上，該密封圖案之一端接觸該共同線及該第一導電圖案兩者，該密封圖案之另一端接觸該共同電極。
TW099114705A 2009-10-27 2010-05-07 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法 TWI447499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090102511A KR101593099B1 (ko) 2009-10-27 2009-10-27 액정표시장치용 어레이 기판 및 그 제조방법
KR1020090103528A KR101593103B1 (ko) 2009-10-29 2009-10-29 액정표시장치

Publications (2)

Publication Number Publication Date
TW201115244A TW201115244A (en) 2011-05-01
TWI447499B true TWI447499B (zh) 2014-08-01

Family

ID=43898142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114705A TWI447499B (zh) 2009-10-27 2010-05-07 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法

Country Status (3)

Country Link
US (2) US8558958B2 (zh)
CN (1) CN102053434B (zh)
TW (1) TWI447499B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101757722B1 (ko) * 2010-08-09 2017-07-17 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
WO2012157724A1 (ja) * 2011-05-18 2012-11-22 シャープ株式会社 アレイ基板、表示装置、液晶パネルおよび液晶表示装置
KR101920761B1 (ko) 2011-12-26 2018-11-22 엘지디스플레이 주식회사 평판 디스플레이장치 어레이 기판 및 이를 포함하는 평판 디스플레이장치
KR102020353B1 (ko) * 2013-03-20 2019-11-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10394094B2 (en) * 2013-04-25 2019-08-27 Sharp Kabushiki Kaisha Display device
US9204532B2 (en) * 2013-07-05 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Fanout line structure of array substrate and display panel
CN103309069B (zh) * 2013-07-05 2016-09-21 深圳市华星光电技术有限公司 阵列基板的扇出线结构及显示面板
JP6105729B2 (ja) * 2013-07-19 2017-03-29 堺ディスプレイプロダクト株式会社 表示パネル及び表示装置
JP6106749B2 (ja) 2013-07-19 2017-04-05 堺ディスプレイプロダクト株式会社 表示パネル及び表示装置
KR102129336B1 (ko) * 2013-10-24 2020-07-03 삼성디스플레이 주식회사 표시 장치 및 멀티 패널 표시 장치
CN103761947B (zh) * 2013-12-26 2017-10-17 深圳市华星光电技术有限公司 调整白平衡的方法、液晶显示器的制造方法及液晶显示器
CN104134406A (zh) * 2014-07-17 2014-11-05 京东方科技集团股份有限公司 布线板、柔性显示屏及显示装置
KR20160015479A (ko) * 2014-07-30 2016-02-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN104166284B (zh) * 2014-08-27 2018-01-09 深圳市华星光电技术有限公司 液晶显示面板及其扇形区域
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
KR20160053243A (ko) * 2014-10-31 2016-05-13 삼성디스플레이 주식회사 디스플레이 장치
CN104503171B (zh) * 2014-12-19 2017-06-06 深圳市华星光电技术有限公司 一种液晶显示面板
CN104637409B (zh) * 2014-12-26 2017-08-15 小米科技有限责任公司 窄边框及配置有窄边框的显示器
CN104640390B (zh) 2014-12-26 2017-10-10 小米科技有限责任公司 窄边框及配置有窄边框的显示器
CN104730792B (zh) 2015-04-08 2017-05-17 合肥京东方光电科技有限公司 一种阵列基板和显示装置
CN106154673A (zh) * 2015-04-15 2016-11-23 元太科技工业股份有限公司 显示面板及其制作方法
KR102275190B1 (ko) 2015-04-20 2021-07-12 삼성디스플레이 주식회사 표시 장치
KR102378551B1 (ko) 2015-06-25 2022-03-25 삼성디스플레이 주식회사 표시 장치
KR102481377B1 (ko) * 2015-08-13 2022-12-27 삼성디스플레이 주식회사 어레이 기판
US20170221930A1 (en) * 2016-01-28 2017-08-03 Shenzhen China Star Optoelectronics Technology Co. , Ltd. Thin film transistor array substrate and method for manufacturing the same
KR102483894B1 (ko) * 2016-04-05 2023-01-02 삼성디스플레이 주식회사 표시 장치
CN106226963B (zh) * 2016-07-27 2021-04-30 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN106057166A (zh) * 2016-08-16 2016-10-26 武汉华星光电技术有限公司 数据驱动器及液晶显示装置
CN108073003B (zh) * 2016-11-09 2020-08-18 元太科技工业股份有限公司 显示面板、像素阵列衬底与线路阵列结构
JP6762852B2 (ja) * 2016-11-11 2020-09-30 株式会社ジャパンディスプレイ タッチ検出装置およびこれを備える表示装置
WO2018111341A1 (en) * 2016-12-15 2018-06-21 Ecolab Usa Inc. Peroxyformic acid compositions for membrane filtration cleaning in energy services
KR20180074905A (ko) 2016-12-23 2018-07-04 엘지디스플레이 주식회사 협 베젤 표시장치
CN106711180B (zh) * 2016-12-29 2019-09-27 上海天马有机发光显示技术有限公司 显示面板、显示装置及显示面板制作方法
KR20180079550A (ko) * 2016-12-30 2018-07-11 엘지디스플레이 주식회사 표시패널
CN106782414B (zh) * 2017-02-27 2019-11-26 武汉华星光电技术有限公司 一种goa驱动面板
CN106896598A (zh) * 2017-02-27 2017-06-27 武汉华星光电技术有限公司 一种goa驱动面板
CN106802522B (zh) * 2017-03-10 2019-08-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及显示面板
KR102500553B1 (ko) * 2018-02-12 2023-02-20 삼성디스플레이 주식회사 표시 장치
CN108227327A (zh) * 2018-02-28 2018-06-29 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치
CN108919578A (zh) * 2018-06-22 2018-11-30 惠科股份有限公司 显示面板及其应用的显示装置
KR20200017012A (ko) * 2018-08-07 2020-02-18 삼성디스플레이 주식회사 표시 장치
KR102636630B1 (ko) * 2018-12-28 2024-02-13 엘지디스플레이 주식회사 표시 장치
CN111613606B (zh) * 2019-02-22 2022-05-10 群创光电股份有限公司 显示装置
CN110007498A (zh) * 2019-05-07 2019-07-12 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及显示装置
CN111583865B (zh) * 2020-06-12 2021-11-26 京东方科技集团股份有限公司 显示面板、显示装置及开关器件的沟道宽长比的确定方法
CN214041947U (zh) * 2020-12-11 2021-08-24 京东方科技集团股份有限公司 一种阵列基板和显示面板
CN113066807A (zh) * 2021-03-24 2021-07-02 京东方科技集团股份有限公司 显示面板、制备方法、电子设备以及显示装置
KR20220138701A (ko) 2021-04-06 2022-10-13 삼성전자주식회사 스파이더 라우팅을 포함하는 이미지 센서

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179333A1 (en) * 2000-01-31 2003-09-25 Jong-Sung Kim In-plane switching LCD panel
TW200513765A (en) * 2003-06-27 2005-04-16 Samsung Electronics Co Ltd Contact structure of conductive films and thin film transistor array panel including the same
US6933997B2 (en) * 2002-12-31 2005-08-23 Lg. Philips Lcd Co., Ltd. Liquid crystal display device and array substrate for the same
US20050259206A1 (en) * 2004-05-24 2005-11-24 Lg.Philips Lcd Co. Ltd. Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
JP2007052263A (ja) * 2005-08-18 2007-03-01 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2009237280A (ja) * 2008-03-27 2009-10-15 Mitsubishi Electric Corp 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4137811B2 (ja) * 1995-09-14 2008-08-20 株式会社日立製作所 アクティブマトリクス型液晶表示装置
US5767929A (en) * 1995-09-21 1998-06-16 Advanced Display Inc. Liquid crystal display apparatus with shorting ring
JP2003066486A (ja) * 2001-08-20 2003-03-05 Samsung Electronics Co Ltd 液晶表示装置と液晶表示装置用光照射装置
KR101201068B1 (ko) * 2005-12-20 2012-11-14 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR20080050822A (ko) * 2006-12-04 2008-06-10 엘지디스플레이 주식회사 액정표시장치
JP4539709B2 (ja) * 2007-11-07 2010-09-08 エプソンイメージングデバイス株式会社 表示装置
KR101427584B1 (ko) * 2008-01-22 2014-08-08 삼성디스플레이 주식회사 표시 장치
TW201003269A (en) * 2008-07-04 2010-01-16 Au Optronics Corp Liquid crystal display panel and pixel structure thereof
KR101295878B1 (ko) * 2008-10-30 2013-08-12 엘지디스플레이 주식회사 액정표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179333A1 (en) * 2000-01-31 2003-09-25 Jong-Sung Kim In-plane switching LCD panel
US6933997B2 (en) * 2002-12-31 2005-08-23 Lg. Philips Lcd Co., Ltd. Liquid crystal display device and array substrate for the same
TW200513765A (en) * 2003-06-27 2005-04-16 Samsung Electronics Co Ltd Contact structure of conductive films and thin film transistor array panel including the same
US20050259206A1 (en) * 2004-05-24 2005-11-24 Lg.Philips Lcd Co. Ltd. Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
JP2007052263A (ja) * 2005-08-18 2007-03-01 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2009237280A (ja) * 2008-03-27 2009-10-15 Mitsubishi Electric Corp 表示装置

Also Published As

Publication number Publication date
US20110096258A1 (en) 2011-04-28
US20140009714A1 (en) 2014-01-09
CN102053434B (zh) 2012-08-22
US8558958B2 (en) 2013-10-15
CN102053434A (zh) 2011-05-11
US9134583B2 (en) 2015-09-15
TW201115244A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
TWI447499B (zh) 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法
US10503036B2 (en) Liquid crystal display
US6914641B2 (en) Liquid crystal display devices and manufacturing method thereof
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US7480025B2 (en) Array substrate for a liquid crystal display device and manufacturing method of the same
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US8013970B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US8400604B2 (en) Array substrate for IPS-mode LCD device being capable of preventing wavy noise
US8357936B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8355088B2 (en) Thin film transistor array panel for liquid crystal display having pixel electrode overlaping data and gate lines with different widths and areas
US8363190B2 (en) Liquid crystal display device and method of fabricating the same
US8130351B2 (en) Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
US20040066483A1 (en) Array substrate of liquid crystal display device and method of fabricating the same
US20040227889A1 (en) Liquid crystal display and thin film transistor array panel therefor
US8451410B2 (en) Array substrate for wide viewing angle liquid crystal display device and mehod of manufacturing the same
KR20110045804A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20130075528A (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
US20020171796A1 (en) Array substrate for an in-plane switching mode liquid crystal display device and a fabricating method thereof
US6734049B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
US8218116B2 (en) Liquid crystal display panel and manufacturing method thereof
JP2003107508A (ja) マルチドメイン垂直配向型液晶ディスプレイ
KR101593103B1 (ko) 액정표시장치
US20090174635A1 (en) Liquid crystal display