CN104637409B - 窄边框及配置有窄边框的显示器 - Google Patents

Abstract

本公开揭示了一种窄边框及配置有窄边框的显示器，属于显示屏领域。所述显示器的窄边框包括：所述窄边框包括等长的像素数据线、行控制逻辑线以及自定义集成电路芯片；所述自定义集成电路芯片的长度大于标准集成电路芯片的长度；所述自定义集成电路芯片上连接有所述像素数据线和所述行控制逻辑线。通过将标准集成电路芯片替换为更细更长的自定义集成电路芯片，使得像素数据线和行控制逻辑线在横向上的走线更为分散，从而减少对走线高度的占用；因此解决了相关技术中边框较宽的问题；达到了可以使显示器边框窄化的效果。

Description

窄边框及配置有窄边框的显示器

本申请要求于2014年12月26日提交中国专利局、申请号为201410832076.0、发明名称为“窄边框及配置有窄边框的显示器”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本公开涉及显示屏领域，特别涉及一种窄边框及配置有窄边框的显示器。

背景技术

随着显示器分辨率越来越大，为了尽可能的降低显示器边框的占用，各个生产厂商均致力于窄化显示器的边框。

相关边框设计中已经实现了对显示器的上边框、左边框和右边框的窄化，但由于显示器的下边框中通常需要布置有控制显示器显示的集成电路芯片(简称：IC，全称：integrated circuit)、软性电路板焊接(即FPC bonding)以及像素数据线(通常称为source线)和行控制逻辑线(简称：GIP，全称：Gate In Panel)线，且集成电路芯片、软性电路板焊接以及像素数据线和行控制逻辑线的走线均受到制程工艺的影响，因此导致了目前的显示器的下边框通常比较宽。

发明内容

为了解决相关技术中的问题，本公开提供一种窄边框及配置有窄边框的显示器。所述技术方案如下：

根据本公开实施例的第一方面，提供一种显示器的窄边框，所述窄边框包括等长的像素数据线、行控制逻辑线以及自定义集成电路芯片；

所述自定义集成电路芯片的长度大于标准集成电路芯片的长度；

所述自定义集成电路芯片与所述像素数据线和所述行控制逻辑线连接；

所述自定义集成电路芯片的宽度小于所述标准集成电路芯片的宽度。

根据本公开实施例的第二方面，提供一种配置有窄边框的显示器，所述显示器包括显示屏和第一方面所述的窄边框。

本公开的实施例提供的技术方案可以包括以下有益效果：

通过将标准集成电路芯片替换为更细更长的自定义集成电路芯片，使得像素数据线和行控制逻辑线在横向上的走线更为分散，从而减少对走线高度的占用；因此解决了相关技术中边框较宽的问题；达到了可以使显示器边框窄化的效果。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并于说明书一起用于解释本公开的原理。

图1是根据一示例性实施例示出的一种显示器中较宽边框的示意图；

图2A是根据一示例性实施例示出的一种显示器中窄边框的正面示意图；

图2B是根据一示例性实施例示出的图2A所示窄边框像素数据线和行控制逻辑线按照一层走线排布的立体示意图；

图2C是根据一示例性实施例示出的图2A所示窄边框放大后的侧剖面示意图；

图2D是根据一示例性实施例示出的图2A所示窄边框中像素数据线和行控制逻辑线按照两层走线排布的示意图；

图2E是根据一示例性实施例示出的图2D所示窄边框的立体示意图；

图2F是根据一示例性实施例示出的图2D所示窄边框放大后的侧剖面示意图；

图3A是根据另一示例性实施例示出的一种显示器中窄边框的正面示意图；

图3B是根据一示例性实施例示出的图3A所示窄边框放大后的侧剖面示意图；

图3C是根据一示例性实施例示出的图3A所示窄边框中像素数据线和行控制逻辑线按照两层走线排布的示意图；

图3D是根据一示例性实施例示出的图3C所示窄边框放大后的侧剖面示意图；

图4是根据一示例性实施例示出的一种配置有窄边框的显示器的示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。文中所讲的“窄边框”通常指显示器被窄化后的下边框，显示器至少包括显示屏和下边框。

请参见图1所示，其根据一示例性实施例示出的一种显示器中较宽边框的示意图。图1中所示的边框通常为显示器的下边框，在图1所示的边框中，标准集成电路芯片10的宽度为C，长度为A，该边框中还包含有像素数据线12和行控制逻辑线14，通常行控制逻辑线14的数量远少于像素数据线12，且像素数据线12对同步的要求比较高，因此需要着重考虑像素数据线12布线对边框高度的占用。对于a硅和铟镓锌氧化物(简称：igzo，全称：indiumgallium zinc oxide)材质的高清显示屏来说，每根像素数据线12和每根行控制逻辑线14都与标准集成电路芯片10的管脚相连，以分辨率为1280*1024的显示屏来讲，由于每个像素点在列向上均由三个晶体管(分别对应红、绿、蓝三种颜色)组成，且每一列需要一条像素数据线，因此需要有1280*3＝3840根像素数据线在有限的宽度内进行布线，即便是低温多晶硅技术(简称：LTPs，全称：Low Temperature Poly-silicon)具备mux电路，也需要大约1280根像素数据线。所以，从有限的长度A连接到显示屏面板内的像素数据线端需要占用一定的高度。此外，显示屏进行显示时还需要保证像素数据线12所连接的像素点能够在显示时保持同步，也即需要将这些像素数据线12做成等长，这样就不得不占用更高的高度B，所以显示器的下边框就比较宽。

为了尽可能的减少显示器的下边框的宽度，可以将图1中的标准集成电路芯片10变更为更长更细的自定义集成电路芯片，具体布置有自定义集成电路芯片的窄边框可以参见图2A至图2F以及图3A至图3D所示。

图2A是根据一示例性实施例示出的一种显示器中窄边框的正面示意图，在图2A中，该窄边框包括自定义集成电路芯片20、等长的像素数据线22和行控制逻辑线24，自定义集成电路芯片20的长度D大于图1中标准集成电路芯片10的长度A。也即，自定义集成电路芯片20更长于标准集成电路芯片10。

在本实施例中，将自定义集成电路芯片20的排布方向设置为第一种排布方式，第一种排布方式为：自定义集成电路芯片的长和宽形成的面与窄边框所在面平行。图2A中，自定义集成电路芯片20的长D和宽F所形成的面与窄边框所在面平行。请参见图2B，其是根据一示例性实施例示出的图2A所示窄边框像素数据线和行控制逻辑线按照一层走线排布的立体示意图，自定义集成电路芯片20的长D和宽F所形成的面与窄边框所在面平行，自定义集成电路芯片20的厚H所在的线垂直于窄边框所在面。

请进一步参见图2C所示，其是根据一示例性实施例示出的图2A所示窄边框放大后的侧剖面示意图，可见自定义集成电路芯片20的长和宽F所形成的面与窄边框所在面平行，自定义集成电路芯片20的厚H所在的线垂直于窄边框所在面，其中窄边框所在面与所在显示器上显示屏所在的面相同或平行。

为了使得自定义集成电路芯片20可以替换掉标准集成电路芯片10，自定义集成电路芯片20需要完成标准集成电路芯片10可以完成的所有功能，因此自定义集成电路芯片20上布局的电路等同于标准集成电路芯片上布局的电路。也即，自定义集成电路芯片20中布局的电路的功能等同于标准集成电路芯片10中布局的电路的功能。

由于在自定义集成电路芯片20中布局的电路的功能等同于标准集成电路芯片10中布局的电路的功能时，自定义集成电路芯片20中的元器件的种类和数量通常与标准集成电路芯片10中元器件的种类和数量相同，而布局的电路中元器件所占用的布线面积是固定的，因此自定义集成电路芯片20的面积通常等于标准集成电路芯片10的面积。

又由于自定义集成电路芯片20的长度D大于标准集成电路芯片10的长度A，因此自定义集成电路芯片20的宽度F小于标准集成电路芯片10的宽度C。

也就是说自定义集成电路芯片20的面积D*F等于标准集成电路芯片10的面积A*C。

显然，只要制程工艺允许，在自定义集成电路芯片20的宽度F所能允许的最小宽度的情况下，可以尽可能的拉长自定义集成电路芯片20的长度D，以最大可能性的降低布线高度，即图2A中的布线高度E1小于图1中的布线高度B。

自定义集成电路芯片20与像素数据线22和行控制逻辑线24连接，且自定义集成电路芯片20用于同时向连接的所有像素数据线22发送信号。

可选的，自定义集成电路芯片20上侧的管脚均匀排布，且这些管脚与像素数据线22和行控制逻辑线24一一对应连接。一般的，自定义集成电路芯片20上侧的管脚的数量与像素数据线22和行控制逻辑线24的数量相同，显然，根据实际需要，自定义集成电路芯片20的上侧还可以设置其他用途的管脚，这种易于思及的方案不应当用于限制本实施例所要保护的范围。

此外，由于自定义集成电路芯片20上侧的管脚通常是均匀排布的，且这些管脚与像素数据线22和行控制逻辑线24是一一对应的，因此可以尽可能地降低对自定义集成电路芯片20上侧用于对像素数据线22和行控制逻辑线24进行布线的区域的浪费，使得像素数据线22和行控制逻辑线24尽可能的均匀布局，以最大化的减少图2A中的布线高度E1。

在一种可能的实现方式中，由于显示屏中对像素点的显示有一定的要求，即需要这些像素点同时显示或同时关闭显示，因此像素点对时效具有很高的要求，也因此像素数据线22的长度需要设置为等长。而受到自定义集成电路芯片20和像素数据线22所要接入的面板中像素数据端之间的相对位置的限制，有些像素数据线22可以拉直布线，而有些像素数据线22需要弯曲布线。弯曲布线尤其占用布线的空间，而将自定义集成电路芯片20设置的比较长时，可以减少弯曲布线的程度，因此可以减少布线占用的布线高度。

由于自定义集成电路芯片20比标准集成电路芯片10更长，从而可以更为分散的连接像素数据线22和行控制逻辑线24，也即提高了像素数据线22和行控制逻辑线24所占的布线宽度，而在布线面积(像素数据线22和行控制逻辑线24布线所占用的面积)一定的情况下，可以减少像素数据线22和行控制逻辑线24所占的布线高度，也即图2A中的布线高度E1小于图1中的布线高度B。

由上可知，第一，自定义集成电路芯片20的宽度F小于图1中标准集成电路芯片10的宽度C，因此在一定程度上窄化了显示器的下边框；第二，自定义集成电路芯片20的长度D大于图1中标准集成电路芯片10的长度A，从而拉长了像素数据线22和行控制逻辑线24的布线，使得像素数据线22和行控制逻辑线24可以占用更多的宽度占用进行布线，从而减少了对布线所占用的高度，也即图2A中的布线高度E1小于图1中的布线高度B，因此也在一定程度上窄化了显示器的下边框。

一种可能的实现方式中，为了进一步的减少下边框的高度，还可以将与自定义集成电路芯片连接的各条像素数据线和行控制逻辑线按照两层或两层以上的排布方式与显示屏上的对应端口连接。

在图2B中，与自定义集成电路芯片20连接的各条像素数据线22和行控制逻辑线24是按照一层的排布方式与显示屏上的对应端口26连接的，也即，所有像素数据线22和行控制逻辑线24均位于同一层面上。而由于像素数据线22的数量过多，为了能够进一步减少这些像素数据线22对下边框高度的占用，还可以将像素数据线22和行控制逻辑线24中的前一种或全部两种分别排布在至少两个层面上。比如，像素数据线22和行控制逻辑线24中的一部分均匀排布在第一层面上并与显示屏上的对应端口26连接，将像素数据线22和行控制逻辑线24中的另一部分均匀排布在第二层面上并与显示屏上的对应端口26连接。

请参见图2D所示，其是根据一示例性实施例示出的图2A所示窄边框中像素数据线和行控制逻辑线按照两层走线排布的示意图。在图2D中，像素数据线22和行控制逻辑线24中用实线表示的线路位于第一层面上，用虚线表示的线路位于第二层面上。为了更容易展示两个层面，请参见图2E所示，其是根据一示例性实施例示出的图2D所示窄边框的立体示意图，像素数据线22和行控制逻辑线24中用实线表示的线路与用虚线表示的线路分别位于两个层面上，但自定义集成电路芯片20(包括长度D和宽度F)以及其上的管脚均与图2A和图2B中的相同。

请进一步参见图2F所示，其是根据一示例性实施例示出的图2D所示窄边框放大后的侧剖面示意图，分别位于两个层面上的像素数据线22和行控制逻辑线24均连接于自定义集成电路芯片20和显示屏上的对应端口，自定义集成电路芯片20的长和宽F所形成的面仍旧与窄边框所在面平行，自定义集成电路芯片20的厚H所在的线仍旧垂直于窄边框所在面。

结合图2B和图2E可知，图2B中各个像素数据线22和行控制逻辑线24位于同一个层面上进行走线，而图2E中各个像素数据线22和行控制逻辑线24位于两个层面上进行走线，由于各个像素数据线22和行控制逻辑线24位于两个层面上进行走线时，可以占用下边框的厚度，且可以减少同一个层面上线路的数量，从而可以减少同一个层面对布局面积的占用，在每个层面的宽度不变的情况下，线路可以减少对每个层面的高度的占用，也即减少了对下边框高度的占用，从而进一步窄化了下边框，即图2D中高度E2小于图2A中的高度E1。

综上所述，本公开实施例提供的显示器的窄边框，通过将标准集成电路芯片替换为更细更长的自定义集成电路芯片，使得像素数据线和行控制逻辑线在横向上的走线更为分散，从而减少对走线高度的占用；因此解决了相关技术中边框较宽的问题；达到了可以使显示器边框窄化的效果。

在一种可选的实现方式中，为了尽可能的缩小自定义集成电路芯片的宽度对显示器下边框宽度的占用，以进一步窄化显示器的下边框，在设计显示器的下边框时，还可以将自定义集成电路芯片的排布方向设置为第二种排布方式，第二种排布方式为：自定义集成电路芯片的长和宽形成的面与窄边框所在面垂直。也就是说，自定义集成电路芯片垂直于显示屏所在的面进行设置，也即自定义集成电路芯片的宽度对显示器下边框的厚度进行占用，而自定义集成电路芯片的厚度对显示器下边框的宽度进行占用。

请参见图3A所示，其是根据另一示例性实施例示出的一种显示器中窄边框的正面示意图，图3A中自定义集成电路芯片20垂直于显示屏所在的面进行设置，也即自定义集成电路芯片20与图1中的基准集成电路芯片10成90°设置。由于自定义集成电路芯片20的厚度H远小于自定义集成电路芯片20的宽度F，因此可以窄化显示器的下边框。为了更容易理解图3A与图2A的区别，请进一步参见图3B所示，其是根据一示例性实施例示出的图3A所示窄边框放大后的侧剖面示意图。在图3B中，自定义集成电路芯片20的厚度H占用下边框的高度，自定义集成电路芯片20的宽度F占用下边框的厚度，结合图3B和图2B可知，自定义集成电路芯片20的厚度H远小于自定义集成电路芯片20的宽度F，因此可以减少自定义集成电路芯片20对下边框高度的占用，窄化了显示器的下边框，也即图3A中的布线高度E3小于图2A中的布线高度E1。

同样的，在根据图3A所示对自定义集成电路芯片20进行排布时，为了进一步地减少下边框的高度，还可以将与自定义集成电路芯片20连接的各条像素数据线22和行控制逻辑线24按照两层或两层以上的排布方式与显示屏上的对应端口连接。

在图3A中，与自定义集成电路芯片20连接的各条像素数据线22和行控制逻辑线24是按照一层的排布方式与显示屏上的对应端口连接，也即，所有像素数据线和行控制逻辑线均位于同一层面上。而由于像素数据线的数量过多，为了能够进一步减少这些像素数据线对下边框高度的占用，还可以将像素数据线和行控制逻辑线中的前一种或全部两种分别排布在至少两个层面上。比如，像素数据线和行控制逻辑线中的一部分均匀排布在第一层面上并与显示屏上的对应端口连接，将像素数据线和行控制逻辑线中的另一部分均匀排布在第二层面上并与显示屏上的对应端口连接。

请参见图3C所示，其是根据一示例性实施例示出的图3A所示窄边框中像素数据线和行控制逻辑线按照两层走线排布的示意图。在图3C中，像素数据线22和行控制逻辑线24中用实线表示的线路位于第一层面上，用虚线表示的线路位于第二层面上。为了更容易展示两个层面，请进一步参见图3D所示，其是根据一示例性实施例示出的图3C所示窄边框放大后的侧剖面示意图，分别位于两个层面上的像素数据线22和行控制逻辑线24均连接于自定义集成电路芯片20和显示屏上的对应端口。

结合图3B和图3D可知，图3B中各个像素数据线22和行控制逻辑线24位于同一个层面上进行走线，而图3D中各个像素数据线22和行控制逻辑线24位于两个层面上进行走线，由于各个像素数据线22和行控制逻辑线24位于两个层面上进行走线时，可以占用下边框的厚度，且可以减少同一个层面上线路的数量，从而可以减少同一个层面对布局面积的占用，在每个层面的宽度不变的情况下，线路可以减少对每个层面的高度的占用，也即减少了对下边框高度的占用，从而进一步窄化了下边框，即图3C中高度E4小于图3A中的高度E3，且图3C中高度E4还小于图2D中的高度E2，图3C中高度E4还小于图2A中的高度E1。

需要补充说明的是，图3A中所示的下边框的构造(包括长度D和宽度F)除了自定义集成电路芯片的排布方向与图2A中的不同之外，其余适用于图2A中的构造均适用于图3A中，具体的构造均可以参见对图2A的描述，这里就不再赘述。

综上所述，本公开实施例提供的显示器的窄边框，通过将标准集成电路芯片替换为更细更长的自定义集成电路芯片，使得像素数据线和行控制逻辑线在横向上的走线更为分散，从而减少对走线高度的占用；因此解决了相关技术中边框较宽的问题；达到了可以使显示器边框窄化的效果。

图4是根据一示例性实施例示出的一种配置有窄边框的显示器的示意图，在图中，该显示器包括显示屏420和窄边框440，其中的窄边框440为图2A至图2F，或图3A至图3D中示出的窄边框，具体可以参见对图2A至图2F，或图3A至图3D的描述，这里就不再赘述。

综上所述，本公开实施例提供的配置有窄边框的显示器，通过将标准集成电路芯片替换为更细更长的自定义集成电路芯片，使得像素数据线和行控制逻辑线在横向上的走线更为分散，从而减少对走线高度的占用；因此解决了相关技术中边框较宽的问题；达到了可以使显示器边框窄化的效果。

还需要补充说明的是，本公开各个实施例中在描述自定义集成电路芯片中的“长”、“宽”和“厚”时，均基于上述各个附图中所示，同一个自定义集成电路芯片中的长度值大于宽度值，且宽度值大于厚度值。本公开各个实施例中自定义集成电路芯片中的“长”、“宽”和“厚”仅用于方便描述，并不用于限定本公开的保护范围。在实际应用中，还可以将自定义集成电路芯片中的“长”称为“宽”，将自定义集成电路芯片中的“宽”称为“高”等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (6)

1.一种显示器的窄边框，其特征在于，所述窄边框包括等长的像素数据线、行控制逻辑线以及自定义集成电路芯片；

所述自定义集成电路芯片的长度大于标准集成电路芯片的长度；

所述自定义集成电路芯片与所述像素数据线和所述行控制逻辑线连接；

所述自定义集成电路芯片的宽度小于所述标准集成电路芯片的宽度；

其中，所述窄边框与所述自定义集成电路芯片连接的所述像素数据线和所述行控制逻辑线按照两层或者两层以上排布方式与显示屏上的对应端口连接。

2.根据权利要求1所述的窄边框，其特征在于，所述自定义集成电路芯片的面积等于所述标准集成电路芯片的面积。

3.根据权利要求1所述的窄边框，其特征在于，所述自定义集成电路芯片用于同时向连接的所述像素数据线发送信号。

4.根据权利要求1所述的窄边框，其特征在于，所述自定义集成电路芯片上侧的管脚均匀排布，且所述管脚与所述像素数据线和所述行控制逻辑线一一对应连接。

5.根据权利要求1所述的窄边框，其特征在于，所述自定义集成电路芯片的长和宽形成的面与所述窄边框所在面平行；或者，所述自定义集成电路芯片的长和宽形成的面与所述窄边框所在面垂直。

6.一种配置有窄边框的显示器，其特征在于，所述显示器包括显示屏和如权利要求1至5中任一所述的窄边框。