CN111613606B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111613606B
CN111613606B CN201910133251.XA CN201910133251A CN111613606B CN 111613606 B CN111613606 B CN 111613606B CN 201910133251 A CN201910133251 A CN 201910133251A CN 111613606 B CN111613606 B CN 111613606B
Authority
CN
China
Prior art keywords
layer
metal layer
display device
conductive layer
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910133251.XA
Other languages
English (en)
Other versions
CN111613606A (zh
Inventor
蔡宗伦
侯博元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202210424719.2A priority Critical patent/CN114678382A/zh
Priority to CN201910133251.XA priority patent/CN111613606B/zh
Priority to US16/781,254 priority patent/US11037889B2/en
Publication of CN111613606A publication Critical patent/CN111613606A/zh
Priority to US17/316,916 priority patent/US11521942B2/en
Application granted granted Critical
Publication of CN111613606B publication Critical patent/CN111613606B/zh
Priority to US18/053,413 priority patent/US11908813B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本申请一些实施例提供一种显示装置。上述显示装置包含面板。面板包含显示区与非显示区，该面板具有一法线方向，其中非显示区邻近于显示区。且非显示区包含导线，导线包含第一区段与第二区段。第一区段具有第一延伸方向，第二区段具有第二延伸方向，第一延伸方向与第二延伸方向不同。第一导体层设置于第一区段上，且于该法线方向上第一导体层与第一区段之间具有第一距离。第二导体层设置于第二区段上，且于该法线方向上第二导体层与第二区段之间具有第二距离，第一距离不同于第二距离。

Description

显示装置
技术领域
本申请是有关于显示装置，且特别是有关于一种能降低静电击伤现象的显示装置。
背景技术
随着数字科技的发展，显示装置已被广泛地应用在日常生活的各个层面中，例如其已广泛应用于电视、笔记本电脑、电脑、移动电话、智能手机等现代化信息设备，且此显示装置不断朝着轻、薄、短小及时尚化方向发展。
在显示装置制造及组装过程中，不论是各种机器设备移动、人体接触或显示装置本身都可能会因为累积静电荷而引发静电放电的现象。由于显示装置的走线及元件非常精细，若有静电放电的现象产生，易导致该显示装置报废的后果。因此，需解决静电放电现象导致该显示装置有静电击伤而衍生良率过低的问题。
发明内容
本申请一些实施例提供一种显示装置。上述显示装置包含面板。面板包含显示区与非显示区，该面板具有一法线方向，其中非显示区邻近于显示区且。非显示区包含导线，导线包含第一区段与第二区段。第一区段具有第一延伸方向。第二区段具有第二延伸方向，第一延伸方向与第二延伸方向不同。第一导体层设置于第一区段上，且于该法线方向上第一导体层与第一区段具有第一距离。第二导体层设置于第二区段上，且于该法线方向上第二导体层与第二区段之间具有第二距离，第一距离不同于第二距离。
本申请一些实施例提供一种显示装置。上述显示装置包含面板。面板包含显示区与非显示区，该面板具有一法线方向，其中非显示区邻近于显示区。非显示区包含导线，导线包含第一区段与第二区段。第一区段具有第一延伸方向，第二区段具有第二延伸方向，第一延伸方向与第二延伸方向不同。第一导体层设置于第一区段上，且于该法线方向上第一导体层与第一区段之间具有第一距离。第一距离大于或等于
Figure BDA0001976105880000021
且小于或等于
Figure BDA0001976105880000022
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A-1C绘示静电放电现象的示意图；
图2A为传统的显示装置的上视示意图；
图2B为传统的显示装置的局部上视示意图；
图3A为根据本申请的一些实施例的显示装置的上视示意图；
图3B为根据本申请的一些实施例的显示装置的局部上视示意图；
图4A-4C为根据本申请的一些实施例的显示装置的剖面示意图。
图中元件标号说明：
100 显示装置
110 基板
120 金属层
130 钝化层
140 金属层
150 滚轮传送装置
200 显示装置
200A 显示区
200B 非显示区
210 面板
220 第一金属层
230 第二金属层
240 第三金属层
250 导线
260 栅极线
270 源/漏极线
300 显示装置
300A 显示区
300B 非显示区
310 面板
320 第一金属层
320S 导体层
330 第二金属层
330R1 导体层
330R2 导体层
330R3 导体层
330S 导体层
340 第三金属层
340R1 导体层
340R2 导体层
340R3 导体层
340S 导体层
350 导线
360 栅极线
370 源/漏极线
380 钝化层
390 钝化层
400 钝化层
D、D1、D2、D3 距离
E1、E2、E1’、E2’ 侧边
W 宽度
具体实施方式
以下针对本申请一些实施例的元件基板、发光装置及发光装置的制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本申请一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本申请一些实施例。当然，这些仅用以举例而非本申请的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本申请一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。
在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本申请一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇公开所属的本领域技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本申请的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本申请实施例有特别定义。
本申请一些实施例可配合附图一并理解，本申请实施例的附图亦被视为本申请实施例说明的一部分。需了解的是，本申请实施例的附图并未以实际装置及元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本申请实施例的特征。此外，附图中的结构及装置是以示意的方式绘示，以便清楚表现出本申请实施例的特征。
在本申请一些实施例中，相对性的用语例如“下”、“上”、“水平”、“垂直”、“之下”、“之上”、“顶部”、“底部”等等应被理解为该段以及相关附图中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
值得注意的是，在后文中“基板”或“面板”一词可包括透明基板上已形成的元件与覆盖在基底上的各种膜层，其上方可以已形成任何所需的多个有源元件(晶体管元件)，不过此处为了简化附图，仅以平整的基板表示。
本申请的这些实施例所叙述的一结构的厚度，意旨从一待测区域的剖面附图(例如SEM图)中，任意测量多个厚度值，这些厚度值可计算出一平均值，且利用上述的这些厚度值与平均值计算出变异数，即可计算出标准差将超过正负三个标准差的数据删除即为本申请的厚度范围。
参阅图1A-1C，图1A-1C为绘示静电放电(ESD,Electrostatic Discharge)现象的示意图。在制造显示装置100的过程中，显示装置100会借由滚轮传送装置150而移动到各个制程站点。如图1A所示，显示装置100可包含基板110、金属层120、钝化层130及金属层140。值得注意的是，为清楚描述静电放电现象发生的过程，而省略显示装置100的某些元件。
基板110可包含非软性基板或软性基板，举例如说，非软性基板可包含玻璃基板、蓝宝石基板或者其他适合的基板，而软性基板则可包含陶瓷基板、塑胶基板、或者其他适合的基板，其中塑胶基板的材料可为聚酰亚胺(PI)、聚乙烯对苯二甲酸酯(PET)、聚碳酸酯(PC)、聚醚砜(PES)、聚对苯二甲酸丁二醇酯(PBT)、聚萘二甲酸乙二醇酯(PEN)或聚芳酯(PAR)、其他适当的材料、或其组合，但不限于此。金属层120设置于基板110上。金属层120的材料包含金属，例如铝(Al)、钼(Mo)、钛(Ti)、铜(Cu)、银(Ag)、钨(W)、金(Au)、铬(Cr)、镍(Ni)、铂(Pt)、铱(Ir)、铑(Rh)、铟(In)、铋(Bi)、上述的合金，且不限于此。此外，金属层120可为单层结构或由不同的金属层所组成的多层结构。
如图1A所示，钝化层130设置于金属层120上。钝化层130的材料包含氧化硅、氮化硅、硅氧氮化物或者环氧树酯，且不限于此。金属层140设置于钝化层130上，金属层140的材料可与金属层120的材料相同或相似，在此不再重复叙述。
如图1A、图1B所示，当借由滚轮传送装置150来传送显示装置100时，滚轮传送装置150与基板110之间会因为摩擦而产生静电。例如，正电荷会形成在滚轮传送装置150的表面上，负电荷会形成在基板110的表面上。当滚轮传送装置150与基板110的接触面积越大时，则聚集在两者表面的静电荷会越多。
如图1C所示，当大量静电荷聚集在金属层120的边缘下方的基板110表面上，此时金属层120的角落会容易吸引基板110的负电荷，而导致原本位于基板110的表面上的负电荷会经由基板110而移动到金属层120上，而当钝化层130厚度设计的太薄时，而金属层140的角落亦会容易吸引负电荷，因此负电荷会更经由钝化层130而从金属层120移动至金属层140。经由如图1C所示，金属层120与金属层140之间会形成一负电荷传导路径，并与滚轮传送装置150之间衍生出静电放电的现象来击穿至少部分区域的钝化层130，使得金属层120与金属层140之间从电性绝缘转变为电性连接，如此将降低制造显示装置的良率。更具体而言，在两层相邻的金属层边缘处特别容易产生静电放电现象。
参阅图2A-2B，图2A为一实施例中显示装置200的上视示意图，图2B是图2A中区域R的局部放大图。如图2A所示，显示装置200包含面板210，面板210则可包含显示区200A及位于显示区200A外围的非显示区200B。且面板210具有一法线方向N。显示区200A是用来显示影像的区域，非显示区200B并未用来显示影像，因此可将各种导电走线设置在非显示区200B内，其中显示区200A的外观根据需求设计成长方型、圆形或者一任意形状，但不限于此。于一实施例中，显示装置200可包含液晶(Liquid crystal)显示装置或者自发光显示装置，举例来说，自发光显示装置的发光元件(图未示)可为有机发光二极管(organic lightemitting diode,LED)，或者为非有机发光二极管，例如量子点发光二极管(quantum dotlight emitting diode,Q-LED)、微型发光二极管(micro LED)或次毫米发光二极管(miniLED)，但不以此为限。面板210可包含各种有源元件或无源元件(图未示)。例如面板210可透过有源元件来控制面板210中像素(图未示)为显示状态或关闭状态，该有源元件可包含薄膜晶体管，例如非晶硅薄膜晶体管(Amorphous thin-film transistor)、低温多晶硅薄膜晶体管(Low temperature polysilicon thin-film transistor)、金属氧化物薄膜晶体管(Metal-oxide thin-film tansistor)，但不限于此。
如图2A、图2B所示，显示装置200在非显示区200B中可包含第一金属层220、第二金属层230、第三金属层240及/或其他金属层于面板210内。在本说明书，”第一金属层”、”第二金属层”及”第三金属层”位于不同的水平层。例如，在面板210的法线方向N(垂直于XY平面)，第一金属层220、第二金属层230及第三金属层240不在同一水平层。另外，不同的水平层可定义为由不同道的制程或不同的制程顺序所形成，相同的水平层可以定义为由同一道制程或相同的制程顺序所形成，但本发明不限于此。例如，在形成显示装置200的制程中，第一金属层220比第二金属层230先形成，第二金属层230比第三金属层240先形成。更具体而言，由上视图观看图2A，由上而下依序为第三金属层240、第二金属层230及第一金属层220。另外，第一金属层220可透过导通孔(via，图未标示)而与第二金属层230及/或第三金属层240电性连接，第二金属层230亦可透过另一个导通孔与第三金属层240电性连接。上述”第一金属层220”、”第二金属层230”或者”第三金属层240”构成了导线，该导线可包含栅极线、源/漏极线、公共电压(Common Voltage,Vcom)线、接地线或者其他不同电压线路，且不限于此。
上述第一金属层220、第二金属层230及第三金属层240可借由沉积制程形成单层或多层金属层，再经由光刻制程及蚀刻制程来图案化上述金属层而形成。沉积制程包含化学气相沉积法(Chemical Vapor Deposition,CVD)、溅镀法、电阻加热蒸镀法、电子束蒸镀法、或其它任何适合的沉积方式形成。化学气相沉积法例如可为低压化学气相沉积法(LowPressure Chemical Vapor Deposition,LPCVD)、低温化学气相沉积法(Low TemperatureChemical Vapor Deposition,LTCVD)、快速升温化学气相沉积法(Rapid ThermalChemical Vapor Deposition,RTCVD)、等离子辅助化学气相沉积法(Plasma EnhancedChemical Vapor Deposition,PECVD)、原子层沉积法(Atomic Layer Deposition,ALD)或其它常用的方法，且不限于此。光刻制程包含光阻涂布(例如旋转涂布)、软烤、光罩对位、曝光、曝后烤、将光阻显影、冲洗、干燥(例如硬烤)、其它合适的制程或前述的组合。另外，光刻制程可由其它适当的方法，例如无遮罩光刻、电子束写入(Electron-Beam Writing)及离子束写入(Ion-Beam Writing)进行或取代。蚀刻制程包含干蚀刻、湿蚀刻或其它蚀刻方法，且不限于此。
如图2A所示，显示装置200于非显示区200B中包含导线250，且导线250围绕显示区200A。值得注意的是，为了清楚表示导线250的设计态样，图2A仅绘示导线250，而省略了其他走线。导线250可被施予一公共电压(Common Voltage,Vcom)。上述导线250由第一金属层220构成。
参阅图2B，图2B为显示装置200的区域R的局部放大图。如图2B所示，显示装置200包含第一金属层220、第二金属层230及第三金属层240。如先前所述，第一金属层220、第二金属层230及第三金属层240位于不同的水平层，其中第二金属层230位于第一金属层220的上方，且第三金属层240位于第二金属层230的上方。
如图2B所示，显示装置200包含导线250、多条栅极线260及多条源/漏极线270。至少一部分的导线250、栅极线260及源/漏极线270位于非显示区200B内。栅极线260可电性连接至位于显示区200A内的薄膜晶体管(图未示)的栅极，源/漏极线270可电性连接至位于显示区200A内的薄膜晶体管的源/漏极的至少一端，但不限于此。
如图2B所示，导线250可包含第一金属层220。栅极线260可包含第三金属层240及第二金属层230，其中第三金属层240及第二金属层230可借由一导通孔(图未示)电性连接。栅极线260的第二金属层230由非显示区200B延伸至显示区200A。栅极线260具有至少一部分的第二金属层230与导线250重叠，并且横跨导线250的一部分。此外，栅极线260具有至少一部分的第二金属层230与源/漏极线270重叠。如图2B所示，源/漏极线270包含第一金属层220及第三金属层240，其中第一金属层220及第三金属层240可借由一导通孔电性连接。至少一部分的源/漏极线270与导线250重叠。
如图2A、图2B所示，在显示区200A与非显示区200B的区域中，使用第一金属层220、第二金属层230及第三金属层240三层作为导线250、栅极线260及源/漏极线270的走线。
另外，如图2B所示，栅极线260的第二金属层230具有大抵上沿着X轴延伸的侧边E1，导线250具有大抵上沿着X轴延伸的侧边E2。从上视图来看，侧边E1的一部分与侧边E2的一部分大抵上重叠，且当设于栅极线260与导线250之间的钝化层(图未示)若设计的太薄时，则栅极线260跨接导线250的地方(例如第二金属层230与第一金属层220的重叠处)容易静电放电现象，而击穿至少部分区域钝化层(图未示)，导致第一金属层220与第二金属层230从电性绝缘的状态变成电性连接的状态，使得传送的信号异常而产生显示画面异常的现象。
参阅图3A-3B，图3A为根据本申请的一些实施例的显示装置300的上视示意图，图3B是图3A的区域R的局部放大图。如图3A所示，显示装置300包含显示区300A及围绕显示区300A的非显示区300B。显示装置300包含面板310，面板310的材料可与面板210的材料相同或相似。
如图3A、图3B所示，显示装置300可包含第一金属层320、第二金属层330、第三金属层340及/或其他金属层于面板310内。第一金属层320、第二金属层330、第三金属层340的相对位置关系如同图2A、图2B所述，在此不再重复叙述。
如图3A所示，显示装置300包含导线350，其中导线350位于非显示区300B，且围绕显示区300A。值得注意的是，为了清楚表示导线350的设计态样，图3A仅绘示导线350，而省略了其他走线。导线350可被施予一公共电压(Common Voltage,Vcom)。如图3A所示，导线350包含第一金属层320及第二金属层330。在图3A，以虚线标示第二金属层330，以实线标示第一金属层320，以表示第一金属层320与第二金属层330位于不同的水平层。
参阅图3B，图3B为显示装置300的区域R的局部放大图。显示装置300在区域R包含第二金属层330及第三金属层340。第二金属层330及第三金属层340位于不同的水平层，其中第三金属层340位于第二金属层330的上方。
如图3B所示，显示装置300包含导线350、多个栅极线360及多个源/漏极线370。至少一部分的导线350、栅极线360及源/漏极线370位于非显示区300B内。栅极线360可电性连接位于显示区300A内的薄膜晶体管(图未示)的栅极，源/漏极线370可电性连接位于显示区300A内的薄膜晶体管的源/漏极。
此外，第二金属层330包含彼此分隔的导体层330R1、导体层330R2及导体层330R3。在一些实施例，导体层330R1为导线350的一部分。在一些实施例，导体层330R2及导体层330R3为栅极线360的一部分。第三金属层340包含互相分隔的导体层340R1、导体层340R2及导体层340R3。在一些实施例，导体层340R1及导体层340R2为栅极线360的一部分。在一些实施例，导体层340R3为源/漏极线370的一部分。
如图3B所示，导线350包含导体层330R1，导体层330R1具有第一延伸方向，第一延伸方向例如为Y轴方向(如图3A所示)。栅极线360包含导体层340R1、导体层330R2、导体层340R2及导体层330R3。导体层330R2与导体层340R1电性连接(例如透过一导通孔来电性连接)，导体层340R2与导体层330R2及导体层330R3电性连接，且介于导体层330R2及导体层330R3之间。导体层330R3从显示区300B延伸至显示区300A。至少一部分的栅极线360与导线350至少部分重叠。例如，导体层340R2与一部分的导体层330R1至少部分重叠。至少一部分的栅极线360与源/漏极线340R3至少部分重叠。
在一些实施例，栅极线360的导体层340R2具有”ㄇ”字形，并且横跨导线350。在一些实施例，导体层340R2具有大抵上沿着X轴延伸的侧边E1’，导体层330R1具有大抵上沿着X轴延伸的侧边E2’。侧边E1’与侧边E2’可定义为导体层340R2与导线350距离最小的两个侧边。在一些实施例，侧边E1’与侧边E2’之间具有一最短距离D，若导线350大抵上与X轴平行的一最大宽度W为40μm，则上述最短距离D大于或等于10μm，且小于或等于22μm。当距离D落在上述范围时，可减少显示装置300因侧边E1’与侧边E2’大抵上重叠而发生静电放电现象，而减缓设置于导体层330R1与导体层340R2之间的钝化层(图未示)被静电击穿的几率，避免导体层330R1与导体层340R2从电性绝缘的状态变成电性连接的状态。在一些实施例，距离D/宽度W的比值介于约0.25至约0.55的范围间。
如图3B所示，源/漏极线370包含导体层340R3。在一些实施例，至少一部分的导体层340R3与导线350至少部分重叠，至少一部分的导体层340R3与栅极线360的导体层330R2至少部分重叠。
在一些实施例，在区域R使用了第二金属层330及第三金属层340两层作为导线350、栅极线360及源/漏极线370的走线。在此实施例，并未使用第一金属层320来作为导线350、栅极线360及源/漏极线370的走线，因而减少发生静电放电现象的几率，其细部说明请参阅后续图4A至图4C相关说明。
参阅图4A及图4B，图4A为沿图3B的显示装置300的A-A’剖线的剖面示意图。图4B为沿图3B的显示装置300的B-B’剖线的剖面示意图。值得注意的是，图4A-4B为绘示第二金属层330与第三金属层340的相对关系，而省略其他元件。如图4A所示，显示装置300包含钝化层380、钝化层390及钝化层400。钝化层380、钝化层390及钝化层400的材料可与钝化层130相同或相似，在此不再重复叙述。在一些实施例，钝化层380的厚度介于
Figure BDA0001976105880000111
至
Figure BDA0001976105880000112
的范围间。在一些实施例，钝化层390及钝化层400的厚度介于约
Figure BDA0001976105880000113
至
Figure BDA0001976105880000114
的范围间。在一些实施例，钝化层400的厚度可大于或等于钝化层390的厚度。于另一些实施例中，钝化层380厚度/钝化层390厚度的比值介于约0.4至约0.6的范围间。
如图4A、图4B所示，导体层330R1设置于钝化层380上，导体层340R2设置于钝化层390上。在此实施例中，导线350使用导体层330R1作为区域R的走线，栅极线360使用导体层340R2作为区域R的走线。如图4A、图4B所示，导线350的上表面至栅极线360的下表面具有距离D1。在一些实施例，距离D1大于或等于
Figure BDA0001976105880000115
且小于或等于
Figure BDA0001976105880000116
在图2A与图2B中的显示装置200，使用第一金属层220及第二金属层230分别作为导线250和栅极线260的走线。由于第一金属层220至第二金属层230于面板210的法线方向N上的距离小于
Figure BDA0001976105880000117
会变得容易在栅极线260的侧边E1与导线250的侧边E2大抵上重叠的区域发生静电放电现象。显示装置300除了借由将钝化层390设置于导线350(采用导体层330R1)与栅极线360(采用导体层340R2)之间，且增加侧边E1’与侧边E2’之间的一最小距离D，因此相较于显示装置200，能较有效的抑制发生静电放电现象的几率，减少钝化层390被击穿的几率，避免产生显示画面异常的现象。
参阅图4C，图4C为沿图3A的显示装置300的C-C’剖线的剖面示意图。值得注意的是，图4C为绘示第一金属层320、第二金属层330及第三金属层340的相对关系，而省略其他元件。第一金属层320、第二金属层330及第三金属层340个别包含导体层320S、导体层330S及导体层340S。导体层320S、导体层330S及导体层340S位于非显示区300B。如图4C所示，导体层330S设置于钝化层380上，导体层340S设置于钝化层390上。在一些实施例，导线350使用导体层320S作为走线，导体层320S具有第二延伸方向，第二延伸方向例如为X方向(如图3A所示)不同于上述导体层330R1的第一延伸方向，第一延伸方向例如为Y轴方向(如图3A所示)。如图3B的导体层330R1借由一导通孔(图未示)与图4C所示的导体层320S连接。
如图3A及图4C所示，导线350的导体层320S上表面至导体层330S的下表面具有距离D2，导体层330S上表面至导体层340S的下表面具有距离D3。在一些实施例，距离D3大于距离D2。在一些实施例，距离D2大于或等于
Figure BDA0001976105880000121
且小于或等于
Figure BDA0001976105880000123
在一些实施例，距离D3大于或等于
Figure BDA0001976105880000122
且小于或等于
Figure BDA0001976105880000124
在一些实施例，距离D2/距离D3的比值介于约0.4至约0.6的范围间。
在一些实施例，导体层330R1可视为导线350的第一区段，导体层320S可视为导线350的第二区段。由于第一金属层320与第二金属层330之间的距离小于第二金属层330与第三金属层340之间的距离，因此第一金属层320与第二金属层330的边缘处较容易发生静电放电现象。在一些实施例，显示装置300使用较少的第一金属层作为走线。例如，显示装置300使用第二金属层的导体层330R1而取代了图2B的显示装置200的第一金属层230，来作为导线350。因此改善制造显示装置300的良率。
在一些实施例，导线350可包含双层金属材料，例如为钼/铝(Mo/Al)或钛/铜(Ti/Cu)的双层结构，但不限于此。例如，导体层320S为上述的双层结构。在一些实施例，导体层330R1、导体层330R2、330R3、340R1、340R2、340R3、330S、340S可包含三层金属材料。例如，钼/铝/钼(Mo/Al/Mo)或钛/铜/钛(Ti/Cu/Ti)的三层结构，但不限于此。
值得注意的是，第一金属层320、第二金属层330及第三金属层340在不同的区域上可具有不同的厚度。例如，导体层330S及导体层330R1的上表面及/或下表面并未重叠，但本发明不限于此。
虽然本申请的实施例及其优点已公开如上，但应该了解的是，任何本领域技术人员，在不脱离本申请的精神和范围内，当可作更动、替代与润饰。此外，本申请的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本申请一些实施例的揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本申请一些实施例使用。因此，本申请的保护范围包括上述制程、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本申请的保护范围也包括各个权利要求及实施例的组合。

Claims (10)

1.一种显示装置，包含：
一面板，该面板包含一显示区与一非显示区，该面板具有一法线方向，其中该非显示区邻近于该显示区，且该非显示区更包含：
一导线，包含一第一区段与一第二区段，该第一区段具有一第一延伸方向，该第二区段具有一第二延伸方向，该第一延伸方向与该第二延伸方向不同；
其中一第一导体层设置于该第一区段上，且于该法线方向上该第一导体层与该第一区段之间具有一第一距离；一第二导体层设置于该第二区段上，且于该法线方向上该第二导体层与该第二区段之间具有一第二距离，该第一距离不同于该第二距离。
2.如权利要求1所述的显示装置，其特征在于，该导线为至少为双层金属材料，该第一导体层与该第二导体层为三层金属材料。
3.如权利要求2所述的显示装置，其特征在于，该双层金属材料为钼/铝或钛/铜，该三层金属材料为钼/铝/钼或钛/铜/钛。
4.如权利要求1所述的显示装置，更包括：
一第三导体层，该第二导体层设置于该第二区段与该第三导体层之间，且于该法线方向上该第三导体层与该第二导体层之间具有一第三距离，该第三距离大于该第二距离。
5.如权利要求1所述的显示装置，其特征在于，该第二距离大于或等于
Figure FDA0003363456670000011
且小于或等于
Figure FDA0003363456670000012
6.一种显示装置，包含：
一面板，该面板包含一显示区与一非显示区，该面板具有一法线方向，其中该非显示区邻近于该显示区，且该非显示区更包含：
一导线包含一第一区段与一第二区段，该第一区段具有一第一延伸方向，该第二区段具有一第二延伸方向，该第一延伸方向与该第二延伸方向不同；
其中一第一导体层设置于该第一区段上，且于该法线方向上该第一导体层与该第一区段之间具有一第一距离，该第一距离大于或等于
Figure FDA0003363456670000021
且小于或等于
Figure FDA0003363456670000022
7.如权利要求6所述的显示装置，更包含：
一第二导体层，该第二导体层设置于该第二区段上，且于该法线方向上该第二导体层与该第二区段之间具有一第二距离，该第一距离大于该第二距离。
8.如权利要求7所述的显示装置，更包含：
一第三导体层，该第二导体层设置于该第二区段与该第三导体层之间，其中由剖面图观看，至少一部分的该第三导体层与该第一导体层位于相同的水平层。
9.如权利要求7所述的显示装置，其特征在于，由剖面图观看，至少一部分的该第二导体层与该第一区段位于另一相同的水平层。
10.如权利要求6所述的显示装置，其特征在于，在上视图中，该第一区段具有一第一侧边，该第一导体层具有一第二侧边，该第一侧边与该第二侧边具有一最短距离，该最短距离为大于或等于10μm，且小于或等于22μm。
CN201910133251.XA 2019-02-22 2019-02-22 显示装置 Active CN111613606B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210424719.2A CN114678382A (zh) 2019-02-22 2019-02-22 显示装置
CN201910133251.XA CN111613606B (zh) 2019-02-22 2019-02-22 显示装置
US16/781,254 US11037889B2 (en) 2019-02-22 2020-02-04 Display device
US17/316,916 US11521942B2 (en) 2019-02-22 2021-05-11 Display device
US18/053,413 US11908813B2 (en) 2019-02-22 2022-11-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910133251.XA CN111613606B (zh) 2019-02-22 2019-02-22 显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210424719.2A Division CN114678382A (zh) 2019-02-22 2019-02-22 显示装置

Publications (2)

Publication Number Publication Date
CN111613606A CN111613606A (zh) 2020-09-01
CN111613606B true CN111613606B (zh) 2022-05-10

Family

ID=72140579

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910133251.XA Active CN111613606B (zh) 2019-02-22 2019-02-22 显示装置
CN202210424719.2A Pending CN114678382A (zh) 2019-02-22 2019-02-22 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210424719.2A Pending CN114678382A (zh) 2019-02-22 2019-02-22 显示装置

Country Status (2)

Country Link
US (3) US11037889B2 (zh)
CN (2) CN111613606B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613606B (zh) * 2019-02-22 2022-05-10 群创光电股份有限公司 显示装置
CN114898659B (zh) * 2022-04-18 2023-07-28 华为技术有限公司 显示模组和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070091724A (ko) * 2006-03-07 2007-09-12 엘지.필립스 엘시디 주식회사 액정표시장치
CN105159495A (zh) * 2015-08-31 2015-12-16 业成光电（深圳）有限公司 触控面板
CN107145015A (zh) * 2017-06-30 2017-09-08 武汉华星光电技术有限公司 一种显示面板
CN108732840A (zh) * 2018-05-31 2018-11-02 深圳市华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285300A (en) * 1991-10-07 1994-02-08 Canon Kabushiki Kaisha Liquid crystal device
US5790215A (en) * 1995-03-15 1998-08-04 Kabushiki Kaisha Toshiba Liquid crystal display device
US6069398A (en) * 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof
KR100578972B1 (ko) * 2004-06-30 2006-05-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
CN100544205C (zh) * 2005-12-07 2009-09-23 群康科技(深圳)有限公司 防治静电放电导致电子装置复位的方法
CN100493313C (zh) * 2005-12-23 2009-05-27 群康科技(深圳)有限公司 平面显示器
US8139174B2 (en) * 2006-01-10 2012-03-20 Chimei Innolux Corporation Display device for displaying images involving display pixels and non-display pixels
CN101191913B (zh) * 2006-11-17 2010-08-25 群康科技(深圳)有限公司 液晶显示面板
US8178436B2 (en) * 2006-12-21 2012-05-15 Intel Corporation Adhesion and electromigration performance at an interface between a dielectric and metal
TWI339285B (en) * 2007-01-29 2011-03-21 Chimei Innolux Corp Liquid crystal display device
CN101277573B (zh) * 2007-03-30 2011-06-29 群康科技(深圳)有限公司 静电放电防护电路及其制造方法
KR100884463B1 (ko) * 2007-07-31 2009-02-20 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
TWI419953B (zh) * 2007-12-04 2013-12-21 Innolux Corp 液晶顯示裝置
CN101556387B (zh) * 2008-04-11 2011-08-31 群康科技(深圳)有限公司 液晶显示面板
CN101576665A (zh) * 2008-05-09 2009-11-11 群康科技(深圳)有限公司 液晶显示面板
TWI447499B (zh) * 2009-10-27 2014-08-01 Lg Display Co Ltd 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法
TWI454790B (zh) * 2011-09-29 2014-10-01 Innolux Display Corp 顯示裝置模組
US9134858B2 (en) * 2011-11-03 2015-09-15 Innolux Corporation Touch panel for electrostatic discharge protection and electronic device using the same
TWI518915B (zh) * 2012-03-30 2016-01-21 群康科技(深圳)有限公司 陣列基板結構與顯示面板及其製造方法
KR102081468B1 (ko) * 2012-07-20 2020-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
US9646559B2 (en) * 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
KR101442680B1 (ko) * 2012-10-15 2014-09-19 엘지디스플레이 주식회사 유기 발광 표시 장치의 구동 장치 및 구동 방법
US9825253B2 (en) * 2013-06-28 2017-11-21 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US9513514B2 (en) * 2014-03-14 2016-12-06 Innolux Corporation Display device
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置
US9507222B2 (en) * 2014-03-14 2016-11-29 Innolux Corporation Display device
US10324345B2 (en) * 2014-03-14 2019-06-18 Innolux Corporation Display device and display substrate
JP6335112B2 (ja) * 2014-03-24 2018-05-30 株式会社ジャパンディスプレイ センサ付き表示装置及びセンサ装置
US9508685B2 (en) * 2014-07-29 2016-11-29 Empire Technology Development Llc Vertically integrated wafers with thermal dissipation
TW201619668A (zh) * 2014-11-20 2016-06-01 群創光電股份有限公司 顯示面板及包含其之顯示裝置
CN105093751B (zh) 2015-08-18 2018-09-11 京东方科技集团股份有限公司 预防esd的goa布局设计
CN105489596B (zh) * 2016-01-04 2019-05-21 京东方科技集团股份有限公司 一种阵列基板及制作方法
US10347710B2 (en) * 2017-03-01 2019-07-09 Globalfoundries Singapore Pte. Ltd. Thin film resistor methods of making contacts
US10079229B1 (en) * 2017-04-24 2018-09-18 International Business Machines Corporation Resistor fins
CN107329615B (zh) * 2017-06-30 2020-06-16 上海天马微电子有限公司 显示面板及显示装置
CN111613606B (zh) * 2019-02-22 2022-05-10 群创光电股份有限公司 显示装置
US10797046B1 (en) * 2019-03-29 2020-10-06 GlobalFoundries, Inc. Resistor structure for integrated circuit, and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070091724A (ko) * 2006-03-07 2007-09-12 엘지.필립스 엘시디 주식회사 액정표시장치
CN105159495A (zh) * 2015-08-31 2015-12-16 业成光电（深圳）有限公司 触控面板
CN107145015A (zh) * 2017-06-30 2017-09-08 武汉华星光电技术有限公司 一种显示面板
CN108732840A (zh) * 2018-05-31 2018-11-02 深圳市华星光电技术有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN114678382A (zh) 2022-06-28
US20230066211A1 (en) 2023-03-02
US11037889B2 (en) 2021-06-15
US11908813B2 (en) 2024-02-20
US20210265287A1 (en) 2021-08-26
CN111613606A (zh) 2020-09-01
US11521942B2 (en) 2022-12-06
US20200273819A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
US9449998B2 (en) Manufacturing method of pixel structure with data line, scan line and gate electrode formed on the same layer
US11209947B2 (en) Touch structure and touch panel
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
US20050221546A1 (en) Thin film transistor array panel and manufacturing method thereof
US11296235B2 (en) Thin film transistor having a wire grid on a channel region and manufacturing method thereof, array substrate and manufacturing method thereof, and display panel
CN108268164B (zh) 触控显示装置
WO2016090896A1 (en) Touch display substrate, fabrication method and touch display device
CN107887339B (zh) 阵列基板
CN112542468A (zh) 显示装置
US11908813B2 (en) Display device
TWI553517B (zh) 觸控面板與觸控顯示裝置
US9158343B2 (en) Touch panel and method of fabricating the same
US20230178567A1 (en) Display substrate and display apparatus
US7371592B2 (en) Manufacturing method of thin film transistor array panel using an optical mask
US20150002980A1 (en) Decoration plate and electronic apparatus having the same
US11664457B2 (en) Display device and method of manufacturing thin film transistor
EP3358401B1 (en) Array substrate, manufacturing method, and corresponding display panel and electronic device
US11637159B2 (en) Display panel and display device with completed covered hollowed regions in frame region
US20220330430A1 (en) Bonding pad structure
CN106856199B (zh) 显示面板及其制造方法
US8710738B2 (en) Display apparatus having a semi-penetration layer and a sealing unit
TWI581416B (zh) 製造畫素結構的方法及畫素結構
US20240036690A1 (en) Electrode structure and display device
US11784182B2 (en) Electronic device
TWI391737B (zh) 主動元件陣列母基板及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant