KR20150062671A

KR20150062671A - 표시 장치 및 이의 제조 방법

Info

Publication number: KR20150062671A
Application number: KR1020130147563A
Authority: KR
Inventors: 김준삼; 김종환
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-11-29
Filing date: 2013-11-29
Publication date: 2015-06-08
Also published as: US20150156867A1; US9436048B2

Abstract

서로 이격되어 원형 기판의 외주에 배치되는 복수의 서브 패드를 포함함으로써, 표시 장치의 비표시 영역의 크기를 감소시킬 수 있는 표시 장치가 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 일면이 원형인 패널 및 상기 패널의 외주에 인접하게 배치되고, 외부 신호를 인가받는 패드부를 포함하되, 상기 패드부는 복수의 서브 패드로 분할될 수 있으며 상기 복수의 서브 패드 각각은 서로 이격되어 배치된다.

Description

표시 장치 및 이의 제조 방법 {DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 원형 표시 장치 및 이의 제조방법에 관한 것이다.

표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 있을 수 있다.

이러한 표시 장치는 표시 패널의 일면의 가장자리에 외부로부터의 구동 신호를 인가받기 위한 패드부를 포함한다. 여기서, 표시 패널의 일면은 일반적으로 사각형이며, 패드부는 표시 패널의 일면의 일변과 나란하게 직선 배열된다.

표시 패널의 일면이 사각형이 아닌 원형인 원형 표시 장치에도 상기 패드부가 표시 패널의 일면의 가장자리에 직선 배열될 수 있다. 다만, 상기 원형 표시 패널은 일반적인 사각 표시 패널보다 상기 패드부의 배치를 위해 많은 비표시 영역을 필요로 하게 되며, 이는 베젤 두께 증가에 직접적으로 영향을 미치게 된다. 이에 따라, 표시 영역이 감소되어 표시 장치의 전체적인 개구율이 낮아지게 된다.

이에, 본 발명이 해결하고자 하는 과제는 비표시 영역의 크기를 감소시켜 개구율을 향상시킬 수 있는 복수의 패드부가 형성된 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 일면이 원형인 패널 및 상기 패널의 외주에 인접하게 배치되고, 외부 신호를 인가받는 패드부를 포함하되, 상기 패드부는 복수의 서브 패드로 분할될 수 있으며 상기 복수의 서브 패드 각각은 서로 이격되어 배치된다.

여기서 상기 패드부에 상기 외부 신호를 인가하는 반도체 칩이 실장된 베이스 필름을 더 포함하되, 상기 베이스 필름은 분할된 복수의 서브 필름을 포함하고, 상기 복수의 서브 필름 각각은 상기 복수의 서브 패드에 연결되는 범프를 포함할 수 있다.

상기 범프는 상기 서브 패드부에 대응되도록 형성될 수 있다.

또한, 서로 인접하는 상기 서브 패드간의 이격거리는 실질적으로 동일할 수 있다.

상기 복수의 서브 패드는 상기 일면의 중심점 및 상기 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성될 수 있다.

상기 복수의 서브 패드 각각은 일 방향으로 연장된 형상을 가지고, 상기 복수의 서브 패드 각각의 길이는 동일할 수 있다.

상기 패널은 표시 소자가 위치하는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하되, 상기 패드부는 상기 비표시 영역에 형성될 수 있다.

상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 일면이 원형인 패널 및 상기 패널의 외주에 인접하게 배치되고, 외부 신호를 인가받는 패드부를 포함하되, 상기 패드부는 복수의 서브 패드로 분할될 수 있으며, 상기 복수의 서브 패드 각각은 상기 패널의 일변을 따라 서로 이격되어 배치된다.

여기서 상기 복수의 서브 패드 각각은 복수개의 단위 서브 패드를 포함하고, 상기 단위 서브 패드는 서로 인접한 단위 서브 패드와 단차를 형성할 수 있다.

상기 패드부에 상기 외부 신호를 인가하는 반도체 칩이 실장된 베이스 필름을 더 포함하되, 상기 베이스 필름은 서로 분할된 복수의 서브 필름을 포함하고, 상기 복수의 서브 필름 각각은 상기 복수의 서브 패드에 연결되는 범프를 포함할 수 있다.

상기 서브 필름은 상기 패널의 일변에 대응되도록 라운드된 일변을 포함할 수 있다.

상기 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 표시 장치는 일면이 원형인 패널 및 상기 패널의 외주에 인접하게 배치되고, 외부 신호를 인가받는 패드부를 포함하되, 상기 패드부는 복수의 서브 패드로 분할되어 상기 패널의 일변을 따라 배치될 수 있으며, 상기 복수의 서브 패드 각각은 서로 이격되고, 상기 복수의 서브 패드와 상기 패널의 일변과의 거리는 동일하다.

상기 복수의 서브 패드는 각각은 복수개의 단위 서브 패드를 포함하고, 상기 단위 서브 패드 각각은 상기 일면의 중심점을 향하게 배치될 수 있다.

상기 패드부에 상기 외부 신호를 인가하는 반도체 칩이 실장된 필름을 더 포함하되, 상기 필름은 서로 분할된 복수의 서브 필름을 포함하고, 상기 복수의 서브 필름 각각은 상기 복수의 서브 패드에 연결되는 범프를 포함할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.

즉, 서로 이격되어 원형 기판의 외주에 배치되는 복수의 서브 패드를 포함함으로써, 표시 장치의 비표시 영역의 크기를 감소시킬 수 있다.

또한, 표시 장치의 개구율을 향상시킬 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 패널의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 3는 본 발명의 일 실시예에 따른 표시 장치의 측면도이다.
도 4은 본 발명의 일 실시예에 따른 표시 장치의 저면도이다.
도 5 및 도 6은 본 발명의 다른 실시예에 다른 표시 장치의 평면도이다.
도 7은 도 2의 A영역을 확대한 확대도이다.
도 8은 도 7의 Ⅷ-Ⅷ’을 따라 절단한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 패널의 정면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 정면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 측면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 베이스 필름의 정면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 서브 필름과 서브 패드의 관계를 나타낸 도이다.
도 14는 본 발명의 또 다른 실시예에 따른 표시 장치의 패널의 정면도이다.
도 15는 본 발명의 또 다른 실시예에 다른 표시 장치의 정면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 장치의 측면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 베이스 필름의 정면도이다.
도 18은 본 발명의 또 다른 실시예에 따른 서브 필름과 서브 패드의 관계를 나타낸 도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

표시 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.

이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.

이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 패널의 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 평면도이고, 도 3는 본 발명의 일 실시예에 따른 표시 장치의 측면도이며, 도 4은 본 발명의 일 실시예에 따른 표시 장치의 저면도이다. 도 5 및 도 6은 본 발명의 다른 실시예에 다른 표시 장치의 평면도이다.

도 1 내지 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 패널(100) 및 패드부(110)를 포함할 수 있다.

패널(100)은 화상을 표시하는 표시 패널일 수 있다. 패널(100)의 일면은 원형일 수 있다. 다만, 이에 한정되는 것은 아니며 패널(100)은 적어도 부분적으로 라운드된 일변을 포함하는 형상일 수 있으며, 예시적인 실시예에서 패널(100)은 타원형일 수도 있다. 패널(100)은 패널(100)의 외주에 인접하게 배치되고 외부 신호를 인가 받는 패드부(110)를 포함할 수 있다. 패널(100)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NA)을 포함할 수 있다. 비표시 영역(NA)의 형상은 도 1에 도시된 바와 같이 원형 표시 영역(DA)을 둘러싸는 도넛 형상일 수 있으나, 이에 한정되는 것은 아니다. 여기서 표시 영역(DA)에는 표시 소자가 형성될 수 있으며 비표시 영역(DA)에는 패드부(110)가 형성될 수 있다. 패널(100)의 구체적인 구성에 대해서는 후술하도록 한다.

패드부(110)는 패널(100)을 구동하는 구동 신호를 외부로부터 인가 받을 수 있다. 상기 구동 신호는 게이트 신호 및 데이터 신호 등을 포함할 수 있다. 패드부(110)는 복수의 서브 패드(SP1 내지 SP6)로 분할될 수 있다. 복수의 서브 패드(SP) 각각은 패널(100)의 구동에 필요한 적어도 하나 이상의 게이트 신호 또는 하나 이상의 데이터 신호를 인가 받을 수 있으며, 인가 받은 신호를 패널(100)에 출력할 수 있다. 예를 들어 제1 내지 제3 서브 패드(SP1 내지 SP3)는 게이트 신호를 인가받을 수 있으며, 제4 내지 제6 서브 패드(SP4 내지 SP6)은 데이터 신호를 인가받을 수 있으나 이에 한정되는 것은 아니다. 각각의 서브 패드(SP)는 패널(100)의 표시 영역(NA)에 인가받은 신호를 출력할 수 있다. 복수의 서브 패드(SP) 각각은 서로 이격되어 배치될 수 있다. 서로 인접하는 서브 패드(SP)간의 이격거리(d1)은 실질적으로 동일할 수 있다. 또한 복수의 서브 패드(SP)는 패널(100)의 일면의 중심점(CP) 및 패널(100)의 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성될 수 있다. 즉, 가상의 선(L1)을 기준으로 제1, 제2 및 제3 서브 패드(SP1, SP2 SP3)와 제6, 제5 및 제4 서브 패드(SP6, SP5, SP4)는 각각 대칭되게 형성될 수 있다.

도 2에 도시된 바와 같이, 본 발명의 일 실시예 따른 표시 장치(10)는 패드부(110)에 상기 외부 신호를 인가하는 반도체 칩(IC)이 실장된 베이스 필름(120)을 더 포함할 수 있다. 베이스 필름(120)은 절연성 및 가요성을 가지는 물질로 형성될 수 있다. 예시적인 실시예에서, 베이스부(210)는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다. 도 3에 도시된 바와 같이 베이스 필름(120)은 패널(100)의 하부면(102)에 형성될 수 있으며, 말단부가 휘어져 기판의 상부면(101) 말단부를 덮을 수 있다. 여기서 베이스 필름(120)과 접촉하는 패널(100)의 면을 하부면(102), 그 반대 면을 상부면(101)이라 정의한다. 베이스 필름(120)은 상부면(121) 및 하부면(122)을 포함할 수 있다. 여기서 패널(100)과 접촉하는 면을 상부면(121), 그 반대 면을 하부면(122)이라 정의한다. 베이스 필름(120)의 하부면(122)은 반도체 칩(IC)이 실장될 수 있으며 베이스 필름(120)의 상부면(121)에는 범프(B)가 형성될 수 있다. 다만, 이에 한정되는 것은 아니며 몇몇 실시예에서 반도체 칩(IC)과 범프(B)는 같은 면에 형성될 수 있다. 반도체 칩(IC)과 범프(B)는 베이스 필름(120)의 내부에 형성된 배선(미도시)을 통해 전기적으로 연결될 수 있다. 범프(B)는 기판의 상부면(101) 말단부에 형성된 패드부(110)와 전기적으로 연결될 수 있다. 즉, 반도체 칩(IC)은 베이스 필름(120)의 배선을 통해서 게이트 신호 및 데이터 신호를 표시 장치(10)의 패드부(110)로 전달할 수 있다.

베이스 필름(120)은 분할된 복수의 서브 필름(SF)을 포함할 수 있다. 각각의 복수의 서브 필름(SF)은 각각의 복수의 서브 패드(SP)와 대응되도록 연결 수 있다. 즉, 서브 필름(SF)의 수는 서브 패드(SP)의 수와 동일할 수 있으며, 인접하는 서브 필름(SF) 간의 이격 거리(d2)는 실질적으로 동일할 수 있다. 즉, 도 4에 도시된 바와 같이 베이스 필름(120)은 여섯개의 서브 필름(SF1 내지 SF6)를 포함할 수 있으며, 각각의 서브 필름(SF)은 베이스 필름(120) 중심부에 형성된 반도체 칩(IC)으로부터 대응되는 서브 패드(SP)를 향해 연장되어 형성될 수 있다. 서브 필름(SF)은 각각 대응되는 서브 패드(SP)에 반도체 칩(IC)의 신호를 전달할 수 있다. 반도체 칩(IC)의 형상 또는 개수는 도 4에 개시된 것에 한정되는 것은 아니며, 몇몇 실시예에서 반도체 칩(IC)은 복수개로 형성되어 각각의 서브 필름(SF)에 개별적인 신호를 제공할 수 있다.

복수의 서브 필름(SF)은 대응되는 서브 패드(SP)에 연결되는 범프(B)를 포함할 수 있다. 범프(B)는 서브 필름(SF)의 상부면(121)에 형성될 수 있다. 범프(B)는 도전성 물질을 포함할 수 있으며, 서브 패드(SP) 각각과 전기적으로 연결되어 반도체 칩(IC)의 신호를 서브 패드(SP)로 전달할 수 있다. 범프(B)와 서브 패드(SP)의 형상과 구조에 대해서 후술하도록 한다.

이와 같이, 본 발명의 일 실시예에 따른 표시 장치(10)는 패널(100)의 비표시 영역(NA)에 이격되어 분할 배치된 복수의 서브 패드(SP)를 구비할 수 있으며, 이에 따라 패드부가 직선 배열된 종래 원형 표시 장치보다 비표시 영역(NA)의 면적이 최소화될 수 있으며, 표시 영역(DA)의 면적이 확장될 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 장치(10)는 향상된 개구율을 제공할 수 있다. 여기서 분할된 복수의 서브 패드(SP)의 수는 도 2의 도시된 바와 같이 6개일 수 있으나, 이에 한정되는 것은 아니다. 본 발명의 다른 실시예에 따르면 표시 장치(11)는 도 5에 개시된 바와 같이 4개의 서브 패드(SP)으로 분할된 패드부(110)를 포함할 수 있다. 이 경우 서브 패드(SP) 각각에 포함되는 단위 서브 유닛(VP)의 수는 4개일 수 있으나, 이에 한정되는 것은 아니다. 또한 본 발명의 또 다른 실시예에 의하면 표시 장치(12)는 도 6에 개시된 바와 같이 2개의 서브 패드(SP)로 분할된 패드부(110)를 포함할 수 있다. 이 경우 서브 패드(SP) 각각에 포함되는 단위 서브 유닛(VP)의 수는 5개일 수 있으나, 이에 한정되는 것은 아니다.

이하, 도 7 및 도 8을 참조하여 패널(100)의 구성 및 범프(B)와 서브 패드(SP)의 형성과 구조에 대해 보다 상세히 설명하도록 한다.

도 7은 도 2의 A영역을 확대한 도이며, 도 8은 도 7의 Ⅷ-Ⅷ’을 따라 절단한 단면도이다.

도 7을 참조하면, 서브 패드(SP)는 적어도 하나 이상의 단위 서브 패드(UP1, UP2, UP3)을 포함할 수 있으며, 서브 패드(SP) 상에 오버랩되는 서브 필름(SF)은 각각의 단위 서브 패드(VP)에 대응되도록 연결되는 되는 서브 범프(B1, B2, B3)을 포함할 수 있다. 서브 패드(SP)는 비표시부(NA) 상에 일직선을 따라 정렬되어 배치될 수 있다. 예시적인 실시예에서 각각의 단위 서브 패드(VP)은 제2 방향(D2)으로 직선 배열될 수 있으며, 제2 방향과 수직한 제1 방향으로 연장될 수 있다. 인접한 단위 서브 패드(VP)간의 거리(d3)는 동일할 수 있으며, 또한 각각의 단위 서브 패드(VP)의 장변 및 단변의 길이(d4, d5)도 동일할 수 있다. 도 7에서 제1 방향(D1)에 나란한 단위 서브 패드(VP)의 변이 장변으로 도시되었지만, 이에 한정되는 것은 아니며 몇몇 실시예에서 제2 방향에 나란한 단위 서브 패드(VP)의 변이 장변일 수 있다. 본 실시예에 따른 비표시부(NA)는 서브 패드(SP)가 실장되기 위한 공간만을 제공하면 되므로 불필요한 영역의 생성을 방지될 수 있으며 비표시 영역(NA)의 크기를 감소시킬 수 있다. 따라서 네로우 베젤(Narrow Bezel)을 가지는 표시 장치가 제공될 수 있다.

서브 범프(B1, B2, B3) 또한 일정한 간격으로 배치될 수 있다. 각각의 서브 범프와 단위 서브 패드는 일대일 대응될 수 있다. 서브 범프의 각 변의 길이는 단위 서브 패드의 각 변의 길이보다 작을 수 있다. 즉, 서브 범프는 보다 넓은 면적을 가진 단위 서브 패드 상에 배치될 수 있으며 전기적으로 연결될 수 있다.

도 8을 참조하면, 패널(100)은 제1 기판(103), 반도체 패턴(105), 게이트 절연막(106), 게이트 전극(107), 패드 단자(111), 층간 절연막(112), 소스 전극(113), 드레인 전극(114), 보조 단자(115), 중간막(116), 평탄화막(117), 화소 정의막(118), 제1 전극(E1), 유기 발광층(EML), 제2 전극(E2), 보호막(PR), 제2 기판(104), 및 실런트(119)를 포함할 수 있다. 여기에서, 패드 단자(111) 및 보조 단자(115)는 하나의 단위 서브 패드(VP)를 이룰 수 있다.

제1 기판(103)은 적어도 부분적으로 라운드된 일변을 포함할 수 있다. 예시적인 실시예에서, 제1 기판(103)의 일면은 원형일 수 있으나, 이에 한정되는 것은 아니고, 타원형 등일 수 있다.

제1 기판(103)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 제1 기판(103)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 또한, 제1 기판(103)은 고내열성을 갖는 고분자를 포함할 수 있다. 예컨대, 제1 기판(103)은, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.

제1 기판(103)은 가요성을 가질 수 있다. 즉, 제1 기판(103)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다.

제1 기판(103)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.

표시 영역(DA)은 화상이 표시되는 영역일 수 있다. 또한, 표시 영역(DA)은 실질적으로 화상을 표시하는 표시 소자 및 표시 소자와 전기적으로 연결되는 박막 트랜지스터 등이 위치한 영역일 수 있다. 여기에서, 표시 소자는 유기 발광 소자일 수 있지만, 이에 한정되는 것은 아니다. 또한, 표시 영역(DA)은 제1 기판(103)의 중심부에 위치한 영역일 수 있다. 이러한 표시 영역(DA)은 원형일 수 있으나, 이에 한정되는 것은 아니고, 타원형 등일 수 있다.

비표시 영역(NDA)은 화상이 표시되지 않는 영역일 수 있다. 또한, 비표시 영역(NDA)은 실런트(119) 및 단위 서브 패드(VP)가 위치한 영역일 수 있다. 또한, 비표시 영역(NDA)은 제1 기판(103)의 에지와 인접한 영역일 수 있다. 즉, 비표시 영역(NDA)은 제1 기판(103)의 가장자리부에 위치한 영역일 수 있다.

비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 예시적인 실시예에서, 비표시 영역(NDA)은 표시 영역(DA)을 모두 둘러싸는 원형의 도넛 형상일 수 있다.

도면에 도시되지는 않았지만, 제1 기판(103) 상에는 버퍼막이 위치할 수 있다. 버퍼막은 제1 기판(103)으로부터 금속 원자들, 불순물들 등이 확산되는 현상을 방지하는 기능을 수행할 수 있다. 또한, 버퍼막은 제1 기판(103)의 표면이 균일하지 않을 경우, 제1 기판(103)의 표면의 평탄도를 향상시키는 역할도 수행할 수 있다. 이러한 버퍼막은 실리콘 화합물로 이루어질 수 있다. 예를 들면, 버퍼막은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 버퍼막은 실리콘 화합물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 버퍼막은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 실리콘 산탄화막 및/또는 실리콘 탄질화막을 포함할 수 있다. 이러한 버퍼막은 제1 기판(103)의 표면 평탄도, 구성 물질 등에 따라 생략될 수도 있다.

반도체 패턴(105)은 제1 기판(103) 상에 형성될 수 있다. 구체적으로, 반도체 패턴(105)은 제1 기판(103)의 표시 영역(DA) 상에 위치할 수 있다. 만약, 제1 기판(103) 상에 버퍼막이 형성되었다면, 반도체 패턴(105)은 버퍼막 상에 형성될 수 있다. 반도체 패턴(105)은 비정질 반도체, 미세결정 반도체, 또는 다결정 반도체로 이루어질 수 있으며, 바람직하게는 다결정 반도체로 이루어질 수 있다.

게이트 절연막(106)은 버퍼막 상에 반도체 패턴(105)을 커버하도록 형성될 수 있다. 게이트 절연막(106)은 제1 기판(103)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 위치할 수 있다. 게이트 절연막(106)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 또는 금속 산화물 등으로 이루어질 수 있다. 게이트 절연막(106)에 사용될 수 있는 금속 산화물은, 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx) 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 게이트 절연막(106)은 반도체 패턴(105)의 프로파일(profile)을 따라 버퍼막 상에 실질적으로 균일하게 형성될 수 있다. 게이트 절연막(106)은 상대적으로 얇은 두께를 가질 수 있으며, 게이트 절연막(106)에는 반도체 패턴(105)에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 게이트 절연막(106)은 반도체 패턴(105)을 충분히 커버하면서 실질적으로 평탄한 상면을 가질 수 있다. 이 경우, 게이트 절연막(106)은 상대적으로 두꺼운 두께를 가질 수 있다.

게이트 전극(107)은 게이트 절연막(106) 상에 형성될 수 있다. 게이트 전극(107)은 제1 기판(103)의 표시 영역(DA) 상에 위치할 수 있다. 게이트 전극(107)은 게이트 절연막(106) 중에서 아래에 반도체 패턴(105)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극(107)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 게이트 전극(107)은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 게이트 전극(107)은 상술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질로 이루어진 단층 구조를 가질 수 있다. 이와는 달리, 게이트 전극(107)은 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질로 구성된 다층 구조로 형성될 수도 있다. 예시적인 실시예들에 있어서, 게이트 전극(107)은 반도체 패턴(105)에 비하여 실질적으로 작은 폭을 가질 수 있다. 예를 들면, 게이트 전극(107)은 채널부와 실질적으로 동일하거나 실질적으로 유사한 폭을 가질 수 있다. 또한, 게이트 전극(107)과 채널부는 서로 중첩될 수 있다. 그러나, 게이트 전극(107)의 치수 및/또는 채널부의 치수는 이들을 포함하는 스위칭 소자에 요구되는 전기적인 특성에 따라 변화될 수 있다.

패드 단자(111)도 게이트 절연막(106) 상에 형성될 수 있다. 패드 단자(111)는 제1 기판(103)의 비표시 영역(NDA) 상에 위치할 수 있다. 패드 단자(111)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 패드 단자(111)는 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 패드 단자(111)는 상술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질로 이루어진 단층 구조를 가질 수 있다. 이와는 달리, 패드 단자(111)는 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질로 구성된 다층 구조로 형성될 수도 있다. 또한, 패드 단자(111)는 게이트 전극(107)과 동일한 물질로 이루어질 수 있다. 또한, 패드 단자(111)는 게이트 전극(107)과 동시에 형성될 수 있다.

층간 절연막(112)은 게이트 절연막(106) 상에 게이트 전극(107) 및 패드 단자(111)를 덮도록 형성될 수 있다. 층간 절연막(112)은 제1 기판(103)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 형성될 수 있다. 층간 절연막(112)은 게이트 전극(107) 및 패드 단자(111)의 프로파일을 따라 게이트 절연막(106) 상에 실질적으로 균일한 두께로 형성될 수 있다. 따라서, 층간 절연막(112)에는 게이트 전극(107) 및 패드 단자(111)에 인접하는 단차부가 생성될 수 있다. 층간 절연막(112)은 실리콘 화합물로 이루어질 수 있다. 예를 들면, 층간 절연막(112)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 층간 절연막(112)은 전술한 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 또한, 층간 절연막(112)은 상술한 게이트 절연막(106)과 실질적으로 동일한 물질로 이루어질 수 있다. 이러한 층간 절연막(112)은 후속하여 형성되는 소스 전극(113)과 드레인 전극(114)으로부터 게이트 전극(107)을 절연시키는 역할을 수행할 수 있다.

층간 절연막(112)은 반도체 패턴(105)의 일부를 노출시키는 제1 콘택홀 및 패드 단자(111)의 일부를 노출시키는 제2 콘택홀을 포함할 수 있다. 제1 콘택홀은 제1 기판(103)의 표시 영역(DA) 상에 형성될 수 있다. 예시적인 실시예에서, 제1 콘택홀은 반도체 패턴(105)의 소스부 및 드레인부를 노출시킬 수 있다. 도 2에 도시된 예시적인 실시예와 같이, 반도체 패턴(105) 상에 게이트 절연막(106)이 위치할 경우, 제1 콘택홀은 게이트 절연막(106)을 관통하도록 형성될 수 있다. 제1 콘택홀은 제1 기판(103)의 일면에 수직인 방향으로 연장되어 형성될 수 있다. 제2 콘택홀은 제1 기판(103)의 비표시 영역(NDA) 상에 형성될 수 있다. 예시적인 실시예에서, 제2 콘택홀은 패드 단자(111)의 중심부를 노출시킬 수 있다. 제2 콘택홀은 제1 기판(103)의 일면에 수직인 방향으로 연장되어 형성될 수 있다.

소스 전극(113)과 드레인 전극(114)은 층간 절연막(112) 상에 형성될 수 있다. 구체적으로, 소스 전극(113)과 드레인 전극(114)은 제1 콘택홀에 삽입될 수 있다. 즉, 소스 전극(113)과 드레인 전극(114)은 제1 기판(103)의 표시 영역(DA) 상에 형성될 수 있다. 소스 전극(113) 및 드레인 전극(114)은 게이트 전극(107)을 중심으로 소정의 간격으로 이격되며, 게이트 전극(107)에 인접하여 배치될 수 있다. 예를 들면, 소스 전극(113) 및 드레인 전극(114)은 층간 절연막(112) 및 게이트 절연막(106)을 관통하여 반도체 패턴(105)의 소스부 및 드레인부에 각기 접촉될 수 있다. 소스 전극(113) 및 드레인 전극(114)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 소스 전극(113) 및 드레인 전극(114)은 각기 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 한편, 소스 전극(113) 및 드레인 전극(114)은 각기 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어진 단층 구조 또는 다층 구조를 가질 수 있다.

층간 절연막(112) 상에 소스 전극(113) 및 드레인 전극(114)이 형성됨에 따라, 제1 기판(103) 상에는 유기 발광 표시 장치의 스위칭 소자로서 반도체 패턴(105), 게이트 절연막(106), 게이트 전극(107), 소스 전극(113), 및 드레인 전극(114)을 포함하는 박막 트랜지스터가 제공될 수 있다. 여기에서, 박막 트랜지스터는 탑 게이트 방식의 박막 트랜지스터일 수 있다.

보조 단자(115)도 층간 절연막(112) 상에 형성될 수 있다. 구체적으로, 보조 단자(115)는 제2 콘택홀에 삽입될 수 있다. 즉, 보조 단자(115)는 제1 기판(103)의 비표시 영역(DA)(NDA) 상에 형성될 수 있다. 보조 단자(115)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 보조 단자(115)는 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 한편, 보조 단자(115)는 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어진 단층 구조 또는 다층 구조를 가질 수 있다. 또한, 보조 단자(115)는 소스 전극(113) 및 드레인 전극(114)과 동일한 물질로 이루어질 수 있다. 또한, 보조 단자(115)는 소스 전극(113) 및 드레인 전극(114)과 동시에 형성될 수 있다.

하나의 패드 단자(111) 및 하나의 보조 단자(115)는 하나의 단위 서브 패드(VP)를 이룰 수 있다. 이러한 단위 서브 패드(VP)는 베이스 필름(120)으로부터 표시 소자에 전달되는 신호를 인가받을 수 있다.

중간막(116)은 소스 전극(113) 및 드레인 전극(114) 상에 형성될 수 있다. 즉, 중간막(116)은 층간 절연막(112) 상에 소스 전극(113) 및 드레인 전극(114)을 커버하도록 형성될 수 있다. 중간막(116)은 제1 기판(103)의 표시 영역(DA) 상에 형성될 수 있다. 중간막(116)은 소스 전극(113) 및 드레인 전극(114)을 완전하게 덮을 수 있는 충분한 두께를 가질 수 있다. 중간막(116)은 유기 물질 또는 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 중간막(116)은 포토레지스트, 아크릴계 폴리머, 폴리이미드계 폴리머, 폴리아미드계 폴리머, 실록산계 폴리머, 감광성 아크릴 카르복실기를 포함하는 폴리머, 노볼락 수지, 알칼리 가용성 수지, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄, 마그네슘, 아연, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 마그네슘 산화물, 아연 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 따르면, 후속하여 형성되는 평탄화막(117)의 구성 물질, 치수 등에 따라 박막 트랜지스터를 커버하는 중간막(116)이 제공되지 않을 수도 있다.

평탄화막(117)은 중간막(116) 상에 형성될 수 있다. 평탄화막(117)은 제1 기판(103)의 표시 영역(DA) 상에 형성될 수 있다. 평탄화막(117)의 표면은 평평할 수 있다. 즉, 평탄화막(117)은 충분히 두껍게 형성되어, 화소가 위치하는 일면을 평탄하게 할 수 있다. 평탄화막(117)은 절연성 물질로 이루어질 수 있다. 또한, 평탄화막(117)은 유기 물질, 예컨대, 폴리 이미드로 이루어질 수 있다. 또한, 평탄화막(117)은 단층 구조로 형성될 수 있지만, 적어도 두 개 이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다.

평탄화막(117)은 드레인 전극(114)의 일부를 노출시키는 비아홀을 포함할 수 있다. 예시적인 실시예에서, 비아홀은 드레인 전극(114)의 중심부를 노출시킬 수 있다. 비아홀은 기판의 일면에 수직인 방향으로 연장되어 형성될 수 있다.

제1 전극(E1)은 평탄화막(117) 상에 위치할 수 있다. 제1 전극(E1)은 제1 기판(103)의 표시 영역(DA) 상에 형성될 수 있다. 제1 전극(E1)은 비아홀에 삽입되어 드레인 전극(114)과 전기적으로 연결될 수 있다. 제1 전극(E1)은 애노드(anode) 전극 또는 캐소드(cathode) 전극일 수 있다. 제1 전극(E1)이 애노드 전극일 경우, 제2 전극(E2)은 캐소드 전극이 되며, 이하에서는 이와 같이 가정하고 실시예들이 예시적으로 설명된다. 다만, 제1 전극(E1)이 캐소드 전극이고, 제2 전극(E2)이 애노드 전극일 수도 있다.

제1 전극(E1)이 애노드 전극으로 사용될 경우, 제1 전극(E1)은 일함수가 높은 도전성 물질로 이루어질 수 있다. 표시 장치가 배면 발광형 표시 장치일 경우, 제1 전극(E1)은 ITO, IZO, ZnO, 또는 In2O3 등의 물질이나, 이들의 적층막으로 형성될 수 있다. 표시 장치가 전면 발광형 표시 장치일 경우, 제1 전극(E1)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca 등으로 형성된 반사막을 더 포함할 수 있다. 제1 전극(E1)은 이들 중 서로 다른 2 이상의 물질을 이용하여 2층 이상의 구조를 가질 수 있는 등의 다양한 변형이 가능하다.

화소 정의막(118)은 제1 전극(E1) 상에 형성될 수 있다. 화소 정의막(118)은 제1 기판(103)의 표시 영역(DA) 상에 형성될 수 있다. 화소 정의막(118)은 제1 전극(E1)의 일부 영역들을 노출시킬 수 있다. 화소 정의막(118)은 벤조사이클로부텐(Benzo Cyclo Butene, BCB), 폴리이미드(polyimide, PI), 폴리아마이드(poly amaide, PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 유기 물질을 포함하여 이루어지거나, 실리콘 질화물 등과 같은 무기 물질을 포함하여 이루어질 수도 있다. 화소 정의막(118)은 또한 검정색 안료를 포함하는 감광제로 이루어질 수 있는데, 이 경우 화소 정의막(118)은 차광 부재의 역할을 할 수 있다.

유기 발광층(EML)은 제1 전극(E1) 상에 형성될 수 있다. 유기 발광층(EML)은 제1 기판(103)의 표시 영역(DA) 상에 형성될 수 있다. 유기 발광층(EML)에 전류가 인가되면, 유기 발광층(EML) 내의 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생한다.

유기 발광층(EML)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있다. 이러한 유기 발광층(EML)은 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 정공 저지층(hole blocking layer, HBL), 발광층(Emitting layer, EML), 전자 수송층(electron-transporting layer, ETL), 전자 주입층(electron-injection layer, EIL) 및 전자 저지층(electron blocking layer, EBL) 등을 포함할 수 있다.

제2 전극(E2)은 유기 발광층(EML) 상에 형성될 수 있다. 제2 전극(E2)은 제1 기판(103)의 표시 영역(DA) 상에 형성될 수 있다. 제2 전극(E2)이 캐소드 전극으로 사용될 경우, 제2 전극(E2)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예시적인 실시예에서, 제2 전극(E2)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca 등으로 형성될 수 있다.

유기 발광층(EML) 상에 제2 전극(E2)이 형성됨에 따라, 제1 기판(103) 상에는 표시 장치의 표시 소자로서 제1 전극(E1), 유기 발광층(EML), 및 제2 전극(E2)을 포함하는 유기 발광 소자가 제공될 수 있다.

보호막(PR)은 제2 전극(E2) 상에 형성될 수 있다. 보호막(PR)은 제1 기판(103)의 표시 영역(DA) 상에 형성될 수 있다. 보호막(PR)은 외부의 수분이나 산소로부터 표시 소자를 보호하여 표시 소자의 열화를 방지하는 역할을 할 수 있다.

보호막(PR)은 유기막, 무기막 또는 이들의 다중층일 수 있다. 상기 무기막은 절연막인 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiOxNy)일 수 있으며, 또한, 상기 무기막은 LiF 막일 수 있다. 한편, 상기 유기막은 NPB(N,N'-Bis(naphthalen-1-yl)-N,N'-bis(phenyl)benzidine),TNATA, TCTA, TDAPB, TDATA, Alq3, Balq 또는 CBP를 함유하는 막일 수 있다. 보호막(PR)은 증발법, CVD 또는 스퍼터링법을 사용하여 형성할 수 있다.

제2 기판(104)은 보호막(PR) 상에 위치할 수 있다. 제2 기판(104)은 보호막(PR)과 일정 거리 이격되어 있을 수 있다. 제2 기판(104)과 보호막(PR) 사이에는 질소 등이 충진되어 있을 수 있다. 제2 기판(104)은 제1 기판(103)과 대향할 수 있다. 제2 기판(104)은 제1 기판(103)의 표시 영역(DA)의 전부 및 비표시 영역(NDA)의 일부를 커버하도록 위치할 수 있다. 제2 기판(104)은 실런트(119)와 함께 표시 소자 및 박막 트랜지스터 등을 봉지할 수 있다.

제2 기판(104)은 투명한 절연 유리 또는 플라스틱일 수 있지만, 이에 한정되는 것은 아니고, 외부 물질을 차단할 수 있는 다양한 물질로 이루어질 수 있다. 예시적인 실시예에서, 제2 기판(104)은 제1 기판(103)과 동일한 물질로 이루어질 수 있다.

실런트(119)는 제1 기판(103) 및 제2 기판(104)의 가장자리부에 위치할 수 있다. 예시적인 실시예에서, 실런트(119)는 제1 기판(103)의 비표시 영역(NDA) 상에 위치할 수 있다. 이러한 실런트(119)는 제1 기판(103) 상에 위치한 층간 절연막(112)과 접촉할 수 있지만, 이에 한정되는 것은 아니고, 게이트 절연막(106) 또는 제1 기판(103)과 접촉할 수도 있다. 도 2에 도시된 예시적인 실시예에서, 실런트(119)는 층간 절연막(112) 및 제2 기판(104)과 접촉하여 표시 소자 및 박막 트랜지스터 등을 봉지할 수 있다. 베이스 필름(120)은 패널(100)의 일 단부 상에 위치할 수 있다. 도 1에 도시된 예시적인 실시예에서는 하나의 베이스 필름(120)이 패널(100)의 하측에 위치하지만, 이에 한정되는 것은 아니고, 두 개의 베이스 필름(120)이 패널(100)의 상측 및 하측에 모두 위치할 수도 있다. 이러한 베이스 필름(120)은 패널(100)에 다양한 신호를 인가할 수 있다. 베이스 필름(120)은 접착 부재(AD)에 의하여 패널(100) 상에 부착될 수 있다. 여기에서, 접착 부재(AD)는 복수의 도전성 입자를 포함하여 패널(100) 및 베이스 필름(120)을 전기적으로 연결시킬 수 있다. 즉, 베이스 필름(120)은 접착 부재(AD)에 의하여 패널(100)에 고정될 수 있으며 패널(100)에 다양한 신호를 안정적으로 제공할 수 있다.

이하, 본 발명의 또 다른 실시예에 따른 표시 장치에 대해 설명하도록 한다.

도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 패널의 정면도이다.

도 9를 참조하면, 표시 장치(20)는 패널(200) 및 패드부(210)를 포함한다.

패널(200)은 화상을 표시하는 표시 패널일 수 있다. 패널(200)의 일면은 원형일 수 있다. 다만, 이에 한정되는 것은 아니며 패널(200)은 적어도 부분적으로 라운드된 일변을 포함하는 형상일 수 있으며, 예시적인 실시예에서 패널(200)은 타원형일 수도 있다. 패널(200)은 패널(200)의 외주에 인접하게 배치되고 외부 신호를 인가 받는 패드부(210)를 포함할 수 있다. 패널(200)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NA)을 포함할 수 있다. 비표시 영역(NA)의 형상은 도 8에 도시된 바와 같이 원형 표시 영역(DA)을 둘러싸는 도넛 형상일 수 있으나, 이에 한정되는 것은 아니다. 여기서 표시 영역(DA)에는 표시 소자가 형성될 수 있으며 비표시 영역(DA)에는 패드부(210)가 형성될 수 있다.

패드부(210)는 패널(200)을 구동하는 구동 신호를 외부로부터 인가 받을 수 있다. 상기 구동 신호는 게이트 신호 및 데이터 신호 등을 포함할 수 있다. 여기서 패드부(210)는 패널(200)의 일변을 따라서 배치될 수 있다. 즉, 패드부(210)는 직선 배열되는 것이 아니라 곡선을 따라 배열될 수 있다. 패드부(210)는 복수의 서브 패드(SP)로 분할될 수 있으며, 복수의 서브 패드(SP) 각각은 서로 이격되어 배치될 수 있다. 도 8에 도시된 바와 같이, 패드부(210)은 제1 서브 패드(SP1) 및 제2 서브 패드(SP2)로 이분할될 수 있으나, 패드부(210)가 분할되는 수는 이에 한정되는 아니다. 몇몇 실시예에서, 패드부(210)는 제1 서브 패드 내지 제4 서브 패드(SP1 내지 SP4)로 사분할될 수 있다. 또한 몇몇 실시예에서 패드부(210)는 제1 서브 패드 내지 제6 서브 패드(SP1 내지 SP6)으로 육분할될 수도 있다. 분할된 서브 패드(SP)는 적어도 하나 이상의 게이트 신호 및 데이터 신호를 인가 받을 수 있으며, 인가 받은 신호를 패널(200)에 출력할 수 있다. 예를 들어 제1 서브 패드(SP1)는 데이터 신호를 인가 받을 수 있고, 제2 서브 패드(SP2)는 게이트 신호를 인가 받을 수 있다. 다만, 이에 한정되는 것은 아니며 상술한 바와 반대로 신호가 인가될 수 있으며 하나의 서브 패드는 상기 데이터 신호 및 게이트 신호를 모두 인가 받은 후 이를 패널(200)에 출력할 수 도 있다.

인접한 서브 패드(SP)와의 이격거리(d1)는 실질적으로 동일할 수 있다. 또한, 복수의 서브 패드(SP)는 패널(200)의 일면의 중심점(CP) 및 패널(200)의 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성될 수 있다. 즉, 가상의 선(L1)을 기준으로 제1 서브 패드(SP1)와 제2 서브 패드(SP2)는 대칭되게 형성될 수 있다. 또한 서브 패드는(SP)는 복수개의 단위 서브 패드를 포함할 수 있다. 상기 단위 서브 패드는 서로 인접한 단위 서브 패드와 단차를 형성할 수 있다.

본 발명의 일 실시예 따른 표시 장치(20)는 패드부(210)에 상기 외부 신호를 인가하는 반도체 칩(IC)이 실장된 베이스 필름(220)을 더 포함할 수 있다. 보다 상세한 설명을 위해 도 10 내지 도 12가 참조된다.

도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 정면도이고, 도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 측면도이며, 도 12는 본 발명의 또 다른 실시예에 따른 베이스 필름의 정면도이다.

도 10 내지 도 12를 참조하면, 베이스 필름(220)은 절연성 및 가요성을 가지는 물질로 형성될 수 있다. 예시적인 실시예에서, 베이스 필름(220)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.

베이스 필름(220)은 패널(200)의 하부면(202)과 접촉하도록 형성될 수 있으며, 말단부가 휘어져 기판의 상부면(201) 말단부를 덮을 수 있다. 여기서 베이스 필름(220)과 접촉하는 패널(200)의 면을 하부면(202), 그 반대 면을 상부면(201)이라 정의한다. 베이스 필름(220)은 상부면(221) 및 하부면(222)을 포함할 수 있다. 여기서 패널(200)과 접촉하는 면을 상부면(221), 그 반대 면을 하부면(222)이라 정의한다. 베이스 필름(220)의 하부면(222)은 반도체 칩(IC)이 실장될 수 있으며 베이스 필름(220)의 상부면(221)은 범프(B)가 형성될 수 있다. 다만, 이에 한정되는 것은 아니며 몇몇 실시예에서 반도체 칩(IC)과 범프(B)는 같은 면에 형성될 수 있다. 반도체 칩(IC)과 범프(B)는 베이스 필름(220)에 형성된 배선(LP)을 통해 전기적으로 연결될 수 있다. 범프(B)는 기판의 상부면(201) 말단부에 형성된 패드부(210)와 전기적으로 연결될 수 있다. 즉, 반도체 칩(IC)은 배선(220)을 통해서 게이트 신호 및 데이터 신호를 표시장치(20)의 패드부(210)로 전달할 수 있다.

베이스 필름(120)은 분할된 복수의 서브 필름(SF)을 포함할 수 있으며, 각각의 서프 필름(SF)은 서브 패드(SP)와 대응되도록 연결될 수 있다. 도 12에 도시된 바와 같이 베이스 필름(120)은 반도체 칩(IC)을 기준으로 제1 서브 필름(SF1)과 제2 서브 필름(SF2)로 분할될 수 있으며, 각각의 서브 필름(SF)은 대응되는 서브 패들(SP)를 향해 연장되어 형성될 수 있다. 여기서 반도체 칩(IC)의 형상 또는 개수는 도 12에 개시된 것에 한정되는 것은 아니며, 몇몇 실시예에서 반도체 칩(IC)은 복수개로 형성되어 각각의 서브 필름(SF)에 개별적인 신호를 제공할 수 있다. 이하, 도 13을 참조하여 서브 필름(SF) 및 서브 패드(SP)의 형상 및 효과에 대해 보다 상세히 설명하도록 한다.

도 13은 본 발명의 또 다른 실시예에 따른 서브 필름(SF)과 서브 패드(SP)의 관계를 나타낸 도이다.

도 13을 참조하면, 서브 패드(SP)는 복수개의 단위 서브 패드(VP)를 포함할 수 있다. 단위 서브 패드(VP)의 수는 도 13에 개시된 바와 같이, 9개에 일 수 있으나 이에 한정되는 것은 아니다. 단위 서브 패드(VP)는 서로 인접한 단위 서브 패드(VP)와 단차(d8)를 형성할 수 있다. 상기 단차(d8)는 일정한 크기일 수 있으나, 이에 한정되는 것은 아니며 패널(200)의 일변을 따라 배치될 수 있도록 조절될 수 있다. 즉 단위 서브 패드(VP)는 직선으로 배열되는 것이 아니라 곡선의 형태로 배열될 수 있다. 또한, 단위 서브 패드(VP)와 대응되는 서브 필름(SF)도 패널(200)의 일변에 대응되도록 라운드된 일변을 포함할 수 있으며, 서브 필름(SF)에 포함되는 범프(B) 또한 서브 패드(SP)에 대응되도록 단차(d8')가 형성될 수 있다. 즉, 개개의 범프(B)는 서브 패드(SP)의 단위 서브 패드(VP)와 일대일 대응될 수 있다.

이와 같이, 본 발명의 또 다른 실시예에 따른 표시 장치(20)는 단차가 형성되어 원형 패널의 일변을 다라 배치될 수 있는 분할된 서브 패드를 제공할 수 있어, 불필요한 비표시 영역(NA)의 생성을 보다 방지할 수 있다. 따라서 본 발명의 또 다른 실시예에 따른 표시 장치(20)는 상대적으로 표시 영역(DA)의 영역을 확장할 수 있어 개구율을 향상시킬 수 있으며, 네로우 베젤(Narrow Bezel)을 가지는 표시 장치를 제공할 수 있다.

그 밖의 표시 장치의 구성에 대한 설명은 동일한 명칭을 갖는 도 1 내지 도 8에서 설명한 표시 장치(10)의 구성에 대한 설명과 실질적으로 동일하므로, 생략하도록 한다.

도 14는 본 발명의 또 다른 실시예에 따른 표시 장치의 패널의 정면도이다.

도 14를 참조하면, 표시 장치(30)는 패널(300) 및 패드부(310)를 포함한다.

패널(300)은 화상을 표시하는 표시 패널일 수 있다. 패널(300)의 일면은 원형일 수 있다. 다만, 이에 한정되는 것은 아니며 패널(300)은 적어도 부분적으로 라운드된 일변을 포함하는 형상일 수 있으며, 예시적인 실시예에서 패널(300)은 타원형일 수도 있다. 패널(300)은 패널(300)의 외주에 인접하게 배치되고 외부 신호를 인가 받는 패드부(310)를 포함할 수 있다. 패널(300)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NA)을 포함할 수 있다. 비표시 영역(NA)의 형상은 도 14에 도시된 바와 같이 원형 표시 영역(DA)을 둘러싸는 도넛 형상일 수 있으나, 이에 한정되는 것은 아니다. 여기서 표시 영역(DA)에는 표시 소자가 형성될 수 있으며 비표시 영역(DA)에는 패드부(310)가 형성될 수 있다.

패드부(310)는 패널(300)을 구동하는 구동 신호를 외부로부터 인가 받을 수 있다. 상기 구동 신호는 게이트 신호 및 데이터 신호 등을 포함할 수 있다. 여기서 패드부(310)는 패널(300)의 일변을 따라서 배치될 수 있다. 즉, 패드부(310)는 직선 배열되는 것이 아니라 곡선을 따라 배열될 수 있다. 패드부(310)는 복수의 서브 패드(SP)로 분할될 수 있으며, 복수의 서브 패드(SP) 각각은 서로 이격되어 배치될 수 있다. 또한, 여기서 복수의 서브 패드(SP)와 패널(300)의 일변과의 거리는 동일할 수 있다.

도 14에 도시된 바와 같이, 패드부(310)은 제1 서브 패드(SP1), 제2 서브 패드(SP2), 제3 서브 패드(SP3) 및 제4 서브 패드(PS4)로 분할될 수 있으나, 패드부(310)가 분할되는 수는 이에 한정되는 아니다. 몇몇 실시예에서, 패드부(310)는 제1 서브 패드 및 제2 서브 패드(SP1 및 SP2)로 이분할될 수 있다. 또한 몇몇 실시예에서 패드부(310)는 제1 서브 패드 내지 제6 서브 패드(SP1 내지 SP6)으로 육분할될 수도 있다. 분할된 서브 패드(SP)는 적어도 하나 이상의 게이트 신호 및 데이터 신호를 인가 받을 수 있으며, 인가 받은 신호를 패널(300)에 출력할 수 있다. 예를 들어 제1 서브 패드(SP1) 및 제3 서브 패드(SP3)는 데이터 신호를 인가 받을 수 있고, 제2 서브 패드(SP2) 및 제4 서브 패드(SP4)는 게이트 신호를 인가 받을 수 있다. 다만, 이에 한정되는 것은 아니며 상술한 바와 반대로 신호가 인가될 수 있으며 하나의 서브 패드는 상기 데이터 신호 및 게이트 신호를 모두 인가 받은 후 이를 패널(300)에 출력할 수 도 있다.

인접한 서브 패드(SP)간의 이격거리(d1)는 실질적으로 동일할 수 있다. 또한, 복수의 서브 패드(SP)는 패널(300)의 일면의 중심점(CP) 및 패널(300)의 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성될 수 있다. 즉, 가상의 선(L1)을 기준으로 제1 서브 패드(SP1) 및 제4 서브 패드(SP4)와 제2 서브 패드(SP2) 및 제3 서브 패드(SP3)는 대칭되게 형성될 수 있다. 또한 서브 패드는(SP)는 복수개의 단위 서브 패드를 포함할 수 있다. 상기 단위 서브 패드 각각은 패널(300)의 일면의 중심점(CP)을 향하게 배치될 수 있다.

본 발명의 일 실시예 따른 표시 장치(30)는 패드부(310)에 상기 외부 신호를 인가하는 반도체 칩(IC)이 실장된 베이스 필름(320)을 더 포함할 수 있다. 보다 상세한 설명을 위해 도 15 내지 도 17가 참조된다.

도 15는 본 발명의 또 다른 실시예에 다른 표시 장치의 정면도이고, 도 16은 본 발명의 또 다른 실시예에 따른 표시 장치의 측면도이며, 도 17은 본 발명의 또 다른 실시예에 따른 베이스 필름의 정면도이다.

도 15 내지 도 17을 참조하면, 베이스 필름(320)은 절연성 및 가요성을 가지는 물질로 형성될 수 있다. 예시적인 실시예에서, 베이스 필름(320)은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.

베이스 필름(320)은 패널(300)의 하부면(302)과 접촉하도록 형성될 수 있으며, 말단부가 휘어져 기판의 상부면(301) 말단부를 덮을 수 있다. 여기서 베이스 필름(320)과 접촉하는 패널(300)의 면을 하부면(302), 그 반대 면을 상부면(301)이라 정의한다. 베이스 필름(320)은 상부면(321) 및 하부면(322)을 포함할 수 있다. 여기서 패널(300)과 접촉하는 면을 상부면(321), 그 반대 면을 하부면(322)이라 정의한다. 베이스 필름(320)의 하부면(322)은 반도체 칩(IC)이 실장될 수 있으며 베이스 필름(320)의 상부면(321)은 범프(B)가 형성될 수 있다. 다만, 이에 한정되는 것은 아니며 몇몇 실시예에서 반도체 칩(IC)과 범프(B)는 같은 면에 형성될 수 있다. 반도체 칩(IC)과 범프(B)는 베이스 필름(220)에 형성된 배선(LP)을 통해 전기적으로 연결될 수 있다. 범프(B)는 기판의 상부면(301) 말단부에 형성된 패드부(310)와 전기적으로 연결될 수 있다. 즉, 반도체 칩(IC)은 배선(220)을 통해서 게이트 신호 및 데이터 신호를 표시장치(20)의 패드부(210)로 전달할 수 있다.

베이스 필름(120)은 분할된 복수의 서브 필름(SF)을 포함할 수 있으며, 각각의 서브 필름(SF)은 서브 패드(SP)와 대응되도록 연결될 수 있다. 도 14에 도시된 바와 같이 베이스 필름(120)은 반도체 칩(IC)을 기준으로 제1 서브 필름(SF1), 제2 서브 필름(SF2), 제3 서브 필름(SF3) 및 제4 서브 필름(SF4)로 사분할될 수 있으며, 각각의 서브 필름(SF)은 대응되는 서브 패드(SP)를 향해 연장되어 형성될 수 있다. 여기서 반도체 칩(IC)의 형상 또는 개수는 도 14에 개시된 것에 한정되는 것은 아니며, 몇몇 실시예에서 반도체 칩(IC)은 복수개로 형성되어 각각의 서브 필름(SF)에 개별적인 신호를 제공할 수 있다. 이하, 도 18을 참조하여 서브 필름(SF) 및 서브 패드(SP)의 형상 및 효과에 대해 보다 상세히 설명하도록 한다.

도 18은 본 발명의 또 다른 실시예에 따른 서브 필름(SF)과 서브 패드(SP)의 관계를 나타낸 도이다.

도 18을 참조하면, 서브 패드(SP)는 복수개의 단위 서브 패드(VP)를 포함할 수 있다. 단위 서브 패드(VP)의 수는 도 18에 개시된 바와 같이, 5개에 일 수 있으나 이에 한정되는 것은 아니다. 단위 서브 패드(VP) 각각은 패널(300)의 일면의 중심점(CP)을 향하게 배치될 수 있으며, 단위 서브 패드(VP) 각각과 패널(300)의 일변과의 길이(d9)는 일정할 수 있다. 즉, 단위 서브 패드(VP)의 중심과 패널(300)의 일면의 중심점(CP)는 일직선에 존재할 수 있다. 이에 따라 단위 서브 패드(VP)는 패널(300)의 일변을 따라 배치될 수 있다. 즉 단위 서브 패드(VP)는 직선으로 배열되는 것이 아니라 곡선의 형태로 배열될 수 있다. 또한, 단위 서브 패드(VP)와 대응되는 서브 필름(SF)도 패널(300)의 일변에 대응되도록 라운드된 일변을 포함할 수 있으며, 서브 필름(SF)에 포함되는 범프(B) 또한 패널(300)의 일면의 중심부(CP)를 향하도록 배치될 수 있다. 즉, 개개의 범프(B)는 서브 패드(SP)의 단위 서브 패드(VP)와 일대일 대응될 수 있다.

이와 같이, 본 발명의 또 다른 실시예에 따른 표시 장치(30)는 패널(300)의 일면의 중심점을 향하도록 배치되는 분할된 서브 패드를 제공할 수 있어, 불필요한 비표시 영역(NA)의 생성을 보다 방지할 수 있다. 따라서 본 발명의 또 다른 실시예에 따른 표시 장치(30)는 상대적으로 표시 영역(DA)의 영역을 확장할 수 있어 개구율을 향상시킬 수 있으며, 네로우 베젤(Narrow Bezel)을 가지는 표시 장치를 제공할 수 있다.

이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100, 200, 300: 표시 패널
110, 210, 310: 패드부
120, 220, 320: 베이스 필름
SP: 서브 패드
SF: 서브 필름
DA: 표시 영역
NA: 비표시 영역
IC: 반도체 칩
B: 범프
CP: 패널의 중심점

Claims

일면이 원형인 패널; 및
상기 패널의 외주에 인접하게 배치되고, 외부 신호를 인가받는 패드부를 포함하되,
상기 패드부는 복수의 서브 패드로 분할될 수 있으며,
상기 복수의 서브 패드 각각은 서로 이격되어 배치되는 표시 장치.
제1 항에 있어서,
상기 패드부에 상기 외부 신호를 인가하는 반도체 칩이 실장된 베이스 필름을 더 포함하되,
상기 베이스 필름은 분할된 복수의 서브 필름을 포함하고,
상기 복수의 서브 필름 각각은 상기 복수의 서브 패드에 연결되는 범프를 포함하는 표시 장치.
제2 항에 있어서,
상기 범프는 상기 서브 패드부에 대응되도록 형성되는 표시 장치.
제1 항에 있어서,
서로 인접하는 상기 서브 패드간의 이격거리는 실질적으로 동일한 표시 장치.
제1 항에 있어서,
상기 복수의 서브 패드는 상기 일면의 중심점 및 상기 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성되는 표시 장치.
제1 항에 있어서,
상기 복수의 서브 패드 각각은 일 방향으로 연장된 형상을 가지고, 상기 복수의 서브 패드 각각의 길이는 동일한 표시 장치.
제1 항에 있어서,
상기 패널은 표시 소자가 위치하는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하되,
상기 패드부는 상기 비표시 영역에 형성되는 표시 장치.
일면이 원형인 패널; 및
상기 패널의 외주에 인접하게 배치되고, 외부 신호를 인가받는 패드부를 포함하되,
상기 패드부는 복수의 서브 패드로 분할될 수 있으며,
상기 복수의 서브 패드 각각은 상기 패널의 일변을 따라 서로 이격되어 배치되는 표시 장치.
제 8항에 있어서,
상기 복수의 서브 패드 각각은 복수개의 단위 서브 패드를 포함하고,
상기 단위 서브 패드는 서로 인접한 단위 서브 패드와 단차를 형성하는 표시 장치.
제8 항에 있어서,
상기 복수의 서브 패드는 상기 일면의 중심점 및 상기 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성되는 표시 장치.
제8 항에 있어서,
상기 패드부에 상기 외부 신호를 인가하는 반도체 칩이 실장된 베이스 필름을 더 포함하되,
상기 베이스 필름은 서로 분할된 복수의 서브 필름을 포함하고,
상기 복수의 서브 필름 각각은 상기 복수의 서브 패드에 연결되는 범프를 포함하는 표시 장치.
제11 항에 있어서,
상기 범프는 상기 서브 패드부에 대응되도록 형성되는 표시 장치.
제11항에 있어서,
상기 서브 필름은 상기 패널의 일변에 대응되도록 라운드된 일변을 포함하는 표시 장치.
제8 항에 있어서,
상기 패널은 표시 소자가 위치하는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하되, 상기 패드부는 상기 비표시 영역에 형성되는 표시 장치.
일면이 원형인 패널; 및
상기 패널의 외주에 인접하게 배치되고, 외부 신호를 인가받는 패드부를 포함하되,
상기 패드부는 복수의 서브 패드로 분할되어 상기 패널의 일변을 따라 배치될 수 있으며, 상기 복수의 서브 패드 각각은 서로 이격되고, 상기 복수의 서브 패드와 상기 패널의 일변과의 거리는 동일한 표시 장치.
제15 항에 있어서,
상기 복수의 서브 패드는 각각은 복수개의 단위 서브 패드를 포함하고,
상기 단위 서브 패드 각각은 상기 일면의 중심점을 향하게 배치되는 표시 장치.
제15 항에 있어서,
상기 패드부에 상기 외부 신호를 인가하는 반도체 칩이 실장된 필름을 더 포함하되,
상기 필름은 서로 분할된 복수의 서브 필름을 포함하고,
상기 복수의 서브 필름 각각은 상기 복수의 서브 패드에 연결되는 범프를 포함하는 표시 장치.
제17 항에 있어서,
상기 범프는 상기 서브 패드부에 대응되도록 형성되는 표시 장치.
제17항에 있어서,
상기 서브 필름은 상기 패널의 일변에 대응되도록 라운드된 일변을 포함하는 표시 장치.
제15 항에 있어서,
상기 패널은 표시 소자가 위치하는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하되, 상기 패드부는 상기 비표시 영역에 형성되는 표시 장치.