CN220382102U - 显示面板和电子设备 - Google Patents

显示面板和电子设备 Download PDF

Info

Publication number
CN220382102U
CN220382102U CN202321468535.2U CN202321468535U CN220382102U CN 220382102 U CN220382102 U CN 220382102U CN 202321468535 U CN202321468535 U CN 202321468535U CN 220382102 U CN220382102 U CN 220382102U
Authority
CN
China
Prior art keywords
transistor
sub
display area
electrode
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321468535.2U
Other languages
English (en)
Inventor
李承澯
朴钒首
李圣俊
李王枣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220382102U publication Critical patent/CN220382102U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及显示面板和电子设备。所述显示面板包括：多个第一发光二极管和多个第一子像素电路，在第一显示区域中；多个第二发光二极管和多个第二子像素电路，在第二显示区域中；以及透射区域，在所述多个第二发光二极管之间，其中，所述多个第一子像素电路和所述多个第二子像素电路中的每一个包括：第一晶体管；第二晶体管；以及第三晶体管，将所述第一晶体管的栅极电极和漏极电极二极管式连接，并且其中，第一信号线被配置为传送与第二信号线的信号不同的信号，所述第一信号线电连接到所述多个第一子像素电路中的每一个的所述第三晶体管的栅极电极，所述第二信号线电连接到所述多个第二子像素电路中的每一个的所述第三晶体管的栅极电极。

Description

显示面板和电子设备
相关申请的交叉引用
本申请要求于2022年6月16日在韩国知识局提交的第10-2022-0073782号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用并入本文中。
技术领域
一个或多个实施例的各方面涉及在显示区域内部包括透射区域的显示面板以及包括显示面板的电子设备。
背景技术
一个或多个实施例包括显示面板和电子设备，显示面板在显示区域内部包括透射区域，电子设备包括显示面板。
实用新型内容
一个或多个实施例的各方面包括显示面板以及包括显示面板的电子设备的结构和操作，显示面板包括在显示区域内部的透射区域。
附加方面将部分地在下面的描述中阐述，并且部分地根据描述将是明显的，或者可以通过实践本公开的所呈现的实施例来获知。
根据一个或多个实施例，一种显示面板包括：多个第一发光二极管，布置在第一显示区域中；多个第一子像素电路，布置在所述第一显示区域中并且电连接到所述多个第一发光二极管；多个第二发光二极管，布置在至少部分地被所述第一显示区域围绕的第二显示区域中；多个第二子像素电路，布置在所述第二显示区域中并且电连接到所述多个第二发光二极管；以及透射区域，布置在所述多个第二发光二极管之间，其中，所述多个第一子像素电路和所述多个第二子像素电路中的每一个包括：第一晶体管；第二晶体管，电连接到所述第一晶体管和数据线；以及第三晶体管，将所述第一晶体管的栅极电极和漏极电极二极管式连接，并且其中，第一信号线被配置为传送与第二信号线的信号不同的信号，所述第一信号线电连接到所述多个第一子像素电路中的每一个的所述第三晶体管的栅极电极，并且所述第二信号线电连接到所述多个第二子像素电路中的每一个的所述第三晶体管的栅极电极。
根据一些实施例，所述显示面板还可以包括：非显示区域，在包括所述第一显示区域和所述第二显示区域的显示区域外部；以及多个扫描驱动器和多个栅极驱动器，各自布置在所述非显示区域中，其中，所述第一信号线可以电连接到所述多个栅极驱动器中的一个，并且所述第二信号线可以电连接到所述多个扫描驱动器中的一个。
根据一些实施例，所述显示面板还可以包括多条扫描线，所述多条扫描线电连接到所述多个第一子像素电路，其中，所述多条扫描线中的每一条可以电连接到所述多个第一子像素电路的所述第二晶体管，并且所述多条扫描线中的一条可以是所述第二信号线。
根据一些实施例，所述多个第一子像素电路和所述多个第二子像素电路中的每一个还可以包括电连接到所述第一晶体管的第六晶体管、所述多个第一发光二极管中的每一个的第一电极、以及发射控制线。
根据一些实施例，所述第二信号线和所述发射控制线可以布置在所述透射区域的一侧，并且所述第二信号线的一部分和所述发射控制线的一部分可以在不同的层上。
根据一些实施例，所述第二信号线和所述发射控制线可以布置在所述透射区域的一侧，并且所述发射控制线可以包括：第一部分和第二部分，与所述第二信号线在同一层上，所述第一部分和所述第二部分彼此分开(或间隔开)；以及第三部分，具有两个相反端部，所述两个相反端部通过所述第一部分和所述第二部分上的至少一个绝缘层的接触孔分别接触所述第一部分和所述第二部分。
根据一些实施例，所述发射控制线的所述第三部分可以包括与所述多个第一子像素电路中的每一个的所述第三晶体管的所述栅极电极的材料相同的材料。
根据一些实施例，所述显示面板还可以包括：非显示区域，在包括所述第一显示区域和所述第二显示区域的显示区域外部；以及数据存储部分，布置在所述非显示区域中并且电连接到所述多个第二子像素电路中的每一个的所述数据线。
根据一些实施例，所述多个第一子像素电路中的每一个的所述第三晶体管可以包括氧化物类半导体材料的半导体层，并且所述多个第二子像素电路中的每一个的所述第三晶体管可以包括硅类半导体材料的半导体层。
根据一个或多个实施例，一种电子设备包括：显示面板，包括显示区域和非显示区域，所述显示区域包括第一显示区域和至少部分地被所述第一显示区域围绕的第二显示区域，并且所述非显示区域在所述显示区域外部；以及组件，在所述显示面板的所述第二显示区域下方，其中，所述显示面板包括：多个第一发光二极管，布置在所述第一显示区域中；多个第一子像素电路，布置在所述第一显示区域中并且电连接到所述多个第一发光二极管；多个第二发光二极管，布置在所述第二显示区域中；多个第二子像素电路，布置在所述第二显示区域中并且电连接到所述多个第二发光二极管；以及透射区域，布置在所述多个第二发光二极管之间，其中，所述多个第一子像素电路和所述多个第二子像素电路中的每一个包括：第一晶体管；第二晶体管，电连接到所述第一晶体管和数据线；以及第三晶体管，将所述第一晶体管的栅极电极和漏极电极二极管式连接，并且其中，第一信号线被配置为传送与第二信号线的信号不同的信号，所述第一信号线电连接到所述多个第一子像素电路中的每一个的所述第三晶体管的栅极电极，并且所述第二信号线电连接到所述多个第二子像素电路中的每一个的所述第三晶体管的栅极电极。
根据一些实施例，所述显示面板还可以包括多个扫描驱动器和多个栅极驱动器，所述多个扫描驱动器和所述多个栅极驱动器各自布置在所述非显示区域中，其中，所述第一信号线可以电连接到所述多个栅极驱动器中的一个，并且所述第二信号线可以电连接到所述多个扫描驱动器中的一个。
根据一些实施例，所述显示面板还可以包括多条扫描线，所述多条扫描线电连接到所述多个第一子像素电路，其中，所述多条扫描线中的每一条可以电连接到所述多个第一子像素电路的所述第二晶体管，并且所述多条扫描线中的一条可以是所述第二信号线。
根据一些实施例，所述多个第一子像素电路和所述多个第二子像素电路中的每一个还可以包括电连接到所述第一晶体管的第六晶体管、所述多个第一发光二极管中的每一个的第一电极、以及发射控制线。
根据一些实施例，所述第二信号线和所述发射控制线可以布置在所述透射区域的一侧，并且所述第二信号线的一部分和所述发射控制线的一部分可以在不同的层上。
根据一些实施例，所述第二信号线和所述发射控制线可以布置在所述透射区域的一侧，并且所述发射控制线可以包括：第一部分和第二部分，与所述第二信号线布置在同一层上，所述第一部分和所述第二部分彼此分开；以及第三部分，具有两个相反端部，所述两个相反端部通过所述第一部分和所述第二部分上的至少一个绝缘层的接触孔分别接触所述第一部分和所述第二部分。
根据一些实施例，所述发射控制线的所述第三部分可以包括与所述多个第一子像素电路中的每一个的所述第三晶体管的所述栅极电极的材料相同的材料。
根据一些实施例，所述发射控制线和所述第二信号线之间的在所述透射区域附近的第一间隔可以小于所述发射控制线和所述第二信号线之间的在所述第一显示区域中的第二间隔。
根据一些实施例，所述电子设备还可以包括数据存储部分，所述数据存储部分布置在所述非显示区域中并且电连接到所述多个第二子像素电路中的每一个的所述数据线，其中，所述多个第一子像素电路中的每一个的所述数据线可以不电连接到所述数据存储部分。
根据一些实施例，所述多个第一子像素电路中的每一个的所述第三晶体管可以包括氧化物类半导体材料的半导体层，并且所述多个第二子像素电路中的每一个的所述第三晶体管可以包括硅类半导体材料的半导体层。
根据一些实施例，所述组件可以包括相机或传感器。
附图说明
通过以下结合附图的描述，本公开的某些实施例的以上以及其他方面、特征和特性将更加明显，在附图中：
图1是根据一些实施例的电子设备的示意性透视图；
图2A和图2B是根据一些实施例的电子设备的一部分的截面图；
图3A和图3B是根据一些实施例的显示面板的示意性平面图；
图4A是根据一些实施例的显示面板的第一子像素电路和电连接到第一子像素电路的第一发光二极管的示意性等效电路图；
图4B是根据一些实施例的显示面板的第二子像素电路和电连接到第二子像素电路的第二发光二极管的示意性等效电路图；
图5是根据一些实施例的显示面板的一部分的平面图；
图6是根据一些实施例的布置在显示面板的第一显示区域中的第一子像素电路和第一发光二极管的截面图；
图7是根据一些实施例的布置在显示面板的第二显示区域中的第二子像素电路和第二发光二极管的截面图；
图8是沿着图5的线VIII-VIII’截取的根据一些实施例的横穿显示面板的第二显示区域的扫描线和发射控制线的截面图；
图9是沿着图5的线IX-IX’截取的根据一些实施例的横穿显示面板的第二显示区域的发射控制线的截面图；并且
图10A、图10B、图10C、图10D和图10E是用于说明根据一些实施例的显示面板的依据驱动频率的操作的概念图。
具体实施方式
现在将更详细地参考一些实施例的各方面，这些实施例的示例在附图中示出，其中，同样的附图标记始终指代同样的元件。在这方面，本实施例可以具有不同的形式，并且不应被解释为限于在本文中阐述的描述。因此，下面仅通过参考附图来描述实施例，以说明本说明书的各方面。如在本文中使用的，术语“和/或”包括相关联的所列项中的一个或多个项的任何和所有组合。贯穿本公开，表述“a、b和c中的至少一种(者)”表示仅A、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部、或者它们的变型。
因为本公开允许各种改变和许多实施例，所以将在附图中示出并在书面描述中描述特定实施例。参考以下参考附图详细描述的实施例，将阐明本公开的效果和特征以及用于实现它们的方法。然而，本公开不限于以下实施例，并且可以以各种形式实施。
在下文中，将参考附图描述一些实施例的各方面，其中，同样的附图标记始终指代同样的元件，并且省略其重复描述。
虽然诸如“第一”和“第二”的术语可以用于描述各种组件，但是这些组件不必限于以上术语。以上术语用于将一个组件与另一组件区分开。
除非上下文另有明确说明，否则在本文中使用的单数形式“一个”、“一种”和“该(所述)”也旨在包括复数形式。
将理解的是，在本文中使用的术语“包括(comprise/comprising)”和/或“包含(include/including)”说明存在陈述的特征或组件，但是不排除添加一个或多个其他特征或组件。
将进一步理解的是，当层、区域或组件被称为“在”另一层、区或组件“上”时，其可以直接或间接地在所述另一层、区或组件上。即，例如，可以存在居间层、区或组件。
为了便于说明，附图中的元件的尺寸可能被放大或缩小。作为示例，为了便于描述，任意地表示附图中所示的每个元件的尺寸和厚度，并且因此，本公开不必限于此。
在特定实施例可以不同地实现的情况下，可以以与所描述的顺序不同的顺序执行特定的工艺顺序。作为示例，连续描述的两个工艺可以基本上同时执行并且以相反的顺序执行。
将理解的是，当层、区或组件被称为“连接”到另一层、区或组件时，其可以“直接连接”到所述另一层、区或组件，或者可以“间接连接”到所述另一层、区或组件，且其他层、区或组件位于它们之间。例如，将理解的是，当层、区或组件被称为“电连接”到另一层、区或组件时，其可以“直接电连接”到所述另一层、区或组件，或者可以“间接电连接”到所述另一层、区或组件，且其他层、区或组件位于它们之间。
x方向、y方向和z方向不限于直角坐标系的三个轴，并且可以以更广泛的意义解释。例如，x方向、y方向和z方向可以彼此垂直，或者可以表示彼此不垂直的不同方向。
图1是根据一些实施例的电子设备1的示意性透视图。
根据一些实施例，电子设备1是显示运动图像(例如，视频)或静止图像(例如，静态图像)的设备，并且可以用作包括电视机、笔记本计算机、监视器、广告板、物联网(IoT)装置以及便携式电子设备的各种产品的显示屏幕，便携式电子设备包括移动电话、智能电话、平板个人计算机(PC)、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航和超移动个人计算机(UMPC)。
另外，电子设备1可以用在包括智能手表、手表电话、眼镜型显示器和头戴式显示器(HMD)的可穿戴装置中。另外，根据一些实施例，电子设备1可以用作汽车的仪表面板、汽车的中央仪表板、或布置在仪表盘上的中央信息显示器(CID)、代替汽车的侧视镜的室内镜显示器以及布置在前排座椅的背面作为汽车后排座椅的娱乐的显示器。为了便于描述，图1示出了电子设备1用作智能电话，但是根据本公开的实施例不限于此。
参考图1，电子设备1可以包括显示区域DA和在显示区域DA的外部(例如，在显示区域DA的外围)的非显示区域NDA。电子设备1可以被配置为通过在显示区域DA中二维地(例如，以矩阵格式或布置)布置的多个像素的阵列来显示图像。
非显示区域NDA是不显示图像的区域，并且可以完全地围绕显示区域DA。驱动器可以布置在非显示区域NDA中，其中，驱动器被配置为向布置在显示区域DA中的像素提供电信号或电力。焊盘可以布置在非显示区域NDA中，其中，焊盘是印刷电路板等可以电连接到的区域。
显示区域DA可以包括第一显示区域DA1和第二显示区域DA2。第二显示区域DA2可以是其中布置有用于向电子设备1添加各种功能的组件的区域。第二显示区域DA2可以对应于组件区域。
图2A和图2B是根据一些实施例的电子设备1的一部分的截面图。
参考图2A和图2B，电子设备1可以包括显示面板10和与显示面板10重叠的组件20。组件20可以布置在第二显示区域DA2中。
显示面板10可以包括基底100、显示层200、封装层300A、输入感测层400、防反射层600和窗700，其中，显示层200在基底100上，并且封装层300A、输入感测层400、防反射层600和窗700在显示层200上。
基底100可以包括玻璃或聚合物树脂。作为示例，基底100可以包括聚合物树脂，该聚合物树脂包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二酯、聚对苯二甲酸乙二酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素等。包括聚合物树脂的基底100可以是柔性的、可卷曲的或可弯曲的。基底100可以具有多层结构，该多层结构包括包含聚合物树脂的层和无机层。
显示层200可以位于基底100的前表面上，并且下保护膜175可以位于基底100的下表面上。下保护膜175可以附接到基底100的下表面。粘合层可以位于下保护膜175和基底100之间。可选地，下保护膜175可以直接形成在基底100的下表面上。在这样的实施例中，粘合层可以不位于下保护膜175与基底100之间。
下保护膜175可以支撑并保护基底100。下保护膜175可以包括与第二显示区域DA2对应的开口175OP。下保护膜175可以包括有机绝缘材料，诸如聚对苯二甲酸乙二酯(PET)或聚酰亚胺(PI)。
显示层200可以包括多个像素。每个像素可以包括显示元件，并且被配置为发射红光、绿光或蓝光。显示元件可以包括发光二极管ED。根据一些实施例，发光二极管ED可以包括包含有机发射层的有机发光二极管。根据一些实施例，发光二极管ED可以是包括无机材料的无机发光二极管。无机发光二极管可以包括PN结二极管，该PN结二极管包括基于无机材料半导体的材料。当向PN结二极管施加正向电压时，空穴和电子被注入，并且通过空穴和电子的复合产生的能量转换为光能，并且因此，可以发射预设颜色的光。无机发光二极管可以具有在几微米至几百微米的范围内的宽度。根据一些实施例，无机发光二极管可以由微型发光二极管表示。根据一些实施例，发光二极管ED可以是量子点发光二极管。发光二极管ED的发射层可以包括有机材料、无机材料、量子点、有机材料和量子点、或无机材料和量子点。
发光二极管ED可以电连接到位于其下方的晶体管TFT。关于这一点，在图2A和图2B中示出了：缓冲层111位于基底100上，晶体管TFT位于缓冲层111上，并且发光二极管ED通过覆盖晶体管TFT的绝缘层IL的接触孔电连接到晶体管TFT。
晶体管TFT和电连接到晶体管TFT的发光二极管ED可以分别布置在第一显示区域DA1和第二显示区域DA2中。
第二显示区域DA2可以包括透射区域TA。透射区域TA是从组件20发射的光和/或朝向组件行进的光可以穿过的区域。在显示面板10中，透射区域TA的透射率可以为大约30％或更大、大约40％或更大、大约50％或更大、大约60％或更大、大约70％或更大、大约75％或更大、大约80％或更大、大约85％或更大或者大约90％或更大。
显示层200可以由封装构件密封。根据一些实施例，封装构件可以包括如图2A中所示的封装层300A。封装层300A可以包括至少一个无机封装层和至少一个有机封装层。根据一些实施例，封装层300A可以包括第一无机封装层310、第二无机封装层330和在它们之间的有机封装层320。
根据一些实施例，封装构件可以包括如图2B中所示的封装基底300B。封装基底300B可以布置为面向基底100，且显示层200在它们之间。封装基底300B可以包括玻璃。密封剂可以位于基底100与封装基底300B之间，并且布置在上面参考图1描述的非显示区域NDA中。布置在非显示区域NDA中的密封剂可以围绕显示区域DA并且防止或减少湿气渗透显示面板10的侧表面的情况。
输入感测层400可以形成在封装层300A或封装基底300B上。输入感测层400可以获得与外部输入(例如手指或诸如手写笔的物体的触摸事件)对应的坐标信息。输入感测层400可以包括触摸电极和连接到触摸电极的触摸线。输入感测层400可以通过使用自电容方法和/或互电容方法来感测外部输入。
防反射层600可以形成在如图2A中所示的封装层300A上方，或者形成在如图2B中所示的封装基底300B下面。防反射层600可以减小从外部朝向显示面板10入射的光(外部光)的反射率。防反射层600可以包括滤光器板，该滤光器板包括光阻挡部分和滤色器。滤光器板可以包括针对每个像素布置的滤色器、光阻挡部分和外覆层。
窗700可以位于防反射层600上方并且通过包括光学透明粘合剂的粘合层OCA结合到防反射层600。窗700可以包括玻璃或塑料。塑料可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二酯、聚对苯二甲酸乙二酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。
组件20可以位于显示面板10的下部中以与显示区域DA的第二显示区域DA2重叠。组件20可以包括诸如接近传感器、照度传感器、虹膜传感器和面部识别传感器的传感器以及相机(或图像传感器)。组件20可以使用光。作为示例，组件20可以被配置为发射和/或接收红外光带、紫外光带和可见光带中的光。使用红外线的接近传感器可以检测靠近电子设备1的上表面布置的物体，并且照度传感器可以检测入射到电子设备1的上表面的光的亮度。另外，虹膜传感器可以被配置为拍摄位于电子设备1的上表面上方的人的虹膜，并且相机可以被配置为接收关于位于电子设备1的上表面上的物体的光。被布置为与显示面板10的第二显示区域DA2重叠的组件20不限于接近传感器、照度传感器、虹膜传感器、面部识别传感器和图像传感器，并且可以布置各种传感器。
图3A和图3B是根据一些实施例的显示面板10的示意性平面图。
参考图3A和图3B，根据一些实施例的显示面板10可以包括显示区域DA和非显示区域NDA。发光二极管可以布置在显示区域DA中。显示区域DA可以对应于显示面板10的图像表面。
显示区域DA可以包括第一显示区域DA1和第二显示区域DA2，其中，第一显示区域DA1占据显示区域DA的大部分区域，并且第二显示区域DA2至少部分地被第一显示区域DA1围绕并且包括透射区域TA。根据一些实施例，如图3A中所示，第二显示区域DA2可以被第一显示区域DA1完全围绕。根据一些实施例，如图3B中所示，第二显示区域DA2可以部分地(例如，仅部分地而不是完全地)被第一显示区域DA1围绕。
布置在显示区域DA中的发光二极管可以电连接到子像素电路。作为示例，布置在第一显示区域DA1中的第一发光二极管ED1可以电连接到布置在第一显示区域DA1中的第一子像素电路PC1，并且布置在第二显示区域DA2中的第二发光二极管ED2可以电连接到布置在第二显示区域DA2中的第二子像素电路PC2。第二显示区域DA2可以包括透射区域TA，并且透射区域TA可以布置在第二发光二极管ED2之间。
第一子像素电路PC1电连接到扫描线GW和数据线DL，其中，扫描线GW在第一方向(例如，x方向)上延伸，并且数据线DL在第二方向(例如，y方向)上延伸。第二子像素电路PC2也可以电连接到扫描线GW和数据线DL。被配置为向第一子像素电路PC1和第二子像素电路PC2提供信号的第一驱动器电路SDRV1、第二驱动器电路SDRV2和数据驱动器电路DDRV可以布置在非显示区域NDA中。
第一驱动器电路SDRV1可以包括多个驱动器。多个驱动器中的一些驱动器(例如，扫描驱动器)可以被配置为分别向第一子像素电路PC1施加扫描信号。第二驱动器电路SDRV2可以与第一驱动器电路SDRV1相对，且第一显示区域DA1在第二驱动器电路SDRV2和第一驱动器电路SDRV1之间。第二驱动器电路SDRV2可以包括多个驱动器。第一子像素电路PC1和第二子像素电路PC2中的一些子像素电路可以电连接到第一驱动器电路SDRV1的驱动器，并且其余子像素电路可以电连接到第二驱动器电路SDRV2的驱动器。数据驱动器电路DDRV可以包括多个驱动器(被称为数据驱动器)。
多个数据驱动器可以各自被配置为生成数据信号。所生成的数据信号可以通过扇出布线FW和数据线DL传送到第一子像素电路PC1和第二子像素电路PC2，其中，扇出布线FW布置在显示面板10的非显示区域NDA中，并且数据线DL连接到扇出布线FW。根据一些实施例，数据驱动器电路DDRV可以布置在基底100的非显示区域NDA中。
数据存储部分DSTR可以布置在非显示区域NDA中。数据存储部分DSTR可以电连接到与第二子像素电路PC2电连接的数据线DL。根据一些实施例，数据驱动器电路DDRV的一些驱动器可以电连接到被配置为向数据存储部分DSTR和第二子像素电路PC2提供信号的数据线DL。换言之，被配置为向第二子像素电路PC2提供信号的数据线DL可以被配置为从数据驱动器电路DDRV的一个驱动器接收信号(例如，电压)，或者接收存储在数据存储部分DSTR中的信号(例如，电压)。
在数据线DL被配置为向第二子像素电路PC2提供信号的情况下，显示面板10可以以最大驱动频率(被称为第一驱动频率)操作，并且以比最大驱动频率低的频率(被称为第二驱动频率)操作，由此降低功耗。在显示面板10以第一驱动频率操作的情况下，被配置为向第二子像素电路PC2提供信号的数据线DL可以被配置为从数据驱动器电路DDRV的一个驱动器接收信号(例如，电压)。
在显示面板10以第二驱动频率操作的情况下，被配置为向第二子像素电路PC2提供信号的数据线DL可以被配置为从数据驱动器电路DDRV的一个驱动器接收信号(例如，电压)，并且然后接收存储在数据存储部分DSTR中的信号(例如，电压)。
焊盘PAD可以布置在基底100的一侧。焊盘PAD可以通过不被绝缘层覆盖而暴露，并且连接到电路板30。控制驱动器32可以位于电路板30上。
控制驱动器32可以被配置成生成传送到第一驱动器电路SDRV1和第二驱动器电路SDRV2的控制信号。尽管在图3A和图3B中示出了数据驱动器电路DDRV位于基底100上，但是实施例不限于此。根据一些实施例，控制驱动器32可以包括数据驱动器电路。
驱动电压供应线11和公共电压供应线13可以布置在非显示区域NDA中。驱动电压供应线11可以被配置为将驱动电压供应到子像素电路，例如第一子像素电路PC1和第二子像素电路PC2中的每一者。公共电压供应线13可以被配置为将公共电压施加到发光二极管，例如第一发光二极管ED1和第二发光二极管ED2。
驱动电压供应线11可以布置在焊盘PAD与显示区域DA的一侧之间。在平面图中，公共电压供应线13可以具有一侧敞开的环形形状并且部分地围绕显示区域DA。驱动电压供应线11可以电连接到横穿显示区域DA的驱动电压线PL。
图4A是根据一些实施例的显示面板10(例如，参见图3A或图3B)的第一子像素电路PC1和电连接到第一子像素电路PC1的第一发光二极管ED1的示意性等效电路图。
参考图4A，第一发光二极管ED1可以电连接到第一子像素电路PC1。第一子像素电路PC1可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst以及升压电容器Cbt。
第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的一些晶体管可以为n沟道金属氧化物半导体(NMOS)场效应晶体管(n沟道MOSFET)，并且其余晶体管可以为p沟道金属氧化物半导体(PMOS)场效应晶体管(p沟道MOSFET)。根据一些实施例，如图4A中所示，第三晶体管T3和第四晶体管T4可以为n沟道MOSFET，并且其余晶体管可以为p沟道MOSFET。作为示例，第三晶体管T3和第四晶体管T4可以为包含氧化物类半导体材料的n沟道MOSFET，并且其余晶体管可以为包含硅类半导体材料的p沟道MOSFET。
根据一些实施例，第三晶体管T3、第四晶体管T4和第七晶体管T7可以为n沟道MOSFET，并且其余晶体管可以为p沟道MOSFET。可选地，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7之中的仅一个晶体管可以为n沟道MOSFET，并且其余晶体管可以为p沟道MOSFET。
第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst以及升压电容器Cbt可以连接到信号线。信号线可以包括发射控制线EM、补偿栅极线GC、第一初始化栅极线GI1、第二初始化栅极线GI2和数据线DL。第一子像素电路PC1可以电连接到电压线，例如驱动电压线PL、第一初始化电压线VL1和第二初始化电压线VL2。
第一晶体管T1可以是驱动晶体管T1。第一晶体管T1的第一栅极电极可以连接到存储电容器Cst，第一晶体管T1的第一电极可以通过第五晶体管T5电连接到驱动电压线PL，并且第一晶体管T1的第二电极可以通过第六晶体管T6电连接到第一发光二极管ED1的第一电极(例如，阳极)。第一晶体管T1的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。第一晶体管T1可以被配置为根据第二晶体管T2的开关操作将驱动电流Id供应到第一发光二极管ED1。
第二晶体管T2可以是开关晶体管。第二晶体管T2的第二栅极电极连接到扫描线GW，第二晶体管T2的第一电极连接到数据线DL，并且第二晶体管T2的第二电极连接到第一晶体管T1的第一电极并且通过第五晶体管T5电连接到驱动电压线PL。第二晶体管T2的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。第二晶体管T2可以根据通过扫描线GW传送的扫描信号Sgw而导通，并且可以执行将数据信号Dm传送到第一晶体管T1的第一电极的开关操作，其中，通过数据线DL传送数据信号Dm。
第三晶体管T3可以是被配置为补偿第一晶体管T1的阈值电压的补偿晶体管。第三晶体管T3的第三栅极电极连接到补偿栅极线GC。第三晶体管T3的第一电极通过节点连接线166连接到存储电容器Cst的下电极CE1，并且连接到第一晶体管T1的第一栅极电极。第三晶体管T3的第一电极可以连接到第四晶体管T4。第三晶体管T3的第二电极连接到第一晶体管T1的第二电极，并且通过第六晶体管T6电连接到第一发光二极管ED1的第一电极(例如，阳极)。第三晶体管T3的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。
第三晶体管T3根据通过补偿栅极线GC传送的补偿信号Sgc而导通，并且通过将第一栅极电极电连接到第一晶体管T1的第二电极使第一晶体管T1二极管式连接。
第四晶体管T4可以是被配置为将第一晶体管T1的第一栅极电极初始化的第一初始化晶体管T4。第四晶体管T4的第四栅极电极连接到第一初始化栅极线GI1。第四晶体管T4的第一电极连接到第一初始化电压线VL1。第四晶体管T4的第二电极可以连接到存储电容器Cst的下电极CE1、第三晶体管T3的第一电极和第一晶体管T1的第一栅极电极。第四晶体管T4的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。第四晶体管T4可以根据通过第一初始化栅极线GI1传送的第一初始化信号Sgi1而导通，并且可以通过将第一初始化电压Vint传送到驱动晶体管T1的第一栅极电极来执行将第一晶体管T1的第一栅极电极的电压初始化的初始化操作。
第五晶体管T5可以是操作控制晶体管。第五晶体管T5的第五栅极电极连接到发射控制线EM，第五晶体管T5的第一电极连接到驱动电压线PL，并且第五晶体管T5的第二电极连接到第一晶体管T1的第一电极和第二晶体管T2的第二电极。第五晶体管T5的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。
第六晶体管T6可以是发射控制晶体管。第六晶体管T6的第六栅极电极连接到发射控制线EM，第六晶体管T6的第一电极连接到第一晶体管T1的第二电极和第三晶体管T3的第二电极，并且第六晶体管T6的第二电极电连接到第七晶体管T7的第二电极和第一发光二极管ED1的第一电极(例如，阳极)。第六晶体管T6的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。
第五晶体管T5和第六晶体管T6可以根据通过发射控制线EM传送的发射控制信号Sem同时导通，驱动电压ELVDD被传送到第一发光二极管ED1，并且驱动电流Id流过第一发光二极管ED1。
第七晶体管T7可以是被配置为将第一发光二极管ED1的第一电极(例如，阳极)初始化的第二初始化晶体管T7。第七晶体管T7的第七栅极电极连接到第二初始化栅极线GI2。第七晶体管T7的第一电极连接到第二初始化电压线VL2。第七晶体管T7的第二电极连接到第六晶体管T6的第二电极和第一发光二极管ED1的第一电极(例如，阳极)。第七晶体管T7可以根据通过第二初始化栅极线GI2传送的第二初始化信号Sgi2而导通，并且被配置为通过将第二初始化电压Vaint传送到第一发光二极管ED1的第一电极(例如，阳极)来将第一发光二极管ED1的第一电极初始化。
根据一些实施例，第二初始化电压线VL2可以是下一扫描线。作为示例，与第一子像素电路PC1的第七晶体管T7连接并且布置在第i行(i是大于零的自然数)中的第二初始化栅极线GI2可以对应于布置在第(i+1)行中的第一子像素电路PC1的扫描线。根据一些实施例，第二初始化电压线VL2可以为发射控制线EM。作为示例，发射控制线EM可以电连接到第五晶体管T5、第六晶体管T6和第七晶体管T7。
存储电容器Cst包括下电极CE1和上电极CE2。存储电容器Cst的下电极CE1连接到第一晶体管T1的第一栅极电极，并且存储电容器Cst的上电极CE2连接到驱动电压线PL。存储电容器Cst可以被配置为存储与第一晶体管T1的第一栅极电极的电压和驱动电压ELVDD之间的差对应的电荷。
升压电容器Cbt包括第三电极CE3和第四电极CE4。第三电极CE3可以连接到第二晶体管T2的第二栅极电极和扫描线GW，并且第四电极CE4可以连接到第三晶体管T3的第一电极和节点连接线166。当供应到扫描线GW的扫描信号Sgw截止时，升压电容器Cbt可以升高第一节点N1的电压。当第一节点N1的电压升高时，可以清楚地表示黑色灰度。
第一节点N1可以是其中第一晶体管T1的第一栅极电极、第三晶体管T3的第一电极、第四晶体管T4的第二电极和升压电容器Cbt的第四电极CE4彼此连接的区域。
根据一些实施例，参考图4A描述了第三晶体管T3和第四晶体管T4是n沟道MOSFET并且第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7是p沟道MOSFET。直接影响显示设备的亮度的第一晶体管T1可以被配置为包括包含具有高可靠性的多晶硅的半导体层，并且因此，可以通过这种配置来实现高分辨率的显示面板。
图4B是根据一些实施例的显示面板10(例如，参见图3A或图3B)的第二子像素电路PC2和电连接到第二子像素电路PC2的第二发光二极管ED2的示意性等效电路图。
参考图4B，第二发光二极管ED2可以电连接到第二子像素电路PC2。与第一子像素电路PC1(参见图4A)不同，第二子像素电路PC2不包括升压电容器Cbt。第二子像素电路PC2可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7以及存储电容器Cst。
与包括n沟道MOSFET的第一子像素电路PC1(参见图4A)不同，第二子像素电路PC2可以不包括n沟道MOSFET。第二子像素电路PC2的第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可以是p沟道MOSFET。
第二子像素电路PC2连接到信号线。连接到第二子像素电路PC2的信号线的数量小于连接到第一子像素电路PC1(参见图4A)的信号线的数量。作为示例，连接到第二子像素电路PC2的信号线可以包括扫描线GW、发射控制线EM、初始化栅极线GI和数据线DL。第二子像素电路PC2的第二晶体管T2的栅极电极和第三晶体管T3的栅极电极可以电连接到同一扫描线GW。第一初始化晶体管T4的栅极电极和第二初始化晶体管T7的栅极电极可以电连接到同一线，例如同一初始化栅极线GI。
第二子像素电路PC2连接到电压线。连接到第二子像素电路PC2的电压线的数量小于连接到第一子像素电路PC1(参见图4A)的电压线的数量。第二子像素电路PC2可以电连接到驱动电压线PL和初始化电压线VL。第二子像素电路PC2的第四晶体管T4和第七晶体管T7可以电连接到同一初始化电压线VL。
第一晶体管T1可以是驱动晶体管。第一晶体管T1的第一栅极电极可以连接到存储电容器Cst，第一晶体管T1的第一电极可以通过第五晶体管T5电连接到驱动电压线PL，并且第一晶体管T1的第二电极可以通过第六晶体管T6电连接到第二发光二极管ED2的第一电极(例如，阳极)。第一晶体管T1的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。第一晶体管T1可以被配置为根据第二晶体管T2的开关操作将驱动电流Id供应到第二发光二极管ED2。
第二晶体管T2可以是开关晶体管。第二晶体管T2的第二栅极电极连接到扫描线GW，第二晶体管T2的第一电极连接到数据线DL，并且第二晶体管T2的第二电极连接到第一晶体管T1的第一电极并且通过第五晶体管T5电连接到驱动电压线PL。第二晶体管T2的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。第二晶体管T2可以根据通过扫描线GW传送的扫描信号Sgw而导通，并且可以执行将数据信号Dm传送到第一晶体管T1的第一电极的开关操作，其中，通过数据线DL传送数据信号Dm。
第三晶体管T3可以是被配置为补偿第一晶体管T1的阈值电压的补偿晶体管。电连接到第二子像素电路PC2的第三晶体管T3的第三栅极电极的信号线不同于电连接到上面参考图4A描述的第一子像素电路PC1的第三晶体管T3的第三栅极电极的信号线。换言之，电连接到第二子像素电路PC2的第三晶体管T3的第三栅极电极的信号线可以被配置为传送与电连接到参考图4A描述的第一子像素电路PC1的第三晶体管T3的第三栅极电极的信号线的信号不同的信号。第二子像素电路PC2的第三晶体管T3的第三栅极电极连接到扫描线GW。
第三晶体管T3的第一电极通过节点连接线166连接到存储电容器Cst的下电极CE1，并且连接到第一晶体管T1的第一栅极电极。第三晶体管T3的第一电极可以连接到第四晶体管T4。第三晶体管T3的第二电极连接到第一晶体管T1的第二电极，并且通过第六晶体管T6电连接到第二发光二极管ED2的第一电极(例如，阳极)。第三晶体管T3的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。
第三晶体管T3根据通过扫描线GW传送的扫描信号Sgw而导通，并且通过将第一栅极电极电连接到第一晶体管T1的第二电极使第一晶体管T1二极管式连接。
第四晶体管T4可以是被配置为将第一晶体管T1的第一栅极电极初始化的第一初始化晶体管。第四晶体管T4的第四栅极电极连接到初始化栅极线GI。第四晶体管T4的第一电极连接到初始化电压线VL。第四晶体管T4的第二电极可以连接到存储电容器Cst的下电极CE1、第三晶体管T3的第一电极和第一晶体管T1的第一栅极电极。第四晶体管T4的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。第四晶体管T4可以根据通过初始化栅极线GI传送的初始化信号Sgi而导通，并且可以通过将初始化电压Vaint传送到驱动晶体管T1的第一栅极电极来执行将第一晶体管T1的第一栅极电极的电压初始化的初始化操作。
第五晶体管T5可以是操作控制晶体管。第五晶体管T5的第五栅极电极连接到发射控制线EM，第五晶体管T5的第一电极连接到驱动电压线PL，并且第五晶体管T5的第二电极连接到第一晶体管T1的第一电极和第二晶体管T2的第二电极。第五晶体管T5的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。
第六晶体管T6可以是发射控制晶体管。第六晶体管T6的第六栅极电极连接到发射控制线EM，第六晶体管T6的第一电极连接到第一晶体管T1的第二电极和第三晶体管T3的第二电极，并且第六晶体管T6的第二电极电连接到第七晶体管T7的第二电极和第二发光二极管ED2的第一电极(例如，阳极)。第六晶体管T6的第一电极和第二电极中的一者可以是源极电极，并且另一者可以是漏极电极。
第五晶体管T5和第六晶体管T6可以根据通过发射控制线EM传送的发射控制信号Sem同时导通，驱动电压ELVDD被传送到第二发光二极管ED2，并且驱动电流Id流过第二发光二极管ED2。
第七晶体管T7可以是被配置为将第二发光二极管ED2的第一电极(例如，阳极)初始化的第二初始化晶体管。第七晶体管T7的第七栅极电极连接到初始化栅极线GI。第七晶体管T7的第一电极连接到初始化电压线VL。第七晶体管T7的第二电极连接到第六晶体管T6的第二电极和第二发光二极管ED2的第一电极(例如，阳极)。第七晶体管T7可以根据通过初始化栅极线GI传送的初始化信号Sgi而导通，并且可以通过将初始化电压Vaint传送到第二发光二极管ED2的第一电极(例如，阳极)来将第二发光二极管ED2的第一电极初始化。
根据一些实施例，初始化栅极线GI可以是前一扫描线。作为示例，连接到布置在第i行(i是大于零的自然数)中的第二子像素电路PC2的初始化栅极线GI可以对应于布置在第(i-1)行中的第二子像素电路PC2的扫描线。
图5是根据一些实施例的显示面板10的一部分的平面图。
参考图5，第一子像素电路PC1可以在第一显示区域DA1中在行方向(例如，x方向)和列方向(例如，y方向)上布置。如上面参考图4A描述的，每个第一子像素电路PC1可以包括包含硅类半导体材料和氧化物类半导体材料的晶体管、以及电容器。
第二子像素电路PC2可以布置在第二显示区域DA2中。与第一子像素电路PC1不同，第二子像素电路PC2可以布置成组。作为示例，m个第二子像素电路PC2(m是大于零的自然数)可以布置成组，并且透射区域TA可以位于相邻的组之间。关于这一点，在图5中示出了六个第二子像素电路PC2形成一组并且布置在第二显示区域DA2中，并且透射区域TA位于各自包括六个第二子像素电路PC2的两个相邻的组之间。如上面参考图4B描述的，每个第二子像素电路PC2可以包括包含硅类半导体材料的晶体管、以及电容器。
布置在行方向(例如，x方向)上的第一子像素电路PC1可以电连接到在行方向(例如，x方向)上延伸的信号线。关于这一点，在图5中示出了布置在相应行中的第一子像素电路PC1电连接到穿过相应行的扫描线GW、发射控制线EM和补偿栅极线GC。
扫描线GW、发射控制线EM和补偿栅极线GC可以电连接到布置在非显示区域NDA中的多个驱动器。扫描驱动器SDC、栅极驱动器GDC和发射控制驱动器EDC可以布置在非显示区域NDA中。每条扫描线GW可以电连接到对应的扫描驱动器SDC，补偿栅极线GC可以电连接到对应的栅极驱动器GDC，并且发射控制线EM可以电连接到对应的发射控制驱动器EDC。
如上面参考图4A描述的，第一子像素电路PC1的第三晶体管T3电连接到补偿栅极线GC，但是参考图4B描述的第二子像素电路PC2的第三晶体管T3不电连接到补偿栅极线GC，而是连接到扫描线GW。因此，横穿第一显示区域DA1的补偿栅极线GC可以不横穿第二显示区域DA2。作为示例，补偿栅极线GC的一端可以在第二显示区域DA2附近断开，如图5中所示。
参考图3A、图3B和图5，在第二显示区域DA2的左侧横穿第一显示区域DA1的补偿栅极线GC可以与在第二显示区域DA2的右侧横穿第一显示区域DA1的补偿栅极线GC断开或分开。根据一些实施例，在第二显示区域DA2的左侧横穿第一显示区域DA1的补偿栅极线GC可以连接到在第二显示区域DA2的右侧横穿第一显示区域DA1的补偿栅极线GC而不断开，但是可以横穿第二显示区域DA2外部的区。
与横穿第一显示区域DA1的补偿栅极线GC不同，横穿第一显示区域DA1的扫描线GW和发射控制线EM可以横穿第二显示区域DA2并且电连接到第二子像素电路PC2。换言之，在行方向(例如，x方向)上延伸的扫描线GW和发射控制线EM可以由第一子像素电路PC1和第二子像素电路PC2共享。
一些扫描线GW和一些发射控制线EM可以横穿透射区域TA的上侧，并且其他扫描线GW和其他发射控制线EM可以横穿透射区域TA的下侧。横穿透射区域TA的上侧(或下侧)的信号线之间的第一间隔ds1可以小于横穿第一显示区域DA1的信号线之间的第二间隔ds2。
电连接到布置在一行中的第一子像素电路PC1的扫描线GW和发射控制线EM可以电连接到第二显示区域DA2中的第二子像素电路PC2，并且可以延伸超过布置在第二显示区域DA2的一侧的透射区域TA的一侧。
参考图5、图4A和图4B，第一子像素电路PC1的第三晶体管T3可以电连接到横穿第一显示区域DA1的补偿栅极线GC。第一子像素电路PC1的第三晶体管T3可以被配置为通过横穿第一显示区域DA1的补偿栅极线GC从栅极驱动器GDC接收信号。第二子像素电路PC2的第三晶体管T3可以电连接到扫描线GW。第二子像素电路PC2的第三晶体管T3可以被配置为通过横穿第一显示区域DA1和第二显示区域DA2的扫描线GW从扫描驱动器SDC接收信号。
如上所述，连接到第一子像素电路PC1和第二子像素电路PC2的信号线和驱动器可以彼此不同。因为连接到第二子像素电路PC2的信号线的数量小于连接到第一子像素电路PC1的信号线的数量，所以可以减小透射区域TA周围的用于连接信号线的空间，并且第二显示区域DA2中的透射区域TA的面积可以相对增加。
图6是根据一些实施例的布置在显示面板10的第一显示区域DA1中的第一子像素电路PC1和第一发光二极管ED1的截面图。
参考图6，位于基底100上方的第一子像素电路PC1和在第一子像素电路PC1上方的第一发光二极管ED1可以位于第一显示区域DA1中。基底100可以包括玻璃或聚合物树脂。
缓冲层201可以位于基底100的上表面上。缓冲层201可以防止或减少杂质或其他污染物穿透晶体管的半导体层的情况。缓冲层201可以包括诸如氮化硅、氮氧化硅和氧化硅的无机绝缘材料，并且包括包含以上无机绝缘材料的单层或多层。
第一子像素电路PC1可以位于缓冲层201上。如上面参考图4A描述的，第一子像素电路PC1可以包括多个晶体管和存储电容器。关于这一点，图6示出了第一晶体管T1、第三晶体管T3、第六晶体管T6和存储电容器Cst。
第一晶体管T1可以包括第一半导体层A1和第一栅极电极GE1，其中，第一半导体层A1在缓冲层201上，并且第一栅极电极GE1与第一半导体层A1的沟道区C1重叠。第一半导体层A1可以包括硅类半导体材料，例如多晶硅。第一半导体层A1可以包括沟道区C1以及分别布置在沟道区C1的两个相反侧的第一区B1和第二区D1。第一区B1和第二区D1是包含浓度高于沟道区C1的浓度的杂质的区。第一区B1和第二区D1中的一者可以对应于源极区，并且另一者可以对应于漏极区。
第六晶体管T6可以包括第六半导体层A6和第六栅极电极GE6，其中，第六半导体层A6在缓冲层201上，并且第六栅极电极GE6与第六半导体层A6的沟道区C6重叠。第六半导体层A6可以包括硅类半导体材料，例如多晶硅。第六半导体层A6可以包括沟道区C6、分别布置在沟道区C6的两个相反侧的第一区B6和第二区D6。第一区B6和第二区D6是包含浓度高于沟道区C6的浓度的杂质的区。第一区B6和第二区D6中的一者可以对应于源极区，并且另一者可以对应于漏极区。
第一栅极电极GE1和第六栅极电极GE6可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且具有包含以上材料的单层结构或多层结构。第一栅极绝缘层203可以位于第一栅极电极GE1和第六栅极电极GE6下方，其中，第一栅极绝缘层203用于第一半导体层A1与第一栅极电极GE1之间以及第六半导体层A6与第六栅极电极GE6之间的电绝缘。第一栅极绝缘层203可以包括诸如氮化硅、氮氧化硅和氧化硅的无机绝缘材料，并且包括包含以上无机绝缘材料的单层或多层。
存储电容器Cst可以包括彼此重叠的下电极CE1和上电极CE2。根据一些实施例，存储电容器Cst的下电极CE1可以包括第一栅极电极GE1。换言之，第一栅极电极GE1可以包括存储电容器Cst的下电极CE1。作为示例，第一栅极电极GE1和存储电容器Cst的下电极CE1可以为一体。
第一层间绝缘层205可以位于存储电容器Cst的下电极CE1和上电极CE2之间。第一层间绝缘层205可以包括诸如氮化硅、氮氧化硅和氧化硅的无机绝缘材料，并且包括包含以上无机绝缘材料的单层结构或多层结构。
存储电容器Cst的上电极CE2可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻材料的导电材料，并且具有包括以上材料的单层结构或多层结构。
第二层间绝缘层207可以位于存储电容器Cst上。第二层间绝缘层207可以包括诸如氮化硅、氮氧化硅和氧化硅的无机绝缘材料，并且包括包含以上无机绝缘材料的单层结构或多层结构。
第三晶体管T3的第三半导体层A3可以位于第二层间绝缘层207上。第三半导体层A3可以包括氧化物类半导体材料。作为示例，第三半导体层A3可以包括Zn氧化物类材料，例如，包括Zn氧化物、In-Zn氧化物和Ga-In-Zn氧化物。根据一些实施例，第三半导体层A3可以包括在ZnO中包含诸如铟(In)、镓(Ga)和锡(Sn)的金属的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体。
第三半导体层A3可以包括沟道区C3、分别布置在沟道区C3的两个相反侧的第一区B3和第二区D3。第一区B3和第二区D3中的一者可以对应于源极区，并且另一者可以对应于漏极区。
第三晶体管T3可以包括与第三半导体层A3的沟道区C3重叠的第三栅极电极GE3。第三栅极电极GE3可以具有包括下栅极电极G3A和上栅极电极G3B的双栅极结构，其中，下栅极电极G3A在第三半导体层A3下方，并且上栅极电极G3B在沟道区C3上方。
下栅极电极G3A可以在与其上布置有存储电容器Cst的上电极CE2的层相同的层(例如，第一层间绝缘层205)上。下栅极电极G3A可以包括与存储电容器Cst的上电极CE2的材料相同的材料。
上栅极电极G3B可以位于第三半导体层A3上方，且第二栅极绝缘层209在上栅极电极G3B和第三半导体层A3之间。第二栅极绝缘层209可以包括诸如氮化硅、氮氧化硅和氧化硅的无机绝缘材料，并且包括包含以上无机绝缘材料的单层结构或多层结构。
第三层间绝缘层210可以位于上栅极电极G3B上。第三层间绝缘层210可以包括诸如氮氧化硅的无机绝缘材料，并且具有包括无机绝缘材料的单层或多层。
尽管在图6中示出存储电容器Cst的上电极CE2与第三栅极电极GE3的下栅极电极G3A布置在同一层上，但是实施例不限于此。根据一些实施例，存储电容器Cst的上电极CE2可以与第三半导体层A3布置在同一层上，并且可以包括与第三半导体层A3的第一区B3和第二区D3的材料相同的材料。
第一晶体管T1可以通过节点连接线166电连接到第三晶体管T3。节点连接线166可以位于第三层间绝缘层210上。节点连接线166的一侧可以连接到第一晶体管T1的第一栅极电极GE1，并且节点连接线166的另一侧可以连接到第三晶体管T3的第三半导体层A3的第一区B3。
节点连接线166可以包括铝(Al)、铜(Cu)和/或钛(Ti)，并且包括包含以上材料的单层或多层。作为示例，节点连接线166可以具有钛层/铝层/钛层的三层结构。
第一有机绝缘层211可以位于节点连接线166上。第一有机绝缘层211可以包括有机绝缘材料。有机绝缘材料可以包括亚克力、苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)。
第一有机绝缘层211可以位于节点连接线166上。第一有机绝缘层211可以包括有机绝缘材料。有机绝缘材料可以包括亚克力、苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)。
数据线DL和驱动电压线PL可以位于第一有机绝缘层211上。数据线DL和驱动电压线PL可以包括铝(Al)、铜(Cu)和/或钛(Ti)，并且包括包含以上材料的单层或多层。作为示例，数据线DL和驱动电压线PL可以各自具有钛层/铝层/钛层的三层结构。
尽管在图6中示出了数据线DL和驱动电压线PL位于同一层(例如，第一有机绝缘层211)上，但是根据一些实施例，数据线DL和驱动电压线PL可以位于不同的层上。作为示例，数据线DL和驱动电压线PL中的一者可以位于第一有机绝缘层211上，并且另一者可以位于第二有机绝缘层212上。
第二有机绝缘层212和第三有机绝缘层213可以位于第一有机绝缘层211上。第二有机绝缘层212和第三有机绝缘层213可以各自包括有机绝缘材料，诸如亚克力、苯并环丁烯、聚酰亚胺或六甲基二硅氧烷(HMDSO)。
第一发光二极管ED1的第一电极221可以位于第三有机绝缘层213上。第一电极221可以通过第一连接金属CM1、第二连接金属CM2和第三连接金属CM3电连接到第六晶体管T6。第一连接金属CM1可以与节点连接线166形成在同一层上，并且可以包括与节点连接线166的材料相同的材料。第二连接金属CM2可以与数据线DL和/或驱动电压线PL形成在同一层上，并且可以包括与数据线DL和/或驱动电压线PL的材料相同的材料。第三连接金属CM3可以包括导电材料，例如金属(例如，不具有透光性的金属)或具有透光性的导电材料。
第一电极221可以包括反射层，该反射层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其化合物。根据一些实施例，第一电极221还可以包括在反射层上和/或在反射层下面的导电氧化物材料层。导电氧化物材料层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO)。根据一些实施例，第一电极221可以包括多个子层。作为示例，第一电极221可以具有包括ITO层、Ag层和ITO层的堆叠结构。
堤层215可以位于第一电极221上。堤层215可以包括与第一电极221重叠的开口，并且覆盖第一电极221的边缘。堤层215可以包括有机绝缘材料，诸如聚酰亚胺。
间隔件217可以形成在堤层215上。间隔件217可以在与形成堤层215的工艺相同的工艺期间一起形成，或者在单独的工艺期间单独形成。根据一些实施例，间隔件217可以包括有机绝缘材料，诸如聚酰亚胺。根据一些实施例，堤层215可以包括有机绝缘材料，该有机绝缘材料包括光阻挡染料，并且间隔件217可以包括有机绝缘材料，诸如聚酰亚胺。
中间层222包括发射层222b。中间层222可以包括第一功能层222a和/或第二功能层222c，其中，第一功能层222a在发射层222b下面，并且第二功能层222c在发射层222b上。发射层222b可以包括发射具有预设颜色(红色、绿色或蓝色)的光的聚合物有机材料或低分子量有机材料。根据一些实施例，发射层222b可以包括无机材料或量子点。
第二功能层222c可以包括电子传输层(ETL)和/或电子注入层(EIL)。第一功能层222a和第二功能层222c可以各自包括有机材料。
发射层222b可以形成在第一显示区域DA1中，以通过堤层215的开口与第一电极221重叠。相反，有机材料层(例如，包括在中间层222中的第一功能层222a和第二功能层222c)可以完全覆盖显示区域DA(参见图3A或图3B)。
中间层222可以具有包括单个发射层的单个堆叠结构，或者作为包括多个发射层的多堆叠结构的串联(tandem)结构。在中间层222具有串联结构的情况下，电荷产生层(CGL)可以位于多个堆叠件之间。
第二电极223可以包括具有低功函数的导电材料。作为示例，第二电极223可以包括(半)透明层，该(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的合金。可选地，第二电极223还可以包括在(半)透明层上的层，该层包括ITO、IZO、ZnO或In2O3。第二电极223可以完全覆盖显示区域DA(参见图3A或图3B)。
覆盖层225可以位于第二电极223上。覆盖层225可以包括无机材料或有机材料。覆盖层225可以包括氟化锂(LiF)、其他无机绝缘材料和/或有机绝缘材料。覆盖层225可以完全覆盖显示区域DA。
第一发光二极管ED1可以被封装层300覆盖。封装层300可以包括至少一个有机封装层和至少一个无机封装层。根据一些实施例，在图6中示出了封装层300包括第一无机封装层310和第二无机封装层330以及在第一无机封装层310和第二无机封装层330之间的有机封装层320。封装层300可以位于覆盖层225上。
第一无机封装层310和第二无机封装层330可以包括来自氧化铝、氧化钛、氧化钽、氧化铪、氧化锌(ZnOx，其可以为ZnO或ZnO2)、氧化硅、氮化硅和氮氧化硅之中的至少一种无机材料。第一无机封装层310和第二无机封装层330可以包括包含以上材料的单层或多层。有机封装层320可以包括聚合物类材料。聚合物类材料可以包括丙烯酸类树脂、环氧类树脂、聚酰亚胺和聚乙烯。根据一些实施例，有机封装层320可以包括丙烯酸酯。
图7是根据一些实施例的布置在显示面板10的第二显示区域DA2中的第二子像素电路PC2和第二发光二极管ED2的截面图。
参考图7，在基底100上的第二子像素电路PC2可以布置在第二显示区域DA2中，并且第二发光二极管ED2可以位于第二子像素电路PC2上。如上面参考图4B描述的，第二子像素电路PC2可以包括多个晶体管和存储电容器。关于这一点，图7示出了第二子像素电路PC2的第一晶体管T1、第三晶体管T3和第六晶体管T6。
电连接到第二子像素电路PC2的第二发光二极管ED2可以包括第一电极221、中间层222和第二电极223。第二发光二极管ED2的第一电极221可以通过第一连接金属CM1、第二连接金属CM2和第三连接金属CM3电连接到第二子像素电路PC2的第六晶体管T6。第二发光二极管ED2可以被封装层300覆盖。
布置在图7的第二显示区域DA2中的第二发光二极管ED2的结构与参考图6描述的第一发光二极管ED1的结构基本上相同，并且图7的第二子像素电路PC2的第三晶体管T3与第一子像素电路PC1的第三晶体管T3不同。在下文中，为了便于描述，相同结构的描述与上面参考图6描述的内容相同，并且主要描述差异。
参考图6描述的第一子像素电路PC1的第三晶体管T3的第三半导体层A3位于第二层间绝缘层207上，而图7中所示的第二子像素电路PC2的第三半导体层A3可以与第一晶体管T1的第一半导体层A1位于同一层(例如，缓冲层201)上。
参考图7，第二子像素电路PC2的第三半导体层A3可以包括与第一晶体管T1的第一半导体层A1的材料相同的材料。作为示例，第三半导体层A3可以包括硅类半导体材料。
图8是沿着图5的线VIII-VIII’截取的根据一些实施例的横穿显示面板10(参见图5)的第二显示区域DA2的扫描线GW和发射控制线EM的截面图，并且图9是沿着图5的线IX-IX’截取的根据一些实施例的横穿显示面板10的第二显示区域DA2的发射控制线EM的截面图。图8是沿着图5的线VIII-VIII’截取的扫描线GW和发射控制线EM的截面图，并且图9是沿着图5的线IX-IX’截取的发射控制线EM的截面图。
参考图8，位于透射区域TA(参见图5)的一侧(例如，上侧)并横穿透射区域TA的附近的信号线(例如，每条扫描线GW的一部分和每条发射控制线EM的一部分)可以位于不同的层上。作为示例，扫描线GW的位于透射区域TA附近的部分可以位于第一栅极绝缘层203上，并且发射控制线EM的一部分可以位于第二栅极绝缘层209上。
扫描线GW的另一部分和发射控制线EM的另一部分可以在第一显示区域DA1中位于同一层(例如，第一层间绝缘层205)上。相反，扫描线GW的一部分和发射控制线EM的一部分可以位于不同的层上。扫描线GW和发射控制线EM之间的在第二显示区域DA2中的第一间隔ds1可以形成为小于扫描线GW和发射控制线EM之间的在第一显示区域DA1中的第二间隔ds2(参见图5)。
作为示例，如图9中所示，发射控制线EM可以包括位于第一栅极绝缘层203上的第一部分EMa和第二部分EMb。第一部分EMa可以在第二显示区域DA2中与第二部分EMb分开。发射控制线EM的第三部分EMc可以与第一部分Ema和第二部分EMb位于不同的层上，例如位于第二栅极绝缘层209上。发射控制线EM的第三部分EMc可以通过穿过位于第一部分EMa和第二部分EMb之间的绝缘层的接触孔CNT连接到第一部分EMa和第二部分EMb。
作为示例，第三部分EMc的一部分可以通过穿过第一层间绝缘层205、第二层间绝缘层207和第二栅极绝缘层209的接触孔CNT直接接触第一部分EMa的上表面，并且第三部分EMc的另一部分可以通过穿过第一层间绝缘层205、第二层间绝缘层207和第二栅极绝缘层209的接触孔CNT直接接触第二部分EMb的上表面。发射控制线EM的第三部分EMc可以与第三栅极电极(例如，第一子像素电路PC1(参见图5和图6)的第三晶体管T3的上栅极电极G3B)位于同一层上，并且可以包括与上栅极电极G3B的材料相同的材料。
尽管参考图8和图9描述了扫描线GW和发射控制线EM包括位于不同的层上的部分，但是实施例不限于此。根据一些实施例，扫描线GW可以包括位于不同的层上并且彼此连接的多个部分，如参考图9描述的。
图10A、图10B、图10C、图10D和图10E是用于说明根据一些实施例的显示面板10(例如，参见图3A或图3B)的依据驱动频率的操作的概念图。
根据一些实施例的显示面板可以支持可变刷新速率(VRR)。VRR是对于作为每个子像素电路的驱动晶体管的第一晶体管基本上写入数据信号的频率，并且VRR也被称为屏幕扫描速率或屏幕再现速率。VRR可以表示一秒内再现的图像帧的数量。根据一些实施例，刷新速率可以是连接到扫描线和/或数据线的驱动器的输出频率。对应于刷新速率的频率可以是驱动频率。显示面板可以被配置为根据驱动频率调节扫描驱动器的输出频率和与其对应的数据驱动器的输出频率。支持VRR的显示面板可以被配置为通过在最大驱动频率和最小驱动频率之间的范围内改变驱动频率来操作。作为示例，在刷新频率为大约60Hz的情况下，可以对每条水平线(每个像素行)每秒60次供应用于写入来自栅极驱动器130的数据信号的栅极信号。
在下文中，显示面板的最大驱动频率被称为第一驱动频率，并且比最大驱动频率低的驱动频率被称为第二驱动频率。显示面板可以被配置为以第二驱动频率操作以降低功耗。作为示例，在不输入操作控制信号(例如，从键盘输入的信号)、显示静止图像或者显示面板在待机模式下被驱动预设时间的情况下，显示面板可以被配置为以第二频率操作，并且因此以低速驱动。
一帧1F可以依据驱动频率包括第一时段DS或者包括第一时段DS和一个或多个第二时段SS。第一时段DS可以被定义为显示扫描时段，在显示扫描时段中，对于每个子像素电路(例如，第一子像素电路和/或第二子像素电路)写入数据信号，并且发光二极管(例如，第一发光二极管和第二发光二极管)发射光。第二时段SS可以被定义为自扫描时段，在自扫描时段中，施加至少一个栅极信号，但是不对每个子像素电路(例如，第一子像素电路和/或第二子像素电路)写入数据信号。
在第二时段SS期间，第一子像素电路的操作可以不同于第二子像素电路的操作。作为示例，在第二时段SS期间，因为信号未被施加到第一子像素电路PC1的第三晶体管T3和第四晶体管T4中的每一者的栅极电极，所以第三晶体管T3和第四晶体管T4处于截止状态，偏置电压Vbias可以被施加到第二晶体管T2，并且第一发光二极管ED1可以被配置为发射光，如图10B中所示。偏置电压Vbias可以从电连接到第一子像素电路PC1的数据驱动器提供。
在第二时段SS期间，先前数据电压Vdata可以被施加到第二子像素电路PC2，并且第二发光二极管ED2可以被配置为发射光，如图10C中所示。为了施加先前数据电压Vdata，被配置为存储先前数据电压Vdata的数据存储部分DSTR可以布置在如参考图3A和图3B描述的非显示区域NDA中，并且存储在数据存储部分DSTR中的先前数据电压Vdata可以在第二时段SS期间被提供到第二子像素电路PC2的第二晶体管T2。
在驱动频率是第一驱动频率的情况下，一帧1F可以包括一个第一时段DS。在驱动频率是第二驱动频率的情况下，一帧1F可以包括一个第一时段DS和一个或多个第二时段SS。参考图10A和图10D，在最大驱动频率是N Hz的情况下，第二驱动频率可以是N/n Hz(n≥2)。在驱动频率是第二驱动频率的情况下，一帧1F的长度可以是当驱动频率是第一驱动频率时一帧1F的长度的n倍。在显示面板被配置为以第二驱动频率操作的情况下，一帧1F可以包括一个第一时段DS和(n-1)个第二时段SS。图10D示出了最大驱动频率为大约240Hz并且第二驱动频率降低到120Hz、60Hz和30Hz等的示例。在图10D中，在第二驱动频率为大约120Hz的情况下，一帧1F可以包括一个第一时段DS和一个第二时段SS。在第一驱动频率为大约30Hz的情况下，一帧1F可以包括一个第一时段DS和七个第二时段SS。根据一些实施例，如图10E中所示，显示面板可以被配置为在依据刷新速率将驱动频率FREQ改变为大约240Hz、80Hz和120Hz的同时显示图像。根据一些实施例，频率可以不同地改变，例如在驱动频率改变为大约120Hz和60Hz的同时显示图像。
根据一些实施例，提供了具有相对高质量的显示面板以及包括显示面板的电子设备，在该显示面板中，可以充分地确保包括透射区域的第二显示区域的透射区域的面积，并且当以低速驱动时可以防止或减小局部亮度变化。然而，该效果是示例，并且本公开不受该效果限制。
应当理解的是，在本文中描述的实施例应当仅在描述性意义上考虑，并且不是出于限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解的是，在不脱离由所附权利要求及其等同物限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板包括：
多个第一发光二极管，在第一显示区域中；
多个第一子像素电路，在所述第一显示区域中并且电连接到所述多个第一发光二极管；
多个第二发光二极管，在至少部分地被所述第一显示区域围绕的第二显示区域中；
多个第二子像素电路，在所述第二显示区域中并且电连接到所述多个第二发光二极管；以及
透射区域，在所述多个第二发光二极管之间，
其中，所述多个第一子像素电路和所述多个第二子像素电路中的每一个包括：
第一晶体管；
第二晶体管，电连接到所述第一晶体管和数据线；以及
第三晶体管，将所述第一晶体管的栅极电极和漏极电极二极管式连接，并且
其中，第一信号线被配置为传送与第二信号线的信号不同的信号，所述第一信号线电连接到所述多个第一子像素电路中的每一个的所述第三晶体管的栅极电极，并且所述第二信号线电连接到所述多个第二子像素电路中的每一个的所述第三晶体管的栅极电极。
2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
非显示区域，在包括所述第一显示区域和所述第二显示区域的显示区域外部；以及
多个扫描驱动器和多个栅极驱动器，各自在所述非显示区域中，
其中，所述第一信号线电连接到所述多个栅极驱动器中的一个，并且所述第二信号线电连接到所述多个扫描驱动器中的一个。
3.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括多条扫描线，所述多条扫描线电连接到所述多个第一子像素电路，其中，所述多条扫描线中的每一条电连接到所述多个第一子像素电路的所述第二晶体管，并且
所述多条扫描线中的一条是所述第二信号线。
4.根据权利要求3所述的显示面板，其特征在于，所述多个第一子像素电路和所述多个第二子像素电路中的每一个还包括电连接到所述第一晶体管的第六晶体管、所述多个第一发光二极管中的每一个的第一电极、以及发射控制线。
5.根据权利要求4所述的显示面板，其特征在于，所述第二信号线和所述发射控制线在所述透射区域的一侧，并且
所述第二信号线的一部分和所述发射控制线的一部分在不同的层上。
6.根据权利要求4所述的显示面板，其特征在于，所述第二信号线和所述发射控制线在所述透射区域的一侧，并且
所述发射控制线包括：
第一部分和第二部分，与所述第二信号线在同一层上，所述第一部分和所述第二部分彼此间隔开；以及
第三部分，具有两个相反端部，所述两个相反端部通过所述第一部分和所述第二部分上的至少一个绝缘层的接触孔分别接触所述第一部分和所述第二部分。
7.根据权利要求6所述的显示面板，其特征在于，所述发射控制线的所述第三部分包括与所述多个第一子像素电路中的每一个的所述第三晶体管的所述栅极电极的材料相同的材料。
8.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
非显示区域，在包括所述第一显示区域和所述第二显示区域的显示区域外部；以及
数据存储部分，在所述非显示区域中并且电连接到所述多个第二子像素电路中的每一个的所述数据线。
9.根据权利要求1所述的显示面板，其特征在于，所述多个第一子像素电路中的每一个的所述第三晶体管包括氧化物类半导体材料的半导体层，并且
所述多个第二子像素电路中的每一个的所述第三晶体管包括硅类半导体材料的半导体层。
10.一种电子设备，其特征在于，所述电子设备包括：
显示面板，包括显示区域和非显示区域，所述显示区域包括第一显示区域和至少部分地被所述第一显示区域围绕的第二显示区域，并且所述非显示区域在所述显示区域外部；以及
组件，在所述显示面板的所述第二显示区域下方，
其中，所述显示面板包括：
多个第一发光二极管，在所述第一显示区域中；
多个第一子像素电路，在所述第一显示区域中并且电连接到所述多个第一发光二极管；
多个第二发光二极管，在所述第二显示区域中；
多个第二子像素电路，在所述第二显示区域中并且电连接到所述多个第二发光二极管；以及
透射区域，在所述多个第二发光二极管之间，
其中，所述多个第一子像素电路和所述多个第二子像素电路中的每一个包括：
第一晶体管；
第二晶体管，电连接到所述第一晶体管和数据线；以及
第三晶体管，将所述第一晶体管的栅极电极和漏极电极二极管式连接，并且
其中，第一信号线被配置为传送与第二信号线的信号不同的信号，所述第一信号线电连接到所述多个第一子像素电路中的每一个的所述第三晶体管的栅极电极，并且所述第二信号线电连接到所述多个第二子像素电路中的每一个的所述第三晶体管的栅极电极。
CN202321468535.2U 2022-06-16 2023-06-09 显示面板和电子设备 Active CN220382102U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220073782A KR20230173275A (ko) 2022-06-16 2022-06-16 표시 패널 및 전자 기기
KR10-2022-0073782 2022-06-16

Publications (1)

Publication Number Publication Date
CN220382102U true CN220382102U (zh) 2024-01-23

Family

ID=89168787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321468535.2U Active CN220382102U (zh) 2022-06-16 2023-06-09 显示面板和电子设备

Country Status (3)

Country Link
US (1) US20230413606A1 (zh)
KR (1) KR20230173275A (zh)
CN (1) CN220382102U (zh)

Also Published As

Publication number Publication date
KR20230173275A (ko) 2023-12-27
US20230413606A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
KR20200036137A (ko) 표시 장치
US11637155B2 (en) Display device for changing a sensing mode and operating method thereof
US11778877B2 (en) Display device incuding hole region in display area
US20240008307A1 (en) Display device and electronic apparatus
CN115482787A (zh) 显示装置
US20230209892A1 (en) Display device
CN220382102U (zh) 显示面板和电子设备
KR20220109545A (ko) 표시 장치
KR20220041286A (ko) 표시 패널 및 전자 기기
US20240079389A1 (en) Display panel and electronic apparatus including the same
US20230395770A1 (en) Display panel and electronic device including the same
US20240130184A1 (en) Display panel and electronic apparatus
US20240065059A1 (en) Display panel and electronic device including same
US20230413622A1 (en) Display panel and electronic apparatus including the same
US20230386405A1 (en) Display apparatus
US11651734B2 (en) Display panel and display apparatus including the same
CN220441194U (zh) 显示装置
US20230380231A1 (en) Display apparatus
US20230206857A1 (en) Display device
US20220302421A1 (en) Display panel and electronic apparatus
US20230419913A1 (en) Display device
CN117858578A (zh) 显示面板
KR20230000509A (ko) 표시 패널 및 이를 구비한 전자 기기
CN117156893A (zh) 显示装置和包括显示装置的电子装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant