CN115206943A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115206943A
CN115206943A CN202210347848.6A CN202210347848A CN115206943A CN 115206943 A CN115206943 A CN 115206943A CN 202210347848 A CN202210347848 A CN 202210347848A CN 115206943 A CN115206943 A CN 115206943A
Authority
CN
China
Prior art keywords
pixel
line
voltage
vertical power
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210347848.6A
Other languages
English (en)
Inventor
李元世
金修京
张东玄
全裕珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115206943A publication Critical patent/CN115206943A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了显示装置。该显示装置包括：第一像素；第二像素，在行方向上与第一像素相邻；第一垂直电源线，在第一像素中在与行方向交叉的列方向上延伸，并且被配置为将驱动电压传送到第一像素；第二垂直电源线，在第二像素中在列方向上延伸，并且被配置为将驱动电压传送到第二像素；以及半导体图案，包括第一像素中的第一像素区、第二像素中的第二像素区以及将第一垂直电源线连接到第二垂直电源线的连接区。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年4月2日在韩国知识产权局提交的韩国专利申请第10-2021-0043499号的优先权和权益，其公开内容通过引用整体并入本文。
技术领域
一个或多个实施例涉及显示装置。
背景技术
显示装置可视地显示数据。显示装置可以用作小型产品(例如，诸如手机)或大型产品(例如，诸如电视机)的显示器。
显示装置包括用于响应于接收到的电信号而发光的像素，以向外部显示图像。每一个像素包括发光元件。例如，有机发光显示装置包括作为发光元件的有机发光二极管(OLED)。通常，有机发光显示装置可以包括形成在基板上的薄膜晶体管和OLED，并且可以随着OLED发光而操作。
显示装置近来在各种领域中使用，并且因此，已经尝试了用于提高显示装置的质量的各种设计。
在该背景技术部分中公开的上述信息用于增强对本公开的背景的理解，并且因此，可能包含不构成现有技术的信息。
发明内容
一个或多个实施例涉及能够防止或减少像素中的由外部产生的静电引起的缺陷的显示装置。
然而，本公开的方面和特征不限于以上那些，并且本领域普通技术人员可以根据以下描述清楚地理解其它方面和特征。
另外的方面和特征将部分地在下面的描述中阐述，并且将部分地根据描述显而易见，或者可以通过实践本公开的所呈现的实施例中的一个或多个而获知。
根据本公开的一个或多个实施例，一种显示装置包括：第一像素；第二像素，在行方向上与第一像素相邻；第一垂直电源线，在第一像素中在与行方向交叉的列方向上延伸，并且被配置为将驱动电压传送到第一像素；第二垂直电源线，在第二像素中在列方向上延伸，并且被配置为将驱动电压传送到第二像素；以及半导体图案，包括第一像素中的第一像素区、第二像素中的第二像素区以及将第一垂直电源线连接到第二垂直电源线的连接区。
在实施例中，显示装置可以进一步包括：绝缘层，在半导体图案与第一垂直电源线和第二垂直电源线之间；第一接触插塞，穿透绝缘层，并且将第一垂直电源线连接到半导体图案的连接区的端部；以及第二接触插塞，穿透绝缘层，并且将第二垂直电源线连接到半导体图案的连接区的另一端部。
在实施例中，显示装置可以进一步包括：第三像素，在行方向上与第二像素相邻；第一电压线，被配置为传送第一初始化电压；第二电压线，被配置为传送第二初始化电压；以及第三接触插塞，将第二像素和第三像素连接到第二电压线。
在实施例中，显示装置可以进一步包括：第四接触插塞，将第一像素连接到第一电压线；第五接触插塞，将第二像素连接到第一电压线；以及第六接触插塞，将第三像素连接到第一电压线。
在实施例中，显示装置可以进一步包括：多个像素，沿行方向和列方向布置，多个像素包括第一像素、第二像素和第三像素；多条第一垂直电源线，在列方向上延伸并且包括第一垂直电源线，多条第一垂直电源线当中的第一垂直电源线在多个像素当中的在第i行和第j-1列中的像素中，并且被配置为将驱动电压传送到在第i行和第j-1列中的像素；多条第二垂直电源线，在列方向上延伸并且包括第二垂直电源线，多条第二垂直电源线当中的第二垂直电源线在多个像素当中的在第i行和第j列中的像素中，并且被配置为将驱动电压传送到在第i行和第j列中的像素；以及多个第三接触插塞，包括第三接触插塞，多个第三接触插塞当中的第三接触插塞将在第i行和第j列中的像素以及在第i行和第j+1列中的像素连接到第二电压线，其中，i可以是大于0的自然数，并且j可以是大于1的奇数或偶数自然数。半导体图案可以进一步包括：多个连接区，包括连接区并且将多条第一垂直电源线连接到第二垂直电源线。
在实施例中，半导体图案可以进一步包括：多个像素区，分别被包括在多个像素当中的布置在行方向上的像素中；以及多个接触区，分别与多个第三接触插塞相对应。
在实施例中，多个连接区当中的连接区可以将多个像素区当中的在第i行和第j-1列中的像素区连接到在第i行和第j列中的像素区；并且多个接触区当中的接触区可以将多个像素区当中的在第i行和第j列中的像素区连接到在第i行和第j+1列中的像素区。
在实施例中，多个连接区和多个接触区可以沿行方向交替地布置。
在实施例中，多条第一垂直电源线和多条第二垂直电源线可以沿行方向交替地布置；并且多个第三接触插塞可以沿列方向布置。
在实施例中，第一像素、第二像素和第三像素中的每一个可以包括：发光元件；驱动晶体管，被配置为根据栅源电压来控制在发光元件中流动的电流；扫描晶体管，被配置为响应于第一扫描信号来将数据电压传送到驱动晶体管；存储电容器，连接到驱动晶体管的栅极并且包括第一电极和第二电极；第一初始化晶体管，被配置为响应于第二扫描信号来将第一初始化电压施加到驱动晶体管的栅极；以及第二初始化晶体管，被配置为响应于第三扫描信号来将第二初始化电压施加到发光元件的电极。
在实施例中，显示装置可以进一步包括：第一数据线，在列方向上延伸，并且被配置为将第一数据电压传送到第一像素；以及第二数据线，在列方向上延伸，并且被配置为将第二数据电压传送到第二像素。第一数据线和第二数据线可以在第一垂直电源线与第二垂直电源线之间。
在实施例中，半导体图案的连接区可以将第一垂直电源线电连接到第二垂直电源线。
在实施例中，显示装置可以进一步包括：水平电源线，在第一像素和第二像素中在行方向上延伸，并且电连接到第一垂直电源线和第二垂直电源线。
在实施例中，连接区可以将第一像素区连接到第二像素区。
根据本公开的一个或多个实施例，一种显示装置包括：第一像素、第二像素和第三像素，沿行方向顺序地布置；第一电压线，被配置为传送第一初始化电压；第二电压线，被配置为传送第二初始化电压；电源线，被配置为传送驱动电压；第一接触插塞，将第一像素和第二像素连接到电源线；以及第二接触插塞，将第二像素和第三像素连接到第二电压线。
在实施例中，显示装置可以进一步包括：第三接触插塞，将第一像素连接到第一电压线；第四接触插塞，将第二像素连接到第一电压线；以及第五接触插塞，将第三像素连接到第一电压线。
在实施例中，显示装置可以进一步包括：多个像素，沿行方向以及与行方向交叉的列方向布置，多个像素包括第一像素、第二像素和第三像素；多个第一接触插塞，包括第一接触插塞，多个第一接触插塞当中的第一接触插塞将电源线连接到多个像素当中的在第i行和第j-1列中的像素以及在第i行和第j列中的像素；以及多个第二接触插塞，包括第二接触插塞，多个第二接触插塞当中的第二接触插塞将第二电压线连接到多个像素当中的在第i行和第j列中的像素以及在第i行和第j+1列中的像素，其中，i可以是大于0的自然数，并且j可以是大于1的奇数或偶数自然数。
在实施例中，多个第一接触插塞和多个第二接触插塞可以沿行方向交替地布置；并且多个第一接触插塞和多个第二接触插塞可以各自沿列方向布置。
在实施例中，电源线可以包括各自在列方向上延伸的多条垂直电源线；第二电压线可以包括各自在列方向上延伸的多条垂直线；并且多条垂直电源线和多条垂直线可以沿行方向交替地布置。
在实施例中，电源线可以进一步包括：多条水平电源线，各自在行方向上延伸并且电连接到多条垂直电源线。
根据下面的详细描述、附图和权利要求书及其等同物，本公开的上述以及其它方面和特征将变得更加显而易见。
这些一般和特定实施例可以通过使用系统、方法、计算机程序或者它们的任何合适的组合来实现。
附图说明
根据以下参考附图对说明性、非限制性示例实施例的详细描述，本公开的上述和其它方面以及特征将更清楚地被理解，在附图中：
图1是根据实施例的显示装置的示意性框图；
图2示意性地示出了根据实施例的多个像素；
图3A是根据实施例的多个像素的等效电路图；
图3B是根据实施例的多个像素的示意性平面图；
图4示出了根据实施例的半导体图案；
图5是根据实施例的显示装置的一部分的示意性截面图；
图6是根据实施例的显示装置的一部分的示意性截面图；
图7是根据实施例的显示装置的一部分的示意性截面图；
图8是根据另一实施例的多个像素的等效电路图；
图9示出了根据另一实施例的半导体图案；以及
图10是根据另一实施例的显示装置的一部分的示意性截面图。
具体实施方式
在下文中，将参考附图更详细描述实施例，在附图中相同的附图标记始终指代相同的元件。然而，本公开可以以各种不同的形式来体现，并且不应被解释为仅限于在本文中所示的实施例。相反，这些实施例被提供为示例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本公开的方面和特征。相应地，对于本领域普通技术人员来说对于完全理解本公开的方面和特征而言不是必需的工艺、元件和技术可以不被描述。除非另外说明，否则相同的附图标记在整个附图和书面描述中表示相同的元件，并且因此，可以不重复其冗余描述。
当某个实施例可以被不同地实现时，特定的工艺顺序可以与所描述的顺序不同。例如，两个连续描述的工艺可以同时或基本上同时被执行，或者可以以与所描述的顺序相反的顺序被执行。
在附图中，为了清楚，元件、层和区域的相对尺寸可以被夸大和/或简化。诸如“下面”、“下方”、“下”、“之下”、“上方”和“上”等的空间上相对的术语在本文中可以用于解释性目的以描述如附图中所示一个元件或特征与另一(一些)元件或特征的关系。将理解，除附图中描绘的定向之外，空间上相对的术语旨在包含设备在使用中或操作中的不同定向。例如，如果附图中的设备被翻转，那么被描述为在其它元件或特征“下方”或“下面”或“之下”的元件将随之被定向为在其它元件或特征“上方”。因此，示例术语“下方”和“之下”可以包含上方和下方两种定向。设备可以以其它方式定向(例如，旋转90度或以其它定向)，并且在本文中使用的空间上相对的描述语应被相应地解释。
在附图中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更宽泛的意义解释。例如，x轴、y轴和z轴可以彼此垂直或基本上彼此垂直，或者可以表示彼此不垂直的彼此不同的方向。
将理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应被这些术语限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、部件、区域、层或部分可以被叫做第二元件、部件、区域、层或部分。
将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”、“电连接到”、“耦接到”或“电耦接到”另一元件或层时，该元件或层可以直接在该另一元件或层上、直接连接到、电连接到、耦接到或电耦接到该另一元件或层，或者可以存在一个或多个居间元件或层。类似地，当层、区域或部件被称为“形成在”另一层、区域或部件“上”时，该层、区域或部件可以直接形成在该另一层、区域或部件上，或者间接形成在该另一层、区域或部件上。换句话说，可以存在一个或多个居间层、区域或部件。另外，还将理解，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以是该两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间元件或层。
在本文中使用的术语用于描述具体实施例的目的并且不旨在限制本公开。如在本文中使用的，单数形式的“一”旨在也包括复数形式，除非上下文另外明确指示。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“含有”和“具有”指明所述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组。如在本文中使用的，术语“和/或”包括相关列出项中的一个或多个的任何和所有组合。例如，表达“A和/或B”表示A、B或者A和B。当位于元件列表之后时，诸如“中的至少一个”的表达修饰整个元件列表并且不修饰列表中的单个元件。例如，表达“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者它们的变体。
如在本文中使用的，术语“基本上”、“大约”以及类似术语被用作近似术语并且不用作程度术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有偏差。进一步，当描述本公开的实施例时，“可以”的使用指代“本公开的一个或多个实施例”。如在本文中使用的，术语“使用”和“被使用”可以被认为分别与术语“利用”和“被利用”同义。此外，术语“示例性”旨在指代示例或图示。
除非另外定义，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中定义的那些术语的术语应被解释为具有与它们在相关领域和/或本说明书的背景中的含义一致的含义，并且不应以理想化或过于正式的意义被解释，除非在本文中明确如此定义。
图1是根据实施例的显示装置的示意性框图。
显示装置100可以是包括其亮度可以根据电流而改变的发光元件(例如，有机发光二极管(OLED))的有机发光显示装置。作为另一示例，显示装置100可以是无机发光显示(或无机EL显示)装置或量子点发光显示装置。换句话说，显示装置100的发光元件的发射层可以包括有机或无机材料、量子点、有机材料和量子点两者、无机材料和量子点两者或者有机和无机材料以及量子点。在下文中，将主要更详细地描述显示装置100是有机发光显示装置的情况。
参考图1，有机发光显示装置100包括显示器110、栅驱动器120、数据驱动器130、时序控制器140和电压发生器150。
显示器110包括多个像素PX(包括布置在第i行和第j列(其中，i和j是大于0的自然数)中的像素PXij)。尽管这里i和j被限定为大于0的自然数，但是本公开不限于此。在使用i-1和j-1的情况下，i和j应被理解为是大于1的自然数。为了便于图示，图1仅示出了多个像素PX当中的一个像素PXij，但是可以例如以矩阵形式布置m×n个像素PX(其中，m和n是自然数)。这里，i可以小于或等于m，并且j可以小于或等于n。
包括包含七个晶体管和一个电容器的像素电路的像素PX可以主要被描述为说明性示例。然而，本公开不限于此，并且像素PX的像素电路可以具有任何合适数量的晶体管和电容器，例如，诸如两个晶体管和一个电容器。
像素PX可以连接到第一扫描线SL1_1至SL1_m、第二扫描线SL2_1至SL2_m+1、发射控制线EML_1至EML_m和数据线DL_1至DL_n。像素PX可以连接到电源线PL、第一电压线VL1和第二电压线VL2。例如，如图1中所示，布置在第i行和第j列中的像素PXij可以连接到第一扫描线SL1_i、第二扫描线SL2_i、发射控制线EML_i、数据线DL_j、电源线PL、第一电压线VL1、第二电压线VL2和第二扫描线SL2_i+1。第二扫描线SL2_i+1可以被称为像素PXij的第三扫描线。
根据另一示例，像素PXij可以连接到第一扫描线SL1_i、第二扫描线SL2_i、发射控制线EML_i、数据线DL_j、电源线PL、第一电压线VL1、第二电压线VL2和第二扫描线SL2_i+1中的一些。例如，像素PXij可以连接到第一扫描线SL1_i、数据线DL_j和电源线PL。
数据线DL_1至DL_n可以在第一方向DR1(或列方向)上延伸，并且可以连接到布置在同一列中的像素PX。第一扫描线SL1_1至SL1_m、第二扫描线SL2_1至SL2_m+1和发射控制线EML_1至EML_m可以在与第一方向DR1交叉的第二方向DR2(或行方向)上延伸，并且可以连接到布置在同一行中的像素PX。
电源线PL可以包括在第一方向DR1上延伸的垂直电源线，并且垂直电源线可以连接到布置在同一列中的像素PX。在实施例中，如下面的图8中所示，垂直电源线可以在在第二方向DR2上彼此相邻的像素PX之间被共用。
如下面的图3A中所示，电源线PL可以包括在第二方向DR2上延伸的水平电源线，并且水平电源线可以连接到布置在同一行中的像素PX。水平电源线可以连接到垂直电源线。
第一电压线VL1和第二电压线VL2中的每一条可以包括在第一方向DR1上延伸的垂直线，并且垂直线可以连接到布置在同一列中的像素PX。在实施例中，如下面的图3A和图8中所示，第二电压线VL2的垂直线可以在在第二方向DR2上彼此相邻的像素PX之间被共用。
如下面的图3A中所示，第一电压线VL1和第二电压线VL2中的至少一条可以包括在第二方向DR2上延伸的水平线，并且水平线可以连接到垂直线。
第一扫描线SL1_1至SL1_m可以分别被配置为将从栅驱动器120输出的第一扫描信号GW_1至GW_m传输到同一行中的像素PX。第二扫描线SL2_1至SL2_m可以分别被配置为将从栅驱动器120输出的第二扫描信号GI_1至GI_m传输到同一行中的像素PX。第二扫描线SL2_2至SL2_m+1可以分别被配置为将从栅驱动器120输出的第三扫描信号GB_1至GB_m传输到同一行中的像素PX。例如，第二扫描信号GI_i和第三扫描信号GB_i-1可以是通过第二扫描线SL2_i传输的相同或基本上相同的信号。
发射控制线EML_1至EML_m可以分别被配置为将可以从栅驱动器120输出的发射控制信号EM_1至EM_m传输到布置在同一行中的像素PX。数据线DL_1至DL_n分别被配置为将从数据驱动器130输出的数据电压Dm_1至Dm_n传输到布置在同一列中的像素PX。例如，布置在第i行和第j列中的像素PXij接收第一扫描信号至第三扫描信号GW_i、GI_i和GB_i、数据电压Dm_j和发射控制信号EM_i。
电源线PL被配置为将从电压发生器150输出的第一驱动电压ELVDD传输到像素PX。第一电压线VL1被配置为将从电压发生器150输出的第一初始化电压VINT1传输到像素PX。第二电压线VL2被配置为将从电压发生器150输出的第二初始化电压VINT2传输到像素PX。
像素PXij包括发光元件以及根据数据电压Dm_j控制流到发光元件的电流的值的驱动晶体管。数据电压Dm_j从数据驱动器130输出，并且通过数据线DL_j由像素PXij接收。发光元件可以是例如有机发光二极管(OLED)。由于发光元件发射具有与从驱动晶体管传输的电流的值相对应的亮度的光，因此像素PXij可以表现与数据电压Dm_j相对应的灰度(例如，灰度级)。像素PX可以与例如是通过其显示全色的单元像素的一部分的子像素相对应。像素PXij可以进一步包括至少一个开关晶体管和至少一个电容器。下面将更详细地描述像素PXij。
电压发生器150可以生成用于驱动像素PXij的电压。例如，电压发生器150可以生成第一驱动电压ELVDD、第二驱动电压ELVSS、第一初始化电压VINT1和第二初始化电压VINT2。第一驱动电压ELVDD的电平可以高于第二驱动电压ELVSS的电平。第二初始化电压VINT2的电平可以高于第一初始化电压VINT1的电平。第二初始化电压VINT2的电平可以高于第二驱动电压ELVSS的电平。第二初始化电压VINT2与第二驱动电压ELVSS之间的差可以小于用于像素PX的发光元件发光的阈值电压。
在一些实施例中，电压发生器150可以生成第一栅电压VGH和第二栅电压VGL以控制像素PXij的开关晶体管，并且可以将第一栅电压VGH和第二栅电压VGL提供到栅驱动器120。当第一栅电压VGH被施加到开关晶体管的栅极时，开关晶体管可以被截止，并且当第二栅电压VGL被施加到开关晶体管的栅极时，开关晶体管可以被导通。第一栅电压VGH可以被称为截止电压，并且第二栅电压VGL可以被称为导通电压。像素PXij的开关晶体管可以是P型金属氧化物半导体场效应晶体管(MOSFET)，并且第一栅电压VGH的电平可以高于第二栅电压VGL的电平。在一些实施例中，电压发生器150可以生成伽马参考电压，并且可以将伽马参考电压提供到数据驱动器130。
时序控制器140可以控制栅驱动器120和数据驱动器130的操作时序，从而控制显示器110。显示器110的像素PX可以在每一个帧时段中接收新的数据电压Dm，并且可以发射具有与接收到的数据电压Dm相对应的亮度的光，从而显示与一帧的图像源数据RGB相对应的图像。
根据实施例，一个帧时段可以包括栅初始化时段、数据写入和阳极初始化时段以及发射时段。在栅初始化时段中，第一初始化电压VINT1可以与第二扫描信号GI同步地被施加到像素PX。在数据写入和阳极初始化时段中，数据电压Dm可以与第一扫描信号GW同步地被施加到像素PX，并且第二初始化电压VINT2可以与第三扫描信号GB同步地被施加到像素PX。在发射时段中，显示器110的像素PX可以发光。
时序控制器140从外部接收图像源数据RGB和控制信号CONT。时序控制器140可以基于显示器110和像素PX的特征将图像源数据RGB转换成图像数据DATA。时序控制器140可以将图像数据DATA提供到数据驱动器130。
控制信号CONT可以包括垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和/或时钟信号CLK等。时序控制器140可以响应于控制信号CONT来控制栅驱动器120和数据驱动器130的操作时序。在一些实施例中，时序控制器140可以在水平扫描时段中对数据使能信号DE进行计数，并且确定帧时段。在这种情况下，从外部提供的垂直同步信号Vsync和水平同步信号Hsync可以被省略。图像源数据RGB包括像素PX的亮度信息。亮度信息可以具有含有固定数量(例如，诸如1024(＝210)、256(＝28)或64(＝26))的灰度级。
时序控制器140可以生成包括用于控制栅驱动器120的操作时序的栅时序控制信号GDC和用于控制数据驱动器130的操作时序的数据时序控制信号DDC的控制信号。
栅时序控制信号GDC可以包括栅起始脉冲GSP、栅移位时钟GSC和/或栅输出使能信号GOE等。栅起始脉冲GSP被提供到栅驱动器120以在扫描时段的初始点生成第一扫描信号GW。栅移位时钟GSC是公共地被输入到栅驱动器120的时钟信号，并且被配置为使栅起始脉冲GSP移位。栅输出使能信号GOE被配置为控制来自栅驱动器120的输出。
数据时序控制信号DDC可以包括源起始脉冲SSP、源采样时钟SSC和/或源输出使能信号SOE等。源起始脉冲SSP被配置为控制数据驱动器130的数据采样起始点，并且在扫描时段的初始点被提供到数据驱动器130。源采样时钟SSC是用于基于其上升沿或下降沿来控制数据驱动器130中的数据的采样操作的时钟信号。源输出使能信号SOE被配置为控制来自数据驱动器130的输出。然而，本公开不限于此，并且根据数据传输方法，被提供到数据驱动器130的源起始脉冲SSP可以被省略。
栅驱动器120可以使用从电压发生器150提供的第一栅电压VGH和第二栅电压VGL，并且可以响应于从时序控制器140提供的栅时序控制信号GDC来顺序地生成第一扫描信号GW_1至GW_m、第二扫描信号GI_1至GI_m和第三扫描信号GB_1至GB_m。
数据驱动器130可以响应于从时序控制器140提供的数据时序控制信号DDC来对从时序控制器140提供的图像数据DATA进行采样和锁存，从而将图像数据DATA转换成并行数据系统中的数据。当将图像数据DATA转换成并行数据系统中的数据时，数据驱动器130可以将图像数据DATA转换成伽马参考电压，并且然后可以将伽马参考电压转换成模拟类型的数据电压。数据驱动器130通过数据线DL_1至DL_n将数据电压Dm_1至Dm_n提供到像素PX。像素PX响应于第一扫描信号GW_1至GW_m来接收数据电压Dm_1至Dm_n。
图2示意性地示出了根据实施例的多个像素。
参考图2，显示装置的显示器110包括多个像素PX(例如，诸如布置在第i行和第j-1列中的像素PXi(j-1)(在下文中，被称为第一像素)，布置在第i行和第j列中的像素PXij(在下文中，被称为第二像素)以及布置在第i行和第j+1列中的像素PXi(j+1)(在下文中，被称为第三像素))。
像素PX可以布置在第一方向DR1(或列方向)和第二方向DR2(或行方向)上。例如，像素PX可以以矩阵形式布置。
在实施例中，如上面参考图1所述，电源线PL可以包括在第一方向DR1上延伸的垂直电源线。例如，电源线PL可以包括第一垂直电源线PLv1和第二垂直电源线PLv2。第一垂直电源线PLv1可以在第一方向DR1上在第一像素PXi(j-1)中延伸，并且可以被配置为将第一驱动电压ELVDD传送到第一像素PXi(j-1)。第二垂直电源线PLv2可以在第一方向DR1上在第二像素PXij中延伸，并且可以被配置为将第一驱动电压ELVDD传送到第二像素PXij。
在实施例中，第一垂直电源线PLv1可以通过半导体图案Act(例如，参见图4)的连接区Aca连接到第二垂直电源线PLv2。第一垂直电源线PLv1可以通过半导体图案Act的连接区Aca一直电连接到第二垂直电源线PLv2。例如，如图2中所示，第一垂直电源线PLv1可以通过第一接触插塞CP1连接到半导体图案Act的连接区Aca的端部。第二垂直电源线PLv2可以通过第二接触插塞CP2连接到半导体图案Act的连接区Aca的另一端部。因为第一垂直电源线PLv1和第二垂直电源线PLv2分别连接到半导体图案Act的连接区Aca的端部和另一端部，所以第一垂直电源线PLv1可以连接到第二垂直电源线PLv2。
如图5中所示，第一接触插塞CP1和第二接触插塞CP2可以与导电层的一部分相对应。第一接触插塞CP1和第二接触插塞CP2可以与导电层的被掩埋于形成在绝缘层中的(例如，穿过绝缘层的)接触孔中的部分相对应。
在实施例中，第二像素PXij和第三像素PXi(j+1)可以共用第三接触插塞CP3。第三接触插塞CP3可以连接到通过其施加第二初始化电压VINT2的第二电压线VL2。如图5中所示，第三接触插塞CP3可以与导电层的一部分相对应。第三接触插塞CP3可以与导电层的被掩埋于形成在绝缘层中的(例如，穿过绝缘层的)接触孔中的部分相对应。
因为第二像素PXij和第三像素PXi(j+1)共用第三接触插塞CP3，所以第二像素PXij和第三像素PXi(j+1)可以通过第三接触插塞CP3连接到第二电压线VL2。换句话说，第三接触插塞CP3可以将第二像素PXij和第三像素PXi(j+1)连接到第二电压线VL2。
图3A是根据实施例的多个像素的等效电路图，并且图3B是根据实施例的多个像素的示意性平面图。
图3A和图3B更详细地示出了第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)。因为第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)彼此布置在同一行中，所以第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)可以各自连接到第一扫描线至第三扫描线GWL_i、GIL_i和GBL_i以及发射控制线EML_i。第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)可以沿第二方向DR2顺序地布置，并且可以彼此相邻。
参考图3A和图3B，第一像素PXi(j-1)连接到被配置为分别传输第一扫描信号至第三扫描信号GW_i、GI_i和GB_i的第一扫描线至第三扫描线GWL_i、GIL_i和GBL_i、被配置为传送数据电压Dm_j-1的数据线DL_j-1(在下文中，被称为第一数据线)以及被配置为传输发射控制信号EM_i的发射控制线EML_i。第一像素PXi(j-1)连接到被配置为传送第一驱动电压EVLDD的电源线PL、被配置为传送第一初始化电压VINT1的第一电压线VL1以及被配置为传送第二初始化电压VINT2的第二电压线VL2。第一像素PXi(j-1)连接到施加有第二驱动电压ELVSS的公共电极。
第一扫描线GWL_i与图1的第一扫描线SL1_i相对应，第二扫描线GIL_i与图1的第二扫描线SL2_i相对应，并且第三扫描线GBL_i与图1的第二扫描线SL2_i+1相对应。
第二像素PXij连接到被配置为分别传输第一扫描信号至第三扫描信号GW_i、GI_i和GB_i的第一扫描线至第三扫描线GWL_i、GIL_i和GBL_i、被配置为传送数据电压Dm_j的数据线DL_j(在下文中，被称为第二数据线)以及被配置为传输发射控制信号EM_i的发射控制线EML_i。第二像素PXij连接到被配置为传送第一驱动电压ELVDD的电源线PL、被配置为传送第一初始化电压VINT1的第一电压线VL1以及被配置为传送第二初始化电压VINT2的第二电压线VL2。第二像素PXij连接到施加有第二驱动电压ELVSS的公共电极。第二像素PXij可以与图1的像素PXij相对应。
第三像素PXi(j+1)连接到被配置为分别传输第一扫描信号至第三扫描信号GW_i、GI_i和GB_i的第一扫描线至第三扫描线GWL_i、GIL_i和GBL_i、被配置为传送数据电压Dm_j+1的数据线DL_j+1(在下文中，被称为第三数据线)以及被配置为传输发射控制信号EM_i的发射控制线EML_i。第三像素PXi(j+1)连接到被配置为传输第一驱动电压ELVDD的电源线PL、被配置为传输第一初始化电压VINT1的第一电压线VL1以及被配置为传输第二初始化电压VINT2的第二电压线VL2。第三像素PXi(j+1)连接到施加有第二驱动电压ELVSS的公共电极。
电源线PL可以包括多条第一垂直电源线PLv1和多条第二垂直电源线PLv2。第一垂直电源线PLv1和第二垂直电源线PLv2可以各自在第一方向DR1上延伸，并且可以被配置为将第一驱动电压ELVDD传送到同一列中的像素PX。
在实施例中，其中第一垂直电源线PLv1被配置为传送第一驱动电压EVLDD的像素列可以不同于其中第二垂直电源线PLv2被配置为传送第一驱动电压EVLDD的像素列。
例如，其中第一垂直电源线PLv1被配置为传送第一驱动电压EVLDD的像素列和其中第二垂直电源线PLv2被配置为传送第一驱动电压EVLDD的像素列可以彼此交替地布置。换句话说，第一垂直电源线PLv1和第二垂直电源线PLv2可以沿第二方向DR2交替地布置。例如，第一垂直电源线PLv1可以被配置为将第一驱动电压EVLDD传送到奇数列中的像素PX，并且第二垂直电源线PLv2可以被配置为将第一驱动电压EVLDD传送到偶数列中的像素PX。作为另一示例，第一垂直电源线PLv1可以被配置为将第一驱动电压ELVDD传送到布置在偶数列中的像素PX，并且第二垂直电源线PLv2可以被配置为将第一驱动电压ELVDD传送到布置在奇数列中的像素PX。
在实施例中，第一垂直电源线PLv1可以分别通过半导体图案Act(例如，参见图4)的连接区Aca连接到第二垂直电源线PLv2中的相邻的第二垂直电源线PLv2。半导体图案Act的连接区Aca可以将第一垂直电源线PLv1一直连接到第二垂直电源线PLv2中的相邻的第二垂直电源线PLv2。
例如，第一垂直电源线PLv1和第二垂直电源线PLv2当中的在第二方向DR2上彼此相邻的第一垂直电源线PLv1和第二垂直电源线PLv2可以通过半导体图案Act的连接区Aca彼此连接。如图3A和图3B中所示，布置在第一像素PXi(j-1)中的第一垂直电源线PLv1可以通过第一接触插塞CP1连接到半导体图案Act的对应连接区Aca的端部，并且布置在第二像素PXij中的第二垂直电源线PLv2可以通过第二接触插塞CP2连接到半导体图案Act的对应连接区Aca的另一端部。布置在第一像素PXi(j-1)中的第一垂直电源线PLv1可以在第二方向DR2上与布置在第二像素PXij中的第二垂直电源线PLv2相邻，并且可以通过半导体图案Act的对应连接区Aca连接到该第二垂直电源线PLv2。此外，尽管在图3A和图3B中没有完全示出，但是布置在第三像素PXi(j+1)中的第一垂直电源线PLv1可以通过第一接触插塞CP1连接到半导体图案Act的对应连接区Aca的端部，并且布置在第i行和第j+2列中的像素中的第二垂直电源线PLv2可以通过第二接触插塞CP2连接到半导体图案Act的对应连接区Aca的另一端部。布置在第三像素PXi(j+1)中的第一垂直电源线PLv1和布置在第i行和第j+2列中的像素中的第二垂直电源线PLv2可以在第二方向DR2上彼此相邻，并且可以通过半导体图案Act的对应连接区Aca彼此连接。
电源线PL可以包括多条水平电源线PLh。每一条水平电源线PLh可以在第二方向DR2上延伸，并且可以被配置为将第一驱动电压ELVDD传输到同一行中的像素PX中的每一个。
水平电源线PLh可以连接到第一垂直电源线PLv1和第二垂直电源线PLv2。例如，如图3A和图3B中所示，水平电源线PLh可以通过第十接触插塞CP10连接到第一垂直电源线PLv1，并且通过第十一接触插塞CP11连接到第二垂直电源线PLv2。
数据线DL_j-1、DL_j和DL_j+1可以各自在第一方向DR1上延伸，并且可以被配置为分别将数据电压Dm_j-1、Dm_j和Dm_j+1传送到布置在同一列中的像素PX。例如，如图3B中所示，数据线DL_j-1、DL_j和DL_j+1可以分别通过第十三接触插塞CP13连接到第一像素至第三像素PXi(j-1)、PXij和PXi(j+1)。
在实施例中，数据线DL_j-1、DL_j和DL_j+1可以布置于在第二方向DR2上彼此相邻的第一垂直电源线PLv1与第二垂直电源线PLv2之间。例如，如图3A和图3B中所示，第一数据线DL_j-1和第二数据线DL_j可以布置于布置在第一像素PXi(j-1)中的第一垂直电源线PLv1与布置在第二像素PXij中的第二垂直电源线PLv2之间。尽管在图3A和图3B中没有完全示出，但是第三数据线DL_j+1可以布置于布置在第三像素PXi(j+1)中的第一垂直电源线PLv1与布置在布置于第i行和第j+2列中的像素中的第二垂直电源线PLv2之间。
在实施例中，如图3A和图3B中所示，数据线DL_j-1、DL_j和DL_j+1可以与半导体图案Act的连接区Aca至少部分地重叠。
第一电压线VL1可以包括第一垂直线VL1v和第一水平线VL1h。第一垂直线VL1v可以各自在第一方向DR1上延伸，并且可以被配置为将第一初始化电压VINT1传送到布置在同一列中的像素PX。第一水平线VL1h可以各自在第二方向DR2上延伸，并且可以被配置为将第一初始化电压VINT1传送到布置在同一行中的像素PX。例如，如图3A和图3B中所示，第一像素PXi(j-1)可以通过第四接触插塞CP4连接到第一电压线VL1的第一垂直线VL1v中的对应一条，第二像素PXij可以通过第五接触插塞CP5连接到第一电压线VL1的第一垂直线VL1v中的对应一条，并且第三像素PXi(j+1)可以通过第六接触插塞CP6连接到第一电压线VL1的第一垂直线VL1v中的对应一条。
第一垂直线VL1v可以连接到第一水平线VL1h。例如，如图3A和图3B中所示，第一垂直线VL1v可以通过第八接触插塞CP8连接到第一水平线VL1h。
图3A和图3B示出了第一电压线VL1包括第一垂直线VL1v和第一水平线VL1h。然而，在另一实施例中，第一垂直线VL1v和第一水平线VL1h中的一者可以被省略。在另一实施例中，第一垂直线VL1v中的一些可以省被略，或者第一水平线VL1h中的一些可以被省略。
第二电压线VL2可以包括第二垂直线VL2v和第二水平线VL2h。第二垂直线VL2v可以各自在第一方向DR1上延伸，并且可以被配置为将第二初始化电压VINT2传送到同一列中的像素PX。第二水平线VL2h可以各自在第二方向DR2上延伸，并且可以被配置为将第二初始化电压VINT2传送到同一行中的像素PX。
第二垂直线VL2v可以连接到第二水平线VL2h。例如，如图3A和图3B中所示，第二垂直线VL2v可以通过第九接触插塞CP9连接到第二水平线VL2h。
图3A和图3B示出了第二电压线VL2包括第二垂直线VL2v和第二水平线VL2h。然而，在另一实施例中，第二垂直线VL2v和第二水平线VL2h中的一者可以被省略。在另一实施例中，第二垂直线VL2v中的一些可以被省略，或者第二水平线VL2h中的一些可以被省略。
在实施例中，第二像素PXij和第三像素PXi(j+1)可以共用第三接触插塞CP3。因为第二像素PXij和第三像素PXi(j+1)共用第三接触插塞CP3，所以第二像素PXij和第三像素PXi(j+1)可以通过第三接触插塞CP3连接到第二电压线VL2。第二像素PXij和第三像素PXi(j+1)可以通过第三接触插塞CP3接收第二初始化电压VINT2。换句话说，第三接触插塞CP3可以将第二像素PXij和第三像素PXi(j+1)连接到第二电压线VL2。
在实施例中，第二像素PXij和第三像素PXi(j+1)可以共用第二电压线VL2。例如，如图3A和图3B中所示，第二像素PXij和第三像素PXi(j+1)可以共用第二电压线VL2的第二垂直线VL2v。在这种情况下，每单位面积的第二电压线VL2的第二垂直线VL2v的数量可以小于每单位面积的第一电压线VL1的第一垂直线VL1v的数量。
在实施例中，如图3B中所示，第三扫描线GBL_i可以围绕第三接触插塞CP3的至少一部分(例如，在第三接触插塞CP3的至少一部分的外围周围)。第三扫描线GBL_i的与第三接触插塞CP3相邻的部分GBLp可以被弯折至少一次。例如，第三扫描线GBL_i的部分GBLp的平面形状可以是欧米茄(Ω)形状。
在实施例中，如图3B中所示，第二水平线VL2h可以围绕第三扫描线GBL_i的部分GBLp的至少一部分(例如，在第三扫描线GBL_i的部分GBLp的至少一部分的外围周围)。第二水平线VL2h的与第三扫描线GBL_i的部分GBLp相邻的部分VL2hp可以被弯折至少一次。换句话说，第二水平线VL2h的与第三接触插塞CP3相邻的部分VL2hp可以被弯折至少一次。例如，第二水平线VL2h的部分VL2hp的平面形状可以是欧米茄(Ω)形状。
尽管在图3A和图3B中没有示出，但是布置在第i-1行中的像素PX和布置在第i+1行中的像素PX等可以以与布置在第i行中的像素PX(例如，第一像素至第三像素PXi(j-1)、PXij和PXi(j+1))的方式相同或基本上相同的方式形成。在这种情况下，第一接触插塞CP1、第二接触插塞CP2和第三接触插塞CP3等可以各自沿第一方向DR1布置。
在下文中，将更详细地描述被包括在第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)中的元件。因为第一像素PXi(j-1)和第三像素PXi(j+1)中的每一个的等效电路图可以与第二像素PXij的等效电路图相同或基本上相同，所以将更详细地描述第二像素PXij的元件，并且可以不重复其冗余描述。
第二像素PXij包括发光元件OLED、第一晶体管T1至第七晶体管T7以及存储电容器Cst。发光元件OLED可以是包括阳极和阴极的有机发光二极管。阴极可以是施加有第二驱动电压ELVSS的公共电极。为了便于说明，发光元件OLED在图3B中被省略。
第一晶体管T1可以是其中漏极电流的值根据其栅源电压被确定的驱动晶体管。第二晶体管T2至第七晶体管T7可以各自是根据其栅源电压(或者换句话说，基本上根据其栅电压)被导通/截止的开关晶体管。第一晶体管T1至第七晶体管T7可以各自是薄膜晶体管。
第一晶体管T1可以被称为驱动晶体管，第二晶体管T2可以被称为扫描晶体管，第三晶体管T3可以被称为补偿晶体管，第四晶体管T4可以被称为栅初始化晶体管，第五晶体管T5可以被称为第一发射控制晶体管，第六晶体管T6可以被称为第二发射控制晶体管，并且第七晶体管T7可以被称为阳极初始化晶体管。
存储电容器Cst连接在电源线PL与驱动晶体管T1的栅极G之间。存储电容器Cst可以包括连接到电源线PL的上电极CE2以及连接到驱动晶体管T1的栅极G的下电极CE1。例如，如图3A和图3B中所示，存储电容器Cst连接在电源线PL的水平电源线PLh与驱动晶体管T1的栅极G之间。存储电容器Cst可以包括连接到电源线PL的水平电源线PLh的上电极CE2以及连接到驱动晶体管T1的栅极G的下电极CE1。
驱动晶体管T1可以根据其栅源电压来控制从电源线PL流到发光元件OLED的驱动电流Id的值。驱动晶体管T1可以包括连接到存储电容器Cst的下电极CE1的栅极G、通过第一发射控制晶体管T5连接到电源线PL的源极S以及通过第二发射控制晶体管T6连接到发光元件OLED的漏极D。
驱动晶体管T1可以根据其栅源电压将驱动电流Id输出到发光元件OLED。驱动电流Id的值基于驱动晶体管T1的栅源电压与阈值电压之间的差被确定。发光元件OLED可以从驱动晶体管T1接收驱动电流Id，并且可以发射具有与驱动电流Id的值相对应的亮度的光。
扫描晶体管T2可以被配置为响应于第一扫描信号GW_i来将数据电压Dm_j传送到驱动晶体管T1。扫描晶体管T2可以包括连接到第一扫描线GWL_i的栅极G、连接到数据线DL_j的源极S和连接到驱动晶体管T1的源极S的漏极D。
补偿晶体管T3的第一补偿晶体管T3a和第二补偿晶体管T3b串联连接在驱动晶体管T1的漏极D和栅极G之间，并且响应于第一扫描信号GW_i来将驱动晶体管T1的漏极D和栅极G彼此连接，以将驱动晶体管T1二极管连接。第一补偿晶体管T3a可以包括连接到第一扫描线GWL_i的栅极G、连接到驱动晶体管T1的漏极D的源极S和连接到第二补偿晶体管T3b的源极S的漏极D。第二补偿晶体管T3b可以包括连接到第一扫描线GWL_i的栅极G、连接到第一补偿晶体管T3a的漏极D的源极S和连接到驱动晶体管T1的栅极G的漏极D。例如，如图3B中所示，第二补偿晶体管T3b的漏极D可以通过连接图案CLP、第7-1接触插塞CP7a和第7-2接触插塞CP7b连接到驱动晶体管T1的栅极G。
图3A和图3B示出了补偿晶体管T3包括彼此串联连接的两个晶体管T3a和T3b，但是本公开不限于此，并且补偿晶体管T3可以包括一个晶体管。作为另一实施例，补偿晶体管T3可以包括彼此串联连接的三个或更多个晶体管。
栅初始化晶体管T4可以响应于第二扫描信号GI_i来将第一初始化电压VINT1施加到驱动晶体管T1的栅极G。栅初始化晶体管T4可以包括连接到第二扫描线GIL_i的栅极、连接到驱动晶体管T1的栅极G的源极和连接到第一电压线VL1的漏极。
如图3A和图3B中所示，栅初始化晶体管T4可以包括在驱动晶体管T1的栅极G与第一电压线VL1之间彼此串联连接的第一栅初始化晶体管T4a和第二栅初始化晶体管T4b。第一栅初始化晶体管T4a可以包括连接到第二扫描线GIL_i的栅极G、连接到驱动晶体管T1的栅极G的源极S和连接到第二栅初始化晶体管T4b的源极S的漏极D。第二栅初始化晶体管T4b可以包括连接到第二扫描线GIL_i的栅极G、连接到第一栅初始化晶体管T4a的漏极D的源极S和连接到第一电压线VL1的漏极D。
图3A和图3B示出了栅初始化晶体管T4包括彼此串联连接的两个晶体管T4a和T4b，但是本公开不限于此，并且栅初始化晶体管T4可以包括彼此串联连接的三个或更多个晶体管。作为另一实施例，栅初始化晶体管T4可以包括一个晶体管。
在实施例中，如图3B中所示，屏蔽电极Esh可以布置在第一扫描线GWL_i与第二扫描线GIL_i之间。屏蔽电极Esh可以通过第十四接触插塞CP14连接到第一垂直电源线PLv1或第二垂直电源线PLv2。屏蔽电极Esh可以屏蔽彼此相邻的导电层(或金属层)，并且可以防止或减少不必要的电容器的产生。
阳极初始化晶体管T7可以响应于第三扫描信号GB_i来将第二初始化电压VINT2施加到发光元件OLED的阳极。阳极初始化晶体管T7可以包括连接到第三扫描线GBL_i的栅极G、连接到发光元件OLED的阳极的源极S和连接到第二电压线VL2的漏极D。
第二像素PXij和第三像素PXi(j+1)可以共用连接到第二电压线VL2的第三接触插塞CP3。第二像素PXij和第三像素PXi(j+1)可以共用连接到第二电压线VL2的第二垂直线VL2v的第三接触插塞CP3。当第二像素PXij和第三像素PXi(j+1)中的每一个的阳极初始化晶体管T7响应于第三扫描信号GB_i被导通时，通过第三接触插塞CP3传输的第二初始化电压VINT2可以被施加到第二像素PXij和第三像素PXi(j+1)中的每一个的发光元件OLED的阳极。
第一发射控制晶体管T5可以响应于发射控制信号EM_i来将电源线PL连接到驱动晶体管T1的源极S。第一发射控制晶体管T5可以包括连接到发射控制线EML_i的栅极G、连接到电源线PL的源极S和连接到驱动晶体管T1的源极S的漏极D。
第二发射控制晶体管T6可以响应于发射控制信号EM_i来将驱动晶体管T1的漏极D连接到发光元件OLED的阳极。第二发射控制晶体管T6可以包括连接到发射控制线EML_i的栅极G、连接到驱动晶体管T1的漏极D的源极S和连接到发光元件OLED的阳极的漏极D。例如，如图3B中所示，第二发射控制晶体管T6的漏极D可以通过连接线CML、第十五接触插塞CP15和第十六接触插塞CP16连接到发光元件OLED的阳极。
第二扫描信号GI_i可以与前一行的第一扫描信号GW_i-1同步或基本上同步。第三扫描信号GB_i可以与第一扫描信号GW_i同步或基本上同步。根据另一示例，第三扫描信号GB_i可以与下一行的第一扫描信号GW_i+1同步或基本上同步。
在下文中，将更详细地描述驱动有机发光显示装置的一个像素的过程。
当接收到具有高电平的发射控制信号EM_i时，第一发射控制晶体管T5和第二发射控制晶体管T6被截止，驱动晶体管T1停止输出驱动电流Id，并且发光元件OLED停止发光。
然后，在其中接收到具有低电平的第二扫描信号GI_i的栅初始化时段期间，栅初始化晶体管T4被导通，并且第一初始化电压VINT1被施加到驱动晶体管T1的栅极G，或者换句话说，被施加到存储电容器Cst的下电极CE1。在存储电容器Cst中，第一驱动电压ELVDD与第一初始化电压VINT1之间的差ELVDD-VINT1被存储。
然后，在其中接收到具有低电平的第一扫描信号GW_i的数据写入时段期间，扫描晶体管T2和补偿晶体管T3被导通，并且数据电压Dm_j通过驱动晶体管T1的源极S被接收。驱动晶体管T1通过补偿晶体管T3二极管连接，并且被正向偏置。驱动晶体管T1的栅电压从第一初始化电压VINT1开始增大。当驱动晶体管T1的栅电压变得等于或基本上等于通过从数据电压Dm_j中减去驱动晶体管T1的阈值电压Vth获得的数据补偿电压Dm_j-|Vth|时，驱动晶体管T1被截止，并且驱动晶体管T1的栅电压的增大停止。相应地，在存储电容器Cst中，第一驱动电压ELVDD与数据补偿电压Dm_j-|Vth|之间的差ELVDD–Dm_j+|Vth|被存储。
此外，在其中接收到具有低电平的第三扫描信号GB_i的阳极初始化时段期间，阳极初始化晶体管T7被导通，并且第二初始化电压VINT2被施加到发光元件OLED的阳极。通过将第二初始化电压VINT2施加到发光元件OLED的阳极，发光元件OLED变得完全不发射，并且因此，可以去除(例如，可以防止或基本上防止)发光元件OLED根据下一帧的黑色灰度的不明显的发射。
第二初始化电压VINT2的电平可以高于第一初始化电压VINT1的电平，并且可以比第二驱动电压ELVSS的电平高低于发光元件OLED的阈值电压的电压电平。因为发光元件OLED具有相对大的尺寸，所以发光元件OLED可以显著地具有大电容。此外，因为第一初始化电压VINT1的电平过低，所以发光元件OLED可能在相当长的延迟后在下一帧中开始发光。然而，根据本公开的一个或多个实施例，发光元件OLED的阳极根据具有比第一初始化电压VINT1的电平高的电平的第二初始化电压VINT2被初始化，并且因此，发光元件OLED可以在下一帧中快速地开始发光。换句话说，可以减小发射延迟。
第一扫描信号GW_i可以与第三扫描信号GB_i同步或基本上同步，并且在这种情况下，数据写入时段可以与阳极初始化时段相同或基本上相同。
然后，当接收到具有低电平的发射控制信号EM_i时，第一发射控制晶体管T5和第二发射控制晶体管T6可以被导通，并且驱动晶体管T1可以输出与通过从存储在存储电容器Cst中的电压(或者换句话说，驱动晶体管T1的源栅电压ELVDD–Dm_j+|Vth|)中减去驱动晶体管T1的阈值电压|Vth|获得的电压ELVDD–Dm_j相对应的驱动电流Id。发光元件OLED可以发射具有与驱动电流Id的值相对应的亮度的光。
图4示出了根据实施例的半导体图案。
参考图4，显示装置可以包括半导体图案Act。
半导体图案Act可以在第二方向DR2上延伸(例如，可以在第二方向DR2上连续地延伸)。半导体图案Act可以通过在第二方向DR2上延伸而在其中没有任何断开来一体地形成。图4的半导体图案Act可以部分地在第一方向DR1上延伸，但是总体上可以大体在第二方向DR2上延伸。换句话说，半导体图案Act包括在第一方向DR1上微观地延伸的部分，但是总体上可以大体在第二方向DR2上延伸。
半导体图案Act可以包括像素区Ai(j-1)、Aij和Ai(j+1)、接触区Acp以及布置在像素区Ai(j-1)、Aij和Ai(j+1)之间的连接区Aca。
像素区Ai(j-1)、Aij和Ai(j+1)可以分别被包括在第一像素至第三像素PXi(j-1)、PXij、PXi(j+1)中。连接区Aca可以与第一接触插塞CP1和第二接触插塞CP2相对应，并且接触区Acp可以分别与第三接触插塞CP3相对应。作为另一实施例，如图5和图6中所示，连接区Aca可以接触(例如，可以直接接触)第一接触插塞CP1和第二接触插塞CP2，并且接触区Acp可以分别接触(例如，可以分别直接接触)第三接触插塞CP3。
此外，如图3A中所示，连接区Aca可以将第一垂直电源线PLv1连接到第二垂直电源线PLv2。
在实施例中，连接区Aca和接触区Acp可以沿第二方向DR2交替地布置。
例如，连接区Aca可以将第一像素PXi(j-1)的像素区Ai(j-1)连接到第二像素PXij的像素区Aij，并且接触区Acp可以将第二像素PXij的像素区Aij连接到第三像素PXi(j+1)的像素区Ai(j+1)。尽管在图4中没有完全示出，但是第一像素PXi(j-1)的像素区Ai(j-1)可以通过接触区Acp连接到布置在前一列中的像素的像素区，并且第三像素PXi(j+1)的像素区Ai(j+1)可以通过连接区Aca连接到布置在下一列中的像素的像素区。
作为比较示例，半导体图案可以在行方向上不连续地延伸，并且可以包括彼此间隔开(例如，分离)的岛状图案。在这种情况下，每一个像素的岛状图案可以不彼此连接。在形成半导体图案等之后执行后续工艺的同时，可能从外部产生(或者引入)静电。当半导体图案包括彼此间隔开(例如，分离)的岛状图案时，所产生(或者所引入)的静电可在岛状图案中的每一个中被隔离。因此，受静电影响的半导体图案可能被损坏，并且像素可能由于被损坏的半导体图案而变得有缺陷。
然而，根据本公开的一个或多个实施例，当半导体图案Act在第二方向DR2上连续地延伸时，从外部产生(或者引入)的静电可以不被隔离并且可以被分布在第二方向DR2上(或者在第二方向DR2上移动)。因此，因为静电可以不在半导体图案Act中被隔离并且可以被分布在第二方向DR2上，所以可以防止或减少对半导体图案Act的损坏。
图5是根据实施例的显示装置的一部分的示意性截面图。
图5基于图3A和图4的图示示意性地示出了第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)中的每一个的一部分，并且因此，它们的一些部件可以不被示出。
第一像素PXi(j-1)可以包括第一发射控制晶体管T5i(j-1)(与图3A的第一像素PXi(j-1)的第一发射控制晶体管T5相对应)。第二像素PXij可以包括驱动晶体管T1ij(与图3A的第二像素PXij的驱动晶体管T1相对应)、第一发射控制晶体管T5ij(与图3A的第二像素PXij的第一发射控制晶体管T5相对应)和阳极初始化晶体管T7ij(与图3A的第二像素PXij的阳极初始化晶体管T7相对应)。第三像素PXi(j+1)可以包括阳极初始化晶体管T7i(j+1)(与图3A的第三像素PXi(j+1)的阳极初始化晶体管T7相对应)。
第一像素PXi(j-1)的第一发射控制晶体管T5i(j-1)可以包括有源区A5i(j-1)和栅极G。第一像素PXi(j-1)的第一发射控制晶体管T5i(j-1)的有源区A5i(j-1)可以与第一像素PXi(j-1)的像素区Ai(j-1)(例如，参见图4)的一部分相对应。
第二像素PXij的驱动晶体管T1ij可以包括有源区A1ij和栅极G。第二像素PXij的第一发射控制晶体管T5ij可以包括有源区A5ij和栅极G。第二像素PXij的阳极初始化晶体管T7ij可以包括有源区A7ij和栅极G。第二像素PXij的驱动晶体管T1ij的有源区A1ij、第二像素PXij的第一发射控制晶体管T5ij的有源区A5ij以及第二像素PXij的阳极初始化晶体管T7ij的有源区A7ij可以分别与第二像素PXij的像素区Aij(例如，参见图4)的一部分相对应。
第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1)可以包括有源区A7i(j+1)和栅极G。第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1)的有源区A7i(j+1)可以与第三像素PXi(j+1)的像素区Ai(j+1)(例如，参见图4)的一部分相对应。
第一像素PXi(j-1)的第一发射控制晶体管T5i(j-1)的有源区A5i(j-1)可以连接到连接区Aca，并且可以从第一垂直电源线PLv1接收第一驱动电压ELVDD(例如，参见图3A)。第二像素PXij的第一发射控制晶体管T5ij的有源区A5ij可以连接到连接区Aca，并且可以从第二垂直电源线PLv2接收第一驱动电压ELVDD。
第一像素PXi(j-1)的第一发射控制晶体管T5i(j-1)的有源区A5i(j-1)和第二像素PXij的第一发射控制晶体管T5ij的有源区A5ij可以通过连接区Aca彼此连接。
第二像素PXij的阳极初始化晶体管T7ij的有源区A7ij可以连接到接触区Acp，并且可以从第二电压线VL2接收第二初始化电压VINT2(例如，参见图3A)。第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1))的有源区A7i(j+1)可以连接到接触区Acp，并且可以从第二电压线VL2接收第二初始化电压VINT2。
第二像素PXij的阳极初始化晶体管T7ij的有源区A7ij可以通过接触区Acp连接到第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1)的有源区A7i(j+1)。
在下文中，将参考图5更详细地描述堆叠在显示装置中的多层膜等。
基板200可以包括玻璃材料、陶瓷材料、金属材料或者柔性的和/或可弯折的材料。当基板200包括柔性的和/或可弯折的材料时，基板200可以包括聚合物树脂，例如，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或醋酸丙酸纤维素。
基板200可以具有包括上述材料中的一种或多种的单层结构或多层结构。当基板200具有多层结构时，基板200可以进一步包括无机层。在一些实施例中，基板200可以具有有机材料/无机材料/有机材料的结构。
缓冲层211可以减少或防止杂质、湿气和/或外部空气从基板200的背面(例如，底部)渗透，并且可以为基板200提供平面的或基本上平面的表面。缓冲层211可以包括无机材料(例如，诸如氧化物或氮化物)、有机材料或者有机/无机材料的复合物，并且可以具有包括一种或多种有机和无机材料的单层结构或多层结构。
在一些实施例中，可以在基板200和缓冲层211之间进一步包括阻挡层。阻挡层可以防止或减少来自基板200等的杂质渗透到有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)、连接区Aca以及接触区Acp中。阻挡层可以包括无机材料(例如，诸如氧化物或氮化物)、有机材料或者有机/无机材料的复合物，并且可以具有包括一种或多种有机和无机材料的单层结构或多层结构。
在缓冲层211上，可以布置有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)、连接区Aca以及接触区Acp。有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)、连接区Aca以及接触区Acp可以各自包括非晶硅或多晶硅。
在另一实施例中，有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)、连接区Aca以及接触区Acp可以各自包括氧化物半导体材料。有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)、连接区Aca以及接触区Acp可以各自包括例如从由铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)组成的组中选择的至少一种的氧化物。
例如，有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)、连接区Aca以及接触区Acp可以是InSnZnO(ITZO)半导体层和/或InGaZnO(IGZO)半导体层等。因为氧化物半导体具有宽带隙(例如，大约3.1eV)、高载流子迁移率和低泄漏电流，所以即使驱动时间长，电压降也可以不大，并且因此，当氧化物半导体以低频被驱动时，氧化物半导体的亮度可不会根据电压降而很大地改变。
有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)中的每一个可以包括沟道区以及设置在沟道区的相反侧(例如，沟道区的相反侧中或上)的源区和漏区。有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)中的每一个可以是单层或多层。
在缓冲层211上，可以堆叠第一栅绝缘层213和第二栅绝缘层215以覆盖有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)、连接区Aca以及接触区Acp。第一栅绝缘层213和第二栅绝缘层215可以各自包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)等。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
栅极G可以布置在第一栅绝缘层213上。每一个栅极G可以包括包含例如钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)等的导电材料，并且可以是包括上述材料中的一种或多种的单层或多层。例如，每一个栅极G可以具有Ti/Al/Ti的多层结构。
栅极G可以分别与有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)中的至少一部分重叠。例如，栅极G可以分别与有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)重叠。
在实施例中，存储电容器Cst可以包括下电极CE1和上电极CE2。如图5中所示，在一些实施例中，存储电容器Cst可以与驱动晶体管T1ij重叠。例如，驱动晶体管T1ij的栅极G可以起到存储电容器Cst的下电极CE1的作用。作为另一实施例，存储电容器Cst可以不与驱动晶体管T1ij重叠，并且可以与驱动晶体管T1ij间隔开(例如，可以与驱动晶体管T1ij分离)。
存储电容器Cst的上电极CE2可以与存储电容器Cst的下电极CE1重叠(其中，第二栅绝缘层215在存储电容器Cst的上电极CE2和下电极CE1之间)，并且可以与下电极CE1形成电容。在这种情况下，第二栅绝缘层215可以起到存储电容器Cst的介电层的作用。存储电容器Cst的上电极CE2可以包括包含例如Mo、Al、Cu或Ti等的导电材料，并且可以是包括上述材料中的一种或多种的单层或多层。例如，存储电容器Cst的上电极CE2可以具有Ti/Al/Ti的多层结构。
在第二栅绝缘层215上，可以布置层间绝缘层217以覆盖存储电容器Cst的上电极CE2。层间绝缘层217可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnOx等。
导电层可以布置在层间绝缘层217上。导电层可以包括包含例如Mo、Al、Cu或Ti等的导电材料，并且可以是包括上述材料中的一种或多种的单层或多层。例如，导电层可以具有Ti/Al/Ti的多层结构。
导电层可以包括连接线CML、第一垂直电源线PLv1、第二垂直电源线PLv2和第二电压线VL2。
连接线CML、第一垂直电源线PLv1、第二垂直电源线PLv2和第二电压线VL2可以通过形成在绝缘层中的接触孔连接到有源区A5i(j-1)、A1ij、A5ij、A7ij和A7i(j+1)、连接区Aca以及接触区Acp。
例如，连接线CML可以通过形成在第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217中的接触孔连接到第一像素PXij的阳极初始化晶体管T7ij。连接线CML的一部分可以被掩埋于接触孔中(例如，可以延伸通过接触孔)，并且连接线CML的被掩埋的部分(例如，穿透部分)可以被称为第十五接触插塞CP15。
发光元件300的像素电极310可以通过形成在平坦化层219中的接触孔连接到连接线CML。像素电极310的一部分可以被掩埋于接触孔中(例如，可以延伸通过接触孔)，并且像素电极310的被掩埋的部分(例如，穿透部分)可以被称为第十六接触插塞CP16。因为像素电极310连接到连接线CML，并且连接线CML连接到第二像素PXij的阳极初始化晶体管T7ij，所以连接线CML可以将发光元件300连接到第二像素PXij的阳极初始化晶体管T7ij。发光元件300与图3A的发光元件OLED相对应。
第一垂直电源线PLv1可以通过形成在第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217中的第一接触孔CNT1连接到连接区Aca。第一垂直电源线PLv1的一部分可以被掩埋于第一接触孔CNT1中(例如，可以延伸通过第一接触孔CNT1)，并且第一垂直电源线PLv1的被掩埋的部分(例如，穿透部分)可以被称为第一接触插塞CP1。换句话说，第一垂直电源线PLv1可以与第一接触插塞CP1一体地形成。
第二垂直电源线PLv2可以通过形成在第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217中的第二接触孔CNT2连接到连接区Aca。第二垂直电源线PLv2的一部分可以被掩埋于第二接触孔CNT2中(例如，可以延伸通过第二接触孔CNT2)，并且第二垂直电源线PLv2的被掩埋的部分(例如，穿透部分)可以被称为第二接触插塞CP2。换句话说，第二垂直电源线PLv2可以与第二接触插塞CP2一体地形成。
第二电压线VL2可以通过形成在第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217中的第三接触孔CNT3连接到接触区Acp。第二电压线VL2的一部分可以被掩埋于第三接触孔CNT3中(例如，可以延伸通过第三接触孔CNT3)，并且第二电压线VL2的被掩埋的部分(例如，穿透部分)可以被称为第三接触插塞CP3。换句话说，第二电压线VL2可以与第三接触插塞CP3一体地形成。
在一些实施例中，导电层可以由无机保护层覆盖。无机保护层可以是包括SiNx和/或SiOx的单层或多层。可以引入无机保护层以覆盖并且保护布置在层间绝缘层217上的一些线。
平坦化层219可以布置在层间绝缘层217上，并且发光元件300可以布置在平坦化层219上。
平坦化层219可以是包括一种或多种有机材料的单层或多层，并且可以提供平坦的或基本上平坦的上表面。平坦化层219可以包括通用聚合物(例如，诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物和/或它们的混合物。
发光元件300可以布置在平坦化层219上。发光元件300可以包括像素电极310、对电极330以及包括有机发射层的中间层320。
像素电极310可以是反射电极或者透射或半透射电极。在一些实施例中，像素电极310可以包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr和/或它们的组合的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括从由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中选择的至少一种材料。在一些实施例中，像素电极310可以具有ITO/Ag/ITO的多层结构。
像素限定层221可以布置在平坦化层219上。像素限定层221可以通过增大像素电极310的边缘与像素电极310上方的对电极330之间的距离来防止或基本上防止在像素电极310的边缘处产生电弧等。
像素限定层221可以包括从由聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和酚醛树脂组成的组中选择的至少一种有机绝缘材料。
中间层320可以位于通过像素限定层221形成的开口中。中间层320可以包括有机发射层。有机发射层可以包括包含用于发射红光、绿光、蓝光或白光的荧光或磷光材料的有机材料。有机发射层可以包括低分子量有机材料或高分子量有机材料，并且功能层(例如，诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)或电子注入层(EIL))可以选择性地设置在有机发射层上和/或之下(例如，下面)。
中间层320可以单独地设置成与像素电极310中的每一个相对应。然而，本公开不限于此，并且可以对中间层320进行各种修改。例如，中间层320可以包括遍及像素电极310一体地形成的层。
对电极330可以是透射电极或反射电极。在一些实施例中，对电极330可以是透明的或半透明的，并且可以是包括例如Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和/或它们的组合的具有低功函数的金属薄膜。透明导电氧化物(TCO)膜(例如，诸如ITO、IZO、ZnO或In2O3)可以进一步设置在金属薄膜上。对电极330可以设置成遍及显示器并且设置在中间层320和像素限定层221的上部上。对电极330可以针对发光元件300一体地形成(例如，公共地形成)，并且可以与像素电极310相对应。
在一些实施例中，发光元件300可以由封装层覆盖。封装层可以包括至少一个有机封装层和至少一个无机封装层。
无机封装层可以包括从Al2O3、TiO2、Ta2O5、HfO2、ZnOx、SiO2、SiNx和SiON当中选择的至少一种无机材料。第一无机封装层和第二无机封装层可以各自是包括上述材料中的一种或多种的单层或多层。有机封装层可以包括聚合物类材料。聚合物类材料可以包括丙烯酸类树脂(例如，诸如聚甲基丙烯酸甲酯(PMMA)或聚丙烯酸树脂)、环氧类树脂、聚酰亚胺和/或聚乙烯等。在实施例中，有机封装层可以包括丙烯酸酯聚合物。
图6是根据实施例的显示装置的一部分的示意性截面图。
参考图6，绝缘层(例如，诸如第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217)可以设置在半导体图案Act(例如，参见图4)的连接区Aca与第一垂直电源线PLv1和第二垂直电源线PLv2之间。
第一垂直电源线PLv1可以通过形成在第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217中的第一接触孔CNT1连接到半导体图案Act的连接区Aca的端部。第一垂直电源线PLv1的一部分可以被掩埋于第一接触孔CNT1中(例如，可以延伸通过第一接触孔CNT1)，并且第一垂直电源线PLv1的被掩埋的部分(例如，穿透部分)可以被称为第一接触插塞CP1。换句话说，第一接触插塞CP1可以穿透绝缘层，并且可以将第一垂直电源线PLv1连接到半导体图案Act的连接区Aca的端部。
第二垂直电源线PLv2可以通过形成在第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217中的第二接触孔CNT2连接到半导体图案Act的连接区Aca的另一端部。第二垂直电源线PLv2的一部分可以被掩埋于第二接触孔CNT2中(例如，可以延伸通过第二接触孔CNT2)，并且第二垂直电源线PLv2的被掩埋的部分(例如，穿透部分)可以被称为第二接触插塞CP2。换句话说，第二接触插塞CP2可以穿透绝缘层，并且可以将第二垂直电源线PLv2连接到半导体图案Act的连接区Aca的另一端部。
第一垂直电源线PLv1和第二垂直电源线PLv2可以通过半导体图案Act的连接区Aca彼此连接。
图7是根据实施例的显示装置的一部分的示意性截面图。
参考图7，第一电压线VL1可以包括第一垂直线VL1v和第一水平线VL1h。第二电压线VL2可以包括第二垂直线VL2v和第二水平线VL2h。电源线PL可以包括第一垂直电源线PLv1和水平电源线PLh。如上面参考图3A所述，电源线PL可以进一步包括第二垂直电源线PLv2。参考图7主要描述第一垂直电源线PLv1，但是第二垂直电源线PLv2可以具有与第一垂直电源线PLv1的结构相同或基本上相同的结构，并且因此，可以不重复其冗余描述。
层间绝缘层217可以布置在第一垂直线VL1v与第一水平线VL1h之间。第一垂直线VL1v可以通过形成在层间绝缘层217中的第八接触孔CNT8连接到第一水平线VL1h。第一垂直线VL1v的一部分可以被掩埋于第八接触孔CNT8中(例如，可以延伸通过第八接触孔CNT8)，并且第一垂直线VL1v的被掩埋的部分(例如，穿透部分)可以被称为第八接触插塞CP8。换句话说，第八接触插塞CP8可以穿透绝缘层，并且可以将第一垂直线VL1v连接到第一水平线VL1h。
层间绝缘层217可以布置在第二垂直线VL2v与第二水平线VL2h之间。第二垂直线VL2v可以通过形成在层间绝缘层217中的第九接触孔CNT9连接到第二水平线VL2h。第二垂直线VL2v的一部分可以被掩埋于第九接触孔CNT9中(例如，可以延伸通过第九接触孔CNT9)，并且第二垂直线VL2v的被掩埋的部分(例如，穿透部分)可以被称为第九接触插塞CP9。换句话说，第九接触插塞CP9可以穿过绝缘层，并且可以将第二垂直线VL2v连接到第二水平线VL2h。
层间绝缘层217可以布置在第一垂直电源线PLv1与水平电源线PLh之间。第一垂直电源线PLv1可以通过形成在层间绝缘层217中的第十接触孔CNT10连接到水平电源线PLh。第一垂直电源线PLv1的一部分可以被掩埋于第十接触孔CNT10中(例如，可以延伸通过第十接触孔CNT10)，并且第一垂直电源线PLv1的被掩埋的部分(例如，穿透部分)可以被称为第十接触插塞CP10。换句话说，第十接触插塞CP10可以穿透绝缘层，并且可以将第一垂直电源线PLv1连接到水平电源线PLh。
图7示出了水平电源线PLh可以布置在第二栅绝缘层215上并且第一垂直电源线PLv1可以布置在层间绝缘层217上，但是本公开不限于此。在另一实施例中，水平电源线PLh可以布置在层间绝缘层217上，并且第一垂直电源线PLv1可以布置在第二栅绝缘层215上。作为另一实施例，水平电源线PLh可以布置在第一栅绝缘层213上。
作为另一实施例，水平电源线PLh和第一垂直电源线PLv1可以彼此在同一层处(例如，中或上)。换句话说，水平电源线PLh可以接触(例如，可以直接接触)第一垂直电源线PLv1。在这种情况下，第十接触插塞CP10可以与水平电源线PLh的可以接触(例如，可以直接接触)第一垂直电源线PLv1的部分相对应。换句话说，第十接触插塞CP10可以与水平电源线PLh的可以与第一垂直电源线PLv1交叉的部分相对应。
主要更详细地描述了水平电源线PLh和第一垂直电源线PLv1，但是第一垂直线VL1v和第一水平线VL1h和/或第二垂直线VL2v和第二水平线VL2h可以具有与上述水平电源线PLh和第一垂直电源线PLv1的结构相同或基本上相同的结构，并且因此，可以不重复其冗余描述。
图8是根据另一实施例的多个像素的等效电路图。
图8更详细地示出了第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)。因为第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)彼此布置在同一行中，所以第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)可以各自连接到第一扫描线至第三扫描线GWL_i、GIL_i和GBL_i以及发射控制线EML_i。第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)可以沿第二方向DR2顺序地布置，并且可以彼此相邻。
在实施例中，从沿第二方向DR2顺序地布置的第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)当中选择的第一像素PXi(j-1)和第二像素PXij可以共用第一接触插塞CP1'，并且第二像素PXij和第三像素PXi(j+1)可以共用第二接触插塞CP2'。
第一接触插塞CP1'可以连接到通过其施加第一驱动电压ELVDD的电源线PL，并且第二接触插塞CP2'可以连接到通过其施加第二初始化电压VINT2的第二电压线VL2。
因为第一像素PXi(j-1)和第二像素PXij共用第一接触插塞CP1'，所以第一像素PXi(j-1)和第二像素PXij可以通过第一接触插塞CP1'连接到电源线PL。因为第二像素PXij和第三像素PXi(j+1)共用第二接触插塞CP2'，所以第二像素PXij和第三像素PXi(j+1)可以通过第二接触插塞CP2'连接到第二电压线VL2。
换句话说，第一接触插塞CP1'可以将第一像素PXi(j-1)和第二像素PXij连接到电源线PL，并且第二接触插塞CP2'可以将第二像素PXij和第三像素PXi(j+1)连接到第二电压线VL2。
如图10中所示，第一接触插塞CP1'和第二接触插塞CP2'可以与导电层的部分相对应。第一接触插塞CP1'和第二接触插塞CP2'可以与导电层的被掩埋于形成在绝缘层中的接触孔中(例如，延伸通过形成在绝缘层中的接触孔)的部分相对应。
对于第二像素PXij，第二像素PXij可以与布置在前一列中的第一像素PXi(j-1)共用第一接触插塞CP1'，并且可以与布置在下一列中的第三像素PXi(j+1)共用第二接触插塞CP2'。
尽管在图8中没有完全示出，但是第一像素PXi(j-1)可以与布置在前一列中的像素共用第二接触插塞CP2'，并且第三像素PXi(j+1)可以与布置在下一列中的像素共用第一接触插塞CP1'。
在这种情况下，对于图8中所示的第一像素PXi(j-1)，第一像素PXi(j-1)可以与布置在前一列中的像素共用第二接触插塞CP2'，并且可以与布置在下一列中的第二像素PXij共用第一接触插塞CP1'。对于图8中示出的第三像素PXi(j+1)，第三像素PXi(j+1))可以与布置在前一列中的第二像素PXij共用第二接触插塞CP2'，并且可以与布置在下一列中的像素共用第一接触插塞CP1'。
换句话说，布置在第i行中的像素可以通过沿第二方向DR2交替地布置的第一接触插塞CP1'和第二接触插塞CP2'彼此连接。
与布置在第i行中的像素的构造相同的构造可以被应用于例如布置在第i-1行和第i+1行中的像素。在这种情况下，第一接触插塞CP1'和第二接触插塞CP2'等可以各自沿第一方向DR1布置。
电源线PL可以包括垂直电源线PLv和水平电源线PLh。垂直电源线PLv可以各自在第一方向DR1上延伸，并且可以被配置为将第一驱动电压ELVDD传送到布置在同一列中的像素。水平电源线PLh可以各自在第二方向DR2上延伸，并且可以被配置为将第一驱动电压EVLDD传送到布置在同一行中的像素。
水平电源线PLh可以连接到垂直电源线PLv。例如，如图8中所示，水平电源线PLh可以通过第十二接触插塞CP12连接到垂直电源线PLv。
在实施例中，第一像素PXi(j-1)和第二像素PXij可以共用电源线PL。例如，如图8中所示，第一像素PXi(j-1)和第二像素PXij可以共用电源线PL的垂直电源线PLv中的对应一条。在这种情况下，每单位面积的电源线PL的垂直电源线PLv的数量可以小于每单位面积的数据线的数量。
在实施例中，第二像素PXij和第三像素PXi(j+1)可以共用第二电压线VL2。例如，如图8中所示，第二像素PXij和第三像素PXi(j+1)可以共用第二电压线VL2的第二垂直线VL2v中的对应一条。在这种情况下，每单位面积的第二电压线VL2的第二垂直线VL2v的数量可以小于每单位面积的第一电压线VL1的第一垂直线VL1v的数量。
在实施例中，电源线PL的垂直电源线PLv和第二电压线VL2的第二垂直线VL2v可以沿第二方向DR2交替地布置。
图9示出了根据另一实施例的半导体图案。
参考图9，显示装置可以包括半导体图案Act。
半导体图案Act可以在第二方向DR2上延伸(例如，可以在第二方向DR2上连续地延伸)。半导体图案Act可以在第二方向DR2上一体地形成而没有任何断开。图9的半导体图案Act可以部分地在第一方向DR1上延伸，但是总体上可以大体在第二方向DR2上延伸。换句话说，半导体图案Act可以包括在第一方向DR1上微观地延伸的部分，但是总体上可以在第二方向DR2上延伸。
半导体图案Act可以包括像素区Ai(j-1)、Aij和Ai(j+1)以及布置在像素区Ai(j-1)、Aij和Ai(j+1)之间的第一接触区Acp1和第二接触区Acp2。
像素区Ai(j-1)、Aij和Ai(j+1)可以分别被包括在第一像素至第三像素PXi(j-1)、PXij和PXi(j+1)中。第一接触区Acp1可以分别与第一接触插塞CP1'相对应，并且第二接触区Acp2可以分别与第二接触插塞CP2'相对应。作为另一实施例，如图10中所示，第一接触区Acp1可以分别接触(例如，可以分别直接接触)第一接触插塞CP1'，并且第二接触区Acp2可以分别接触(例如，可以分别直接接触)第二接触插塞CP2'。
在实施例中，第一接触区Acp1和第二接触区Acp2可以沿第二方向DR2交替地布置。
第一接触区Acp1可以将第一像素PXi(j-1)的像素区Ai(j-1)连接到第二像素PXij的像素区Aij，并且第二接触区Acp2可以将第二像素PXij的像素区Aij连接到第三像素PXi(j+1)的像素区Ai(j+1)。如上面参考图8所述，第一像素PXi(j-1)可以与布置在前一列中的像素共用第二接触插塞CP2'，并且第三像素PXi(j+1)可以与布置在下一列中的像素共用第一接触插塞CP1'。因此，第一像素PXi(j-1)的像素区Ai(j-1)可以通过第二接触区Acp2连接到前一列中的像素的像素区，并且第三像素PXi(j+1)的像素区Ai(j+1)可以通过第一接触区Acp1连接到下一列中的像素的像素区。
作为比较示例，半导体图案可以在行方向上不连续地延伸，并且可以包括彼此间隔开的岛状图案。被包括在像素中的岛状图案可以不彼此连接。在形成半导体图案等之后执行后续工艺的同时，可能从外部产生(或者引入)静电。当半导体图案包括彼此间隔开的岛状图案时，所产生(或者所引入)的静电可在每一个岛状图案中被隔离。因此，受静电影响的半导体图案可能被损坏，这可能导致像素中的缺陷。
然而，根据本公开的一个或多个实施例，当半导体图案Act在第二方向DR2上连续地延伸时，所产生(或者所引入)的静电可以不被隔离并且可以被分布在第二方向DR2上(或者在第二方向DR2上移动)。因此，因为静电可以不在半导体图案Act中被隔离并且可以被分布在第二方向DR2上，所以可以防止或减少对半导体图案Act的损坏。
图10是根据另一实施例的显示装置的一部分的示意性截面图。
图10基于图8和图9的图示示出了第一像素PXi(j-1)、第二像素PXij和第三像素PXi(j+1)中的每一个的一部分，并且因此，它们的一些部件可以不被示出。
第一像素PXi(j-1)可以包括第一发射控制晶体管T5i(j-1)(与图8的第一像素PXi(j-1)的第一发射控制晶体管T5相对应)。第二像素PXij可以包括驱动晶体管T1ij(与图8的第二像素PXij的驱动晶体管T1相对应)、第一发射控制晶体管T5ij(与图8的第二像素PXij的第一发射控制晶体管T5相对应)和阳极初始化晶体管T7ij(与图8的第二像素PXij的阳极初始化晶体管T7相对应)。第三像素PXi(j+1)可以包括阳极初始化晶体管T7i(j+1)(与图8的第三像素PXi(j+1)的阳极初始化晶体管T7相对应)。
第一像素PXi(j-1)的第一发射控制晶体管T5i(j-1)可以包括有源区A5i(j-1)和栅极G。第一像素PXi(j-1)的第一发射控制晶体管T5i(j-1)的有源区A5i(j-1)可以与第一像素PXi(j-1)的像素区Ai(j-1)(例如，参见图9)的一部分相对应。
第二像素PXij的驱动晶体管T1ij可以包括有源区A1ij和栅极G。第二像素PXij的第一发射控制晶体管T5ij可以包括有源区A5ij和栅极G。第二像素PXij的阳极初始化晶体管T7ij可以包括有源区A7ij和栅极G。第二像素PXij的驱动晶体管T1ij的有源区A1ij、第二像素PXij的第一发射控制晶体管T5ij的有源区A5ij以及第二像素PXij的阳极初始化晶体管T7ij的有源区A7ij可以分别与第二像素PXij的像素区Aij(例如，参见图9)的一部分相对应。
第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1)可以包括有源区A7i(j+1)和栅极G。第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1)的有源区A7i(j+1)可以与第三像素PXi(j+1)的像素区Ai(j+1)(例如，参见图9)的一部分相对应。
第一像素PXi(j-1)的第一发射控制晶体管T5i(j-1)的有源区A5i(j-1)可以通过第一接触区Acp1连接到第二像素PXij的第一发射控制晶体管T5ij的有源区A5ij。第二像素PXij的阳极初始化晶体管T7ij的有源区A7ij可以通过第二接触区Acp2连接到第三像素PXi(j+1)的阳极初始化晶体管T7i(j+1)的有源区A7i(j+1)。
绝缘层(例如，诸如第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217)可以布置在半导体图案Act(例如，参见图9)的第一接触区Acp1与电源线PL之间。
电源线PL可以通过形成在第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217中的第一接触孔CNT1'连接到半导体图案Act的第一接触区Acp1。电源线PL的一部分可以被掩埋于第一接触孔CNT1'中(例如，可以延伸通过第一接触孔CNT1')，并且电源线PL的被掩埋的部分(例如，穿透部分)可以被称为第一接触插塞CP1'。换句话说，第一接触插塞CP1'可以穿透绝缘层，并且可以将电源线PL连接到半导体图案Act的第一接触区Acp1。
绝缘层(例如，诸如第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217)可以布置在半导体图案Act的第二接触区Acp2与第二电压线VL2之间。
第二电压线VL2可以通过形成在第一栅绝缘层213、第二栅绝缘层215和层间绝缘层217中的第二接触孔CNT2'连接到半导体图案Act的第二接触区Acp2。第二电压线VL2的一部分可以被掩埋于第二接触孔CNT2'中(例如，可以延伸通过第二接触孔CNT2')，并且第二电压线VL2的被掩埋的部分(例如，穿透部分)可以被称为第二接触插塞CP2'。换句话说，第二接触插塞CP2'可以穿透绝缘层，并且可以将第二电压线VL2连接到半导体图案Act的第二接触区Acp2。
上面已经主要描述了显示装置，但是本公开不限于此。例如，显示装置的制造方法可以落入本公开的范围内。
根据本公开的一个或多个实施例，通过一体地形成在一个方向上连续地延伸的半导体图案，可以防止或减少由于外部静电对半导体图案的损坏而导致的像素缺陷。因此，可以防止或减少对显示装置的损坏。
尽管已经描述了一些实施例，但是本领域技术人员将容易理解，在不脱离本公开的精神和范围的情况下，可以对实施例进行各种修改。将理解，除非另外描述，否则每一个实施例内的特征或方面的描述通常应被认为可用于其它实施例中的其它类似特征或方面。因此，对于本领域普通技术人员将显而易见的是，除非另外特别指出，否则结合具体实施例描述的特征、特性和/或元件可以单独地使用，或者可以与结合其它实施例描述的特征、特性和/或元件结合使用。因此，应理解，前述内容是对各种示例实施例的说明并且不应被解释为限于在本文中公开的特定实施例，并且对所公开的实施例以及其它示例实施例的各种修改旨在被包括在如所附权利要求及其等同所限定的本公开的精神和范围内。

Claims (20)

1.一种显示装置，包括：
第一像素；
第二像素，在行方向上与所述第一像素相邻；
第一垂直电源线，在所述第一像素中在与所述行方向交叉的列方向上延伸，并且被配置为将驱动电压传送到所述第一像素；
第二垂直电源线，在所述第二像素中在所述列方向上延伸，并且被配置为将所述驱动电压传送到所述第二像素；以及
半导体图案，包括所述第一像素中的第一像素区、所述第二像素中的第二像素区以及将所述第一垂直电源线连接到所述第二垂直电源线的连接区。
2.根据权利要求1所述的显示装置，进一步包括：
绝缘层，在所述半导体图案与所述第一垂直电源线和所述第二垂直电源线之间；
第一接触插塞，穿透所述绝缘层，并且将所述第一垂直电源线连接到所述半导体图案的所述连接区的端部；以及
第二接触插塞，穿透所述绝缘层，并且将所述第二垂直电源线连接到所述半导体图案的所述连接区的另一端部。
3.根据权利要求1所述的显示装置，进一步包括：
第三像素，在所述行方向上与所述第二像素相邻；
第一电压线，被配置为传送第一初始化电压；
第二电压线，被配置为传送第二初始化电压；以及
第三接触插塞，将所述第二像素和所述第三像素连接到所述第二电压线。
4.根据权利要求3所述的显示装置，进一步包括：
第四接触插塞，将所述第一像素连接到所述第一电压线；
第五接触插塞，将所述第二像素连接到所述第一电压线；以及
第六接触插塞，将所述第三像素连接到所述第一电压线。
5.根据权利要求3所述的显示装置，进一步包括：
多个像素，沿所述行方向和所述列方向布置，所述多个像素包括所述第一像素、所述第二像素和所述第三像素；
多条第一垂直电源线，在所述列方向上延伸并且包括所述第一垂直电源线，所述多条第一垂直电源线当中的第一垂直电源线在所述多个像素当中的在第i行和第j-1列中的像素中，并且被配置为将所述驱动电压传送到在所述第i行和所述第j-1列中的所述像素；
多条第二垂直电源线，在所述列方向上延伸并且包括所述第二垂直电源线，所述多条第二垂直电源线当中的第二垂直电源线在所述多个像素当中的在所述第i行和第j列中的像素中，并且被配置为将所述驱动电压传送到在所述第i行和所述第j列中的所述像素；以及
多个第三接触插塞，包括所述第三接触插塞，所述多个第三接触插塞当中的第三接触插塞将在所述第i行和所述第j列中的所述像素以及在所述第i行和第j+1列中的像素连接到所述第二电压线，其中，i是大于0的自然数，并且j是大于1的奇数或偶数自然数，
其中，所述半导体图案进一步包括：
多个连接区，包括所述连接区并且将所述多条第一垂直电源线连接到所述第二垂直电源线。
6.根据权利要求5所述的显示装置，其中，所述半导体图案进一步包括：
多个像素区，分别被包括在所述多个像素当中的布置在所述行方向上的像素中；以及
多个接触区，分别与所述多个第三接触插塞相对应。
7.根据权利要求6所述的显示装置，其中：
所述多个连接区当中的连接区将所述多个像素区当中的在所述第i行和所述第j-1列中的像素区连接到在所述第i行和所述第j列中的像素区；并且
所述多个接触区当中的接触区将所述多个像素区当中的在所述第i行和所述第j列中的所述像素区连接到在所述第i行和所述第j+1列中的像素区。
8.根据权利要求6所述的显示装置，其中，所述多个连接区和所述多个接触区沿所述行方向交替地布置。
9.根据权利要求5所述的显示装置，其中：
所述多条第一垂直电源线和所述多条第二垂直电源线沿所述行方向交替地布置；并且
所述多个第三接触插塞沿所述列方向布置。
10.根据权利要求3至9中任一项所述的显示装置，其中，所述第一像素、所述第二像素和所述第三像素中的每一个包括：
发光元件；
驱动晶体管，被配置为根据栅源电压来控制在所述发光元件中流动的电流；
扫描晶体管，被配置为响应于第一扫描信号来将数据电压传送到所述驱动晶体管；
存储电容器，连接到所述驱动晶体管的栅极并且包括第一电极和第二电极；
第一初始化晶体管，被配置为响应于第二扫描信号来将所述第一初始化电压施加到所述驱动晶体管的所述栅极；以及
第二初始化晶体管，被配置为响应于第三扫描信号来将所述第二初始化电压施加到所述发光元件的电极。
11.根据权利要求1所述的显示装置，进一步包括：
第一数据线，在所述列方向上延伸，并且被配置为将第一数据电压传送到所述第一像素；以及
第二数据线，在所述列方向上延伸，并且被配置为将第二数据电压传送到所述第二像素，
其中，所述第一数据线和所述第二数据线在所述第一垂直电源线与所述第二垂直电源线之间。
12.根据权利要求1所述的显示装置，其中，所述半导体图案的所述连接区将所述第一垂直电源线电连接到所述第二垂直电源线。
13.根据权利要求1所述的显示装置，进一步包括：
水平电源线，在所述第一像素和所述第二像素中在所述行方向上延伸，并且电连接到所述第一垂直电源线和所述第二垂直电源线。
14.根据权利要求1所述的显示装置，其中，所述连接区将所述第一像素区连接到所述第二像素区。
15.一种显示装置，包括：
第一像素、第二像素和第三像素，沿行方向顺序地布置；
第一电压线，被配置为传送第一初始化电压；
第二电压线，被配置为传送第二初始化电压；
电源线，被配置为传送驱动电压；
第一接触插塞，将所述第一像素和所述第二像素连接到所述电源线；以及
第二接触插塞，将所述第二像素和所述第三像素连接到所述第二电压线。
16.根据权利要求15所述的显示装置，进一步包括：
第三接触插塞，将所述第一像素连接到所述第一电压线；
第四接触插塞，将所述第二像素连接到所述第一电压线；以及
第五接触插塞，将所述第三像素连接到所述第一电压线。
17.根据权利要求15所述的显示装置，进一步包括：
多个像素，沿所述行方向以及与所述行方向交叉的列方向布置，所述多个像素包括所述第一像素、所述第二像素和所述第三像素；
多个第一接触插塞，包括所述第一接触插塞，所述多个第一接触插塞当中的第一接触插塞将所述电源线连接到所述多个像素当中的在第i行和第j-1列中的像素以及在所述第i行和第j列中的像素；以及
多个第二接触插塞，包括所述第二接触插塞，所述多个第二接触插塞当中的第二接触插塞将所述第二电压线连接到所述多个像素当中的在所述第i行和所述第j列中的所述像素以及在所述第i行和第j+1列中的像素，其中，i是大于0的自然数，并且j是大于1的奇数或偶数自然数。
18.根据权利要求17所述的显示装置，其中：
所述多个第一接触插塞和所述多个第二接触插塞沿所述行方向交替地布置；并且
所述多个第一接触插塞和所述多个第二接触插塞各自沿所述列方向布置。
19.根据权利要求17所述的显示装置，其中：
所述电源线包括各自在所述列方向上延伸的多条垂直电源线；
所述第二电压线包括各自在所述列方向上延伸的多条垂直线；并且
所述多条垂直电源线和所述多条垂直线沿所述行方向交替地布置。
20.根据权利要求19所述的显示装置，其中，所述电源线进一步包括：
多条水平电源线，各自在所述行方向上延伸并且电连接到所述多条垂直电源线。
CN202210347848.6A 2021-04-02 2022-04-01 显示装置 Pending CN115206943A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0043499 2021-04-02
KR1020210043499A KR20220138499A (ko) 2021-04-02 2021-04-02 표시 장치

Publications (1)

Publication Number Publication Date
CN115206943A true CN115206943A (zh) 2022-10-18

Family

ID=83448330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210347848.6A Pending CN115206943A (zh) 2021-04-02 2022-04-01 显示装置

Country Status (3)

Country Link
US (1) US12048198B2 (zh)
KR (1) KR20220138499A (zh)
CN (1) CN115206943A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230109211A (ko) * 2022-01-12 2023-07-20 삼성디스플레이 주식회사 표시패널
CN115035873B (zh) * 2022-06-30 2023-09-19 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130903B1 (ko) 2004-08-31 2012-03-28 엘지디스플레이 주식회사 유기전계발광표시장치의 구동회로 및 구동방법
KR100739318B1 (ko) 2004-11-22 2007-07-12 삼성에스디아이 주식회사 화소회로 및 발광 표시장치
JP6663289B2 (ja) * 2016-04-26 2020-03-11 株式会社Ｊｏｌｅｄ アクティブマトリクス表示装置
KR102637791B1 (ko) 2018-02-13 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치
KR102676642B1 (ko) * 2018-09-28 2024-06-21 삼성디스플레이 주식회사 표시 장치
KR20210082713A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 Drd 방식의 표시 패널 및 이를 이용한 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR20220138499A (ko) 2022-10-13
US12048198B2 (en) 2024-07-23
US20220320215A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US11538413B1 (en) Pixel and display apparatus including the same
US12048198B2 (en) Display apparatus
US11871622B2 (en) Display device
US11688350B2 (en) Display apparatus
US11997896B2 (en) Display apparatus with increased reliability
US20220199747A1 (en) Display apparatus
US11778877B2 (en) Display device incuding hole region in display area
KR20220095400A (ko) 표시 패널 및 이를 구비하는 표시 장치
US20230006016A1 (en) Display apparatus
US11910647B2 (en) Display apparatus
KR102656842B1 (ko) 플렉서블 표시장치
CN220935484U (zh) 显示装置
US11877487B2 (en) Display apparatus
US11881169B2 (en) Pixel capable of adjusting a threshold voltage of a driving transistor
US20240321156A1 (en) Display panel
US20230247863A1 (en) Display apparatus
US20240221650A1 (en) Light emitting display apparatus
KR20240144722A (ko) 디스플레이 패널
CN117711321A (zh) 像素电路和包括该像素电路的显示设备
CN118692364A (zh) 显示面板
CN118351793A (zh) 像素电路和包括像素电路的显示设备
KR20210077957A (ko) 컨트롤 인쇄 회로 기판 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination