KR20220138499A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220138499A
KR20220138499A KR1020210043499A KR20210043499A KR20220138499A KR 20220138499 A KR20220138499 A KR 20220138499A KR 1020210043499 A KR1020210043499 A KR 1020210043499A KR 20210043499 A KR20210043499 A KR 20210043499A KR 20220138499 A KR20220138499 A KR 20220138499A
Authority
KR
South Korea
Prior art keywords
pixel
voltage
line
vertical power
power line
Prior art date
Application number
KR1020210043499A
Other languages
English (en)
Inventor
이원세
김수경
장동현
전유진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210043499A priority Critical patent/KR20220138499A/ko
Priority to US17/570,270 priority patent/US12048198B2/en
Priority to CN202210347848.6A priority patent/CN115206943A/zh
Publication of KR20220138499A publication Critical patent/KR20220138499A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 외부로부터 발생된 정전기에 의해 화소의 불량이 야기되는 것을 방지할 수 있는 표시 장치를 위하여, 행 방향을 따라 인접하게 배치되는 제1 화소 및 제2 화소; 상기 제1 화소 상에서 열 방향으로 연장되고 상기 제1 화소에 구동 전압을 전달하도록 구성되는 제1 세로 전원선; 상기 제2 화소 상에서 상기 열 방향으로 연장되고 상기 제2 화소에 상기 구동 전압을 전달하도록 구성되는 제2 세로 전원선; 및 상기 제1 화소에 포함되는 제1 화소 영역, 상기 제2 화소에 포함되는 제2 화소 영역, 및 상기 제1 세로 전원선과 상기 제2 세로 전원선을 서로 연결하는 연결 영역을 포함하는 반도체 패턴을 포함하는 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치는 휴대폰 등과 같은 소형 제품의 디스플레이로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이로 사용되기도 한다.
표시 장치는 외부로 이미지를 디스플레이 하기 위해 전기적 신호를 받아 발광하는 복수의 화소들을 포함한다. 각 화소는 발광 소자를 포함하며, 예컨대 유기 발광 표시 장치의 경우 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 발광 소자로 포함한다. 일반적으로 유기 발광 표시 장치는 기판 상에 박막 트랜지스터 및 유기 발광 다이오드를 형성하고, 유기 발광 다이오드가 스스로 빛을 발광하여 작동한다.
최근 표시 장치는 그 용도가 다양해지면서 표시 장치의 품질을 향상시키는 설계가 다양하게 시도되고 있다.
본 발명이 해결하고자 하는 과제는 외부로부터 발생된 정전기에 의해 화소의 불량이 야기되는 것을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 관점에 따르면, 행 방향을 따라 인접하게 배치되는 제1 화소 및 제2 화소; 상기 제1 화소 상에서 열 방향으로 연장되고 상기 제1 화소에 구동 전압을 전달하도록 구성되는 제1 세로 전원선; 상기 제2 화소 상에서 상기 열 방향으로 연장되고 상기 제2 화소에 상기 구동 전압을 전달하도록 구성되는 제2 세로 전원선; 및 상기 제1 화소에 포함되는 제1 화소 영역, 상기 제2 화소에 포함되는 제2 화소 영역, 및 상기 제1 세로 전원선과 상기 제2 세로 전원선을 서로 연결하는 연결 영역을 포함하는 반도체 패턴을 포함하는 표시 장치가 제공된다.
일 예에 따르면, 상기 표시 장치는 상기 반도체 패턴과 상기 제1 및 제2 세로 전원선들 사이에 개재되는 절연층; 상기 절연층을 관통하여 상기 제1 세로 전원선을 상기 반도체 패턴의 상기 연결 영역의 일단에 연결하는 제1 콘택 플러그; 및 상기 절연층을 관통하여 상기 제2 세로 전원선을 상기 반도체 패턴의 상기 연결 영역의 타단에 연결하는 제2 콘택 플러그를 더 포함할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 행 방향을 따라 상기 제2 화소에 인접하게 배치되는 제3 화소; 제1 초기화 전압을 전달하도록 구성되는 제1 전압 배선; 제2 초기화 전압을 전달하도록 구성되는 제2 전압 배선; 및 상기 제2 화소 및 상기 제3 화소를 상기 제2 전압 배선에 연결하는 제3 콘택 플러그를 더 포함할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 화소를 상기 제1 전압 배선에 연결하는 제4 콘택 플러그; 상기 제2 화소를 상기 제1 전압 배선에 연결하는 제5 콘택 플러그; 및 상기 제3 화소를 상기 제1 전압 배선에 연결하는 제6 콘택 플러그를 더 포함할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 내지 제3 화소들을 포함하고, 상기 행 방향 및 상기 열 방향을 따라 배열된 복수의 화소들; 상기 복수의 화소들 중 i행 j-1열 화소 상에서 상기 열 방향으로 연장되고 상기 i행 j-1열 화소에 상기 구동 전압을 전달하도록 구성되는 복수의 제1 세로 전원선들; 상기 복수의 화소들 중 i행 j열 화소 상에서 상기 열 방향으로 연장되고 상기 i행 j열 화소에 상기 구동 전압을 전달하도록 구성되는 복수의 제2 세로 전원선들; 및 상기 복수의 화소들 중 상기 i행 j열 화소와 i행 j+1열 화소를 상기 제2 전압 배선에 연결하는 복수의 제3 콘택 플러그들을 더 포함하고, 상기 반도체 패턴은 상기 복수의 제1 세로 전원선들과 상기 복수의 제2 세로 전원선들을 서로 연결하는 복수의 연결 영역들을 더 포함할 수 있다.
일 예에 따르면, 상기 반도체 패턴은 상기 복수의 화소들 중 상기 행 방향을 따라 배열된 화소들에 각각 포함되는 복수의 화소 영역들 및 상기 복수의 제3 콘택 플러그들에 각각 대응하는 복수의 콘택 영역들을 더 포함할 수 있다.
일 예에 따르면, 상기 복수의 연결 영역들은 각각 상기 복수의 화소 영역들 중 i행 j-1열 화소 영역과 i행 j열 화소 영역을 서로 연결하고, 상기 복수의 콘택 영역들은 각각 상기 복수의 화소 영역들 중 상기 i행 j열 화소 영역과 i행 j+1열 화소 영역을 서로 연결할 수 있다.
일 예에 따르면, 상기 복수의 연결 영역들과 상기 복수의 콘택 영역들은 상기 행 방향을 따라 서로 교대로 배치될 수 있다.
일 예에 따르면, 상기 복수의 제1 세로 전원선들과 상기 복수의 제2 세로 전원선들은 상기 행 방향을 따라 서로 교대로 배치되고, 상기 복수의 제3 콘택 플러그들은 상기 열 방향을 따라 배치될 수 있다.
일 예에 따르면, 상기 제1 내지 제3 화소들 각각은, 발광 소자; 게이트-소스 전압에 따라 상기 발광 소자로 흐르는 전류를 제어하는 구동 트랜지스터; 제1 스캔 신호에 응답하여 데이터 전압을 상기 구동 트랜지스터에 전달하는 스캔 트랜지스터; 제1 전극 및 상기 구동 트랜지스터의 게이트에 연결되는 제2 전극을 갖는 저장 커패시터; 제2 스캔 신호에 응답하여 상기 제1 초기화 전압을 상기 구동 트랜지스터의 전극에 인가하는 제1 초기화 트랜지스터; 및 제3 스캔 신호에 응답하여 상기 제2 초기화 전압을 상기 발광 소자의 전극에 인가하는 제2 초기화 트랜지스터를 포함할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 열 방향으로 연장되고 상기 제1 화소에 제1 데이터 전압을 전달하도록 구성되는 제1 데이터선; 및 상기 열 방향으로 연장되고 상기 제2 화소에 제2 데이터 전압을 전달하도록 구성되는 제2 데이터선을 더 포함하고, 상기 제1 데이터선 및 상기 제2 데이터선은 상기 제1 세로 전원선과 상기 제2 세로 전원선 사이에 배치될 수 있다.
일 예에 따르면, 상기 반도체 패턴의 상기 연결 영역은 상기 제1 세로 전원선과 상기 제2 세로 전원선을 항시 전기적으로 연결할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 화소 및 상기 제2 화소 상에서 상기 행 방향으로 연장되고, 상기 제1 세로 전원선 및 상기 제2 세로 전원선과 전기적으로 연결되는 가로 전원선을 더 포함할 수 있다.
일 예에 따르면, 상기 연결 영역은 상기 제1 화소 영역과 상기 제2 화소 영역을 서로 연결할 수 있다.
본 발명의 다른 관점에 따르면, 행 방향을 따라 순차적으로 배치되는 제1 내지 제3 화소들; 제1 초기화 전압을 전달하도록 구성되는 제1 전압 배선; 제2 초기화 전압을 전달하도록 구성되는 제2 전압 배선; 구동 전압을 전달하도록 구성되는 전원선; 상기 제1 화소 및 상기 제2 화소를 상기 전원선에 연결하는 제1 콘택 플러그; 및 상기 제2 화소 및 상기 제3 화소를 상기 제2 전압 배선에 연결하는 제2 콘택 플러그를 포함하는 표시 장치가 제공된다.
일 예에 따르면, 상기 표시 장치는 상기 제1 화소를 상기 제1 전압 배선에 연결하는 제3 콘택 플러그; 상기 제2 화소를 상기 제1 전압 배선에 연결하는 제4 콘택 플러그; 및 상기 제3 화소를 상기 제1 전압 배선에 연결하는 제5 콘택 플러그를 더 포함할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 내지 제3 화소들을 포함하고, 상기 행 방향 및 열 방향을 따라 배열된 복수의 화소들; 상기 복수의 화소들 중 i행 j-1열 화소와 i행 j열 화소를 상기 전원선에 연결하는 복수의 제1 콘택 플러그들; 및 상기 복수의 화소들 중 상기 i행 j열 화소와 i행 j+1열 화소를 상기 제2 전압 배선에 연결하는 복수의 제2 콘택 플러그들을 더 포함할 수 있다.
일 예에 따르면, 상기 복수의 제1 콘택 플러그들과 상기 복수의 제2 콘택 플러그들은 상기 행 방향을 따라 서로 교대로 배치되고, 상기 복수의 제1 콘택 플러그들과 상기 복수의 제2 콘택 플러그들은 각각 상기 열 방향을 따라 배치될 수 있다.
일 예에 따르면, 상기 전원선은 각각 상기 열 방향으로 연장되는 복수의 세로 전원선들을 포함하고, 상기 제2 전압 배선은 각각 상기 열 방향으로 연장되는 복수의 세로 배선들을 포함하고, 복수의 세로 전원선들과 복수의 세로 배선들은 상기 행 방향을 따라 서로 교대로 배치될 수 있다.
일 예에 따르면, 상기 전원선은 각각 상기 행 방향으로 연장되고 복수의 세로 전원선들과 전기적으로 연결되는 복수의 가로 전원선들을 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
본 발명의 다양한 실시예들에 따르면, 일 방향으로 연속적으로 연장되는 반도체 패턴을 일체(一體)로 형성함으로써, 외부 정전기에 의한 반도체 패턴이 파손되는 등의 화소 불량 문제를 개선할 수 있다. 따라서, 표시 장치의 불량을 방지할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 2는 일 실시예에 따른 복수의 화소들을 개략적으로 도시한다.
도 3a는 일 실시예에 따른 복수의 화소들 각각의 등가 회로도들을 도시한다.
도 3b는 일 실시예에 따른 복수의 화소들을 개략적으로 도시한 평면도이다.
도 4는 일 실시예에 따른 반도체 패턴을 도시한다.
도 5는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 6은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 7은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 8은 다른 실시예에 따른 복수의 화소들 각각의 등가 회로도들을 도시한다.
도 9는 다른 실시예에 따른 반도체 패턴을 도시한다.
도 10은 다른 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예들에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예들에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
표시 장치는 전류에 의해 밝기가 달라지는 발광 소자, 예컨대, 유기 발광 다이오드(Organic Light Emitting Diode)를 포함하는 유기 발광 표시 장치(Organic Light Emitting Display)일 수 있다. 또는, 표시 장치는 무기 발광 표시 장치(Inorganic Light Emitting Display 또는 무기 EL 표시 장치)이거나, 양자점 발광 표시 장치(Quantum Dot Light Emitting Display)일 수 있다. 즉, 표시 장치에 구비된 발광 소자의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점(Quantum Dot)을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함하거나, 유기물과 무기물과 양자점을 포함할 수도 있다. 이하에서는 표시 장치가 유기 발광 표시 장치인 경우를 중심으로 서술하고자 한다.
도 1을 참조하면, 유기 발광 표시 장치(100)는 표시부(110), 게이트 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 및 전압 생성부(150)를 포함한다.
표시부(110)는 제i 행 제j 열에 위치하는 화소(PXij)와 같은 화소들(PX)을 포함한다. 용이한 이해를 위해 도 1에는 하나의 화소(PXij)만 도시되었지만, m x n개의 화소들(PX)이 예컨대 매트릭스 형태로 배열될 수 있다. 여기서 i는 1 이상 m 이하의 자연수이고, j는 1 이상 n 이하의 자연수이다.
도 1에서는 오로지 예시적인 목적으로 7개의 트랜지스터와 1개의 커패시터를 포함하는 화소(PX)를 중심으로 설명한다. 그러나, 본 발명은 이러한 특정 화소 회로를 채용한 화소(PX)에만 적용되는 것이 아니라, 다른 화소 회로, 예컨대, 2개의 트랜지스터와 1개의 커패시터를 포함하는 화소 회로를 채용한 화소(PX) 등에도 동일하게 적용될 수 있다.
화소들(PX)은 제1 스캔선들(SL1_1 내지 SL1_m), 제2 스캔선들(SL2_1 내지 SL2_m+1), 발광 제어선들(EML_1 내지 EML_m), 및 데이터선들(DL_1 내지 DL_n)에 연결된다. 화소들(PX)은 전원선(PL), 제1 전압 배선(VL1), 및 제2 전압 배선(VL2)에 연결된다. 예컨대, 도 1에 도시된 바와 같이, 제i 행 제j 열에 위치하는 화소(PXij)는 제1 스캔선(SL1_i), 제2 스캔선(SL2_i), 발광 제어선(EML_i), 데이터선(DL_j), 전원선(PL), 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제2 스캔선(SL2_i+1)에 연결될 수 있다. 제2 스캔선(SL2_i+1)은 화소(PXij)에 대하여 제3 스캔선으로 지칭될 수 있다.
다른 예에 따르면, 화소(PXij)는 제1 스캔선(SL1_i), 제2 스캔선(SL2_i), 발광 제어선(EML_i), 데이터선(DL_j), 전원선(PL), 제1 전압 배선(VL1), 제2 전압 배선(VL2), 및 제2 스캔선(SL2_i+1) 중 일부의 선들에 연결될 수 있다. 예를 들면, 화소(PXij)는 제1 스캔선(SL1_i), 데이터선(DL_j), 및 전원선(PL)에 연결될 수 있다.
데이터선들(DL_1 내지 DL_n)은 제1 방향(또는, 열 방향)(DR1)으로 연장되어 동일 열에 위치한 화소들(PX)에 연결될 수 있다. 제1 스캔선들(SL1_1 내지 SL1_m), 제2 스캔선들(SL2_1 내지 SL2_m+1), 및 발광 제어선들(EML_1 내지 EML_m)은 제2 방향(또는, 행 방향)(DR2)으로 연장되어 동일 행에 위치한 화소들(PX)에 연결될 수 있다.
전원선(PL)은 제1 방향(DR1)으로 연장되는 복수의 세로 전원선들을 포함할 수 있으며, 상기 복수의 세로 전원선들은 동일 열에 위치한 화소들(PX)에 연결될 수 있다. 일 실시예에 있어서, 후술할 도 8에 도시된 바와 같이 상기 복수의 세로 전원선들은 제2 방향(DR2)으로 서로 이웃하는 화소들(PX) 간에 공유될 수 있다.
전원선(PL)은 후술할 도 3a에 도시된 바와 같이 복수의 가로 전원선들을 포함할 수 있으며, 상기 복수의 가로 전원선들은 동일 행에 위치한 화소들(PX)에 연결될 수 있다. 상기 복수의 가로 전원선들은 상기 복수의 세로 전원선들과 각각 연결될 수 있다.
제1 전압 배선(VL1) 및 제2 전압 배선(VL2) 각각은 제1 방향(DR1)으로 연장되는 복수의 세로 배선들을 포함할 수 있으며, 상기 복수의 세로 배선들은 동일 열에 위치한 화소들(PX)에 연결될 수 있다. 일 실시예에 있어서, 후술할 도 3a 및 도 8에 도시된 바와 같이 제2 전압 배선(VL2)의 상기 복수의 세로 배선들은 제2 방향(DR2)으로 서로 이웃하는 화소들(PX) 간에 공유될 수 있다.
제1 전압 배선(VL1) 및 제2 전압 배선(VL2) 중 적어도 하나는 후술할 도 3a에 도시된 바와 같이 복수의 가로 배선들을 포함할 수 있으며, 상기 복수의 세로 배선들과 각각 연결될 수 있다.
제1 스캔선들(SL1_1 내지 SL1_m) 각각은 게이트 구동부(120)로부터 출력되는 제1 스캔 신호들(GW_1 내지 GW_m)을 동일 행의 화소들(PX)에게 전달하고, 제2 스캔선들(SL2_1 내지 SL2_m) 각각은 게이트 구동부(120)로부터 출력되는 제2 스캔 신호들(GI_1 내지 GI_m)을 동일 행의 화소들(PX)에게 전달하고, 제2 스캔선들(SL2_2 내지 SL2_m+1) 각각은 게이트 구동부(120)로부터 출력되는 제3 스캔 신호들(GB_1 내지 GB_m)을 동일 행의 화소들(PX)에게 전달한다. 제2 스캔 신호(GI_i)와 제3 스캔 신호(GB_i-1)는 제2 스캔선(SL2_i)를 통해 전달되는 동일한 신호일 수 있다.
발광 제어선들(EML_1 내지 EML_m) 각각은 게이트 구동부(120)로부터 출력되는 발광 제어 신호들(EM_1 내지 EM_m)을 동일 행의 화소들(PX)에게 전달한다. 데이터선들(DL_1 내지 DL_n) 각각은 데이터 구동부(130)로부터 출력되는 데이터 전압들(Dm_1 내지 Dm_n)을 동일 열의 화소들(PX)에게 전달한다. 제i 행 제j 열에 위치하는 화소(PXij)는 제1 내지 제3 스캔 신호들(GW_i, GI_i, GB_i), 데이터 전압(Dm_j), 및 발광 제어 신호(EM_i)를 수신한다.
전원선(PL)은 전압 생성부(150)로부터 출력되는 제1 구동 전압(ELVDD)을 화소들(PX)에게 전달한다. 제1 전압 배선(VL1)은 전압 생성부(150)로부터 출력되는 제1 초기화 전압(VINT1)을 화소들(PX)에게 전달한다. 제2 전압 배선(VL2)은 전압 생성부(150)로부터 출력되는 제2 초기화 전압(VINT2)을 화소들(PX)에게 전달한다.
화소(PXij)는 발광 소자 및 데이터 전압(Dm_j)에 기초하여 발광 소자로 흐르는 전류의 크기를 제어하는 구동 트랜지스터(Transistor)를 포함한다. 데이터 전압(Dm_j)은 데이터 구동부(130)에서 출력되며 데이터선(DL_j)을 통해 화소(PXij)에서 수신된다. 발광 소자는 예컨대 유기 발광 다이오드일 수 있다. 발광 소자가 구동 트랜지스터로부터 수신되는 전류의 크기에 대응하는 밝기로 발광함으로써, 화소(PXij)는 데이터 전압(Dm_j)에 대응하는 계조를 표현할 수 있다. 화소(PX)는 풀 컬러를 표시할 수 있는 단위 화소의 일부, 예컨대, 부화소에 대응될 수 있다. 화소(PXij)는 적어도 하나의 스위칭 트랜지스터 및 적어도 하나의 커패시터를 더 포함할 수 있다. 화소(PXij)에 대하여 아래에서 더욱 자세히 설명한다.
전압 생성부(150)는 화소(PXij)의 구동에 필요한 전압들을 생성할 수 있다. 예컨대, 전압 생성부(150)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS), 제1 초기화 전압(VINT1), 및 제2 초기화 전압(VINT2)을 생성할 수 있다. 제1 구동 전압(ELVDD)의 레벨은 제2 구동 전압(ELVSS)의 레벨보다 높을 수 있다. 제2 초기화 전압(VINT2)의 레벨은 제1 초기화 전압(VINT1)의 레벨보다 높을 수 있다. 제2 초기화 전압(VINT2)의 레벨은 제2 구동 전압(ELVSS)의 레벨보다 높을 수 있다. 제2 초기화 전압(VINT2)과 제2 구동 전압(ELVSS)의 차이는 화소(PX)의 발광 소자가 발광하는데 필요한 문턱 전압보다 작을 수 있다.
도 1에 도시되지 않았지만, 전압 생성부(150)는 화소(PXij)의 스위칭 트랜지스터를 제어하기 위한 제1 게이트 전압(VGH) 및 제2 게이트 전압(VGL)을 생성하여 게이트 구동부(120)에 제공할 수 있다. 제1 게이트 전압(VGH)이 스위칭 트랜지스터의 게이트에 인가되면 스위칭 트랜지스터는 턴 오프되고, 제2 게이트 전압(VGL)이 스위칭 트랜지스터의 게이트에 인가되면 스위칭 트랜지스터는 턴 온될 수 있다. 제1 게이트 전압(VGH)은 턴 오프 전압으로 지칭되고, 제2 게이트 전압(VGL)은 턴 온 전압으로 지칭될 수 있다. 화소(PXij)의 스위칭 트랜지스터들은 p형 MOSFET일 수 있으며, 제1 게이트 전압(VGH)의 레벨은 제2 게이트 전압(VGL)의 레벨보다 높을 수 있다. 도 1에 도시되지 않았지만, 전압 생성부(150)는 감마 기준 전압들을 생성하여 데이터 구동부(130)에 제공할 수도 있다.
타이밍 제어부(140)는 게이트 구동부(120), 및 데이터 구동부(130)의 동작 타이밍을 제어함으로써, 표시부(110)를 제어할 수 있다. 표시부(110)의 화소들(PX)은 프레임 기간 마다 새로운 데이터 전압(Dm)을 수신하고, 데이터 전압(Dm)에 대응하는 휘도로 발광함으로써 한 프레임의 영상 소스 데이터(RGB)에 대응하는 영상을 표시할 수 있다.
일 실시예에 따르면, 한 프레임 기간은 게이트 초기화 기간, 데이터 기입 및 애노드 초기화 기간, 및 발광 기간을 포함할 수 있다. 초기화 기간에는 제2 스캔 신호(GI)와 동기화하여 제1 초기화 전압(VINT1)이 화소들(PX)에 인가될 수 있다. 데이터 기입 및 애노드 초기화 기간에는 제1 스캔 신호(GW)와 동기화하여 데이터 전압(Dm)이 화소들(PX)에 제공되고 제3 스캔 신호(GB)와 동기화하여 제2 초기화 전압(VINT2)이 화소들(PX)에 인가될 수 있다. 발광 기간에는 표시부(110)의 화소들(PX)이 발광한다.
타이밍 제어부(140)는 외부로부터 영상 소스 데이터(RGB)와 제어신호(CONT)를 수신한다. 타이밍 제어부(140)는 표시부(110) 및 화소들(PX)의 특성 등을 기초로 영상 소스 데이터(RGB)를 영상 데이터(DATA)로 변환할 수 있다. 타이밍 제어부(140)는 영상 데이터(DATA)를 데이터 구동부(130)에 제공할 수 있다.
제어신호(CONT)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭 신호(CLK) 등을 포함할 수 있다. 타이밍 제어부(140)는 제어신호(CONT)를 이용하여 게이트 구동부(120), 및 데이터 구동부(130)의 동작 타이밍을 제어할 수 있다. 타이밍 제어부(140)는 수평 주사 기간(horizontal scanning period)의 데이터 인에이블 신호(DE)를 카운트하여 프레임 기간을 판단할 수 있다. 이 경우, 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 영상 소스 데이터(RGB)는 화소들(PX)의 휘도(luminance) 정보를 포함한다. 휘도는 정해진 수효, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가질 수 있다.
타이밍 제어부(140)는 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC), 및 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 포함하는 제어 신호들을 생성할 수 있다.
게이트 타이밍 제어 신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블(Gate Output Enable, GOE) 신호 등을 포함할 수 있다. 게이트 스타트 펄스(GSP)는 주사 기간의 시작 시점에 첫 번째 스캔 신호를 생성하는 게이트 구동부(120)에 공급된다. 게이트 시프트 클럭(GSC)은 게이트 구동부(120)에 공통으로 입력되는 클럭 신호로서, 게이트 스타트 펄스(GSP)를 시프트 시키기 위한 클럭 신호이다. 게이트 출력 인에이블(GOE) 신호는 게이트 구동부(120)의 출력을 제어한다.
데이터 타이밍 제어 신호(DDC)는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블(Source Output Enable, SOE) 신호 등을 포함할 수 있다. 소스 스타트 펄스(SSP)는 데이터 구동부(130)의 데이터 샘플링 시작 시점을 제어하며, 주사 기간의 시작 시점에 데이터 구동부(130)에 제공된다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(130) 내에서 데이터의 샘플링 동작을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(130)의 출력을 제어한다. 한편, 데이터 구동부(130)에 공급되는 소스 스타트 펄스(SSP)는 데이터 전송 방식에 따라 생략될 수도 있다.
게이트 구동부(120)는 전압 생성부(150)로부터 제공되는 제1 및 제2 게이트 전압(VGH, VGL)을 이용하여 타이밍 제어부(140)로부터 공급된 게이트 타이밍 제어 신호(GDC)에 응답하여 제1 스캔 신호들(GW_1 내지 GW_m), 제2 스캔 신호들(GI_1 내지 GI_m), 및 제3 스캔 신호들(GB_1 내지 GB_m)을 순차적으로 생성한다.
데이터 구동부(130)는 타이밍 제어부(140)로부터 공급된 데이터 타이밍 제어 신호(DDC)에 응답하여 타이밍 제어부(140)로부터 공급되는 영상 데이터(DATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터 구동부(130)는 병렬 데이터 체계의 데이터로 변환할 때, 영상 데이터(DATA)를 감마 기준 전압으로 변환하여 아날로그 형태의 데이터 전압으로 변환한다. 데이터 구동부(130)는 데이터선들(DL_1 내지 DL_n)을 통해 데이터 전압들(Dm_1 내지 Dm_n)을 화소들(PX)에 제공한다. 화소들(PX)은 제1 스캔 신호들(GW_1 내지 GW_m)에 응답하여 데이터 전압들(Dm_1 내지 Dm_n)을 수신한다.
도 2는 일 실시예에 따른 복수의 화소들을 개략적으로 도시한다.
도 2를 참조하면, 표시 장치의 표시부(110)는 제i 행 제j-1 열에 위치하는 화소(PXi(j-1))(이하, 제1 화소로 지칭함), 제i 행 제j 열에 위치하는 화소(PXij)(이하, 제2 화소로 지칭함), 및 제i 행 제j+1 열에 위치하는 화소(PXi(j+1))(이하, 제3 화소로 지칭함)와 같은 화소들을 포함한다.
화소들(PX)은 제1 방향(또는, 열 방향)(DR1) 및 제2 방향(또는, 행 방향)(DR2)으로 배열될 수 있다. 예컨대, 화소들(PX)은 매트릭스 형태로 배열될 수 있다.
일 실시예에 있어서, 도 1에서 전술한 바와 같이 전원선(PL)은 제1 방향(DR1)으로 연장되는 복수의 세로 전원선들을 포함할 수 있다. 예를 들어, 전원선(PL)은 제1 세로 전원선(PLv1) 및 제2 세로 전원선(PLv2)을 포함할 수 있다. 제1 세로 전원선(PLv1)은 제1 화소(PXi(j-1)) 상에서 제1 방향(DR1)으로 연장될 수 있으며 제1 화소(PXi(j-1))에 제1 구동 전압(ELVDD)을 전달할 수 있다. 제2 세로 전원선(PLv2)은 제2 화소(PXij) 상에서 제1 방향(DR1)으로 연장될 수 있으며 제2 화소(PXij)에 제1 구동 전압(ELVDD)을 전달할 수 있다.
일 실시예에 있어서, 제1 세로 전원선(PLv1)과 제2 세로 전원선(PLv2)은 반도체 패턴(Act, 도 4 참조)의 연결 영역(Aca)을 통해 서로 연결될 수 있다. 반도체 패턴(Act)의 연결 영역(Aca)은 제1 세로 전원선(PLv1)과 제2 세로 전원선(PLv2)을 항시 전기적으로 연결할 수 있다. 예를 들어, 도 2에 도시된 바와 같이 제1 세로 전원선(PLv1)은 제1 콘택 플러그(CP1)를 통해 반도체 패턴(Act)의 연결 영역(Aca)의 일단에 연결될 수 있다. 제2 세로 전원선(PLv2)은 제2 콘택 플러그(CP2)를 통해 반도체 패턴(Act)의 연결 영역(Aca)의 타단에 연결될 수 있다. 반도체 패턴(Act)의 연결 영역(Aca)의 일단 및 타단에 각각 제1 세로 전원선(PLv1)과 제2 세로 전원선(PLv2)이 연결되므로, 제1 세로 전원선(PLv1)과 제2 세로 전원선(PLv2)은 서로 연결될 수 있다.
제1 콘택 플러그(CP1) 및 제2 콘택 플러그(CP2)는 후술할 도 5에 도시된 바와 같이 도전층의 일부분에 대응될 수 있다. 제1 콘택 플러그(CP1) 및 제2 콘택 플러그(CP2)는 절연층에 형성된 콘택홀 내에 매립된 도전층의 일부분에 대응될 수 있다.
일 실시예에 있어서, 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제3 콘택 플러그(CP3)를 공유할 수 있다. 제3 콘택 플러그(CP3)는 제2 초기화 전압(VINT2)이 인가되는 제2 전압 배선(VL2)과 연결될 수 있다. 제3 콘택 플러그(CP3)는 후술할 도 5에 도시된 바와 같이 도전층의 일부분에 대응될 수 있다. 제3 콘택 플러그(CP3)는 절연층에 형성된 콘택홀 내에 매립된 도전층의 일부분에 대응될 수 있다.
제2 화소(PXij)와 제3 화소(PXi(j+1))는 제3 콘택 플러그(CP3)를 공유하므로, 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제3 콘택 플러그(CP3)를 통해 제2 전압 배선(VL2)과 연결될 수 있다. 다른 말로, 제3 콘택 플러그(CP3)는 제2 화소(PXij) 및 제3 화소(PXi(j+1))를 제2 전압 배선(VL2)에 연결할 수 있다.
도 3a는 일 실시예에 따른 복수의 화소들 각각의 등가 회로도들을 도시하고, 도 3b는 일 실시예에 따른 복수의 화소들을 개략적으로 도시한 평면도이다.
도 3a 및 도 3b는 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1))를 도시한다. 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1))는 동일 행에 위치하므로, 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1))는 동일한 제1 내지 제3 스캔선들(GWL_i, GIL_i, GBL_i) 및 발광 제어선(EML_i)에 연결될 수 있다. 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1))는 제2 방향(DR2)으로 순차적으로 배치되어 서로 이웃할 수 있다.
도 3a 및 도 3b를 참조하면, 제1 화소(PXi(j-1))는 제1 내지 제3 스캔 신호들(GW_i, GI_i, GB_i)을 각각 전달하는 제1 내지 제3 스캔선들(GWL_i, GIL_i, GBL_i), 및 데이터 전압(Dm_j-1)을 전달하는 데이터선(DL_j-1)(이하, 제1 데이터선으로 지칭함), 발광 제어 신호(EM_i)를 전달하는 발광 제어선(EML_i)에 연결된다. 제1 화소(PXi(j-1))는 제1 구동 전압(ELVDD)을 전달하는 전원선(PL), 제1 초기화 전압(VINT1)을 전달하는 제1 전압 배선(VL1) 및 제2 초기화 전압(VINT2)을 전달하는 제2 전압 배선(VL2)에 연결된다. 제1 화소(PXi(j-1))는 제2 구동 전압(ELVSS)이 인가되는 공통 전극에 연결된다.
제1 스캔선(GWL_i)은 도 1의 제1 스캔선(SL1_i)에 대응하고, 제2 스캔선(GIL_i)은 도 1의 제2 스캔선(SL2_i)에 대응하고, 제3 스캔선(GBL_i)은 도 1의 제2 스캔선(SL2_i+1)에 대응한다.
제2 화소(PXij)는 제1 내지 제3 스캔 신호들(GW_i, GI_i, GB_i)을 각각 전달하는 제1 내지 제3 스캔선들(GWL_i, GIL_i, GBL_i), 및 데이터 전압(Dm_j)을 전달하는 데이터선(DL_j)(이하, 제2 데이터선으로 지칭함), 발광 제어 신호(EM_i)를 전달하는 발광 제어선(EML_i)에 연결된다. 제2 화소(PXij)는 제1 구동 전압(ELVDD)을 전달하는 전원선(PL), 제1 초기화 전압(VINT1)을 전달하는 제1 전압 배선(VL1) 및 제2 초기화 전압(VINT2)을 전달하는 제2 전압 배선(VL2)에 연결된다. 제2 화소(PXij)는 제2 구동 전압(ELVSS)이 인가되는 공통 전극에 연결된다. 제2 화소(PXij)는 도 1의 화소(PXij)에 대응할 수 있다.
제3 화소(PXi(j+1))는 제1 내지 제3 스캔 신호들(GW_i, GI_i, GB_i)을 각각 전달하는 제1 내지 제3 스캔선들(GWL_i, GIL_i, GBL_i), 및 데이터 전압(Dm_j+1)을 전달하는 데이터선(DL_j+1)(이하, 제3 데이터선으로 지칭함), 발광 제어 신호(EM_i)를 전달하는 발광 제어선(EML_i)에 연결된다. 제3 화소(PXi(j+1))는 제1 구동 전압(ELVDD)을 전달하는 전원선(PL), 제1 초기화 전압(VINT1)을 전달하는 제1 전압 배선(VL1) 및 제2 초기화 전압(VINT2)을 전달하는 제2 전압 배선(VL2)에 연결된다. 제3 화소(PXi(j+1))는 제2 구동 전압(ELVSS)이 인가되는 공통 전극에 연결된다.
전원선(PL)은 복수의 제1 세로 전원선(PLv1)들 및 복수의 제2 세로 전원선(PLv2)들을 포함할 수 있다. 제1 세로 전원선(PLv1)들 및 제2 세로 전원선(PLv2)들은 각각 제1 방향(DR1)으로 연장되어 동일 열에 배치된 화소들(PX)에 제1 구동 전압(ELVDD)을 전달할 수 있다.
일 실시예에 있어서, 제1 세로 전원선(PLv1)들이 제1 구동 전압(ELVDD)을 전달하는 화소 열과 제2 세로 전원선(PLv2)들이 제1 구동 전압(ELVDD)을 전달하는 화소 열은 상이할 수 있다.
예를 들어, 제1 세로 전원선(PLv1)들이 제1 구동 전압(ELVDD)을 전달하는 화소 열과 제2 세로 전원선(PLv2)들이 제1 구동 전압(ELVDD)을 전달하는 화소 열은 서로 교대로 배치될 수 있다. 다른 말로, 제1 세로 전원선(PLv1)들과 제2 세로 전원선(PLv2)들은 제2 방향(DR2)을 따라 서로 교대로 배치될 수 있다. 또 다른 말로, 제1 세로 전원선(PLv1)들은 각각 홀수 열에 배치된 화소들(PX)에 제1 구동 전압(ELVDD)을 전달하고, 제2 세로 전원선(PLv2)들은 각각 짝수 열에 배치된 화소들(PX)에 제1 구동 전압(ELVDD)을 전달할 수 있다. 또는, 제1 세로 전원선(PLv1)들은 각각 짝수 열에 배치된 화소들(PX)에 제1 구동 전압(ELVDD)을 전달하고, 제2 세로 전원선(PLv2)들은 각각 홀수 열에 배치된 화소들(PX)에 제1 구동 전압(ELVDD)을 전달할 수 있다.
일 실시예에 있어서, 제1 세로 전원선(PLv1)들과 제2 세로 전원선(PLv2)들은 반도체 패턴(Act, 도 4 참조)의 연결 영역(Aca)들을 통해 서로 연결될 수 있다. 반도체 패턴(Act)의 연결 영역(Aca)들은 제1 세로 전원선(PLv1)들과 제2 세로 전원선(PLv2)들을 항시 전기적으로 연결할 수 있다.
예를 들어, 복수의 제1 세로 전원선(PLv1)들 및 복수의 제2 세로 전원선(PLv2)들 중 제2 방향(DR2)으로 서로 인접한 제1 세로 전원선(PLv1)과 제2 세로 전원선(PLv2)은 반도체 패턴(Act)의 연결 영역(Aca)을 통해 서로 연결될 수 있다. 도 3a 및 도 3b에 도시된 바와 같이 제1 화소(PXi(j-1)) 상에 배치된 제1 세로 전원선(PLv1)은 제1 콘택 플러그(CP1)를 통해 반도체 패턴(Act)의 연결 영역(Aca)의 일단에 연결되고, 제2 화소(PXij) 상에 배치된 제2 세로 전원선(PLv2)은 제2 콘택 플러그(CP2)를 통해 반도체 패턴(Act)의 연결 영역(Aca)의 타단에 연결될 수 있다. 제1 화소(PXi(j-1)) 상에 배치된 제1 세로 전원선(PLv1)과 제2 화소(PXij) 상에 배치된 제2 세로 전원선(PLv2)은 제2 방향(DR2)으로 서로 인접하고, 반도체 패턴(Act)의 연결 영역(Aca)을 통해 서로 연결될 수 있다. 또한, 도 3a 및 도 3b에 완전히 도시되지 않았지만, 제3 화소(PXi(j+1)) 상에 배치된 제1 세로 전원선(PLv1)은 제1 콘택 플러그(CP1)를 통해 반도체 패턴(Act)의 연결 영역(Aca)의 일단에 연결되고, 제i 행 제j+2 열에 위치하는 화소 상에 배치된 제2 세로 전원선(PLv2)은 제2 콘택 플러그(CP2)를 통해 반도체 패턴(Act)의 연결 영역(Aca)의 타단에 연결될 수 있다. 제3 화소(PXi(j+1)) 상에 배치된 제1 세로 전원선(PLv1)과 제i 행 제j+2 열에 위치하는 화소 상에 배치된 제2 세로 전원선(PLv2)은 제2 방향(DR2)으로 서로 인접하고, 반도체 패턴(Act)의 연결 영역(Aca)을 통해 서로 연결될 수 있다.
전원선(PL)은 복수의 가로 전원선(PLh)들을 포함할 수 있다. 가로 전원선(PLh)들 각각은 제2 방향(DR2)으로 연장되어 동일 행에 배치된 화소들(PX)에 제1 구동 전압(ELVDD)을 전달할 수 있다.
가로 전원선(PLh)들은 제1 세로 전원선(PLv1)들 및 제2 세로 전원선(PLv2)들과 연결될 수 있다. 예컨대, 도 3a 및 도 3b에 도시된 바와 같이 가로 전원선(PLh)은 제10 콘택 플러그(CP10)들을 통해 제1 세로 전원선(PLv1)들과 연결되고, 제11 콘택 플러그(CP11)들을 통해 제2 세로 전원선(PLv2)들과 연결될 수 있다.
데이터선들(DL_j-1, DL_j, DL_j+1)은 각각 제1 방향(DR1)으로 연장되어 동일 열에 배치된 화소들(PX)에 데이터 전압들(Dm_j-1, Dm_j, Dm_j+1)을 각각 전달할 수 있다. 예컨대, 도 3b에 도시된 바와 같이 데이터선들(DL_j-1, DL_j, DL_j+1)은 제13 콘택 플러그(CP13)들을 통해 제1 내지 제3 화소(PXi(j-1)), PXij, PXi(j+1))들에 각각 연결될 수 있다.
일 실시예에 있어서, 데이터선들(DL_j-1, DL_j, DL_j+1)은 제2 방향(DR2)으로 서로 인접한 제1 세로 전원선(PLv1)과 제2 세로 전원선(PLv2) 사이에 배치될 수 있다. 예를 들어, 도 3a 및 도 3b에 도시된 바와 같이 제1 데이터선(DL_j-1) 및 제2 데이터선(DL_j)은 제1 화소(PXi(j-1)) 상에 배치된 제1 세로 전원선(PLv1)과 제2 화소(PXij) 상에 배치된 제2 세로 전원선(PLv2) 사이에 배치될 수 있다. 도 3a 및 도 3b에 완전히 도시되지 않았지만, 제3 데이터선(DL_j+1)은 제3 화소(PXi(j+1)) 상에 배치된 제1 세로 전원선(PLv1)과 제i 행 제j+2 열에 위치하는 화소 상에 배치된 제2 세로 전원선(PLv2) 사이에 배치될 수 있다.
일 실시예에 있어서, 도 3a 및 도 3b에 도시된 바와 같이 데이터선들(DL_j-1, DL_j, DL_j+1)은 반도체 패턴(Act)의 연결 영역(Aca)들과 적어도 일부 중첩할 수 있다.
제1 전압 배선(VL1)은 복수의 제1 세로 배선(VL1v)들 및 복수의 제1 가로 배선(VL1h)들을 포함할 수 있다. 제1 세로 배선(VL1v)들 각각은 제1 방향(DR1)으로 연장되어 동일 열에 배치된 화소들(PX)에 제1 초기화 전압(VINT1)을 전달하고, 제1 가로 배선(VL1h)들 각각은 제2 방향(DR2)으로 연장되어 동일 행에 배치된 화소들(PX)에 제1 초기화 전압(VINT1)을 전달할 수 있다. 예컨대, 도 3a 및 도 3b에 도시된 바와 같이 제1 화소(PXi(j-1))는 제4 콘택 플러그(CP4)를 통해 제1 전압 배선(VL1)의 제1 세로 배선(VL1v)과 연결되고, 제2 화소(PXij)는 제5 콘택 플러그(CP5)를 통해 제1 전압 배선(VL1)의 제1 세로 배선(VL1v)과 연결되고, 제3 화소(PXi(j+1))는 제6 콘택 플러그(CP6)를 통해 제1 전압 배선(VL1)의 제1 세로 배선(VL1v)과 연결될 수 있다.
제1 세로 배선(VL1v)들과 제1 가로 배선(VL1h)들은 서로 연결될 수 있다. 예컨대, 도 3a 및 도 3b에 도시된 바와 같이 제1 세로 배선(VL1v)들과 제1 가로 배선(VL1h)들은 제8 콘택 플러그(CP8)들을 통해 서로 연결될 수 있다.
도 3a 및 도 3b에서는 제1 전압 배선(VL1)이 제1 세로 배선(VL1v)들 및 제1 가로 배선(VL1h)들을 포함하는 것으로 도시하고 있으나, 다른 실시예로서, 제1 세로 배선(VL1v)들 또는 제1 가로 배선(VL1h)들 중 하나는 생략될 수 있다. 또 다른 실시예로서, 제1 세로 배선(VL1v)들 중 일부가 생략되거나 제1 가로 배선(VL1h)들 중 일부가 생략될 수 있다.
제2 전압 배선(VL2)은 복수의 제2 세로 배선(VL2v)들 및 복수의 제2 가로 배선(VL2h)들을 포함할 수 있다. 제2 세로 배선(VL2v)들 각각은 제1 방향(DR1)으로 연장되어 동일 열에 배치된 화소들(PX)에 제2 초기화 전압(VINT2)을 전달하고, 제2 가로 배선(VL2h)들 각각은 제2 방향(DR2)으로 연장되어 동일 행에 배치된 화소들(PX)에 제2 초기화 전압(VINT2)을 전달할 수 있다.
제2 세로 배선(VL2v)들과 제2 가로 배선(VL2h)들은 서로 연결될 수 있다. 예컨대, 도 3a 및 도 3b에 도시된 바와 같이 제2 세로 배선(VL2v)들과 제2 가로 배선(VL2h)들은 제9 콘택 플러그(CP9)들을 통해 서로 연결될 수 있다.
도 3a 및 도 3b에서는 제2 전압 배선(VL2)이 제2 세로 배선(VL2v)들 및 제2 가로 배선(VL2h)들을 포함하는 것으로 도시하고 있으나, 다른 실시예로서, 제2 세로 배선(VL2v)들 또는 제2 가로 배선(VL2h)들 중 하나는 생략될 수 있다. 또 다른 실시예로서, 제2 세로 배선(VL2v)들 중 일부가 생략되거나 제2 가로 배선(VL2h)들 중 일부가 생략될 수 있다.
일 실시예에 있어서, 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제3 콘택 플러그(CP3)를 공유할 수 있다. 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제3 콘택 플러그(CP3)를 공유하므로, 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제3 콘택 플러그(CP3)를 통해 제2 전압 배선(VL2)과 연결될 수 있다. 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제3 콘택 플러그(CP3)를 통해 제2 초기화 전압(VINT2)을 전달받을 수 있다. 다른 말로, 제3 콘택 플러그(CP3)는 제2 화소(PXij) 및 제3 화소(PXi(j+1))를 제2 전압 배선(VL2)에 연결할 수 있다.
일 실시예에 있어서, 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제2 전압 배선(VL2)을 공유할 수 있다. 예컨대, 도 3a 및 도 3b에 도시된 바와 같이 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제2 전압 배선(VL2)의 제2 세로 배선(VL2v)을 공유할 수 있다. 이러한 경우, 단위 면적 당 제2 전압 배선(VL2)의 제2 세로 배선(VL2v)들의 개수는 단위 면적 당 제1 전압 배선(VL1)의 제1 세로 배선(VL1v)들의 개수보다 작을 수 있다.
일 실시예에 있어서, 도 3b에 도시된 바와 같이 제3 스캔선(GBL_i)은 제3 콘택 플러그(CP3)를 적어도 일부 둘러쌀 수 있다. 제3 콘택 플러그(CP3)와 인접한 제3 스캔선(GBL_i)의 일부분(GBLp)은 적어도 1회 이상 구부러질 수 있다. 예컨대, 제3 스캔선(GBL_i)의 일부분(GBLp)의 평면 형상은 오메가(Ω) 형상일 수 있다.
일 실시예에 있어서, 도 3b에 도시된 바와 같이 제2 가로 배선(VL2h)은 제3 스캔선(GBL_i)의 일부분(GBLp)을 적어도 일부 둘러쌀 수 있다. 제3 스캔선(GBL_i)의 일부분(GBLp)과 인접한 제2 가로 배선(VL2h)의 일부분(VL2hp)은 적어도 1회 이상 구부러질 수 있다. 다른 말로, 제3 콘택 플러그(CP3)와 인접한 제2 가로 배선(VL2h)의 일부분(VL2hp)은 적어도 1회 이상 구부러질 수 있다. 예컨대, 제2 가로 배선(VL2h)의 일부분(VL2hp)의 평면 형상은 오메가(Ω) 형상일 수 있다.
한편, 도 3a 및 도 3b에 도시되지 않았지만, 제i 행에 배치된 화소들과 같이 제i-1 행에 배치된 화소들, 제i+1 행에 배치된 화소들 등도 동일하게 구성될 수 있다. 이러한 경우, 제1 콘택 플러그(CP1)들, 제2 콘택 플러그(CP2)들, 및 제3 콘택 플러그(CP3)들 등은 각각 제1 방향(DR1)을 따라 배치될 수 있다.
이하, 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1))에 포함되는 소자들에 대해 설명한다. 제1 화소(PXi(j-1)) 및 제3 화소(PXi(j+1)) 각각의 등가 회로도들은 제2 화소(PXij)의 등가 회로도와 동일하게 적용될 수 있으므로, 제2 화소(PXij)를 기준으로 설명하고자 한다.
제2 화소(PXij)는 발광 소자(OLED), 제1 내지 제7 트랜지스터(T1 내지 T7), 및 저장 커패시터(Cst)를 포함한다. 발광 소자(OLED)는 애노드와 캐소드를 갖는 유기 발광 다이오드일 수 있다. 캐소드는 제2 구동 전압(ELVSS)이 인가되는 공통 전극일 수 있다. 한편, 도 3b에서는 발광 소자(OLED)가 생략되어 있다.
제1 트랜지스터(T1)는 게이트-소스 전압에 따라 드레인 전류의 크기가 결정되는 구동 트랜지스터이고, 제2 내지 제7 트랜지스터(T2 내지 T7)는 게이트-소스 전압, 실질적으로 게이트 전압에 따라 턴 온/오프되는 스위칭 트랜지스터일 수 있다. 제1 내지 제7 트랜지스터(T1 내지 T7)는 박막 트랜지스터로 형성될 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터로 지칭되고, 제2 트랜지스터(T2)는 스캔 트랜지스터로 지칭되고, 제3 트랜지스터(T3)는 보상 트랜지스터로 지칭되고, 제4 트랜지스터(T4)는 게이트 초기화 트랜지스터로 지칭되고, 제5 트랜지스터(T5)는 제1 발광 제어 트랜지스터로 지칭되고, 제6 트랜지스터(T6)는 제2 발광 제어 트랜지스터로 지칭되고, 제7 트랜지스터(T7)는 애노드 초기화 트랜지스터로 지칭될 수 있다.
저장 커패시터(Cst)는 전원선(PL)과 구동 트랜지스터(T1)의 게이트 사이에 연결된다. 저장 커패시터(Cst)는 전원선(PL)에 연결되는 상부 전극(CE2), 및 구동 트랜지스터(T1)의 게이트에 연결되는 하부 전극(CE1)을 가질 수 있다. 예컨대, 도 3a 및 도 3b에 도시된 바와 같이 저장 커패시터(Cst)는 전원선(PL)의 가로 전원선(PLh)과 구동 트랜지스터(T1)의 게이트 사이에 연결된다. 저장 커패시터(Cst)는 전원선(PL)의 가로 전원선(PLh)에 연결되는 상부 전극(CE2), 및 구동 트랜지스터(T1)의 게이트에 연결되는 하부 전극(CE1)을 가질 수 있다.
구동 트랜지스터(T1)는 게이트-소스 전압에 따라 전원선(PL)에서 발광 소자(OLED)로 흐르는 전류(Id)의 크기를 제어할 수 있다. 구동 트랜지스터(T1)는 저장 커패시터(Cst)의 하부 전극(CE1)에 연결되는 게이트, 제1 발광 제어 트랜지스터(T5)를 통해 전원선(PL)에 연결되는 소스, 제2 발광 제어 트랜지스터(T6)를 통해 발광 소자(OLED)에 연결되는 드레인을 가질 수 있다.
구동 트랜지스터(T1)는 게이트-소스 전압에 따라 구동 전류(Id)를 발광 소자(OLED)에 출력할 수 있다. 구동 전류(Id)의 크기는 구동 트랜지스터(T1)의 게이트-소스 전압과 문턱 전압의 차에 기초하여 결정된다. 발광 소자(OLED)는 구동 트랜지스터(T1)로부터 구동 전류(Id)를 수신하고, 구동 전류(Id)의 크기에 따른 밝기로 발광할 수 있다.
스캔 트랜지스터(T2)는 제1 스캔 신호(GW_i)에 응답하여 데이터 전압(Dm_j)을 구동 트랜지스터(T1)의 소스에 전달한다. 스캔 트랜지스터(T2)는 제1 스캔선(GWL_i)에 연결되는 게이트, 데이터선(GL_j)에 연결되는 소스, 및 구동 트랜지스터(T1)의 소스에 연결되는 드레인을 가질 수 있다.
제1 및 제2 보상 트랜지스터들(T3a, T3b)은 구동 트랜지스터(T1)의 드레인과 게이트 사이에 직렬로 연결되며, 제1 스캔 신호(GW_i)에 응답하여 구동 트랜지스터(T1)의 드레인과 게이트를 서로 연결한다. 제1 보상 트랜지스터(T3a)는 제1 스캔선(GWL_i)에 연결되는 게이트, 구동 트랜지스터(T1)의 드레인에 연결되는 소스, 및 제2 보상 트랜지스터(T3b)의 소스에 연결되는 드레인을 가질 수 있다. 제2 보상 트랜지스터(T3b)는 제1 스캔선(GWL_i)에 연결되는 게이트, 제1 보상 트랜지스터(T3a)의 드레인에 연결되는 소스, 및 구동 트랜지스터(T1)의 게이트에 연결되는 드레인을 가질 수 있다. 예컨대, 도 3b에 도시된 바와 같이 제2 보상 트랜지스터(T3b)의 드레인은 연결 패턴(CLP), 제7-1 콘택 플러그(CP7a), 및 제7-2 콘택 플러그(CP7b)를 통해 구동 트랜지스터(T1)의 게이트와 연결될 수 있다.
도 3a 및 도 3b에서는 보상 트랜지스터(T3)가 서로 직렬로 연결되는 2개의 트랜지스터를 포함하는 것으로 도시하고 있으나, 보상 트랜지스터(T3)는 한 개의 트랜지스터로 구성될 수 있다. 다른 예로, 보상 트랜지스터(T3)는 서로 직렬로 연결되는 3 이상의 트랜지스터를 포함할 수도 있다.
게이트 초기화 트랜지스터(T4)는 제2 스캔 신호(GI_i)에 응답하여 제1 초기화 전압(VINT1)을 구동 트랜지스터(T1)의 게이트에 인가한다. 게이트 초기화 트랜지스터(T4)는 제2 스캔선(GIL_i)에 연결되는 게이트, 구동 트랜지스터(T1)의 게이트에 연결되는 소스, 및 제1 전압 배선(VL1)에 연결되는 드레인을 가질 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 게이트 초기화 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트와 제1 전압 배선(VL1) 사이에서 서로 직렬로 연결되는 제1 게이트 초기화 트랜지스터(T4a) 및 제2 게이트 초기화 트랜지스터(T4b)를 포함할 수 있다. 제1 게이트 초기화 트랜지스터(T4a)는 제2 스캔선(GIL_i)에 연결되는 게이트, 구동 트랜지스터(T1)의 게이트에 연결되는 소스, 및 제2 게이트 초기화 트랜지스터(T4b)의 소스에 연결되는 드레인을 가질 수 있다. 제2 게이트 초기화 트랜지스터(T4b)는 제2 스캔선(GIL_i)에 연결되는 게이트, 제1 게이트 초기화 트랜지스터(T4a)의 드레인에 연결되는 소스, 및 제1 전압 배선(VL1)에 연결되는 드레인을 가질 수 있다.
도 3a 및 도 3b에서는 게이트 초기화 트랜지스터(T4)가 서로 직렬로 연결되는 2개의 트랜지스터를 포함하는 것으로 도시하고 있으나, 게이트 초기화 트랜지스터(T4)는 서로 직렬로 연결되는 3 이상의 트랜지스터를 포함할 수도 있다. 다른 예로, 게이트 초기화 트랜지스터(T4)는 한 개의 트랜지스터로 구성될 수도 있다.
일 실시예에 있어서, 도 3b에 도시된 바와 같이 차폐 전극(Esh)이 제1 스캔선(GWL_i)과 제2 스캔선(GIL_i) 사이에 배치될 수 있다. 차폐 전극(Esh)은 제14 콘택 플러그(CP14)를 통해 제1 세로 전원선(PLv1) 또는 제2 세로 전원선(PLv2)과 연결될 수 있다. 차폐 전극(Esh)은 서로 인접한 도전층(또는, 금속층)들을 차폐하여 불필요한 커패시터가 형성되는 것을 방지하는 역할을 할 수 있다.
애노드 초기화 트랜지스터(T7)는 제3 스캔 신호(GB_i)에 응답하여 제2 초기화 전압(VINT2)을 발광 소자(OLED)의 애노드에 인가한다. 애노드 초기화 트랜지스터(T7)는 제3 스캔선(GBL_i)에 연결되는 게이트, 발광 소자(OLED)의 애노드에 연결되는 소스, 및 제2 전압 배선(VL2)에 연결되는 드레인을 가질 수 있다.
한편, 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제2 전압 배선(VL2)과 연결된 제3 콘택 플러그(CP3)를 공유할 수 있다. 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제2 전압 배선(VL2)의 세로 배선(VL2v)과 연결된 제3 콘택 플러그(CP3)를 공유할 수 있다. 제3 스캔 신호(GB_i)에 응답하여 제2 화소(PXij)와 제3 화소(PXi(j+1)) 각각의 애노드 초기화 트랜지스터(T7)들이 턴 온될 때, 제3 콘택 플러그(CP3)를 통해 전달된 제2 초기화 전압(VINT2)은 제2 화소(PXij)와 제3 화소(PXi(j+1)) 각각의 발광 소자(OLED)들의 애노드들에 각각 인가될 수 있다.
제1 발광 제어 트랜지스터(T5)는 발광 제어 신호(EM_i)에 응답하여 전원선(PL)과 구동 트랜지스터(T1)의 소스를 서로 접속할 수 있다. 제1 발광 제어 트랜지스터(T5)는 발광 제어선(EML_i)에 연결되는 게이트, 전원선(PL)에 연결되는 소스, 및 구동 트랜지스터(T1)의 소스에 연결되는 드레인을 가질 수 있다.
제2 발광 제어 트랜지스터(T6)는 발광 제어 신호(EM_i)에 응답하여 구동 트랜지스터(T1)의 드레인과 발광 소자(OLED)의 애노드를 서로 접속할 수 있다. 제2 발광 제어 트랜지스터(T6)는 발광 제어선(EML_i)에 연결되는 게이트, 구동 트랜지스터(T1)의 드레인에 연결되는 소스, 및 발광 소자(OLED)의 애노드에 연결되는 드레인을 가질 수 있다. 예컨대, 도 3b에 도시된 바와 같이 제2 발광 제어 트랜지스터(T6)의 드레인은 연결 배선(CML), 제15 콘택 플러그(CP15), 및 제16 콘택 플러그(CP16)를 통해 발광 소자(OLED)의 애노드와 연결될 수 있다.
제2 스캔 신호(GI_i)는 이전 행의 제1 스캔 신호(GW_i-1)와 실질적으로 동기화될 수 있다. 제3 스캔 신호(GB_i)는 제1 스캔 신호(GW_i)와 실질적으로 동기화될 수 있다. 다른 예에 따르면, 제3 스캔 신호(GB_i)는 다음 행의 제1 스캔 신호(GW_i+1)와 실질적으로 동기화될 수 있다.
이하에서 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 상세히 설명한다.
우선, 하이 레벨의 발광 제어 신호(EM_i)가 수신되면, 제1 발광 제어 트랜지스터(T5)와 제2 발광 제어 트랜지스터(T6)가 턴 오프되고, 구동 트랜지스터(T1)는 구동 전류(Id)의 출력을 멈추고, 발광 소자(OLED)는 발광을 멈춘다.
이후, 로우 레벨의 제2 스캔 신호(GI_i)가 수신되는 게이트 초기화 기간 동안, 게이트 초기화 트랜지스터(T4)가 턴 온되며, 제1 초기화 전압(VINT1)은 구동 트랜지스터(T1)의 게이트, 즉, 저장 커패시터(Cst)의 하부 전극에 인가된다. 저장 커패시터(Cst)에는 제1 구동 전압(ELVDD)과 제1 초기화 전압(VINT1)의 차(ELVDD - VINT1)가 저장된다.
이후, 로우 레벨의 제1 스캔 신호(GW_i)가 수신되는 데이터 기입 기간 동안, 스캔 트랜지스터(T2)와 보상 트랜지스터(T3)가 턴 온되며, 데이터 전압(Dm_j)은 구동 트랜지스터(T1)의 소스에 수신된다. 보상 트랜지스터(T3)에 의해 구동 트랜지스터(T1)는 다이오드 연결되고, 순방향으로 바이어스 된다. 구동 트랜지스터(T1)의 게이트 전압은 제1 초기화 전압(VINT1)에서 상승한다. 구동 트랜지스터(T1)의 게이트 전압이 데이터 전압(Dm_j)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 데이터 보상 전압(Dm_j - |Vth|)과 동일해지면, 구동 트랜지스터(T1)가 턴 오프되면서 구동 트랜지스터(T1)의 게이트 전압의 상승은 멈춘다. 그에 따라, 저장 커패시터(Cst)에는 제1 구동 전압(ELVDD)과 데이터 보상 전압(Dm_j - |Vth|)의 차(ELVDD - Dm_j + |Vth|)가 저장된다.
또한, 로우 레벨의 제3 스캔 신호(GB_i)가 수신되는 애노드 초기화 기간 동안, 애노드 초기화 트랜지스터(T7)가 턴 온되며, 제2 초기화 전압(VINT2)은 발광 소자(OLED)의 애노드에 인가된다. 제2 초기화 전압(VINT2)을 발광 소자(OLED)의 애노드에 인가하여 발광 소자(OLED)를 완전히 비발광시킴으로써, 발광 소자(OLED)가 다음 프레임에 블랙 계조에 대응하여 미세하게 발광하는 현상을 제거할 수 있다.
제2 초기화 전압(VINT2)의 레벨은 제1 초기화 전압(VINT1)의 레벨보다 높고, 제2 구동 전압(ELVSS)에서 발광 소자(OLED)의 문턱 전압만큼 높은 전압 레벨보다는 낮을 수 있다. 발광 소자(OLED)는 상대적으로 큰 크기를 갖기 때문에, 상당히 큰 커패시턴스를 갖는다. 게다가, 제1 초기화 전압(VINT1)의 레벨은 너무 낮기 때문에, 다음 프레임에 발광 소자(OLED)는 상당한 지연 시간 후에 발광하기 시작한다. 그러나, 본 실시예에 따르면, 제1 초기화 전압(VINT1)의 레벨보다 높은 레벨을 갖는 제2 초기화 전압(VINT2)으로 발광 소자(OLED)의 애노드를 초기화함으로써, 다음 프레임에 발광 소자(OLED)는 빠른 시간 내에 발광하기 시작할 수 있다. 즉, 발광 지연 문제가 해소될 수 있다.
제1 스캔 신호(GW_i)와 제3 스캔 신호(GB_i)는 실질적으로 동기화될 수 있으며, 이 경우 데이터 기입 기간과 애노드 초기화 기간은 동일한 기간일 수 있다.
이후, 로우 레벨의 발광 제어 신호(EM_i)가 수신되면, 제1 발광 제어 트랜지스터(T5)와 제2 발광 제어 트랜지스터(T6)가 턴 온되고, 구동 트랜지스터(T1)는 저장 커패시터(Cst)에 저장되었던 전압, 즉, 구동 트랜지스터(T1)의 소스-게이트 전압(ELVDD - Dm_j + |Vth|)에서 구동 트랜지스터(T1)의 문턱 전압(|Vth|)을 감산한 전압(ELVDD - Dm_j)에 대응하는 구동 전류(Id)를 출력하고, 발광 소자(OLED)는 구동 전류(Id)의 크기에 대응하는 휘도로 발광할 수 있다.
도 4는 일 실시예에 따른 반도체 패턴을 도시한다.
도 4를 참조하면, 표시 장치는 반도체 패턴(Act)을 포함할 수 있다.
반도체 패턴(Act)은 제2 방향(DR2)을 따라 연속적으로 연장될 수 있다. 반도체 패턴(Act)은 끊어지는 부분 없이 제2 방향(DR2)을 따라 연장되어 일체로 형성될 수 있다. 도 4에 도시된 반도체 패턴(Act)은 부분적으로 제1 방향(DR1)으로 연장되지만, 전체적으로 볼 때 제2 방향(DR2)으로 연장될 수 있다. 다른 말로, 반도체 패턴(Act)은 미시적으로 제1 방향(DR1)으로 연장되는 부분을 포함하지만, 전체적으로 제2 방향(DR2)으로 연장될 수 있다.
반도체 패턴(Act)은 복수의 화소 영역들(Ai(j-1), Aij, Ai(j+1))과, 복수의 화소 영역들(Ai(j-1), Aij, Ai(j+1)) 사이에 배치되는 복수의 연결 영역(Aca)들 및 복수의 콘택 영역(Acp)들을 포함할 수 있다.
복수의 화소 영역들(Ai(j-1), Aij, Ai(j+1))은 각각 복수의 화소들(PXi(j-1), PXij, PXi(j+1))에 포함될 수 있다. 복수의 연결 영역들(Aca)은 복수의 제1 콘택 플러그(CP1)들 및 복수의 제2 콘택 플러그(CP2)들에 각각 대응하고, 복수의 콘택 영역(Acp)들은 복수의 제3 콘택 플러그(CP3)들에 각각 대응할 수 있다. 또는, 후술할 도 5 및 도 6에 도시된 바와 같이 복수의 연결 영역(Aca)들은 각각 복수의 제1 콘택 플러그(CP1)들 및 복수의 제2 콘택 플러그(CP2)들과 직접 접촉되고, 복수의 콘택 영역(Acp)들은 각각 복수의 제3 콘택 플러그(CP3)들과 직접 접촉될 수 있다.
또한, 복수의 연결 영역들(Aca)은 도 3a에서 전술한 바와 같이 제1 세로 전원선(PLv1)들과 제2 세로 전원선(PLv2)들을 서로 연결할 수 있다.
일 실시예에 있어서, 연결 영역(Aca)들과 콘택 영역(Acp)들은 제2 방향(DR2)을 따라 서로 교대로 배치될 수 있다.
예컨대, 연결 영역(Aca)은 제1 화소(PXi(j-1))의 화소 영역(Ai(j-1))과 제2 화소(PXij)의 화소 영역(Aij)을 연결하고, 콘택 영역(Acp)은 제2 화소(PXij)의 화소 영역(Aij)과 제3 화소(PXi(j+1))의 화소 영역(Ai(j+1))을 연결할 수 있다. 도 4에 완전히 도시되지 않았지만, 제1 화소(PXi(j-1))의 화소 영역(Ai(j-1))과 이전 열에 배치된 화소의 화소 영역은 콘택 영역(Acp)에 의해 서로 연결되고, 제3 화소(PXi(j+1))의 화소 영역(Ai(j+1))과 다음 열에 배치된 화소의 화소 영역은 연결 영역(Aca)에 의해 서로 연결될 수 있다.
비교예로, 반도체 패턴은 행 방향을 따라 연속적으로 연장되지 않고, 서로 이격된 복수의 아일랜드 패턴들을 포함할 수 있다. 복수의 화소들 각각에 포함되는 아일랜드 패턴들은 서로 연결되지 않을 수 있다. 반도체 패턴을 형성한 다음 후속 공정을 진행하는 과정 등에 의해 외부로부터 정전기가 발생(또는, 유입)할 수 있다. 반도체 패턴이 서로 이격된 아일랜드 패턴들을 포함하는 경우, 발생(또는, 유입)된 정전기는 아일랜드 패턴들 각각의 내에 고립될 수 있다. 따라서, 정전기의 영향을 받은 반도체 패턴은 손상을 입게 되고, 손상된 반도체 패턴에 의해 화소의 불량이 야기될 수 있다.
다만, 본 발명의 일 실시예와 같이 반도체 패턴(Act)이 제2 방향(DR2)을 따라 연속적으로 연장되는 경우, 외부로부터 발생(또는, 유입)된 정전기는 고립되지 않고 제2 방향(DR2)을 따라 분산(또는, 이동)될 수 있다. 따라서, 반도체 패턴(Act) 내에서 정전기가 고립되지 않고, 제2 방향(DR2)을 따라 분산될 수 있으므로, 반도체 패턴(Act)의 손상을 방지할 수 있다.
도 5는 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 5는 도 3a 및 도 4를 기초로 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1)) 각각의 일부분을 개략적으로 도시한 것이며, 일부 부재가 생략되어 있을 수 있다.
제1 화소(PXi(j-1))는 제1 발광 제어 트랜지스터(T5i(j-1))를 포함하고, 제2 화소(PXij)는 구동 트랜지스터(T1ij), 제1 발광 제어 트랜지스터(T5ij), 및 애노드 초기화 트랜지스터(T7ij)를 포함하고, 제3 화소(PXi(j+1))는 애노드 초기화 트랜지스터(T7i(j+1))를 포함할 수 있다.
제1 화소(PXi(j-1))의 제1 발광 제어 트랜지스터(T5i(j-1))는 활성 영역(A5i(j-1))과 게이트 전극(G)을 포함할 수 있다. 제1 화소(PXi(j-1))의 제1 발광 제어 트랜지스터(T5i(j-1))의 활성 영역(A5i(j-1))은 제1 화소(PXi(j-1))의 화소 영역(Ai(j-1), 도 4 참조)의 일부분에 해당할 수 있다.
제2 화소(PXij)의 구동 트랜지스터(T1ij)는 활성 영역(A1ij)과 게이트 전극(G)을 포함하고, 제2 화소(PXij)의 제1 발광 제어 트랜지스터(T5ij)는 활성 영역(A5ij)과 게이트 전극(G)을 포함하고, 제2 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)는 활성 영역(A7ij)과 게이트 전극(G)을 포함할 수 있다. 제2 화소(PXij)의 구동 트랜지스터(T1ij)의 활성 영역(A1ij), 제2 화소(PXij)의 제1 발광 제어 트랜지스터(T5ij)의 활성 영역(A5ij), 및 제2 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)의 활성 영역(A7ij)은 각각 제2 화소(PXij)의 화소 영역(Aij)의 일부분에 해당할 수 있다.
제3 화소(PXi(j+1))의 애노드 초기화 트랜지스터(T7i(j+1))는 활성 영역(A7i(j+1))과 게이트 전극(G)을 포함할 수 있다. 제3 화소(PXi(j+1))의 애노드 초기화 트랜지스터(T7i(j+1))의 활성 영역(A7i(j+1))은 제3 화소(PXi(j+1))의 화소 영역(Ai(j+1), 도 4 참조)의 일부분에 해당할 수 있다.
제1 화소(PXi(j-1))의 제1 발광 제어 트랜지스터(T5i(j-1))의 활성 영역(A5i(j-1))은 연결 영역(Aca)과 연결되어 제1 세로 전원선(PLv1)으로부터 제1 구동 전압(ELVDD, 도 3a 참조)을 전달받을 수 있다. 제2 화소(PXij)의 제1 발광 제어 트랜지스터(T5ij)의 활성 영역(A5ij)은 연결 영역(Aca)과 연결되어 제2 세로 전원선(PLv2)으로부터 제1 구동 전압(ELVDD)을 전달받을 수 있다.
제1 화소(PXi(j-1))의 제1 발광 제어 트랜지스터(T5i(j-1))의 활성 영역(A5i(j-1))과, 제2 화소(PXij)의 제1 발광 제어 트랜지스터(T5ij)의 활성 영역(A5ij)은 연결 영역(Aca)에 의해 서로 연결될 수 있다.
제2 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)의 활성 영역(A7ij)은 콘택 영역(Acp)과 연결되어 제2 전압 배선(VL2)으로부터 제2 초기화 전압(VINT2, 도 3a 참조)을 전달받을 수 있다. 제3 화소(PXi(j+1))의 애노드 초기화 트랜지스터(T7i(j+1))의 활성 영역(A7i(j+1))은 콘택 영역(Acp)과 연결되어 제2 전압 배선(VL2)으로부터 제2 초기화 전압(VINT2)을 전달받을 수 있다.
제2 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)의 활성 영역(A7ij)과, 제3 화소(PXi(j+1))의 애노드 초기화 트랜지스터(T7i(j+1))의 활성 영역(A7i(j+1))은 콘택 영역(Acp)에 의해 서로 연결될 수 있다.
이하, 도 5를 참조하여 표시 장치에 적층된 다층막 등에 대해 상세히 설명한다.
기판(200)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(200)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(200)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다.
기판(200)은 상기 물질의 단층 또는 다층 구조를 가질 수 있으며, 다층 구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 기판(200)은 유기물/무기물/유기물의 구조를 가질 수 있다.
버퍼층(211)은 기판(200)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(200) 상에 평탄면을 제공할 수 있다. 버퍼층(211)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(200)과 버퍼층(211) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(200) 등으로부터의 불순물이 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)), 연결 영역(Aca), 및 콘택 영역(Acp)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
버퍼층(211) 상에는 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)), 연결 영역(Aca), 및 콘택 영역(Acp)이 배치될 수 있다. 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)), 연결 영역(Aca), 및 콘택 영역(Acp)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다.
다른 실시예로서, 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)), 연결 영역(Aca), 및 콘택 영역(Acp)은 산화물 반도체 물질을 포함할 수 있다. 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)), 연결 영역(Aca), 및 콘택 영역(Acp)은 예컨대, 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다.
일 예로, 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)), 연결 영역(Aca), 및 콘택 영역(Acp)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층 등일 수 있다. 산화물 반도체는 넓은 밴드갭(band gap, 약 3.1eV), 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설 전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않아 저주파 구동 시에도 전압 강하에 따른 휘도 변화가 크지 않은 장점이 있다.
활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)) 각각은 채널 영역과 채널 영역의 양 옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1))은 단층 또는 다층으로 구성될 수 있다.
기판(200) 상에는 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)), 연결 영역(Aca), 및 콘택 영역(Acp)을 덮도록 제1 게이트 절연층(213) 및 제2 게이트 절연층(215)이 적층되어 배치될 수 있다. 제1 게이트 절연층(213) 및 제2 게이트 절연층(215)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제1 게이트 절연층(213) 상에는 게이트 전극(G)들이 배치될 수 있다. 게이트 전극(G)들 각각은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 게이트 전극(G)들 각각은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
게이트 전극(G)들은 각각 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1))과 적어도 일부 중첩될 수 있다. 예컨대, 게이트 전극(G)들은 각각 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)) 각각의 채널 영역들과 중첩될 수 있다.
일 실시예에 있어서, 저장 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)으로 구비되며, 도 5에 도시된 바와 같이 구동 트랜지스터(T1ij)와 중첩될 수 있다. 예컨대, 구동 트랜지스터(T1ij)의 게이트 전극(G)은 저장 커패시터(Cst)의 하부 전극(CE1)으로의 기능을 수행할 수 있다. 이와 다르게 저장 커패시터(Cst)는 구동 트랜지스터(T1ij)와 중첩되지 않고, 따로 존재할 수도 있다.
저장 커패시터(Cst)의 상부 전극(CE2)은 제2 게이트 절연층(215)을 사이에 두고 하부 전극(CE1)과 중첩하며, 커패시턴스를 형성한다. 이 경우, 제2 게이트 절연층(215)은 저장 커패시터(Cst)의 유전체층의 기능을 할 수 있다. 저장 커패시터(Cst)의 상부 전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 저장 커패시터(Cst)의 상부 전극(CE2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제2 게이트 절연층(215) 상에는 저장 커패시터(Cst)의 상부 전극(CE2)을 덮도록 층간 절연층(217)이 구비될 수 있다. 층간 절연층(217)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
층간 절연층(217) 상에는 도전층이 배치될 수 있다. 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 도전층은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
도전층은 연결 배선(CML), 제1 세로 전원선(PLv1), 제2 세로 전원선(PLv2), 및 제2 전압 배선(VL2)을 포함할 수 있다.
연결 배선(CML), 제1 세로 전원선(PLv1), 제2 세로 전원선(PLv2), 및 제2 전압 배선(VL2)은 절연층들에 형성된 콘택홀들을 통해 활성 영역들(A5i(j-1), A1ij, A5ij, A7ij, A7i(j+1)), 연결 영역(Aca), 및 콘택 영역(Acp)과 각각 연결될 수 있다.
예컨대, 연결 배선(CML)은 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217)에 형성된 콘택홀을 통해 제1 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)와 연결될 수 있다. 연결 배선(CML)의 일부는 상기 콘택홀에 매립될 수 있고, 상기 콘택홀에 매립된 연결 배선(CML)의 일부는 제15 콘택 플러그(CP15)로 지칭될 수 있다.
발광 소자(300)의 화소 전극(310)은 평탄화층(219)에 형성된 콘택홀을 통해 연결 배선(CML)과 연결될 수 있다. 화소 전극(310)의 일부는 상기 콘택홀에 매립될 수 있고, 상기 콘택홀에 매립된 화소 전극(310)의 일부는 제16 콘택 플러그(CP16)로 지칭될 수 있다. 화소 전극(310)은 연결 배선(CML)에 연결되고 연결 배선(CML)은 제1 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)와 연결되므로, 연결 배선(CML)은 발광 소자(300)와 제1 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)를 연결할 수 있다.
제1 세로 전원선(PLv1)은 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217)에 형성된 제1 콘택홀(CNT1)을 통해 연결 영역(Aca)과 연결될 수 있다. 제1 세로 전원선(PLv1)의 일부는 제1 콘택홀(CNT1)에 매립될 수 있고, 제1 콘택홀(CNT1)에 매립된 제1 세로 전원선(PLv1)의 일부는 제1 콘택 플러그(CP1)로 지칭될 수 있다. 다른 말로, 제1 세로 전원선(PLv1)과 제1 콘택 플러그(CP1)는 일체(一體)일 수 있다.
제2 세로 전원선(PLv2)은 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217)에 형성된 제2 콘택홀(CNT2)을 통해 연결 영역(Aca)과 연결될 수 있다. 제2 세로 전원선(PLv2)의 일부는 제2 콘택홀(CNT2)에 매립될 수 있고, 제2 콘택홀(CNT2)에 매립된 제2 세로 전원선(PLv2)의 일부는 제2 콘택 플러그(CP2)로 지칭될 수 있다. 다른 말로, 제2 세로 전원선(PLv2)과 제2 콘택 플러그(CP2)는 일체일 수 있다.
제2 전압 배선(VL2)은 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217)에 형성된 제3 콘택홀(CNT3)을 통해 콘택 영역(Acp)과 연결될 수 있다. 제2 전압 배선(VL2)의 일부는 제3 콘택홀(CNT3)에 매립될 수 있고, 제3 콘택홀(CNT3)에 매립된 제2 전압 배선(VL2)의 일부는 제3 콘택 플러그(CP3)로 지칭될 수 있다. 다른 말로, 제2 전압 배선(VL2)과 제3 콘택 플러그(CP3)는 일체일 수 있다.
도전층은 무기 보호층(미도시)으로 커버될 수 있다. 무기 보호층은 질화실리콘(SiNX)과 산화실리콘(SiOX)의 단일막 또는 다층막일 수 있다. 무기 보호층은 층간 절연층(217) 상에 배치된 일부 배선들을 커버하여 보호하기 위해 도입된 것일 수 있다.
층간 절연층(217)상에는 평탄화층(219)이 배치되며, 평탄화층(219) 상에 발광 소자(300)가 배치될 수 있다.
평탄화층(219)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 평탄화층(219)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
평탄화층(219) 상에는 발광 소자(300)가 배치될 수 있다. 발광 소자(300)는 화소 전극(310), 유기 발광층을 포함하는 중간층(320), 및 대향 전극(330)을 포함할 수 있다.
화소 전극(310)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소 전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소 전극(310)은 ITO/Ag/ITO로 구비될 수 있다.
평탄화층(219) 상에는 화소 정의막(221)이 배치될 수 있다. 또한, 화소 정의막(221)은 화소 전극(310)의 가장자리와 화소 전극(310) 상부의 대향 전극(330)의 사이의 거리를 증가시킴으로써 화소 전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소 정의막(221)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 형성될 수 있다.
중간층(320)은 화소 정의막(221)에 의해 형성된 개구 내에 배치될 수 있다. 중간층(320)은 유기 발광층을 포함할 수 있다. 유기 발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer), 또는 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
중간층(320)은 복수의 화소 전극(310)들 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(320)은 복수의 화소 전극(310)들에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향 전극(330)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향 전극(330)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향 전극(330)은 표시부에 걸쳐 배치되며, 중간층(320)과 화소 정의막(221)의 상부에 배치될 수 있다. 대향 전극(330)은 복수의 발광 소자(300)들에 있어서 일체(一體)로 형성되어 복수의 화소 전극(310)들에 대응할 수 있다.
발광 소자(300)는 봉지층(미도시)으로 커버될 수 있다. 봉지층은 적어도 하나의 유기 봉지층 및 적어도 하나의 무기 봉지층을 포함할 수 있다.
무기 봉지층은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1 무기 봉지층 및 제2 무기 봉지층은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기 봉지층은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 폴리메틸메타크릴레이트, 폴리아크릴산과 같은 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기 봉지층은 아크릴레이트 폴리머(acrylate polymer)를 포함할 수 있다.
도 6은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 6을 참조하면, 반도체 패턴(Act, 도 4 참조)의 연결 영역(Aca)과 제1 세로 전원선(PLv1) 및 제2 세로 전원선(PLv2) 사이에는 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217) 등의 절연층이 개재될 수 있다.
제1 세로 전원선(PLv1)은 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217)에 형성된 제1 콘택홀(CNT1)을 통해 반도체 패턴(Act)의 연결 영역(Aca)의 일단과 연결될 수 있다. 제1 세로 전원선(PLv1)의 일부는 제1 콘택홀(CNT1)에 매립될 수 있고, 제1 콘택홀(CNT1)에 매립된 제1 세로 전원선(PLv1)의 일부는 제1 콘택 플러그(CP1)로 지칭될 수 있다. 즉, 제1 콘택 플러그(CP1)는 절연층을 관통하여 제1 세로 전원선(PLv1)을 반도체 패턴(Act)의 연결 영역(Aca)의 일단에 연결할 수 있다.
제2 세로 전원선(PLv2)은 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217)에 형성된 제2 콘택홀(CNT2)을 통해 반도체 패턴(Act)의 연결 영역(Aca)의 타단과 연결될 수 있다. 제2 세로 전원선(PLv2)의 일부는 제2 콘택홀(CNT2)에 매립될 수 있고, 제2 콘택홀(CNT2)에 매립된 제2 세로 전원선(PLv2)의 일부는 제2 콘택 플러그(CP2)로 지칭될 수 있다. 즉, 제2 콘택 플러그(CP2)는 절연층을 관통하여 제2 세로 전원선(PLv2)을 반도체 패턴(Act)의 연결 영역(Aca)의 타단에 연결할 수 있다.
이처럼, 제1 세로 전원선(PLv1)과 제2 세로 전원선(PLv2)은 반도체 패턴(Act)의 연결 영역(Aca)을 통해 서로 연결될 수 있다.
도 7은 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 7을 참조하면, 제1 전압 배선(VL1)은 제1 세로 배선(VL1v) 및 제1 가로 배선(VL1h)을 포함할 수 있다. 제2 전압 배선(VL2)은 제2 세로 배선(VL2v) 및 제2 가로 배선(VL2h)을 포함할 수 있다. 전원선(PL)은 제1 세로 전원선(PLv1) 및 가로 전원선(PLh)을 포함할 수 있다. 한편, 도 3a에서 전술한 바와 같이 전원선(PL)은 제2 세로 전원선(PLv2)을 포함할 수 있다. 도 7에서는 제1 세로 전원선(PLv1)을 기준으로 설명하나 제2 세로 전원선(PLv2)도 동일하게 적용될 수 있다.
제1 세로 배선(VL1v)과 제1 가로 배선(VL1h) 사이에는 층간 절연층(217)이 개재될 수 있다. 제1 세로 배선(VL1v)은 층간 절연층(217)에 형성된 제8 콘택홀(CNT8)을 통해 제1 가로 배선(VL1h)과 연결될 수 있다. 제1 세로 배선(VL1v)의 일부는 제8 콘택홀(CNT8)에 매립될 수 있고, 제8 콘택홀(CNT8)에 매립된 제1 세로 배선(VL1v)의 일부는 제8 콘택 플러그(CP8)로 지칭될 수 있다. 즉, 제8 콘택 플러그(CP8)는 절연층을 관통하여 제1 세로 배선(VL1v)을 제1 가로 배선(VL1h)에 연결할 수 있다.
제2 세로 배선(VL2v)과 제2 가로 배선(VL2h) 사이에는 층간 절연층(217)이 개재될 수 있다. 제2 세로 배선(VL2v)은 층간 절연층(217)에 형성된 제9 콘택홀(CNT9)을 통해 제2 가로 배선(VL2h)과 연결될 수 있다. 제2 세로 배선(VL2v)의 일부는 제9 콘택홀(CNT9)에 매립될 수 있고, 제9 콘택홀(CNT9)에 매립된 제2 세로 배선(VL2v)의 일부는 제9 콘택 플러그(CP9)로 지칭될 수 있다. 즉, 제9 콘택 플러그(CP9)는 절연층을 관통하여 제2 세로 배선(VL2v)을 제2 가로 배선(VL2h)에 연결할 수 있다.
제1 세로 전원선(PLv1)과 가로 전원선(PLh) 사이에는 층간 절연층(217)이 개재될 수 있다. 제1 세로 전원선(PLv1)은 층간 절연층(217)에 형성된 제10 콘택홀(CNT10)을 통해 가로 전원선(PLh)과 연결될 수 있다. 제1 세로 전원선(PLv1)의 일부는 제10 콘택홀(CNT10)에 매립될 수 있고, 제10 콘택홀(CNT10)에 매립된 제1 세로 전원선(PLv1)의 일부는 제10 콘택 플러그(CP10)로 지칭될 수 있다. 즉, 제10 콘택 플러그(CP10)는 절연층을 관통하여 제1 세로 전원선(PLv1)을 가로 전원선(PLh)에 연결할 수 있다.
한편, 도 7에서는 가로 전원선(PLh)은 제2 게이트 절연층(215) 상에 배치되고, 제1 세로 전원선(PLv1)은 층간 절연층(217) 상에 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 가로 전원선(PLh)은 층간 절연층(217) 상에 배치되고, 제1 세로 전원선(PLv1)은 제2 게이트 절연층(215) 상에 배치될 수 있다. 또 다른 예로, 가로 전원선(PLh)은 제1 게이트 절연층(213) 상에 배치될 수 있다.
또 다른 예로, 가로 전원선(PLh)과 제1 세로 전원선(PLv1)은 동일 층에 형성될 수 있다. 즉, 가로 전원선(PLh)과 제1 세로 전원선(PLv1)은 직접 접촉될 수 있다. 이러한 경우, 제10 콘택 플러그(CP10)는 가로 전원선(PLh)과 제1 세로 전원선(PLv1)이 접촉되는 부분에 대응될 수 있다. 다른 말로, 제10 콘택 플러그(CP10)는 가로 전원선(PLh)과 제1 세로 전원선(PLv1)이 서로 교차하는 부분에 대응될 수 있다.
가로 전원선(PLh)과 제1 세로 전원선(PLv1)을 기준으로 설명하였으나 제1 세로 배선(VL1v)과 제1 가로 배선(VL1h), 및/또는 제2 세로 배선(VL2v)과 제2 가로 배선(VL2h)도 동일하게 적용될 수 있다.
도 8은 다른 실시예에 따른 복수의 화소들 각각의 등가 회로도들을 도시한다.
도 8은 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1))를 도시한다. 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1))는 동일 행에 위치하므로, 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1))는 동일한 제1 내지 제3 스캔선들(GWL_i, GIL_i, GBL_i) 및 발광 제어선(EML_i)에 연결될 수 있다. 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1))는 제2 방향(DR2)으로 순차적으로 배치되어 서로 이웃할 수 있다.
일 실시예에 있어서, 제2 방향(DR2)을 따라 순차적으로 배치되는 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1)) 중 제1 화소(PXi(j-1))와 제2 화소(PXij)는 제1 콘택 플러그(CP1')를 공유하고, 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제2 콘택 플러그(CP2')를 공유할 수 있다.
제1 콘택 플러그(CP1')는 제1 구동 전압(ELVDD)이 인가되는 전원선(PL)과 연결되고, 제2 콘택 플러그(CP2')는 제2 초기화 전압(VINT2)이 인가되는 제2 전압 배선(VL2)과 연결될 수 있다.
제1 화소(PXi(j-1))와 제2 화소(PXij)는 제1 콘택 플러그(CP1')를 공유하므로, 제1 화소(PXi(j-1))와 제2 화소(PXij)는 제1 콘택 플러그(CP1')를 통해 전원선(PL)과 연결될 수 있다. 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제2 콘택 플러그(CP2')를 공유하므로, 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제2 콘택 플러그(CP2')를 통해 제2 전압 배선(VL2)과 연결될 수 있다.
다른 말로, 제1 콘택 플러그(CP1')는 제1 화소(PXi(j-1)) 및 제2 화소(PXij)를 전원선(PL)에 연결하고, 제2 콘택 플러그(CP2')는 제2 화소(PXij) 및 제3 화소(PXi(j+1))를 제2 전압 배선(VL2)에 연결할 수 있다.
제1 콘택 플러그(CP1') 및 제2 콘택 플러그(CP2')는 후술할 도 10에 도시된 바와 같이 도전층의 일부분에 대응될 수 있다. 제1 콘택 플러그(CP1') 및 제2 콘택 플러그(CP2')는 절연층에 형성된 콘택홀 내에 매립된 도전층의 일부분에 대응될 수 있다.
제2 화소(PXij)를 기준으로, 제2 화소(PXij)는 이전 열에 배치된 제1 화소(PXi(j-1))와 제1 콘택 플러그(CP1')를 공유하고, 다음 열에 배치된 제3 화소(PXi(j+1))와 제2 콘택 플러그(CP2')를 공유할 수 있다.
제1 화소(PXi(j-1))는 제2 화소(PXij) 및 제3 화소(PXi(j+1))와 같이 이전 열에 배치된 화소와 제2 콘택 플러그(CP2')를 공유할 수 있다. 또한, 제3 화소(PXi(j+1))는 제1 화소(PXi(j-1)) 및 제2 화소(PXij)와 같이 다음 열에 배치된 화소와 제1 콘택 플러그(CP1')를 공유할 수 있다.
이러한 경우, 제1 화소(PXi(j-1))를 기준으로, 제1 화소(PXi(j-1))는 이전 열에 배치된 화소와 제2 콘택 플러그(CP2')를 공유하고, 다음 열에 배치된 제2 화소(PXij)와 제1 콘택 플러그(CP1')를 공유할 수 있다. 제3 화소(PXi(j+1))를 기준으로, 제3 화소(PXi(j+1))는 이전 열에 배치된 제2 화소(PXij)와 제2 콘택 플러그(CP2')를 공유하고, 다음 열에 배치된 화소와 제1 콘택 플러그(CP1')를 공유할 수 있다.
다른 말로, 제i 행에 배치된 화소들은 제2 방향(DR2)을 따라 교대로 배치되는 제1 콘택 플러그(CP1')들과 제2 콘택 플러그(CP2')들을 통해 서로 연결될 수 있다.
도 8에 도시되지 않았지만, 제i 행에 배치된 화소들과 같이 제i-1 행에 배치된 화소들, 제i+1 행에 배치된 화소들 등도 동일하게 구성될 수 있다. 이러한 경우, 제1 콘택 플러그(CP1')들 및 제2 콘택 플러그(CP2')들 등은 각각 제1 방향(DR1)을 따라 배치될 수 있다.
전원선(PL)은 복수의 세로 전원선(PLv)들 및 복수의 가로 전원선(PLh)들을 포함할 수 있다. 세로 전원선(PLv)들 은 각각 제1 방향(DR1)으로 연장되어 동일 열에 배치된 화소들(PX)에 제1 구동 전압(ELVDD)을 전달하고, 가로 전원선(PLh)들 각각은 제2 방향(DR2)으로 연장되어 동일 행에 배치된 화소들(PX)에 제1 구동 전압(ELVDD)을 전달할 수 있다.
가로 전원선(PLh)들은 세로 전원선(PLv)들과 연결될 수 있다. 예컨대, 도 8에 도시된 바와 같이 가로 전원선(PLh)은 제12 콘택 플러그(CP12)들을 통해 세로 전원선(PLv)들과 연결될 수 있다.
일 실시예에 있어서, 제1 화소(PXi(j-1))와 제2 화소(PXij)는 전원선(PL)을 공유할 수 있다. 예컨대, 도 8에 도시된 바와 같이 제1 화소(PXi(j-1))와 제2 화소(PXij)는 전원선(PL)의 세로 전원선(PLv)을 공유할 수 있다. 이러한 경우, 단위 면적 당 전원선(PL)의 세로 전원선(PLv)들의 개수는 단위 면적 당 데이터선들의 개수보다 작을 수 있다.
일 실시예에 있어서, 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제2 전압 배선(VL2)을 공유할 수 있다. 예컨대, 도 8에 도시된 바와 같이 제2 화소(PXij)와 제3 화소(PXi(j+1))는 제2 전압 배선(VL2)의 제2 세로 배선(VL2v)을 공유할 수 있다. 이러한 경우, 단위 면적 당 제2 전압 배선(VL2)의 제2 세로 배선(VL2v)들의 개수는 단위 면적 당 제1 전압 배선(VL1)의 제1 세로 배선(VL1v)들의 개수보다 작을 수 있다.
일 실시예에 있어서, 전원선(PL)의 세로 전원선(PLv)들과 제2 전압 배선(VL2)의 제2 세로 배선(VL2v)들은 제2 방향(DR2)을 따라 서로 교대로 배치될 수 있다.
도 9는 다른 실시예에 따른 반도체 패턴을 도시한다.
도 9를 참조하면, 표시 장치는 반도체 패턴(Act)을 포함할 수 있다.
반도체 패턴(Act)은 제2 방향(DR2)을 따라 연속적으로 연장될 수 있다. 반도체 패턴(Act)은 끊어지는 부분 없이 제2 방향(DR2)을 따라 연장되어 일체로 형성될 수 있다. 도 9에 도시된 반도체 패턴(Act)은 부분적으로 제1 방향(DR1)으로 연장되지만, 전체적으로 볼 때 제2 방향(DR2)으로 연장될 수 있다. 다른 말로, 반도체 패턴(Act)은 미시적으로 제1 방향(DR1)으로 연장되는 부분을 포함하지만, 전체적으로 제2 방향(DR2)으로 연장될 수 있다.
반도체 패턴(Act)은 복수의 화소 영역들(Ai(j-1), Aij, Ai(j+1))과, 복수의 화소 영역들(Ai(j-1), Aij, Ai(j+1)) 사이에 배치되는 복수의 제1 콘택 영역(Acp1)들 및 복수의 제2 콘택 영역(Acp2)들을 포함할 수 있다.
복수의 화소 영역들(Ai(j-1), Aij, Ai(j+1))은 각각 복수의 화소들(PXi(j-1), PXij, PXi(j+1))에 포함될 수 있다. 복수의 제1 콘택 영역(Acp1)들은 복수의 제1 콘택 플러그(CP1')들에 각각 대응하고, 복수의 제2 콘택 영역(Acp2)들은 복수의 제2 콘택 플러그(CP2')들에 각각 대응할 수 있다. 또는, 후술할 도 10에 도시된 바와 같이 복수의 제1 콘택 영역(Acp1)들은 각각 복수의 제1 콘택 플러그(CP1')들과 직접 접촉되고, 복수의 제2 콘택 영역(Acp2)들은 각각 복수의 제2 콘택 플러그(CP2')들과 직접 접촉될 수 있다.
일 실시예에 있어서, 제1 콘택 영역(Acp1)들과 제2 콘택 영역(Acp2)들은 제2 방향(DR2)을 따라 서로 교대로 배치될 수 있다.
제1 콘택 영역(Acp1)은 제1 화소(PXi(j-1))의 화소 영역(Ai(j-1))과 제2 화소(PXij)의 화소 영역(Aij)을 연결하고, 제2 콘택 영역(Acp2)은 제2 화소(PXij)의 화소 영역(Aij)과 제3 화소(PXi(j+1))의 화소 영역(Ai(j+1))을 연결할 수 있다. 도 8에서 전술한 바와 같이, 제1 화소(PXi(j-1))는 제2 화소(PXij) 및 제3 화소(PXi(j+1))와 같이 이전 열에 배치된 화소와 제2 콘택 플러그(CP2')를 공유하고, 제3 화소(PXi(j+1))는 제1 화소(PXi(j-1)) 및 제2 화소(PXij)와 같이 다음 열에 배치된 화소와 제1 콘택 플러그(CP1')를 공유할 수 있다. 따라서, 제1 화소(PXi(j-1))의 화소 영역(Ai(j-1))과 이전 열에 배치된 화소의 화소 영역은 제2 콘택 영역(Acp2)에 의해 서로 연결되고, 제3 화소(PXi(j+1))의 화소 영역(Ai(j+1))과 다음 열에 배치된 화소의 화소 영역은 제1 콘택 영역(Acp1)에 의해 서로 연결될 수 있다.
비교예로, 반도체 패턴은 행 방향을 따라 연속적으로 연장되지 않고, 서로 이격된 복수의 아일랜드 패턴들을 포함할 수 있다. 복수의 화소들 각각에 포함되는 아일랜드 패턴들은 서로 연결되지 않을 수 있다. 반도체 패턴을 형성한 다음 후속 공정을 진행하는 과정 등에 의해 외부로부터 정전기가 발생(또는, 유입)할 수 있다. 반도체 패턴이 서로 이격된 아일랜드 패턴들을 포함하는 경우, 발생(또는, 유입)된 정전기는 아일랜드 패턴들 각각의 내에 고립될 수 있다. 따라서, 정전기의 영향을 받은 반도체 패턴은 손상을 입게 되고, 손상된 반도체 패턴에 의해 화소의 불량이 야기될 수 있다.
다만, 본 발명의 일 실시예와 같이 반도체 패턴(Act)이 제2 방향(DR2)을 따라 연속적으로 연장되는 경우, 외부로부터 발생(또는, 유입)된 정전기는 고립되지 않고 제2 방향(DR2)을 따라 분산(또는, 이동)될 수 있다. 따라서, 반도체 패턴(Act) 내에서 정전기가 고립되지 않고, 제2 방향(DR2)을 따라 분산될 수 있으므로, 반도체 패턴(Act)의 손상을 방지할 수 있다.
도 10은 다른 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 10은 도 8 및 도 9를 기초로 제1 화소(PXi(j-1)), 제2 화소(PXij), 및 제3 화소(PXi(j+1)) 각각의 일부분을 도시한 것이며, 일부 부재가 생략되어 있을 수 있다.
제1 화소(PXi(j-1))는 제1 발광 제어 트랜지스터(T5i(j-1))를 포함하고, 제2 화소(PXij)는 구동 트랜지스터(T1ij), 제1 발광 제어 트랜지스터(T5ij), 및 애노드 초기화 트랜지스터(T7ij)를 포함하고, 제3 화소(PXi(j+1))는 애노드 초기화 트랜지스터(T7i(j+1))를 포함할 수 있다.
제1 화소(PXi(j-1))의 제1 발광 제어 트랜지스터(T5i(j-1))는 활성 영역(A5i(j-1))과 게이트 전극(G)을 포함할 수 있다. 제1 화소(PXi(j-1))의 제1 발광 제어 트랜지스터(T5i(j-1))의 활성 영역(A5i(j-1))은 제1 화소(PXi(j-1))의 화소 영역(Ai(j-1), 도 9 참조)의 일부분에 해당할 수 있다.
제2 화소(PXij)의 구동 트랜지스터(T1ij)는 활성 영역(A1ij)과 게이트 전극(G)을 포함하고, 제2 화소(PXij)의 제1 발광 제어 트랜지스터(T5ij)는 활성 영역(A5ij)과 게이트 전극(G)을 포함하고, 제2 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)는 활성 영역(A7ij)과 게이트 전극(G)을 포함할 수 있다. 제2 화소(PXij)의 구동 트랜지스터(T1ij)의 활성 영역(A1ij), 제2 화소(PXij)의 제1 발광 제어 트랜지스터(T5ij)의 활성 영역(A5ij), 및 제2 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)의 활성 영역(A7ij)은 각각 제2 화소(PXij)의 화소 영역(Aij)의 일부분에 해당할 수 있다.
제3 화소(PXi(j+1))의 애노드 초기화 트랜지스터(T7i(j+1))는 활성 영역(A7i(j+1))과 게이트 전극(G)을 포함할 수 있다. 제3 화소(PXi(j+1))의 애노드 초기화 트랜지스터(T7i(j+1))의 활성 영역(A7i(j+1))은 제3 화소(PXi(j+1))의 화소 영역(Ai(j+1), 도 9 참조)의 일부분에 해당할 수 있다.
제1 화소(PXi(j-1))의 제1 발광 제어 트랜지스터(T5i(j-1))의 활성 영역(A5i(j-1))과, 제2 화소(PXij)의 제1 발광 제어 트랜지스터(T5ij)의 활성 영역(A5ij)은 제1 콘택 영역(Acp1)에 의해 서로 연결될 수 있다. 제2 화소(PXij)의 애노드 초기화 트랜지스터(T7ij)의 활성 영역(A7ij)과, 제3 화소(PXi(j+1))의 애노드 초기화 트랜지스터(T7i(j+1))의 활성 영역(A7i(j+1))은 제2 콘택 영역(Acp2)에 의해 서로 연결될 수 있다.
반도체 패턴(Act, 도 9 참조)의 제1 콘택 영역(Acp1)과 전원선(PL) 사이에는 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217) 등의 절연층이 개재될 수 있다.
전원선(PL)은 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217)에 형성된 제1 콘택홀(CNT1')을 통해 반도체 패턴(Act)의 제1 콘택 영역(Acp1)과 연결될 수 있다. 전원선(PL)의 일부는 제1 콘택홀(CNT1')에 매립될 수 있고, 제1 콘택홀(CNT1')에 매립된 전원선(PL)의 일부는 제1 콘택 플러그(CP1')로 지칭될 수 있다. 즉, 제1 콘택 플러그(CP1')는 절연층을 관통하여 전원선(PL)을 반도체 패턴(Act)의 제1 콘택 영역(Acp1)에 연결할 수 있다.
반도체 패턴(Act)의 제2 콘택 영역(Acp2)과 제2 전압 배선(VL2) 사이에는 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217) 등의 절연층이 개재될 수 있다.
제2 전압 배선(VL2)은 제1 게이트 절연층(213), 제2 게이트 절연층(215), 및 층간 절연층(217)에 형성된 제2 콘택홀(CNT2')을 통해 반도체 패턴(Act)의 제2 콘택 영역(Acp2)과 연결될 수 있다. 제2 전압 배선(VL2)의 일부는 제2 콘택홀(CNT2')에 매립될 수 있고, 제2 콘택홀(CNT2')에 매립된 제2 전압 배선(VL2)의 일부는 제2 콘택 플러그(CP2')로 지칭될 수 있다. 즉, 제2 콘택 플러그(CP2')는 절연층을 관통하여 제2 전압 배선(VL2)을 반도체 패턴(Act)의 제2 콘택 영역(Acp2)에 연결할 수 있다.
지금까지는 표시 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 장치를 제조하기 위한 표시 장치의 제조 방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 표시 장치 110: 표시부
PX: 화소 VL1: 제1 전압 배선
VL2: 제2 전압 배선 PL: 전원선
VINT1: 제1 초기화 전압 VINT2: 제2 초기화 전압
ELVDD: 제1 구동 전압 ELVSS: 제2 구동 전압
CP1, CP2, CP3: 제1 내지 제3 콘택 플러그들 Act: 반도체 패턴
Aca: 연결 영역 Acp: 콘택 영역

Claims (20)

  1. 행 방향을 따라 인접하게 배치되는 제1 화소 및 제2 화소;
    상기 제1 화소 상에서 열 방향으로 연장되고 상기 제1 화소에 구동 전압을 전달하도록 구성되는 제1 세로 전원선;
    상기 제2 화소 상에서 상기 열 방향으로 연장되고 상기 제2 화소에 상기 구동 전압을 전달하도록 구성되는 제2 세로 전원선; 및
    상기 제1 화소에 포함되는 제1 화소 영역, 상기 제2 화소에 포함되는 제2 화소 영역, 및 상기 제1 세로 전원선과 상기 제2 세로 전원선을 서로 연결하는 연결 영역을 포함하는 반도체 패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 반도체 패턴과 상기 제1 및 제2 세로 전원선들 사이에 개재되는 절연층;
    상기 절연층을 관통하여 상기 제1 세로 전원선을 상기 반도체 패턴의 상기 연결 영역의 일단에 연결하는 제1 콘택 플러그; 및
    상기 절연층을 관통하여 상기 제2 세로 전원선을 상기 반도체 패턴의 상기 연결 영역의 타단에 연결하는 제2 콘택 플러그를 더 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 행 방향을 따라 상기 제2 화소에 인접하게 배치되는 제3 화소;
    제1 초기화 전압을 전달하도록 구성되는 제1 전압 배선;
    제2 초기화 전압을 전달하도록 구성되는 제2 전압 배선; 및
    상기 제2 화소 및 상기 제3 화소를 상기 제2 전압 배선에 연결하는 제3 콘택 플러그를 더 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 화소를 상기 제1 전압 배선에 연결하는 제4 콘택 플러그;
    상기 제2 화소를 상기 제1 전압 배선에 연결하는 제5 콘택 플러그; 및
    상기 제3 화소를 상기 제1 전압 배선에 연결하는 제6 콘택 플러그를 더 포함하는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 내지 제3 화소들을 포함하고, 상기 행 방향 및 상기 열 방향을 따라 배열된 복수의 화소들;
    상기 복수의 화소들 중 i행 j-1열 화소 상에서 상기 열 방향으로 연장되고 상기 i행 j-1열 화소에 상기 구동 전압을 전달하도록 구성되는 복수의 제1 세로 전원선들;
    상기 복수의 화소들 중 i행 j열 화소 상에서 상기 열 방향으로 연장되고 상기 i행 j열 화소에 상기 구동 전압을 전달하도록 구성되는 복수의 제2 세로 전원선들; 및
    상기 복수의 화소들 중 상기 i행 j열 화소와 i행 j+1열 화소를 상기 제2 전압 배선에 연결하는 복수의 제3 콘택 플러그들을 더 포함하고,
    상기 반도체 패턴은 상기 복수의 제1 세로 전원선들과 상기 복수의 제2 세로 전원선들을 서로 연결하는 복수의 연결 영역들을 더 포함하는 표시 장치. (여기서, i는 자연수이고, j는 홀수 또는 짝수인 자연수이다.)
  6. 제5 항에 있어서,
    상기 반도체 패턴은 상기 복수의 화소들 중 상기 행 방향을 따라 배열된 화소들에 각각 포함되는 복수의 화소 영역들 및 상기 복수의 제3 콘택 플러그들에 각각 대응하는 복수의 콘택 영역들을 더 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 복수의 연결 영역들은 각각 상기 복수의 화소 영역들 중 i행 j-1열 화소 영역과 i행 j열 화소 영역을 서로 연결하고,
    상기 복수의 콘택 영역들은 각각 상기 복수의 화소 영역들 중 상기 i행 j열 화소 영역과 i행 j+1열 화소 영역을 서로 연결하는 표시 장치. (여기서, i는 자연수이고, j는 홀수 또는 짝수인 자연수이다.)
  8. 제6 항에 있어서,
    상기 복수의 연결 영역들과 상기 복수의 콘택 영역들은 상기 행 방향을 따라 서로 교대로 배치되는 표시 장치.
  9. 제5 항에 있어서,
    상기 복수의 제1 세로 전원선들과 상기 복수의 제2 세로 전원선들은 상기 행 방향을 따라 서로 교대로 배치되고,
    상기 복수의 제3 콘택 플러그들은 상기 열 방향을 따라 배치되는 표시 장치.
  10. 제3 항에 있어서,
    상기 제1 내지 제3 화소들 각각은,
    발광 소자;
    게이트-소스 전압에 따라 상기 발광 소자로 흐르는 전류를 제어하는 구동 트랜지스터;
    제1 스캔 신호에 응답하여 데이터 전압을 상기 구동 트랜지스터에 전달하는 스캔 트랜지스터;
    제1 전극 및 상기 구동 트랜지스터의 게이트에 연결되는 제2 전극을 갖는 저장 커패시터;
    제2 스캔 신호에 응답하여 상기 제1 초기화 전압을 상기 구동 트랜지스터의 전극에 인가하는 제1 초기화 트랜지스터; 및
    제3 스캔 신호에 응답하여 상기 제2 초기화 전압을 상기 발광 소자의 전극에 인가하는 제2 초기화 트랜지스터를 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 열 방향으로 연장되고 상기 제1 화소에 제1 데이터 전압을 전달하도록 구성되는 제1 데이터선; 및
    상기 열 방향으로 연장되고 상기 제2 화소에 제2 데이터 전압을 전달하도록 구성되는 제2 데이터선을 더 포함하고,
    상기 제1 데이터선 및 상기 제2 데이터선은 상기 제1 세로 전원선과 상기 제2 세로 전원선 사이에 배치되는 표시 장치.
  12. 제1 항에 있어서,
    상기 반도체 패턴의 상기 연결 영역은 상기 제1 세로 전원선과 상기 제2 세로 전원선을 항시 전기적으로 연결하는 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 화소 및 상기 제2 화소 상에서 상기 행 방향으로 연장되고, 상기 제1 세로 전원선 및 상기 제2 세로 전원선과 전기적으로 연결되는 가로 전원선을 더 포함하는 표시 장치.
  14. 제1 항에 있어서,
    상기 연결 영역은 상기 제1 화소 영역과 상기 제2 화소 영역을 서로 연결하는 표시 장치.
  15. 행 방향을 따라 순차적으로 배치되는 제1 내지 제3 화소들;
    제1 초기화 전압을 전달하도록 구성되는 제1 전압 배선;
    제2 초기화 전압을 전달하도록 구성되는 제2 전압 배선;
    구동 전압을 전달하도록 구성되는 전원선;
    상기 제1 화소 및 상기 제2 화소를 상기 전원선에 연결하는 제1 콘택 플러그; 및
    상기 제2 화소 및 상기 제3 화소를 상기 제2 전압 배선에 연결하는 제2 콘택 플러그를 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 화소를 상기 제1 전압 배선에 연결하는 제3 콘택 플러그;
    상기 제2 화소를 상기 제1 전압 배선에 연결하는 제4 콘택 플러그; 및
    상기 제3 화소를 상기 제1 전압 배선에 연결하는 제5 콘택 플러그를 더 포함하는 표시 장치.
  17. 제15 항에 있어서,
    상기 제1 내지 제3 화소들을 포함하고, 상기 행 방향 및 열 방향을 따라 배열된 복수의 화소들;
    상기 복수의 화소들 중 i행 j-1열 화소와 i행 j열 화소를 상기 전원선에 연결하는 복수의 제1 콘택 플러그들; 및
    상기 복수의 화소들 중 상기 i행 j열 화소와 i행 j+1열 화소를 상기 제2 전압 배선에 연결하는 복수의 제2 콘택 플러그들을 더 포함하는 표시 장치. (여기서, i는 자연수이고, j는 홀수 또는 짝수인 자연수이다.)
  18. 제17 항에 있어서,
    상기 복수의 제1 콘택 플러그들과 상기 복수의 제2 콘택 플러그들은 상기 행 방향을 따라 서로 교대로 배치되고,
    상기 복수의 제1 콘택 플러그들과 상기 복수의 제2 콘택 플러그들은 각각 상기 열 방향을 따라 배치되는 표시 장치.
  19. 제17 항에 있어서,
    상기 전원선은 각각 상기 열 방향으로 연장되는 복수의 세로 전원선들을 포함하고,
    상기 제2 전압 배선은 각각 상기 열 방향으로 연장되는 복수의 세로 배선들을 포함하고,
    복수의 세로 전원선들과 복수의 세로 배선들은 상기 행 방향을 따라 서로 교대로 배치되는 표시 장치.
  20. 제19 항에 있어서,
    상기 전원선은 각각 상기 행 방향으로 연장되고 복수의 세로 전원선들과 전기적으로 연결되는 복수의 가로 전원선들을 더 포함하는 표시 장치.
KR1020210043499A 2021-04-02 2021-04-02 표시 장치 KR20220138499A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210043499A KR20220138499A (ko) 2021-04-02 2021-04-02 표시 장치
US17/570,270 US12048198B2 (en) 2021-04-02 2022-01-06 Display apparatus
CN202210347848.6A CN115206943A (zh) 2021-04-02 2022-04-01 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210043499A KR20220138499A (ko) 2021-04-02 2021-04-02 표시 장치

Publications (1)

Publication Number Publication Date
KR20220138499A true KR20220138499A (ko) 2022-10-13

Family

ID=83448330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210043499A KR20220138499A (ko) 2021-04-02 2021-04-02 표시 장치

Country Status (3)

Country Link
US (1) US12048198B2 (ko)
KR (1) KR20220138499A (ko)
CN (1) CN115206943A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230109211A (ko) * 2022-01-12 2023-07-20 삼성디스플레이 주식회사 표시패널
CN115035873B (zh) * 2022-06-30 2023-09-19 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130903B1 (ko) 2004-08-31 2012-03-28 엘지디스플레이 주식회사 유기전계발광표시장치의 구동회로 및 구동방법
KR100739318B1 (ko) 2004-11-22 2007-07-12 삼성에스디아이 주식회사 화소회로 및 발광 표시장치
JP6663289B2 (ja) * 2016-04-26 2020-03-11 株式会社Ｊｏｌｅｄ アクティブマトリクス表示装置
KR102637791B1 (ko) 2018-02-13 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치
KR102676642B1 (ko) * 2018-09-28 2024-06-21 삼성디스플레이 주식회사 표시 장치
KR20210082713A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 Drd 방식의 표시 패널 및 이를 이용한 유기 발광 표시 장치

Also Published As

Publication number Publication date
US12048198B2 (en) 2024-07-23
US20220320215A1 (en) 2022-10-06
CN115206943A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
KR20230083265A (ko) 표시 장치
US11538413B1 (en) Pixel and display apparatus including the same
KR20190060473A (ko) 유기발광 표시장치
CN105322100A (zh) 有机发光显示面板及其制造方法
US12048198B2 (en) Display apparatus
KR20190051683A (ko) 유기발광 표시장치
US11688350B2 (en) Display apparatus
US20220199747A1 (en) Display apparatus
KR20220162223A (ko) 표시 장치
CN115020452A (zh) 显示装置
KR20220095400A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR102717810B1 (ko) 유기발광 표시패널 및 이를 포함한 유기발광 표시장치
US11910647B2 (en) Display apparatus
KR20230006692A (ko) 표시 장치
KR20230023122A (ko) 표시 장치
CN220935484U (zh) 显示装置
US20240196676A1 (en) Display apparatus
US11705546B2 (en) Display apparatus
US20230247863A1 (en) Display apparatus
KR20240108906A (ko) 표시 장치 및 그 구동 방법
KR20240114223A (ko) 화소 회로 및 화소 회로를 포함하는 표시 장치
KR20230114808A (ko) 화소 및 표시 장치
KR20240102157A (ko) 표시 패널 및 이를 포함하는 표시 장치
CN117711321A (zh) 像素电路和包括该像素电路的显示设备
KR20220001838A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination