KR20220001838A

KR20220001838A - 표시 장치

Info

Publication number: KR20220001838A
Application number: KR1020200080271A
Authority: KR
Inventors: 서상우; 신승록
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-06-30
Filing date: 2020-06-30
Publication date: 2022-01-06

Abstract

본 명세서의 실시예들은, 표시 영역과 비표시 영역을 갖는 기판, 기판 상에 배치되는 중간층, 중간층 상에 배치되는 제1 구동전극과 제1 도전 배선, 표시 영역에서 비표시 영역까지 연장되고, 적어도 제1 구동전극과 제1 도전 배선 일부를 노출하도록 중간층 상에 배치되는 뱅크층, 제1 구동전극 상에 배치 되고, 뱅크층과 동일층에 배치 되는 발광층, 뱅크층과 발광층 상에 배치되고, 적어도 둘 이상으로 분리되어, 제1 도전 배선과 전기적으로 연결되는 제2 구동전극 및 제2 구동전극 상에서 표시 영역과 비표시 영역 모두 덮도록 배치되는 봉지층을 포함하는 표시 장치를 제공할 수 있다.

Description

표시 장치{Display Apparatus}

본 명세서는 표시 장치에 관한 것으로서, 보다 상세하게는 터치 구동을 하는 표시 장치에 관한 것이다.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 경량 박형으로 제조 가능한 표시 장치가 각광받고 있다. 이 표시 장치는 자발광 소자로서, 저전압 구동에 따라 소비 전력 측면에서 유리할 수 있다. 그리고, 표시 장치는 고속의 응답 속도, 높은 발광 효율, 시야각 및 명암 대비비(contrast ratio)도 우수하여, 차세대 디스플레이로서 연구되고 있다. 이 표시 장치는 매트릭스 형태로 배열된 복수의 부화소들을 통해 영상을 구현한다. 복수의 부화소들 각각은 발광 소자와, 그 발광 소자를 독립적으로 구동하는 복수의 트랜지스터를 포함한다.

이 같은 표시장치의 구체적인 예로는 액정 표시 장치(Liquid Crystal Display appratus: LCD), 퀀텀 닷 표시장치(Quantum Dot Display Appratus: QD), 전계방출 표시 장치(Field Emission Display apparatus: FED), 유기 발광 표시 장치(Organic Light Emitting Diode: OLED) 등을 들 수 있다.

이중, 별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위한 수단으로 각광받고 있는 유기 발광 표시 장치는 스스로 발광 하는 유기 발광 다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답 속도가 빠르고, 명암비(Contrast Ration), 발광효율, 휘도 및 시야각 등이 크다는 장점이 있다.

이러한 유기 발광 표시 장치는 각 부화소 별로 독립적으로 구동하는 유기 발광 소자를 구비하는데, 각 유기 발광 소자는 제 1 구동전극과 제 2 구동전극 및 제 1 구동전극과 제 2 구동전극 사이에 정공 주입층, 정공 수송층, 발광층, 전자 수송층 등의 복수 개의 유기층을 구비하며, 외부의 수분 및 산소가 유기 발광 소자에 침투하여, 유기 발광 표시 장치의 신뢰성이 저하되는 것을 방지하기 위해 유기 발광 소자를 덮는 유기막 또는 무기막의 여러층의 절연막으로 이루어진 봉지부를 구비한다.

이러한 표시장치들은 버튼, 키보드, 마우스 등의 통상적인 입력방식에서 탈피하여, 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력방식을 제공한다. 터치 기반의 입력 방식을 제공하기 위해서는, 사용자의 터치 유무를 파악하고 터치 좌표를 정확하게 검출할 수 있어야 한다. 표시장치의 표시패널 상에 복수의 터치 전극(예: 가로 방향 전극, 세로 방향 전극)을 형성하고 터치전극 간의 정전용량 또는 터치 전극과 손가락 등의 포인터 간의 정전용량의 변화를 토대로 터치 유무 및 터치 좌표 등을 검출하는 캐패시턴스 터치 방식이 많이 채용되고 있다.

터치기반의 입력방식을 제공하는 표시장치는 터치 센서(50)를 표시패널 상에 배치하여 터치되는 위치를 직관적으로 파악하고 그 위치에 따라 표시장치가 동작할 수 있도록 한다. 하지만, 표시패널이 유기발광 다이오드를 이용한 표시장치인 경우, 봉지부의 유기막은 액상으로 이루어지므로 평탄화 균일도가 좋지 않으며, 터치 센서를 이러한 봉지부 상에 배치하게 되면, 불량이 발생할 수 있다.

본 명세서의 실시예들의 목적은 외곽부의 단차로 인한 터치 센서 불량 발생이 개선 된 표시 장치를 제공하는 것이다.

또한, 본 명세서의 실시예들의 다른 목적은 터치 센서의 상단에 유기층과 무기층의 다중 절연막을 갖도록 봉지층이 형성하여, 투습 등의 불량이 개선 된 표시 장치를 제공하는 것이다.

다른 일측면에서 본 명세서의 실시예들은, 게이트라인, 데이터라인 및 전원라인으로 구성되는 복수의 화소를 포함하는 표시 패널 및 디스플레이 모드로 구동 시 표시 패널에 영상을 표시하도록 제어하고, 터치 모드로 구동 시 표시 패널 상의 터치 위치를 감지하도록 동작하는 컨트롤러를 포함하고, 디스플레이 모드는 동기신호에 따라 화소를 초기화 및 센싱하는 제1 구간과 화소를 발광시키는 제2 구간으로 구분하여 동작하고, 터치 모드는 제2 구간에 활성화 되고, 제2 구간 동안 게이트라인, 데이터라인 및 전원라인에 동일한 주파수의 펄스가 인가되는 표시 장치를 제공할 수 있다.

위에서 언급된 본 명세서의 기술적 과제 외에도, 본 명세서의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 명세서의 실시예들에 의하면, 터치 센서가 유기층을 포함하는 봉지층보다 하단에 배치 됨으로써, 비표시 영역에서 상대적으로 균일한 높이를 갖게 되어, 외곽부의 단차로 인한 터치 센서 불량 발생을 저감되는 표시 장치를 제공할 수 있다.

또한, 본 명세서의 실시예들에 의하면, 터치 센서의 상단에 유기층과 무기층의 다중 절연막을 갖도록 봉지층이 형성되므로, 투습 등의 불량이 개선 된 표시장치를 제공할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.

도 1은 본 명세서의 실시예들에 따른 표시 장치의 시스템 구성도이다.
도 2는 본 명세서에 따른 표시 장치의 일 실시예를 나타내는 단면도이다.
도 3a는 도 2의 A 영역을 확대한 단면도이고, 도 3b는 제2 구동전극을 도시한 평면도이다.
도 4는 본 명세서의 일 실시예에 따른 표시 장치에서 화소 회로 및 동작 제어에 대한 블록도이다.
도 5는 본 명세서의 실시예에 따른 표시 장치를 구동하는 타이밍도이다.
도 6은 본 명세서의 다른 실시예에 따른 표시 장치에서, 도 2의 A 영역을 확대한 단면도이다.
도 7은 본 명세서의 또 다른 실시예에 따른 표시 장치에서, 도 2의 A 영역을 확대한 단면도이다.
도 8은 본 명세서의 또 다른 실시예에 따른 표시 장치에서, 도 2의 A 영역을 확대한 단면도이다.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 명세서의 일 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 명세서에서 언급된 “포함한다,” “갖는다,” “이루어진다” 등이 사용되는 경우 “만”이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, “상에,” “상부에,” “하부에,” “옆에” 등으로 두 부분의 위치 관계가 설명되는 경우, “바로” 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, “후에,” “에 이어서,” “다음에,” “전에” 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 명세서의 기술적 사상 내에서 제 2 구성요소일 수도 있다.

“적어도 하나”의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, “제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나”의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

본 명세서의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 본 명세서의 일 실시예에 따른 디스플레이 장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 그리고, 첨부된 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.

도 1은 본 명세서의 실시예들에 따른 표시 장치의 시스템 구성도이다.

도 1을 참조하면, 본 명세서의 일 실시예들에 따른 표시 장치(1)는, 복수의 데이터라인(DL1~DLm), 복수의 게이트라인(GL1~GLn), 및 복수의 부화소(SP: Sub Pixel)가 배치된 표시 패널(10), 표시 패널(10)의 상단 또는 하단에 연결되고 복수의 데이터라인(DL1~DLm)을 구동하는 데이터 구동부(20), 복수의 게이트라인(GL1~GLn)을 구동하는 게이트 구동부(30), 데이터 구동부(20) 및 게이트 구동부(30)를 제어하는 컨트롤러(40), 및 각 구동부(20, 30, 40) 등에 동작 전원을 공급 하는 전원 공급부 등을 포함한다.

도 1을 참조하면, 표시 패널(10)에는 복수의 부화소(SP)가 매트릭스 타입으로 배치된다.

따라서, 표시 패널(10)에는 복수의 부화소 라인(Sub Pixel Line)이 존재할 수 있다. 그리고, 부화소 라인은 부화소 행(Sub Pixel Row)일 수도 있고, 부화소 열(Sub Pixel Column)일 수도 있다.

표시 패널(10)은 복수의 게이트라인(GL1~GLn)과 복수의 데이터라인(DL1~DLm)이 교차되게 배치될 수 있다. 그리고, 복수의 게이트라인(GL1~GLn)과 복수의 데이터라인(DL1~DLm)이 교차하는 영역에 대응하여 형성되는 복수의 부화소(SP)를 포함할 수 있다. 복수의 부화소(SP)은 적색, 녹색, 청색 또는 백색의 빛을 각각 발광하는 복수의 서브픽셀을 포함할 수 있다. 하지만, 서브픽셀이 발광하는 빛의 색이 이에 한정되는 것은 아니다.

복수의 서브픽셀은 유기발광다이오드(미도시)와, 유기발광다이오드에 제1전류를 공급하는 픽셀회로(미도시)를 포함할 수 있다. 픽셀회로는 게이트라인(GL1~GLn)과 데이터라인(DL1~DLm)에 연결되어 유기발광다이오드에 제1전류를 공급할 수 있다. 표시 패널(10)에 배치되는 배선은 복수의 게이트라인(GL1~GLn)과 복수의 데이터라인(DL1~DLm)에 한정되는 것은 아니다.

데이터 구동부(20)는, 복수의 데이터라인(DL1~DLm)으로 데이터 전압을 공급함으로써, 복수의 데이터라인(DL1~DLm)을 구동한다. 여기서, 데이터 구동부(20)는 소스 구동부라고도 한다. 게이트 구동부(30)는, 복수의 게이트라인(GL1~GLn)으로 스캔 신호를 순차적으로 공급함으로써, 복수의 게이트라인(GL1~GLn)을 순차적으로 구동한다. 여기서, 게이트 구동부(30)는 스캔 구동부 라고도 한다.

컨트롤러(40)는, 데이터 구동부(20) 및 게이트 구동부(30)로 각종 제어신호를 공급하여, 데이터 구동부(20) 및 게이트 구동부(30)를 제어한다.

컨트롤러(40)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 데이터 신호를 데이터 구동부(20)에서 사용하는 신호 형식에 맞게 전환할 수 있다. 그리고, 컨트롤러(40)는 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

데이터 구동부(20)는, 특정 게이트라인이 열리면, 컨트롤러(40)로부터 수신한 데이터 신호를 복수의 데이터라인(DL1~DLm)으로 공급함으로써, 복수의 데이터라인(DL1~DLm)을 구동한다. 데이터신호는 계조에 대응할 수 있고, 대응하는 계조에 따라 데이터신호의 전압레벨이 결정될 수 있다. 데이터신호의 전압을 데이터전압이라 칭할 수 있다.

데이터 구동부(20)는 집적회로(Integrated circuit)로 구현될 수 있다. 또한, 데이터 구동부(20)는, 표시 패널(10)의 크기, 해상도에 대응하여 적어도 하나의 소스 구동부 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 복수의 데이터라인을 구동 할 수 있다.

게이트 구동부(30)는, 컨트롤러(40)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 복수의 게이트라인(GL1~GLn)으로 순차적으로 공급하여 복수의 게이트라인(GL1~GLn)을 순차적으로 구동한다. 스캔 신호가 인가된 복수의 게이트라인(GL1~GLn)에 대응하는 부화소(SP)는 데이터 신호를 전달받을 수 있다. 또한, 게이트 구동부(30)는 센싱신호를 부화소(SP)로 전달할 수 있다. 게이트 구동부(30)에서 출력된 센싱신호를 전달받은 부화소(SP)은 데이터 구동부(20)에서 출력된 센싱전압을 전달받을 수 있다.

게이트 구동부(30)는 집적회로로 구현될 수 있다. 또한, 게이트 구동부(30)는, 표시 패널(10)의 크기, 해상도에 대응하여 적어도 하나 이상의 게이트 구동부 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다.

도 1에서와 같이, 게이트 구동부(30)는, 구동 방식이나 패널 설계 방식 등에 따라서, 표시 패널(10)의 일 측에만 위치할 수도 있다. 다른 예로, 게이트 구동부(30)는 표시 패널(10)의 양측에 위치할 수도 있다. 또한, 게이트 구동부(30)는 표시 패널(10)의 양측에 배치되고 하나의 게이트 구동부(30)는 복수의 게이트라인(GL1~GLn) 중 홀수번째 게이트라인에 연결되고 다른 하나의 게이트 구동부(30)는 복수의 게이트라인(GL1~GLn) 중 짝수번째 게이트라인에 연결될 수 있다. 하지만, 이에 한정되는 것은 아니다.

또한, 게이트 구동부(30)는 게이트신호생성회로와 게이트신호생성회로에 신호 및/또는 전압을 인가하는 레벨쉬프터를 포함할 수 있다. 그리고, 게이트신호생성회로는 표시 패널(10) 상에 배치될 수 있다.

각 전술한 게이트 구동부 집적회로 또는 소스 구동부 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시 패널(10)의 본딩 패드(Bonding Pad)에 연결될 수 있다. 다른 예로, 게이트 구동부 집적회로 또는 소스 구동부 집적회로는 표시 패널(10)에 직접 배치될 수도 있으며, 경우에 따라서, 표시 패널(10)에 집적화되어 배치될 수도 있다.

각 소스 구동부 집적회로는, 쉬프트 레지스터 및 래치 회로 등을 포함하는 로직부, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 및 출력 버퍼 등을 포함할 수 있다. 소스 구동부 집적 회로는 부화소의 특성(예: 트랜지스터의 문턱 전압(Vth), 유기 발광 다이오드의 문턱 전압(Vth), 부화소의 휘도 등)을 보상하기 위하여 부화소의 특성을 센싱하기 위한 센싱 제어부를 더 포함할 수 있다.

또한, 각 소스 구동부 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 구동부 집적회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타단은 표시 패널(10)에 본딩된다.

한편, 컨트롤러(40)는, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable)신호, 및 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 입력 영상 데이터와 함께 외부(예: 호스트 시스템)로부터 수신한다.

컨트롤러(40)는, 외부로부터 입력된 영상 데이터를 데이터 구동부(20)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력할 수 있다. 또한, 컨트롤러(40)는, 데이터 구동부(20) 및 게이트 구동부(30)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 및 클럭(DCLK) 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(20) 및 게이트 구동부(30)로 출력한다.

예를 들어, 컨트롤러(40)는, 게이트 구동부(30)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 및 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.

여기서, 게이트 스타트 펄스(GSP)는 게이트 구동부(30)를 구성하는 하나 이상의 게이트 구동부 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 구동부 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동부 집적회로의 타이밍 정보를 지정하고 있다.

또한, 컨트롤러(40)는, 데이터 구동부(20)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 및 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.

여기서, 소스 스타트 펄스(SSP)는 데이터 구동부(20)를 구성하는 하나 이상의 소스 구동부 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 구동부 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(20)의 출력 타이밍을 제어한다.

컨트롤러(40)는, 적어도 하나의 소스 구동부 집적회로가 본딩된 소스 인쇄회로기판에 배치될 수 있다. 다른 예로, 컨트롤러(40)는 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.

또한, 컨트롤러(40)는, 기판 외부에서 별도로 형성될 수 있다. 또는, 컨트롤러(40)는 데이터 구동부(20)와 일체화 되어 형성될 수 있다. 이 때 데이터 구동부(20)는 소스 구동부 집적회로가 칩 온 필름(COF: Chip On Film) 방식으로 구현되거나, 칩 온 글래스(COG: Chip on Glass) 방식으로 기판 상에 구현 될 수도 있다.

이러한 표시 장치(1)는 데이터 구동부(20), 게이트 구동부(30), 및 컨트롤러(40) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 전원 공급부를 포함한다. 전원 공급부는 데이터 구동부(20), 게이트 구동부(30), 및 컨트롤러(40) 등으로 공급하는 구동 전압을 제어할 수 있다.

터치 센서(50)는 표시 패널(10)의 터치에 대응하여 터치센싱신호(TSS)를 출력할 수 있다. 여기서, 터치는 손가락, 펜과 같은 터치객체가 표시 패널(10)을 직접적으로 터치하는 것과 일정한 거리 상에 접근하는 것을 포함할 수 있다. 터치 센서(50)는 복수의 터치전극과, 터치전극에 터치신호를 처리하는 터치회로를 포함할 수 있다. 터치신호는 터치구동신호(TDS)와 터치센싱신호(TSS)일 수 있다. 또한, 터치회로는 터치전극에 인가되는 터치구동신호(TDS)에 대응하여 터치센싱신호(TSS)를 수신하여 터치센싱신호(TSS)에 대응하는 전압 또는 전류를 출력할 수 있다. 또한, 터치 센서(50)는 터치전극과 터치회로를 연결하는 터치라인을 포함할 수 있다. 터치 센서(50)의 터치전극에 충전된 전압의 변화를 감지하고 충전된 전압에 대응하는 신호를 출력할 수 있다. 터치 센서(50)는 터치전극이 터치구동신호(TDS)를 전달받아 소정의 전압을 충전하고 충전된 전압에 대응하여 터치센싱신호(TSS)를 출력할 수 있다. 터치회로는 집적회로로 구현될 수 있다.

컨트롤러(40)는 터치 센서(50)를 제어할 수 있다. 컨트롤러(40)는 터치 센서(50)로 터치구동신호(TDS)를 공급하고 공급된 터치구동신호(TDS)에 대응하는 터치센싱신호(TSS)에 대응하여 터치지점의 위치를 파악할 수 있다. 또한, 컨트롤러(40)는 데이터 구동부(20)와 게이트 구동부(30)를 제어할 수 있다. 또한, 컨트롤러(40)는 데이터신호에 대응하는 영상신호를 데이터 구동부(20)로 전달할 수 있다. 영상신호는 디지털신호일 수 있다. 컨트롤러(40)는 영상신호를 보정하여 데이터 구동부(20)에 전달할 수 있다. 컨트롤러(40)의 동작은 이에 한정되는 것은 아니다. 컨트롤러(40)는 터치회로를 포함할 수 있다. 또한, 컨트롤러(40)는 타이밍컨트롤러를 포함할 수 있다. 터치회로는 터치 센서(50)를 제어하고 타이밍컨트롤러는 데이터 구동부(20)와 게이트 구동부(30)를 제어할 수 있다. 하지만, 컨트롤러(40)의 구성이 이에 한정되는 것은 아니다. 또한, 컨트롤러(40)는 집적회로로 구현될 수 있다.

전원 공급부는 호스트 시스템으로부터 공급되는 입력 전원(Vin)이 UVLO(Under Voltage Lock Out) 레벨 이상일 때 동작하기 시작하고, 소정의 시간이 지연된 후부터 출력 신호를 발생한다. 전원 공급부의 출력 신호는 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 로직 전압(VCC), 및 공통 전압(GND) 등을 포함할 수 있다. 게이트 하이 전압(VGH)은 표시 장치(1)의 부화소(SP)에 형성된 트랜지스터(TFT)들의 문턱 전압(threshold voltage) 이상으로 설정된 전압이다. 게이트 로우 전압(VGL)은 표시 패널(10)의 부화소(SP)에 형성된 트랜지스터(TFT)들의 문턱 전압 보다 낮은 전압으로 설정될 수 있다. 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)은 게이트 구동부(30)에 공급된다.

또한, 전원 공급부는 표시 패널(10)에 고전위 전원(EVDD) 및 저전위 전원(EVSS) 등을 공급할 수 있다. 다만, 이에 한정되지 않고, 외부(예: 호스트 시스템)으로부터 직접 동작 전원을 인가 받을 수 있다.

본 명세서의 일 실시예들에 따른 표시 장치(1)는 유기 발광 표시 장치(Organic Light Emitting Display Device)로서, 각 부화소(SP)는 유기 발광 다이오드(OLED: Organic Light Emitting Diode), 및 이를 구동하기 위한 트랜지스터(TFT) 등의 회로 소자로 구성되어 있다. 각 부화소(SP)를 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라, 다양하게 정해질 수 있다.

도 2는 본 명세서에 따른 표시 장치의 일 실시예를 나타내는 단면도이다.

도 2를 참조하면, 기판(110)은 플렉서블리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(PI)로 이루어질 수도 있으며, 이에 한정되는 것은 아니다. 기판(110)이 폴리이미드(PI)로 이루어지는 경우, 기판(110) 하부에 유리로 이루어지는 지지 기판이 배치된 상황에서 표시 장치(1)의 제조 공정이 진행되고, 표시 장치(1)의 제조 공정이 완료된 후 지지 기판이 릴리즈(release)될 수 있다. 또한, 지지 기판이 릴리즈된 후, 기판(110)을 지지하기 위한 백 플레이트(back plate)가 기판(110) 하부에 배치될 수도 있다. 다만, 이에 한정되는 것은 아니고, 경우에 따라 유리로 이루어진 지지 기판을 그대로 사용할 수도 있다.

기판(110) 상에는 단층 또는 다층구조의 버퍼층(120)이 배치될 수 있다. 기판(110)상에 배치된 버퍼층(120)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들이 교번으로 형성된 다중층으로 이루어질 수 있다.

버퍼층(120)은 버퍼층(120) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110) 또는 하부의 층들에서 유출되는 알칼리 이온 등과 같은 불순물로부터 박막 트랜지스터(TFT)를 보호할 수 있다. 그리고, 버퍼층(120)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 또는 이들의 다층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 버퍼층(120)은 멀티 버퍼(multi buffer) 및/또는 액티브 버퍼(active buffer)를 포함할 수 있다. 그리고, 버퍼층(120)은 필수적인 구성요소는 아니며, 기판(110)의 종류 및 물질, 박막 트랜지스터(TFT)의 구조 및 타입 등에 기초하여 생략될 수도 있다.

도 2를 참조하면, 기판(110) 상에서 발광 소자(230)를 구동하기 위한 박막 트랜지스터(TFT)가 배치될 수 있다. 박막 트랜지스터(TFT)는 반도체층(140A), 게이트 전극(160G), 소스 전극(180S) 및 드레인 전극(180D)을 포함할 수 있다. 박막 트랜지스터(TFT)는 구동 박막 트랜지스터이다. 설명의 편의를 위해, 표시 장치(1)에 포함 될 수 있는 다양한 박막 트랜지스터 중 구동 박막 트랜지스터만을 도시하였으나, 스위칭 박막 트랜지스터 등과 같은 다른 박막 트랜지스터도 표시 장치(1)에 포함될 수 있다. 또한, 본 명세서에서는 박막 트랜지스터(TFT)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등과 같은 다른 구조로 박막 트랜지스터가 구현될 수도 있으며, 이에 한정되는 것은 아니다.

박막 트랜지스터(TFT)는 박막 트랜지스터(TFT)의 게이트 전극(160G)에 공급되는 데이터 신호에 응답하여 전원 공급 배선으로부터 발광소자(230)로 공급되는 전류를 제어함으로써 발광 소자(230)의 발광량을 조절하고, 스토리지 캐패시터(미도시)에 충전된 전압에 의해 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(230)가 발광을 유지하게 할 수 있다. 전원 공급 배선은 데이터 라인(DL)과 나란하게 형성될 수 있다.

박막 트랜지스터(TFT)는 도 2에 도시된 바와 같이 제1 절연층(130) 상에 배치되는 반도체층(140A)과, 제2 절연층(150)을 사이에 두고 반도체층(140A)과 중첩되는 게이트 전극(160G)과, 제3 절연층(170) 상에 형성되어 반도체층(140A)과 접촉하는 소스 전극(180S) 및 드레인 전극(180D)을 구비할 수 있다. 여기에서, 화소 회로의 설계에 따라서, 소스 전극(180S)이 드레인 전극이 될 수 있으며, 드레인 전극(180D)이 소스 전극이 될 수 있다.

도 2를 참조하면, 반도체층(140A)은 제1 절연층(130) 상에 형성될 수 있다. 반도체층(140A)은 채널 영역, 소스 영역, 및 드레인 영역을 구비할 수 있다. 채널 영역은 제1 절연층(130)을 사이에 두고 게이트 전극(160G)과 중첩되어 소스 전극(180S) 및 드레인 전극(180D) 사이의 채널 영역을 형성할 수 있다. 소스 영역은 제2 절연층(150) 및 제3 절연층(170)을 관통하는 컨택홀을 통해 소스 전극(180S)과 전기적으로 접속된다. 드레인 영역은 제2 절연층(150) 및 제3 절연층(170)을 관통하는 컨택홀을 통해 드레인 전극(180D)과 전기적으로 접속될 수 있다.

반도체층(140A)은 박막 트랜지스터(TFT) 구동 시 채널이 형성되는 영역일 수 있다. 반도체층(140A)은 산화물(oxide) 반도체로 형성될 수도 있고, 비정질 실리콘(amorphous silicon, a-Si), 다결정실리콘(polycrystalline silicon, poly-Si), 또는 펜타센 등과 같은 다양한 유기물(organic) 반도체 등으로 형성될 수 있으며, 이에 한정되는 것은 아니다.

반도체층(140A)은 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다. 폴리 실리콘 물질은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX) 등에 적용될 수 있으며, 본 명세서의 실시 예에 따른 표시 장치(1)에서 구동 박막 트랜지스터의 반도체층(140A)으로 적용될 수 있으며, 이에 한정되지 않는다. 예를 들면, 표시 장치(1)의 특성에 따라 스위칭 박막 트랜지스터의 반도체층으로 적용될 수도 있다. 제1 절연층(130) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정 및 결정화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 반도체층(140A)이 형성될 수 있다.

반도체층(140A)은 박막 트랜지스터(TFT)의 구동 시 채널이 형성되는 채널 영역(140C)과, 채널 영역(140C) 양 측의 소스 영역(140S) 및 드레인 영역(140D)을 포함할 수 있다. 소스 영역(140S)은 소스 전극(180S)과 연결된 반도체층(140A)의 부분일 수 있으며, 드레인 영역(140D)은 드레인 전극(180D)과 연결된 반도체층(140A)의 부분일 수 있다. 소스 영역(140S) 및 드레인 영역(140D)은 반도체층(140A)의 이온 도핑, 예를 들면, 불순물 도핑에 의해 구성될 수 있다. 소스 영역(140S) 및 드레인 영역(140D)은 폴리 실리콘 물질에 이온 도핑하여 생성될 수 있으며, 채널 영역(140C)은 이온 도핑되지 않고 폴리 실리콘 물질로 남겨진 부분일 수 있다.

반도체층(140A)은 산화물 반도체로 이루어질 수 있다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드 갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드 갭을 넘어가지 못하며, 이에 따라 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체로 이루어진 반도체층을 포함하는 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합할 수 있으며, 이에 한정되지 않는다. 표시 장치(1)의 특성에 따라 구동 박막 트랜지스터로 적용될 수도 있다. 그리고, 오프-전류가 작아서 보조 용량의 크기가 감소될 수 있으므로, 고해상도 표시 소자에 적합하다. 예를 들면, 반도체층(140A)은 금속 산화물로 이루어지고, 예를 들어, IGZO(indium-gallium-zinc-oxide) 등과 같은 다양한 금속 산화물로 이루어질 수 있다. 박막 트랜지스터(TFT)의 반도체층(140A)은 다양한 금속 산화물 중 IGZO로 이루어지는 것을 가정하여 IGZO층을 기초로 형성되는 것으로 설명하였으나, 이에 제한되지 않고 IGZO가 아닌 IZO(indium-zinc-oxide), IGTO(indium-gallium-tin-oxide), 또는 IGO(indium-gallium-oxide) 등과 같은 다른 금속 산화물로 형성될 수도 있다. 반도체층(140A)은, 금속 산화물을 제1 절연층(130) 상에 증착하고, 안정화를 위한 열처리 공정을 수행한 후, 금속 산화물을 패터닝하여 형성될 수 있다.

도 2를 참조하면, 반도체층(140A)과 기판(110) 사이에는 버퍼층(120)과, 제1 절연층(130)이 배치될 수 있다. 버퍼층(120)은 기판(110)에 침투한 수분 및/또는 산소가 확산되는 것을 지연시킬 수 있다. 제1 절연층(130)은 반도체층(140A)을 보호하며, 기판(110)으로부터 유입되는 다양한 종류의 결함을 차단할 수 있다.

제1 절연층(130)과 접촉하는 버퍼층(120)의 최상층은 버퍼층(120)의 나머지 층들, 제1 절연층(130), 제2 절연층(150) 및 제3 절연층(170)과 식각 특성이 다른 재질로 형성될 수 있다. 제1 절연층(130)과 접촉하는 버퍼층(120)의 최상층은 질화 실리콘(SiNx) 및 산화 실리콘(SiOx) 중 어느 하나로 형성될 수 있다. 버퍼층(120)의 나머지 층들, 제1 절연층(130), 제2 절연층(150) 및 제3 절연층(170)은 질화 실리콘(SiNx) 및 산화 실리콘(SiOx) 중 나머지 하나로 형성될 수 있다. 예를 들어, 제1 절연층(130)과 접촉하는 버퍼층(120)의 최상층은 질화 실리콘(SiNx)으로 형성되고, 버퍼층(120)의 나머지 층들, 제1 절연층(130), 제2 절연층(150) 및 제3 절연층(170)은 산화 실리콘(SiOx)로 형성될 수 있으며, 이에 한정되는 것은 아니다.

게이트 전극(160G)은 제2 절연층(150) 상에 형성되며, 제2 절연층(150)을 사이에 두고 반도체층(140A)의 채널 영역과 중첩될 수 있다. 게이트 전극(160G)은 마그네슘(Mg), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층인 제1 도전 물질로 형성될 수 있으며, 이에 한정되는 것은 아니다.

소스 전극(180S)은 제2 절연층(150) 및 제3 절연층(170)을 관통하는 컨택홀을 통해 노출된 반도체층(140A)의 소스 영역과 접속될 수 있다. 드레인 전극(180D)은 소스 전극(180S)과 마주하며, 제2 절연층(150) 및 제3 절연층(170)을 관통하는 컨택홀을 통해 반도체층(140A)의 드레인 영역과 접속될 수 있다. 이러한 소스 전극(180S) 및 드레인 전극(180D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 둘 이상의 합금으로 이루어진 단일층 또는 다중층인 제2 도전물질로 형성될 수 있으며, 이에 한정되는 것은 아니다.

도 2를 참조하면, 기판(110)의 비표시 영역(NA)에서, 제3 절연층(170)상에 게이트 구동부(GIP)의 일부로 구동요소로 기능하는 제1 전극(180)이 배치될 수 있다. 제1 전극(180)은 박막트랜지스터(TFT)의 소스 전극(180S) 및 드레인 전극(180D)과 동일한 층상에 배치될 수 있으며, 동일한 물질로 이루어질 수 있다. 도 2에서 도시된 바와 같이, 게이트 구동부(GIP)는 제1 배선(140), 제2 배선(160) 및 제1 전극(180) 등과 같은 다양한 구성요소들로 구성될 수 있다. 후술하겠지만, 제1 전극(180)은 전원 공급 배선 및 제1 구동전극(231)과 전기적으로 연결되어 제1 구동전극(231)에 전원을 공급할 수 있다.

도 2를 참조하면, 표시 영역(AA) 및 비표시 영역(NA)에서 박막 트랜지스터(TFT), 제1 전극(180), 및 게이트 구동부(GIP) 상에 보호층(190)이 배치될 수 있다. 보호층(190)은 박막 트랜지스터(TFT), 제1 전극(180), 및 게이트 구동부(GIP)를 커버하도록 배치될 수 있다. 보호층(190)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 표시 영역(AA)에서, 보호층(190)에는 박막 트랜지스터(TFT)의 드레인 전극(180D)을 노출시키기 위한 컨택홀이 형성될 수 있다. 그리고, 비표시 영역(NA)에서, 보호층(190)은 제1 전극(180)을 노출하기 위한 컨택홀이 형성될 수 있다.

도 2를 참조하면, 제1 중간층(200)은 표시 영역(AA) 및 비표시 영역(NA) 모두에 배치될 수 있다. 제1 중간층(200)은 박막 트랜지스터(TFT), 게이트 구동부(GIP) 및 여러 배선 또는 전극 등을 보호하고, 기판(110) 상의 단차를 완만하게 하여 기판(110) 상부의 표면이 균일한 높이를 갖도록 하기 위한 절연층이다. 표시 영역(AA) 및 비표시 영역(NA)에서, 보호층(190) 상에는 표시 영역(AA)의 박막 트랜지스터(TFT) 및 비표시 영역(NA)의 게이트 구동부(GIP) 등과 중첩하도록 제1 중간층(200)이 배치될 수 있다.

제1 중간층(200)은 박막 트랜지스터(TFT) 및 게이트 구동부(GIP)를 보호하고, 기판(110) 상의 단차를 완만하게 하여 기판(110) 상부의 표면이 균일한 높이를 갖도록 하기 위한 유기물질층일 수 있다. 예를 들면, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있으며, 이에 한정되는 것은 아니다.

제 1 중간층(200)은 얇게 형성될수록 공정에 유리하나, 제 1 전극(180)과 제 2 전극(210) 사이에서 적절한 간격을 유지하고, 제 1 전극(180)의 굴곡을 메우도록 적어도 1um 내지 5um의 범위 값을 가질 수 있다.

도 2를 참조하면, 제1 중간층(200) 상에는 제2 전극(210)이 배치될 수 있다. 그리고, 제2 전극(210)은 제1 전극(180)을 노출하는 제1 중간층(200) 및 보호층(190)의 제2 전극 컨택홀(211)을 통하여 제1 전극(180)과 연결될 수 있다. 제2 전극(210)은 박막 트랜지스터(TFT)와 발광소자(230)을 전기적으로 연결하는 역할을 할 수 있다. 예를 들어, 제2 전극(210)은 박막 트랜지스터(TFT)의 드레인 전극(180D)과 발광소자(230)의 제1 구동전극(231)을 전기적으로 연결하는 역할을 할 수 있다. 제2 전극(210)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있으며, 이에 한정되는 것은 아니다. 제2 전극(210)은 박막 트랜지스터(TFT)의 소스 전극(180S)및 드레인 전극(180D)과 동일한 층상에 형성될 수 있으며, 동일한 물질로 이루어질 수 있으며, 이에 한정되는 것은 아니다

제2 전극(210)은 제1 중간층(200) 및 제2 중간층(220) 사이에 배치될 수 있다. 제2 전극(210)은 보호막(190) 및 제1 중간층(200)을 관통하는 제2 전극 컨택홀(211)을 통해 노출되어 드레인 전극(180D)과 접속될 수 있다. 제2 전극(210)은 드레인 전극(180D)과 동일하거나 유사하게 비저항이 낮은 재질로 이루어질 수 있으며, 이에 한정되는 것은 아니다.

도 2를 참조하면, 제2 중간층(220) 및 뱅크층(240) 상에는 발광층(232)을 포함하는 발광 소자(230)가 배치될 수 있다. 발광 소자(230)는 제1 구동전극(231)과, 제1 구동전극(231) 상에 형성되는 적어도 하나의 발광층(232)과, 발광층(232) 위에 형성된 제2 구동전극(233)을 구비할 수 있다.

제1 구동전극(231) 은 제1 중간층(200) 상에 배치되는 제2 중간층(220)을 관통하는 컨택홀을 통해 노출된 제2 전극(210)과 전기적으로 접속될 수 있다.

각 부화소의 제1 구동전극(231)은 뱅크층(240)에 의해 노출되도록 형성된다. 뱅크층(240)은 인접한 부화소 간 광 간섭을 방지하도록 불투명 재질(예를 들어, 블랙)로 형성될 수도 있다. 이 경우, 뱅크층(240)는 칼라 안료, 유기 블랙 및 카본 중 적어도 어느 하나로 이루어진 차광재질을 포함할 수 있으며, 이에 한정되는 것은 아니다.

본 명세서의 실시 예에 따른 표시 장치(1)에서는 박막 트랜지스터(TFT) 상부의 층에서 발생하는 단차를 완만하게 하여 기판(110) 상부의 표면이 균일한 높이를 갖도록 하기 위한 절연층으로 표시 영역(AA)에 제1 중간층(200) 및 제2 중간층(220)을 구성할 수 있다.

도 2를 참조하면, 제2 중간층(220)은 제2 전극(210) 및 제1 중간층(200) 상에 배치될 수 있다. 예를 들어, 제1 중간층(200) 상에서 제2 전극(210)을 커버하도록 제2 중간층(220)이 배치될 수 있다. 그리고, 도 2에 도시된 바와 같이, 제2 중간층(220)에는 제2 전극(210)을 노출시키기 위한 컨택홀이 형성될 수 있다.

제1 중간층(200) 및 제2 중간층(220)이 접촉함에 따라 접착력이 향상되어 제2 전극(210)의 들뜸으로 인한 불량을 저감할 수 있다. 또한, 제2 중간층(220)은 제1 중간층(200) 상의 제2 전극(210)으로 인한 하부구조의 단차를 더욱 완화시키면서 하부 구조를 추가적으로 보호하는 유기물질층일 수 있다. 예를 들면, 제2 중간층(220)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있으며, 이에 한정되는 것은 아니다. 제2 중간층(220)은 제1 중간층(200)과 동일한 물질로 이루어 질 수 있으며, 이에 한정되는 것은 아니다.

도 2를 참조하면, 박막 트랜지스터(TFT) 상부의 층에서 발생하는 단차를 완만하게 하여 기판(110) 상부의 표면이 균일한 높이를 갖도록 하기 위한 절연층으로 표시 영역(AA)에서 제1 중간층(200) 및 제2 중간층(220)을 구성할 수 있다. 이에, 표시 장치(1)에서 사용되는 다양한 배선이 배치될 수 있는 추가적인 공간이 제공될 수 있다. 예를 들면, 하나의 중간층이 사용되는 경우에 비해, 제1 중간층(200)과 제2 중간층(220) 사이의 공간, 즉, 제1 중간층(200) 상면에 배선을 배치할 수 있는 추가적인 공간이 제공될 수 있다. 따라서, 본 명세서의 실시 예에 따른 표시 장치(1)에서는 배선 배치에 대한 설계 자유도가 증가할 수 있다. 이에, 보다 고해상도의 표시 장치(1)가 제공될 수 있으며, 표시 장치(1)의 표시 영역(AA)에 배치된 배선의 높은 저항 때문에 발생할 수 있는 휘도 분균일 문제가 해결될 수 있다.

도 2를 참조하면, 발광소자(230)의 제1 구동전극(231)은 제2 중간층(220) 상에 배치될 수 있다. 제1 구동전극(231)은 제2 중간층(220)에 형성된 컨택홀을 통하여 제2 전극(210)과 전기적으로 연결될 수 있다. 따라서, 제1 구동전극(231)은 제2 중간층(220)에 형성된 컨택홀을 통하여 제2 전극(210)과 연결됨으로써, 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다.

제1 구동전극(231)은 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성될 수 있다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수 값이 비교적 큰 재질로 이루질 수 있다. 그리고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, 및 Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어질 수 있다. 예를 들어, 제1 구동전극(231)은 투명 도전막, 불투명 도전막, 및 투명 도전막이 순차적으로 적층된 구조로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로도 형성될 수 있다.

본 명세서의 실시 예에 따른 표시 장치(1)는 상부 발광(Top Emission)방식의 표시 장치(1)일 수 있고, 또한 하부 발광(Bottom Emission) 방식의 표시 장치(1)일 수 있다. 따라서, 제2 중간층(220) 상에 배치된 제1 구동전극(231)은 캐소드 전극일 수 있고, 또한, 제1 구동전극(231)은 애노드 전극일 수 있다.

제1 구동전극(231)과 동일층에 터치 배선으로 동작하는 제1 도전 배선(231M)이 배치 될 수 있다.

도 2를 참조하면, 뱅크층(240)은 표시 영역(AA)에서 서로 인접하는 부화소(SP)를 구분하기 위한 구조물로서, 복수의 부화소(SP)를 정의할 수 있다. 뱅크층(240)는 유기물로 이루어질 수 있다. 제1 구동전극(231) 및 제2 중간층(220) 상에는 뱅크층(240)이 배치될 수 있다.

표시 영역(AA)에서, 뱅크층(240)에는 제1 구동전극(231)을 노출하기 위한 개구부가 형성될 수 있다. 뱅크층(240)은 표시 장치(1)의 발광영역을 정의할 수 있으므로 화소 정의막이라고 할 수도 있다. 뱅크층(240)은 제1 구동전극(231)의 양끝단을 덮도록 배치될 수 있다.

뱅크층(240) 상에는 스페이서(미도시)가 더 배치될 수 있다. 그리고, 비표시 영역(NA)에서, 뱅크층(240)는 제2 전극(210)을 노출하기 위한 컨택홀이 형성될 수 있다.

뱅크층(240) 및 스페이서는 동일한 물질로 이루어질 수 있다. 그리고, 뱅크층(240) 및 스페이서는 유기물질로 이루어질 수 있다. 예를 들어, 뱅크층(240) 및 스페이서는 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이 클로부텐(benzocyclobutene; BCB)계 수지로 이루어질 수 있으나, 이에 한정되는 것은 아니다.

도 2를 참조하면, 뱅크층(240)에 의해 마련된 발광 영역의 제1 구동전극(231) 상에 적어도 하나의 발광층(232)이 형성될 수 있다. 적어도 하나의 발광층(232)은 제1 구동전극(231) 상에 정공수송층, 정공주입층, 정공저지층, 유기 발광층, 전자주입층, 전자저지층, 및 전자수송층 등을 포함하며, 발광 방향에 따라 순차 또는 역순으로 적층되어 형성될 수 있다. 이외에도 발광층(232)은 전하 생성층을 사이에 두고 대향하는 제1 및 제2 발광 스택들을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 스택 중 어느 하나의 유기 발광층은 청색 광을 생성하고, 제1 및 제2 발광 스택 중 나머지 하나의 유기 발광층은 노란색-녹색 광을 생성함으로써 제1 및 제2 발광 스택을 통해 백색 광이 생성될 수 있다. 이 발광 스택에서 생성된 백색 광은 발광층(232) 상부 또는 하부에 위치하는 컬러 필터에 입사되므로 컬러 영상을 구현할 수 있다. 다른 예로는, 별도의 컬러 필터 없이 각 발광층(232)에서 각 부화소에 해당하는 컬러 광을 생성하여 컬러 영상을 구현할 수도 있다. 예를 들면, 적색 부화소의 발광층(232)은 적색 광을, 녹색 부화소의 발광층(232)은 녹색 광을, 청색 부화소의 발광층(232)은 청색 광을 생성할 수도 있다.

도 2를 참조하면, 제2 구동전극(233)은 발광층(232)을 사이에 두고 제1 구동전극(231)과 대향하도록 형성되며 전원 공급 배선과 접속될 수 있다.

본 명세서의 실시 예에 따른 표시 장치(1)는 상부 발광(Top Emission)방식의 표시 장치(1)일 수 있고, 또한 하부 발광(Bottom Emission) 방식의 표시 장치(1)일 수 있다. 따라서, 발광층(232) 및 뱅크층(240) 상에 배치된 제2 구동전극(233)은 캐소드 전극일 수 있고, 또한, 제1 구동전극(233)은 애노드 전극일 수 있다.

제2 구동전극(233)은 서로 전기적으로 연결되지 않도록 분리되어 제1 터치전극(233T)과 제2 터치전극(233R)을 포함하도록 형성될 수 있다. 제1 터치전극(233T)과 제2 터치전극(233R)을 포함하는 제2 구동전극(233)에 대한 구조는 도 3에서 상세히 설명하기로 한다.

도 2를 참조하면, 봉지층(260)은 발광 소자(230) 상에 배치될 수 있다. 예를 들어, 제2 구동전극(233) 상에는 수분 침투를 억제하는 봉지층(260)이 더 배치될 수 있다.

봉지층(260)은, 발광 재료와 전극 재료의 산화를 방지하기 위하여, 외부로부터의 산소 및 수분 침투를 막는다. 유기발광소자가 수분이나 산소에 노출되면, 발광 영역이 축소되는 화소 수축(pixel shrinkage) 현상이 나타나거나, 발광 영역 내 흑점(dark spot)이 생길 수 있다. 상기 봉지층(260)은 유리, 금속, 산화 알루미늄(AlOx) 또는 실리콘(Si) 계열 물질로 이루어진 무기막으로 구성되거나, 유기막과 무기막이 교대로 적층된 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단하는 역할을 하고, 유기막은 무기막의 표면을 균일한 높이로 만드는 역할을 한다. 봉지 층을 여러 겹의 박막 층으로 형성하면, 단일 층일 경우에 비해 수분이나 산소의 이동 경로가 길고 복잡하게 되어 유기발광소자까지 수분/산소가 침투하는 것이 어려워진다. 본 명세서에서는 제1 봉지층(261), 제2 봉지층(262) 및 제3 봉지층(263)이 순차적으로 적층된 봉지층(260)의 구조를 예로 들어 설명하기로 한다.

제1 봉지층(261)은 제2 구동전극(233)이 형성된 기판(110) 상에 형성된다. 제3 봉지층(263)은 제2 봉지층(262)이 형성된 기판(110) 상에 형성되며, 제1 봉지층(261)과 함께 제2 봉지층(262)의 상부면, 하부면 및 측면을 둘러싸도록 형성될 수 있다. 이러한 제1 봉지층(261) 및 제3 봉지층(263)은 외부의 수분이나 산소가 발광 소자(230)로 침투하는 것을 최소화하거나 방지할 수 있다. 제1 봉지층(261) 및 제3 봉지층(263)은 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON) 또는 산화 알루미늄(Al2O3)과 같은 저온 증착이 가능한 무기 절연 재질로 형성될 수 있다. 제1 봉지층(261) 및 제3 봉지층(263)은 저온 분위기에서 증착되므로, 제1 봉지층(261) 및 제3 봉지층(263)의 증착 공정 시 고온 분위기에 취약한 발광 소자(230)가 손상되는 것을 방지할 수 있다.

제2 봉지층(262)은 표시 장치(1)의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충역할을 하며, 각 층들 간의 단차를 평탄화 할 수 있다. 이 제2 봉지층(262)은 제1 봉지층(261)이 형성된 기판(110) 상에 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 및 폴리에틸렌 또는 실리콘옥시카본(SiOC)과 같은 비감광성 유기 절연 재질 또는 포토아크릴과 같은 감광성 유기 절연 재질로 형성될 수 있으며, 이에 한정되는 것은 아니다. 제2 봉지층(262)이 잉크젯 방식을 통해 형성되는 경우, 액상 형태의 제2 봉지층(262)이 기판(110)의 가장자리로 확산되는 것을 방지하도록 댐(DAM)이 배치될 수 있다. 댐(DAM)은 제2 봉지층(262)보다 기판(110)의 가장자리에 더 가깝게 배치될 수 있다. 이러한 댐(DAM)에 의해, 기판(110)의 최외곽에 배치되는 도전 패드가 배치되는 패드 영역으로 제2 봉지층(262)이 확산되는 것을 방지할 수 있다.

댐(DAM)은 제2 봉지층(262)의 확산이 방지되도록 설계되나, 공정 중에 댐(DAM)의 높이를 넘도록 제2 봉지층(262)이 형성되는 경우, 유기층인 제2 봉지층(262)이 외부로 노출될 수 있으므로, 수분 등이 발광소자 내부로 침투가 용이하게 될 수 있다. 따라서, 이를 방지하도록 댐(DAM)은 적어도 2개 이상으로 중복하여 형성될 수 있다.

도 2를 참조하면, 댐(DAM)은 비표시 영역(NA)의 보호층(190) 상에 배치될 수 있다.

또한, 댐(DAM)은 제1 중간층(200) 및 제2 중간층(220)과 동시에 형성될 수 있다. 제1 중간층(200)이 형성 시 댐(DAM)의 하부층이 함께 형성되고, 제2 중간층(220)이 형성 시에 댐(DAM)의 상부층이 함께 형성되어, 이중 구조로 적층되어 형성될 수 있다.

따라서, 댐(DAM)은 제1 중간층(200) 및 제2 중간층(220)과 동일한 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.

도 2를 참조하면, 댐(DAM)은 전원 공급 배선(VSS)과 중첩하여 형성될 수 있다. 예를 들면, 비표시 영역(NA)에서 댐(DAM)이 위치한 영역의 하부 층에는 전원 공급 배선이 형성될 수 있다.

전원 공급 배선 및 게이트 구동부(GIP)는 표시 패널의 외곽을 둘러싸는 형태로 형성되며, 전원 공급 배선은 게이트 구동부(GIP) 보다 외곽에 위치할 수 있다. 또한, 전원 공급 배선은 제1 구동전극(231)과 연결되어 공통전압을 인가할 수 있다. 게이트 구동부(GIP)는 평면 및 단면의 도면에서 단순하게 표현되어 있으나, 표시 영역(AA)의 박막 트랜지스터(TFT)와 동일한 구조의 박막 트랜지스터(TFT)를 이용하여 구성 될 수 있다.

도 2을 참조하면, 전원 공급 배선은 게이트 구동부(GIP)보다 외측에 배치된다. 전원 공급 배선은 게이트 구동부(GIP) 보다 외측에 배치되고, 표시 영역(AA)을 둘러싼다. 전원 공급 배선은 박막 트랜지스터(TFT)의 소스 전극(180S) 및 드레인 전극(180D)과 동일한 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들면, 전원 공급 배선은 게이트 전극(160G)과 동일한 물질로 이루어질 수도 있다.

전원 공급 배선은 제1 전원 공급 배선과 제2 전원 공급 배선을 포함 할 수 있다. 제1 전원 공급 배선은 제1 전원을 공급 할 수 있고, 제2 전원 공급 배선은 제2 전원을 공급 할 수 있다. 제1 전원은 고전위 전원(ELVDD) 일 수 있고, 제2 전원은 저전위 전원(ELVSS) 일 수 있다. 다만, 이에 한정 되지 않고, 제1 전원은 저전위 전원(ELVSS) 일 수 있고, 제2 전원은 고전위 전원(ELVDD) 일 수 있다. 또한, 전원 공급 배선은 복수의 부화소(SP)에 전원을 공급할 수 있다.

도 3a는 도 2의 A 영역을 확대한 단면도이고, 도 3b 내지 도 3d는 제2 구동전극을 도시한 평면도이다.

도 3a를 참조하면, 제2 구동전극(233)은 발광층(232) 및 뱅크층(240) 상에서 제1 구동전극(231)과 대향하도록 형성된다.

제2 구동전극(233)은 적어도 둘 이상으로 분리되어 제1 터치전극(233T)과 제2 터치전극(233R)을 포함하도록 형성될 수 있다.

표시 장치(1)는 동기 신호(Vsync)에 의해 디스플레이 모드 및 터치 모드로 구분하여 동작할 수 있다. 디스플레이 모드와 터치 모드를 시분할 하여 동작하는 구동 방식은 도 5에서 상세히 설명하기로 한다.

표시 장치(1)가 디스플레이 모드로 구동 시에 제2 구동전극(233)은 제2 전원 공급 배선에서 구동 전원을 인가 받는다. 제2 구동전극(233)은 대향하는 제1 구동전극(231)과 함께 발광층(232)에 전류 경로를 형성하여 발광 소자가 발광하도록 구동시킬 수 있다.

표시 장치(1)가 터치 모드로 구동 시에 제2 구동전극(233)을 구성하는 제1 터치전극(233T) 및 제2 터치전극(233R)은 터치 전원을 인가 받아 터치 센서로 동작할 수 있다.

도 3b 내지 도 3d를 참조하면, 터치 센서는 송신부(Tx)와 수신부(Rx)를 포함하는 뮤추얼 방식으로 형성될 수 있다. 제1 터치전극(233T) 및 제2 터치전극(233R)은 동일층에 위치 할 수 있다.

터치 센서의 제1 터치전극(233T)은 뱅크층(240)에 형성된 제1 도전 배선 컨택홀(233H)을 통해 제1 도전 배선(231M)과 전기적으로 연결 될 수 있고, 제2 터치전극(233R)은 비표시 영역(NAA)에서 제2 전원 공급 배선과 전기적으로 연결 될 수 있다.

제1 도전 배선(231M)은 제1 터치전극(233T)과 중첩 할 수 있고, 제1 도전 배선(231M)은 제2 터치전극(233R)과 중첩 할 수 있다.

터치 센서는 제2 터치전극(233R)에 의해 동일 채널의 제1 터치전극(233T)이 분리 되도록 제1 터치전극(233T)과 제2 터치전극(233R)이 서로 교번하여 형성 될 수 있다. 제1 터치전극(233T)는 제2 터치전극(233R)과 서로 전기적으로 절연 될 수 있다.

터치 센서에서 제1 터치전극(233T)는 송신부(Tx)로 동작할 수 있고, 제2 터치전극(233R)은 수신부(Rx)로 동작할 수 있다. 제1 터치전극(233T)은 제1 도전 배선(231M)을 통해 터치구동신호(TDS)를 인가 받을 수 있고, 제2 터치전극(233R)은 제2 전원 공급 배선을 통해 터치센싱신호(TSS)를 터치회로에 전달 할 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 터치전극(233T)이 수신부(Rx)로 동작할 수 있고, 제2 터치전극(233R)이 송신부(Tx)로 동작할 수 있다.

터치 센서에서 제1 터치전극(233T)은 행 방향에서 제2 터치전극(233R)과 교번하여 배치 될 수 있다.

터치 센서에서 제1 터치전극(233T)은 열 방향에서 제2 터치전극(233R)과 교번하여 배치 될 수 있다.

터치 센서에서 제1 터치전극(233T)은 행 방향과 열 방향 모두에서 제2 터치전극(233R)과 교번하여 배치 될 수 있다.

본 명세서의 일 실시예에 따른 표시 장치는 터치 센서가 유기층을 포함하는 봉지층(260)보다 하단에 배치된다. 따라서, 터치 센서가 유기층을 포함하는 봉지층(260)의 상단에서 배치되는 종래 구조 보다 비표시 영역(NAA)에서 상대적으로 균일한 높이를 갖는다. 이에 따라, 외곽부의 단차로 인한 터치 센서 불량 발생을 저감할 수 있다.

또한, 터치 센서의 상단에 절연막이 단일로 형성되는 종래 구조에 대비하여 유기층과 무기층의 다중 절연막을 갖도록 봉지층(260)이 형성되므로, 투습 등의 불량에도 개선 된 구조를 갖는다.

도 4는 본 명세서의 일 실시예에 따른 표시 장치에서 화소 회로 및 동작 제어에 대한 블록도이다.

도 4를 참조하면, 각 유기 발광 다이오드(EL)는 구동하기 위한 화소 회로를 갖는다.

유기 발광 다이오드(EL)는 구동 트랜지스터(D-TFT)를 통해 공급되는 전류에 따라 발광한다. 유기 발광 다이오드(EL)의 제1 구동전극(231)은 구동 트랜지스터(D-TFT)의 제2 전극에 접속되고, 제2 구동전극(233)은 고전위 전원(ELVDD)보다 낮은 저전위 전원(ELVSS)이 공급되는 제2 전원 공급 배선에 접속될 수 있다.

유기 발광 다이오드(EL)는 제1 구동전극(231), 정공 수송층(hole transporting layer), 발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 제2 구동전극(233)을 포함할 수 있다. 유기 발광 다이오드(EL)는 제1 구동전극(231)과 제2 구동전극(233)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층(232)으로 이동되며, 발광층(232)에서 정공과 전자가 서로 결합하여 발광하게 된다.

표시 장치에서 화소 회로는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 구동 트랜지스터(D-TFT), 커패시터(CST) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 그리고 초기화전압라인(VINI)을 통해 전달되는 초기화전압을 기반으로 구동 트랜지스터(D-TFT)의 제1 노드 뿐만 아니라 유기 발광 다이오드(EL)의 제1 구동전극(231)까지 초기화하기 위해 제6 트랜지스터(T6)가 추가된다.

제1 내지 제6 트랜지스터(T1~T6) 및 제 구동 트랜지스터(D-TFT)는 p 타입 트랜지스터(p-MOS TFT)로 이루어 질 수 있다.

제1 트랜지스터(T1)는 제N스캔라인(SCAN[n])(현재 단의 스캔라인)에 게이트 전극이 연결되고, 구동 트랜지스터(D-TFT)의 타단 전극과 제4 트랜지스터(T4)의 일단 전극이 공통으로 연결된 제3 노드에 일단 전극이 연결되고 구동 트랜지스터(D-TFT)의 게이트 전극과 커패시터(CST)의 타단이 공통으로 연결된 제1 노드에 타단 전극이 연결된다.

제2 트랜지스터(T2)는 제n스캔라인(SCAN[n])에 게이트 전극이 연결되고 데이터 라인(DL)에 일단 전극이 연결되고, 구동 트랜지스터(D-TFT)의 일단 전극 및 제3 트랜지스터(T3)의 일단 전극이 공통으로 연결된 제2 노드에 타단 전극이 연결된다.

제3 트랜지스터(T3)는 발광신호라인(EM)에 게이트 전극이 연결되고 제2 트랜지스터(T2)의 타단 전극 및 구동 트랜지스터(D-TFT)의 일단 전극이 공통으로 연결된 제2 노드에 일단 전극이 연결되고 제1 전원 공급 배선에 타단 전극이 연결된다.

제4 트랜지스터(T4)는 발광신호라인(EM)에 게이트 전극이 연결되고 구동 트랜지스터(D-TFT)의 타단 전극에 일단 전극이 연결되고 유기 발광 다이오드(EL)의 제1 구동전극(231)에 타단 전극이 연결된다.

제5 트랜지스터는 초기화전압라인(VINI)을 통해 전달되는 초기화전압을 구동 트랜지스터(D-TFT)의 제1 노드에 전달하므로, 초기화 트랜지스터 일 수 있다. 제5 트랜지스터(T5)는 누설 전류 방지 등의 구동 안정성을 높이기 위해 하나 또는 두 개의 트랜지스터로 구성 될 수 있다. 제5 트랜지스터(T5)는 제n-1스캔라인(SCAN[n-1])(이전 단의 스캔라인)에 게이트 전극이 연결되고 커패시터(CST)의 타단 및 구동 트랜지스터(D-TFT)의 게이트 전극에 일단 전극이 연결되고 초기화전압라인(VINI)에 타단 전극이 연결된다.

구동 트랜지스터(D-TFT)는 제1 트랜지스터(T1)의 타단 전극, 커패시터(CST)의 타단, 제5트랜지스터(T5)의 일단 전극이 공통으로 연결된 제1 노드에 게이트 전극이 연결되고 제2 트랜지스터(T2)의 타단 전극과 제3 트랜지스터(T3)의 일단 전극이 공통으로 연결된 제2 노드에 일단 전극이 연결되고 제1 트랜지스터(T1)의 일단 전극과 제4 트랜지스터(T4)의 일단 전극이 공통으로 연결된 제3 노드에 타단 전극이 연결된다.

커패시터(CST)는 제1 전원 공급 배선과 제3 트랜지스터(T3)의 타단 전극에 일단이 연결되고 제5트랜지스터(T5)의 일단 전극, 구동 트랜지스터(D-TFT)의 게이트 전극 및 제1 트랜지스터(T1)의 타단 전극이 공통으로 연결된 제1 노드에 타단이 연결된다.

유기 발광 다이오드(EL)는 제4 트랜지스터(T4)의 타단 전극에 제1 구동전극(231)이 연결되고 제2 전원 공급 배선에 제2 구동전극(233)이 연결된다.

제6 트랜지스터(T6)는 제N-1스캔라인(SCAN[n-1])에 게이트 전극이 연결되고 유기 발광 다이오드(EL)의 제1 구동전극(231)에 일단 전극이 연결되고 초기화전압라인(VINI)에 타단 전극이 연결된다. 제6 트랜지스터(T6)가 턴온되면, 유기 발광 다이오드(EL)의 제1 구동전극(231)은 초기화전압라인(VINI)을 통해 전달되는 초기화전압에 의해 초기화된다.

또한, 트랜지스터(TFT)의 일단 전극은 소스 전극일 수 있고, 타단 전극은 드레인 전극일 수 있으나, 이에 한정되지 않는다. 예를 들면, 일단 전극은 드레인 전극일 수 있고, 타단 전극은 소스 전극일 수 있다. 또한, 제1 구동전극(231)은 애노드 전극일 수 있고, 제2 구동전극(233)은 캐소드 전극일 수 있으나, 이에 한정되지 않는다. 예를 들면, 제1 구동전극(231)은 캐소드 전극일 수 있고, 제2 구동전극(233)은 애노드 전극일 수 있다.

유기 발광 다이오드(EL)의 제2 구동전극(233)에 터치회로가 연결될 수 있다. 터치회로는 제2 구동전극(233)을 구성하는 제1 터치전극(233T)에 터치구동신호(TDS)를 인가하고, 제2 터치전극(233R)을 통해 터치센싱신호(TSS)를 전달 받음으로써 터치여부를 감지할 수 있다.

화소 회로를 구성하는 트랜지스터 및 커패시터 등의 회로 소자의 종류 및 개수는, 도 3에 도시 된 형태에 한정되지 않고, 제공 기능 및 설계 방식 등에 따라 다양하게 구성할 수 있다.

도 5는 본 명세서의 실시예에 따른 표시 장치를 구동하는 타이밍도이다.

동기신호(Vsync)신호는 하이 상태와 로우 상태를 반복할 수 있다. 동기신호(Vsync)신호가 하이 상태에서 표시 장치(1)는 제1 구간으로 동작하고, 동기신호(Vsync)신호가 로우 상태에서 표시 장치(1)는 제2 구간으로 동작할 수 있다.

도 5를 참조하면, 한 프레임 기간은 동기신호(Vsync)신호가 로우상태인 제1 구간(T1)과 동기신호(Vsync)신호가 하이 상태인 제2 구간(T2)으로 구분될 수 있다. 하지만, 이에 한정되는 것은 아니다. 제1 구간(T1)과 제2 구간(T2)은 서로 다른 길이를 갖는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 또한, 제1 구간(T1) 또는 제2 구간(T2)은 수직 블랭크 기간을 포함할 수 있다. 수직 블랭크 기간은 수직 동기신호가 입력되는 기간일 수 있고 한 프레임과 다음 프레임 사이의 기간일 수 있다. 또한, 제1 구간(T1) 또는 제2 구간(T2)은 수평 블랭크 기간을 포함할 수 있다. 수평 블랭크 기간은 수평 동기신호가 입력되는 기간일 수 있다.

제1 구간(T1)은 화소 회로 구동을 위해, 화소 회로의 각 노드를 초기화 하거나, 구동 트랜지스터(D-TFT)를 포함한 트랜지스터(TFT)와 유기 발광 다이오드(EL)의 문턱 전압을 센싱 동작을 수행할 수 있다. 이를 위해, 도 4에 도시된 부화소(SP)은 제1 구간(T1)에서 데이터라인(DL)과 게이트라인(GL)에 각각 데이터신호와 게이트신호가 전달될 수 있다. 제1 구간(T1)에서 유기 발광 다이오드(EL)는 발광하지 않을 수 있다.

또한, 제1 구간(T1)에서 제1 전원(ELVDD)과 제2 전원(ELVSS)은 소정의 직류전압으로 공급될 수 있다. 제1 전원(ELVDD)의 전압레벨이 제2 전원(ELVSS)의 전압레벨보다 높을 수 있다. 예를 들면, 제1 전원(ELVDD)의 전압레벨은 24V이고 제2 전원(ELVSS)의 전압레벨은 0V 일 수 있다. 하지만, 이에 한정되는 것은 아니다.

제2 구간(T2)은 제1 구간(T1)에서 센싱 된 구동 트랜지스터(D-TFT)를 포함한 트랜지스터(TFT)와 유기 발광 다이오드(EL)의 문턱 전압을 보상하여 구동할 수 있다. 이에 따라, 도 4에 도시된 부화소(SP)은 데이터신호에 대응하여 전류를 유기 발광 다이오드(EL)로 공급하고 유기 발광 다이오드(EL)는 전류에 대응하여 빛을 발광할 수 있다.

동시에, 제2 구간(T2)에서 유기 발광 다이오드(EL)의 제2 구동전극(233)의 제1 터치전극(233T)에는 터치구동신호(TDS)에 대응하는 전압이 전달될 수 있다. 터치구동신호(TDS)는 복수의 펄스를 포함할 수 있다.

도 5를 참조하면, 제1 구간(T1)에서 센싱 된 구동 트랜지스터(D-TFT)를 포함한 트랜지스터(TFT)와 유기 발광 다이오드(EL)의 문턱 전압을 보상하도록 제1 전원(ELVDD)과 데이터신호의 전압 값(Vdata)를 조정함으로써, 화소 회로에 흐르는 전류를 유지하여 유기 발광 다이오드(EL)를 발광시킨다.

예를 들면, 제1 전원(ELVDD)는 구동 트랜지스터(D-TFT) 또는 EM 트랜지스터로 동작하는 제4 트랜지스터(T4)의 문턱전압보다 낮은 전압 레벨 단위로 스윙 함으로써, 유기 발광 다이오드(EL)가 발광하는 디스플레이 구동과 동시에 터치 센싱 구동을 할 수 있다. 다만, 구동 트랜지스터(D-TFT) 또는 EM 트랜지스터로 동작하는 제4 트랜지스터(T4)의 문턱전압보다 낮은 전압 레벨 단위로 스윙하는 것에 한정되는 것은 아니고, 동일한 진폭으로 스윙함으로써, 전위 차가 발생하지 않도록 로드저감신호(Load free driving) 신호가 인가 될 수 있다.

또한, 게이트라인(GL)과 데이터라인(DL), 초기화전압라인(VINI)에도 터치구동신호(TDS)와 동기 되는 로드저감신호(Load free driving) 신호가 전달될 수 있다. 초기화전압과 데이터전압은 고 임피던스를 갖을 수 있으므로, 터치 센싱 구동을 하는 제2 구간(T2)에서 로드저감신호가 인가되지 않고, 플로팅 상태일 수 있다.

제2 구간(T2)에서 제1 전원(ELVDD)을 제1 터치전극(233T)에 인가 되는 터치구동신호(TDS)와 연동하여, 터치구동신호(TDS)에 동기 되는 로드저감신호(Load free driving) 신호가 전달 될 수 있다. 로드저감신호는 디스플레이 구동과 터치 구동 시의 제1전원(ELVDD) 및 데이터전압 등의 전원 간 커플링에 의한 노이즈를 저감하도록 터치구동신호(TDS)에 동기화 된 신호이다.

로드저감신호가 전달되지 않는 경우 터치구동신호(TDS)이 전달되는 제2 구동전극(233)의 전압레벨은 전원 공급 배선, 게이트라인(GL)과 데이터라인(DL)에 충전된 전압의 전압레벨과 차이가 있어 제2 구동전극(233)과 전원 공급 배선, 게이트라인(GL)과 데이터라인(DL) 사이에 정전용량이 발생하게 될 수 있다. 이로 인해, 표시 장치(1)의 소비전력이 증가하게 될 수 있다. 하지만, 터치구동신호(TDS)와 동기 되는 로드저감신호를 전원 공급 배선, 게이트라인(GL)과 데이터라인(DL)에 인가하게 되면, 상기와 같은 정전용량이 발생하지 않아 표시 장치(1)의 소비전력을 줄일 수 있다. 표시 패널(10)에서 로드저감신호가 인가되는 라인은 전원 공급 배선, 게이트라인(GL)과 데이터라인(DL)에 한정되는 것은 아니다.

로드저감신호 및 터치구동신호(TDS)는 서로 동기 된 신호이며, 동일한 주파수로 구성될 수 있다. 또한, 제1 전원(ELVDD)에는 터치구동신호(TDS)와 동기된 로드저감신호(Load free driving) 가 전달될 수 있다.

유기 발광 다이오드(EL)가 발광하는 제2 구간(T2)에서 터치 센싱 구동을 함으로써, 휘도 저하 또는 무라 등의 불량을 최소화 할 수 있다. 또한, 터치 센싱 구동 시 터치전극으로 이용되는 제2 구동전극(233)에 걸리는 부하를 최소화하여 터치 성능을 향상 할 수 있다.

도 6은 본 명세서의 다른 실시예에 따른 표시 장치에서, 도 2의 A 영역을 확대한 단면도이다.

도 6은 도 2 및 도 3의 표시 장치(1)에서 제2 구동전극(233)에 포함된 제1 터치전극(233T)와 제2 터치전극(233R)의 구성만이 상이하므로, 동일한 구성에 대해서는 생략하기로 한다.

도 6을 참조하면, 터치 센서는 송신부(Tx)와 수신부(Rx)를 포함하는 뮤추얼 방식으로 형성될 수 있다. 제1 터치전극(233T) 및 제2 터치전극(233R)은 동일층에 위치 할 수 있다.

터치 센서의 제1 터치전극(233T)은 뱅크층(240)에 형성된 제1 도전 배선 컨택홀(233H)을 통해 제1 도전 배선(231M)과 전기적으로 연결 될 수 있고, 제2 터치전극(233R)은 제2 도전 배선(233M)과 전기적으로 연결 될 수 있다.

제2 도전 배선(233M)은 제1 터치 절연층(250) 상에 형성 될 수 있고, 제1 터치 절연층(250)은 제1 터치전극(233T)과 제2 터치전극(233R)의 상면과 측면을 덮도록 형성 될 수 있다.

제1 도전 배선(231M)은 제1 터치전극(233T)과 중첩 할 수 있고, 제1 도전 배선(231M)은 제2 터치전극(233R)과 중첩 할 수 있다. 또한, 제2 도전 배선(233M)은 제1 터치전극(233T)과 중첩 할 수 있고, 제2 도전 배선(233M)은 제2 터치전극(233R)과 중첩 할 수 있다.

제2 터치전극(233R)이 비표시 영역(NAA)에서 제2 전원 공급 배선과 전기적으로 연결 되는 대신, 제2 도전 배선(233M)으로 연결 됨으로써, 터치센싱신호(TSS)를 터치회로에 빠르고 왜곡 없이 전달할 수 있다.

도 7은 본 명세서의 또 다른 실시예에 따른 표시 장치에서, 도 2의 A 영역을 확대한 단면도이다.

도 7은 도 2 및 도 3의 표시 장치(1)에서 제2 구동전극(233)에 포함된 제1 터치전극(233T)와 제2 터치전극(233R)의 구성만이 상이하므로, 동일한 구성에 대해서는 생략하기로 한다.

도 7을 참조하면, 터치 센서는 송신부(Tx)와 수신부(Rx)를 포함하는 뮤추얼 방식으로 형성될 수 있다. 제1 터치전극(233T) 및 제2 터치전극(233R)은 서로 다른 층에 위치 할 수 있다.

제2 터치전극(233R)은 제1 터치 절연층(250) 상에 형성 될 수 있고, 제1 터치 절연층(250)은 제1 터치전극(233T) 의 상면과 측면을 덮도록 형성 될 수 있다.

터치 센서는 동일 채널의 분리 된 제1 터치전극(233T) 간의 사이에 제2 터치전극(233R)이 위치하여, 제1 터치전극(233T)과 제2 터치전극(233R)이 서로 교번하여 형성 될 수 있다. 또한, 제1 터치전극(233T)는 제2 터치전극(233R)과 서로 전기적으로 절연 될 수 있고, 제2 터치전극(233R)은 제1 터치전극(233T)과 중첩 할 수 있다.

제1 터치전극(233T)과 제2 터치전극(233R)이 서로 다른 층에서 형성 됨으로써, 수평 방향뿐만 아니라 수직 방향에서도 커패시턴스를 형성함으로써, 터치 센싱 구동의 성능이 보다 향상 될 수 있다.

도 8은 본 명세서의 또 다른 실시예에 따른 표시 장치에서, 도 2의 A 영역을 확대한 단면도이다.

도 8은 도 2 및 도 3의 표시 장치(1)에서 제2 구동전극(233)에 포함된 제1 터치전극(233T)와 제2 터치전극(233R)의 구성만이 상이하므로, 동일한 구성에 대해서는 생략하기로 한다.

도 8을 참조하면, 터치 센서는 송신부(Tx)와 수신부(Rx)를 포함하는 뮤추얼 방식으로 형성될 수 있다. 제1 터치전극(233T) 및 제2 터치전극(233R)은 서로 다른 층에 위치 할 수 있다.

제2 도전 배선(233M)은 제2 터치 절연층(255) 상에 형성 될 수 있고, 제2 터치 절연층(255)은 제2 터치전극(233R)의 상면과 측면을 덮도록 형성 될 수 있다.

제1 터치전극(233T)과 제2 터치전극(233R)이 서로 다른 층에서 형성 됨으로써, 수평 방향뿐만 아니라 수직 방향에서도 커패시턴스를 형성함으로써, 터치 센싱 구동의 성능이 보다 향상 될 수 있다. 또한, 제2 터치전극(233R)이 비표시 영역(NAA)에서 제2 전원 공급 배선과 전기적으로 연결 되는 대신, 제2 도전 배선(233M)으로 연결 됨으로써, 터치센싱신호(TSS)를 터치회로에 빠르고 왜곡 없이 전달할 수 있다.

본 명세서의 실시예에 따른 표시 장치는 아래와 같이 설명될 수 있다.

본 명세서의 실시예에 따른 표시 장치는, 표시 영역과 비표시 영역을 갖는 기판, 기판 상에 배치되는 중간층, 중간층 상에 배치되는 제1 구동전극과 제1 도전 배선, 표시 영역에서 비표시 영역까지 연장되고, 적어도 제1 구동전극과 제1 도전 배선 일부를 노출하도록 중간층 상에 배치되는 뱅크층, 제1 구동전극 상에 배치 되고, 뱅크층과 동일층에 배치 되는 발광층, 뱅크층과 발광층 상에 배치되고, 적어도 둘 이상으로 분리되어, 제1 도전 배선과 전기적으로 연결되는 제2 구동전극 및 제2 구동전극 상에서 표시 영역과 비표시 영역 모두 덮도록 배치되는 봉지층을 포함하는 표시 장치를 제공할 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제2 구동전극은, 제1 도전 배선과 전기적으로 연결되는 제1 터치전극 및 제1 터치전극과 전기적으로 절연된 제2 터치전극을 포함 할 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제1 터치전극과 제2 터치전극은 동일 층에 배치 될 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제1 터치전극과 제2 터치전극 상에 배치되는 제1 터치절연층 및 제1 터치절연층 상에 배치되는 제2 도전 배선을 더 포함하고, 제2 터치전극은 제2 도전 배선과 전기적으로 연결 될 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제1 터치전극과 제2 터치전극은 서로 다른 층에 배치되고, 상기 제1 터치전극과 제2 터치전극 사이에 제1 터치절연층이 배치 될 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 2 터치 전극 상에 배치되는 제2 터치절연층 및 제2 터치절연층 상에 배치되는 제2 도전 배선을 더 포함하고, 제2 터치전극은 제2 도전 배선과 전기적으로 연결 될 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제1 터치전극은 터치구동신호를 인가 받고, 제2 터치전극은 터치센싱신호를 인가 받을 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제1 터치전극은 제1 도전 배선을 통해 터치구동신호를 인가 받고, 제2 터치전극은 제2 도전 배선을 통해 터치센싱신호를 인가 받을 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제1 터치전극은 제1 도전 배선을 통해 터치구동신호를 인가 받고, 상기 제2 터치전극은 비표시 영역에서 전원 공급 배선과 전기적으로 연결되어 터치센싱신호를 인가 받을 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제2 터치전극은, 디스플레이 모드일 때, 제1 터치전극과 동일한 전압을 인가 받고, 터치 모드일 때, 제1 터치전극과 서로 다른 전압을 인가 받을 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 봉지층은 제2 구동전극의 상면과 측면을 덮도록 배치 될 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 봉지층은 제1 터치전극과 제2 터치전극 사이를 채우도록 배치 될 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 발광층은, 상기 뱅크층과 동일 높이로 형성 될 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제1 도전 배선은, 제1 구간에서 제1 전원이 인가 되고, 제2 구간에서 터치구동신호가 인가 될 수 있다.

본 명세서의 실시예에 따른 표시 장치는, 게이트라인, 데이터라인 및 전원라인으로 구성되는 복수의 화소를 포함하는 표시 패널 및 디스플레이 모드로 구동 시 표시 패널에 영상을 표시하도록 제어하고, 터치 모드로 구동 시 표시 패널 상의 터치 위치를 감지하도록 동작하는 컨트롤러를 포함하고, 디스플레이 모드는 동기신호에 따라 화소를 초기화 및 센싱하는 제1 구간과 화소를 발광시키는 제2 구간으로 구분하여 동작하고, 터치 모드는 제2 구간에 활성화 되고, 제2 구간 동안 게이트라인, 데이터라인 및 전원라인에 동일한 주파수의 펄스가 인가되는 표시 장치를 제공할 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제1 구간은 수평 또는 수직 블랭크 구간을 포함 할 수 있다.

본 명세서의 실시예에 따른 표시 장치에서 제2 구간은 수평 또는 수직 블랭크 구간을 포함 할 수 있다.

이상에서의 설명 및 첨부된 도면은 본 명세서의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 명세서의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 본 명세서의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

1: 터치표시장치
10: 표시패널
20: 데이터 구동부
30: 게이트 구동부
40: 컨트롤러
50: 터치 센서

Claims

표시 영역과 비표시 영역을 갖는 기판;
상기 기판 상에 배치되는 중간층;
상기 중간층 상에 배치되는 제1 구동전극과 제1 도전 배선;
상기 표시 영역에서 상기 비표시 영역까지 연장되고, 적어도 상기 제1 구동전극과 상기 제1 도전 배선 일부를 노출하도록 상기 중간층 상에 배치되는 뱅크층;
상기 제1 구동전극 상에 배치 되고,, 상기 뱅크층과 동일층에 배치 되는 발광층;
상기 뱅크층과 상기 발광층 상에 배치되고, 적어도 둘 이상으로 분리되어, 상기 제1 도전 배선과 전기적으로 연결되는 제2 구동전극; 및
상기 제2 구동전극 상에서 상기 표시 영역과 상기 비표시 영역 모두 덮도록 배치되는 봉지층을 포함하는 표시 장치.
제 1 항에 있어서,
상기 제2 구동전극은,
상기 제1 도전 배선과 전기적으로 연결되는 제1 터치전극; 및
상기 제1 터치전극과 전기적으로 절연된 제2 터치전극;을 포함하는 표시 장치.
제2항에 있어서,
상기 제1 터치전극과 상기 제2 터치전극은 동일 층에 배치되는 표시 장치.
제3항에 있어서,
상기 제1 터치전극과 상기 제2 터치전극 상에 배치되는 제1 터치절연층; 및
상기 제1 터치절연층 상에 배치되는 제2 도전 배선;을 더 포함하고,
상기 제2 터치전극은 상기 제2 도전 배선과 전기적으로 연결되는 표시 장치.
제2항에 있어서,
상기 제1 터치전극과 상기 제2 터치전극은 서로 다른 층에 배치되고, 상기 제1 터치전극과 상기 제2 터치전극 사이에 제1 터치절연층이 배치되는 표시 장치.
제5항에 있어서,
상기 제2 터치전극 상에 배치되는 제2 터치절연층; 및
상기 제2 터치절연층 상에 배치되는 제2 도전 배선;을 더 포함하고,
상기 제2 터치전극은 상기 제2 도전 배선과 전기적으로 연결되는 표시 장치.
제2항에 있어서,
상기 제1 터치전극은 터치구동신호를 인가 받고, 상기 제2 터치전극은 터치센싱신호를 인가 받는 표시 장치.
제7항에 있어서,
상기 제1 터치전극은 제1 도전 배선을 통해 터치구동신호를 인가 받고, 상기 제2 터치전극은 제2 도전 배선을 통해 터치센싱신호를 인가 받는 표시 장치.
제7항에 있어서,
상기 제1 터치전극은 제1 도전 배선을 통해 터치구동신호를 인가 받고, 상기 제2 터치전극은 비표시 영역에서 전원 공급 배선과 전기적으로 연결되어 터치센싱신호를 인가 받는 표시 장치.
제2항에 있어서,
상기 제2 터치전극은,
디스플레이 모드일 때, 상기 제1 터치전극과 동일한 전압을 인가받고,
터치 모드일 때, 상기 제1 터치전극과 서로 다른 전압을 인가받 표시 장치.
제1항에 있어서,
상기 봉지층은 상기 제2 구동전극의 상면과 측면을 덮도록 배치되는 표시 장치.
제3항에 있어서,
상기 봉지층은 상기 제1 터치전극과 상기 제2 터치전극 사이를 채우도록 배치되는 표시 장치.
제 1 항에 있어서,
상기 발광층은, 상기 뱅크층과 동일 높이로 형성 되는, 표시 장치.
제 1 항에 있어서,
상기 제1 도전 배선은,
제1 구간에서 제1 전원이 인가 되고,
제2 구간에서 터치구동신호가 인가 되는 표시 장치.
게이트라인, 데이터라인 및 전원라인으로 구성되는 복수의 화소를 포함하는 표시 패널; 및
디스플레이 모드로 구동 시 상기 표시 패널에 영상을 표시하도록 제어하고, 터치 모드로 구동 시 상기 표시 패널 상의 터치 위치를 감지하도록 동작하는 컨트롤러;를 포함하고,
상기 디스플레이 모드는 동기신호에 따라 상기 화소를 초기화 및 센싱하는 제1 구간과 상기 화소를 발광시키는 제2 구간으로 구분하여 동작하고,
상기 터치 모드는 상기 제2 구간에 활성화 되고,
상기 제2 구간 동안 상기 게이트라인, 상기 데이터라인 및 상기 전원라인에 동일한 주파수의 펄스가 인가되는, 표시 장치.
제15항에 있어서,
상기 제1 구간은 수평 또는 수직 블랭크 구간을 포함하는, 표시 장치.
제15항에 있어서,
상기 제2 구간은 수평 또는 수직 블랭크 구간을 포함하는, 표시 장치.