KR20230030130A - 화소, 표시 장치 및 표시 장치의 구동 방법 - Google Patents

화소, 표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20230030130A
KR20230030130A KR1020210111960A KR20210111960A KR20230030130A KR 20230030130 A KR20230030130 A KR 20230030130A KR 1020210111960 A KR1020210111960 A KR 1020210111960A KR 20210111960 A KR20210111960 A KR 20210111960A KR 20230030130 A KR20230030130 A KR 20230030130A
Authority
KR
South Korea
Prior art keywords
terminal
transistor
gate
compensation
voltage
Prior art date
Application number
KR1020210111960A
Other languages
English (en)
Inventor
김한빛
강태욱
김두나
김상섭
오윤정
이도경
주재환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210111960A priority Critical patent/KR20230030130A/ko
Priority to US17/741,833 priority patent/US11810511B2/en
Priority to CN202210997711.5A priority patent/CN115719582A/zh
Publication of KR20230030130A publication Critical patent/KR20230030130A/ko
Priority to US18/376,160 priority patent/US20240029655A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Abstract

화소는 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자, 구동 전류를 생성하고, 제1 전원 전압이 인가되는 제1 단자, 유기 발광 소자의 상기 제1 단자와 전기적으로 연결되는 제2 단자 및 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터, 구동 트랜지스터의 게이트 단자와 구동 트랜지스터의 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터, 제1 전원 전압이 인가되는 제1 전극 및 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 전극을 포함하는 제1 커패시터 및 보상 전압이 인가되는 제1 단자, 제2 전극과 제1 노드 사이에 연결되는 제2 단자 및 보상 게이트 신호가 인가되는 게이트 단자를 포함하는 보상 트랜지스터를 포함할 수 있다.

Description

화소, 표시 장치 및 표시 장치의 구동 방법{PIXEL, DISPLAY DEVICE, AND METHOD OF OPERATING DISPLAY DEVICE}
본 발명은 화소, 표시 장치 및 표시 장치의 구동 방법에 관한 것이다. 보다 상세하게는, 본 발명은 화소, 화소를 포함하는 표시 장치 및 화소를 포함하는 표시 장치의 구동 방법에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로써 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치, 유기 발광 표시 장치, 퀀텀닷 표시 장치 등이 있다.
유기 발광 표시 장치 또는 퀀텀닷 표시 장치에 포함되는 배터리의 효율을 증가시키기 위해 상기 표시 장치에 포함된 화소들의 전력 소모를 감소시키는 것이 필요하다. 최근, 상기 화소들의 전력 소모를 감소시키기 위하여, 상기 화소들이 정지 영상을 표시할 때 상기 화소들을 구동하는 구동 주파수를 감소시키는 저주파 구동 기술이 개발되고 있다.
다만, 상기 화소들이 데이터 신호들에 기초하여 영상을 표시하는 동안, 상기 화소들에 포함된 트랜지스터들이 누설 전류 등에 의해 상기 데이터 신호들이 왜곡되고, 상기 표시 장치의 영상 품질이 저하되는 문제가 발생될 수 있다.
본 발명의 일 목적은 화소를 제공하는 것이다.
본 발명의 다른 목적은 화소를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 화소를 포함하는 표시 장치의 구동 방법을 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 화소는 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자, 구동 전류를 생성하고, 제1 전원 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 전기적으로 연결되는 제2 단자 및 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터, 상기 구동 트랜지스터의 상기 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 전극을 포함하는 제1 커패시터 및 보상 전압이 인가되는 제1 단자, 상기 제2 전극과 상기 제1 노드 사이에 연결되는 제2 단자 및 보상 게이트 신호가 인가되는 게이트 단자를 포함하는 보상 트랜지스터를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 보상 전압의 전압 레벨은 계조에 따라 가변될 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 서브 트랜지스터와 상기 초기화 전압이 제공되는 초기화 전압 배선 사이에 연결되고, 직렬로 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하는 제2 듀얼 게이트 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 전원 전압이 인가되는 제3 전극 및 상기 제3 및 제4 서브 트랜지스터들을 연결시키는 제2 노드와 연결되는 제4 전극을 포함하는 제2 커패시터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 보상 트랜지스터의 상기 제2 단자는 상기 제4 전극과 상기 제2 노드 사이에 더 연결되고, 상기 제1 노드 및 상기 제2 노드에 계조에 따라 전압 레벨이 가변되는 상기 보상 전압을 제공할 수 있다.
예시적인 실시예들에 있어서, 상기 화소가 제1 주파수로 구동하는 경우, 상기 보상 트랜지스터는 상기 보상 게이트 신호에 응답하여 상기 제1 및 제2 노드에 상기 보상 전압을 제공하고, 상기 보상 트랜지스터는 상기 제1 노드에서의 누설 전류와 상기 제2 노드에서의 누설 전류의 편차를 줄여줄 수 있다.
예시적인 실시예들에 있어서, 상기 화소가 제2 주파수로 구동하는 경우, 상기 보상 트랜지스터는 턴-오프될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 주파수는 0Hz보다 크고 60Hz보다 작고, 상기 제2 주파수는 60Hz보다 크거나 같고 240Hz보다 작거나 같을 수 있다.
예시적인 실시예들에 있어서, 상기 제1 듀얼 게이트 트랜지스터는 게이트 신호에 응답하여 상기 구동 트랜지스터를 다이오드 연결시킬 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 전원 전압이 인가되는 제1 단자 및 상기 구동 트랜지스터의 게이트 단자와 연결되는 제2 단자를 포함하는 스토리지 커패시터 및 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제1 단자, 데이터 신호가 인가되는 제2 단자 및 게이트 신호가 인가되는 게이트 단자를 포함하는 제1 스위칭 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 전원 전압이 제공되는 제1 전원 전압 배선과 연결되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 에미션 신호가 인가되는 게이트 단자를 포함하는 제2 스위칭 트랜지스터 및 상기 구동 트랜지스터의 상기 제2 단자와 연결되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 에미션 신호가 인가되는 게이트 단자를 포함하는 제3 스위칭 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 초기화 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자에 연결되는 제2 단자 및 애노드 초기화 신호가 인가되는 게이트 전극을 포함하는 제4 스위칭 트랜지스터를 더 포함할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 표시 장치는 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자, 구동 전류를 생성하고, 제1 전원 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 전기적으로 연결되는 제2 단자 및 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터, 상기 구동 트랜지스터의 상기 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터, 상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 전극을 포함하는 제1 커패시터 및 보상 전압이 인가되는 제1 단자, 상기 제2 전극과 상기 제1 노드 사이에 연결되는 제2 단자 및 보상 게이트 신호가 인가되는 게이트 단자를 포함하는 보상 트랜지스터를 포함하는 화소들을 포함하는 표시 패널, 입력 영상 데이터에 상응하는 데이터 전압을 생성하고, 상기 데이터 전압을 상기 화소들에 공급하는 데이터 드라이버 및 상기 데이터 드라이버로부터 계조 데이터를 수신하여 상기 보상 전압을 생성하는 보상 드라이버를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 보상 드라이버는 계조에 따라 상기 제1 노드에서의 누설 전류와 상기 제2 노드에서의 누설 전류의 편차를 줄여주는 상기 보상 전압 데이터들이 저장된 메모리, 상기 계조 데이터를 수신하여 상기 계조에 대응되는 보상 전압을 매칭하는 연산부 및 상기 보상 전압 및 상기 보상 게이트 신호를 생성하는 신호 생성부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 연산부는 상기 입력 영상 데이터를 수신하여 상기 화소가 제1 주파수로 구동하는 경우, 상기 보상 트랜지스터에 상기 보상 게이트 신호 및 상기 보상 전압을 제공할 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 서브 트랜지스터와 상기 초기화 전압이 제공되는 초기화 전압 배선 사이에 연결되고, 직렬로 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하는 제2 듀얼 게이트 트랜지스터 및 상기 제1 전원 전압이 인가되는 제3 전극 및 상기 제3 및 제4 서브 트랜지스터들을 연결시키는 제2 노드와 연결되는 제4 전극을 포함하는 제2 커패시터를 더 포함하고, 상기 보상 트랜지스터의 상기 제2 단자는 상기 제4 전극과 상기 제2 노드 사이에 더 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 화소는 상기 제1 전원 전압이 인가되는 제1 단자 및 상기 구동 트랜지스터의 게이트 단자와 연결되는 제2 단자를 포함하는 스토리지 커패시터, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제1 단자, 데이터 신호가 인가되는 제2 단자 및 게이트 신호가 인가되는 게이트 단자를 포함하는 제1 스위칭 트랜지스터, 상기 제1 전원 전압이 제공되는 제1 전원 전압 배선과 연결되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 에미션 신호가 인가되는 게이트 단자를 포함하는 제2 스위칭 트랜지스터, 상기 구동 트랜지스터의 상기 제2 단자와 연결되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 에미션 신호가 인가되는 게이트 단자를 포함하는 제3 스위칭 트랜지스터 및 상기 초기화 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자에 연결되는 제2 단자 및 애노드 초기화 신호가 인가되는 게이트 전극을 포함하는 제4 스위칭 트랜지스터를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치는 게이트 신호를 생성하여 상기 게이트 신호를 상기 화소들에 공급하는 게이트 드라이버, 에미션 신호를 생성하여 상기 에미션 신호를 상기 화소들에 공급하는 에미션 드라이버, 상기 제1 전원 전압, 상기 초기화 전압 및 제2 전원 전압을 생성하여, 상기 제1 전원 전압, 상기 초기화 전압 및 상기 제2 전원 전압을 상기 화소들에 제공하는 전원부 및 상기 입력 영상 데이터를 생성하고, 상기 데이터 드라이버에 상기 입력 영상 데이터를 제공하는 컨트롤러를 더 포함할 수 있다.
전술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예 예시적인 실시예들에 따른 표시 장치의 구동 방법은 데이터 드라이버로부터 계조 데이터를 수신하는 단계, 제1 듀얼 게이트 트랜지스터 및 제2 듀얼 게이트 트랜지스터 각각의 양단에 걸리는 전압을 낮춰주기 위해 메모리에 저장된 보상 전압 데이터들 중 계조에 따라 가변하는 보상 전압을 매칭하는 단계, 보상 게이트 신호 및 보상 전압을 생성하는 단계 및 상기 보상 게이트 신호 및 상기 보상 전압을 화소에 제공하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 표시 장치의 구동 방법은 상기 데이터 드라이버로부터 상기 계조 데이터를 수신하는 단계 이전에, 컨트롤러로부터 구동 주파수 데이터를 수신하는 단계 및 구동 주파수가 제1 주파수 구동 또는 제2 주파수 구동인지 여부를 확인하는 단계를 더 포함하고, 상기 구동 주파수가 상기 제1 주파수인 경우, 상기 데이터 드라이버로부터 상기 계조 데이터를 수신하고, 상기 구동 주파수가 제2 주파수인 경우, 상기 데이터 드라이버로부터 상기 계조 데이터를 수신하지 않을 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 모든 계조에 대응되는 보상 전압 데이터들이 저장된 메모리, 보상 전압 데이터들 중 계조 데이터에 대응되는 보상 전압을 매칭하는 연산부 및 보상 게이트 신호 및 보상 전압을 생성하는 신호 생성부를 포함하는 보상 드라이버, 제1 및 제2 커패시터들 및 보상 게이트 신호 및 보상 전압이 인가되는 제8 트랜지스터를 포함함으로써, 모든 계조에서 제3 트랜지스터 및 제4 트랜지스터 각각의 양단에 걸리는 전압차를 줄일 수 있고, 제1 누설 전류와 제2 누설 전류의 편차도 줄일 수 있다. 이에 따라, 표시 장치에서 발생될 수 있는 플리커 현상이 현저히 줄어들 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치의 구동 방법은 저주파수 구동에서만 수행될 수 있고, 모든 계조에서 제3 트랜지스터 및 제4 트랜지스터 각각의 양단에 걸리는 전압차를 줄일 수 있으며, 제1 누설 전류와 제2 누설 전류의 편차도 줄일 수 있다. 이에 따라, 표시 장치에서 발생될 수 있는 플리커 현상이 현저히 줄어들 수 있다.
다만, 본 발명의 효과가 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 보상 드라이버를 나타내는 블록도이다.
도 3은 도 1에 포함된 화소를 나타내는 회로도이다.
도 4는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 7은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 8은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 9는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 10은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 화소, 표시 장치들 및 표시 장치의 구동 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 도 1의 표시 장치에 포함된 보상 드라이버를 나타내는 블록도이다.
도 1 및 2를 참조하면, 표시 장치(100)는 복수의 화소들(PX)을 포함하는 표시 패널(110), 컨트롤러(150), 데이터 드라이버(120), 게이트 드라이버(140), 에미션 드라이버(190), 전원부(160), 감마 기준 전압 생성부(180), 보상 드라이버(130) 등을 포함할 수 있다. 여기서, 보상 드라이버(130)는 연산부(131), 메모리(132) 및 신호 생성부(133)를 포함할 수 있다.
표시 패널(110)은 복수의 데이터 배선들(DL), 복수의 게이트 배선들(GL), 복수의 에미션 배선들(EML), 복수의 제1 전원 배선들(ELVDDL), 복수의 제2 전원 배선들(ELVSSL), 복수의 초기화 전원 배선들(VINTL), 보상 게이트 배선들(GNL), 보상 전압 배선들(MINTL) 및 상기 배선들과 연결된 복수의 화소들(PX)을 포함할 수 있다.
예시적인 실시예들에 있어서, 각 화소(PX)는 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터 및 발광 소자를 포함하고, 표시 패널(110)은 발광 표시 패널일 수 있다. 다른 예시적인 실시예들에서, 표시 패널(110)은 퀀텀닷 표시 장치(quantum dot display device QDD)의 표시 패널, 액정 표시 장치(liquid crystal display device LCD)의 표시 패널, 전계 방출 표시 장치(field emission display device FED)의 표시 패널, 플라즈마 표시 장치(plasma display device PDP)의 표시 패널 또는 전기 영동 표시 장치(electrophoretic display device EPD)의 표시 패널을 포함할 수도 있다.
컨트롤러(예를 들어, 타이밍 컨트롤러(timing controller T-CON))(150)는 외부의 호스트 프로세서(예를 들어, 어플리케이션 프로세서(application processor AP), 그래픽 처리부(graphic processing unit GPU) 또는 그래픽 카드(graphic card))로부터 영상 데이터(IMG) 및 입력 제어 신호(CON)를 제공받을 수 있다. 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함하는 RGB 영상 데이터일 수 있다. 또한, 영상 데이터(IMG)는 구동 주파수의 정보를 포함할 수 있다. 제어 신호(CON)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다.
컨트롤러(150)는 외부의 호스트 프로세서로부터 공급되는 영상 데이터(IMG)에 화질을 보정하는 알고리즘(예를 들어, 동적 커패시턴스 보상(dynamic capacitance compensation DCC) 등)을 적용하여 영상 데이터(IMG)를 입력 영상 데이터(IDATA)로 변환할 수 있다. 선택적으로, 컨트롤러(150)가 화질 개선을 위한 알고리즘을 포함하지 않는 경우, 영상 데이터(IMG)가 그대로 입력 영상 데이터(IDATA)로서 출력될 수 있다. 컨트롤러(150)는 입력 영상 데이터(IDATA)를 데이터 드라이버(120)로 공급할 수 있다.
컨트롤러(150)는 입력 제어 신호(CON)에 기초하여 입력 영상 데이터(IDATA)의 구동을 제어하는 데이터 제어 신호(CTLD), 게이트 드라이버(140)의 동작을 제어하는 게이트 제어 신호(CTLS), 에미션 드라이버(190)의 동작을 제어하는 에미션 제어 신호(CTLE), 감마 기준 전압 생성부(180)의 동작을 제어하는 감마 제어 신호(CTLG) 및 보상 드라이버(130)의 동작을 제어하는 보상 제어 신호(CTLC)를 생성할 수 있다. 예를 들면, 게이트 제어 신호(CTLS)는 수직 개시 신호, 스캔 클럭 신호들 등을 포함할 수 있고, 데이터 제어 신호(CTLD)는 수평 개시 신호, 데이터 클럭 신호 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 컨트롤러(150)는 구동 주파수의 정보를 포함하는 구동 주파수 데이터(DFD)를 보상 드라이버(130)에 제공할 수 있다.
게이트 드라이버(140)는 컨트롤러(150)로부터 수신된 게이트 제어 신호(CTLS)에 기초하여 게이트 신호들(GS)을 생성할 수 있다. 게이트 드라이버(140)는 게이트 신호들(GS)을 게이트 라인들(GL)과 연결되는 화소들(PX)에 출력할 수 있다. 또한, 게이트 드라이버(140)는 게이트 초기화 신호(GI) 및 애노드 초기화 신호(GB)를 더 생성하여 화소들(PX)에 출력할 수 있다.
에미션 드라이버(190)는 컨트롤러(150)로부터 수신된 에미션 신호(CTLE)에 기초하여 에미션 신호들(EM)을 생성할 수 있다. 에미션 드라이버(190)는 에미션 신호들(EM)을 에미션 배선들(EML)과 연결되는 화소들(PX)에 출력할 수 있다.
전원부(160)는 초기화 전원 전압(VINT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 생성할 수 있고, 초기화 전원 전압 배선(VINTL), 제1 전원 전압 배선(ELVDDL) 및 제2 전원 전압 배선(ELVSSL)을 통해 초기화 전원 전압(VINT), 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 화소들(PX)에 제공할 수 있다.
감마 기준 전압 생성부(180)는 컨트롤러(150)로부터 입력 받은 감마 제어 신호(CTLG)에 기초하여 감마 기준 전압(VGREF)을 생성할 수 있다. 감마 기준 전압 생성부(180)는 감마 기준 전압(VGREF)을 데이터 드라이버(120)에 제공할 수 있다. 데이터 드라이버(120)에 제공된 감마 기준 전압(VGREF)은 각각의 입력 영상 데이터(IDATA)에 대응하는 값을 가질 수 있다. 실시예에 따라, 감마 기준 전압 생성부(180)는 데이터 드라이버(120) 또는 컨트롤러(150)와 일체로 형성될 수도 있다.
데이터 드라이버(120)는 컨트롤러(150)로부터 데이터 제어 신호(CTLD) 및 입력 영상 데이터(IDATA)를 입력 받을 수 있고, 감마 기준 전압 생성부(180)로부터 감마 기준 전압(VGREF)을 입력 받을 수 있다. 데이터 드라이버(120)는 디지털 형태의 입력 영상 데이터(IDATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환할 수 있다. 여기서, 아날로그 형태로 변경된 데이터 전압을 데이터 전압(VDATA)으로 정의한다. 데이터 드라이버(120)는 데이터 제어 신호(CTLD)에 기초하여 데이터 전압들(VDATA)을 데이터 라인들(DL)과 연결되는 화소들(PX)에 출력할 수 있다. 다른 예시적인 실시예들에 있어서, 데이터 드라이버(120) 및 컨트롤러(150)는 단일한 집적 회로로 구현될 수도 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(timing controller embedded data driver TED)로 불릴 수 있다. 예시적인 실시예들에 있어서, 데이터 전압(VDATA)에는 계조의 정보를 포함할 수 있고, 데이터 드라이버(120)는 상기 계조 정보를 포함하는 계조 데이터(GD)를 보상 드라이버(130)에 제공할 수 있다.
예를 들면, 표시 장치(100)의 휘도와 계조 데이터(GD)의 상관관계는 감마 곡선(gamma curve)에 따라 정의될 수 있다. 표시 장치(100)가 안정된 표시 품질을 유지하기 위해서 매우 정확한 감마 설정이 필요할 수 있다. 감마 설정에 오차가 발생하면, 실제 휘도와 계조 데이터(GD)에 따르는 휘도간의 편차가 발생할 수 있다. 이러한 편차를 최소화하기 위해 감마 기준 전압(VGREF)을 실시간으로 프로그래밍하는 다시점 프로그래밍(multi time programming MTP)을 수행할 수 있다. 감마 기준 전압(VGREF)이란, 휘도를 결정하는 데이터 전압(VDATA)을 생성하는 데이터 드라이버(120)에 입력되는 전압일 수 있다. 계조 데이터(GD)에 따라 데이터 드라이버(120)는 감마 기준 전압(VGREF)을 이용해 데이터 전압(VDATA)을 생성하고, 화소(PX)는 데이터 전압(VDATA)에 따라 발광할 수 있다. 즉, 상기 다시점 프로그래밍을 수행하는 과정에서 계조 데이터(GD)를 얻을 수 있다.
보상 드라이버(130)는 컨트롤러(150)로부터 보상 제어 신호(CTLC) 및 구동 주파수 데이터(DFD)를 입력 받을 수 있고, 보상 드라이버(130)는 데이터 드라이버(120)로부터 계조 데이터(GD)를 입력 받을 수 있다.
도 2에 도시된 바와 같이, 연산부(131)에 구동 주파수 데이터(DFD)가 제공될 수 있다. 연산부(131)는 구동 주파수 데이터(DFD)가 고주파수 구동인지 또는 저주파수 구동인지 판단할 수 있다. 예를 들면, 상기 저주파수는 0Hz보다 크고 60Hz보다 작은 주파수일 수 있다. 또한, 고주파수는 60Hz보다 크거나 같고, 240Hz보다 작거나 같을 수 있다. 다만, 상기 주파수 범위는 일 예시이며, 본 발명에 따른 고주파수 및 저주파수는 상기 주파수 범위에 한정되지 않는다.
예시적인 실시예들에 있어서, 연산부(131)가 구동 주파수 데이터(DFD)를 상기 저주파수 구동(예를 들어, 제1 주파수로 구동)으로 판단하는 경우, 연산부(131)에 계조 데이터(GD)가 제공될 수 있다. 이와는 달리, 연산부(131)가 구동 주파수 데이터(DFD)를 상기 고주파수 구동(예를 들어, 제2 주파수 구동)으로 판단하는 경우, 연산부(131)에 계조 데이터(GD)가 제공되지 않을 수 있고, 연산부(131)는 구동하지 않을 수 있다.
연산부(131)에 계조 데이터(GD)가 제공되는 경우, 연산부(131)는 메모리(132)에 저장된 보상 전압 데이터들 중 계조 데이터(GD)에 대응되는 보상 전압을 매칭할 수 있다. 예를 들면, 메모리(132)에는 모든 계조(예를 들어, 0 내지 255 계조)에 대응되는 보상 전압 데이터들이 저장될 수 있다. 상기 보상 전압에 대해서는 아래에서 자세히 설명하도록 한다.
신호 생성부(133)는 계조 데이터(GD)에 대응되는 상기 보상 전압을 기초하여 보상 전압(MINT)을 생성할 수 있고, 신호 생성부(133)는 보상 게이트 신호(GN)를 생성할 수 있다.
보상 드라이버(130)는 보상 제어 신호(CTLC)에 기초하여 보상 게이트 신호(GN) 및 보상 전압(MINT)을 보상 게이트 배선들(GNL), 보상 전압 배선들(MINTL)과 연결되는 화소들(PX)에 출력할 수 있다. 실시예에 따라, 보상 드라이버(130)는 데이터 드라이버(120) 또는 컨트롤러(150)와 일체로 형성될 수도 있다.
도 3은 도 1에 포함된 화소를 나타내는 회로도이다.
도 3을 참조하면, 표시 장치(100)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8), 스토리지 커패시터(CST), 제1 커패시터(CAP1), 제2 커패시터(CAP2) 등을 포함할 수 있다. 또한, 화소 회로(PC) 또는 유기 발광 소자(OLED)는 제1 전원 배선(ELVDDL), 제2 전원 배선(ELVSSL), 초기화 전원 배선(VINTL), 데이터 배선(DL), 게이트 배선(GL), 에미션 배선(EML), 보상 게이트 배선들(GNL), 보상 전압 배선들(MINTL) 등과 연결될 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제8 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7, TR8)은 스위칭 트랜지스터에 해당될 수 있다. 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8) 각각은 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 단자가 소스 단자이고 상기 제2 단자가 드레인 단자일 수 있다. 선택적으로, 상기 제1 단자가 드레인 단자일 수 있고, 상기 제2 단자가 소스 단자일 수도 있다.
유기 발광 소자(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 유기 발광 소자(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 소자(OLED)의 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있고, 유기 발광 소자(OLED)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 예를 들면, 유기 발광 소자(OLED)의 제1 단자는 애노드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 캐소드 단자일 수 있다. 선택적으로, 유기 발광 소자(OLED)의 제1 단자는 캐소드 단자이고, 유기 발광 소자(OLED)의 제2 단자는 애노드 단자일 수도 있다.
제1 트랜지스터(TR1)의 제1 단자에는 제1 전원 전압(ELVDD)이 인가될 수 있고, 제1 트랜지스터(TR1)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있으며, 제1 트랜지스터(TR1)의 게이트 단자에는 초기화 전압(VINT)이 인가될 수 있다.
제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 예시적인 실시예들에 있어서, 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이러한 경우, 제1 트랜지스터(TR1)는 게이트 단자와 소스 단자 사이의 전압 차에 기초하여 구동 전류(ID)를 생성할 수 있다. 또한, 유기 발광 소자(OLED)에 공급되는 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 선택적으로, 제1 트랜지스터(TR1)는 선형 영역에서 동작할 수도 있다. 이러한 경우, 일 프레임 내에서 유기 발광 소자(OLED)에 구동 전류가 공급되는 시간의 합에 기초하여 계조가 표현될 수 있다.
제2 트랜지스터(TR2)(예를 들어, 제1 스위칭 트랜지스터)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 여기서, 게이트 신호(GW)가 게이트 라인(GL)을 통해 게이트 드라이버(140)로부터 제공될 수 있다. 제2 트랜지스터(TR2)의 제1 단자는 데이터 전압(VDATA)을 공급받을 수 있다. 여기서, 데이터 전압(VDATA)이 데이터 라인(DL)을 통해 데이터 드라이버(120)로부터 제공될 수 있다. 제2 트랜지스터(TR2)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 제2 트랜지스터(TR2)는 게이트 신호(GW)의 활성화 구간 동안 데이터 전압(VDATA)을 제1 트랜지스터(TR1)의 제1 단자로 공급할 수 있다. 이러한 경우, 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
제3 트랜지스터(TR3)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 다시 말하면, 제3 트랜지스터(TR3)는 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자 사이에 연결될 수 있다.
제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 이러한 경우, 제3 트랜지스터(TR3)는 선형 영역에서 동작할 수 있다. 즉, 제3 트랜지스터(TR3)는 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 다시 말하면, 제3 트랜지스터(TR3)는 게이트 신호(GW)에 응답하여 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 제1 트랜지스터(TR1)가 다이오드 연결되므로, 제1 트랜지스터(TR1)의 제1 단자와 제1 트랜지스터(TR1)의 게이트 단자 사이에 제1 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 그 결과, 게이트 신호(GW)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 전압(VDATA)에 상기 전압차(즉, 문턱 전압)만큼 합산된 전압이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 즉, 데이터 전압(VDATA)은 제1 트랜지스터(TR1)의 문턱 전압만큼 보상할 수 있고, 보상된 데이터 전압(VDATA)이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다.
예시적인 실시예들에 있어서, 제3 트랜지스터(TR3)는 제1 듀얼 게이트 트랜지스터(또는 더블 게이트 트랜지스터, 이중 게이트 트랜지스터 등)로 정의될 수 있다. 상기 제1 듀얼 게이트 트랜지스터는 제1 서브 트랜지스터(TR3_1) 및 제2 서브 트랜지스터(TR3_2)를 포함할 수 있다. 제1 서브 트랜지스터(TR3_1)와 제2 서브 트랜지스터(TR3_2)는 직렬로 연결될 수 있고, 제1 노드(N1)는 제1 서브 트랜지스터(TR3_1)와 제2 서브 트랜지스터(TR3_2)를 연결시킬 수 있다. 즉, 제3 트랜지스터(TR3)는 듀얼 게이트 트랜지스터로 동작할 수 있고, 제1 서브 트랜지스터(TR3_1) 및 제2 서브 트랜지스터(TR3_2) 각각의 게이트 단자에는 동일한 신호가 인가될 수 있다. 즉, 제1 및 제2 서브 트랜지스터들(TR3_1, TR3_2) 각각의 게이트 전극은 게이트 신호(GW)를 공급받을 수 있다. 또한, 제1 서브 트랜지스터(TR3_1)의 제2 단자와 제2 서브 트랜지스터(TR3_2)의 제1 단자는 서로 연결될 수 있다.
제4 트랜지스터(TR4)의 게이트 단자는 게이트 초기화 신호(GI)를 공급받을 수 있다. 제4 트랜지스터(TR4)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 다시 말하면, 제4 트랜지스터(TR4)는 제1 서브 트랜지스터(TR3_1)와 초기화 전압 배선(VINTL) 사이에 연결될 수 있다.
제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 초기화 전압(VINT)을 제1 트랜지스터(TR1)의 게이트 단자에 공급할 수 있다. 이러한 경우, 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 제4 트랜지스터(TR4)는 게이트 초기화 신호(GI)의 활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 예시적인 실시예들에 있어서, 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 스토리지 커패시터(CST)에 의해 유지된 데이터 전압(VDATA)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 상기 초기화 전압(VINT)이 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 다른 예시적인 실시예들에 있어서, 초기화 전압의 전압 레벨은 이전 프레임에서 스토리지 커패시터에 의해 유지된 데이터 신호의 전압 레벨보다 충분히 높은 전압 레벨을 가질 수 있고, 상기 초기화 전압이 제1 트랜지스터의 게이트 단자에 공급될 수 있다. 예시적인 실시예들에 있어서, 게이트 초기화 신호(GI)는 일 수평 시간 전의 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 예를 들면, 표시 장치(100)가 포함하는 복수의 화소들(PX) 중 제n(단, n은 2이상의 정수)행의 화소들(PX)에 공급되는 게이트 초기화 신호(GI)는 화소들(PX) 중 (n-1)행의 화소들(PX)에 공급되는 게이트 신호(GW)와 실질적으로 동일한 신호일 수 있다. 즉, 화소들(PX) 중 (n-1)행의 화소들(PX)에 활성화된 게이트 신호(GW)를 공급함으로써, 화소들(PX) 중 n행의 화소들(PX)에 활성화된 게이트 초기화 신호(GI)를 공급할 수 있다. 그 결과, 화소들(PX) 중 (n-1)행의 화소들(PX)에 데이터 전압(VDATA)을 공급함과 동시에 화소들(PX) 중 n행의 화소들(PX)이 포함하는 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
예시적인 실시예들에 있어서, 제4 트랜지스터(TR4)는 제2 듀얼 게이트 트랜지스터(또는 더블 게이트 트랜지스터, 이중 게이트 트랜지스터 등)로 정의될 수 있다. 상기 제2 듀얼 게이트 트랜지스터는 제3 서브 트랜지스터(TR4_1) 및 제4 서브 트랜지스터(TR4_2)를 포함할 수 있다. 제3 서브 트랜지스터(TR4_1)와 제4 서브 트랜지스터(TR4_2)는 직렬로 연결될 수 있고, 제2 노드(N2)는 제3 서브 트랜지스터(TR4_1)와 제4 서브 트랜지스터(TR4_2)를 연결시킬 수 있다. 즉, 제4 트랜지스터(TR4)는 듀얼 게이트 트랜지스터로 동작할 수 있고, 제3 서브 트랜지스터(TR4_1) 및 제4 서브 트랜지스터(TR4_2) 각각의 게이트 단자에는 동일한 신호가 인가될 수 있다. 즉, 제3 및 제4 서브 트랜지스터들(TR4_1, TR4_2) 각각의 게이트 전극은 게이트 초기화 신호(GI)를 공급받을 수 있다. 또한, 제3 서브 트랜지스터(TR4_1)의 제2 단자와 제4 서브 트랜지스터(TR4_2)의 제1 단자는 서로 연결될 수 있다.
제5 트랜지스터(TR5)(예를 들어, 제2 스위칭 트랜지스터)의 게이트 단자는 에미션 신호(EM)를 공급받을 수 있다. 여기서, 에미션 신호(EM)는 에미션 배선들(EML)을 통해 에미션 드라이버(190)로부터 제공될 수 있다. 제5 트랜지스터(TR5)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있다. 제5 트랜지스터(TR5)의 제2 단자는 제1 트랜지스터(TR1)의 제1 단자에 연결될 수 있다. 제5 트랜지스터(TR5)는 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 제5 트랜지스터(TR5)는 에미션 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 이러한 경우, 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 제5 트랜지스터(TR5)가 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)의 제1 단자에 제1 전원 전압(ELVDD)을 공급함으로써, 제1 트랜지스터(TR1)는 구동 전류(ID)를 생성할 수 있다. 또한, 제5 트랜지스터(TR5)가 에미션 신호(EM)의 비활성화 구간 동안 제1 전원 전압(ELVDD)의 공급을 차단함으로써, 제1 트랜지스터(TR1)의 제1 단자에 공급된 데이터 전압(VDATA)이 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제6 트랜지스터(TR6)(예를 들어, 제3 스위칭 트랜지스터)의 게이트 단자는 에미션 신호(EM)를 공급받을 수 있다. 제6 트랜지스터(TR6)의 제1 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 제6 트랜지스터(TR6)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제6 트랜지스터(TR6)는 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급할 수 있다. 이러한 경우, 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 제6 트랜지스터(TR6)가 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)를 유기 발광 소자(OLED)에 공급함으로써, 유기 발광 소자(OLED)는 광을 출력할 수 있다. 또한, 제6 트랜지스터(TR6)가 에미션 신호(EM)의 비활성화 구간 동안 제1 트랜지스터(TR1)와 유기 발광 소자(OLED)를 전기적으로 서로 분리시킴으로써, 제1 트랜지스터(TR1)의 제2 단자에 공급된 데이터 신호(DATA)(예를 들어, 문턱 전압 보상이 된 데이터 신호)가 제1 트랜지스터(TR1)의 게이트 단자로 공급될 수 있다.
제7 트랜지스터(TR7)(예를 들어, 제4 스위칭 트랜지스터)의 게이트 단자는 애노드 초기화 신호(GB)를 공급받을 수 있다. 제7 트랜지스터(TR7)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제7 트랜지스터(TR7)의 제2 단자는 유기 발광 소자(OLED)의 제1 단자에 연결될 수 있다. 제7 트랜지스터(TR7)는 애노드 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VINT)을 유기 발광 소자(OLED)의 제1 단자에 공급할 수 있다. 이러한 경우, 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 제7 트랜지스터(TR7)는 애노드 초기화 신호(GB)의 활성화 구간 동안 유기 발광 소자(OLED)의 제1 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다. 선택적으로, 게이트 초기화 신호(GI)와 애노드 초기화 신호(GB)는 실질적으로 동일한 신호일 수 있다. 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 영향을 미치지 않을 수 있다. 즉, 제1 트랜지스터(TR1)의 게이트 단자를 초기화 시키는 동작과 유기 발광 다이오드(OLED)의 제1 단자를 초기화 시키는 동작은 서로 독립적일 수 있다.
스토리지 커패시터(CST)는 제1 전원 전압 배선(ELVDDL)과 제1 트랜지스터(TR1)의 게이트 단자 사이에 연결될 수 있다. 스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 예를 들면, 스토리지 커패시터(CST)의 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있고, 스토리지 커패시터(CST)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 스토리지 커패시터(CST)는 게이트 신호(GW)의 비활성화 구간 동안 제1 트랜지스터(TR1)의 게이트 단자의 전압 레벨을 유지할 수 있다. 게이트 신호(GW)의 비활성화 구간은 에미션 신호(EM)의 활성화 구간을 포함할 수 있고, 에미션 신호(EM)의 활성화 구간 동안 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)는 유기 발광 소자(OLED)에 공급될 수 있다. 따라서, 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 제1 트랜지스터(TR1)가 생성한 구동 전류(ID)가 유기 발광 소자(OLED)에 공급될 수 있다.
제1 커패시터(CAP1)는 제1 단자 및 제2 단자를 포함할 수 있다. 제1 커패시터(CAP1)는 제1 전원 전압 배선(ELVDDL)과 제1 노드(N1)에 연결될 수 있다. 예를 들면, 제1 커패시터(CAP1)의 제1 단자에는 제1 전원 전압(ELVDD)이 인가될 수 있고, 제1 커패시터(CAP1)의 제2 단자는 제1 및 제2 서브 트랜지스터들(TR3_1, TR3_2) 사이에 연결될 수 있다.
제2 커패시터(CAP2)는 제3 단자 및 제4 단자를 포함할 수 있다. 제2 커패시터(CAP2)는 제1 전원 전압 배선(ELVDDL)과 제2 노드(N2)에 연결될 수 있다. 예를 들면, 제2 커패시터(CAP2)의 제3 단자에는 제1 전원 전압(ELVDD)이 인가될 수 있고, 제2 커패시터(CAP2)의 제4 단자는 제3 및 제4 서브 트랜지스터들(TR4_1, TR4_2) 사이에 연결될 수 있다.
예를 들면, 제1 노드(N1) 및 제2 노드(N2) 주변에는 게이트 배선(GL), 게이트 초기화 신호(GI)가 인가되는 배선, 데이터 배선(DL) 등이 배치될 수 있고, 게이트 배선(GL), 게이트 초기화 신호(GI)가 인가되는 배선 또는 데이터 배선(DL)의 전압 변화에 의해 제1 노드(N1) 및 제2 노드(N2)의 전압이 변동될 수 있다. 예시적인 실시예들에 있어서, 제1 노드(N1)와 제1 커패시터(CAP1)가 연결됨으로써 제1 노드(N1) 주변에 배치되는 게이트 배선(GL), 게이트 초기화 신호(GI)가 인가되는 배선 또는 데이터 배선(DL)의 전압 변화에 의해 발생할 수 있는 제1 노드(N1)의 전압 변동을 감소시킬 수 있다. 유사하게, 제2 노드(N2)와 제2 커패시터(CAP2)가 연결됨으로써 제2 노드(N2) 주변에 배치되는 게이트 배선(GL), 게이트 초기화 신호(GI)가 인가되는 배선 또는 데이터 배선(DL)의 전압 변화에 의해 발생할 수 있는 제2 노드(N2)의 전압 변동을 감소시킬 수 있다.
또한, 게이트 신호(GW)의 활성화 구간의 종료 후 게이트 신호(GW)의 비활성화 구간이 시작 시, 제1 노드(N1) 및 제2 노드(N2) 각각의 전압이 증가될 수 있고, 제1 노드(N1) 및 제2 노드(N2)의 전압이 증가되어 제1 트랜지스터(T1)의 게이트 단자의 전압도 증가될 수 있다. 이러한 경우, 유기 발광 소자(OLED)의 휘도가 감소되는 플리커 현상이 발생될 수 있다. 예시적인 실시예들에 있어서, 제1 노드(N1)와 제1 커패시터(CAP1)가 연결되고, 제2 노드(N2)와 제2 커패시터(CAP2)가 연결됨으로써, 제1 노드(N1) 및 제2 노드(N2) 각각의 전압이 감소될 수 있고, 상기 플리커 현상이 줄어들 수 있다.
제8 트랜지스터(TR8)의 게이트 단자는 보상 게이트 신호(GN)를 공급받을 수 있다. 여기서, 보상 게이트 신호(GN)가 보상 게이트 라인(GNL)을 통해 보상 드라이버(130)로부터 제공될 수 있다. 제8 트랜지스터(TR8)의 제1 단자는 보상 전압(MINT)을 공급받을 수 있다. 여기서, 보상 전압(MINT)이 보상 전압 배선(MINTL)을 통해 보상 드라이버(130)로부터 제공될 수 있다. 제8 트랜지스터(TR8)의 제2 단자는 제1 커패시터(CAP1)의 제2 전극과 제1 노드(N1) 사이의 제3 노드(N3) 및 제2 커패시터(CAP2)의 제4 전극과 제2 노드(N2) 사이의 제4 노드(N4)에 동시에 연결될 수 있다.
제8 트랜지스터(TR8)는 보상 게이트 신호(GN)의 활성화 구간 동안 제3 노드(N3) 및 제4 노드(N4)에 보상 전압(MINT)을 제공할 수 있다. 즉, 보상 전압(MINT)이 제1 노드(N1) 및 제2 노드(N2)에 제공될 수 있다. 이러한 경우, 제8 트랜지스터(TR8)는 선형 영역에서 동작할 수 있다. 보상 게이트 신호(GN)의 활성화 구간은 에미션 신호(EM)의 활성화 구간과 실질적으로 동일할 수 있다. 다시 말하면, 제5 및 제6 트랜지스터들(TR5, TR6)이 턴-온될 때, 제8 트랜지스터(TR8)도 턴-온될 수 있다. 즉, 보상 게이트 신호(GN)의 타이밍도와 에미션 신호(EM)의 타이밍도는 실질적으로 동일할 수 있다.
예시적인 실시예들에 있어서, 보상 전압(MINT)의 전압 레벨은 계조에 따라 가변될 수 있다. 예를 들면, 계조에 따라 제1 노드(N1) 및 제2 노드(N2)에 흐르는 누설 전류가 달라질 수 있다. 여기서, 제1 노드(N1)에 흐르는 누설 전류를 제1 누설 전류(IoffT3)로 정의하고, 제2 노드(N2)에 흐르는 누설 전류를 제2 누설 전류(IoffT4)로 정의한다. 화소(PX)가 상대적으로 저계조로 구동되는 경우, 제1 누설 전류(IoffT3)의 크기가 제2 누설 전류(IoffT4)의 크기보다 작을 수 있다. 제1 누설 전류(IoffT3)가 상대적으로 작다는 의미는 제3 트랜지스터(TR3)의 제1 및 제2 단자들(예를 들어, 제1 서브 트랜지스터(TR3_1)의 제1 단자 및 제2 서브 트랜지스터(TR3_2)의 제2 단자)에 걸리는 전압차가 제4 트랜지스터(TR4)의 제1 및 제2 단자들(예를 들어, 제3 서브 트랜지스터(TR4_1)의 제1 단자 및 제4 서브 트랜지스터(TR4_2)의 제2 단자)에 걸리는 전압차보다 작은 것을 의미한다. 유사하게, 화소(PX)가 상대적으로 고계조로 구동되는 경우, 제1 누설 전류(IoffT3)의 크기가 제2 누설 전류(IoffT4)의 크기보다 클 수 있다. 제1 누설 전류(IoffT3)가 상대적으로 크다는 의미는 제3 트랜지스터(TR3)의 제1 및 제2 단자들에 걸리는 전압차가 제4 트랜지스터(TR4)의 제1 및 제2 단자들에 걸리는 전압차보다 큰 것을 의미한다. 제1 누설 전류(IoffT3)와 제2 누설 전류(IoffT4)의 편차가 상대적으로 커지는 경우, 유기 발광 소자(OLED)의 휘도가 상대적으로 더욱 감소되어, 플리커 현상이 더욱 심하게 발생될 수 있다.
제1 누설 전류(IoffT3)와 제2 누설 전류(IoffT4)의 편차를 줄여주기 위해 제3 트랜지스터(TR3) 및 제4 트랜지스터(TR4) 각각의 양단에 걸리는 전압차를 줄여줘야 한다. 상기 전압차를 줄여주기 위해 제3 및 제4 노드들(N3, N4)에 전압을 인가할 수 있다. 예를 들면, 제4 트랜지스터(TR4)의 제1 단자에 대략 -3V, 제4 서브 트랜지스터(TR4_2)와 제1 서브 트랜지스터(TR3_1) 사이의 노드에 대략 0V 및 제1 트랜지스터(TR1)의 제2 단자에 대략 4V가 걸려있는 경우, 제3 및 제4 노드들(N3, N4)에 대략 3.5V를 인가하는 경우, 제3 트랜지스터(TR3) 및 제4 트랜지스터(TR4) 각각의 양단에 걸리는 전압차를 줄일 수 있다. 다만, 계조에 따라 상기 전압차가 달라질 수 있기 때문에 제3 및 제4 노드들(N3, N4)에 고정된 전압을 인가하는 경우, 제1 누설 전류(IoffT3)와 제2 누설 전류(IoffT4)의 편차가 증가될 수도 있다.
예시적인 실시예들에 있어서, 도 2에 도시된 바와 같이, 메모리(132)에는 모든 계조에 대응되는 보상 전압(MINT) 데이터들이 저장될 수 있다. 연산부(131)는 보상 전압(MINT) 데이터들 중 계조 데이터(GD)에 대응되는 보상 전압(MINT)을 매칭할 수 있고, 신호 생성부(133)는 보상 게이트 신호(GN) 및 보상 전압(MINT)을 생성할 수 있다. 보상 드라이버(130)는 보상 게이트 신호(GN) 및 보상 전압(MINT)을 제8 트랜지스터(TR8)에 제공할 수 있다. 이에 따라, 계조 데이터(GD)를 이용하여 계조에 대응되는 보상 전압(MINT)을 제3 및 제4 노드들(N3, N4)에 제공함으로써, 모든 계조에서 제3 트랜지스터(TR3) 및 제4 트랜지스터(TR4) 각각의 양단에 걸리는 전압차를 줄일 수 있고, 제1 누설 전류(IoffT3)와 제2 누설 전류(IoffT4)의 편차도 줄일 수 있다. 즉, 제1 노드(N1)에서의 제1 누설 전류(IoffT3)와 제2 노드(N2)에서의 제2 누설 전류(IoffT4)의 편차를 줄이기 위해 모든 계조에 대응되는 보상 전압(MINT) 데이터들이 메모리(132)에 저장될 수 있다.
또한, 일반적으로 저주파수 구동에서 플리커 현상이 발생되므로, 제1 주파수(즉, 저주파수)로 구동하는 경우, 제8 트랜지스터(TR8)가 보상 게이트 신호(GN)에 의해 턴-온되고, 제2 주파수(즉, 고주파수)로 구동하는 경우, 제8 트랜지스터(TR8)는 턴-오프될 수 있다. 다른 예시적인 실시예들에 있어서, 구동 주파수에 상관없이 모든 주파수에서 제8 트랜지스터(TR8)는 보상 게이트 신호(GN)에 의해 턴-온될 수도 있다.
다만, 본 발명의 화소 회로(PC)가 1개의 구동 트랜지스터, 2개의 듀얼 게이트 트랜지스터들, 2개의 커패시터들 및 1개의 스토리지 커패시터를 포함하는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것을 아니다. 예를 들면, 화소 회로(PC)는 적어도 1개의 구동 트랜지스터, 적어도 1개의 듀얼 게이트 트랜지스터들, 적어도 1개의 커패시터들 및 적어도 1개의 스토리지 커패시터를 포함하는 구성을 가질 수도 있다.
또한, 본 발명의 화소(PX)에 포함된 발광 소자가 유기 발광 소자(OLED)를 포함하는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 상기 발광 소자는 퀀텀 닷(quantum dot QD) 발광 소자, 무기 발광 다이오드(inorganic light emitting diode) 등을 포함할 수도 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치(100)는 모든 계조에 대응되는 보상 전압(MINT) 데이터들이 저장된 메모리(132), 보상 전압(MINT) 데이터들 중 계조 데이터(GD)에 대응되는 보상 전압(MINT)을 매칭하는 연산부(131) 및 보상 게이트 신호(GN) 및 보상 전압(MINT)을 생성하는 신호 생성부(133)를 포함하는 보상 드라이버(130), 제1 및 제2 커패시터들(CAP1, CAP2) 및 보상 게이트 신호(GN) 및 보상 전압(MINT)이 인가되는 제8 트랜지스터(TR8)를 포함함으로써, 모든 계조에서 제3 트랜지스터(TR3) 및 제4 트랜지스터(TR4) 각각의 양단에 걸리는 전압차를 줄일 수 있고, 제1 누설 전류(IoffT3)와 제2 누설 전류(IoffT4)의 편차도 줄일 수 있다. 이에 따라, 표시 장치(100)에서 발생될 수 있는 플리커 현상이 현저히 줄어들 수 있다.
도 4는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
도 1, 2, 3 및 4를 참조하면, 표시 장치의 구동 방법은 컨트롤로(150)부터 구동 주파수 데이터(DFD)를 수신하는 단계(S510), 구동 주파수가 제1 주파수(예를 들어, 저주파수) 구동 또는 제2 주파수(예를 들어, 고주파수) 구동인지 여부를 확인하는 단계(S520), 데이터 드라이버(120)로부터 계조 데이터(GD)를 수신하는 단계(S530), 제1 듀얼 게이트 트랜지스터(TR3) 및 제2 듀얼 게이트 트랜지스터(TR4) 각각의 양단에 걸리는 전압을 낮춰주기 위해 메모리(132)에 저장된 보상 전압 데이터들 중 계조에 따라 가변하는(또는 계조에 대응되는) 보상 전압을 매칭하는 단계(S540), 보상 게이트 신호(GN) 및 보상 전압(MINT)을 생성하는 단계(S550) 및 보상 게이트 신호(GN) 및 보상 전압(MINT)을 화소(PX)에 제공하는 단계(S560)를 포함할 수 있다.
보상 드라이버(130)는 컨트롤로(150)부터 구동 주파수 데이터(DFD)를 수신할 수 있다.
연산부(131)에 구동 주파수 데이터(DFD)가 제공된 후, 연산부(131)는 구동 주파수 데이터(DFD)가 제1 주파수 구동인지 또는 제2 주파수 구동인지 판단할 수 있다. 예를 들면, 상기 제1 주파수는 0Hz보다 크고 60Hz보다 작은 주파수일 수 있다. 또한, 상기 제2 주파수는 60Hz보다 크거나 같고, 240Hz보다 작거나 같을 수 있다. 다만, 상기 주파수 범위는 일 예시이며, 본 발명에 따른 상기 제1 주파수 및 상기 제2 주파수는 상기 주파수 범위에 한정되지 않는다.
연산부(131)가 구동 주파수 데이터(DFD)를 상기 제1 주파수 구동으로 판단하는 경우, 연산부(131)에 데이터 드라이버(120)로부터 계조 데이터(GD)가 제공될 수 있다. 이와는 달리, 연산부(131)가 구동 주파수 데이터(DFD)를 상기 제2 주파수 구동으로 판단하는 경우, 연산부(131)에 데이터 드라이버(120)로부터 계조 데이터(GD)가 제공되지 않을 수 있고, 연산부(131)는 구동하지 않을 수 있다.
연산부(131)에 계조 데이터(GD)가 제공되는 경우, 제1 듀얼 게이트 트랜지스터(TR3) 및 제2 듀얼 게이트 트랜지스터(TR4) 각각의 양단에 걸리는 전압을 낮춰주기 위해 연산부(131)는 메모리(132)에 저장된 보상 전압(MINT) 데이터들 중 계조 데이터(GD)에 대응되는 보상 전압(MINT)을 매칭할 수 있다. 예를 들면, 메모리(132)에는 모든 계조(예를 들어, 0 내지 255 계조)에 대응되는 보상 전압(MINT) 데이터들이 저장될 수 있다.
신호 생성부(133)는 계조 데이터(GD)에 대응되는 보상 전압(MINT)을 기초하여 보상 전압(MINT)을 생성할 수 있고, 신호 생성부(133)는 보상 게이트 신호(GN)를 생성할 수 있다.
보상 드라이버(130)는 보상 제어 신호(CTLC)에 기초하여 보상 게이트 신호(GN) 및 보상 전압(MINT)을 보상 게이트 배선들(GNL), 보상 전압 배선들(MINTL)과 연결되는 화소들(PX)에 출력할 수 있다.
즉, 일반적으로 저주파수 구동에서 플리커 현상이 발생되므로, 제1 주파수(즉, 저주파수)로 구동하는 경우, 제8 트랜지스터(TR8)가 보상 게이트 신호(GN)에 의해 턴-온되고, 제2 주파수(즉, 고주파수)로 구동하는 경우, 제8 트랜지스터(TR8)는 턴-오프될 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치의 구동 방법은 저주파수 구동에서만 수행될 수 있고, 모든 계조에서 제3 트랜지스터(TR3) 및 제4 트랜지스터(TR4) 각각의 양단에 걸리는 전압차를 줄일 수 있으며, 제1 누설 전류(IoffT3)와 제2 누설 전류(IoffT4)의 편차도 줄일 수 있다. 이에 따라, 표시 장치에서 발생될 수 있는 플리커 현상이 현저히 줄어들 수 있다.
도 5는 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
도 1, 2, 3 및 5를 참조하면, 표시 장치의 구동 방법은 데이터 드라이버(120)로부터 계조 데이터(GD)를 수신하는 단계(S610), 제1 듀얼 게이트 트랜지스터(TR3) 및 제2 듀얼 게이트 트랜지스터(TR4) 각각의 양단에 걸리는 전압을 낮춰주기 위해 메모리(132)에 저장된 보상 전압 데이터들 중 계조에 따라 가변하는(또는 계조에 대응되는) 보상 전압을 매칭하는 단계(S620), 보상 게이트 신호(GN) 및 보상 전압(MINT)을 생성하는 단계(S630) 및 보상 게이트 신호(GN) 및 보상 전압(MINT)을 화소(PX)에 제공하는 단계(S640)를 포함할 수 있다.
연산부(131)에 데이터 드라이버(120)로부터 계조 데이터(GD)가 제공될 수 있다. 연산부(131)에 계조 데이터(GD)가 제공되는 경우, 제1 듀얼 게이트 트랜지스터(TR3) 및 제2 듀얼 게이트 트랜지스터(TR4) 각각의 양단에 걸리는 전압을 낮춰주기 위해 연산부(131)는 메모리(132)에 저장된 보상 전압(MINT) 데이터들 중 계조 데이터(GD)에 대응되는 보상 전압(MINT)을 매칭할 수 있다. 예를 들면, 메모리(132)에는 모든 계조(예를 들어, 0 내지 255 계조)에 대응되는 보상 전압(MINT) 데이터들이 저장될 수 있다.
신호 생성부(133)는 계조 데이터(GD)에 대응되는 보상 전압(MINT)을 기초하여 보상 전압(MINT)을 생성할 수 있고, 신호 생성부(133)는 보상 게이트 신호(GN)를 생성할 수 있다.
보상 드라이버(130)는 보상 제어 신호(CTLC)에 기초하여 보상 게이트 신호(GN) 및 보상 전압(MINT)을 보상 게이트 배선들(GNL), 보상 전압 배선들(MINTL)과 연결되는 화소들(PX)에 출력할 수 있다.
즉, 구동 주파수에 상관없이 모든 주파수에서 제8 트랜지스터(TR8)는 보상 게이트 신호(GN)에 의해 턴-온될 수도 있다.
도 6은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이고, 도 7은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다. 도 6 및 7에 예시한 표시 장치들(500, 600)은 제8 트랜지스터(TR8)의 구성을 제외하고 도 1 내지 3을 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 6 및 7에 있어서, 도 1 내지 3을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 1, 2 및 6을 참조하면, 표시 장치(500)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8), 스토리지 커패시터(CST), 제1 커패시터(CAP1), 제2 커패시터(CAP2) 등을 포함할 수 있다. 또한, 화소 회로(PC) 또는 유기 발광 소자(OLED)는 제1 전원 배선(ELVDDL), 제2 전원 배선(ELVSSL), 초기화 전원 배선(VINTL), 데이터 배선(DL), 게이트 배선(GL), 에미션 배선(EML), 보상 게이트 배선들(GNL), 보상 전압 배선들(MINTL) 등과 연결될 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제8 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7, TR8)은 스위칭 트랜지스터에 해당될 수 있다. 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8) 각각은 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 단자가 소스 단자이고 상기 제2 단자가 드레인 단자일 수 있다. 선택적으로, 상기 제1 단자가 드레인 단자일 수 있고, 상기 제2 단자가 소스 단자일 수도 있다.
제8 트랜지스터(TR8)의 게이트 단자는 보상 게이트 신호(GN)를 공급받을 수 있다. 여기서, 보상 게이트 신호(GN)가 보상 게이트 라인(GNL)을 통해 보상 드라이버(130)로부터 제공될 수 있다. 제8 트랜지스터(TR8)의 제1 단자는 보상 전압(MINT)을 공급받을 수 있다. 여기서, 보상 전압(MINT)이 보상 전압 배선(MINTL)을 통해 보상 드라이버(130)로부터 제공될 수 있다. 제8 트랜지스터(TR8)의 제2 단자는 제1 커패시터(CAP1)의 제2 전극과 제1 노드(N1) 사이의 제3 노드(N3)에만 연결될 수 있다. 즉, 도 3의 표시 장치(100)와 비교했을 때, 제8 트랜지스터(TR8)의 제2 단자는 제2 커패시터(CAP2)의 제4 전극과 제2 노드(N2) 사이의 제4 노드(N4)에 연결되지 않을 수 있다.
제8 트랜지스터(TR8)는 보상 게이트 신호(GN)의 활성화 구간 동안 제3 노드(N3)에 보상 전압(MINT)을 제공할 수 있다. 즉, 보상 전압(MINT)이 제1 노드(N1)에 제공될 수 있다.
예시적인 실시예들에 있어서, 보상 전압(MINT)의 전압 레벨은 계조에 따라 가변될 수 있다. 예를 들면, 계조에 따라 제1 노드(N1)에 흐르는 누설 전류가 달라질 수 있다. 여기서, 제1 노드(N1)에 흐르는 누설 전류를 제1 누설 전류(IoffT3)로 정의한다. 제1 누설 전류(IoffT3)를 줄여주기 위해 제3 트랜지스터(TR3)의 양단에 걸리는 전압차를 줄여줘야 한다. 상기 전압차를 줄여주기 위해 제3 노드(N3)에 보상 전압(MINT)이 인가될 수 있다.
이와는 달리, 도 7에 도시된 바와 같이, 표시 장치(600)에 있어서, 제8 트랜지스터(TR8)의 제2 단자가 제2 커패시터(CAP2)의 제4 전극과 제2 노드(N2) 사이의 제4 노드(N3)에만 연결될 수 있다. 즉, 도 3의 표시 장치(100)와 비교했을 때, 제8 트랜지스터(TR8)의 제2 단자는 제1 커패시터(CAP1)의 제2 전극과 제1 노드(N1) 사이의 제3 노드(N3)에 연결되지 않을 수 있다.
제8 트랜지스터(TR8)는 보상 게이트 신호(GN)의 활성화 구간 동안 제4 노드(N4)에 보상 전압(MINT)을 제공할 수 있다. 즉, 보상 전압(MINT)이 제2 노드(N2)에 제공될 수 있다.
예시적인 실시예들에 있어서, 보상 전압(MINT)의 전압 레벨은 계조에 따라 가변될 수 있다. 예를 들면, 계조에 따라 제2 노드(N2)에 흐르는 누설 전류가 달라질 수 있다. 여기서, 제2 노드(N2)에 흐르는 누설 전류를 제2 누설 전류(IoffT4)로 정의한다. 제2 누설 전류(IoffT4)를 줄여주기 위해 제4 트랜지스터(TR4)의 양단에 걸리는 전압차를 줄여줘야 한다. 상기 전압차를 줄여주기 위해 제4 노드(N4)에 보상 전압(MINT)이 인가될 수 있다.
도 8은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다. 도 8에 예시한 표시 장치(700)는 제4 트랜지스터(TR4)의 구성 및 제8 트랜지스터(TR8)의 구성을 제외하고 도 1 내지 3을 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 8에 있어서, 도 1 내지 3을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 1, 2 및 8을 참조하면, 표시 장치(700)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8), 스토리지 커패시터(CST), 제1 커패시터(CAP1) 등을 포함할 수 있다. 여기서, 제3 트랜지스터(TR3)만 듀얼 게이트 트랜지스터로 기능할 수 있다.
제8 트랜지스터(TR8)의 제2 단자는 제1 커패시터(CAP1)의 제2 전극과 제1 노드(N1) 사이의 제3 노드(N3)에만 연결될 수 있다.
도 9는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다. 도 9에 예시한 표시 장치(800)는 제3 트랜지스터(TR3)의 구성 및 제8 트랜지스터(TR8)의 구성을 제외하고 도 1 내지 3을 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 9에 있어서, 도 1 내지 3을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 1, 2 및 9를 참조하면, 표시 장치(800)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8), 스토리지 커패시터(CST), 제2 커패시터(CAP2) 등을 포함할 수 있다. 여기서, 제4 트랜지스터(TR4)만 듀얼 게이트 트랜지스터로 기능할 수 있다.
제8 트랜지스터(TR8)의 제2 단자는 제2 커패시터(CAP2)의 제4 전극과 제2 노드(N2) 사이의 제4 노드(N4)에만 연결될 수 있다.
도 10은 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다. 도 9에 예시한 표시 장치(900)는 제3 트랜지스터(TR3)의 구성 및 제4 트랜지스터(TR4)의 구성을 제외하고 도 1 내지 3을 참조하여 설명한 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 8에 있어서, 도 1 내지 3을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 1, 2 및 10을 참조하면, 표시 장치(900)는 화소(PX)를 포함할 수 있고, 화소(PX)는 화소 회로(PC) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 화소 회로(PC)는 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8), 스토리지 커패시터(CST), 제1 커패시터(CAP1), 제2 커패시터(CAP2) 등을 포함할 수 있다. 또한, 화소 회로(PC) 또는 유기 발광 소자(OLED)는 제1 전원 배선(ELVDDL), 제2 전원 배선(ELVSSL), 초기화 전원 배선(VINTL), 데이터 배선(DL), 게이트 배선(GL), 에미션 배선(EML), 보상 게이트 배선들(GNL), 보상 전압 배선들(MINTL) 등과 연결될 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터에 해당될 수 있고, 제2 내지 제8 트랜지스터들(TR2, TR3, TR4, TR5, TR6, TR7, TR8)은 스위칭 트랜지스터에 해당될 수 있다. 제1 내지 제8 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7, TR8) 각각은 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제1 단자가 소스 단자이고 상기 제2 단자가 드레인 단자일 수 있다. 선택적으로, 상기 제1 단자가 드레인 단자일 수 있고, 상기 제2 단자가 소스 단자일 수도 있다.
제3 트랜지스터(TR3)의 게이트 단자는 게이트 신호(GW)를 공급받을 수 있다. 제3 트랜지스터(TR3)의 제1 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 제3 트랜지스터(TR3)의 제2 단자는 제1 트랜지스터(TR1)의 제2 단자에 연결될 수 있다. 다시 말하면, 제3 트랜지스터(TR3)는 제1 트랜지스터(TR1)의 게이트 단자와 제1 트랜지스터(TR1)의 제2 단자 사이에 연결될 수 있다.
예시적인 실시예들에 있어서, 제3 트랜지스터(TR3)는 제1 트리플 게이트 트랜지스터로 정의될 수 있다. 상기 제1 트리플 게이트 트랜지스터는 제1 서브 트랜지스터(TR3_1), 제2 서브 트랜지스터(TR3_2) 및 제3 서브 트랜지스터(TR3_3)를 포함할 수 있다. 제1 서브 트랜지스터(TR3_1), 제2 서브 트랜지스터(TR3_2) 및 제3 서브 트랜지스터(TR3_3)는 직렬로 연결될 수 있고, 제1 노드(N1) 및 제2 노드(N2)는 제1 서브 트랜지스터(TR3_1), 제2 서브 트랜지스터(TR3_2) 및 제3 서브 트랜지스터(TR3_3)를 연결시킬 수 있다. 즉, 제3 트랜지스터(TR3)는 트리플 게이트 트랜지스터로 동작할 수 있고, 제1 서브 트랜지스터(TR3_1), 제2 서브 트랜지스터(TR3_2) 및 제3 서브 트랜지스터(TR3_3) 각각의 게이트 단자에는 동일한 신호가 인가될 수 있다. 즉, 제1, 제2 및 제3 서브 트랜지스터들(TR3_1, TR3_2, TR3_3) 각각의 게이트 전극은 게이트 신호(GW)를 공급받을 수 있다. 또한, 제1 서브 트랜지스터(TR3_1)의 제2 단자와 제2 서브 트랜지스터(TR3_2)의 제1 단자는 서로 연결될 수 있고, 제2 서브 트랜지스터(TR3_2)의 제2 단자와 제3 서브 트랜지스터(TR3_3)의 제1 단자는 서로 연결될 수 있다.
제4 트랜지스터(TR4)의 게이트 단자는 게이트 초기화 신호(GI)를 공급받을 수 있다. 제4 트랜지스터(TR4)의 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 제4 트랜지스터(TR4)의 제2 단자는 제1 트랜지스터(TR1)의 게이트 단자에 연결될 수 있다. 다시 말하면, 제4 트랜지스터(TR4)는 제1 서브 트랜지스터(TR3_1)와 초기화 전압 배선(VINTL) 사이에 연결될 수 있다.
예시적인 실시예들에 있어서, 제4 트랜지스터(TR4)는 제2 트리플 게이트 트랜지스터로 정의될 수 있다. 상기 제2 트리플 게이트 트랜지스터는 제4 서브 트랜지스터(TR4_1), 제5 서브 트랜지스터(TR4_2) 및 제6 서브 트랜지스터(TR4_3)를 포함할 수 있다. 제4 서브 트랜지스터(TR4_1, 제5 서브 트랜지스터(TR4_2) 및 제6 서브 트랜지스터(TR4_3)는 직렬로 연결될 수 있고, 제3 노드(N3) 및 제4 노드(N4)는 제4 서브 트랜지스터(TR4_1)와 제5 서브 트랜지스터(TR4_2) 및 제6 서브 트랜지스터(TR4_3)를 연결시킬 수 있다. 즉, 제4 트랜지스터(TR4)는 트리플 게이트 트랜지스터로 동작할 수 있고, 제4 서브 트랜지스터(TR4_1), 제5 서브 트랜지스터(TR4_2) 및 제6 서브 트랜지스터(TR4_3) 각각의 게이트 단자에는 동일한 신호가 인가될 수 있다. 즉, 제4 서브 트랜지스터(TR4_1), 제5 서브 트랜지스터(TR4_2) 및 제6 서브 트랜지스터(TR4_3) 각각의 게이트 전극은 게이트 초기화 신호(GI)를 공급받을 수 있다. 또한, 제4 서브 트랜지스터(TR4_1)의 제2 단자와 제5 서브 트랜지스터(TR4_2)의 제1 단자는 서로 연결될 수 있고, 제5 서브 트랜지스터(TR4_2)의 제2 단자와 제6 서브 트랜지스터(TR4_3)의 제1 단자는 서로 연결될 수 있다.
제8 트랜지스터(TR8)의 게이트 단자는 보상 게이트 신호(GN)를 공급받을 수 있다. 여기서, 보상 게이트 신호(GN)가 보상 게이트 라인(GNL)을 통해 보상 드라이버(130)로부터 제공될 수 있다. 제8 트랜지스터(TR8)의 제1 단자는 보상 전압(MINT)을 공급받을 수 있다. 여기서, 보상 전압(MINT)이 보상 전압 배선(MINTL)을 통해 보상 드라이버(130)로부터 제공될 수 있다. 제8 트랜지스터(TR8)의 제2 단자는 제1 커패시터(CAP1)의 제2 전극과 제1 및 제2 노드들(N1, N2)이 연결된 노드 사이의 제5 노드(N5) 및 제2 커패시터(CAP2)의 제4 전극과 제3 및 제4 노드들(N3, N4)이 연결된 노드 사이의 제4 노드(N4)에 동시에 연결될 수 있다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 11을 참조하면, 전자 기기(1100)는 호스트 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
호스트 프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 호스트 프로세서(1110)는 어플리케이션 프로세서(AP), 그래픽 처리부(GPU), 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 호스트 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 호스트 프로세서(1110)는 주변 구성요소 상호연결(peripheral component interconnect PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 플래시 메모리(flash memory), PRAM(phase change random access memory), RRAM(resistance random access memory), NFGM(nano floating gate memory), PoRAM(polymer random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(dynamic random access memory), SRAM(static random access memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(solid state drive SSD), 하드 디스크 드라이브(hard disk drive HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)는 복수의 화소들을 포함하는 표시 패널, 컨트롤러, 데이터 드라이버, 게이트 드라이버, 에미션 드라이버, 전원부, 감마 기준 전압 생성부, 보상 드라이버 등을 포함할 수 있다. 여기서, 보상 드라이버는 연산부, 메모리 및 신호 생성부를 포함할 수 있다. 또한, 화소들 각각은 화소 회로 및 유기 발광 소자를 포함할 수 있고, 화소 회로는 제1 내지 제8 트랜지스터들, 스토리지 커패시터, 제1 커패시터, 제2 커패시터 등을 포함할 수 있다. 더욱이, 제1 트랜지스터는 구동 트랜지스터로 기능할 수 있고, 제3 트랜지스터 및 제4 트랜지스터는 듀얼 게이트 트랜지스터로 기능할 수 있다. 예시적인 실시예들에 있어서, 메모리가 모든 계조에 대응되는 보상 전압 데이터들을 저장하고, 연산부가 보상 전압 데이터들 중 계조 데이터에 대응되는 보상 전압을 매칭하며, 신호 생성부가 보상 게이트 신호 및 보상 전압을 생성함으로써, 보상 드라이버는 보상 게이트 신호 및 보상 전압을 제8 트랜지스터에 제공할 수 있다. 이에 따라, 모든 계조에서 제3 트랜지스터 및 제4 트랜지스터 각각의 양단에 걸리는 전압차를 줄일 수 있고, 제1 누설 전류와 제2 누설 전류의 편차도 줄일 수 있다. 즉, 표시 장치(1160)에서 발생될 수 있는 플리커 현상이 현저히 줄어들 수 있다.
실시예들에 따라, 전자 기기(1000)는 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿 컴퓨터(tablet computer), 디지털 TV(digital television), 3D TV, VR(virtual reality) 기기, 개인용 컴퓨터(personal computer PC), 가정용 전자기기, 노트북 컴퓨터(laptop computer), 개인 정보 단말기(personal digital assistant PDA), 휴대형 멀티미디어 플레이어(portable multimedia player PMP), 디지털 카메라(digital camera), 음악 재생기(music player), 휴대용 게임 콘솔(portable game console), 내비게이션(navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치를 구비할 수 있는 다양한 전자 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용 디스플레이 장치들, 선박용 디스플레이 장치들, 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 디스플레이 장치들, 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 전자 기기들에 적용 가능하다.
100: 표시 장치 110: 표시 패널
120: 데이터 드라이버 130: 보상 드라이버
131: 연산부 132: 메모리
133: 신호 생성부 140: 게이트 드라이버
150: 컨트롤러 160: 전원부
180: 감마 기준 전압 생성부 190: 에미션 드라이버

Claims (20)

  1. 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자;
    구동 전류를 생성하고, 제1 전원 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 전기적으로 연결되는 제2 단자 및 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터;
    상기 구동 트랜지스터의 상기 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터;
    상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 전극을 포함하는 제1 커패시터; 및
    보상 전압이 인가되는 제1 단자, 상기 제2 전극과 상기 제1 노드 사이에 연결되는 제2 단자 및 보상 게이트 신호가 인가되는 게이트 단자를 포함하는 보상 트랜지스터를 포함하는 화소.
  2. 제 1 항에 있어서, 상기 보상 전압의 전압 레벨은 계조에 따라 가변되는 것을 특징으로 하는 화소.
  3. 제 1 항에 있어서,
    상기 제1 서브 트랜지스터와 상기 초기화 전압이 제공되는 초기화 전압 배선 사이에 연결되고, 직렬로 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하는 제2 듀얼 게이트 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  4. 제 3 항에 있어서,
    상기 제1 전원 전압이 인가되는 제3 전극 및 상기 제3 및 제4 서브 트랜지스터들을 연결시키는 제2 노드와 연결되는 제4 전극을 포함하는 제2 커패시터를 더 포함하는 것을 특징으로 하는 화소.
  5. 제 4 항에 있어서, 상기 보상 트랜지스터의 상기 제2 단자는,
    상기 제4 전극과 상기 제2 노드 사이에 더 연결되고,
    상기 제1 노드 및 상기 제2 노드에 계조에 따라 전압 레벨이 가변되는 상기 보상 전압을 제공하는 것을 특징으로 하는 화소.
  6. 제 5 항에 있어서, 상기 화소가 제1 주파수로 구동하는 경우, 상기 보상 트랜지스터는 상기 보상 게이트 신호에 응답하여 상기 제1 및 제2 노드에 상기 보상 전압을 제공하고,
    상기 보상 트랜지스터는 상기 제1 노드에서의 누설 전류와 상기 제2 노드에서의 누설 전류의 편차를 줄여주는 것을 특징으로 하는 화소.
  7. 제 6 항에 있어서, 상기 화소가 제2 주파수로 구동하는 경우, 상기 보상 트랜지스터는 턴-오프되는 것을 특징으로 하는 화소.
  8. 제 7 항에 있어서, 상기 제1 주파수는 0Hz보다 크고 60Hz보다 작고, 상기 제2 주파수는 60Hz보다 크거나 같고 240Hz보다 작거나 같은 것을 특징으로 하는 화소.
  9. 제 1 항에 있어서, 상기 제1 듀얼 게이트 트랜지스터는 게이트 신호에 응답하여 상기 구동 트랜지스터를 다이오드 연결시키는 것을 특징을 하는 화소.
  10. 제 1 항에 있어서,
    상기 제1 전원 전압이 인가되는 제1 단자 및 상기 구동 트랜지스터의 게이트 단자와 연결되는 제2 단자를 포함하는 스토리지 커패시터; 및
    상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제1 단자, 데이터 신호가 인가되는 제2 단자 및 게이트 신호가 인가되는 게이트 단자를 포함하는 제1 스위칭 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  11. 제 1 항에 있어서,
    상기 제1 전원 전압이 제공되는 제1 전원 전압 배선과 연결되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 에미션 신호가 인가되는 게이트 단자를 포함하는 제2 스위칭 트랜지스터; 및
    상기 구동 트랜지스터의 상기 제2 단자와 연결되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 에미션 신호가 인가되는 게이트 단자를 포함하는 제3 스위칭 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  12. 제 1 항에 있어서,
    상기 초기화 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자에 연결되는 제2 단자 및 애노드 초기화 신호가 인가되는 게이트 전극을 포함하는 제4 스위칭 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  13. 구동 전류에 기초하여 광을 출력하고, 제1 단자 및 제2 단자를 포함하는 유기 발광 소자;
    구동 전류를 생성하고, 제1 전원 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 전기적으로 연결되는 제2 단자 및 초기화 전압이 인가되는 게이트 단자를 포함하는 구동 트랜지스터;
    상기 구동 트랜지스터의 상기 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자 사이에 연결되고, 직렬로 연결된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 제1 듀얼 게이트 트랜지스터;
    상기 제1 전원 전압이 인가되는 제1 전극 및 상기 제1 및 제2 서브 트랜지스터들을 연결시키는 제1 노드와 연결되는 제2 전극을 포함하는 제1 커패시터; 및
    보상 전압이 인가되는 제1 단자, 상기 제2 전극과 상기 제1 노드 사이에 연결되는 제2 단자 및 보상 게이트 신호가 인가되는 게이트 단자를 포함하는 보상 트랜지스터를 포함하는 화소들을 포함하는 표시 패널;
    입력 영상 데이터에 상응하는 데이터 전압을 생성하고, 상기 데이터 전압을 상기 화소들에 공급하는 데이터 드라이버; 및
    상기 데이터 드라이버로부터 계조 데이터를 수신하여 상기 보상 전압을 생성하는 보상 드라이버를 포함하는 표시 장치.
  14. 제 13 항에 있어서, 상기 보상 드라이버는,
    계조에 따라 상기 제1 노드에서의 누설 전류와 상기 제2 노드에서의 누설 전류의 편차를 줄여주는 상기 보상 전압 데이터들이 저장된 메모리;
    상기 계조 데이터를 수신하여 상기 계조에 대응되는 보상 전압을 매칭하는 연산부; 및
    상기 보상 전압 및 상기 보상 게이트 신호를 생성하는 신호 생성부를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 연산부는,
    상기 입력 영상 데이터를 수신하여 상기 화소가 제1 주파수로 구동하는 경우, 상기 보상 트랜지스터에 상기 보상 게이트 신호 및 상기 보상 전압을 제공하는 것을 특징으로 하는 표시 장치.
  16. 제 13 항에 있어서, 상기 화소는,
    상기 제1 서브 트랜지스터와 상기 초기화 전압이 제공되는 초기화 전압 배선 사이에 연결되고, 직렬로 연결된 제3 서브 트랜지스터 및 제4 서브 트랜지스터를 포함하는 제2 듀얼 게이트 트랜지스터; 및
    상기 제1 전원 전압이 인가되는 제3 전극 및 상기 제3 및 제4 서브 트랜지스터들을 연결시키는 제2 노드와 연결되는 제4 전극을 포함하는 제2 커패시터를 더 포함하고,
    상기 보상 트랜지스터의 상기 제2 단자는 상기 제4 전극과 상기 제2 노드 사이에 더 연결되는 것을 특징으로 하는 표시 장치.
  17. 제 13 항에 있어서, 상기 화소는,
    상기 제1 전원 전압이 인가되는 제1 단자 및 상기 구동 트랜지스터의 게이트 단자와 연결되는 제2 단자를 포함하는 스토리지 커패시터;
    상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제1 단자, 데이터 신호가 인가되는 제2 단자 및 게이트 신호가 인가되는 게이트 단자를 포함하는 제1 스위칭 트랜지스터;
    상기 제1 전원 전압이 제공되는 제1 전원 전압 배선과 연결되는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자와 연결되는 제2 단자 및 에미션 신호가 인가되는 게이트 단자를 포함하는 제2 스위칭 트랜지스터;
    상기 구동 트랜지스터의 상기 제2 단자와 연결되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자와 연결되는 제2 단자 및 상기 에미션 신호가 인가되는 게이트 단자를 포함하는 제3 스위칭 트랜지스터; 및
    상기 초기화 전압이 인가되는 제1 단자, 상기 유기 발광 소자의 상기 제1 단자에 연결되는 제2 단자 및 애노드 초기화 신호가 인가되는 게이트 전극을 포함하는 제4 스위칭 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 13 항에 있어서,
    게이트 신호를 생성하여 상기 게이트 신호를 상기 화소들에 공급하는 게이트 드라이버;
    에미션 신호를 생성하여 상기 에미션 신호를 상기 화소들에 공급하는 에미션 드라이버;
    상기 제1 전원 전압, 상기 초기화 전압 및 제2 전원 전압을 생성하여, 상기 제1 전원 전압, 상기 초기화 전압 및 상기 제2 전원 전압을 상기 화소들에 제공하는 전원부; 및
    상기 입력 영상 데이터를 생성하고, 상기 데이터 드라이버에 상기 입력 영상 데이터를 제공하는 컨트롤러를 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 데이터 드라이버로부터 계조 데이터를 수신하는 단계;
    제1 듀얼 게이트 트랜지스터 및 제2 듀얼 게이트 트랜지스터 각각의 양단에 걸리는 전압을 낮춰주기 위해 메모리에 저장된 보상 전압 데이터들 중 계조에 따라 가변하는 보상 전압을 매칭하는 단계;
    보상 게이트 신호 및 보상 전압을 생성하는 단계; 및
    상기 보상 게이트 신호 및 상기 보상 전압을 화소에 제공하는 단계를 포함하는 표시 장치의 구동 방법.
  20. 제 19 항에 있어서, 상기 데이터 드라이버로부터 상기 계조 데이터를 수신하는 단계 이전에,
    컨트롤러로부터 구동 주파수 데이터를 수신하는 단계; 및
    구동 주파수가 제1 주파수 구동 또는 제2 주파수 구동인지 여부를 확인하는 단계를 더 포함하고,
    상기 구동 주파수가 상기 제1 주파수인 경우, 상기 데이터 드라이버로부터 상기 계조 데이터를 수신하고,
    상기 구동 주파수가 제2 주파수인 경우, 상기 데이터 드라이버로부터 상기 계조 데이터를 수신하지 않는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020210111960A 2021-08-24 2021-08-24 화소, 표시 장치 및 표시 장치의 구동 방법 KR20230030130A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210111960A KR20230030130A (ko) 2021-08-24 2021-08-24 화소, 표시 장치 및 표시 장치의 구동 방법
US17/741,833 US11810511B2 (en) 2021-08-24 2022-05-11 Pixel, display device, and method of driving display device
CN202210997711.5A CN115719582A (zh) 2021-08-24 2022-08-19 像素
US18/376,160 US20240029655A1 (en) 2021-08-24 2023-10-03 Pixel, display device, and method of driving display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210111960A KR20230030130A (ko) 2021-08-24 2021-08-24 화소, 표시 장치 및 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR20230030130A true KR20230030130A (ko) 2023-03-06

Family

ID=85253979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210111960A KR20230030130A (ko) 2021-08-24 2021-08-24 화소, 표시 장치 및 표시 장치의 구동 방법

Country Status (3)

Country Link
US (2) US11810511B2 (ko)
KR (1) KR20230030130A (ko)
CN (1) CN115719582A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188325A (zh) * 2022-08-08 2022-10-14 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120069137A (ko) 2010-12-20 2012-06-28 엘지디스플레이 주식회사 유기전계발광표시장치
KR101794648B1 (ko) 2010-12-28 2017-11-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101817597B1 (ko) 2011-07-07 2018-01-12 엘지디스플레이 주식회사 디스플레이 장치 및 이의 구동 방법
CN107274830B (zh) * 2017-07-12 2019-07-02 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机电致发光显示面板
KR102544555B1 (ko) 2018-08-02 2023-06-19 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN111445857B (zh) * 2020-04-17 2021-05-14 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法和显示装置
CN111477179B (zh) * 2020-05-20 2021-10-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
US20240029655A1 (en) 2024-01-25
CN115719582A (zh) 2023-02-28
US20230067920A1 (en) 2023-03-02
US11810511B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
KR102555125B1 (ko) 표시 장치
US11017723B2 (en) Pixel and related organic light emitting diode display device
KR102287821B1 (ko) 유기 발광 디스플레이 장치 및 이를 포함하는 디스플레이 시스템
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210126177A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US11741893B2 (en) Display device and method of driving display device
US11929020B2 (en) Display device and method of driving display device
KR20210043773A (ko) 스캔 드라이버 및 표시 장치
US20230377520A1 (en) Pixel and display device including pixel
KR20210138186A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US20240029655A1 (en) Pixel, display device, and method of driving display device
KR20200005695A (ko) 화소 및 이를 포함하는 표시 장치
US11715421B2 (en) Pixel and display device including pixel
KR20230104317A (ko) 표시 장치, 및 표시 장치의 화소
KR20230034469A (ko) 표시 장치의 화소, 및 표시 장치
KR20220034971A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
CN220189226U (zh) 像素和显示装置
US11847978B2 (en) Display device having a luminance compensator based on sensing current from a display panel
CN220474319U (zh) 显示装置
KR20170083661A (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
CN116543707A (zh) 电路装置和显示装置
KR20230001075A (ko) 화소 및 유기 발광 표시 장치
CN117174010A (zh) 显示装置