KR20240080264A - 픽셀 및 이를 포함하는 표시 장치 - Google Patents

픽셀 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20240080264A
KR20240080264A KR1020220162443A KR20220162443A KR20240080264A KR 20240080264 A KR20240080264 A KR 20240080264A KR 1020220162443 A KR1020220162443 A KR 1020220162443A KR 20220162443 A KR20220162443 A KR 20220162443A KR 20240080264 A KR20240080264 A KR 20240080264A
Authority
KR
South Korea
Prior art keywords
transistor
signal
transmission line
response
pixel
Prior art date
Application number
KR1020220162443A
Other languages
English (en)
Inventor
김수진
강철규
김동현
목선균
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220162443A priority Critical patent/KR20240080264A/ko
Priority to US18/228,091 priority patent/US20240177650A1/en
Priority to CN202311600041.XA priority patent/CN118116309A/zh
Publication of KR20240080264A publication Critical patent/KR20240080264A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of El Displays (AREA)

Abstract

픽셀은 구동 전류를 생성하는 제1 트랜지스터, 상기 구동 전류에 기초하여 발광하는 발광 소자, 기입 신호에 응답하여 상기 제1 트랜지스터의 제2 전극에 데이터 전압을 인가하는 제2 트랜지스터, 상기 기입 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 초기화 신호에 응답하여 상기 제1 트랜지스터의 게이트 전극에 기준 전압을 인가하는 제4 트랜지스터, 에미션 신호에 응답하여 제1 전원 전압을 상기 제1 트랜지스터의 제1 전극에 인가하는 제5 트랜지스터, 상기 에미션 신호에 응답하여 상기 제1 트랜지스터와 상기 발광 소자를 연결하는 제6 트랜지스터, 바이어스 신호에 응답하여 상기 발광 소자의 애노드에 초기화 전압을 인가하는 제7 트랜지스터, 상기 바이어스 신호에 응답하여 백 게이트 제어 전압을 상기 제1 트랜지스터의 백 게이트 전극에 인가하는 제8 트랜지스터, 상기 에미션 신호에 응답하여 상기 제1 트랜지스터의 상기 백 게이트 전극과 상기 발광 소자의 상기 애노드를 연결하는 제9 트랜지스터 및 상기 제1 트랜지스터의 상기 게이트 전극과 상기 제7 트랜지스터 사이에 배치되는 스토리지 커패시터를 포함하고, 상기 기입 신호가 인가되는 제1 전달 라인은 상기 제1 트랜지스터로부터 제1 방향으로 이격되어 배치되며, 상기 스토리지 커패시터를 구성하는 커패시터 패턴은 상기 제1 트랜지스터로부터 상기 제1 방향과 반대되는 제2 방향으로 이격되어 배치되고, 상기 에미션 신호가 인가되는 제2 전달 라인은 상기 제1 트랜지스터와 상기 커패시터 패턴 사이에 배치된다.

Description

픽셀 및 이를 포함하는 표시 장치 {PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 픽셀 및 이를 포함하는 표시 장치에 관한 것이다. 보다 상세하게는, 구동 트랜지스터의 문턱 전압을 보상 가능한 픽셀 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 표시 패널은 게이트 라인들, 데이터 라인들, 에미션 라인들 및 픽셀들을 포함한다. 표시 패널 구동부는 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 게이트 구동부, 데이터 구동부 및 에미션 구동부를 제어하는 구동 제어부를 포함한다.
공정 편차 등의 이유로 픽셀들에서 구동 트랜지스터의 문턱 전압 및 이동도 등과 같은 특성 차이가 발생될 수 있다. 픽셀들 간 구동 트랜지스터의 문턱 전압이 다르면, 픽셀들 간 구동 트랜지스터의 구동 전류가 달라질 수 있다. 이에 따라, 픽셀들 간 휘도 편차로 인해 표시 패널에서 얼룩이 시인되는 문제가 발생될 수 있다.
본 발명의 일 목적은 구동 트랜지스터의 문턱 전압을 보상할 수 있는 픽셀을 제공하는 것이다.
본 발명의 다른 목적은 상기 픽셀을 포함함으로써 균일한 휘도로 영상을 표시할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 픽셀은 구동 전류를 생성하는 제1 트랜지스터, 상기 구동 전류에 기초하여 발광하는 발광 소자, 기입 신호에 응답하여 상기 제1 트랜지스터의 제2 전극에 데이터 전압을 인가하는 제2 트랜지스터, 상기 기입 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 초기화 신호에 응답하여 상기 제1 트랜지스터의 게이트 전극에 기준 전압을 인가하는 제4 트랜지스터, 에미션 신호에 응답하여 제1 전원 전압을 상기 제1 트랜지스터의 제1 전극에 인가하는 제5 트랜지스터, 상기 에미션 신호에 응답하여 상기 제1 트랜지스터와 상기 발광 소자를 연결하는 제6 트랜지스터, 바이어스 신호에 응답하여 상기 발광 소자의 애노드에 초기화 전압을 인가하는 제7 트랜지스터, 상기 바이어스 신호에 응답하여 백 게이트 제어 전압을 상기 제1 트랜지스터의 백 게이트 전극에 인가하는 제8 트랜지스터, 상기 에미션 신호에 응답하여 상기 제1 트랜지스터의 상기 백 게이트 전극과 상기 발광 소자의 상기 애노드를 연결하는 제9 트랜지스터 및 상기 제1 트랜지스터의 상기 게이트 전극과 상기 제7 트랜지스터 사이에 배치되는 스토리지 커패시터를 포함하고, 상기 기입 신호가 인가되는 제1 전달 라인은 상기 제1 트랜지스터로부터 제1 방향으로 이격되어 배치되며, 상기 스토리지 커패시터를 구성하는 커패시터 패턴은 상기 제1 트랜지스터로부터 상기 제1 방향과 반대되는 제2 방향으로 이격되어 배치되고, 상기 에미션 신호가 인가되는 제2 전달 라인은 상기 제1 트랜지스터와 상기 커패시터 패턴 사이에 배치된다.
일 실시예에 있어서, 상기 초기화 신호가 인가되는 제4 전달 라인은 상기 제1 전달 라인으로부터 상기 제1 방향으로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 바이어스 신호가 인가되는 제3 전달 라인은 상기 제1 전달 라인으로부터 상기 제2 방향으로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 제3 전달 라인은 상기 제2 전달 라인으로부터 상기 제2 방향으로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 제3 전달 라인은 상기 제2 전달 라인과 상기 커패시터 패턴 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제3 전달 라인은 상기 커패시터 패턴으로부터 상기 제2 방향으로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 상기 제1 전달 라인을 공유할 수 있다.
일 실시예에 있어서, 상기 제5 트랜지스터, 상기 제6 트랜지스터 및 상기 제9 트랜지스터는 상기 제2 전달 라인을 공유할 수 있다.
일 실시예에 있어서, 상기 제7 트랜지스터 및 상기 제8 트랜지스터는 상기 제3 전달 라인을 공유할 수 있다.
일 실시예에 있어서, 상기 픽셀에 대한 프레임 기간은, 상기 픽셀이 애노드 초기화 동작을 수행하는 애노드 초기화 기간, 상기 픽셀이 문턱 전압 보상 동작을 수행하는 문턱 전압 보상 기간 및 상기 픽셀이 발광 동작을 수행하는 발광 기간을 포함할 수 있다.
일 실시예에 있어서, 상기 애노드 초기화 기간에서, 상기 제8 트랜지스터는, 액티브 레벨을 가지는 상기 바이어스 신호에 응답하여 턴온되어, 상기 백 게이트 제어 전압을 상기 제1 트랜지스터의 상기 백 게이트 전극에 인가할 수 있다.
일 실시예에 있어서, 상기 문턱 전압 보상 기간에서, 상기 제3 트랜지스터는, 액티브 레벨을 가지는 상기 기입 신호에 응답하여 턴온되어, 상기 제1 트랜지스터의 문턱 전압을 보상할 수 있다.
일 실시예에 있어서, 상기 발광 기간에서, 상기 제9 트랜지스터는, 액티브 레벨을 가지는 상기 에미션 신호에 응답하여 턴온되어, 상기 제1 트랜지스터의 상기 백 게이트 전극의 전압을 상기 애노드에 인가할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 픽셀을 포함하는 표시 패널, 상기 픽셀에 기입 신호, 초기화 신호 및 바이어스 신호를 인가하는 게이트 구동부, 상기 픽셀에 에미션 신호를 인가하는 에미션 구동부 및 상기 게이트 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함하고, 상기 픽셀은, 구동 전류를 생성하는 제1 트랜지스터, 상기 구동 전류에 기초하여 발광하는 발광 소자, 기입 신호에 응답하여 상기 제1 트랜지스터의 제2 전극에 데이터 전압을 인가하는 제2 트랜지스터, 상기 기입 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 초기화 신호에 응답하여 상기 제1 트랜지스터의 게이트 전극에 기준 전압을 인가하는 제4 트랜지스터, 에미션 신호에 응답하여 제1 전원 전압을 상기 제1 트랜지스터의 제1 전극에 인가하는 제5 트랜지스터, 상기 에미션 신호에 응답하여 상기 제1 트랜지스터와 상기 발광 소자를 연결하는 제6 트랜지스터, 바이어스 신호에 응답하여 상기 발광 소자의 애노드에 초기화 전압을 인가하는 제7 트랜지스터, 상기 바이어스 신호에 응답하여 백 게이트 제어 전압을 상기 제1 트랜지스터의 백 게이트 전극에 인가하는 제8 트랜지스터, 상기 에미션 신호에 응답하여 상기 제1 트랜지스터의 상기 백 게이트 전극과 상기 발광 소자의 상기 애노드를 연결하는 제9 트랜지스터, 상기 제1 트랜지스터의 상기 게이트 전극과 상기 제7 트랜지스터 사이에 배치되는 스토리지 커패시터를 포함하고, 상기 기입 신호가 인가되는 제1 전달 라인은 상기 제1 트랜지스터로부터 제1 방향으로 이격되어 배치되며, 상기 스토리지 커패시터를 구성하는 커패시터 패턴은 상기 제1 트랜지스터로부터 상기 제1 방향과 반대되는 제2 방향으로 이격되어 배치되고, 상기 에미션 신호가 인가되는 제2 전달 라인은 상기 제1 트랜지스터와 상기 커패시터 패턴 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 초기화 신호가 인가되는 제4 전달 라인은 상기 제1 전달 라인으로부터 상기 제1 방향으로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 바이어스 신호가 인가되는 제3 전달 라인은 상기 제1 전달 라인으로부터 상기 제2 방향으로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 제3 전달 라인은 상기 제2 전달 라인으로부터 상기 제2 방향으로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 제3 전달 라인은 상기 제2 전달 라인과 상기 커패시터 패턴 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제3 전달 라인은 상기 커패시터 패턴으로부터 상기 제2 방향으로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 픽셀에 대한 프레임 기간은 상기 픽셀이 애노드 초기화 동작을 수행하는 애노드 초기화 기간, 상기 픽셀이 문턱 전압 보상 동작을 수행하는 문턱 전압 보상 기간 및 상기 픽셀이 발광 동작을 수행하는 발광 기간을 포함할 수 있다.
본 발명의 실시예들에 따른 픽셀 및 표시 장치에 따르면, 구동 트랜지스터인 제1 트랜지스터의 백 게이트 전극에 백 게이트 제어 전압이 인가되고 제1 트랜지스터의 백 게이트 전극과 발광 소자의 애노드가 연결될 수 있다. 제1 전달 라인은 제1 트랜지스터로부터 제1 방향으로 이격되어 배치될 수 있다. 커패시터 패턴은 제1 트랜지스터로부터 제1 방향과 반대되는 제2 방향으로 이격되어 배치될 수 있다. 제2 전달 라인은 제1 트랜지스터 및 커패시터 패턴 사이에 배치될 수 있다. 이에 따라, 균일한 휘도로 영상이 표시되어 표시 품질이 향상될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 픽셀의 일 예를 나타내는 회로도이다.
도 3은 도 2의 픽셀에 인가되는 초기화 신호, 기입 신호, 바이어스 신호 및 에미션 신호를 나타내는 타이밍도이다.
도 4는 도 2의 픽셀이 애노드 초기화 기간에서 동작하는 것을 설명하기 위한 회로도이다.
도 5는 도 2의 픽셀이 문턱 전압 보상 기간에서 동작하는 것을 설명하기 위한 회로도이다.
도 6은 도 2의 픽셀이 발광 기간에서 동작하는 것을 설명하기 위한 회로도이다.
도 7은 도 2의 픽셀의 레이아웃의 일 예를 나타내는 도면이다.
도 8은 도 2의 픽셀의 레이아웃의 다른 예를 나타내는 도면이다.
도 9는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 10은 도 9의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(10)는 표시 패널(100) 및 표시 패널 구동부(700)를 포함한다. 표시 패널 구동부(700)는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함할 수 있다.
예를 들어, 구동 제어부(200) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 구동 제어부(200), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)는 일체로 형성될 수 있다. 한편, 적어도 구동 제어부(200) 및 데이터 구동부(500)가 일체로 형성된 구동 모듈은 타이밍 컨트롤러 임베디드 데이터 구동부(Timing Controller Embedded Data Driver, TED)로 명명될 수 있다.
표시 패널(100)은 영상을 표시하는 표시부 및 표시부에 이웃하여 배치되는 주변부를 포함할 수 있다.
예를 들어, 표시 패널(100)은 유기 발광 다이오드를 포함하는 유기 발광 다이오드 표시 패널일 수 있다. 다른 예를 들어, 표시 패널(100)은 유기 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 유기 발광 다이오드 표시 패널일 수 있다. 또 다른 예를 들어, 표시 패널(100)은 나노 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 나노 발광 다이오드 표시 패널일 수 있다. 또 다른 예를 들어, 표시 패널(100)은 액정층을 포함하는 액정 표시 패널일 수 있다.
표시 패널(100)은 게이트 라인들(GIL, GWL, GBL), 데이터 라인들(DL), 에미션 라인들(EL) 및 게이트 라인들(GIL, GWL, GBL), 데이터 라인들(DL) 및 에미션 라인들(EL)에 전기적으로 연결된 픽셀들(P)을 포함할 수 있다.
구동 제어부(200)는 외부의 장치로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 실시예에 따라, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 게이트 구동부(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 데이터 구동부(500)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 구동부(500)에 출력한다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG)에 기초하여 데이터 신호(DATA)를 생성할 수 있다. 구동 제어부(200)는 데이터 신호(DATA)를 데이터 구동부(500)에 출력할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 감마 기준 전압 생성부(400)에 출력할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 에미션 구동부(600)의 동작을 제어하기 위한 제4 제어 신호(CONT4)를 생성하여 에미션 구동부(600)에 출력할 수 있다.
게이트 구동부(300)는 구동 제어부(200)로부터 입력받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GIL, GWL, GBL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GIL, GWL, GBL)에 출력할 수 있다.
일 실시예에서, 게이트 구동부(300)는 표시 패널의 주변부 상에 집적될 수 있다.
감마 기준 전압 생성부(400)는 구동 제어부(200)로부터 입력받은 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성할 수 있다. 감마 기준 전압 생성부(400)는 감마 기준 전압(VGREF)을 데이터 구동부(500)에 제공할 수 있다. 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 가질 수 있다.
일 실시예에서, 감마 기준 전압 생성부(400)는 구동 제어부(200) 내에 배치되거나 또는 데이터 구동부(500) 내에 배치될 수 있다.
데이터 구동부(500)는 구동 제어부(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력받고, 감마 기준 전압 생성부(400)로부터 감마 기준 전압(VGREF)을 입력받을 수 있다. 데이터 구동부(500)는 데이터 신호(DATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환할 수 있다. 데이터 구동부(500)는 데이터 전압을 데이터 라인(DL)에 출력할 수 있다.
에미션 구동부(600)는 구동 제어부(200)로부터 입력 받은 제4 제어 신호(CONT4)에 응답하여 에미션 라인들(EL)을 구동하기 위한 에미션 신호들을 생성할 수 있다. 에미션 구동부(600)는 에미션 신호들을 에미션 라인들(EL)에 출력할 수 있다.
도 2는 도 1의 표시 장치에 포함된 픽셀의 일 예를 나타내는 회로도이다.
도 1 및 도 2를 참조하면, 픽셀(P)은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제9 트랜지스터(T9), 발광 소자(EE) 및 스토리지 커패시터(CST)를 포함할 수 있다.
제1 트랜지스터(T1)(예를 들어, 구동 트랜지스터)는 제1 노드(N1)에 연결된 게이트 전극, 제2 노드(N2)에 연결된 제1 전극 및 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 게이트 전극(즉, 제1 노드(N1))의 전압에 따라 발광 소자(EE)로 흐르는 구동 전류를 생성할 수 있다.
제2 트랜지스터(T2)는 기입 신호(GW)를 수신하는 게이트 전극, 데이터 라인(DL)에 연결된 제1 전극 및 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다. 제2 트랜지스터(T2)가 기입 신호(GW)에 응답하여 턴온되면 데이터 라인(DL)을 통하여 인가된 데이터 전압(VDATA)이 제1 트랜지스터(T1)의 제2 전극(즉, 제3 노드(N3))에 인가될 수 있다.
제3 트랜지스터(T3)는 기입 신호(GW)를 수신하는 게이트 전극, 제1 노드(N1)에 연결된 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 기입 신호(GW)에 응답하여 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다.
제4 트랜지스터(T4)는 초기화 신호(GI)를 수신하는 게이트 전극, 기준 전압(VREF)을 수신하는 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제4 트랜지스터(T4)가 초기화 신호(GI)에 응답하여 턴온되면 기준 전압(VREF)이 제1 트랜지스터(T1)의 게이트 전극(즉, 제1 노드(N1))에 인가될 수 있다.
제5 트랜지스터(T5)는 에미션 신호(EM)를 수신하는 게이트 전극, 제1 전원 전압(ELVDD)을 수신하는 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 제5 트랜지스터(T5)가 에미션 신호(EM)에 응답하여 턴온되면 제1 전원 전압(ELVDD)이 제1 트랜지스터(T1)의 제1 전극(즉, 제2 노드(N2))에 인가될 수 있다.
제6 트랜지스터(T6)는 에미션 신호(EM)를 수신하는 게이트 전극, 제3 노드(N3)에 연결된 제1 전극 및 제4 노드(N4)에 연결된 제2 전극을 포함할 수 있다. 제6 트랜지스터(T6)가 에미션 신호(EM)에 응답하여 턴온되면 제1 트랜지스터(T1)에 의해 생성된 구동 전류가 발광 소자(EE)에 제공될 수 있다.
제7 트랜지스터(T7)는 바이어스 신호(GB)를 수신하는 게이트 전극, 초기화 전압(VINT)을 수신하는 제1 전극 및 제4 노드(N4)에 연결된 제2 전극을 포함할 수 있다. 제7 트랜지스터(T7)가 바이어스 신호(GB)에 응답하여 턴온되면 초기화 전압(VINT)이 발광 소자(EE)의 애노드(즉, 제4 노드(N4))에 인가될 수 있다.
제8 트랜지스터(T8)는 바이어스 신호(GB)를 수신하는 게이트 전극, 백 게이트 제어 전압(VBML)을 수신하는 제1 전극 및 제5 노드(N5)에 연결된 제2 전극을 포함할 수 있다. 제8 트랜지스터(T8)가 바이어스 신호(GB)에 응답하여 턴온되면 백 게이트 제어 전압(VBML)이 제1 트랜지스터(T1)의 백 게이트 전극(즉, 제5 노드(N5))에 인가될 수 있다.
제9 트랜지스터(T9)는 에미션 신호(EM)를 수신하는 게이트 전극, 제5 노드(N5)에 연결된 제1 전극 및 발광 소자(EE)의 애노드(즉, 제4 노드(N4))에 연결된 제2 전극을 포함할 수 있다. 제9 트랜지스터(T9)가 에미션 신호(EM)에 응답하여 턴온되면 제1 트랜지스터(T1)의 백 게이트 전극과 발광 소자(EE)의 애노드가 연결될 수 있다.
발광 소자(EE)는 제4 노드(N4)에 연결된 애노드 및 제2 전원 전압(ELVSS)을 수신하는 캐소드를 포함할 수 있다. 발광 소자(EE)는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 에미션 신호(EM)에 응답하여 턴온되는 동안, 제1 트랜지스터(T1)에 의해 생성된 구동 전류에 기초하여 발광할 수 있다.
스토리지 커패시터(CST)는 제1 트랜지스터(T1)의 게이트 전극(즉, 제1 노드(N1))에 연결된 제1 전극 및 제4 노드(N4)에 연결된 제2 전극을 포함할 수 있다. 스토리지 커패시터(CST)는 데이터 라인(DL)으로부터 제2 트랜지스터(T2)를 통하여 인가된 데이터 전압(VDATA)을 저장할 수 있다.
도 3은 도 2의 픽셀에 인가되는 초기화 신호, 기입 신호, 바이어스 신호 및 에미션 신호를 나타내는 타이밍도이다. 도 4는 도 2의 픽셀이 애노드 초기화 기간에서 동작하는 것을 설명하기 위한 회로도이다. 도 5는 도 2의 픽셀이 문턱 전압 보상 기간에서 동작하는 것을 설명하기 위한 회로도이다. 도 6은 도 2의 픽셀이 발광 기간에서 동작하는 것을 설명하기 위한 회로도이다.
도 1 내지 도 6를 참조하면, 픽셀(P)에 대한 프레임 기간은, 픽셀(P)이 애노드 초기화 동작을 수행하는 애노드 초기화 기간(IP), 픽셀(P)이 문턱 전압 보상 동작을 수행하는 문턱 전압 보상 기간(VCP) 및 픽셀(P)이 발광 동작을 수행하는 발광 기간(EMP)을 포함할 수 있다.
애노드 초기화 기간(IP)에서, 초기화 신호(GI) 및 바이어스 신호(GB)가 액티브 레벨(예를 들어, 하이 레벨)을 가질 수 있다. 제4 트랜지스터(T4)는 초기화 신호(GI)에 응답하여 턴온될 수 있다. 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)는 바이어스 신호(GB)에 응답하여 턴온될 수 있다. 이에 따라, 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극(즉, 제1 노드(N1))에 기준 전압(VREF)을 인가할 수 있다. 일 실시예에서, 기준 전압(VREF)은 제1 전원 전압(ELVDD)과 같은 전압 레벨을 가질 수 있으나, 이에 한정되지 않는다. 제7 트랜지스터(T7)는 발광 소자(EE)의 애노드에 초기화 전압(VINT)을 인가할 수 있다. 제8 트랜지스터(T8)는 제1 트랜지스터(T1)의 백 게이트 전극에 백 게이트 제어 전압(VBML)을 인가할 수 있다.
문턱 전압 보상 기간(VCP)에서, 기입 신호(GW) 및 바이어스 신호(GB)가 액티브 레벨을 가질 수 있다. 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 기입 신호(GW)에 응답하여 턴온될 수 있다. 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)는 바이어스 신호(GB)에 응답하여 턴온될 수 있다. 이에 따라, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 제2 전극(즉, 제3 노드(N3))에 데이터 전압(VDATA)을 인가할 수 있다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 스토리지 커패시터(CST)의 제1 전극(즉, 제1 노드(N1))의 전압은 데이터 전압(VDATA)에 문턱 전압(VTH)이 가산된 전압이 될 수 있다. 그러므로, 제1 트랜지스터(T1)의 문턱 전압이 보상될 수 있다. 또한, 제8 트랜지스터(T8)는 제1 트랜지스터(T1)의 백 게이트 전극에 백 게이트 제어 전압(VBML)을 인가할 수 있다. 제1 트랜지스터(T1)의 문턱 전압은 제1 트랜지스터(T1)의 백 게이트 전극의 전압에 의해 결정될 수 있다. 예를 들어, 제1 트랜지스터(T1)가 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터일 때, 제1 트랜지스터(T1)의 백 게이트 전극과 제2 전극 사이의 전압차가 감소할수록, 제1 트랜지스터(T1)의 문턱 전압은 증가할 수 있다. 제8 트랜지스터(T8)는 제1 트랜지스터(T1)의 백 게이트 전극의 전압을 제어하여 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다. 따라서, 균일한 휘도로 영상이 표시되어 표시 품질이 향상될 수 있다.
발광 기간(EMP)에서, 에미션 신호(EM)가 액티브 레벨을 가질 수 있다. 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제9 트랜지스터(T9)는 에미션 신호(EM)에 응답하여 턴온될 수 있다. 이에 따라, 제1 트랜지스터(T1)는 제1 노드(N1)의 전압, 즉 스토리지 커패시터(CST)의 제1 전극의 전압에 기초하여 구동 전류를 생성할 수 있다. 또한 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제1 전원 전압(ELVDD)과 제2 전원 전압(ELVSS) 사이에서 발광 소자(EE)에 구동 전류를 흐르게 하고, 발광 소자(EE)는 상기 구동 전류에 기초하여 발광할 수 있다.
한편, 제1 트랜지스터(T1)가 제6 트랜지스터(T6)만을 이용하여 발광 소자(EE)의 애노드와 연결될 때, 제1 내지 제7 트랜지스터들(T1 내지 T7)의 누설 전류, 특히 제1 트랜지스터(T1)를 통해 흐르는 누설 전류로 의해, 제1 트랜지스터(T1)의 제2 전극(즉, 제3 노드(N3))의 전압은 발광 기간(EMP)에서 왜곡될 수 있다. 예를 들어, 제1 트랜지스터(T1)의 제2 전극의 전압이 발광 기간(EMP)에서 증가할 때, 제1 트랜지스터(T1)의 백 게이트 전극과 제2 전극 사이의 전압차가 감소할 수 있다. 예를 들어, 제1 트랜지스터(T1)의 백 게이트 전극과 제2 전극 사이의 전압차가 감소할수록, 제1 트랜지스터(T1)의 문턱 전압은 증가할 수 있다. 픽셀들(P) 간 제1 트랜지스터(T1)의 문턱 전압이 다르면, 픽셀들(P) 간 제1 트랜지스터(T1)의 구동 전류가 달라질 수 있다. 이에 따라, 픽셀들(P) 간 휘도 편차로 인해 표시 패널(100)에서 얼룩이 시인되는 문제가 발생될 수 있다.
제9 트랜지스터(T9)가 에미션 신호(EM)에 응답하여 턴온될 때, 제1 트랜지스터(T1)는, 제6 트랜지스터(T6)를 통하여 발광 소자(EE)의 애노드와 연결될 뿐만 아니라, 제9 트랜지스터(T9)를 통하여 발광 소자(EE)의 애노드와 연결될 수 있다. 제 9 트랜지스터(T9)는, 액티브 레벨을 가지는 에미션 신호(EM)에 응답하여 턴온되어, 제1 트랜지스터(T1)의 백 게이트 전극의 전압을 애노드에 인가할 수 있다. 제1 트랜지스터(T1)가, 제6 트랜지스터(T6)를 통하여 발광 소자(EE)의 애노드와 연결될 뿐만 아니라, 제9 트랜지스터(T9)를 통하여 발광 소자(EE)의 애노드와 연결될 때, 제1 트랜지스터(T1)를 통해 흐르는 누설 전류가 제어될 수 있다. 이에 따라, 제1 트랜지스터(T1)의 제2 전극의 전압은 발광 기간(EMP)에서 왜곡되지 않을 수 있다. 제1 트랜지스터(T1)의 백 게이트 전극과 제2 전극 사이의 전압차가 변경되지 않을 때, 제1 트랜지스터(T1)의 문턱 전압은 변경되지 않을 수 있다. 이에 따라, 균일한 휘도로 영상이 표시되어 표시 품질이 향상될 수 있다.
도 7은 도 2의 픽셀의 레이아웃의 일 예를 나타내는 도면이다.
도 7을 참조하여 설명하는 픽셀(P)은 도 2를 참조하여 설명한 픽셀(P)의 레이아웃 도면일 수 있다.
도 1 내지 도 7을 참조하면, 표시 장치(10)는 픽셀(P)을 포함할 수 있다.
일 실시예에서, 픽셀(P)은 제1 내지 제9 트랜지스터(T1 내지 T9), 커패시터 패턴(CSTP), 제1 내지 제5 전달 라인(T1L 내지 TL5), 기준 전압 배선(RVL), 초기화 전압 배선(IVL), 백 게이트 제어 전압 배선(BVL), 제1 전원 전압 배선(PDL), 제2 전원 전압 배선(PSL) 및 데이터 라인(DL)을 포함할 수 있다.
제1 내지 제5 전달 라인(T1L 내지 TL5), 기준 전압 배선(RVL), 초기화 전압 배선(IVL), 백 게이트 제어 전압 배선(BVL) 및 제1 전원 전압 배선(PVL)은 제3 방향(D3)으로 연장될 수 있다. 제2 전원 전압 배선(PDL) 및 데이터 라인(DL)은 제1 방향(D1)(또는 제2 방향(D2))으로 연장될 수 있다.
제1 전달 라인(TL1)은 제1 트랜지스터(T1)로부터 제1 방향(D1)으로 이격되어 배치될 수 있다. 커패시터 패턴(CSTP)은 제1 트랜지스터(T1)로부터 제1 방향(D1)과 반대되는 제2 방향(D2)으로 이격되어 배치될 수 있다. 제2 전달 라인(TL2)은 제1 트랜지스터(T1)와 커패시터 패턴(CSTP) 사이에 배치될 수 있다. 제4 전달 라인(TL4)은 제1 전달 라인(TL1)으로부터 제1 방향(D1)으로 이격되어 배치될 수 있다. 제3 전달 라인(TL3)은 제1 전달 라인(TL1)으로부터 제2 방향(D2)으로 이격되어 배치될 수 있다. 제3 전달 라인(TL3)은 제2 전달 라인(TL2)으로부터 제2 방향(D2)으로 이격되어 배치될 수 있다.
일 실시예에서, 제3 전달 라인(TL3)은 커패시터 패턴(CSTP)으로부터 제2 방향(D2)으로 이격되어 배치될 수 있다.
커패시터 패턴(CSTP)은 스토리지 커패시터(CST)를 구성할 수 있다.
초기화 신호(예를 들면, 도 2에 도시된 초기화 신호(GI))는 제4 전달 라인(TL4)을 통해 제4 트랜지스터(T4)로 전달될 수 있다. 기입 신호(예를 들면, 도 2에 도시된 기입 신호(GW))는 제1 전달 라인(TL1)을 통해 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)로 전달될 수 있다. 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 제1 전달 라인(TL1)을 공유할 수 있다. 바이어스 신호(예를 들면, 도 2에 도시된 바이어스 신호(GB))는 제3 전달 라인(TL3)을 통해 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)로 전달될 수 있다. 제7 트랜지스터(T7) 및 제8 트랜지스터는 제3 전달 라인(TL3)을 공유할 수 있다.
에미션 신호(예를 들면, 도 2에 도시된 에미션 신호(EM))는 제2 전달 라인(TL2)을 통해 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제9 트랜지스터(T9)에 전달될 수 있다. 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제9 트랜지스터(T9)는 제2 전달 라인(TL2)을 공유할 수 있다.
일 실시예에서, 제5 전달 라인(TL5)은 리페어 배선일 수 있다.
기준 전압(예를 들면, 도 2에 도시된 기준 전압(VREF))은 기준 전압 배선(RVL)을 통해 제4 트랜지스터(T4)로 전달될 수 있다. 초기화 전압(예를 들면, 도 2에 도시된 초기화 전압(VINT))은 초기화 전압 배선(IVL)을 통해 제7 트랜지스터(T7)로 전달될 수 있다. 백 게이트 제어 전압(예를 들면, 도 2에 도시된 백 게이트 제어 전압(VBML))은 백 게이트 제어 전압 배선(BVL)을 통해 제1 트랜지스터(T1)의 백 게이트 전극으로 전달될 수 있다. 제1 전원 전압(예를 들면, 도 2에 도시된 제1 전원 전압(ELVDD))은 제1 전원 전압 배선(PDL)을 통해 제5 트랜지스터(T5)로 전달될 수 있다. 제2 전원 전압(예를 들면, 도 2에 도시된 제2 전원 전압(ELVSS))은 제2 전원 전압 배선(PSL)을 통해 발광 소자(EE)로 전달될 수 있다. 데이터 전압(예를 들면, 도 2에 도시된 데이터 전압(VDATA))은 데이터 라인(DL)을 통해 제2 트랜지스터(T2)로 전달될 수 있다.도 8은 도 2의 픽셀의 레이아웃의 다른 예를 나타내는 도면이다.
도 1 내지 도 8을 참조하면, 도 8의 픽셀의 레이아웃은 커패시터 패턴(CSTP)의 배치를 제외하고는 도 7의 픽셀의 레이아웃과 실질적으로 동일하다. 그러므로, 동일하거나 대응되는 구성요소에 대해서는 중복되는 설명을 생략하기로 한다.
일 실시예에서, 제3 전달 라인(TL3)은 제2 전달 라인(TL2)과 커패시터 패턴(CSTP) 사이에 배치될 수 있다.도 9는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다. 도 10은 도 9의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 9 및 도 10을 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치(10)일 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
일 실시예에 따르면, 도 10에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수 있다.
프로세서(1010)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다.
파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다.
표시 장치(1060)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
픽셀(P)에서, 제1 트랜지스터(T1)의 백 게이트 전극에 백 게이트 제어 전압(VBML)이 인가되고 제1 트랜지스터(T1)의 백 게이트 전극과 발광 소자(EE)의 애노드가 연결될 수 있다. 제1 전달 라인(TL1)은 제1 트랜지스터(T1)로부터 제1 방향(D1)으로 이격되어 배치될 수 있다. 커패시터 패턴(CSTP)은 제1 트랜지스터(T1)로부터 제1 방향(D1)과 반대되는 제2 방향(D2)으로 이격되어 배치될 수 있다. 제2 전달 라인(TL2)은 제1 트랜지스터(T1) 및 커패시터 패턴(CSTP) 사이에 배치될 수 있다. 이에 따라, 균일한 휘도로 영상이 표시되어 표시 품질이 향상될 수 있다.
구체적으로, 픽셀은 구동 전류를 생성하는 제1 트랜지스터(T1), 구동 전류에 기초하여 발광하는 발광 소자(EE), 기입 신호(GW)에 응답하여 제1 트랜지스터(T1)의 제2 전극에 데이터 전압(VDATA)을 인가하는 제2 트랜지스터(T2), 기입 신호(GW)에 응답하여 제1 트랜지스터(T1)를 다이오드-연결시키는 제3 트랜지스터(T3), 초기화 신호(GI)에 응답하여 제1 트랜지스터(T1)의 게이트 전극에 기준 전압(VREF)을 인가하는 제4 트랜지스터(T4), 에미션 신호(EM)에 응답하여 제1 전원 전압(ELVDD)을 제1 트랜지스터(T1)의 제1 전극에 인가하는 제5 트랜지스터(T5), 에미션 신호(EM)에 응답하여 제1 트랜지스터(T1)와 발광 소자(EE)를 연결하는 제6 트랜지스터(T6), 바이어스 신호(GB)에 응답하여 발광 소자(EE)의 애노드에 초기화 전압(VINT)을 인가하는 제7 트랜지스터(T7), 바이어스 신호(GB)에 응답하여 백 게이트 제어 전압(VBML)을 제1 트랜지스터(T1)의 백 게이트 전극에 인가하는 제8 트랜지스터(T8), 에미션 신호(EM)에 응답하여 제1 트랜지스터(T1)의 백 게이트 전극과 발광 소자(EE)의 애노드를 연결하는 제9 트랜지스터(T9) 및 제1 트랜지스터(T1)의 게이트 전극과 제7 트랜지스터(T7) 사이에 배치되는 스토리지 커패시터(CST)를 포함할 수 있다. 기입 신호(GW)가 인가되는 제1 전달 라인(TL1)은 제1 트랜지스터(T1)로부터 제1 방향(D1)으로 이격되어 배치될 수 있다. 스토리지 커패시터(CST)를 구성하는 커패시터 패턴(CSTP)은 제1 트랜지스터(T1)로부터 제1 방향(D1)과 반대되는 제2 방향(D2)으로 이격되어 배치될 수 있다. 에미션 신호(EM)가 인가되는 제2 전달 라인(TL2)은 제1 트랜지스터(T1)와 커패시터 패턴(CSTP) 사이에 배치될 수 있다. 다만, 이에 대해서는 도 1 내지 도 8을 참조하여 설명한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 통상의 지식을 가진 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 표시 장치 100: 표시 패널
200: 구동 제어부 300: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600: 에미션 구동부 700: 표시 패널 구동부

Claims (20)

  1. 구동 전류를 생성하는 제1 트랜지스터;
    상기 구동 전류에 기초하여 발광하는 발광 소자;
    기입 신호에 응답하여 상기 제1 트랜지스터의 제2 전극에 데이터 전압을 인가하는 제2 트랜지스터;
    상기 기입 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    초기화 신호에 응답하여 상기 제1 트랜지스터의 게이트 전극에 기준 전압을 인가하는 제4 트랜지스터;
    에미션 신호에 응답하여 제1 전원 전압을 상기 제1 트랜지스터의 제1 전극에 인가하는 제5 트랜지스터;
    상기 에미션 신호에 응답하여 상기 제1 트랜지스터와 상기 발광 소자를 연결하는 제6 트랜지스터;
    바이어스 신호에 응답하여 상기 발광 소자의 애노드에 초기화 전압을 인가하는 제7 트랜지스터;
    상기 바이어스 신호에 응답하여 백 게이트 제어 전압을 상기 제1 트랜지스터의 백 게이트 전극에 인가하는 제8 트랜지스터;
    상기 에미션 신호에 응답하여 상기 제1 트랜지스터의 상기 백 게이트 전극과 상기 발광 소자의 상기 애노드를 연결하는 제9 트랜지스터; 및
    상기 제1 트랜지스터의 상기 게이트 전극과 상기 제7 트랜지스터 사이에 배치되는 스토리지 커패시터를 포함하고,
    상기 기입 신호가 인가되는 제1 전달 라인은 상기 제1 트랜지스터로부터 제1 방향으로 이격되어 배치되며,
    상기 스토리지 커패시터를 구성하는 커패시터 패턴은 상기 제1 트랜지스터로부터 상기 제1 방향과 반대되는 제2 방향으로 이격되어 배치되고,
    상기 에미션 신호가 인가되는 제2 전달 라인은 상기 제1 트랜지스터와 상기 커패시터 패턴 사이에 배치되는 것을 특징으로 하는 픽셀.
  2. 제1 항에 있어서, 상기 초기화 신호가 인가되는 제4 전달 라인은 상기 제1 전달 라인으로부터 상기 제1 방향으로 이격되어 배치되는 것을 특징으로 하는 픽셀.
  3. 제1 항에 있어서, 상기 바이어스 신호가 인가되는 제3 전달 라인은 상기 제1 전달 라인으로부터 상기 제2 방향으로 이격되어 배치되는 것을 특징으로 하는 픽셀.
  4. 제3 항에 있어서, 상기 제3 전달 라인은 상기 제2 전달 라인으로부터 상기 제2 방향으로 이격되어 배치되는 것을 특징으로 하는 픽셀.
  5. 제4 항에 있어서, 상기 제3 전달 라인은 상기 제2 전달 라인과 상기 커패시터 패턴 사이에 배치되는 것을 특징으로 하는 픽셀.
  6. 제4 항에 있어서, 상기 제3 전달 라인은 상기 커패시터 패턴으로부터 상기 제2 방향으로 이격되어 배치되는 것을 특징으로 하는 픽셀.
  7. 제1 항에 있어서, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 상기 제1 전달 라인을 공유하는 것을 특징으로 하는 픽셀.
  8. 제1 항에 있어서, 상기 제5 트랜지스터, 상기 제6 트랜지스터 및 상기 제9 트랜지스터는 상기 제2 전달 라인을 공유하는 것을 특징으로 하는 픽셀.
  9. 제3 항에 있어서, 상기 제7 트랜지스터 및 상기 제8 트랜지스터는 상기 제3 전달 라인을 공유하는 것을 특징으로 하는 픽셀.
  10. 제1 항에 있어서, 상기 픽셀에 대한 프레임 기간은,
    상기 픽셀이 애노드 초기화 동작을 수행하는 애노드 초기화 기간;
    상기 픽셀이 문턱 전압 보상 동작을 수행하는 문턱 전압 보상 기간; 및
    상기 픽셀이 발광 동작을 수행하는 발광 기간을 포함하는 것을 특징으로 하는 픽셀.
  11. 제10항에 있어서, 상기 애노드 초기화 기간에서,
    상기 제8 트랜지스터는, 액티브 레벨을 가지는 상기 바이어스 신호에 응답하여 턴온되어, 상기 백 게이트 제어 전압을 상기 제1 트랜지스터의 상기 백 게이트 전극에 인가하는 것을 특징으로 하는 픽셀.
  12. 제10항에 있어서, 상기 문턱 전압 보상 기간에서,
    상기 제3 트랜지스터는, 액티브 레벨을 가지는 상기 기입 신호에 응답하여 턴온되어, 상기 제1 트랜지스터의 문턱 전압을 보상하는 것을 특징으로 하는 픽셀.
  13. 제10항에 있어서, 상기 발광 기간에서,
    상기 제9 트랜지스터는, 액티브 레벨을 가지는 상기 에미션 신호에 응답하여 턴온되어, 상기 제1 트랜지스터의 상기 백 게이트 전극의 전압을 상기 애노드에 인가하는 것을 특징으로 하는 픽셀.
  14. 픽셀을 포함하는 표시 패널;
    상기 픽셀에 기입 신호, 초기화 신호 및 바이어스 신호를 인가하는 게이트 구동부;
    상기 픽셀에 에미션 신호를 인가하는 에미션 구동부; 및
    상기 게이트 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함하고,
    상기 픽셀은,
    구동 전류를 생성하는 제1 트랜지스터;
    상기 구동 전류에 기초하여 발광하는 발광 소자;
    기입 신호에 응답하여 상기 제1 트랜지스터의 제2 전극에 데이터 전압을 인가하는 제2 트랜지스터;
    상기 기입 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    초기화 신호에 응답하여 상기 제1 트랜지스터의 게이트 전극에 기준 전압을 인가하는 제4 트랜지스터;
    에미션 신호에 응답하여 제1 전원 전압을 상기 제1 트랜지스터의 제1 전극에 인가하는 제5 트랜지스터;
    상기 에미션 신호에 응답하여 상기 제1 트랜지스터와 상기 발광 소자를 연결하는 제6 트랜지스터;
    바이어스 신호에 응답하여 상기 발광 소자의 애노드에 초기화 전압을 인가하는 제7 트랜지스터;
    상기 바이어스 신호에 응답하여 백 게이트 제어 전압을 상기 제1 트랜지스터의 백 게이트 전극에 인가하는 제8 트랜지스터;
    상기 에미션 신호에 응답하여 상기 제1 트랜지스터의 상기 백 게이트 전극과 상기 발광 소자의 상기 애노드를 연결하는 제9 트랜지스터;
    상기 제1 트랜지스터의 상기 게이트 전극과 상기 제7 트랜지스터 사이에 배치되는 스토리지 커패시터를 포함하고,
    상기 기입 신호가 인가되는 제1 전달 라인은 상기 제1 트랜지스터로부터 제1 방향으로 이격되어 배치되며,
    상기 스토리지 커패시터를 구성하는 커패시터 패턴은 상기 제1 트랜지스터로부터 상기 제1 방향과 반대되는 제2 방향으로 이격되어 배치되고,
    상기 에미션 신호가 인가되는 제2 전달 라인은 상기 제1 트랜지스터와 상기 커패시터 패턴 사이에 배치되는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서, 상기 초기화 신호가 인가되는 제4 전달 라인은 상기 제1 전달 라인으로부터 상기 제1 방향으로 이격되어 배치되는 것을 특징으로 하는 표시 장치.
  16. 제14 항에 있어서, 상기 바이어스 신호가 인가되는 제3 전달 라인은 상기 제1 전달 라인으로부터 상기 제2 방향으로 이격되어 배치되는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서, 상기 제3 전달 라인은 상기 제2 전달 라인으로부터 상기 제2 방향으로 이격되어 배치되는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서, 상기 제3 전달 라인은 상기 제2 전달 라인과 상기 커패시터 패턴 사이에 배치되는 것을 특징으로 하는 표시 장치.
  19. 제17 항에 있어서, 상기 제3 전달 라인은 상기 커패시터 패턴으로부터 상기 제2 방향으로 이격되어 배치되는 것을 특징으로 하는 표시 장치.
  20. 제14 항에 있어서, 상기 픽셀에 대한 프레임 기간은
    상기 픽셀이 애노드 초기화 동작을 수행하는 애노드 초기화 기간;
    상기 픽셀이 문턱 전압 보상 동작을 수행하는 문턱 전압 보상 기간; 및
    상기 픽셀이 발광 동작을 수행하는 발광 기간을 포함하는 것을 특징으로 하는 표시 장치.
KR1020220162443A 2022-11-29 2022-11-29 픽셀 및 이를 포함하는 표시 장치 KR20240080264A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220162443A KR20240080264A (ko) 2022-11-29 2022-11-29 픽셀 및 이를 포함하는 표시 장치
US18/228,091 US20240177650A1 (en) 2022-11-29 2023-07-31 Pixel and display device including the same
CN202311600041.XA CN118116309A (zh) 2022-11-29 2023-11-28 像素和包括该像素的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220162443A KR20240080264A (ko) 2022-11-29 2022-11-29 픽셀 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20240080264A true KR20240080264A (ko) 2024-06-07

Family

ID=91192074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220162443A KR20240080264A (ko) 2022-11-29 2022-11-29 픽셀 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20240177650A1 (ko)
KR (1) KR20240080264A (ko)
CN (1) CN118116309A (ko)

Also Published As

Publication number Publication date
CN118116309A (zh) 2024-05-31
US20240177650A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
KR102555125B1 (ko) 표시 장치
KR102415275B1 (ko) 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR102457757B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102492365B1 (ko) 유기 발광 표시 장치
KR102372054B1 (ko) 표시 장치 및 화소
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR20210107934A (ko) 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
CN113516950A (zh) 发光显示装置及其像素
KR102557278B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR102518914B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR102458374B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102587818B1 (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR20240080264A (ko) 픽셀 및 이를 포함하는 표시 장치
US11600229B2 (en) Pixel and organic light emitting diode display device
CN219418466U (zh) 像素和显示装置
KR20190098301A (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR20240021343A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
US20240233654A9 (en) Display device
KR20230120164A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20240084569A (ko) 패널 전압 설정 방법 및 표시 장치
CN118334997A (zh) 像素电路
KR20240018723A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20240099544A (ko) 픽셀 회로 및 이를 포함하는 표시 장치