KR20240084569A

KR20240084569A - 패널 전압 설정 방법 및 표시 장치

Info

Publication number: KR20240084569A
Application number: KR1020220168999A
Authority: KR
Inventors: 신효리; 이민지; 안형준
Original assignee: 삼성디스플레이 주식회사
Filing date: 2022-12-06
Publication date: 2024-06-13

Abstract

패널 전압 설정 방법은 표시 패널의 픽셀들에 인가되는 패널 전압을 설정하는 방법에 있어서, 제1 기준 전압, 상기 제1 기준 전압보다 낮고 패널 기본 전압보다 높은 제2 기준 전압 및 기준 전류를 설정하는 단계, 상기 픽셀들에 상기 제1 기준 전압을 인가하는 단계, 상기 제1 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제1 측정 전류를 획득하는 단계, 상기 제1 측정 전류 및 상기 기준 전류를 비교하는 단계, 상기 제1 측정 전류가 상기 기준 전류보다 큰 경우, 상기 제2 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제2 측정 전류를 획득하는 단계, 상기 제2 측정 전류 및 상기 기준 전류를 비교하는 단계; 및 상기 제2 측정 전류가 상기 기준 전류보다 작거나 같은 경우, 상기 제1 기준 전압 및 상기 제2 기준 전압을 기초로 패널 설정 전압을 획득하는 단계를 포함한다.

Description

패널 전압 설정 방법 및 표시 장치{PANEL VOLTAGE SETTING METHOD AND DISPLAY DEVICE}

본 발명은 패널 전압 설정 방법 및 표시 장치에 관한 것이다. 보다 상세하게는, 픽셀 내 트랜지스터의 게이트-소스 전압을 보상하여 표시 품질을 향상시키는 표시 장치 및 이의 구동 방법에 관한 것이다.

일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 표시 패널은 게이트 라인들, 데이터 라인들, 에미션 라인들 및 픽셀들을 포함한다. 표시 패널 구동부는 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부 및 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부를 포함한다. 표시 패널 구동부는 표시 패널에 전원 전압을 출력하는 전원 전압 생성부를 포함한다. 표시 패널 구동부는 게이트 구동부, 데이터 구동부, 에미션 구동부 및 전원 전압 생성부의 동작을 제어하는 구동 제어부를 포함한다.

일반적으로, 표시 장치에 구비되는 픽셀 회로는 발광 소자, 스토리지 커패시터, 구동 트랜지스터, 보상 트랜지스터, 게이트 초기화 트랜지스터 등을 포함할 수 있다. 트랜지스터들의 게이트-소스 전압 마진이 부족할 때, 트랜지스터들이 턴오프되더라도 누설 전류가 트랜지스터들을 통해 흐를 수 있다. 스토리지 커패시터의 전압(즉, 구동 트랜지스터의 게이트 전극의 전압)은 누설 전류로 인해 변할 수 있다. 그러므로, 표시 장치의 표시 품질이 악화될 수 있다.

본 발명의 일 목적은 누설 전류에 의해 표시 품질이 악화되는 것을 최소화시키는 패널 전압 설정 방법을 제공하는 것이다.

본 발명의 다른 목적은 누설 전류에 의해 표시 품질이 악화되는 것을 최소화시키는 표시 장치를 제공하는 것이다.

다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 패널 전압 설정 방법은 표시 패널의 픽셀들에 인가되는 패널 전압을 설정하는 방법에 있어서, 제1 기준 전압, 상기 제1 기준 전압보다 낮고 패널 기본 전압보다 높은 제2 기준 전압 및 기준 전류를 설정하는 단계, 상기 픽셀들에 상기 제1 기준 전압을 인가하는 단계, 상기 제1 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제1 측정 전류를 획득하는 단계, 상기 제1 측정 전류 및 상기 기준 전류를 비교하는 단계, 상기 제1 측정 전류가 상기 기준 전류보다 큰 경우, 상기 제2 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제2 측정 전류를 획득하는 단계, 상기 제2 측정 전류 및 상기 기준 전류를 비교하는 단계; 및 상기 제2 측정 전류가 상기 기준 전류보다 작거나 같은 경우, 상기 제1 기준 전압 및 상기 제2 기준 전압을 기초로 패널 설정 전압을 획득하는 단계를 포함한다.

일 실시예에 있어서, 상기 패널 설정 전압이 상기 표시 패널에 인가될 때의 상기 픽셀들의 누설 전류가 상기 패널 기본 전압이 상기 표시 패널에 인가될 때의 상기 픽셀들의 상기 누설 전류보다 작을 수 있다.

일 실시예에 있어서, 상기 제1 측정 전류가 상기 기준 전류보다 작거나 같은 경우, 상기 패널 기본 전압을 상기 표시 패널에 인가하는 단계를 더 포함할 수 있다.

일 실시예에 있어서, 상기 제2 측정 전류가 상기 기준 전류보다 큰 경우, 상기 제2 기준 전압을 재설정하는 단계를 더 포함할 수 있다.

일 실시예에 있어서, 재설정한 상기 제2 기준 전압은 재설정 전 상기 제2 기준 전압보다 낮을 수 있다.

일 실시예에 있어서, 상기 픽셀들 각각은, 제2 노드에 연결된 게이트 전극, 제1 노드에 연결된 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 제1 게이트 신호를 수신하는 게이트 전극, 데이터 라인에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터, 제2 게이트 신호를 수신하는 게이트 전극, 제3 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터, 제3 게이트 신호를 수신하는 게이트 전극, 제1 초기화 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제4 트랜지스터, 에미션 신호를 수신하는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제5 트랜지스터, 상기 에미션 신호를 수신하는 게이트 전극, 상기 제3 노드에 연결된 제1 전극 및 제4 노드에 연결된 제2 전극을 포함하는 제6 트랜지스터, 제4 게이트 신호를 수신하는 게이트 전극, 제2 초기화 전압을 수신하는 제1 전극 및 상기 제4 노드에 연결된 제2 전극을 포함하는 제7 트랜지스터, 상기 제4 게이트 신호를 수신하는 게이트 전극, 바이어스 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제8 트랜지스터, 상기 제1 전원 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 스토리지 커패시터 및 상기 제4 노드에 연결된 제1 전극 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 전극을 포함하는 발광 소자를 포함할 수 있다.

일 실시예에 있어서, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터일 수 있다.

일 실시예에 있어서, 상기 제1 기준 전압 및 상기 제2 기준 전압은 상기 제3 트랜지스터의 상기 게이트 전극의 전압에서 상기 제3 트랜지스터의 상기 제1 전극의 전압을 뺄셈한 전압일 수 있다.

일 실시예에 있어서, 상기 제1 기준 전압 및 상기 제2 기준 전압은 상기 제4 트랜지스터의 상기 게이트 전극의 전압에서 상기 제4 트랜지스터의 상기 제1 전극의 전압을 뺄셈한 전압일 수 있다.

일 실시예에 있어서, 상기 패널 설정 전압은, 수학식 "VPS = VPD - VR1 + VR2"을 이용하여 결정되고, 여기서, 상기 VPS는 상기 패널 설정 전압을 나타내고, 상기 VPD는 상기 패널 기본 전압을 나타내며, 상기 VR1은 상기 제1 기준 전압을 나타내고, 상기 VR2는 상기 제2 기준 전압을 나타낼 수 있다.

일 실시예에 있어서, 상기 패널 설정 전압은 상기 제3 트랜지스터의 상기 게이트 전극 및 상기 제4 트랜지스터의 상기 게이트 전극에 인가될 수 있다.

일 실시예에 있어서, 상기 패널 기본 전압은 상기 제2 게이트 신호의 상기 비활성화 레벨의 전압 및 상기 제3 게이트 신호의 상기 비활성화 레벨의 상기 전압일 수 있다.

일 실시예에 있어서, 상기 패널 설정 전압은, 수학식 "VPS = VPD + VR1 - VR2"을 이용하여 결정되고, 여기서, 상기 VPS는 상기 패널 설정 전압을 나타내고, 상기 VPD는 상기 패널 기본 전압을 나타내며, 상기 VR1은 상기 제1 기준 전압을 나타내고, 상기 VR2는 상기 제2 기준 전압을 나타낼 수 있다.

일 실시예에 있어서, 상기 패널 설정 전압은 상기 제3 트랜지스터의 상기 제1 전극에 인가될 수 있다.

일 실시예에 있어서, 상기 패널 기본 전압은 상기 제2 전원 전압일 수 있다.

일 실시예에 있어서, 상기 패널 설정 전압은 상기 제4 트랜지스터의 제1 전극에 인가될 수 있다.

일 실시예에 있어서, 상기 패널 기본 전압은 상기 제1 초기화 전압일 수 있다.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 픽셀들을 포함하는 표시 패널 및 제1 기준 전압, 상기 제1 기준 전압보다 낮고 패널 기본 전압보다 높은 제2 기준 전압 및 기준 전류를 설정하고, 상기 픽셀들에 상기 제1 기준 전압을 인가하며, 상기 제1 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제1 측정 전류를 획득하고, 상기 제1 측정 전류 및 상기 기준 전류를 비교하며, 상기 제1 측정 전류가 상기 기준 전류보다 큰 경우, 상기 제2 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제2 측정 전류를 획득하고, 상기 제2 측정 전류 및 상기 기준 전류를 비교하며, 상기 제2 측정 전류가 상기 기준 전류보다 작거나 같은 경우, 상기 제1 기준 전압 및 상기 제2 기준 전압을 기초로 패널 설정 전압을 획득하는 표시 패널 구동부를 포함한다.

본 발명의 실시예들에 따른 패널 전압 설정 방법 및 표시 장치는 제1 기준 전압, 제2 기준 전압 및 기준 전류를 설정하고, 제1 기준 전압에 응답하여 생성되는 제1 측정 전류 및 제2 기준 전압에 응답하여 생성되는 제2 측정 전류를 기준 전류와 비교하며, 제1 기준 전압 및 제2 기준 전압을 기초로 패널 설정 전압을 설정하여 픽셀 회로의 트랜지스터들에 인가할 수 있다. 이에 따라, 트랜지스터들의 게이트-소스 전압의 마진의 부족이 방지되어, 트랜지스터들이 턴오프되더라도 트랜지스터들을 통해 흐르는 누설 전류가 최소화되어 표시 장치의 표시 품질이 향상될 수 있다.

다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 픽셀의 일 예를 나타내는 회로도이다.
도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.
도 4는 종래의 도 2의 트랜지스터의 게이트-소스 전압에 따른 전류 특성을 나타내는 그래프이다.
도 5는 본 발명의 실시예들에 따른 패널 전압 설정 방법을 나타내는 순서도이다.
도 6a 내지 도 6c는 도 4의 트랜지스터의 게이트-소스 전압에 따른 전류 특성의 일 예를 나타내는 도면이다.
도 7은 도 5의 패널 기본 전압이 보상되는 일 예를 나타내는 도면이다.
도 8a 및 도 8b는 패널 설정 전압이 적용되는 일 예를 설명하는 도면들이다.
도 9a 및 도 9b는 패널 설정 전압이 적용되는 일 예를 설명하는 도면들이다.
도 10a 및 도 10b는 패널 설정 전압이 적용되는 일 예를 설명하는 도면들이다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 12는 도 11의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 표시 장치(10)는 표시 패널(100) 및 표시 패널 구동부(800)를 포함한다. 표시 패널 구동부(800)는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)를 포함할 수 있다. 표시 패널 구동부(800)는 전원 전압 생성부(700)를 더 포함할 수 있다.

예를 들어, 구동 제어부(200) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 구동 제어부(200), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 구동 제어부(200), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 에미션 구동부(600)는 일체로 형성될 수 있다. 예를 들어, 구동 제어부(200), 감마 기준 전압 생성부(400), 데이터 구동부(500), 에미션 구동부(600) 및 전원 전압 생성부(700)는 일체로 형성될 수 있다. 적어도 구동 제어부(200) 및 데이터 구동부(500)가 일체로 형성된 구동 모듈은 타이밍 컨트롤러 임베디드 데이터 구동부(Timing Controller Embedded Data Driver, TED)로 명명될 수 있다.

예를 들어, 표시 패널(100)은 유기 발광 다이오드를 포함하는 유기 발광 다이오드 표시 패널일 수 있다. 다른 예를 들어, 표시 패널(100)은 유기 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 유기 발광 다이오드 표시 패널일 수 있다. 또 다른 예를 들어, 표시 패널(100)은 나노 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 나노 발광 다이오드 표시 패널일 수 있다. 또 다른 예를 들어, 표시 패널(100)은 액정층을 포함하는 액정 표시 패널일 수도 있다.

표시 패널(100)은 영상을 표시하는 표시부(AA) 및 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함할 수 있다.

표시 패널(100)은 게이트 라인들(GL), 데이터 라인들(DL), 에미션 라인들(EL) 및 게이트 라인들(GL), 데이터 라인들(DL) 및 에미션 라인들(EL)에 전기적으로 연결된 픽셀들(P)을 포함할 수 있다. 게이트 라인들(GL)은 제1 방향(D1)으로 연장될 수 있다. 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 에미션 라인들(EL)은 제1 방향(D1)으로 연장될 수 있다.

구동 제어부(200)는 외부의 호스트 프로세서(예를 들어, 그래픽 처리부(Graphics Processing Unit; GPU), 어플리케이션 프로세서(Application Processor) 또는 그래픽 카드(Graphics Card))로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 실시예에 따라, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

구동 제어부(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4), 제5 제어 신호(CONT5) 및 데이터 신호(DATA)를 생성할 수 있다.

구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 게이트 구동부(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 데이터 구동부(500)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 구동부(500)에 출력한다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

구동 제어부(200)는 입력 영상 데이터(IMG)에 기초하여 데이터 신호(DATA)를 생성할 수 있다. 구동 제어부(200)는 데이터 신호(DATA)를 데이터 구동부(500)에 출력할 수 있다. 구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 감마 기준 전압 생성부(400)에 출력할 수 있다.

구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 에미션 구동부(600)의 동작을 제어하기 위한 제4 제어 신호(CONT4)를 생성하여 에미션 구동부(600)에 출력할 수 있다.

게이트 구동부(300)는 구동 제어부(200)로부터 입력받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GL)에 출력할 수 있다.

일 실시예에 있어서, 게이트 구동부(300)는 표시 패널(100)의 주변부(PA) 상에 집적될 수 있다.

감마 기준 전압 생성부(400)는 구동 제어부(200)로부터 입력받은 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성할 수 있다. 감마 기준 전압 생성부(400)는 감마 기준 전압(VGREF)을 데이터 구동부(500)에 제공할 수 있다. 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 가질 수 있다.

일 실시예에 있어서, 감마 기준 전압 생성부(400)는 구동 제어부(200) 내에 배치되거나 또는 데이터 구동부(500) 내에 배치될 수 있다.

데이터 구동부(500)는 구동 제어부(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력받고, 감마 기준 전압 생성부(400)로부터 감마 기준 전압(VGREF)을 입력받을 수 있다. 데이터 구동부(500)는 데이터 신호(DATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압(VDATA)으로 변환할 수 있다. 데이터 구동부(500)는 데이터 전압(VDATA)을 데이터 라인(DL)에 출력할 수 있다.

에미션 구동부(600)는 구동 제어부(200)로부터 입력 받은 제4 제어 신호(CONT4)에 응답하여 에미션 라인들(EL)을 구동하기 위한 발광 신호들을 생성할 수 있다. 에미션 구동부(600)는 발광 신호들을 에미션 라인들(EL)에 출력할 수 있다.

전원 전압 생성부(700)는 제1 전원 전압(ELVDD)을 생성하여 표시 패널(100)에 출력할 수 있다. 전원 전압 생성부(700)는 제2 전원 전압(ELVSS)을 생성하여 표시 패널(100)에 출력할 수 있다. 또한, 전원 전압 생성부(700)는 게이트 구동부(300)를 구동하기 위한 게이트 구동 전압을 생성하여 게이트 구동부(300)에 출력할 수 있고, 데이터 구동부(500)를 구동하기 위한 데이터 구동 전압을 생성하여 데이터 구동부(500)에 출력할 수 있다. 제1 전원 전압(ELVDD)은 표시 패널(100)의 픽셀(P)에 인가되는 하이 전원일 수 있고, 제2 전원 전압(ELVSS)은 표시 패널(100)의 픽셀에 인가되는 로우 전원일 수 있다.

도 2는 도 1의 픽셀의 일 예를 나타내는 회로도이다.

도 1 내지 도 2를 참조하면, 도 2의 픽셀(P)은 제1 커패시터(C1), 제2 커패시터(C2), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 스토리지 커패시터(CST) 및 발광 소자(ED)를 포함할 수 있다.

제1 트랜지스터(T1)는 제2 노드(N2)의 전압, 즉 스토리지 커패시터(CST)의 제2 전극의 전압에 기초하여 구동 전류를 생성할 수 있다. 일 실시예에 있어서, 제1 트랜지스터(T1)는 제2 노드(N2)에 연결된 게이트 전극, 제1 노드(N1)에 연결된 제1 전극 및 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다. 제1 트랜지스터(T1)의 제1 전극은 소스 전극일 수 있고, 제1 트랜지스터(T1)의 제2 전극은 드레인 전극일 수 있다.

제2 트랜지스터(T2)는 제1 게이트 신호(GW)에 응답하여 제1 노드(N1)에 데이터 라인(DL)의 데이터 전압(VDATA)을 전달할 수 있다. 일 실시예에 있어서, 제2 트랜지스터(T2)는 제1 게이트 신호(GW)를 수신하는 게이트 전극, 데이터 라인(DL)에 연결된 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제2 트랜지스터(T2)의 제1 전극은 소스 전극일 수 있고, 제2 트랜지스터(T2)의 제2 전극은 드레인 전극일 수 있다.

제3 트랜지스터(T3)는 제2 게이트 신호(GC)에 응답하여 제1 트랜지스터(T1)를 다이오드-연결시킬 수 있다. 일 실시예에 있어서, 제3 트랜지스터(T3)는 제2 게이트 신호(GC)를 수신하는 게이트 전극, 제3 노드(N3)에 연결된 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 제3 트랜지스터(T3)의 제1 전극은 소스 전극일 수 있고, 제3 트랜지스터(T3)의 제2 전극은 드레인 전극일 수 있다.

제4 트랜지스터(T4)는 제3 게이트 신호(GI)에 응답하여 제2 노드(N2)에 제1 초기화 전압(VINT1)을 전달할 수 있다. 일 실시예에 있어서, 제4 트랜지스터(T4)는 제3 게이트 신호(GI)를 수신하는 게이트 전극, 제1 초기화 전압(VINT1)을 수신하는 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 제4 트랜지스터(T4)의 제1 전극은 소스 전극일 수 있고, 제4 트랜지스터(T4)의 제2 전극은 드레인 전극일 수 있다.

제5 트랜지스터(T5)는 에미션 신호(EM)에 응답하여 제1 노드(N1)에 제1 전원 전압(ELVDD)을 전달할 수 있다. 일 실시예에 있어서, 제5 트랜지스터(T5)는 에미션 신호(EM)를 수신하는 게이트 전극, 제1 전원 전압(ELVDD)을 수신하는 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제5 트랜지스터(T5)의 제1 전극은 소스 전극일 수 있고, 제5 트랜지스터(T5)의 제2 전극은 드레인 전극일 수 있다.

제6 트랜지스터(T6)는 에미션 신호(EM)에 응답하여 제1 트랜지스터(T1)와 발광 소자(ED)를 연결할 수 있다. 제6 트랜지스터(T6)가 턴온되면, 제1 트랜지스터(T1)에 의해 생성된 구동 전류가 발광 소자(ED)에 제공될 수 있다. 일 실시예에 있어서, 제6 트랜지스터(T6)는 에미션 신호(EM)를 수신하는 게이트 전극, 제3 노드(N3)에 연결된 제1 전극 및 제4 노드(N4)에 연결된 제2 전극을 포함할 수 있다. 제6 트랜지스터(T6)의 제1 전극은 소스 전극일 수 있고, 제6 트랜지스터(T6)의 제2 전극은 드레인 전극일 수 있다.

제7 트랜지스터(T7)는 제4 게이트 신호(GB)에 응답하여 발광 소자(ED)의 제1 단자(즉, 애노드)에 제2 초기화 전압(VINT2)을 인가하는 애노드 초기화 동작을 수행할 수 있다. 일 실시예에 있어서, 제7 트랜지스터(T7)는 제4 게이트 신호(GB)를 수신하는 게이트 전극, 제2 초기화 전압(VINT2)을 수신하는 제1 전극 및 제4 노드(N4)에 연결된 제2 전극을 포함할 수 있다. 제7 트랜지스터(T7)의 제1 전극은 소스 전극일 수 있고, 제7 트랜지스터(T7)의 제2 전극은 드레인 전극일 수 있다.

제8 트랜지스터(T8)는 제4 게이트 신호(GB)에 응답하여 제1 노드(N1)에 바이어스 전압(VBIAS)을 인가할 수 있다. 일 실시예에 있어서, 제8 트랜지스터(T8)는 제4 게이트 신호(GB)를 수신하는 게이트 전극, 바이어스 전압(VBIAS)을 수신하는 제1 전극 및 상기 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제8 트랜지스터(T8)의 제1 전극은 소스 전극일 수 있고, 제8 트랜지스터(T8)의 제2 전극은 드레인 전극일 수 있다.

일 실시예에 있어서, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터일 수 있다. 다만 이에 한정되지 않는다.

스토리지 커패시터(CST)는 제1 전원 전압(ELVDD)의 라인과 제2 노드(N2) 사이에 연결될 수 있다. 일 실시예에 있어서, 스토리지 커패시터(CST)는 제1 전원 전압(ELVDD)을 수신하는 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다.

발광 소자(ED)는, 제6 트랜지스터(T6)가 턴온된 동안, 제1 트랜지스터(T1)에 의해 생성된 구동 전류에 기초하여 발광할 수 있다. 예를 들어, 발광 소자(ED)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED)일 수 있으나, 이에 한정되지 않는다. 다른 예들에서, 발광 소자(ED)는 나노 발광 다이오드(Nano light Emitting Diode; NED), 퀀텀 닷(Quantum Dot; QD) 발광 다이오드, 마이크로 발광 다이오드, 무기 발광 다이오드, 또는 다른 임의의 적합한 발광 소자일 수 있다. 발광 소자(ED)는 발광 소자(ED)의 애노드와 제2 전원 전압(ELVSS)의 라인 사이에 형성된 기생 커패시터(CED)를 가질 수 있다. 기생 커패시터(CED)는 애노드 초기화 동작에 의해 초기화 또는 방전될 수 있다. 일 실시예에 있어서, 발광 소자(ED)는 제4 노드(N4)에 연결된 제1 전극 및 제1 전원 전압(ELVDD)보다 낮은 제2 전원 전압(ELVSS)을 수신하는 제2 전극을 포함할 수 있다.

도 3은 도 2의 픽셀에 인가되는 입력 신호들을 나타내는 타이밍도이다.

도1 내지 도 3을 참조하면, 제1 구간(DU1)에서 제4 게이트 신호(GB)가 활성화 레벨을 가질 수 있다. 예를 들어, 제4 게이트 신호(GB)의 활성화 레벨은 로우 레벨일 수 있다. 제4 게이트 신호(GB)가 활성화 레벨을 가질 때, 제7 트랜지스터(T7)가 턴온되어 제2 초기화 전압(VINT2)이 제4 노드(N4)에 인가될 수 있고, 제8 트랜지스터(T8)가 턴온되어 바이어스 전압(VBIAS)이 제1 노드(N1)에 인가될 수 있다.

제2 구간(DU2)에서 제3 게이트 신호(GI)가 활성화 레벨을 가질 수 있다. 예를 들어, 제3 게이트 신호(GI)의 활성화 레벨은 하이 레벨일 수 있다. 제3 게이트 신호(GI)가 활성화 레벨을 가질 때, 제4 트랜지스터(T4)가 턴온되어 제1 초기화 전압(VINT1)이 제2 노드(N2)에 인가될 수 있다.

제3 구간(DU3)에서 제2 게이트 신호(GC)가 활성화 레벨을 가질 수 있다. 예를 들어, 제2 게이트 신호(GC)의 활성화 레벨은 하이 레벨일 수 있다. 제2 게이트 신호(GC)가 활성화 레벨을 가질 때, 제3 트랜지스터(T3)가 턴온되어 제1 초기화 전압(VINT1)이 제2 노드(N2)에 인가될 수 있다.

제4 구간(DU4)에서 제1 게이트 신호(GW)가 활성화 레벨을 가질 수 있다. 예를 들어, 제1 게이트 신호(GW)의 활성화 레벨은 로우 레벨일 수 있다. 제1 게이트 신호(GW)가 활성화 레벨을 가질 때, 제2 트랜지스터(T2)가 턴온되어 데이터 전압(VDATA)이 제1 노드(N1)에 인가될 수 있다.

제5 구간(DU5)에서 에미션 신호(EM)가 활성화 레벨을 가질 수 있다. 예를 들어, 에미션 신호(EM)의 활성화 레벨은 로우 레벨일 수 있다. 에미션 신호(EM)가 활성화 레벨을 가질 때, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온될 수 있다.

구동 전류는 제5 트랜지스터(T5), 제1 트랜지스터(T1) 및 제6 트랜지스터(T6) 순서로 흘러 발광 소자(ED)를 구동할 수 있다. 구동 전류의 세기는 데이터 전압(VDATA)의 레벨에 의해 결정될 수 있다. 발광 소자(ED)의 휘도는 구동 전류의 세기에 의해 결정될 수 있다.

도 4는 종래의 도 2의 트랜지스터의 게이트-소스 전압에 따른 전류 특성을 나타내는 그래프이다.

도 1 내지 도 4를 참조하면, 도 1 내지 도 4를 참조하면, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 게이트-소스 전압에 따른 전류는 이하의 수학식 1과 같이 나타낼 수 있다.

[수학식 1]

수학식 1에서 u는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 이동도이고, Cox는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 단위 면적당 정전 용량이며, W/L은 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 폭과 길이의 비를 나타내고, Vgs는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 소스 전극 및 게이트 전극 간의 전압을 의미하며, Vth는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 쓰레스홀드 전압을 의미한다.

한편, 트랜지스터들의 게이트-소스 전압 마진이 부족할 때, 트랜지스터들이 턴 오프되더라도 누설 전류는 트랜지스터들을 통해 흐를 수 있다.

구체적으로, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 게이트-소스 전압 마진이 부족할 때, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 턴 오프되더라도 누설 전류는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 통해 흐를 수 있다. 그러므로, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 게이트-소스 전압에 따른 전류의 그래프(50,60)는 변경될 수 있다.

도 5는 본 발명의 실시예들에 따른 패널 전압 설정 방법을 나타내는 순서도이다. 도 6a 내지 도 6c는 도 4의 트랜지스터의 게이트-소스 전압에 따른 전류 특성의 일 예를 나타내는 도면이다. 도 7은 도 5의 패널 기본 전압이 보상되는 일 예를 나타내는 도면이다. 도 8a 및 도 8b는 패널 설정 전압이 적용되는 일 예를 설명하는 도면들이다. 도 9a 및 도 9b는 패널 설정 전압이 적용되는 일 예를 설명하는 도면들이다. 도 10a 및 도 10b는 패널 설정 전압이 적용되는 일 예를 설명하는 도면들이다.

도 1 내지 도 10b를 참조하면, 패널 전압 설정 방법은 제1 기준 전압(VR1), 제1 기준 전압(VR1)보다 낮고 패널 기본 전압(VPD)보다 높은 제2 기준 전압(VR2) 및 기준 전류(IR)를 설정(S100)하고, 픽셀들(P)에 제1 기준 전압(VR1)을 인가(S200)하며, 제1 기준 전압(VR1)에 응답하여 생성된 표시 패널(100)의 전류를 측정하여 제1 측정 전류(IM1)를 획득(S210)하고, 제1 측정 전류(IM1) 및 기준 전류(IR)를 비교(S220)하며, 제1 측정 전류(IM1)가 기준 전류(IR)보다 큰 경우, 제2 기준 전압(VR2)에 응답하여 생성된 표시 패널(100)의 전류인 제2 측정 전류(IM2)를 획득(S300)하고, 제2 측정 전류(IM2) 및 기준 전류(IR)를 비교(S310)하며, 제2 측정 전류(IM2)가 기준 전류(IR)보다 작거나 같은 경우, 제1 기준 전압(VR1) 및 제2 기준 전압(VR2)을 기초로 패널 설정 전압(VPS)을 획득(S400)할 수 있다.

패널 전압 설정 방법은 제1 기준 전압(VR1), 제1 기준 전압(VR1)보다 낮고 패널 기본 전압(VPD)보다 높은 제2 기준 전압(VR2) 및 기준 전류(IR)를 설정(S100)하고, 픽셀들(P)에 제1 기준 전압(VR1)을 인가(S200)하며, 제1 기준 전압(VR1)에 응답하여 생성된 표시 패널(100)의 전류를 측정하여 제1 측정 전류(IM1)를 획득(S210)하고, 제1 측정 전류(IM1) 및 기준 전류(IR)를 비교(S220)할 수 있다.

구체적으로, 구동 제어부(200)는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 통하여 흐르는 누설 전류(Ids)를 최소화하기 위해 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 게이트-소스 전압(Vgs)을 제어할 수 있다.

제1 기준 전압(VR1)은 트랜지스터의 누설 전류(Ids) 여부를 판단하기 위한 전압일 수 있다. 제1 기준 전압(VR1)은 누설 전류(Ids)가 트랜지스터를 통해 흐르는 경우, 패널 기본 전압(VPD)을 보상하기 위해 이용될 수 있는 전압일 수 있다.

제2 기준 전압(VR2)은 트랜지스터의 누설 전류(Ids) 여부를 판단하기 위한 전압일 수 있다. 제2 기준 전압(VR2)은 누설 전류(Ids)가 트랜지스터를 통해 흐르는 경우, 패널 기본 전압(VPD)을 보상하기 위해 이용될 수 있는 전압일 수 있다.

일 실시예에 있어서, 제1 기준 전압(VR1) 및 제2 기준 전압(VR2)은 제3 트랜지스터(T3)의 게이트 전극의 전압에서 제3 트랜지스터(T3)의 제1 전극의 전압을 뺄셈한 전압일 수 있다. 제3 트랜지스터(T3)의 제1 전극은 소스 전극일 수 있다. 제3 트랜지스터(T3)의 게이트 전극의 전압에서 제3 트랜지스터(T3)의 제1 전극의 전압을 뺄셈한 전압은 제3 트랜지스터의 게이트-소스 전압(Vgs)일 수 있다. 그러므로, 제1 기준 전압(VR1) 및 제2 기준 전압(VR2)은 제3 트랜지스터(T3)의 게이트-소스 전압(Vgs)일 수 있다.

일 실시예에 있어서, 제1 기준 전압(VR1) 및 제2 기준 전압(VR2)은 제4 트랜지스터(T4)의 게이트 전극의 전압에서 제4 트랜지스터(T4)의 제1 전극의 전압을 뺄셈한 전압일 수 있다. 제4 트랜지스터(T4)의 제1 전극은 소스 전극일 수 있다. 제4 트랜지스터(T4)의 게이트 전극의 전압에서 제4 트랜지스터(T4)의 제1 전극의 전압을 뺄셈한 전압은 제4 트랜지스터의 게이트-소스 전압(Vgs)일 수 있다. 그러므로, 제1 기준 전압(VR1) 및 제2 기준 전압(VR2)은 제4 트랜지스터(T4)의 게이트-소스 전압(Vgs)일 수 있다.

일 실시예에 있어서, 제2 기준 전압(VR2)은 제1 기준 전압(VR1)보다 낮을 수 있고, 패널 기본 전압(VPD)보다 높을 수 있다.

기준 전류(IR)는 제1 기준 전압(VR1)에 응답하여 생성된 표시 패널(100)의 전류인 제1 측정 전류(IM1)와 비교하여 트랜지스터의 누설 전류(Ids) 여부를 판단하기 위한 전류일 수 있다. 기준 전류(IR)는 제2 기준 전압(VR2)에 응답하여 생성된 표시 패널(100)의 전류인 제2 측정 전류(IM2)와 비교하여 트랜지스터의 누설 전류(Ids) 여부를 판단하기 위한 전류일 수 있다.

일 실시예에 있어서, 패널 전압 설정 방법은 제1 측정 전류(IM1)가 기준 전류(IR)보다 작거나 같은 경우, 패널 기본 전압(VPD)을 표시 패널(100)에 인가하는 단계(S600)를 더 포함할 수 있다.

구체적으로, 도 6a에 도시된 바와 같이, 제1 측정 전류(IM1)가 기준 전류(IR)보다 작거나 같은 경우, 트랜지스터의 누설 전류(Ids)가 적을 수 있다. 그러므로, 패널 기본 전압(VPD)이 보상되지 않고 표시 패널(100)에 인가될 수 있다.

패널 전압 설정 방법은 제1 측정 전류(IM1)가 기준 전류(IR)보다 큰 경우, 제2 기준 전압(VR2)에 응답하여 생성된 표시 패널(100)의 전류인 제2 측정 전류(IM2)를 획득(S300)하고, 제2 측정 전류(IM2) 및 기준 전류(IR)를 비교(S310)하며, 제2 측정 전류(IM2)가 기준 전류(IR)보다 작거나 같은 경우, 제1 기준 전압(VR1) 및 제2 기준 전압(VR2)을 기초로 패널 설정 전압(VPS)을 획득(S400)할 수 있다.

일 실시예에 있어서, 패널 전압 설정 방법은 제2 측정 전류(IM2)가 기준 전류(IR)보다 큰 경우, 제2 기준 전압(VR2)을 재설정하는 단계(S700)를 더 포함할 수 있다.

도 6b 내지 도 6c에 도시된 바와 같이, 게이트-소스 전압에 따른 전류의 그래프(60)에서, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 게이트-소스 전압(Vgs)이 게이트-소스 기본 전압(VGSD)일 때, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 통해 누설 전류(Ids)가 흐를 수 있다.

구체적으로, 제1 측정 전류(IM1)가 기준 전류(IR)보다 큰 경우, 패널 기본 전압(VPD)은 보상될 필요가 있을 수 있다. 다만, 도 6b에 도시된 바와 같이, 제2 측정 전류(IM2)가 기준 전류(IR)보다 큰 경우, 제2 측정 전류(IM2)와 대응되는 제2 기준 전압(VR2)이 패널 기본 전압(VPD)의 보상에 이용되기에는 클 수 있어 제2 기준 전압(VR2)의 재설정이 필요할 수 있다.

재설정한 제2 기준 전압(VR2)은 재설정 전 제2 기준 전압(VR2)보다 낮을 수 있다. 구체적으로, 재설정 전 제2 기준 전압(VR2)은 패널 기본 전압(VPD)의 보상에 이용되기에는 높을 수 있어, 재설정한 제2 기준 전압(VR2)은 재설정 전 제2 기준 전압(VR2)보다 낮을 수 있다.

도 6c에 도시된 바와 같이, 제2 측정 전류(IM2)가 기준 전류(IR)보다 작거나 같은 경우, 제2 측정 전류(IM2)와 대응되는 제2 기준 전압(VR2)이 패널 기본 전압(VPD)의 보상에 이용되기에 충분히 작을 수 있다. 그러므로, 제1 기준 전압(VR1) 및 제2 기준 전압(VR2)을 기초로 패널 설정 전압(VPS)이 획득될 수 있다.

일 실시예에 있어서, 도 7에 도시된 바와 같이, 패널 설정 전압(VPS)은 수학식(410), 즉 "VPS = VPD - VR1 + VR2"을 이용하여 결정될 수 있다. 제2 기준 전압(VR2)은 제1 기준 전압(VR1)보다 낮을 수 있다. 그러므로, 패널 설정 전압(VPS)은 패널 기본 전압(VPD)보다 낮을 수 있다.

이 경우, 도 8a에 도시된 바와 같이, 패널 설정 전압(VPS)이 제3 트랜지스터(T3)의 게이트 전극 및 제4 트랜지스터(T4)의 게이트 전극에 인가될 수 있다. 도 8b에 도시된 바와 같이, 패널 기본 전압(VPD)은 제2 게이트 신호(GC)의 비활성화 레벨의 전압 및 제3 게이트 신호(GI)의 비활성화 레벨의 전압일 수 있다. 즉, 제3 트랜지스터(T3)의 게이트 전극의 전압 및 제4 트랜지스터(T4)의 게이트 전극의 전압이 패널 기본 전압(VPD)에서 패널 설정 전압(VPS)으로 변경되어, 제3 트랜지스터(T3)의 게이트-소스 전압(Vgs) 및 제4 트랜지스터(T4)의 게이트-소스 전압(Vgs)이 감소할 수 있다.

이와 같이, 패널 설정 전압(VPS)이 표시 패널(100)에 인가될 때의 픽셀들(P)의 누설 전류(Ids)가 패널 기본 전압(VPD)이 표시 패널(100)에 인가될 때의 픽셀들(P)의 누설 전류(Ids)보다 작을 수 있다.

이에 따라, 트랜지스터들의 게이트-소스 전압(Vgs)의 마진의 부족이 방지되어, 트랜지스터들이 턴오프되더라도 트랜지스터들을 통해 흐르는 누설 전류(Ids)가 최소화되어 표시 장치(10)의 표시 품질이 향상될 수 있다.

일 실시예에 있어서, 도 7에 도시된 바와 같이, 패널 설정 전압(VPS)은 수학식(420), 즉 "VPS = VPD + VR1 - VR2"을 이용하여 결정될 수 있다. 제2 기준 전압(VR2)은 제1 기준 전압(VR1)보다 낮을 수 있다. 그러므로, 패널 설정 전압(VPS)은 패널 기본 전압(VPD)보다 낮을 수 있다.

이 경우, 도 9a에 도시된 바와 같이, 패널 설정 전압(VPS)이 제3 트랜지스터(T3)의 제1 전극에 인가될 수 있다. 도 9b에 도시된 바와 같이, 패널 기본 전압(VPD)은 제2 전원 전압(ELVSS)일 수 있다. 즉, 제3 트랜지스터(T3)의 제1 전극의 전압이 패널 기본 전압(VPD)에서 패널 설정 전압(VPS)으로 변경되어, 제3 트랜지스터(T3)의 게이트-소스 전압(Vgs)이 감소할 수 있다.

경우에 따라, 도 10a에 도시된 바와 같이, 패널 설정 전압(VPS)이 제4 트랜지스터(T4)의 제1 전극에 인가될 수 있다. 도 10b에 도시된 바와 같이, 패널 기본 전압(VPD)은 제1 초기화 전압(VINT1)일 수 있다. 즉, 제4 트랜지스터(T4)의 제1 전극의 전압이 패널 기본 전압(VPD)에서 패널 설정 전압(VPS)으로 변경되어, 제4 트랜지스터(T4)의 게이트-소스 전압(Vgs)이 감소할 수 있다.

도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 12는 도 11의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.

도 11 및 도 12를 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치일 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.

일 실시예에 따르면, 도 12에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수 있다.

프로세서(1010)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.

스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.

입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다.

파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다.

표시 장치(1060)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.

본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, 태블릿 컴퓨터, TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10: 표시 장치 100: 표시 패널
200: 구동 제어부 300: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600: 에미션 구동부 700: 전원 전압 생성부
800: 표시 패널 구동부

Claims

표시 패널의 픽셀들에 인가되는 패널 전압을 설정하는 방법에 있어서,
제1 기준 전압, 상기 제1 기준 전압보다 낮고 패널 기본 전압보다 높은 제2 기준 전압 및 기준 전류를 설정하는 단계;
상기 픽셀들에 상기 제1 기준 전압을 인가하는 단계;
상기 제1 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제1 측정 전류를 획득하는 단계;
상기 제1 측정 전류 및 상기 기준 전류를 비교하는 단계;
상기 제1 측정 전류가 상기 기준 전류보다 큰 경우, 상기 제2 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제2 측정 전류를 획득하는 단계;
상기 제2 측정 전류 및 상기 기준 전류를 비교하는 단계; 및
상기 제2 측정 전류가 상기 기준 전류보다 작거나 같은 경우, 상기 제1 기준 전압 및 상기 제2 기준 전압을 기초로 패널 설정 전압을 획득하는 단계를 포함하는 패널 전압 설정 방법.
제1 항에 있어서, 상기 패널 설정 전압이 상기 표시 패널에 인가될 때의 상기 픽셀들의 누설 전류가 상기 패널 기본 전압이 상기 표시 패널에 인가될 때의 상기 픽셀들의 상기 누설 전류보다 작은 것을 특징으로 하는 패널 전압 설정 방법.
제1 항에 있어서, 상기 제1 측정 전류가 상기 기준 전류보다 작거나 같은 경우, 상기 패널 기본 전압을 상기 표시 패널에 인가하는 단계를 더 포함하는 것을 특징으로 하는 패널 전압 설정 방법.
제1 항에 있어서, 상기 제2 측정 전류가 상기 기준 전류보다 큰 경우, 상기 제2 기준 전압을 재설정하는 단계를 더 포함하는 것을 특징으로 하는 패널 전압 설정 방법.
제4 항에 있어서, 재설정한 상기 제2 기준 전압은 재설정 전 상기 제2 기준 전압보다 낮은 것을 특징으로 하는 패널 전압 설정 방법.
제1 항에 있어서, 상기 픽셀들 각각은,
제2 노드에 연결된 게이트 전극, 제1 노드에 연결된 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
제1 게이트 신호를 수신하는 게이트 전극, 데이터 라인에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터;
제2 게이트 신호를 수신하는 게이트 전극, 제3 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터;
제3 게이트 신호를 수신하는 게이트 전극, 제1 초기화 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제4 트랜지스터;
에미션 신호를 수신하는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제5 트랜지스터;
상기 에미션 신호를 수신하는 게이트 전극, 상기 제3 노드에 연결된 제1 전극 및 제4 노드에 연결된 제2 전극을 포함하는 제6 트랜지스터;
제4 게이트 신호를 수신하는 게이트 전극, 제2 초기화 전압을 수신하는 제1 전극 및 상기 제4 노드에 연결된 제2 전극을 포함하는 제7 트랜지스터;
상기 제4 게이트 신호를 수신하는 게이트 전극, 바이어스 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제8 트랜지스터;
상기 제1 전원 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 스토리지 커패시터; 및
상기 제4 노드에 연결된 제1 전극 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 전극을 포함하는 발광 소자를 포함하는 것을 특징으로 하는 패널 전압 설정 방법.
제6 항에 있어서, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터인 것을 특징으로 하는 패널 전압 설정 방법.
제7 항에 있어서, 상기 제1 기준 전압 및 상기 제2 기준 전압은 상기 제3 트랜지스터의 상기 게이트 전극의 전압에서 상기 제3 트랜지스터의 상기 제1 전극의 전압을 뺄셈한 전압인 것을 특징으로 하는 패널 전압 설정 방법.
제7 항에 있어서, 상기 제1 기준 전압 및 상기 제2 기준 전압은 상기 제4 트랜지스터의 상기 게이트 전극의 전압에서 상기 제4 트랜지스터의 상기 제1 전극의 전압을 뺄셈한 전압인 것을 특징으로 하는 패널 전압 설정 방법.
제7 항에 있어서, 상기 패널 설정 전압은,
수학식 "VPS = VPD - VR1 + VR2"을 이용하여 결정되고,
여기서, 상기 VPS는 상기 패널 설정 전압을 나타내고, 상기 VPD는 상기 패널 기본 전압을 나타내며, 상기 VR1은 상기 제1 기준 전압을 나타내고, 상기 VR2는 상기 제2 기준 전압을 나타내는 것을 특징으로 하는 패널 전압 설정 방법.
제10 항에 있어서, 상기 패널 설정 전압은 상기 제3 트랜지스터의 상기 게이트 전극 및 상기 제4 트랜지스터의 상기 게이트 전극에 인가되는 것을 특징으로 하는 패널 전압 설정 방법.
제11 항에 있어서, 상기 패널 기본 전압은 상기 제2 게이트 신호의 상기 비활성화 레벨의 전압 및 상기 제3 게이트 신호의 상기 비활성화 레벨의 상기 전압인 것을 특징으로 하는 패널 전압 설정 방법.
제7 항에 있어서, 상기 패널 설정 전압은,
수학식 "VPS = VPD + VR1 - VR2"을 이용하여 결정되고,
여기서, 상기 VPS는 상기 패널 설정 전압을 나타내고, 상기 VPD는 상기 패널 기본 전압을 나타내며, 상기 VR1은 상기 제1 기준 전압을 나타내고, 상기 VR2는 상기 제2 기준 전압을 나타내는 것을 특징으로 하는 패널 전압 설정 방법.
제13 항에 있어서, 상기 패널 설정 전압은 상기 제3 트랜지스터의 상기 제1 전극에 인가되는 것을 특징으로 하는 패널 전압 설정 방법.
제14 항에 있어서, 상기 패널 기본 전압은 상기 제2 전원 전압인 것을 특징으로 하는 패널 전압 설정 방법.
제13 항에 있어서, 상기 패널 설정 전압은 상기 제4 트랜지스터의 제1 전극에 인가되는 것을 특징으로 하는 패널 전압 설정 방법.
제16 항에 있어서, 상기 패널 기본 전압은 상기 제1 초기화 전압인 것을 특징으로 하는 패널 전압 설정 방법.
픽셀들을 포함하는 표시 패널; 및
제1 기준 전압, 상기 제1 기준 전압보다 낮고 패널 기본 전압보다 높은 제2 기준 전압 및 기준 전류를 설정하고, 상기 픽셀들에 상기 제1 기준 전압을 인가하며, 상기 제1 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제1 측정 전류를 획득하고, 상기 제1 측정 전류 및 상기 기준 전류를 비교하며, 상기 제1 측정 전류가 상기 기준 전류보다 큰 경우, 상기 제2 기준 전압에 응답하여 생성된 상기 표시 패널의 전류를 측정하여 제2 측정 전류를 획득하고, 상기 제2 측정 전류 및 상기 기준 전류를 비교하며, 상기 제2 측정 전류가 상기 기준 전류보다 작거나 같은 경우, 상기 제1 기준 전압 및 상기 제2 기준 전압을 기초로 패널 설정 전압을 획득하는 표시 패널 구동부를 포함하는 표시 장치.
제18 항에 있어서, 상기 패널 설정 전압이 상기 표시 패널에 인가될 때의 상기 픽셀들의 누설 전류가 상기 패널 기본 전압이 상기 표시 패널에 인가될 때의 상기 픽셀들의 상기 누설 전류보다 작은 것을 특징으로 하는 표시 장치.
제17 항에 있어서, 상기 픽셀들 각각은,
제2 노드에 연결된 게이트 전극, 제1 노드에 연결된 제1 전극 및 제3 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
제1 게이트 신호를 수신하는 게이트 전극, 데이터 라인에 연결된 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터;
제2 게이트 신호를 수신하는 게이트 전극, 제3 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제3 트랜지스터;
제3 게이트 신호를 수신하는 게이트 전극, 제1 초기화 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 제4 트랜지스터;
에미션 신호를 수신하는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제5 트랜지스터;
상기 에미션 신호를 수신하는 게이트 전극, 상기 제3 노드에 연결된 제1 전극 및 제4 노드에 연결된 제2 전극을 포함하는 제6 트랜지스터;
제4 게이트 신호를 수신하는 게이트 전극, 제2 초기화 전압을 수신하는 제1 전극 및 상기 제4 노드에 연결된 제2 전극을 포함하는 제7 트랜지스터;
상기 제4 게이트 신호를 수신하는 게이트 전극, 바이어스 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제8 트랜지스터;
상기 제1 전원 전압을 수신하는 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 스토리지 커패시터; 및
상기 제4 노드에 연결된 제1 전극 및 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제2 전극을 포함하는 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.