KR20240099544A - 픽셀 회로 및 이를 포함하는 표시 장치 - Google Patents

픽셀 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20240099544A
KR20240099544A KR1020220180809A KR20220180809A KR20240099544A KR 20240099544 A KR20240099544 A KR 20240099544A KR 1020220180809 A KR1020220180809 A KR 1020220180809A KR 20220180809 A KR20220180809 A KR 20220180809A KR 20240099544 A KR20240099544 A KR 20240099544A
Authority
KR
South Korea
Prior art keywords
electrode
transistor
gate signal
initialization
capacitor
Prior art date
Application number
KR1020220180809A
Other languages
English (en)
Inventor
김연경
김귀현
김동우
Original Assignee
삼성디스플레이 주식회사
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US18/503,186 priority Critical patent/US20240212584A1/en
Priority to CN202311751036.9A priority patent/CN118230668A/zh
Publication of KR20240099544A publication Critical patent/KR20240099544A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

픽셀 회로는 발광 소자, 발광 소자에 구동 전류를 인가하는 제1 트랜지스터, 기입 게이트 신호에 응답하여 데이터 전압을 기입하는 제2 트랜지스터, 제1 트랜지스터의 제어 전극에 연결되는 제1 커패시터, 제2 트랜지스터에 연결되는 제1 전극 및 제1 트랜지스터의 제어 전극에 연결되는 제2 전극을 포함하는 제2 커패시터, 보상 게이트 신호에 응답하여 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 제1 초기화 게이트 신호에 응답하여 초기화 전압을 제1 트랜지스터의 제어 전극에 인가하는 제4 트랜지스터, 에미션 신호에 응답하여 구동 전류를 발광 소자에 전달하는 제5 트랜지스터를 포함한다. 따라서, 픽셀 회로는 적은 수의 트랜지스터들로 구현됨으로써, 저면적 고 ppi를 달성할 수 있다.

Description

픽셀 회로 및 이를 포함하는 표시 장치{PIXEL CIRCUIT AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 픽셀 회로 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 표시 패널, 게이트 드라이버, 데이터 드라이버, 및 타이밍 컨트롤러를 포함한다. 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 및 복수의 게이트 라인들 및 복수의 데이터 라인들에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 드라이버는 게이트 라인들에 게이트 신호들을 제공하고, 데이터 드라이버는 데이터 라인들에 데이터 전압들을 제공하며, 타이밍 컨트롤러는 게이트 드라이버 및 데이터 드라이버를 제어한다.
최근에는 가상 현실(virtual reality; VR) 또는 증강 현실(augmented reality; AR)을 제공하는 표시 장치가 부각되고 있다. 이를 위해, 표시 장치는 저 면적 및 고 ppi(pixels per inch)가 요구된다.
저 면적 및 고 ppi를 위하여, 표시 장치는 구성 요소들을 최대한 좁은 면적에 집약시킬 수 있다. 다만, 설계에 있어서 디자인 룰(design rule)을 충족시키기 위한 최소 폭을 갖는 일부 구성 요소들은 좁은 면적에 집약시키기에 한계가 있다.
이에, 픽셀들을 구성하는 트랜지스터들을 최소화시켜 최대한 좁은 면적에 집약시킬 필요성이 대두되고 있다.
본 발명의 일 목적은 적은 수의 트랜지스터들로 구성된 픽셀 회로를 제공하는 것이다.
본 발명의 다른 목적은 픽셀 회로를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 픽셀 회로는 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 제1 트랜지스터, 기입 게이트 신호에 응답하여 데이터 전압을 기입하는 제2 트랜지스터, 상기 제1 트랜지스터의 제어 전극에 연결되는 제1 커패시터, 상기 제2 트랜지스터에 연결되는 제1 전극 및 상기 제1 트랜지스터의 상기 제어 전극에 연결되는 제2 전극을 포함하는 제2 커패시터, 보상 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 제1 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 트랜지스터의 상기 제어 전극에 인가하는 제4 트랜지스터, 에미션 신호에 응답하여 상기 구동 전류를 상기 발광 소자에 전달하는 제5 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 트랜지스터는 제1 노드에 연결된 상기 제어 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하고, 상기 제1 커패시터는 상기 제1 전원 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하며, 상기 제2 트랜지스터는 상기 기입 게이트 신호를 수신하는 제어 전극, 상기 데이터 전압을 수신하는 데이터 라인에 연결되는 제1 전극, 및 상기 제2 커패시터의 상기 제1 전극에 연결되는 제2 전극을 포함하고, 상기 제2 커패시터는 상기 제2 트랜지스터의 상기 제2 전극에 연결되는 상기 제1 전극 및 상기 제1 노드에 연결되는 상기 제2 전극을 포함하며, 상기 제3 트랜지스터는 상기 보상 게이트 신호를 수신하는 제어 전극, 상기 제2 노드에 연결되는 제1 전극, 및 상기 제1 노드에 연결되는 제2 전극을 포함하고, 상기 제4 트랜지스터는 상기 제1 초기화 게이트 신호를 수신하는 제어 전극, 상기 초기화 전압을 수신하는 제1 전극, 및 상기 제1 노드에 연결되는 제2 전극을 포함하며, 상기 제5 트랜지스터는 상기 에미션 신호를 수신하는 제어 전극, 상기 제2 노드에 연결되는 제1 전극, 및 상기 발광 소자의 제1 전극에 연결되는 제2 전극을 포함하고, 상기 발광 소자는 상기 제5 트랜지스터의 상기 제2 전극에 연결되는 상기 제1 전극 및 제2 전원 전압을 수신하는 제2 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 내지 제5 트랜지스터들은 피모스 트랜지스터들일 수 있다.
일 실시예에 있어서, 상기 기입 게이트 신호, 상기 제1 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 에미션 신호는 상기 제1 커패시터, 상기 제2 커패시터, 및 상기 발광 소자가 초기화되는 초기화 구간에서 활성화 레벨을 가질 수 있다.
일 실시예에 있어서, 상기 기입 게이트 신호는 상기 데이터 전압이 기입되는 데이터 기입 구간에서 활성화 레벨을 가지고, 상기 제2 트랜지스터는 상기 초기화 구간에서 상기 제2 커패시터의 상기 제1 전극에 기준 전압을 인가하고, 상기 데이터 기입 구간에서 상기 제2 커패시터의 상기 제1 전극에 상기 데이터 전압을 인가할 수 있다.
일 실시예에 있어서, 상기 기입 게이트 신호는 상기 제2 커패시터의 상기 제1 전극이 초기화되는 제1 초기화 구간에서 활성화 레벨을 가지고, 상기 제1 초기화 게이트 신호 및 상기 보상 게이트 신호는 상기 제2 커패시터의 상기 제2 전극 및 상기 제1 커패시터가 초기화되는 제2 초기화 구간에서 활성화 레벨을 가질 수 있다.
일 실시예에 있어서, 상기 기입 게이트 신호는 상기 데이터 전압이 기입되는 데이터 기입 구간에서 활성화 레벨을 가지고, 상기 제2 트랜지스터는 상기 제1 초기화 구간에서 상기 제2 커패시터의 상기 제1 전극에 기준 전압을 인가하고, 상기 데이터 기입 구간에서 상기 제2 커패시터의 상기 제1 전극에 상기 데이터 전압을 인가할 수 있다.
일 실시예에 있어서, 상기 제1 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 에미션 신호는 상기 제1 초기화 구간에서 비활성화 레벨을 가질 수 있다.
일 실시예에 있어서, 상기 기입 게이트 신호 및 상기 에미션 신호는 상기 제2 초기화 구간에서 비활성화 레벨을 가질 수 있다.
일 실시예에 있어서, 픽셀 회로는 제2 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극을 그라운드(ground)에 연결시키는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제6 트랜지스터는 상기 제2 초기화 게이트 신호를 수신하는 제어 전극, 상기 그라운드에 연결되는 제1 전극, 및 상기 제2 커패시터의 상기 제1 전극에 연결되는 제2 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 기입 게이트 신호, 상기 제1 초기화 게이트 신호, 상기 제2 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 에미션 신호는 상기 제1 커패시터, 상기 제2 커패시터, 및 상기 발광 소자가 초기화되는 초기화 구간에서 활성화 레벨을 가질 수 있다.
일 실시예에 있어서, 픽셀 회로는 제2 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극에 상기 초기화 전압을 인가하는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제6 트랜지스터는 상기 제2 초기화 게이트 신호를 수신하는 제어 전극, 상기 초기화 전압을 수신하는 제1 전극, 및 상기 제2 커패시터의 상기 제1 전극에 연결되는 제2 전극을 포함할 수 있다.
일 실시예에 있어서, 픽셀 회로는 상기 제1 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극을 그라운드(ground)에 연결시키는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 있어서, 픽셀 회로는 상기 제1 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극에 상기 초기화 전압을 인가하는 제6 트랜지스터를 더 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 픽셀 회로를 포함하는 표시 패널, 상기 픽셀에 데이터 전압을 인가하는 데이터 드라이버, 상기 픽셀에 기입 게이트 신호, 보상 게이트 신호, 및 제1 초기화 게이트 신호를 인가하는 게이트 드라이버, 상기 픽셀에 에미션 신호를 인가하는 에미션 드라이버, 및 상기 데이터 드라이버, 상기 게이트 드라이버, 및 상기 에미션 드라이버를 제어하는 타이밍 컨트롤러를 포함하고, 상기 픽셀 회로는 발광 소자, 상기 발광 소자에 구동 전류를 인가하는 제1 트랜지스터, 상기 기입 게이트 신호에 응답하여 상기 데이터 전압을 기입하는 제2 트랜지스터, 상기 제1 트랜지스터의 제어 전극에 연결되는 제1 커패시터, 상기 제2 트랜지스터에 연결되는 제1 전극 및 상기 제1 트랜지스터의 상기 제어 전극에 연결되는 제2 전극을 포함하는 제2 커패시터, 상기 보상 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터, 상기 제1 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 트랜지스터의 상기 제어 전극에 인가하는 제4 트랜지스터, 상기 에미션 신호에 응답하여 상기 구동 전류를 상기 발광 소자에 전달하는 제5 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 트랜지스터는 제1 노드에 연결된 상기 제어 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하고, 상기 제1 커패시터는 상기 제1 전원 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하며, 상기 제2 트랜지스터는 상기 기입 게이트 신호를 수신하는 제어 전극, 상기 데이터 전압을 수신하는 데이터 라인에 연결되는 제1 전극, 및 상기 제2 커패시터의 상기 제1 전극에 연결되는 제2 전극을 포함하고, 상기 제2 커패시터는 상기 제2 트랜지스터의 상기 제2 전극에 연결되는 상기 제1 전극 및 상기 제1 노드에 연결되는 상기 제2 전극을 포함하며, 상기 제3 트랜지스터는 상기 보상 게이트 신호를 수신하는 제어 전극, 상기 제2 노드에 연결되는 제1 전극, 및 상기 제1 노드에 연결되는 제2 전극을 포함하고, 상기 제4 트랜지스터는 상기 제1 초기화 게이트 신호를 수신하는 제어 전극, 상기 초기화 전압을 수신하는 제1 전극, 및 상기 제1 노드에 연결되는 제2 전극을 포함하며, 상기 제5 트랜지스터는 상기 에미션 신호를 수신하는 제어 전극, 상기 제2 노드에 연결되는 제1 전극, 및 상기 발광 소자의 제1 전극에 연결되는 제2 전극을 포함하고, 상기 발광 소자는 상기 제5 트랜지스터의 상기 제2 전극에 연결되는 상기 제1 전극 및 제2 전원 전압을 수신하는 제2 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 내지 제5 트랜지스터들은 피모스 트랜지스터들일 수 있다.
일 실시예에 있어서, 상기 픽셀 회로는 제2 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극을 그라운드(ground)에 연결시키는 제6 트랜지스터를 더 포함할 수 있다.
본 발명의 실시예들에 따른 픽셀 회로는 적은 수의 트랜지스터들로 구현됨으로써, 저면적 고 ppi를 달성할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1 의 픽셀 회로의 일 예를 나타내는 회로도이다.
도 3은 도 1의 픽셀 회로가 구동되는 일 예를 나타내는 타이밍도이다.
도 4a 및 4b는 도 1의 픽셀 회로가 초기화 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 5a 및 5b는 도 1의 픽셀 회로가 보상 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 6a 및 6b는 도 1의 픽셀 회로가 데이터 기입 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 7a 및 7b는 도 1의 픽셀 회로가 발광 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 8은 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로가 구동되는 일 예를 나타내는 타이밍도이다.
도 9a 및 도 9b는 도 8의 표시 장치의 픽셀 회로가 제1 초기화 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 10a 및 10b는 도 8의 표시 장치의 픽셀 회로가 제2 초기화 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 11a 및 11b는 도 8의 표시 장치의 픽셀 회로가 보상 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 12a 및 12b는 도 8의 표시 장치의 픽셀 회로가 데이터 기입 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 13a 및 13b는 도 8의 표시 장치의 픽셀 회로가 발광 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 14는 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로(P)를 나타내는 회로도이다.
도 15는 도 14의 픽셀 회로가 구동되는 일 예를 나타내는 타이밍도이다.
도 16a 및 16b는 도 14의 표시 장치의 픽셀 회로가 초기화 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 17a 및 17b는 도 14의 표시 장치의 픽셀 회로가 보상 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 18a 및 18b는 도 14의 픽셀 회로가 데이터 기입 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 19a 및 19b는 도 14의 픽셀 회로가 발광 구간에서 구동되는 일 예를 나타내는 도면들이다.
도 20은 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로를 나타내는 회로도이다.
도 21은 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로를 나타내는 회로도이다.
도 22는 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로를 나타내는 회로도이다.
도 23는 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 24는 도 23의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 표시 패널(100), 타이밍 컨트롤러(200), 게이트 드라이버(300), 데이터 드라이버(400), 및 에미션 드라이버(500)를 포함할 수 있다. 일 실시예에서, 타이밍 컨트롤러(200) 및 데이터 드라이버(400)는 하나의 칩에 집적될 수 있다.
표시 패널(100)은 영상을 표시하는 표시부(AA) 및 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함할 수 있다. 일 실시예에서, 게이트 드라이버(300) 및 에미션 드라이버(500)는 주변부(PA)에 실장될 수 있다.
표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL), 복수의 에미션 라인들(EL), 및 게이트 라인들(GL), 데이터 라인들(DL), 및 에미션 라인들(EL)에 전기적으로 연결된 복수의 픽셀 회로들(P)을 포함할 수 있다. 게이트 라인들(GL) 및 에미션 라인들(EL)은 제1 방향(D1)으로 연장되고, 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
타이밍 컨트롤러(200)는 호스트 프로세서(예를 들어, 그래픽 프로세싱 유닛(graphic processing unit; GPU) 등)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 일 실시예에서, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호 및 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
타이밍 컨트롤러(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 및 데이터 신호(DATA)를 생성할 수 있다.
타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 게이트 드라이버(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 드라이버(300)로 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 데이터 드라이버(400)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 드라이버(400)로 출력할 수 있다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
타이밍 컨트롤러(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신하여 데이터 신호(DATA)를 생성할 수 있다. 타이밍 컨트롤러(200)는 데이터 신호(DATA)를 데이터 드라이버(400)로 출력할 수 있다.
타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 에미션 드라이버(500)의 동작을 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 에미션 드라이버(500)로 출력할 수 있다. 제3 제어 신호(CONT3)는 수직 개시 신호 및 에미션 클럭 신호를 포함할 수 있다.
게이트 드라이버(300)는 타이밍 컨트롤러(200)로부터 입력 받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 드라이버(300)는 게이트 신호들을 게이트 라인들(GL)로 출력할 수 있다. 예를 들어, 게이트 드라이버(300)는 게이트 신호들을 게이트 라인들(GL)에 순차적으로 출력할 수 있다.
데이터 드라이버(400)는 타이밍 컨트롤러(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력 받을 수 있다. 데이터 드라이버(400)는 데이터 신호(DATA)를 아날로그 형태의 전압으로 변환한 데이터 전압들을 생성할 수 있다. 데이터 드라이버(400)는 데이터 전압들을 데이터 라인(DL)으로 출력할 수 있다.
에미션 드라이버(500)는 타이밍 컨트롤러(200)로부터 입력 받은 제3 제어 신호(CONT3)에 응답하여 에미션 라인들(EL)을 구동하기 위한 에미션 신호들을 생성할 수 있다. 에미션 드라이버(500)는 에미션 신호들을 에미션 라인들(EL)로 출력할 수 있다. 예를 들어, 에미션 드라이버(500)는 에미션 신호들을 에미션 라인들(EL)에 순차적으로 출력할 수 있다.
도 2는 도 1 의 픽셀 회로(P)의 일 예를 나타내는 회로도이고, 도 3은 도 1의 픽셀 회로(P)가 구동되는 일 예를 나타내는 타이밍도이다.
도 2 및 도 3을 참조하면, 픽셀 회로(P)는 발광 소자(EE), 발광 소자(EE)에 구동 전류(도 7a의 ID)를 인가하는 제1 트랜지스터(T1), 기입 게이트 신호(GW)에 응답하여 데이터 전압(VDATA)을 기입하는 제2 트랜지스터(T2), 제1 트랜지스터(T1)의 제어 전극에 연결되는 제1 커패시터(C1), 제2 트랜지스터(T2)에 연결되는 제1 전극 및 제1 트랜지스터(T1)의 제어 전극에 연결되는 제2 전극을 포함하는 제2 커패시터(C2), 보상 게이트 신호(GC)에 응답하여 제1 트랜지스터(T1)를 다이오드-연결시키는 제3 트랜지스터(T3), 제1 초기화 게이트 신호(GR)에 응답하여 초기화 전압(VINT)을 제1 트랜지스터(T1)의 제어 전극에 인가하는 제4 트랜지스터(T4), 에미션 신호(EM)에 응답하여 구동 전류(도 7a의 ID)를 발광 소자(EE)에 전달하는 제5 트랜지스터(T5)를 포함할 수 있다.
예를 들어, 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 제어 전극, 제1 전원 전압(ELVDD)(예를 들어, 고 전원 전압)을 수신하는 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함할 수 있다. 제1 커패시터(C1)는 제1 전원 전압(ELVDD)을 수신하는 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 기입 게이트 신호(GW)를 수신하는 제어 전극, 데이터 전압(VDATA)을 수신하는 데이터 라인(DL)에 연결되는 제1 전극, 및 제2 커패시터(C2)의 제1 전극에 연결되는 제2 전극을 포함할 수 있다. 제2 커패시터(C2)는 제2 트랜지스터(T2)의 제2 전극에 연결되는 제1 전극 및 제1 노드(N1)에 연결되는 상기 제2 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 보상 게이트 신호(GC)를 수신하는 제어 전극, 제2 노드(N2)에 연결되는 제1 전극, 및 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다. 제4 트랜지스터(T4)는 제1 초기화 게이트 신호(GR)를 수신하는 제어 전극, 초기화 전압(VINT)을 수신하는 제1 전극, 및 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다. 제5 트랜지스터(T5)는 에미션 신호(EM)를 수신하는 제어 전극, 제2 노드(N2)에 연결되는 제1 전극, 및 발광 소자(EE)의 제1 전극에 연결되는 제2 전극을 포함할 수 있다. 발광 소자(EE)는 제5 트랜지스터(T5)의 제2 전극에 연결되는 제1 전극 및 제2 전원 전압(ELVSS)(예를 들어, 저 전원 전압)을 수신하는 제2 전극을 포함할 수 있다.
제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5)은 피모스(p-channel metal oxide semiconductor; PMOS) 트랜지스터로 구현될 수 있다. 이 경우, 로우 전압 레벨은 활성화 레벨이고, 하이 전압 레벨은 비활성화 레벨일 수 있다. 예를 들어, 피모스 트랜지스터의 제어 전극에 인가되는 신호가 로우 전압 레벨을 가질 때, 피모스 트랜지스터는 턴-온될 수 있다. 예를 들어, 피모스 트랜지스터의 제어 전극에 인가되는 신호가 하이 전압 레벨을 가질 때, 피모스 트랜지스터는 턴-오프될 수 있다.
다만, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 내지 제5 트랜지스터들(T1, T2, T3, T4, T5)은 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터로 구현될 수 있다.
도 4a 및 4b는 도 1의 픽셀 회로(P)가 초기화 구간(IP)에서 구동되는 일 예를 나타내는 도면들이다.
도 4a 및 도 4b를 참조하면, 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 제1 커패시터(C1), 제2 커패시터(C2), 및 발광 소자(EE)가 초기화되는 초기화 구간(IP)에서 활성화 레벨을 가질 수 있다. 제2 트랜지스터(T2)는 초기화 구간(IP)에서 제2 커패시터(C2)의 제1 전극에 기준 전압(VREF)을 인가할 수 있다.
예를 들어, 초기화 구간(IP)에서, 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 활성화 레벨을 가지고, 제2 내지 제5 트랜지스터들(T2, T3, T4, T5)은 턴-온될 수 있다. 이에 따라, 기준 전압(VREF)은 제2 커패시터(C2)의 제1 전극에 인가되고, 초기화 전압(VINT)은 제2 커패시터의 제2 전극, 제1 커패시터의 제1 전극, 및 발광 소자(EE)의 제1 전극에 인가될 수 있다. 즉, 제1 커패시터(C1), 제2 커패시터(C2), 및 발광 소자(EE)가 초기화될 수 있다.
도 5a 및 5b는 도 1의 픽셀 회로(P)가 보상 구간(CP)에서 구동되는 일 예를 나타내는 도면들이다.
도 5a 및 도 5b를 참조하면, 기입 게이트 신호(GW), 보상 게이트 신호(GC)는 제1 트랜지스터(T1)의 문턱 전압(VTH)이 보상되는 보상 구간(CP)에서 활성화 레벨을 가질 수 있다. 제2 트랜지스터(T2)는 보상 구간(CP)에서 제2 커패시터(C2)의 제1 전극에 기준 전압(VREF)을 인가할 수 있다. 제1 초기화 게이트 신호(GR) 및 에미션 신호(EM)는 보상 구간(CP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 보상 구간(CP)에서, 기입 게이트 신호(GW), 보상 게이트 신호(GC)는 활성화 레벨을 가지고, 제1 초기화 게이트 신호(GR) 및 에미션 신호(EM)는 보상 구간(CP)에서 비활성화 레벨을 가지며, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴-온될 수 있다. 이에 따라, 기준 전압(VREF)은 제2 커패시터(C2)의 제1 전극에 인가되고, 문턱 전압(VTH)만큼 보상된 제1 전원 전압(즉, ELVDD+VTH)이 제1 노드(N1)에 인가될 수 있다.
도 6a 및 6b는 도 1의 픽셀 회로(P)가 데이터 기입 구간(WP)에서 구동되는 일 예를 나타내는 도면들이다.
도 6a 및 도 6b를 참조하면, 기입 게이트 신호(GW)는 데이터 전압(VDATA)이 기입되는 데이터 기입 구간(WP)에서 활성화 레벨을 가질 수 있다. 제2 트랜지스터(T2)는 데이터 기입 구간(WP)에서 제2 커패시터(C2)의 제1 전극에 데이터 전압 전압(VDATA)을 인가할 수 있다. 제1 초기화 게이트 신호(GR), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 데이터 기입 구간(WP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 데이터 기입 구간(WP)에서, 기입 게이트 신호(GW)는 활성화 레벨을 가지고, 제1 초기화 게이트 신호(GR), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 비활성화 레벨을 가지며, 제2 트랜지스터(T2)는 턴-온될 수 있다. 이에 따라, 데이터 전압(VDATA)은 제2 커패시터(C2)의 제1 전극에 인가되고, 제2 커패시터(C2)의 제2 전극의 전압(즉, 제1 노드(N1)의 전압)은 데이터 전압(VDATA)과 기준 전압(VREF)의 차이만큼 증가될 수 있다.
도 7a 및 7b는 도 1의 픽셀 회로(P)가 발광 구간(EP)에서 구동되는 일 예를 나타내는 도면들이다.
도 7a 및 도 7b를 참조하면, 에미션 신호(EM)는 발광하는 발광 구간(EP)에서 활성화 레벨을 가질 수 있다. 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR), 및 보상 게이트 신호(GC)는 발광 구간(EP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 발광 구간(EP)에서, 에미션 신호(EM)는 활성화 레벨을 가지고, 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR), 및 보상 게이트 신호(GC)는 비활성화 레벨을 가지며, 제5 트랜지스터(T5)는 턴-온될 수 있다. 이에 따라, 제1 노드(N1)의 전압에 상응하는 구동 전류(ID)가 생성되고, 구동 전류(ID)가 발광 소자(EE)에 인가될 수 있다. 즉, 발광 소자(EE)는 구동 전류(ID)에 상응하는 휘도로 발광할 수 있다.
도 8은 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로(P)가 구동되는 일 예를 나타내는 타이밍도이고, 도 9a 및 도 9b는 도 8의 표시 장치의 픽셀 회로(P)가 제1 초기화 구간(IP1)에서 구동되는 일 예를 나타내는 도면들이다.
본 실시예들에 따른 표시 장치는 게이트 신호들(GW, GR, GC) 및 에미션 신호(EM)의 타이밍을 제외하고, 도 1의 표시 장치의 구성과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호 및 참조 기호를 사용하고, 중복되는 설명은 생략한다.
도 8, 도 9a, 및 도 9b를 참조하면, 기입 게이트 신호(GW)는 제2 커패시터(C2)의 제1 전극이 초기화되는 제1 초기화 구간(IP1)에서 활성화 레벨을 가질 수 있다. 제2 트랜지스터(T2)는 제1 초기화 구간(IP1)에서 제2 커패시터(C2)의 제1 전극에 기준 전압(VREF)을 인가할 수 있다. 제1 초기화 게이트 신호(GR), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 제1 초기화 구간(IP1)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 제1 초기화 구간(IP)에서, 기입 게이트 신호(GW)는 활성화 레벨을 가지고, 제1 초기화 게이트 신호(GR), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 비활성화 레벨을 가지며, 제2 트랜지스터(T2)는 턴-온될 수 있다. 이에 따라, 기준 전압(VREF)은 제2 커패시터(C2)의 제1 전극에 인가될 수 있다. 즉, 제2 커패시터(C2)의 제1 전극이 초기화될 수 있다.
도 10a 및 10b는 도 8의 표시 장치의 픽셀 회로(P)가 제2 초기화 구간(IP2)에서 구동되는 일 예를 나타내는 도면들이다.
도 10a 및 도 10b를 참조하면, 제1 초기화 게이트 신호(GR) 및 보상 게이트 신호(GC)는 제2 커패시터(C2)의 제2 전극 및 제1 커패시터(C1)가 초기화되는 제2 초기화 구간(IP2)에서 활성화 레벨을 가질 수 있다. 기입 게이트 신호(GW) 및 에미션 신호(EM)는 제2 초기화 구간(IP2) 비활성화 레벨을 가질 수 있다.
예를 들어, 제2 초기화 구간(IP2)에서, 제1 초기화 게이트 신호(GR) 및 보상 게이트 신호(GC)는 활성화 레벨을 가지고, 기입 게이트 신호(GW) 및 에미션 신호(EM)는 비활성화 레벨을 가지고, 제3 및 제4 트랜지스터들(T3, T4)은 턴-온될 수 있다. 이에 따라, 초기화 전압(VINT)은 제2 커패시터의 제2 전극 및 제1 커패시터의 제1 전극에 인가될 수 있다. 즉, 제1 커패시터(C1) 및 제2 커패시터(C2)의 제2 전극이 초기화될 수 있다.
도 11a 및 11b는 도 8의 표시 장치의 픽셀 회로(P)가 보상 구간(CP)에서 구동되는 일 예를 나타내는 도면들이다.
도 11a 및 도 11b를 참조하면, 보상 게이트 신호(GC)는 제1 트랜지스터(T1)의 문턱 전압(VTH)이 보상되는 보상 구간(CP)에서 활성화 레벨을 가질 수 있다. 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR) 및 에미션 신호(EM)는 보상 구간(CP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 보상 구간(CP)에서, 보상 게이트 신호(GC)는 활성화 레벨을 가지고, 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR), 및 에미션 신호(EM)는 보상 구간(CP)에서 비활성화 레벨을 가지며, 제3 트랜지스터(T3)는 턴-온될 수 있다. 이에 따라, 문턱 전압(VTH)만큼 보상된 제1 전원 전압(즉, ELVDD+VTH)이 제1 노드(N1)에 인가될 수 있다.
도 12a 및 12b는 도 8의 표시 장치의 픽셀 회로(P)가 데이터 기입 구간(WP)에서 구동되는 일 예를 나타내는 도면들이다.
도 12a 및 도 12b를 참조하면, 기입 게이트 신호(GW)는 데이터 전압(VDATA)이 기입되는 데이터 기입 구간(WP)에서 활성화 레벨을 가질 수 있다. 제2 트랜지스터(T2)는 데이터 기입 구간(WP)에서 제2 커패시터(C2)의 제1 전극에 데이터 전압 전압(VDATA)을 인가할 수 있다. 제1 초기화 게이트 신호(GR), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 데이터 기입 구간(WP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 데이터 기입 구간(WP)에서, 기입 게이트 신호(GW)는 활성화 레벨을 가지고, 제1 초기화 게이트 신호(GR), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 비활성화 레벨을 가지며, 제2 트랜지스터(T2)는 턴-온될 수 있다. 이에 따라, 데이터 전압(VDATA)은 제2 커패시터(C2)의 제1 전극에 인가되고, 제2 커패시터(C2)의 제2 전극의 전압(즉, 제1 노드(N1)의 전압)은 데이터 전압(VDATA)과 기준 전압(VREF)의 차이만큼 증가될 수 있다.
도 13a 및 13b는 도 8의 표시 장치의 픽셀 회로(P)가 발광 구간(EP)에서 구동되는 일 예를 나타내는 도면들이다.
도 13a 및 도 13b를 참조하면, 에미션 신호(EM)는 발광하는 발광 구간(EP)에서 활성화 레벨을 가질 수 있다. 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR), 및 보상 게이트 신호(GC)는 발광 구간(EP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 발광 구간(EP)에서, 에미션 신호(EM)는 활성화 레벨을 가지고, 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR), 및 보상 게이트 신호(GC)는 비활성화 레벨을 가지며, 제5 트랜지스터(T5)는 턴-온될 수 있다. 이에 따라, 제1 노드(N1)의 전압에 상응하는 구동 전류(ID)가 생성되고, 구동 전류(ID)가 발광 소자(EE)에 인가될 수 있다. 즉, 발광 소자(EE)는 구동 전류(ID)에 상응하는 휘도로 발광할 수 있다.
도 14는 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로(P)를 나타내는 회로도이고, 도 15는 도 14의 픽셀 회로(P)가 구동되는 일 예를 나타내는 타이밍도이다.
본 실시예들에 따른 표시 장치는 제6 트랜지스터(T6)를 제외하고, 도 1의 표시 장치의 구성과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호 및 참조 기호를 사용하고, 중복되는 설명은 생략한다.
도 14 및 도 15를 참조하면, 픽셀 회로(P)는 제2 초기화 게이트 신호(GI)에 응답하여 제2 커패시터(C2)의 제1 전극을 그라운드(ground; GND)에 연결시키는 제6 트랜지스터(T6)를 더 포함할 수 있다.
예를 들어, 제6 트랜지스터(T6)는 제2 초기화 게이트 신호(GI)를 수신하는 제어 전극, 그라운드(GND)에 연결되는 제1 전극, 및 제2 커패시터(C2)의 제1 전극에 연결되는 제2 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 피모스 트랜지스터로 구현될 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 예를 들어, 제6 트랜지스터(T6)는 엔모스 트랜지스터로 구현될 수 있다.
도 16a 및 16b는 도 14의 표시 장치의 픽셀 회로(P)가 초기화 구간(IP)에서 구동되는 일 예를 나타내는 도면들이다.
도 16a 및 도 16b를 참조하면, 제1 초기화 게이트 신호(GR), 제2 초기화 게이트 신호(GI), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 제1 커패시터(C1), 제2 커패시터(C2), 및 발광 소자(EE)가 초기화되는 초기화 구간(IP)에서 활성화 레벨을 가질 수 있다. 기입 게이트 신호(GW)는 초기화 구간(IP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 초기화 구간(IP)에서, 제1 초기화 게이트 신호(GR), 제2 초기화 게이트 신호(GI), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 활성화 레벨을 가지고, 기입 게이트 신호(GW)는 비활성화 레벨을 가지며, 제3 내지 제6 트랜지스터들(T3, T4, T5, T6)은 턴-온될 수 있다. 이에 따라, 제2 커패시터의 제1 전극은 그라운드(GND)에 연결(즉, 0V)되고, 초기화 전압(VINT)은 제2 커패시터의 제2 전극, 제1 커패시터의 제1 전극, 및 발광 소자(EE)의 제1 전극에 인가될 수 있다. 즉, 제1 커패시터(C1), 제2 커패시터(C2), 및 발광 소자(EE)가 초기화될 수 있다.
도 17a 및 17b는 도 14의 표시 장치의 픽셀 회로(P)가 보상 구간(CP)에서 구동되는 일 예를 나타내는 도면들이다.
도 17a 및 도 17b를 참조하면, 보상 게이트 신호(GC)는 제1 트랜지스터(T1)의 문턱 전압(VTH)이 보상되는 보상 구간(CP)에서 활성화 레벨을 가질 수 있다. 제1 초기화 게이트 신호(GR), 제2 초기화 게이트 신호(GI), 및 에미션 신호(EM)는 보상 구간(CP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 보상 구간(CP)에서, 보상 게이트 신호(GC)는 활성화 레벨을 가지고, 제1 초기화 게이트 신호(GR), 제2 초기화 게이트 신호(GI), 및 에미션 신호(EM)는 보상 구간(CP)에서 비활성화 레벨을 가지며, 제3 트랜지스터(T3)는 턴-온될 수 있다. 이에 따라, 문턱 전압(VTH)만큼 보상된 제1 전원 전압(즉, ELVDD+VTH)이 제1 노드(N1)에 인가될 수 있다.
도 18a 및 18b는 도 1의 픽셀 회로(P)가 데이터 기입 구간(WP)에서 구동되는 일 예를 나타내는 도면들이다.
도 18a 및 도 18b를 참조하면, 기입 게이트 신호(GW)는 데이터 전압(VDATA)이 기입되는 데이터 기입 구간(WP)에서 활성화 레벨을 가질 수 있다. 제2 트랜지스터(T2)는 데이터 기입 구간(WP)에서 제2 커패시터(C2)의 제1 전극에 데이터 전압 전압(VDATA)을 인가할 수 있다. 제1 초기화 게이트 신호(GR), 제2 초기화 게이트 신호(GI), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 데이터 기입 구간(WP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 데이터 기입 구간(WP)에서, 기입 게이트 신호(GW)는 활성화 레벨을 가지고, 제1 초기화 게이트 신호(GR), 제2 초기화 게이트 신호(GI), 보상 게이트 신호(GC), 및 에미션 신호(EM)는 비활성화 레벨을 가지며, 제2 트랜지스터(T2)는 턴-온될 수 있다. 이에 따라, 데이터 전압(VDATA)은 제2 커패시터(C2)의 제1 전극에 인가되고, 제2 커패시터(C2)의 제2 전극의 전압(즉, 제1 노드(N1)의 전압)은 데이터 전압(VDATA)만큼 증가될 수 있다.
도 19a 및 19b는 도 1의 픽셀 회로(P)가 발광 구간(EP)에서 구동되는 일 예를 나타내는 도면들이다.
도 19a 및 도 19b를 참조하면, 에미션 신호(EM)는 발광하는 발광 구간(EP)에서 활성화 레벨을 가질 수 있다. 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR), 제2 초기화 게이트 신호(GI), 및 보상 게이트 신호(GC)는 발광 구간(EP)에서 비활성화 레벨을 가질 수 있다.
예를 들어, 발광 구간(EP)에서, 에미션 신호(EM)는 활성화 레벨을 가지고, 기입 게이트 신호(GW), 제1 초기화 게이트 신호(GR), 제2 초기화 게이트 신호(GI), 및 보상 게이트 신호(GC)는 비활성화 레벨을 가지며, 제5 트랜지스터(T5)는 턴-온될 수 있다. 이에 따라, 제1 노드(N1)의 전압에 상응하는 구동 전류(ID)가 생성되고, 구동 전류(ID)가 발광 소자(EE)에 인가될 수 있다. 즉, 발광 소자(EE)는 구동 전류(ID)에 상응하는 휘도로 발광할 수 있다.
도 20은 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로(P)를 나타내는 회로도이다.
본 실시예들에 따른 픽셀 회로는 제6 트랜지스터(T6)의 제1 전극을 제외하고, 도 14의 픽셀 회로의 구성과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호 및 참조 기호를 사용하고, 중복되는 설명은 생략한다.
도 20을 참조하면, 픽셀 회로(P)는 제2 초기화 게이트 신호(GI)에 응답하여 제2 커패시터(C2)의 제1 전극에 초기화 전압(VINT)을 인가하는 제6 트랜지스터(T6)를 더 포함할 수 있다.
예를 들어, 제6 트랜지스터(T6)는 제2 초기화 게이트 신호(GI)를 수신하는 제어 전극, 초기화 전압(VINT)을 수신하는 제1 전극, 및 제2 커패시터(C2)의 제1 전극에 연결되는 제2 전극을 포함할 수 있다.
도 21은 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로(P)를 나타내는 회로도이다.
본 실시예들에 따른 픽셀 회로는 제6 트랜지스터(T6)의 제어 전극을 제외하고, 도 14의 픽셀 회로의 구성과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호 및 참조 기호를 사용하고, 중복되는 설명은 생략한다.
도 21을 참조하면, 픽셀 회로(P)는 제1 초기화 게이트 신호(GR)에 응답하여 제2 커패시터(C2)의 제1 전극을 그라운드(GND)에 연결시키는 제6 트랜지스터(T6)를 더 포함할 수 있다.
예를 들어, 제6 트랜지스터(T6)는 제1 초기화 게이트 신호(GR)를 수신하는 제어 전극, 그라운드(GND)에 연결되는 제1 전극, 및 제2 커패시터(C2)의 제1 전극에 연결되는 제2 전극을 포함할 수 있다.
도 22는 본 발명의 실시예들에 따른 표시 장치의 픽셀 회로(P)를 나타내는 회로도이다.
본 실시예들에 따른 픽셀 회로는 제6 트랜지스터(T6)의 제어 전극, 및 제1 전극을 제외하고, 도 14의 픽셀 회로의 구성과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호 및 참조 기호를 사용하고, 중복되는 설명은 생략한다.
도 22를 참조하면, 픽셀 회로(P)는 제1 초기화 게이트 신호(GR)에 응답하여 제2 커패시터(C2)의 제1 전극에 초기화 전압(VINT)을 인가하는 제6 트랜지스터(T6)를 더 포함할 수 있다.
예를 들어, 제6 트랜지스터(T6)는 제1 초기화 게이트 신호(GR)를 수신하는 제어 전극, 초기화 전압(VINT)을 수신하는 제1 전극, 및 제2 커패시터(C2)의 제1 전극에 연결되는 제2 전극을 포함할 수 있다.
도 23는 본 발명의 실시예들에 따른 전자 기기(1000)를 나타내는 블록도이고, 도 24은 도 23의 전자 기기(1000)가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 23 및 도 24를 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치일 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 24에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수도 있다.
프로세서(1010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다.
파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다. 예를 들어, 파워 서플라이(1050)는 전력 관리 집적 회로(power management integrated circuit; PMIC)일 수 있다.
표시 장치(1060)는 전자 기기(1000)의 시각적 정보에 해당하는 이미지를 표시할 수 있다. 이 때, 표시 장치(1060)는 유기 발광 표시 장치 또는 퀀텀닷 발광 표시 장치일 수 있으나 그에 한정되지 않는다. 표시 장치(1060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 이 때, 표시 장치(1060)의 픽셀 회로는 적은 수의 트랜지스터들로 구현됨으로써, 저면적 고 ppi를 달성할 수 있다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 TV, 3D TV, 휴대폰, 스마트 폰, 태블릿 컴퓨터, VR 기기, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1000: 전자기기 1010: 프로세서
1020: 메모리 장치 1030: 스토리지 장치
1040: 입출력 장치 1050: 파워 서플라이 장치
1060: 표시 장치 100: 표시 패널
200: 타이밍 컨트롤러 300: 게이트 드라이버
400: 데이터 드라이버 500: 에미션 드라이버

Claims (20)

  1. 발광 소자;
    상기 발광 소자에 구동 전류를 인가하는 제1 트랜지스터;
    기입 게이트 신호에 응답하여 데이터 전압을 기입하는 제2 트랜지스터;
    상기 제1 트랜지스터의 제어 전극에 연결되는 제1 커패시터;
    상기 제2 트랜지스터에 연결되는 제1 전극 및 상기 제1 트랜지스터의 상기 제어 전극에 연결되는 제2 전극을 포함하는 제2 커패시터;
    보상 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    제1 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 트랜지스터의 상기 제어 전극에 인가하는 제4 트랜지스터;
    에미션 신호에 응답하여 상기 구동 전류를 상기 발광 소자에 전달하는 제5 트랜지스터를 포함하는 픽셀 회로.
  2. 제 1 항에 있어서, 상기 제1 트랜지스터는 제1 노드에 연결된 상기 제어 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하고,
    상기 제1 커패시터는 상기 제1 전원 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하며,
    상기 제2 트랜지스터는 상기 기입 게이트 신호를 수신하는 제어 전극, 상기 데이터 전압을 수신하는 데이터 라인에 연결되는 제1 전극, 및 상기 제2 커패시터의 상기 제1 전극에 연결되는 제2 전극을 포함하고,
    상기 제2 커패시터는 상기 제2 트랜지스터의 상기 제2 전극에 연결되는 상기 제1 전극 및 상기 제1 노드에 연결되는 상기 제2 전극을 포함하며,
    상기 제3 트랜지스터는 상기 보상 게이트 신호를 수신하는 제어 전극, 상기 제2 노드에 연결되는 제1 전극, 및 상기 제1 노드에 연결되는 제2 전극을 포함하고,
    상기 제4 트랜지스터는 상기 제1 초기화 게이트 신호를 수신하는 제어 전극, 상기 초기화 전압을 수신하는 제1 전극, 및 상기 제1 노드에 연결되는 제2 전극을 포함하며,
    상기 제5 트랜지스터는 상기 에미션 신호를 수신하는 제어 전극, 상기 제2 노드에 연결되는 제1 전극, 및 상기 발광 소자의 제1 전극에 연결되는 제2 전극을 포함하고,
    상기 발광 소자는 상기 제5 트랜지스터의 상기 제2 전극에 연결되는 상기 제1 전극 및 제2 전원 전압을 수신하는 제2 전극을 포함하는 것을 특징으로 하는 픽셀 회로.
  3. 제 1 항에 있어서, 상기 제1 내지 제5 트랜지스터들은 피모스 트랜지스터들인 것을 특징으로 하는 픽셀 회로.
  4. 제 1 항에 있어서, 상기 기입 게이트 신호, 상기 제1 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 에미션 신호는 상기 제1 커패시터, 상기 제2 커패시터, 및 상기 발광 소자가 초기화되는 초기화 구간에서 활성화 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  5. 제 4 항에 있어서, 상기 기입 게이트 신호는 상기 데이터 전압이 기입되는 데이터 기입 구간에서 활성화 레벨을 가지고,
    상기 제2 트랜지스터는 상기 초기화 구간에서 상기 제2 커패시터의 상기 제1 전극에 기준 전압을 인가하고, 상기 데이터 기입 구간에서 상기 제2 커패시터의 상기 제1 전극에 상기 데이터 전압을 인가하는 것을 특징으로 하는 픽셀 회로.
  6. 제 1 항에 있어서, 상기 기입 게이트 신호는 상기 제2 커패시터의 상기 제1 전극이 초기화되는 제1 초기화 구간에서 활성화 레벨을 가지고,
    상기 제1 초기화 게이트 신호 및 상기 보상 게이트 신호는 상기 제2 커패시터의 상기 제2 전극 및 상기 제1 커패시터가 초기화되는 제2 초기화 구간에서 활성화 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  7. 제 6 항에 있어서, 상기 기입 게이트 신호는 상기 데이터 전압이 기입되는 데이터 기입 구간에서 활성화 레벨을 가지고,
    상기 제2 트랜지스터는 상기 제1 초기화 구간에서 상기 제2 커패시터의 상기 제1 전극에 기준 전압을 인가하고, 상기 데이터 기입 구간에서 상기 제2 커패시터의 상기 제1 전극에 상기 데이터 전압을 인가하는 것을 특징으로 하는 픽셀 회로.
  8. 제 6 항에 있어서, 상기 제1 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 에미션 신호는 상기 제1 초기화 구간에서 비활성화 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  9. 제 6 항에 있어서, 상기 기입 게이트 신호 및 상기 에미션 신호는 상기 제2 초기화 구간에서 비활성화 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  10. 제 1 항에 있어서,
    제2 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극을 그라운드(ground)에 연결시키는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 픽셀 회로.
  11. 제 10 항에 있어서, 상기 제6 트랜지스터는 상기 제2 초기화 게이트 신호를 수신하는 제어 전극, 상기 그라운드에 연결되는 제1 전극, 및 상기 제2 커패시터의 상기 제1 전극에 연결되는 제2 전극을 포함하는 것을 특징으로 하는 픽셀 회로.
  12. 제 10 항에 있어서, 상기 기입 게이트 신호, 상기 제1 초기화 게이트 신호, 상기 제2 초기화 게이트 신호, 상기 보상 게이트 신호, 및 상기 에미션 신호는 상기 제1 커패시터, 상기 제2 커패시터, 및 상기 발광 소자가 초기화되는 초기화 구간에서 활성화 레벨을 갖는 것을 특징으로 하는 픽셀 회로.
  13. 제 1 항에 있어서,
    제2 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극에 상기 초기화 전압을 인가하는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 픽셀 회로.
  14. 제 13 항에 있어서, 상기 제6 트랜지스터는 상기 제2 초기화 게이트 신호를 수신하는 제어 전극, 상기 초기화 전압을 수신하는 제1 전극, 및 상기 제2 커패시터의 상기 제1 전극에 연결되는 제2 전극을 포함하는 것을 특징으로 하는 픽셀 회로.
  15. 제 1 항에 있어서,
    상기 제1 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극을 그라운드(ground)에 연결시키는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 픽셀 회로.
  16. 제 1 항에 있어서,
    상기 제1 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극에 상기 초기화 전압을 인가하는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 픽셀 회로.
  17. 픽셀 회로를 포함하는 표시 패널;
    상기 픽셀에 데이터 전압을 인가하는 데이터 드라이버;
    상기 픽셀에 기입 게이트 신호, 보상 게이트 신호, 및 제1 초기화 게이트 신호를 인가하는 게이트 드라이버;
    상기 픽셀에 에미션 신호를 인가하는 에미션 드라이버; 및
    상기 데이터 드라이버, 상기 게이트 드라이버, 및 상기 에미션 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
    상기 픽셀 회로는
    발광 소자;
    상기 발광 소자에 구동 전류를 인가하는 제1 트랜지스터;
    상기 기입 게이트 신호에 응답하여 상기 데이터 전압을 기입하는 제2 트랜지스터;
    상기 제1 트랜지스터의 제어 전극에 연결되는 제1 커패시터;
    상기 제2 트랜지스터에 연결되는 제1 전극 및 상기 제1 트랜지스터의 상기 제어 전극에 연결되는 제2 전극을 포함하는 제2 커패시터;
    상기 보상 게이트 신호에 응답하여 상기 제1 트랜지스터를 다이오드-연결시키는 제3 트랜지스터;
    상기 제1 초기화 게이트 신호에 응답하여 초기화 전압을 상기 제1 트랜지스터의 상기 제어 전극에 인가하는 제4 트랜지스터;
    상기 에미션 신호에 응답하여 상기 구동 전류를 상기 발광 소자에 전달하는 제5 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서, 상기 제1 트랜지스터는 제1 노드에 연결된 상기 제어 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하고,
    상기 제1 커패시터는 상기 제1 전원 전압을 수신하는 제1 전극 및 상기 제1 노드에 연결된 제2 전극을 포함하며,
    상기 제2 트랜지스터는 상기 기입 게이트 신호를 수신하는 제어 전극, 상기 데이터 전압을 수신하는 데이터 라인에 연결되는 제1 전극, 및 상기 제2 커패시터의 상기 제1 전극에 연결되는 제2 전극을 포함하고,
    상기 제2 커패시터는 상기 제2 트랜지스터의 상기 제2 전극에 연결되는 상기 제1 전극 및 상기 제1 노드에 연결되는 상기 제2 전극을 포함하며,
    상기 제3 트랜지스터는 상기 보상 게이트 신호를 수신하는 제어 전극, 상기 제2 노드에 연결되는 제1 전극, 및 상기 제1 노드에 연결되는 제2 전극을 포함하고,
    상기 제4 트랜지스터는 상기 제1 초기화 게이트 신호를 수신하는 제어 전극, 상기 초기화 전압을 수신하는 제1 전극, 및 상기 제1 노드에 연결되는 제2 전극을 포함하며,
    상기 제5 트랜지스터는 상기 에미션 신호를 수신하는 제어 전극, 상기 제2 노드에 연결되는 제1 전극, 및 상기 발광 소자의 제1 전극에 연결되는 제2 전극을 포함하고,
    상기 발광 소자는 상기 제5 트랜지스터의 상기 제2 전극에 연결되는 상기 제1 전극 및 제2 전원 전압을 수신하는 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.
  19. 제 17 항에 있어서, 상기 제1 내지 제5 트랜지스터들은 피모스 트랜지스터들인 것을 특징으로 하는 표시 장치.
  20. 제 17 항에 있어서, 상기 픽셀 회로는
    제2 초기화 게이트 신호에 응답하여 상기 제2 커패시터의 상기 제1 전극을 그라운드(ground)에 연결시키는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020220180809A 2022-12-21 2022-12-21 픽셀 회로 및 이를 포함하는 표시 장치 KR20240099544A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/503,186 US20240212584A1 (en) 2022-12-21 2023-11-07 Pixel circuit and display device including the same
CN202311751036.9A CN118230668A (zh) 2022-12-21 2023-12-18 像素电路和包括该像素电路的显示装置

Publications (1)

Publication Number Publication Date
KR20240099544A true KR20240099544A (ko) 2024-07-01

Family

ID=

Similar Documents

Publication Publication Date Title
KR102555125B1 (ko) 표시 장치
KR102575662B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
KR102508450B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102372054B1 (ko) 표시 장치 및 화소
KR102460558B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR20170078891A (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102518914B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR20230053025A (ko) 화소 및 이를 포함하는 표시 장치
KR20240099544A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
US20240212584A1 (en) Pixel circuit and display device including the same
KR20240018723A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20240021343A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
CN219418466U (zh) 像素和显示装置
KR20160074761A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US11961455B2 (en) Pixel circuit and display device having the same
KR20240029669A (ko) 표시 장치
US20230360592A1 (en) Display device and method of driving the same
KR20230116991A (ko) 화소 회로
US20240177648A1 (en) Power voltage generator, driver ic, and display device
KR20240080264A (ko) 픽셀 및 이를 포함하는 표시 장치
KR20240003014A (ko) 표시 장치 및 이의 구동 방법
KR20240008446A (ko) 표시 장치 및 표시 장치의 구동 방법