KR20240003014A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20240003014A
KR20240003014A KR1020220079657A KR20220079657A KR20240003014A KR 20240003014 A KR20240003014 A KR 20240003014A KR 1020220079657 A KR1020220079657 A KR 1020220079657A KR 20220079657 A KR20220079657 A KR 20220079657A KR 20240003014 A KR20240003014 A KR 20240003014A
Authority
KR
South Korea
Prior art keywords
pixels
signal
sensing
node
data
Prior art date
Application number
KR1020220079657A
Other languages
English (en)
Inventor
김종희
김보경
이탁영
정보용
최병석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220079657A priority Critical patent/KR20240003014A/ko
Priority to US18/132,377 priority patent/US20240005879A1/en
Publication of KR20240003014A publication Critical patent/KR20240003014A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 픽셀들을 포함하는 표시 패널, 픽셀들에 게이트 신호들을 인가하는 게이트 드라이버, 픽셀들에 데이터 전압들을 인가하고, 픽셀들 중 선택된 픽셀들을 센싱하며, 일 프레임에서 선택된 픽셀들이 센싱된 후 선택된 픽셀들에 데이터 전압들을 인가하는 데이터 드라이버, 및 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함할 수 있다. 이에 따라, 표시 장치는 일 프레임에서 데이터 전압들의 인가 횟수를 감소시킬 수 있다. 그리고, 표시 장치는 별도의 센싱 회로 없는 게이트 드라이버를 포함할 수 있다. 이에 따라, 표시 장치는 데드 스페이스(dead space)를 줄이고, 비용을 감소시킬 수 있다. 또한, 표시 장치는 일 프레임에서 센싱되는 픽셀들의 발광 시간을 늘릴 수 있다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD OF OPERATING THE SAME}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것이다. 보다 상세하게는, 픽셀들을 센싱하는 표시 장치 및 이의 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 표시 패널, 게이트 드라이버, 데이터 드라이버, 및 타이밍 컨트롤러를 포함한다. 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 및 복수의 게이트 라인들 및 복수의 데이터 라인들에 전기적으로 연결된 복수의 픽셀들을 포함한다. 게이트 드라이버는 게이트 라인들에 게이트 신호들을 제공하고, 데이터 드라이버는 데이터 라인들에 데이터 전압들을 제공하며, 타이밍 컨트롤러는 게이트 드라이버 및 데이터 드라이버를 제어한다.
표시 장치는 공정 편차 등의 이유로 화소마다 구동 트랜지스터의 문턱 전압 및 이동도, 및 발광 소자의 캐패시턴스 등과 같은 특성 차이가 발생할 수 있다. 따라서, 표시 품질을 높이기 위해 화소에 인가되는 데이터 전압의 보상(즉, 입력 영상 데이터의 보상)이 수행된다.
본 발명의 일 목적은 일 프레임에서 센싱되는 픽셀들에 대하여 센싱 동작을 수행한 후 센싱되는 픽셀들에 대하여 최초 데이터 기입 동작을 수행하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 표시 장치를 구동하는 표시 장치 구동 방법을 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 픽셀들을 포함하는 표시 패널, 상기 픽셀들에 게이트 신호들을 인가하는 게이트 드라이버, 상기 픽셀들에 데이터 전압들을 인가하고, 상기 픽셀들 중 선택된 픽셀들을 센싱하며, 일 프레임에서 상기 선택된 픽셀들이 센싱된 후 상기 선택된 픽셀들에 데이터 전압들을 인가하는 데이터 드라이버, 및 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함할 수 있다.
일 실시예에 있어서, 상기 데이터 드라이버는 상기 일 프레임에서 상기 선택된 픽셀들이 센싱되기 전 상기 선택된 픽셀들에 상기 데이터 전압들을 인가하지 않을 수 있다.
일 실시예에 있어서, 상기 데이터 드라이버는 일 프레임의 제1 구간에서, 상기 픽셀들에 데이터 전압들을 인가하고, 상기 선택된 픽셀들을 센싱하며, 상기 선택된 픽셀들이 센싱된 후 상기 선택된 픽셀들에 상기 데이터 전압들을 인가하며, 상기 제1 구간 이후의 상기 일 프레임의 제2 구간에서, 상기 픽셀들에 상기 데이터 전압들을 인가하지 않을 수 있다.
일 실시예에 있어서, 상기 데이터 드라이버는 상기 선택된 픽셀들에 기준 전압을 인가하여 상기 선택된 픽셀들에 센싱 전류들을 생성시키고, 상기 센싱 전류들을 수신하여 상기 선택된 픽셀들을 센싱할 수 있다.
일 실시예에 있어서, 상기 게이트 신호들은 스캔 신호 및 센싱 신호를 포함하고, 상기 픽셀들 각각은 제1 노드에 연결된 제어 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 구동 트랜지스터, 상기 스캔 신호를 수신하는 제어 전극, 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 상기 센싱 신호를 수신하는 제어 전극, 상기 제2 노드에 연결된 제1 전극, 및 센싱 라인에 연결된 제2 전극을 포함하는 제2 트랜지스터, 상기 제1 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 스토리지 커패시터, 및 상기 제2 노드에 연결된 제1 전극 및 제2 전원 전압을 수신하는 제2 전극을 포함하는 발광 소자를 포함할 수 있다.
일 실시예에 있어서, 상기 선택된 픽셀들이 센싱되는 센싱 구간에서 상기 스캔 신호 및 상기 센싱 신호는 게이트-온 레벨을 갖고, 상기 데이터 라인에 상기 기준 전압이 인가되며, 상기 선택된 픽셀들에 상기 데이터 전압들이 인가되는 센싱 픽셀 데이터 기입 구간에서 상기 스캔 신호 및 상기 센싱 신호는 상기 게이트-온 레벨을 갖고, 상기 데이터 라인에 상기 데이터 전압들이 인가될 수 있다.
일 실시예에 있어서, 상기 게이트 신호들은 스캔 신호 및 센싱 신호를 포함하고, 상기 게이트 드라이버는 복수의 스테이지들을 포함하며, 상기 스테이지들 각각은 이전 캐리 신호에 응답하여 캐리 클럭 신호를 캐리 신호로 출력하고, 상기 이전 캐리 신호에 응답하여 스캔 클럭 신호를 상기 스캔 신호로 출력하며, 상기 이전 캐리 신호에 응답하여 센싱 클럭 신호를 상기 센싱 신호로 출력할 수 있다.
일 실시예에 있어서, 상기 스테이지들 중 N번째 스테이지는 상기 선택된 픽셀들에 인가되는 상기 스캔 신호 및 상기 센싱 신호를 생성하고, 상기 선택된 픽셀들이 센싱되는 센싱 구간에서, 상기 N번째 스테이지에 인가되는 상기 스캔 클럭 신호 및 상기 N번째 스테이지에 인가되는 상기 센싱 클럭 신호는 게이트-온 레벨을 갖고, 상기 N번째 스테이지에 인가되는 상기 캐리 클럭 신호는 게이트-오프 레벨을 가지며, 상기 선택된 픽셀들에 상기 데이터 전압들이 인가되는 센싱 픽셀 데이터 기입 구간에서, 상기 N번째 스테이지에 인가되는 상기 스캔 클럭 신호, 상기 N번째 스테이지에 인가되는 상기 센싱 클럭 신호, 및 상기 N번째 스테이지에 인가되는 상기 캐리 클럭 신호는 게이트-온 레벨을 가질 수 있다(N은 양의 정수).
일 실시예에 있어서, 상기 스테이지들 각각은 상기 이전 캐리 신호에 응답하여 제3 노드의 전압을 제어하는 제1 입력부, 제1 다음 캐리 신호에 응답하여 상기 제3 노드의 상기 전압을 제어하는 제2 입력부, 상기 제3 노드의 상기 전압에 응답하여 상기 캐리 클럭 신호를 상기 캐리 신호로 출력하는 제1 출력부, 상기 제3 노드의 상기 전압에 응답하여 상기 스캔 클럭 신호를 상기 스캔 신호로 출력하는 제2 출력부, 및 상기 제3 노드의 상기 전압에 응답하여 상기 센싱 클럭 신호를 상기 센싱 신호로 출력하는 제3 출력부를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 픽셀들을 포함하는 표시 패널, 상기 픽셀들에 게이트 신호들을 인가하는 게이트 드라이버, 상기 픽셀들에 데이터 전압들을 인가하고, 상기 픽셀들이 포함된 픽셀 라인들 중 선택된 픽셀 라인의 상기 픽셀들을 센싱하며, 일 프레임에서 상기 선택된 픽셀 라인의 상기 픽셀들이 센싱된 후 상기 선택된 픽셀 라인의 상기 픽셀들에 데이터 전압들을 인가하는 데이터 드라이버, 및 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함할 수 있다.
일 실시예에 있어서, 상기 데이터 드라이버는 상기 일 프레임에서 상기 선택된 픽셀 라인의 상기 픽셀들이 센싱되기 전 상기 선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들을 인가하지 않을 수 있다.
일 실시예에 있어서, 상기 데이터 드라이버는 일 프레임의 제1 구간에서, 상기 픽셀들에 데이터 전압들을 인가하고, 상기 선택된 픽셀 라인의 상기 픽셀들을 센싱하며, 상기 선택된 픽셀 라인의 상기 픽셀들이 센싱된 후 상기 선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들을 인가하며, 상기 제1 구간 이후의 상기 일 프레임의 제2 구간에서, 상기 픽셀들에 상기 데이터 전압들을 인가하지 않을 수 있다.
일 실시예에 있어서, 상기 데이터 드라이버는 상기 선택된 픽셀 라인의 상기 픽셀들에 기준 전압을 인가하여 상기 선택된 픽셀 라인의 상기 픽셀들에 센싱 전류들을 생성시키고, 상기 센싱 전류들을 수신하여 상기 선택된 픽셀 라인의 상기 픽셀들을 센싱할 수 있다.
일 실시예에 있어서, 상기 게이트 신호들은 스캔 신호 및 센싱 신호를 포함하고, 상기 픽셀들 각각은 제1 노드에 연결된 제어 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 구동 트랜지스터, 상기 스캔 신호를 수신하는 제어 전극, 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 상기 센싱 신호를 수신하는 제어 전극, 상기 제2 노드에 연결된 제1 전극, 및 센싱 라인에 연결된 제2 전극을 포함하는 제2 트랜지스터, 상기 제1 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 스토리지 커패시터, 및 상기 제2 노드에 연결된 제1 전극 및 제2 전원 전압을 수신하는 제2 전극을 포함하는 발광 소자를 포함할 수 있다.
일 실시예에 있어서, 상기 선택된 픽셀 라인의 상기 픽셀들이 센싱되는 센싱 구간에서 상기 스캔 신호 및 상기 센싱 신호는 게이트-온 레벨을 갖고, 상기 데이터 라인에 상기 기준 전압이 인가되며, 상기 선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들이 인가되는 센싱 픽셀 데이터 기입 구간에서 상기 스캔 신호 및 상기 센싱 신호는 상기 게이트-온 레벨을 갖고, 상기 데이터 라인에 상기 데이터 전압들이 인가될 수 있다.
일 실시예에 있어서, 상기 게이트 신호들은 스캔 신호 및 센싱 신호를 포함하고, 상기 게이트 드라이버는 복수의 스테이지들을 포함하며, 상기 스테이지들 각각은 이전 캐리 신호에 응답하여 캐리 클럭 신호를 캐리 신호로 출력하고, 상기 이전 캐리 신호에 응답하여 스캔 클럭 신호를 상기 스캔 신호로 출력하며, 상기 이전 캐리 신호에 응답하여 센싱 클럭 신호를 상기 센싱 신호로 출력할 수 있다.
일 실시예에 있어서, 상기 스테이지들 중 N번째 스테이지는 상기 선택된 픽셀 라인에 포함된 상기 픽셀들에 인가되는 상기 스캔 신호 및 상기 센싱 신호를 생성하고, 상기 선택된 픽셀 라인에 포함된 상기 픽셀들이 센싱되는 센싱 구간에서, 상기 N번째 스테이지에 인가되는 상기 스캔 클럭 신호 및 상기 N번째 스테이지에 인가되는 상기 센싱 클럭 신호는 게이트-온 레벨을 갖고, 상기 N번째 스테이지에 인가되는 상기 캐리 클럭 신호는 게이트-오프 레벨을 가지며, 상기 선택된 픽셀 라인에 포함된 상기 픽셀들에 상기 데이터 전압들이 인가되는 센싱 픽셀 데이터 기입 구간에서, 상기 N번째 스테이지에 인가되는 상기 스캔 클럭 신호, 상기 N번째 스테이지에 인가되는 상기 센싱 클럭 신호, 및 상기 N번째 스테이지에 인가되는 상기 캐리 클럭 신호는 게이트-온 레벨을 가질 수 있다(N은 양의 정수).
일 실시예에 있어서, 상기 스테이지들 각각은 상기 이전 캐리 신호에 응답하여 제3 노드의 전압을 제어하는 제1 입력부, 제1 다음 캐리 신호에 응답하여 상기 제3 노드의 상기 전압을 제어하는 제2 입력부, 상기 제3 노드의 상기 전압에 응답하여 상기 캐리 클럭 신호를 상기 캐리 신호로 출력하는 제1 출력부, 상기 제3 노드의 상기 전압에 응답하여 상기 스캔 클럭 신호를 상기 스캔 신호로 출력하는 제2 출력부, 및 상기 제3 노드의 상기 전압에 응답하여 상기 센싱 클럭 신호를 상기 센싱 신호로 출력하는 제3 출력부를 포함할 수 있다.
본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 픽셀들을 포함하는 픽셀 라인들 중 적어도 하나의 픽셀 라인을 선택하는 단계, 상기 픽셀 라인들의 기 설정된 순서에 따라 순차적으로 상기 픽셀 라인들의 상기 픽셀들에 데이터 전압들을 기입하는 단계, 선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들을 기입할 차례에 상기 선택된 픽셀 라인의 상기 픽셀들을 센싱하는 단계, 상기 선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들을 기입하는 단계, 및 다시 상기 픽셀 라인들의 상기 순서에 따라 순차적으로 상기 픽셀 라인들의 상기 픽셀들에 상기 데이터 전압들을 기입하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 일 프레임에서 상기 선택된 픽셀 라인의 픽셀들이 센싱되기 전 상기 선택된 픽셀 라인의 픽셀들에 상기 데이터 전압들이 인가되지 않을 수 있다.
본 발명의 실시예들에 따른 표시 장치는 픽셀들 중 선택된 픽셀들을 센싱하고, 일 프레임에서 선택된 픽셀들이 센싱된 후 선택된 픽셀들에 데이터 전압들을 인가함으로써, 일 프레임에서 데이터 전압들의 인가 횟수를 감소시킬 수 있다.
본 발명의 실시예들에 따른 표시 장치는 픽셀들이 포함된 픽셀 라인들 중 선택된 픽셀 라인의 픽셀들을 센싱하며, 일 프레임에서 선택된 픽셀 라인의 픽셀들이 센싱된 후 선택된 픽셀 라인의 픽셀들에 데이터 전압들을 인가함으로써, 별도의 센싱 회로 없는 게이트 드라이버를 포함할 수 있다. 이에 따라, 데드 스페이스(dead space)를 줄이고, 비용을 감소시킬 수 있다.
본 발명의 실시예들에 따른 표시 장치는 일 프레임에서 복수의 픽셀 라인들을 센싱할 수 있다.
본 발명의 실시예들에 따른 표시 장치의 구동 방법은 픽셀들을 포함하는 픽셀 라인들 중 적어도 하나의 픽셀 라인을 선택하고, 픽셀 라인들의 기 설정된 순서에 따라 순차적으로 픽셀 라인들의 픽셀들에 데이터 전압들을 기입하며, 선택된 픽셀 라인의 픽셀들에 데이터 전압들을 기입할 차례에 선택된 픽셀 라인의 픽셀들을 센싱하고, 선택된 픽셀 라인의 픽셀들에 데이터 전압들을 기입하며, 다시 픽셀 라인들의 순서에 따라 순차적으로 픽셀 라인들의 픽셀들에 데이터 전압들을 기입함으로써, 일 프레임에서 센싱되는 픽셀들의 발광 시간을 늘릴 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치의 픽셀의 일 예를 나타내는 회로도이다.
도 3은 도 1의 표시 장치가 선택되지 않은 픽셀들을 구동하는 일 예를 나타내는 타이밍도이다.
도 4는 도 1의 표시 장치가 선택된 픽셀들을 구동하는 일 예를 나타내는 타이밍도이다.
도 5는 도 1의 표시 장치의 스캔 신호들의 일 예를 나타내는 도면이다.
도 6은 도 1의 표시 장치의 게이트 드라이버의 일 예를 나타내는 도면이다.
도 7은 도 1의 표시 장치의 스테이지의 일 예를 나타내는 도면이다.
도 8은 도 1의 표시 장치의 스테이지가 동작하는 일 예를 나타내는 타이밍도이다.
도 9는 도 1의 표시 장치가 복수의 픽셀 라인들을 센싱하는 일 예를 나타내는 타이밍도이다.
도 10은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 12는 도 11의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치(1000)를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 타이밍 컨트롤러(200), 게이트 드라이버(300), 및 데이터 드라이버(400)를 포함할 수 있다. 일 실시예에서, 타이밍 컨트롤러(200) 및 데이터 드라이버(400)는 하나의 칩에 집적될 수 있다.
표시 패널(100)은 영상을 표시하는 표시부(AA) 및 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함할 수 있다. 일 실시예에서, 게이트 드라이버(300)는 주변부(PA)에 실장될 수 있다.
표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL), 복수의 센싱 라인들(SL), 및 게이트 라인들(GL), 데이터 라인들(DL), 및 센싱 라인들(SL)에 전기적으로 연결된 복수의 픽셀들(P)을 포함할 수 있다. 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
타이밍 컨트롤러(200)는 호스트 프로세서(예를 들어, 그래픽 프로세싱 유닛(graphic processing unit; GPU) 등)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 일 실시예에서, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호 및 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
타이밍 컨트롤러(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 및 데이터 신호(DATA)를 생성할 수 있다.
타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 게이트 드라이버(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 드라이버(300)로 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
타이밍 컨트롤러(200)는 입력 제어 신호(CONT)에 기초하여 데이터 드라이버(400)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 드라이버(400)로 출력할 수 있다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
타이밍 컨트롤러(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신하여 데이터 신호(DATA)를 생성할 수 있다. 타이밍 컨트롤러(200)는 데이터 신호(DATA)를 데이터 드라이버(400)로 출력할 수 있다.
게이트 드라이버(300)는 타이밍 컨트롤러(200)로부터 입력 받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 예를 들어, 게이트 신호들은 스캔 신호(도 2의 SC) 및 센싱 신호(도 2의 SS)를 포함할 수 있다. 게이트 드라이버(300)는 게이트 신호들을 게이트 라인들(GL)로 출력할 수 있다. 예를 들어, 게이트 드라이버(300)는 게이트 신호들을 게이트 라인들(GL)에 순차적으로 출력할 수 있다.
데이터 드라이버(400)는 타이밍 컨트롤러(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력 받을 수 있다. 데이터 드라이버(400)는 데이터 신호(DATA)를 아날로그 형태의 전압으로 변환한 데이터 전압들을 생성할 수 있다. 데이터 드라이버(400)는 데이터 전압들을 데이터 라인(DL)으로 출력할 수 있다.
데이터 드라이버(400)는 픽셀들(P)을 센싱(예를 들어, 픽셀들(P) 각각의 구동 트랜지스터(도 2의 DT)의 문턱 전압, 이동도 특성 등을 센싱)하여 센싱 데이터(SD)를 생성할 수 있다. 데이터 드라이버(400)는 센싱 데이터(SD)를 타이밍 컨트롤러(200)에 출력할 수 있다. 타이밍 컨트롤러(200)는 센싱 데이터(SD)를 기초로 입력 영상 데이터(IMG)를 보상할 수 있다.
도 2는 도 1의 표시 장치(1000)의 픽셀(P)의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 픽셀들(P) 각각은 제1 노드(N1)에 연결된 제어 전극, 제1 전원 전압(ELVDD)(예를 들어, 고 전원 전압)을 수신하는 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함하는 구동 트랜지스터(DT), 스캔 신호(SC)를 수신하는 제어 전극, 데이터 라인(DL)에 연결된 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함하는 제1 트랜지스터(T1), 센싱 신호(SS)를 수신하는 제어 전극, 제2 노드(N2)에 연결된 제1 전극, 및 센싱 라인(SL)에 연결된 제2 전극을 포함하는 제2 트랜지스터(T2), 제1 노드(N1)에 연결된 제1 전극 및 제2 노드(N2)에 연결된 제2 전극을 포함하는 스토리지 커패시터(CST), 및 제2 노드(N2)에 연결된 제1 전극 및 제2 전원 전압(ELVSS)(예를 들어, 저 전원 전압)을 수신하는 제2 전극을 포함하는 발광 소자(EE)를 포함할 수 있다.
도 2에 나타난 바와 같이, 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 n-타입 트랜지스터일 수 있다. 다만, 본 발명의 실시예들에 따른 픽셀들(P)은 이에 한정되지 않는다. 예를 들어, 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 p-타입 트랜지스터일 수 있다.
도 3은 도 1의 표시 장치(1000)가 선택되지 않은 픽셀들을 구동하는 일 예를 나타내는 타이밍도이다. 도 4는 도 1의 표시 장치(1000)가 선택된 픽셀들을 구동하는 일 예를 나타내는 타이밍도이다. 도 3 및 도 4는 게이트-온 레벨을 하이 전압 레벨로 나타내고, 게이트-오프 레벨을 로우 전압 레벨로 나타낸다.
도 1 내지 도 4를 참조하면, 표시 장치(1000)는 픽셀들(P) 중 일부를 선택할 수 있다. 표시 장치(1000)는 선택되지 않은 픽셀들에 데이터 기입 동작을 수행할 수 있다. 표시 장치(1000)는 선택된 픽셀들에 센싱 동작 및 데이터 기입 동작을 수행할 수 있다.
예를 들어, 도 2 및 도 3을 참조하면, 선택되지 않은 픽셀들에 데이터 전압들(VDATA)이 인가되는 데이터 기입 구간(WP)에서, 스캔 신호(SC) 및 센싱 신호(SS)가 게이트-온 레벨을 갖고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴 온될 수 있다. 제1 트랜지스터(T1)가 턴 온되면, 데이터 라인(DL)을 통하여 데이터 전압(VDATA)이 스토리지 커패시터(CST)에 기입(즉, 데이터 기입 동작)될 수 있다. 제2 트랜지스터(T2)가 턴 온되면, 초기화 전압이 제2 노드(N2)에 인가되고, 발광 소자(EE)의 제1 전극이 초기화될 수 있다.
예를 들어, 발광 구간(EP)에서, 스캔 신호(SC) 및 센싱 신호(SS)가 게이트-오프 레벨을 갖고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴 오프될 수 있다. 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴 오프되면, 구동 트랜지스터(DT)는 제1 노드(N1)의 전압에 상응하는(즉, 데이터 전압(VDATA)에 상응하는) 구동 전류를 생성하고, 구동 전류로 인하여 발광 소자(EE)가 발광할 수 있다.
데이터 드라이버(500)는 선택된 픽셀들에 기준 전압(VREF)을 인가하여 선택된 픽셀들에 센싱 전류들을 생성시키고, 센싱 전류들을 수신하여 선택된 픽셀들을 센싱할 수 있다.
선택된 픽셀들이 센싱되는 센싱 구간(SP)에서 스캔 신호(SC) 및 센싱 신호(SS)는 게이트-온 레벨을 갖고, 데이터 라인(DL)에 기준 전압(VREF)이 인가되며, 선택된 픽셀들에 데이터 전압들(VDATA)이 인가되는 센싱 픽셀 데이터 기입 구간(SWP)에서 스캔 신호(SC) 및 센싱 신호(SS)는 게이트-온 레벨을 갖고, 데이터 라인(DL)에 데이터 전압들(VDATA)이 인가될 수 있다. 발광 구간(EP)은 선택된 픽셀들과 선택되지 않은 픽셀들이 동일하게 동작할 수 있다.
예를 들어, 도 2 및 도 4를 참조하면, 제1 센싱 구간(SP1)에서, 스캔 신호(SC) 및 센싱 신호(SS)가 게이트-온 레벨을 갖고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴 온되며, 제2 노드(N2)에 초기화 전압이 인가될 수 있다. 제1 트랜지스터(T1)가 턴 온되면, 데이터 라인(DL)을 통하여 기준 전압(VREF)이 제1 노드(N1)에 인가될수 있다. 제2 트랜지스터(T2)가 턴 온되면, 초기화 전압이 제2 노드(N2)에 인가되고, 발광 소자(EE)의 제1 전극(즉, 애노드 전극)이 초기화될 수 있다.
예를 들어, 제2 센싱 구간(SP2)에서, 스캔 신호(SC) 및 센싱 신호(SS)가 게이트-온 레벨을 갖고, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 턴 온되며, 제2 노드(N2)에 초기화 전압이 인가되지 않을 수 있다. 구동 트랜지스터(DT)는 제1 노드(N1)의 전압에 상응하는(즉, 기준 전압(VREF)에 상응하는) 센싱 전류를 생성하고, 데이터 드라이버(500)는 센싱 라인(SL)을 통하여 센싱 전류를 수신할수 있다(즉, 센싱 동작). 데이터 드라이버(500)는 센싱 전류를 기초로 센싱 데이터(도 1의 SD)를 생성할 수 있다.
도 5는 도 1의 표시 장치(1000)의 스캔 신호들(SC[1], SC[2], ..., SC[1024])의 일 예를 나타내는 도면이다. 도 5는 표시 패널(100)이 1024개의 픽셀 라인들을 포함하는 것을 나타냈다.
도 1 및 도 5를 참조하면, 하나의 픽셀 라인은 하나의 게이트 라인(GL)에 연결될 수 있다. 예를 들어, 픽셀 라인은 픽셀 행일 수 있다. 게이트 드라이버(300)는 픽셀 라인들의 순서에 따라 순차적으로 픽셀 라인들에 스캔 신호들(SC[1], SC[2], ..., SC[1024])을 출력할 수 있다. 스캔 신호들(SC[1], SC[2], ..., SC[1024])에 응답하여 픽셀 라인들의 기 설정된 순서에 따라 순차적으로 데이터 전압들(VDATA)이 픽셀 라인들의 픽셀들(P)에 기입(즉, 도 2의 스토리지 커패시터(CST)에 기입)될 수 있다.
데이터 드라이버(400)는 픽셀들(P) 중 선택된 픽셀들을 센싱하며, 일 프레임(FR1, FR2)에서, 선택된 픽셀들이 센싱된 후 선택된 픽셀들에 데이터 전압들(VDATA)을 인가할 수 있다. 선택된 픽셀들은 픽셀 라인들 중 선택된 픽셀 라인의 픽셀들(P)일 수 있다.
일 프레임(FR1, FR2)에서, 선택된 픽셀들이 센싱되기 전 선택된 픽셀들에 데이터 전압들(VDATA)을 인가하지 않을 수 있다. 즉, 일 프레임(FR1, FR2)에서, 선택된 픽셀들에 대하여 센싱 동작이 수행된 후 선택된 픽셀들에 대하여 최초 데이터 기입 동작(즉, 일 프레임(FR1, FR2)에서 최초로 수행된 데이터 기입 동작)이 수행될 수 있다.
일 프레임(FR1, FR2)의 제1 구간(P1)에서, 픽셀들(P)에 데이터 전압들(VDATA)을 인가하고, 선택된 픽셀들을 센싱하며, 선택된 픽셀들이 센싱된 후 선택된 픽셀들에 데이터 전압들(VDATA)을 인가할 수 있다.
예를 들어, 제1 프레임(FR1)의 제1 구간(P1)에서, 표시 장치(1000)가 N번째 픽셀 라인을 선택(즉, N번째 픽셀 라인의 픽셀들(P)을 선택)하였다고 가정한다. N번째 픽셀 라인에 인가되는 스캔 신호(SC[N])는 도 4와 동일한 파형을 가질 수 있다. 따라서, 데이터 드라이브(400)는 N번째 픽셀 라인의 픽셀들(P)을 센싱하고, N번째 픽셀 라인의 픽셀들(P)에 데이터 전압들(VDATA)을 인가할 수 있다.
제1 구간(P1) 이후의 일 프레임(FR1, FR2)의 제2 구간(P2)에서, 픽셀들(P)에 데이터 전압들(VDATA)을 인가하지 않을 수 있다. 예를 들어, 제2 구간(P2)은 모든 픽셀들(P)에 데이터 전압들(VDATA)을 인가한 후 다음 프레임까지 남은 구간일 수 있다.
이와 달리, 표시 장치가 제1 구간(P1)에서 선택된 픽셀들에 대한 데이터 기입 동작(즉, 최초 데이터 기입 동작)을 수행하고, 제2 구간(P2)에서 선택된 픽셀들에 대한 센싱 동작을 수행하는 경우, 표시 장치는 제2 구간(P2)에서 센싱 동작 후 선택된 픽셀들에 대한 데이터 기입 동작을 다시 수행(즉, 데이터 재기입 동작)할 필요가 있을 수 있다. 데이터 기입 동작을 다시 수행하는 경우, 스토리지 커패시터(도 2의 CST)에 데이터 전압들(VDATA)이 충전되는 시간이 다시 소요되므로, 선택된 픽셀들의 발광 시간이 감소될 수 있다.
하지만, 표시 장치(1000)가 제1 구간(P1)에서 센싱 동작을 수행하고, 센싱 동작을 수행한 후 데이터 기입 동작을 수행함으로써, 표시 장치(1000)는 일 프레임(FR1, FR2)에서 데이터 전압들(VDATA)의 인가 횟수를 감소시키고, 선택된 픽셀들의 발광 시간을 늘릴 수 있다.
도 6은 도 1의 표시 장치(1000)의 게이트 드라이버(300)의 일 예를 나타내는 도면이다.
도 6을 참조하면, 게이트 드라이버(300)는 복수의 스테이지들(STAGE[1], STAGE[2], ..., STAGE[N], ...)을 포함할 수 있다. 게이트 신호들은 스캔 신호(SC[1], SC[2], ..., SC[N], ...) 및 센싱 신호(SS[1], SS[2], ..., SS[N], ...)를 포함할 수 있다. 여기서, N은 임의의 양의 정수이다.
스테이지들(STAGE[1], STAGE[2], .., STAGE[N], ...) 각각은 이전 캐리 신호(예를 들어, N번째 스테이지(STAGE[N])를 기준으로 CR[N-4])에 응답하여 캐리 클럭 신호를(CR_CK[1], CR_CK[2], ..., CR_CK[N], ...) 캐리 신호(CR[1], CR[2], ..., CR[N], ...)로 출력하고, 이전 캐리 신호(예를 들어, N번째 스테이지(STAGE[N])를 기준으로 CR[N-4])에 응답하여 스캔 클럭 신호를(SC_CK[1], SC_CK[2], ..., SC_CK[N], ...) 스캔 신호(SC[1], SC[2], ..., SC[N], ...)로 출력하며, 이전 캐리 신호(예를 들어, N번째 스테이지(STAGE[N])를 기준으로 CR[N-4])에 응답하여 센싱 클럭 신호를(SS_CK[1], SS_CK[2], ..., SS_CK[N], ...) 센싱 신호(SS[1], SS[2], ..., SS[N], ...)로 출력할 수 있다.
스테이지들(STAGE[1], STAGE[2], ..., STAGE[N], ...)은 스캔 클럭 신호(SC_CK[1], SC_CK[2], ..., SC_CK[N], ...)를 기초로 스캔 신호(SC[1], SC[2], ..., SC[N], ...)를 생성할 수 있다. 예를 들어, 1번째 스테이지(STAGE[1])는 1번째 스캔 클럭 신호(SC_CK[1])를 기초로 1번째 스캔 신호(SC[1])를 생성할 수 있다. 예를 들어, N번째 스테이지(STAGE[N])는 N번째 스캔 클럭 신호(SC_CK[N])를 기초로 N번째 스캔 신호(SC[N])를 생성할 수 있다.
스테이지들(STAGE[1], STAGE[2], ..., STAGE[N], ...)은 센싱 클럭 신호(SS_CK[1], SS_CK[2], ..., SS_CK[N], ...)를 기초로 센싱 신호 (SS[1], SS[2], ..., SS[N], ...)을 생성할 수 있다. 예를 들어, 1번째 스테이지(STAGE[1])는 1번째 센싱 클럭 신호(SC_CK[1])를 기초로 1번째 센싱 신호(SS[1])를 생성할 수 있다. 예를 들어, N번째 스테이지(STAGE[N])는 N번째 센싱 클럭 신호(SS_CK[N])를 기초로 N번째 센싱 신호(SS[N])를 생성할 수 있다.
스테이지들(STAGE[1], STAGE[2], ..., STAGE[N], ...)은 캐리 클럭 신호(CR_CK[1], CR_CK[2], ..., CR_CK[N], ...)를 기초로 캐리 신호(CR[1], CR[2], ..., CR[N], ...)를 생성할 수 있다. 예를 들어, 1번째 스테이지(STAGE[1])는 1번째 캐리 클럭 신호(CR_CK[1])를 기초로 1번째 캐리 신호(CR[1])를 생성할 수 있다. 예를 들어, N번째 스테이지(STAGE[N])는 N번째 캐리 클럭 신호(CR_CK[N])를 기초로 N번째 캐리 신호(CR[N])를 생성할 수 있다.
스테이지들(STAGE[1], STAGE[2], ..., STAGE[N], ...)은 스타트 신호(STV), 제1 스캔 제어 신호(S1), 제2 스캔 제어 신호(S2), 제1 저전원 전압(VSS1), 제2 저전원 전압(VSS2), 및 제3 저전원 전압(VSS3)을 기초로 스캔 신호(SC[1], SC[2], ..., SC[N], ...), 센싱 신호(SS[1], SS[2], ..., SS[N], ...), 및 캐리 신호(CR[1], CR[2], ..., CR[N], ...)를 생성할 수 있다.
스테이지들(STAGE[1], STAGE[2], ..., STAGE[N], ...)은 이전 캐리 신호(예를 들어, N번째 스테이지(STAGE[N])를 기준으로 CR[N-4])을 기초로 스캔 신호(SC[1], SC[2], ..., SC[N], ...), 센싱 신호(SS[1], SS[2], ..., SS[N], ...), 및 캐리 신호(CR[1], CR[2], ..., CR[N], ...)를 생성할 수 있다. 1번째 스테이지(STAGE[1])는 이전 캐리 신호대신 스타트 신호(STV)를 기초로 1번째 스캔 신호(SC[1]), 1번째 센싱 신호(SS[1]), 및 1번째 캐리 신호(CR[1])를 생성할 수 있다. 다만, 1번째 스테이지(STAGE[1])를 제외한 이전 캐리 신호를 수신할 수 없는 스테이지들(예를 들어, 2번째 스테이지(STAGE[2]))은 더미 캐리 신호(DCR)를 기초로 스캔 신호(예를 들어, SC[2]), 센싱 신호(예를 들어, SS[2]), 및 캐리 신호(예를 들어, CR[2])를 생성할 수 있다.
도 7은 도 1의 표시 장치(1000)의 스테이지(STAGE[N])의 일 예를 나타내는 도면이다. 도 8은 도 1의 표시 장치(1000)의 스테이지(STAGE[N])가 동작하는 일 예를 나타내는 타이밍도이다. 도 7 및 도 8은 게이트-온 레벨을 하이 전압 레벨로 나타내고, 게이트-오프 레벨을 로우 전압 레벨로 나타낸다. 이하, N번째 픽셀 라인이 선택된 것으로 가정하고(즉, N번째 스테이지(STAGE[N])가 선택된 픽셀들에 스캔 신호(SC[N]) 및 센싱 신호[N])를 인가한다.), N번째 스테이지(STAGE[N])를 기준으로 설명한다.
도 1, 도 7 및 도 8을 참조하면, 스테이지들 중 N번째 스테이지(STAGE[N])는 선택된 픽셀들에 인가되는 스캔 신호(SC[N]) 및 센싱 신호(SS[N])를 생성하고, 선택된 픽셀들이 센싱되는 센싱 구간(SP)에서, N번째 스테이지(STAGE[N])에 인가되는 스캔 클럭 신호(SC_CK[N]) 및 N번째 스테이지(STAGE[N])에 인가되는 센싱 클럭 신호(SS_CK[N])는 게이트-온 레벨을 갖고, N번째 스테이지(STAGE[N])에 인가되는 캐리 클럭 신호(CR_CK[N])는 게이트-오프 레벨을 가질 수 있다. 선택된 픽셀들에 데이터 전압들이 인가되는 센싱 픽셀 데이터 기입 구간(SWP)에서, N번째 스테이지(STAGE[N])에 인가되는 스캔 클럭 신호(SC_CK[N]), N번째 스테이지(STAGE[N])에 인가되는 센싱 클럭 신호(SS_CK[N]), 및 N번째 스테이지(STAGE[N])에 인가되는 캐리 클럭 신호(CR_CK[N])는 게이트-온 레벨을 가질 수 있다.
예를 들어, 스테이지(STAGE[N])는 이전 캐리 신호(CR[N-4])에 응답하여 제3 노드(N3)의 전압을 제어하는 제1 입력부(311), 제1 다음 캐리 신호(CR[N+4])에 응답하여 제3 노드(N3)의 전압을 제어하는 제2 입력부(312), 제3 노드(N3)의 전압에 응답하여 캐리 신호(CR[N])를 출력하는 제1 출력부(321), 제3 노드(N3)의 전압에 응답하여 스캔 신호(SC[N])를 출력하는 제2 출력부(322), 제3 노드(N3)의 전압에 응답하여 센싱 신호(SS[N])를 출력하는 제3 출력부(323)를 포함할 수 있다. 일 실시예에 있어서, 제1 다음 캐리 신호(CR[N+4])보다 먼저 펄스가 발생되는 제2 다음 캐리 신호(CR[N+2])에 응답하여 스캔 신호(SC[N])가 출력되는 제2 출력부(322)의 출력단에 제1 저전원 전압(VSS1)을 인가하는 스캔 신호 제어부(331)를 포함할 수 있다. 일 실시예에 있어서, 제2 다음 캐리 신호(CR[N+2])에 응답하여 센싱 신호(SS[N])가 출력되는 제2 출력부(322)의 출력단에 제1 저전원 전압(VSS1)을 인가하는 센싱 신호 제어부(332)를 포함할 수 있다.
예를 들어, 스캔 신호 제어부(331)는 제2 다음 캐리 신호(CR[N+2])를 수신하는 제어 전극, 제1 저전원 전압(VSS1)을 수신하는 제1 전극, 및 제2 출력부(322)의 출력단에 연결된 제2 전극을 포함하는 제1-1 트랜지스터(T1-1)를 포함할 수 있다. 센싱 제어 신호부(332)는 제2 다음 캐리 신호(CR[N+2])를 수신하는 제어 전극, 제1 저전원 전압(VSS1)을 수신하는 제1 전극, 및 제3 출력부(323)의 출력단에 연결된 제2 전극을 포함하는 제1-2 트랜지스터(T1-2)를 포함할 수 있다.
예를 들어, 제1 출력부(321)는 제3 노드(N3)에 연결된 제어 전극, 캐리 클럭 신호(CR_CK[N])를 수신하는 제1 전극, 및 제1 출력부(321)의 출력단에 연결된 제2 전극을 포함하는 제2-1 트랜지스터(T2-1), 및 제4 노드(N4)에 연결된 제어 전극, 제2 저전원 전압(VSS2)을 수신하는 제1 전극, 및 제1 출력부(321)의 출력단에 연결된 제2 전극을 포함하는 제2-2 트랜지스터(T2-2)를 포함할 수 있다.
예를 들어, 제2 출력부(322)는 제3 노드(N3)에 연결된 제어 전극, 스캔 클럭 신호(SC_CK[N])를 수신하는 제1 전극, 및 제2 출력부(322)의 출력단에 연결된 제2 전극을 포함하는 제3-1 트랜지스터(T3-1), 및 제4 노드(N4)에 연결된 제어 전극, 제1 저전원 전압(VSS1)을 수신하는 제1 전극, 및 제2 출력부(322)의 출력단에 연결된 제2 전극을 포함하는 제3-2 트랜지스터(T3-2)를 포함할 수 있다. 일 실시예에서, 제2 출력부(322)는 제3 노드(N3)에 연결된 제1 전극 및 제2 출력부(322)의 출력단에 연결된 제2 전극을 포함하는 제1 커패시터(C1)를 더 포함할 수 있다.
예를 들어, 제3 출력부(323)는 제3 노드(N3)에 연결된 제어 전극, 센싱 클럭 신호(SS_CK[N])를 수신하는 제1 전극, 및 제3 출력부(323)의 출력단에 연결된 제2 전극을 포함하는 제4-1 트랜지스터(T4-1), 및 제4 노드(N4)에 연결된 제어 전극, 제1 저전원 전압(VSS1)을 수신하는 제1 전극, 및 제3 출력부(323)의 출력단에 연결된 제2 전극을 포함하는 제4-2 트랜지스터(T4-2)를 포함할 수 있다. 예를 들어, 제3 출력부(323)는 제3 노드(N3)에 연결된 제1 전극 및 제3 출력부(323)의 출력단에 연결된 제2 전극을 포함하는 제2 커패시터(C2)를 더 포함할 수 있다.
예를 들어, 제1 입력부(311)는 이전 캐리 신호(CR[N-4])를 수신하는 제어 전극, 이전 캐리 신호(CR[N-4])를 수신하는 제1 전극, 및 제5 노드(N5)에 연결된 제5-1 트랜지스터(T5-1), 및 이전 캐리 신호(CR[N-4])를 수신하는 제어 전극, 제5 노드(N5)에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함하는 제5-2 트랜지스터(T5-2)를 포함할 수 있다.
예를 들어, 제2 입력부(312)는 제1 다음 캐리 신호(CR[N+4])를 수신하는 제어 전극, 제5 노드(N5)에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함하는 제6-1 트랜지스터(T6-1), 및 제1 다음 캐리 신호(CR[N+4])를 수신하는 제어 전극, 제2 저전원 전압(VSS2)을 수신하는 제1 전극, 및 제5 노드(N5)에 연결된 제2 전극을 포함하는 제6-2 트랜지스터(T6-2)를 포함할 수 있다.
일 실시예에서, 스테이지(STAGE[N])는 제3 노드(N3)의 전압에 응답하여 제4 노드(N4)의 전압을 제어하는 제1 제어부(341), 제4 노드(N4)의 전압에 응답하여 제3 노드(N3)의 전압을 제어하는 제2 제어부(342), 및 이전 캐리 신호(CR[N-4])에 응답하여 제4 노드(N4)의 전압을 제어하는 제3 제어부(343)를 포함할 수 있다. 일 실시예에서, 스테이지(STAGE[N])는 스타트 신호(STV)에 응답하여 제3 노드(N3)의 전압을 제어하는 제4 제어부(344)를 더 포함할 수 있다.
예를 들어, 제1 제어부(341)는 제1 스캔 제어 신호(S1)를 수신하는 제어 전극, 제1 스캔 제어 신호(S1)를 수신하는 제1 전극, 및 제7-2 트랜지스터(T7-2)의 제1 전극에 연결된 제2 전극을 포함하는 제7-1 트랜지스터(T7-1), 제1 스캔 제어 신호(S1)를 수신하는 제어 전극, 제7-1 트랜지스터(T7-1)의 제2 전극에 연결된 제1 전극, 및 제6 노드(N6)에 연결된 제2 전극을 포함하는 제7-2 트랜지스터(T7-2), 제6 노드(N6)에 연결된 제어 전극, 제1 스캔 제어 신호(S1)를 수신하는 제1 전극, 및 제4 노드(N4)에 연결된 제2 전극을 포함하는 제8 트랜지스터(T8), 제3 노드(N3)에 연결된 제어 전극, 제3 저전원 전압(VSS3)을 수신하는 제1 전극, 및 제6 노드(N6)에 연결된 제2 전극을 포함하는 제 9 트랜지스터(T9), 및 제3 노드(N3)에 연결된 제어 전극, 제2 저전원 전압(VSS2)을 수신하는 제1 전극, 및 제4 노드(N4)에 연결된 제2 전극을 포함하는 제10 트랜지스터(T1)를 포함할 수 있다.
예를 들어, 제2 제어부(342)는 제4 노드(N4)에 연결된 제어 전극, 제5 노드(N5)에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함하는 제11-1 트랜지스터(T11-1), 제4 노드(N4)에 연결된 제어 전극, 제2 저전원 전압(VSS2)을 수신하는 제1 전극, 및 제5 노드(N5)에 연결된 제2 전극을 포함하는 제11-2 트랜지스터(T11-2)를 포함할 수 있다.
예를 들어, 제3 제어부(343)는 이전 캐리 신호(CR[N-4])를 수신하는 제어 전극, 제2 저전원 전압(VSS2)을 수신하는 제1 전극, 및 제4 노드(N4)에 연결된 제2 전극을 포함하는 제12 트랜지스터(T12)를 포함할 수 있다.
예를 들어, 제4 제어부(344)는 스타트 신호(STV)를 수신하는 제어 전극, 제5 노드(N5)에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함하는 제13-1 트랜지스터(T13-1), 및 스타트 신호(STV)를 수신하는 제어 전극, 제2 저전원 전압(VSS2)을 수신하는 제1 전극, 및 제5 노드(N5)에 연결된 제2 전극을 포함하는 제13-2 트랜지스터(T13-2)를 포함할 수 있다.
일 실시예에서, 스테이지(STAGE[N])는 제3 노드(N3)의 전압에 응답하여 제5 노드(N5)에 제2 스캔 제어 신호(S2)를 인가하는 누설 제어부(350)를 더 포함할 수 있다.
예를 들어, 누설 제어부(350)는 제3 노드(N3)에 연결된 제어 전극, 제2 스캔 제어 신호(S2)를 수신하는 제1 전극, 및 제14-2 트랜지스터(T14-2)의 제1 전극에 연결된 제2 전극을 포함하는 제14-1 트랜지스터(T14-1), 및 제3 노드(N3)에 연결된 제어 전극, 제14-1 트랜지스터(T14-1)의 제2 전극에 연결된 제1 전극, 및 제5 노드(N5)에 연결된 제2 전극을 포함하는 제14-2 트랜지스터(T14-2)를 포함할 수 있다.
일 실시예에서, 스테이지(STAGE[N])에 포함된 트랜지스터들은 n-타입 트랜지스터들일 수 있다. 따라서, 게이트-온 레벨은 하이 전압 레벨이고, 게이트-오프 레벨은 로우 전압 레벨일 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 예를 들어, 스테이지(STAGE[N])에 포함된 트랜지스터들은 p-타입 트랜지스터들일 수 있다.
스캔 클럭 신호(SC_CK[N]), 캐리 클럭 신호(CR_CK[N]), 및 센싱 클럭 신호(SS_CK[N])는 6 수평 시간마다 2 수평 시간의 펄스를 가질 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 예를 들어, 스캔 클럭 신호(SC_CK[N]), 캐리 클럭 신호(CR_CK[N]), 및 센싱 클럭 신호(SS_CK[N])는 1 수평 시간(1H)의 펄스를 가질 수 있다. 예를 들어, 캐리 클럭 신호(CR_CK[N]), 센싱 클럭 신호(SS_CK[N]), 및 스캔 클럭 신호(SC_CK[N])는 4 수평 시간마다 펄스를 가질 수 있다.
이전 캐리 신호(CR[N-4])는 캐리 신호(CR[N])보다 4번째 이전 스테이지에서 생성된 캐리 신호일 수 있다. 즉, 이전 캐리 신호(CR[N-4])의 위상은 캐리 신호(CR[N])의 위상과 4 수평 시간 차이가 날 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 예를 들어, 이전 캐리 신호(CR[N-4])의 위상은 캐리 신호(CR[N])의 위상과 2 수평 시간 차이가 날 수 있다.
제1 다음 캐리 신호(CR[N+4])는 캐리 신호(CR[N])보다 4번째 다음 스테이지에서 생성된 캐리 신호일 수 있다. 즉, 제1 다음 캐리 신호(CR[N+4])의 위상은 캐리 신호(CR[N])의 위상과 4 수평 시간 차이가 날 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 예를 들어, 제1 다음 캐리 신호(CR[N+4])의 위상은 캐리 신호(CR[N])의 위상과 2 수평 시간 차이가 날 수 있다.
제2 다음 캐리 신호(CR[N+2])는 제1 다음 캐리 신호(CR[N+4])보다 2번째 이전 스테이지에서 생성된 캐리 신호일 수 있다. 즉, 제2 다음 캐리 신호(CR[N+2])의 위상은 제1 다음 캐리 신호(CR[N+4])의 위상과 2 수평 시간 차이가 날 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 예를 들어, 제2 다음 캐리 신호(CR[N+2])의 위상은 제1 다음 캐리 신호(CR[N+4])의 위상과 1 수평 시간 차이가 날 수 있다.
예를 들어, 스타트 신호(STV)는 일 프레임에서 스캔 동작(즉, 픽셀들(P)에 게이트 신호들을 인가하는 동작)이 시작될 때 게이트-온 레벨을 가질 수 있다. 따라서, 스타트 신호(STV)는 1번째 스테이지(도 6의 STAGE[1])의 이전 캐리 신호(CR[N-4])로 사용될 수 있다. 또한, 제4 제어부(244)가 스타트 신호(STV)에 응답하여 제3 노드(N3)에 제2 저전원 전압(VSS2)을 인가할 수 있다. 이에 따라, 스캔 동작이 시작될 때, 게이트 드라이버(300)는 모든 스테이지들의 제3 노드(N3)의 전압을 방전시킬 수 있다.
이하, 스테이지(STAGE[N])의 동작을 살펴본다.
제1 시점(t1)에서, 이전 캐리 신호(CR[N-4])가 게이트-온 레벨을 가지고, 제1 입력부(311)가 제3 노드(N3)에 게이트-온 레벨의 이전 캐리 신호(CR[N-4])를 인가할 수 있다. 따라서, 제3 노드(N3)의 전압이 상승할 수 있다. 그리고, 제1 제어부(341), 제2 제어부(342), 및 제3 제어부(343)에 의하여, 제4 노드(N4)의 전압이 하강할 수 있다.
제2 시점(t2)에서, 캐리 클럭 신호(CR_CK[N]), 스캔 클럭 신호(SC_CK[N]), 및 센싱 클럭 신호(SS_CK[N])가 게이트-온 레벨을 가질 수 있다. 스캔 클럭 신호(SC_CK[N]), 및 센싱 클럭 신호(SS_CK[N])가 게이트-오프 레벨에서 게이트-온 레벨로 상승함에 따라, 제1 커패시터(C1)의 제2 전극 및 제2 커패시터(C2)의 제2 전극의 전압이 상승할 수 있다. 이에 따라, 제3 노드(N3)의 전압이 더 상승할 수 있다. 그리고, 스테이지(STAGE[N])는 캐리 클럭 신호(CR_CK[N]), 스캔 클럭 신호(SC_CK[N]), 및 센싱 클럭 신호(SS_CK[N])를 캐리 신호(CR[N]), 스캔 신호(SC[N]), 및 센싱 신호(SS[N])로 출력할 수 있다.
제3 시점(t3)에서, 제2 다음 캐리 신호(CR[N+2])가 게이트-온 레벨을 가지고, 스캔 신호 제어부(331)가 제2 출력부(322)의 출력단에 제1 저전원 전압(VSS1)을 인가하고, 센싱 신호 제어부(332)가 제3 출력부(323)의 출력단에 제1 저전원 전압(VSS1)을 인가할 수 있다. 이에 따라, 스캔 신호(SC[N]) 및 센싱 신호(SS[N])의 폴링(falling) 시간이 감소될 수 있다. 다만, 도 5는 신호들의 폴링 시간을 나타내지 않았다. 예를 들어, 폴링 시간은 신호가 게이트-온 레벨에서 게이트-오프 레벨이 되기까지의 시간일 수 있다.
제4 시점(t4)에서, 제1 다음 캐리 신호(CR[N+4])가 게이트-온 레벨을 가지고, 제3 노드(N3)에 제2 저전원 전압(VSS2)이 인가될 수 있다. 이에 따라, 제3 노드(N3)의 전압이 하강할 수 있다.
일 실시예에서, 제1 스캔 제어 신호(S1)는 게이트 온 레벨일 수 있다. 제1 스캔 제어 신호(S1)는 제3 노드(N3)의 전압이 게이트-오프 레벨일 때 제4 노드(N4)에 인가될 수 있다. 이에 따라, 제3 노드(N3)의 전압이 게이트-오프 레벨일 때, 제4 노드(N4)의 전압은 게이트-온 레벨이 될 수 있다.
일 실시예에서, 제2 스캔 제어 신호(S2)는 게이트-온 레벨일 수 있다. 제2 스캔 제어 신호(S2)는 제3 노드(N3)의 전압이 게이트-온 레벨일 때 제2 입력부(312), 제2 제어부(342), 및 제4 제어부(244)의 누설 전류를 감소시킬 수 있다.
예를 들어, 제6-1 트랜지스터(T6-1)의 제어 전극의 전압이 게이트-온 레벨일 때, 제6-1 트랜지스터(T6-1)의 게이트-소스 전압을 감소시킬 수 있다. 이에 따라, 제6-1 트랜지스터(T6-1)를 통한 누설 전류가 감소될 수 있다. 이는 제11-1 트랜지스터(T11-1) 및 제13-1 트랜지스터(T13-1)에서도 동일할 수 있다.
일 실시예에서, 제1 저전원 전압(VSS1)은 제2 저전원 전압(VSS2)보다 클 수 있다. 일 실시예에서, 제3 저전원 전압(VSS3)은 제1 저전원 전압(VSS1)과 동일할 수 있다.
이와 달리, 표시 장치가 제1 구간(도 5의 P1)에서 선택된 픽셀들에 대한 데이터 기입 동작(즉, 최초 데이터 기입 동작)을 수행하고, 제2 구간(도 5의 P2)에서 선택된 픽셀들에 대한 센싱 동작을 수행하는 경우, 제2 구간(도 5의 P2)에서 스캔 신호(SC[N]) 및 센싱 신호(SS[N])를 생성하기 위한 센싱 회로가 게이트 드라이버에 필요할 수 있다.
하지만, 게이트 드라이버(300)가 별도의 센싱 회로 없이 선택된 픽셀들에 센싱을 위한 스캔 신호(SC[N]) 및 센싱 신호(SS[N])를 생성함으로써, 본 발명에 따른 표시 장치(1000)는 데드 스페이스(dead space)를 줄이고, 비용을 감소시킬 수 있다.
도 9는 도 1의 표시 장치(1000)가 복수의 픽셀 라인들을 센싱하는 일 예를 나타내는 타이밍도이다.
도 9를 참조하면, 표시 장치(1000)가 복수의 픽셀 라인들을 선택하고, 선택된 픽셀 라인들의 픽셀들(P)을 센싱하며, 일 프레임(FR1)에서 선택된 픽셀 라인들의 픽셀들(P)이 센싱된 후 선택된 픽셀들에 데이터 전압들(VDATA)을 인가할 수 있다.
이와 달리, 표시 장치가 제1 구간(도 5의 P1)에서 선택된 픽셀들에 대한 데이터 기입 동작(즉, 최초 데이터 기입 동작)을 수행하고, 제2 구간(도 5의 P2)에서 선택된 픽셀들에 대한 센싱 동작을 수행하는 경우, 제2 구간(도 5의 P2)에서 스캔 신호(SC[N]) 및 센싱 신호(SS[N])를 생성하기 위한 센싱 회로가 게이트 드라이버에 필요할 수 있다. 그리고, 회로 구성의 한계로 2개 이상의 픽셀 라인들을 일 프레임(FR1)에서 센싱하는데 어려움이 있을 수 있다.
하지만, 게이트 드라이버(300)가 별도의 센싱 회로 없이 선택된 픽셀들에 센싱을 위한 스캔 신호(SC[N]) 및 센싱 신호(SS[N])를 생성함으로써, 본 발명에 따른 표시 장치(1000)는 복수의 픽셀 라인들을 센싱할 수 있다(특히, 인접하지 않은 픽셀 라인들).
도 10은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 10을 참조하면, 도 10의 표시 장치의 구동 방법은 픽셀들을 포함하는 픽셀 라인들 중 적어도 하나의 픽셀 라인을 선택(S110)하고, 픽셀 라인들의 기설정된 순서에 따라 순차적으로 픽셀 라인들의 픽셀들에 데이터 전압들을 기입(S120)하며, 선택된 픽셀 라인의 픽셀들에 데이터 전압들을 기입할 차례에 선택된 픽셀 라인의 픽셀들을 센싱(S130)하고, 선택된 픽셀 라인의 픽셀들에 데이터 전압들을 기입(S140)하며, 다시 픽셀 라인들의 순서에 따라 순차적으로 픽셀 라인들의 픽셀들에 데이터 전압들을 기입(S150)할 수 있다.
구체적으로, 도 10의 표시 장치의 구동 방법은 픽셀들을 포함하는 픽셀 라인들 중 적어도 하나의 픽셀 라인을 선택(S110)할 수 있다. 즉, 도 10의 표시 장치의 구동 방법은 픽셀 라인들 중 센싱 동작이 수행될 픽셀 라인을 선택할 수 있다.
구체적으로, 도 10의 표시 장치의 구동 방법은 픽셀 라인들의 기 설정된 순서에 따라 순차적으로 픽셀 라인들의 픽셀들에 데이터 전압들을 기입(S120)하고, 선택된 픽셀 라인의 픽셀들에 데이터 전압들을 기입할 차례에 선택된 픽셀 라인의 픽셀들을 센싱(S130)하며, 선택된 픽셀 라인의 픽셀들에 데이터 전압들을 기입(S140)하고, 다시 픽셀 라인들의 순서에 따라 순차적으로 픽셀 라인들의 픽셀들에 데이터 전압들을 기입(S150)할 수 있다. 예를 들어, 일 프레임에서 선택된 픽셀 라인의 픽셀들이 센싱되기 전 상기 선택된 픽셀 라인의 픽셀들에 데이터 전압들이 인가되지 않을 수 있다. 예를 들어, 픽셀 라인들은 픽셀 행들이고, 기 설정된 순서는 상부 픽셀 행부터 하부 픽셀 행 순서일 수 있다.
예를 들어, 선택된 픽셀 라인이 N번째 픽셀 라인인 경우, 도 10의 표시 장치의 구동 방법은 N-1 번째 픽셀 라인까지 순차적으로 데이터 전압들을 기입할 수 있다. 그 다음, 도 10의 표시 장치의 구동 방법은 N번째 픽셀 라인의 픽셀들을 센싱할 수 있다. N번째 픽셀 라인의 픽셀들이 센싱된 후, 도 10의 표시 장치의 구동 방법은 N번째 픽셀 라인에 데이터 전압들을 기입할 수 있다. N번째 픽셀 라인에 데이터 전압들이 기입된 후, 도 10의 표시 장치의 구동 방법은 N+1번째 픽셀 라인부터 순차적으로 데이터 전압들을 기입할 수 있다. 데이터 기입 동작 및 센싱 동작에 대해서는 도 2 내지 도 4를 참조하여 설명한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 12는 도 11의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 11 및 도 12를 참조하면, 전자 기기(2000)는 프로세서(2010), 메모리 장치(2020), 스토리지 장치(2030), 입출력 장치(2040), 파워 서플라이(2050) 및 표시 장치(2060)를 포함할 수 있다. 이 때, 표시 장치(2060)는 도 1의 표시 장치(1000)일 수 있다. 또한, 전자 기기(2000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 12에 도시된 바와 같이, 전자 기기(2000)는 텔레비전으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(2000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(2000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수도 있다.
프로세서(2010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(2010)는 마이크로프로세서(micro processor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(2010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(2010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(2020)는 전자 기기(2000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(2020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(2030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(2040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(2060)가 입출력 장치(2040)에 포함될 수도 있다.
파워 서플라이(2050)는 전자 기기(2000)의 동작에 필요한 파워를 공급할 수 있다. 예를 들어, 파워 서플라이(2050)는 전력 관리 집적 회로(power management integrated circuit; PMIC)일 수 있다.
표시 장치(2060)는 전자 기기(2000)의 시각적 정보에 해당하는 이미지를 표시할 수 있다. 이 때, 표시 장치(2060)는 유기 발광 표시 장치 또는 퀀텀닷 발광 표시 장치일 수 있으나 그에 한정되지 않는다. 표시 장치(2060)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 TV, 3D TV, 휴대폰, 스마트 폰, 태블릿 컴퓨터, VR 기기, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
2000: 전자기기 2010: 프로세서
2020: 메모리 장치 2030: 스토리지 장치
2040: 입출력 장치 2050: 파워 서플라이 장치
2060, 1000: 표시 장치 100: 표시 패널
200: 타이밍 컨트롤러 300: 게이트 드라이버
311: 제1 입력부 312: 제2 입력부
321: 제1 출력부 322: 제2 출력부
323: 제3 출력부 331: 스캔 신호 제어부
332: 센싱 신호 제어부 341: 제1 제어부
342: 제2 제어부 343: 제3 제어부
344: 제4 제어부 350: 누설 제어부
360: 센싱 회로 400: 데이터 드라이버

Claims (20)

  1. 픽셀들을 포함하는 표시 패널;
    상기 픽셀들에 게이트 신호들을 인가하는 게이트 드라이버;
    상기 픽셀들에 데이터 전압들을 인가하고, 상기 픽셀들 중 선택된 픽셀들을 센싱하며, 일 프레임에서 상기 선택된 픽셀들이 센싱된 후 상기 선택된 픽셀들에 데이터 전압들을 인가하는 데이터 드라이버; 및
    상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하는 표시 장치.
  2. 제 1 항에 있어서, 상기 데이터 드라이버는 상기 일 프레임에서 상기 선택된 픽셀들이 센싱되기 전 상기 선택된 픽셀들에 상기 데이터 전압들을 인가하지 않는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서, 상기 데이터 드라이버는
    일 프레임의 제1 구간에서, 상기 픽셀들에 데이터 전압들을 인가하고, 상기 선택된 픽셀들을 센싱하며, 상기 선택된 픽셀들이 센싱된 후 상기 선택된 픽셀들에 상기 데이터 전압들을 인가하며,
    상기 제1 구간 이후의 상기 일 프레임의 제2 구간에서, 상기 픽셀들에 상기 데이터 전압들을 인가하지 않는 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서, 상기 데이터 드라이버는 상기 선택된 픽셀들에 기준 전압을 인가하여 상기 선택된 픽셀들에 센싱 전류들을 생성시키고, 상기 센싱 전류들을 수신하여 상기 선택된 픽셀들을 센싱하는 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서, 상기 게이트 신호들은 스캔 신호 및 센싱 신호를 포함하고,
    상기 픽셀들 각각은
    제1 노드에 연결된 제어 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 구동 트랜지스터;
    상기 스캔 신호를 수신하는 제어 전극, 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
    상기 센싱 신호를 수신하는 제어 전극, 상기 제2 노드에 연결된 제1 전극, 및 센싱 라인에 연결된 제2 전극을 포함하는 제2 트랜지스터;
    상기 제1 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 스토리지 커패시터; 및
    상기 제2 노드에 연결된 제1 전극 및 제2 전원 전압을 수신하는 제2 전극을 포함하는 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제 5 항에 있어서, 상기 선택된 픽셀들이 센싱되는 센싱 구간에서 상기 스캔 신호 및 상기 센싱 신호는 게이트-온 레벨을 갖고, 상기 데이터 라인에 상기 기준 전압이 인가되며,
    상기 선택된 픽셀들에 상기 데이터 전압들이 인가되는 센싱 픽셀 데이터 기입 구간에서 상기 스캔 신호 및 상기 센싱 신호는 상기 게이트-온 레벨을 갖고, 상기 데이터 라인에 상기 데이터 전압들이 인가되는 것을 특징으로 하는 표시 장치.
  7. 제 1 항에 있어서, 상기 게이트 신호들은 스캔 신호 및 센싱 신호를 포함하고,
    상기 게이트 드라이버는 복수의 스테이지들을 포함하며,
    상기 스테이지들 각각은 이전 캐리 신호에 응답하여 캐리 클럭 신호를 캐리 신호로 출력하고, 상기 이전 캐리 신호에 응답하여 스캔 클럭 신호를 상기 스캔 신호로 출력하며, 상기 이전 캐리 신호에 응답하여 센싱 클럭 신호를 상기 센싱 신호로 출력하는 것을 특징으로 하는 표시 장치.
  8. 제 7 항에 있어서, 상기 스테이지들 중 N번째 스테이지는 상기 선택된 픽셀들에 인가되는 상기 스캔 신호 및 상기 센싱 신호를 생성하고,
    상기 선택된 픽셀들이 센싱되는 센싱 구간에서, 상기 N번째 스테이지에 인가되는 상기 스캔 클럭 신호 및 상기 N번째 스테이지에 인가되는 상기 센싱 클럭 신호는 게이트-온 레벨을 갖고, 상기 N번째 스테이지에 인가되는 상기 캐리 클럭 신호는 게이트-오프 레벨을 가지며,
    상기 선택된 픽셀들에 상기 데이터 전압들이 인가되는 센싱 픽셀 데이터 기입 구간에서, 상기 N번째 스테이지에 인가되는 상기 스캔 클럭 신호, 상기 N번째 스테이지에 인가되는 상기 센싱 클럭 신호, 및 상기 N번째 스테이지에 인가되는 상기 캐리 클럭 신호는 게이트-온 레벨을 갖는 것을 특징으로 하는 표시 장치(N은 양의 정수).
  9. 제 8 항에 있어서, 상기 스테이지들 각각은
    상기 이전 캐리 신호에 응답하여 제3 노드의 전압을 제어하는 제1 입력부;
    제1 다음 캐리 신호에 응답하여 상기 제3 노드의 상기 전압을 제어하는 제2 입력부;
    상기 제3 노드의 상기 전압에 응답하여 상기 캐리 클럭 신호를 상기 캐리 신호로 출력하는 제1 출력부;
    상기 제3 노드의 상기 전압에 응답하여 상기 스캔 클럭 신호를 상기 스캔 신호로 출력하는 제2 출력부; 및
    상기 제3 노드의 상기 전압에 응답하여 상기 센싱 클럭 신호를 상기 센싱 신호로 출력하는 제3 출력부를 포함하는 것을 특징으로 하는 표시 장치.
  10. 픽셀들을 포함하는 표시 패널;
    상기 픽셀들에 게이트 신호들을 인가하는 게이트 드라이버;
    상기 픽셀들에 데이터 전압들을 인가하고, 상기 픽셀들이 포함된 픽셀 라인들 중 선택된 픽셀 라인의 상기 픽셀들을 센싱하며, 일 프레임에서 상기 선택된 픽셀 라인의 상기 픽셀들이 센싱된 후 상기 선택된 픽셀 라인의 상기 픽셀들에 데이터 전압들을 인가하는 데이터 드라이버; 및
    상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하는 표시 장치.
  11. 제 10 항에 있어서, 상기 데이터 드라이버는 상기 일 프레임에서 상기 선택된 픽셀 라인의 상기 픽셀들이 센싱되기 전 상기 선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들을 인가하지 않는 것을 특징으로 하는 표시 장치.
  12. 제 10 항에 있어서, 상기 데이터 드라이버는
    일 프레임의 제1 구간에서, 상기 픽셀들에 데이터 전압들을 인가하고, 상기 선택된 픽셀 라인의 상기 픽셀들을 센싱하며, 상기 선택된 픽셀 라인의 상기 픽셀들이 센싱된 후 상기 선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들을 인가하며,
    상기 제1 구간 이후의 상기 일 프레임의 제2 구간에서, 상기 픽셀들에 상기 데이터 전압들을 인가하지 않는 것을 특징으로 하는 표시 장치.
  13. 제 10 항에 있어서, 상기 데이터 드라이버는 상기 선택된 픽셀 라인의 상기 픽셀들에 기준 전압을 인가하여 상기 선택된 픽셀 라인의 상기 픽셀들에 센싱 전류들을 생성시키고, 상기 센싱 전류들을 수신하여 상기 선택된 픽셀 라인의 상기 픽셀들을 센싱하는 것을 특징으로 하는 표시 장치.
  14. 제 13 항에 있어서, 상기 게이트 신호들은 스캔 신호 및 센싱 신호를 포함하고,
    상기 픽셀들 각각은
    제1 노드에 연결된 제어 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제2 노드에 연결된 제2 전극을 포함하는 구동 트랜지스터;
    상기 스캔 신호를 수신하는 제어 전극, 데이터 라인에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터;
    상기 센싱 신호를 수신하는 제어 전극, 상기 제2 노드에 연결된 제1 전극, 및 센싱 라인에 연결된 제2 전극을 포함하는 제2 트랜지스터;
    상기 제1 노드에 연결된 제1 전극 및 상기 제2 노드에 연결된 제2 전극을 포함하는 스토리지 커패시터; 및
    상기 제2 노드에 연결된 제1 전극 및 제2 전원 전압을 수신하는 제2 전극을 포함하는 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 선택된 픽셀 라인의 상기 픽셀들이 센싱되는 센싱 구간에서 상기 스캔 신호 및 상기 센싱 신호는 게이트-온 레벨을 갖고, 상기 데이터 라인에 상기 기준 전압이 인가되며,
    상기 선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들이 인가되는 센싱 픽셀 데이터 기입 구간에서 상기 스캔 신호 및 상기 센싱 신호는 상기 게이트-온 레벨을 갖고, 상기 데이터 라인에 상기 데이터 전압들이 인가되는 것을 특징으로 하는 표시 장치.
  16. 제 10 항에 있어서, 상기 게이트 신호들은 스캔 신호 및 센싱 신호를 포함하고,
    상기 게이트 드라이버는 복수의 스테이지들을 포함하며,
    상기 스테이지들 각각은 이전 캐리 신호에 응답하여 캐리 클럭 신호를 캐리 신호로 출력하고, 상기 이전 캐리 신호에 응답하여 스캔 클럭 신호를 상기 스캔 신호로 출력하며, 상기 이전 캐리 신호에 응답하여 센싱 클럭 신호를 상기 센싱 신호로 출력하는 것을 특징으로 하는 표시 장치.
  17. 제 16 항에 있어서, 상기 스테이지들 중 N번째 스테이지는 상기 선택된 픽셀 라인에 포함된 상기 픽셀들에 인가되는 상기 스캔 신호 및 상기 센싱 신호를 생성하고,
    상기 선택된 픽셀 라인에 포함된 상기 픽셀들이 센싱되는 센싱 구간에서, 상기 N번째 스테이지에 인가되는 상기 스캔 클럭 신호 및 상기 N번째 스테이지에 인가되는 상기 센싱 클럭 신호는 게이트-온 레벨을 갖고, 상기 N번째 스테이지에 인가되는 상기 캐리 클럭 신호는 게이트-오프 레벨을 가지며,
    상기 선택된 픽셀 라인에 포함된 상기 픽셀들에 상기 데이터 전압들이 인가되는 센싱 픽셀 데이터 기입 구간에서, 상기 N번째 스테이지에 인가되는 상기 스캔 클럭 신호, 상기 N번째 스테이지에 인가되는 상기 센싱 클럭 신호, 및 상기 N번째 스테이지에 인가되는 상기 캐리 클럭 신호는 게이트-온 레벨을 갖는 것을 특징으로 하는 표시 장치(N은 양의 정수).
  18. 제 16 항에 있어서, 상기 스테이지들 각각은
    상기 이전 캐리 신호에 응답하여 제3 노드의 전압을 제어하는 제1 입력부;
    제1 다음 캐리 신호에 응답하여 상기 제3 노드의 상기 전압을 제어하는 제2 입력부;
    상기 제3 노드의 상기 전압에 응답하여 상기 캐리 클럭 신호를 상기 캐리 신호로 출력하는 제1 출력부;
    상기 제3 노드의 상기 전압에 응답하여 상기 스캔 클럭 신호를 상기 스캔 신호로 출력하는 제2 출력부; 및
    상기 제3 노드의 상기 전압에 응답하여 상기 센싱 클럭 신호를 상기 센싱 신호로 출력하는 제3 출력부를 포함하는 것을 특징으로 하는 표시 장치.
  19. 픽셀들을 포함하는 픽셀 라인들 중 적어도 하나의 픽셀 라인을 선택하는 단계;
    상기 픽셀 라인들의 기 설정된 순서에 따라 순차적으로 상기 픽셀 라인들의 상기 픽셀들에 데이터 전압들을 기입하는 단계;
    선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들을 기입할 차례에 상기 선택된 픽셀 라인의 상기 픽셀들을 센싱하는 단계;
    상기 선택된 픽셀 라인의 상기 픽셀들에 상기 데이터 전압들을 기입하는 단계; 및
    다시 상기 픽셀 라인들의 상기 순서에 따라 순차적으로 상기 픽셀 라인들의 상기 픽셀들에 상기 데이터 전압들을 기입하는 단계를 포함하는 표시 장치의 구동 방법.
  20. 제 19 항에 있어서, 상기 일 프레임에서 상기 선택된 픽셀 라인의 픽셀들이 센싱되기 전 상기 선택된 픽셀 라인의 픽셀들에 상기 데이터 전압들이 인가되지 않는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020220079657A 2022-06-29 2022-06-29 표시 장치 및 이의 구동 방법 KR20240003014A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220079657A KR20240003014A (ko) 2022-06-29 2022-06-29 표시 장치 및 이의 구동 방법
US18/132,377 US20240005879A1 (en) 2022-06-29 2023-04-08 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220079657A KR20240003014A (ko) 2022-06-29 2022-06-29 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20240003014A true KR20240003014A (ko) 2024-01-08

Family

ID=89433358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220079657A KR20240003014A (ko) 2022-06-29 2022-06-29 표시 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US20240005879A1 (ko)
KR (1) KR20240003014A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156002A (ja) * 2014-02-21 2015-08-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置、および制御方法
KR102661852B1 (ko) * 2018-08-13 2024-04-30 삼성디스플레이 주식회사 센싱 동작을 수행하는 표시 장치
KR20200085976A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 주사 구동부
CN110349542A (zh) * 2019-07-15 2019-10-18 京东方科技集团股份有限公司 一种显示面板、显示装置及其控制方法
KR20230103588A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20240005879A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
KR102555125B1 (ko) 표시 장치
KR102575662B1 (ko) 화소 및 이를 포함하는 표시 장치
CN108399892B (zh) 像素以及具有像素的显示设备
KR102508450B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
KR102477012B1 (ko) 스캔 드라이버 및 스캔 드라이버를 포함하는 표시 장치
KR20210028774A (ko) 스캔 드라이버 및 표시 장치
US11670232B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US11244629B2 (en) Scan driver and display device
US11462170B2 (en) Scan driver and display device
US11551604B2 (en) Scan driver and display device
KR20200037893A (ko) 표시 패널의 화소 및 표시 장치
KR20240003014A (ko) 표시 장치 및 이의 구동 방법
CN219534037U (zh) 栅极驱动器
US20230351935A1 (en) Pixel circuit and display device having the same
US20240054943A1 (en) Pixel circuit and display device having the same
KR20240029669A (ko) 표시 장치
US20240062702A1 (en) Gate driver and display device having the same
CN219418466U (zh) 像素和显示装置
US20240046853A1 (en) Pixel circuit and display device including the same
KR20240008446A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20230116991A (ko) 화소 회로
KR20230120164A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20240072398A (ko) 표시 장치
KR20240038217A (ko) 스캔 구동부 및 이를 포함하는 표시 장치