KR20230053025A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230053025A
KR20230053025A KR1020210135676A KR20210135676A KR20230053025A KR 20230053025 A KR20230053025 A KR 20230053025A KR 1020210135676 A KR1020210135676 A KR 1020210135676A KR 20210135676 A KR20210135676 A KR 20210135676A KR 20230053025 A KR20230053025 A KR 20230053025A
Authority
KR
South Korea
Prior art keywords
transistor
voltage
initialization
driving mode
voltage level
Prior art date
Application number
KR1020210135676A
Other languages
English (en)
Inventor
박경진
박종원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210135676A priority Critical patent/KR20230053025A/ko
Priority to CN202211229736.7A priority patent/CN115966177A/zh
Priority to US17/964,893 priority patent/US11823624B2/en
Publication of KR20230053025A publication Critical patent/KR20230053025A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

화소는 발광 소자, 발광 소자에 제공되는 구동 전류를 제어하는 구동 트랜지스터, 그리고 구동 트랜지스터의 게이트에 제1 초기화 전압을 제공하고 초기화 게이트 신호에 응답하여 턴-온되는 초기화 트랜지스터를 포함할 수 있고, 저주파 구동 모드의 블랭크 구간에서 제1 초기화 전압의 전압 레벨은 고주파 구동 모드의 블랭크 구간에서 제1 초기화 전압의 전압 레벨보다 높을 수 있다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 다양한 전자 기기들에 포함되는 표시 장치에 관한 것이다.
표시 장치는 복수의 화소들을 포함하는 표시 패널을 포함할 수 있다. 화소들 각각은 광을 방출하는 발광 소자 및 상기 발광 소자에서 방출되는 광의 휘도를 조절하기 위한 구동 트랜지스터를 포함할 수 있다.
구동 트랜지스터에 인가되는 신호 또는 전압에 노이즈가 발생하는 경우에, 발광 소자에서 방출되는 광의 휘도가 변할 수 있다. 발광 소자에서 방출되는 광의 휘도가 변하는 경우에, 표시 패널이 표시하는 영상의 밝기가 균일하지 않을 수 있다.
본 발명의 일 목적은 초기화 트랜지스터가 정상적으로 동작하는 화소를 제공하는 것이다.
본 발명의 일 목적은 표시 패널이 균일한 밝기의 영상을 표시하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 화소는 발광 소자, 상기 발광 소자에 제공되는 구동 전류를 제어하는 구동 트랜지스터, 그리고 상기 구동 트랜지스터의 게이트에 제1 초기화 전압을 제공하고 초기화 게이트 신호에 응답하여 턴-온되는 초기화 트랜지스터를 포함할 수 있다. 저주파 구동 모드의 블랭크 구간에서 상기 제1 초기화 전압의 전압 레벨은 고주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 전압 레벨보다 높을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨은 상기 고주파 구동 모드의 상기 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨과 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨은 상기 저주파 구동 모드의 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨보다 높을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨과 상기 고주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨의 차이는 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 게이트 신호의 최대 전압 증가량과 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 트랜지스터의 Vgs 전압은(Vgs 전압은 게이트와 소스의 전압 레벨 차) 상기 고주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 트랜지스터의 Vgs 전압과 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 구동 주파수는 60 Hz 이하일 수 있고, 상기 고주파 구동 모드의 구동 주파수는 120 Hz 이상일 수 있다.
일 실시예에 있어서, 상기 구동 트랜지스터는 PMOS 트랜지스터일 수 있고, 상기 초기화 트랜지스터는 NMOS 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 구동 트랜지스터는 다결정 실리콘 트랜지스터일 수 있고, 상기 초기화 트랜지스터는 산화물 반도체 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 화소는 상기 구동 트랜지스터의 소스에 데이터 신호를 제공하고 기입 게이트 신호에 응답하여 턴-온되는 기입 트랜지스터, 상기 구동 트랜지스터의 드레인과 상기 게이트 사이에 연결되고 보상 게이트 신호에 응답하여 턴-온되는 보상 트랜지스터, 제1 전원 전압을 전송하는 전원 전압 라인과 상기 구동 트랜지스터의 상기 소스 사이에 연결되고 발광 제어 신호에 응답하여 턴-오프되는 제1 발광 제어 트랜지스터, 상기 구동 트랜지스터의 상기 드레인과 상기 발광 소자의 제1 전극 사이에 연결되고 상기 발광 제어 신호에 응답하여 턴-오프되는 제2 발광 제어 트랜지스터, 상기 발광 소자의 상기 제1 전극에 제2 초기화 전압을 제공하고 바이패스 게이트 신호에 응답하여 턴-온되는 바이패스 트랜지스터, 그리고 상기 구동 트랜지스터의 상기 게이트와 상기 전원 전압 라인 사이에 연결되는 스토리지 커패시터를 더 포함할 수 있다.
일 실시예에 있어서, 상기 기입 트랜지스터, 상기 제1 발광 제어 트랜지스터, 상기 제2 발광 제어 트랜지스터, 및 상기 바이패스 트랜지스터 각각은 PMOS 트랜지스터일 수 있고, 상기 보상 트랜지스터는 NMOS 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 기입 트랜지스터, 상기 제1 발광 제어 트랜지스터, 상기 제2 발광 제어 트랜지스터, 및 상기 바이패스 트랜지스터 각각은 다결정 실리콘 트랜지스터일 수 있고, 상기 보상 트랜지스터는 산화물 반도체 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 화소는 상기 구동 트랜지스터의 상기 소스 또는 상기 드레인에 바이어스 전압을 제공하고 상기 바이패스 게이트 신호에 응답하여 턴-온되는 바이어스 트랜지스터를 더 포함할 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 화소들에 초기화 게이트 신호를 제공하는 게이트 구동부, 그리고 상기 화소들에 제1 초기화 전압을 제공하는 전원 공급부를 포함할 수 있다. 상기 화소들 각각은 발광 소자, 상기 발광 소자에 제공되는 구동 전류를 제어하는 구동 트랜지스터, 그리고 상기 구동 트랜지스터의 게이트에 상기 제1 초기화 전압을 제공하고 상기 초기화 게이트 신호에 응답하여 턴-온되는 초기화 트랜지스터를 포함할 수 있다. 저주파 구동 모드의 블랭크 구간에서 상기 제1 초기화 전압의 전압 레벨은 고주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 전압 레벨보다 높을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨은 상기 고주파 구동 모드의 상기 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨과 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨은 상기 저주파 구동 모드의 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨보다 높을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨과 상기 고주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨의 차이는 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 게이트 신호의 최대 전압 증가량과 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 트랜지스터의 Vgs 전압은(Vgs 전압은 게이트와 소스의 전압 레벨 차) 상기 고주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 트랜지스터의 Vgs 전압과 실질적으로 같을 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드의 구동 주파수는 60 Hz 이하일 수 있고, 상기 고주파 구동 모드의 구동 주파수는 120 Hz 이상일 수 있다.
일 실시예에 있어서, 상기 표시 패널은 메인 표시 영역 및 서브 표시 영역을 포함할 수 있고, 상기 메인 표시 영역의 라인 당 상기 화소들의 개수는 상기 서브 표시 영역의 라인 당 상기 화소들의 개수보다 클 수 있다.
일 실시예에 있어서, 상기 서브 표시 영역은 상기 메인 표시 영역으로부터 돌출되는 제1 서브 표시 영역 및 제2 서브 표시 영역을 포함할 수 있고, 상기 제1 서브 표시 영역과 상기 제2 서브 표시 영역 사이에는 노치 영역이 형성될 수 있다.
본 발명의 실시예들에 따른 화소에 있어서, 초기화 트랜지스터가 저주파 구동 모드의 블랭크 구간에서 턴-온되지 않음에 따라, 초기화 트랜지스터가 정상적으로 동작할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 메인 표시 영역 및 서브 표시 영역 각각에 배치되는 화소의 초기화 트랜지스터가 저주파 구동 모드의 블랭크 구간에서 턴-온되지 않음에 따라, 표시 패널이 균일한 밝기의 영상을 표시할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 클럭 신호를 설명하기 위한 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 나타내는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 5는 본 발명의 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 6은 본 발명의 일 실시예에 따른 고주파 구동 모드에서의 화소의 구동을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 일 실시예에 따른 저주파 구동 모드에서의 화소의 구동을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 비교예에 따른 저주파 구동 모드의 블랭크 구간에서 표시 패널을 나타내는 평면도이다.
도 9는 본 발명의 실시예에 따른 저주파 구동 모드의 블랭크 구간에서 표시 패널을 나타내는 평면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블럭도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 화소를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(100)를 나타내는 블럭도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130), 발광 구동부(140), 전원 공급부(150), 및 타이밍 제어부(160)를 포함할 수 있다.
표시 패널(110)은 복수의 화소들(PX)을 포함할 수 있다. 표시 패널(110)은, 게이트 구동부(120)로부터 게이트 신호들(GW, GC, GI, GB)을 수신할 수 있고, 데이터 구동부(130)로부터 데이터 신호(DS)를 수신할 수 있으며, 발광 구동부(140)로부터 발광 제어 신호(EM)를 수신할 수 있고, 전원 공급부(150)로부터 전압들(VINT1, VINT2, ELVDD, ELVSS, VEH)을 수신할 수 있다. 화소들(PX) 각각은 게이트 신호들(GW, GC, GI, GB), 데이터 신호(DS), 발광 제어 신호(EM), 및 전압들(VINT1, VINT2, ELVDD, ELVSS, VEH)에 기초하여 광을 방출할 수 있다.
표시 패널(110)은 영상 재생률(refresh rate)을 변경할 수 있는 가변 영상 재생률(variable refresh rate, VRR) 방식으로 영상을 표시할 수 있다. 상기 영상 재생률은 1 초 동안 표시 패널(110)로부터 영상이 표시되는 빈도수를 나타낼 수 있다. 일 실시예에 있어서, 표시 패널(110)은 1 Hz 내지 120 Hz의 다양한 영상 재생률들로 영상을 표시할 수 있다. 다른 실시예에 있어서, 표시 패널(110)은 120 Hz 보다 큰 영상 재생률(예를 들면, 240 Hz, 480 Hz 등)로도 영상을 표시할 수 있다.
표시 패널(110)은 상기 영상 재생률에 따라 고주파 구동 모드 및 저주파 구동 모드로 구동될 수 있다. 일 실시예에 있어서, 상기 고주파 구동 모드의 구동 주파수는 120 Hz 이상일 수 있고, 상기 저주파 구동 모드의 구동 주파수는 60 Hz 이하일 수 있다.
게이트 구동부(120)는 타이밍 제어부(160)로부터 게이트 제어 신호(GCS) 및 클럭 신호(CLK)를 수신할 수 있다. 게이트 구동부(120)는 게이트 제어 신호(GCS) 및 클럭 신호(CLK)에 기초하여 게이트 신호들(GW, GC, GI, GB)을 생성할 수 있다. 게이트 구동부(120)는 게이트 신호들(GW, GC, GI, GB)을 화소(PX)에 제공할 수 있다. 게이트 신호들(GW, GC, GI, GB)은 기입 게이트 신호(GW), 보상 게이트 신호(GC), 초기화 게이트 신호(GI), 및 바이패스 게이트 신호(GB)를 포함할 수 있다.
데이터 구동부(130)는 타이밍 제어부(160)로부터 데이터 제어 신호(DCS) 및 출력 영상 데이터(ID2)를 수신할 수 있다. 데이터 구동부(130)는 데이터 제어 신호(DCS) 및 출력 영상 데이터(ID2)에 기초하여 데이터 신호(DS)를 생성할 수 있다. 데이터 구동부(130)는 데이터 신호(DS)를 화소(PX)에 제공할 수 있다.
발광 구동부(140)는 타이밍 제어부(160)로부터 발광 제어 신호(ECS) 및 클럭 신호(CLK)를 수신할 수 있다. 발광 구동부(140)는 발광 제어 신호(ECS) 및 클럭 신호(CLK)에 기초하여 발광 제어 신호(EM)를 생성할 수 있다. 발광 구동부(140)는 발광 제어 신호(EM)를 화소(PX)에 제공할 수 있다.
전원 공급부(150)는 타이밍 제어부(160)로부터 전원 제어 신호(PCS)를 수신할 수 있다. 전원 공급부(150)는 전압들(VINT1, VINT2, ELVDD, ELVSS, VEH)을 화소(PX)에 제공할 수 있다. 전압들(VINT1, VINT2, ELVDD, ELVSS, VEH)은 제1 초기화 전압(VINT1), 제2 초기화 전압(VINT2), 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 및 바이어스 전압(VEH)을 포함할 수 있다. 일 실시예에 있어서, 전원 공급부(150)는 전원 제어 신호(PCS)에 기초하여 제1 초기화 전압(VINT1)의 전압 레벨을 증가하거나 감소할 수 있다.
타이밍 제어부(160)는 외부의 호스트 프로세서(예를 들면, 그래픽 처리 유닛(graphic processing unit, GPU) 또는 그래픽 카드)로부터 입력 영상 데이터(ID1) 및 제어 신호(CS)를 수신할 수 있다. 타이밍 제어부(160)는 입력 영상 데이터(ID1) 및 제어 신호(CS)에 기초하여 게이트 제어 신호(GCS), 데이터 제어 신호(DCS), 발광 제어 신호(ECS), 전원 제어 신호(PCS), 클럭 신호(CLK), 및 출력 영상 데이터(ID2)를 생성할 수 있다.
도 2는 본 발명의 일 실시예에 따른 클럭 신호(CLK)를 설명하기 위한 타이밍도이다.
도 2를 참조하면, 클럭 신호(CLK)는 일정한 주기(PP)를 가지는 펄스들(PS)을 포함할 수 있다. 표시 패널(110)의 영상 재생률이 감소하는 경우에 펄스(PS)의 폭(PW) 및/또는 주기(PP)가 증가할 수 있다.
일 실시예에 있어서, 상기 저주파 구동 모드에서 클럭 신호(CLK)의 펄스(PS)의 주기(PP)는 상기 고주파 구동 모드에서 클럭 신호(CLK)의 펄스(PS)의 주기(PP)보다 클 수 있다. 예를 들면, 상기 고주파 구동 모드에서 클럭 신호(CLK)의 펄스(PS)의 주기(PP)는 4 수평 시간(H)일 수 있고, 상기 저주파 구동 모드에서 클럭 신호(CLK)의 펄스(PS)의 주기(PP)는 240 H일 수 있다. 상기 저주파 구동 모드에서 클럭 신호(CLK)의 펄스(PS)의 폭(PW) 및/또는 주기(PP)가 증가함에 따라, 표시 장치(100)의 소비 전력이 감소할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널(110)을 나타내는 평면도이다.
도 3을 참조하면, 표시 패널(110)은 표시 영역(DA) 및 주변 영역(PA)을 포함할 수 있다. 표시 영역(DA)에는 화소들(PX)이 배치될 수 있다. 이에 따라, 표시 영역(DA)은 영상을 표시할 수 있다.
주변 영역(PA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다. 주변 영역(PA)은 영상을 표시하지 않는 비표시 영역일 수 있다. 일 실시예에 있어서, 주변 영역(PA)에는 게이트 구동부(120) 및 발광 구동부(140)가 배치될 수 있다. 다른 실시예에 있어서, 주변 영역(PA)에는 데이터 구동부(130)가 더 배치될 수도 있다.
표시 영역(DA)은 메인 표시 영역(MDA) 및 서브 표시 영역(SDA)을 포함할 수 있다. 서브 표시 영역(SDA)은 메인 표시 영역(MDA)으로부터 돌출될 수 있다. 예를 들면, 서브 표시 영역(SDA)은 메인 표시 영역(MDA)으로부터 제1 방향(DR1)으로 돌출될 수 있다.
서브 표시 영역(SDA)은 제1 서브 표시 영역(SDA1) 및 제2 서브 표시 영역(SDA2)을 포함할 수 있다. 제2 서브 표시 영역(SDA2)은 제1 서브 표시 영역(SDA1)으로부터 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 이격될 수 있다. 제1 서브 표시 영역(SDA1)과 제2 서브 표시 영역(SDA2) 사이에는 노치 영역(NA)이 형성될 수 있다. 노치 영역(NA)은 주변 영역(PA)에 포함될 수 있다.
메인 표시 영역(MDA)의 라인 당 화소들(PX)의 개수는 서브 표시 영역(SDA)의 라인 당 화소들(PX)의 개수보다 클 수 있다. 일 실시예에 있어서, 메인 표시 영역(MDA)의 제2 방향(DR2)으로 연장되는 라인 당 화소들(PX)의 개수는 서브 표시 영역(SDA)의 제2 방향(DR2)으로 연장되는 라인 당 화소들(PX)의 개수보다 클 수 있다.
표시 패널(110)에는 화소들(PX)에 제1 초기화 전압(VINT1)을 전송하는 복수의 제1 초기화 전압 라인들(IVL1, IVL2)이 배치될 수 있다. 제1 초기화 전압 라인들(IVL1, IVL2) 각각은 제2 방향(DR2)으로 연장될 수 있고, 이에 대응하는 화소 행에 위치하는 화소들(PX)에 연결될 수 있다.
메인 표시 영역(MDA)의 라인 당 화소들(PX)의 개수가 서브 표시 영역(SDA)의 라인 당 화소들(PX)의 개수보다 크기 때문에, 메인 표시 영역(MDA)에 배치되는 제1 초기화 전압 라인(IVL1)의 화소 부하(load)는 서브 표시 영역(SDA)에 배치되는 제1 초기화 전압 라인(IVL2)의 화소 부하보다 클 수 있다. 이에 따라, 메인 표시 영역(MDA)의 제1 초기화 전압(VINT1)에 전압 강하가 발생할 수 있고, 메인 표시 영역(MDA)의 제1 초기화 전압(VINT1)의 크기는 서브 표시 영역(SDA)의 제1 초기화 전압(VINT1)의 크기보다 작을 수 있다. 예를 들면, 상기 고주파 구동 모드에서, 전압 강하가 발생하지 않는 서브 표시 영역(SDA)의 제1 초기화 전압(VINT1)은 약 -4.5 V일 수 있고, 전압 강하가 발생하는 메인 표시 영역(MDA)의 제1 초기화 전압(VINT1)은 약 -4.0 V일 수 있다.
도 4는 본 발명의 일 실시예에 따른 화소(PX)를 나타내는 회로도이다.
도 4를 참조하면, 화소(PX)는 발광 소자(LE), 복수의 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8), 및 스토리지 커패시터(CST)를 포함할 수 있다.
발광 소자(LE)는 제4 노드(N4)와 제2 전원 전압(ELVSS)을 전송하는 제2 전원 전압 라인 사이에 연결될 수 있다. 발광 소자(LE)의 제1 전극은 제4 노드(N4)에 연결될 수 있고, 발광 소자(LE)의 제2 전극은 제2 전원 전압(ELVSS)을 수신할 수 있다. 일 실시예에 있어서, 발광 소자(LE)의 상기 제1 전극 및 상기 제2 전극은 각각 애노드 전극 및 캐소드 전극일 수 있다. 발광 소자(LE)는 구동 전류(DC)에 기초하여 발광할 수 있다.
일 실시예에 있어서, 발광 소자(LE)는 유기 발광 다이오드(organic light emitting diode, OLED)일 수 있다. 다른 실시예에 있어서, 발광 소자(LE)는 무기 발광 다이오드(inorganic light emitting diode) 또는 양자점 발광 다이오드(quantum dot light emitting diode)일 수도 있다.
트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8)은 구동 트랜지스터(T1), 기입 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 제1 발광 제어 트랜지스터(T5), 제2 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 및 바이어스 트랜지스터(T8)를 포함할 수 있다.
구동 트랜지스터(T1)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있고, 제3 노드(N3)의 전압에 기초하여 발광 소자(LE)에 제공되는 구동 전류(DC)를 제어할 수 있다. 구동 트랜지스터(T1)의 소스는 제1 노드(N1)에 연결될 수 있고, 구동 트랜지스터(T1)의 드레인은 제2 노드(N2)에 연결될 수 있으며, 구동 트랜지스터(T1)의 게이트는 제3 노드(N3)에 연결될 수 있다.
구동 트랜지스터(T1)는 제1 전원 전압(ELVDD)을 전송하는 제1 전원 전압 라인으로부터 발광 소자(LE)를 경유하여 상기 제2 전원 전압 라인으로 흐르는 구동 전류(DC)의 전류량을 제어할 수 있다. 이에 따라, 제1 전원 전압(ELVDD)의 전압 레벨은 제2 전원 전압(ELVSS)의 전압 레벨보다 높을 수 있다.
기입 트랜지스터(T2)는 데이터 신호(DS)를 전송하는 데이터 라인과 제1 노드(N1) 사이에 연결될 수 있고, 기입 게이트 신호(GW)에 응답하여 턴-온될 수 있다. 기입 트랜지스터(T2)의 소스는 데이터 신호(DS)를 수신할 수 있고, 기입 트랜지스터(T2)의 드레인은 제1 노드(N1)에 연결될 수 있으며, 기입 트랜지스터(T2)의 게이트는 기입 게이트 신호(GW)를 수신할 수 있다. 기입 트랜지스터(T2)는 기입 게이트 신호(GW)가 제공될 때 턴-온되어 제1 노드(N1)에 데이터 신호(DS)를 전송할 수 있다.
보상 트랜지스터(T3)는 제2 노드(N2)와 제3 노드(N3) 사이에 연결될 수 있고, 보상 게이트 신호(GC)에 응답하여 턴-온될 수 있다. 보상 트랜지스터(T3)의 소스는 제2 노드(N2)에 연결될 수 있고, 보상 트랜지스터(T3)의 드레인은 제3 노드(N3)에 연결될 수 있으며, 보상 트랜지스터(T3)의 게이트는 보상 게이트 신호(GC)를 수신할 수 있다. 보상 트랜지스터(T3)는 보상 게이트 신호(GC)가 제공될 때 턴-온되어 구동 트랜지스터(T1)를 다이오드-연결할 수 있다. 이에 따라, 제3 노드(N3)에 구동 트랜지스터(T1)의 문턱 전압이 보상된 데이터 신호(DS)가 전송될 수 있다.
초기화 트랜지스터(T4)는 제1 초기화 전압(VINT1)을 전송하는 제1 초기화 전압 라인(IVL1, IVL2)과 제3 노드(N3) 사이에 연결될 수 있고, 초기화 게이트 신호(GI)에 응답하여 턴-온될 수 있다. 초기화 트랜지스터(T4)의 소스는 제1 초기화 전압(VINT1)을 수신할 수 있고, 초기화 트랜지스터(T4)의 드레인은 제3 노드(N3)에 연결될 수 있으며, 초기화 트랜지스터(T4)의 게이트는 초기화 게이트 신호(GI)를 수신할 수 있다. 초기화 트랜지스터(T4)는 초기화 게이트 신호(GI)가 제공될 때 턴-온되어 제3 노드(N3)에 제1 초기화 전압(VINT1)을 전송할 수 있다. 제3 노드(N3)에 제1 초기화 전압(VINT1)이 전송됨에 따라, 구동 트랜지스터(T1)의 상기 게이트가 초기화될 수 있다.
제1 발광 제어 트랜지스터(T5)는 상기 제1 전원 전압 라인과 제1 노드(N1) 사이에 연결될 수 있고, 발광 제어 신호(EM)에 응답하여 턴-오프될 수 있다. 제1 발광 제어 트랜지스터(T5)의 소스는 제1 전원 전압(ELVDD)을 수신할 수 있고, 제1 발광 제어 트랜지스터(T5)의 드레인은 제1 노드(N1)에 연결될 수 있으며, 제1 발광 제어 트랜지스터(T5)의 게이트는 발광 제어 신호(EM)를 수신할 수 있다.
제2 발광 제어 트랜지스터(T6)는 제2 노드(N2)와 제4 노드(N4) 사이에 연결될 수 있고, 발광 제어 신호(EM)에 응답하여 턴-오프될 수 있다. 제2 발광 제어 트랜지스터(T6)의 소스는 제2 노드(N2)에 연결될 수 있고, 제2 발광 제어 트랜지스터(T6)의 드레인은 제4 노드(N4)에 연결될 수 있으며, 제2 발광 제어 트랜지스터(T6)의 게이트는 발광 제어 신호(EM)를 수신할 수 있다. 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)는 발광 제어 신호(EM)에 응답하여 턴-오프될 수 있고, 발광 제어 신호(EM)의 공급이 중단될 때 턴-온될 수 있다.
바이패스 트랜지스터(T7)는 제2 초기화 전압(VINT2)을 전송하는 제2 초기화 전압 라인과 제4 노드(N4) 사이에 연결될 수 있고, 바이패스 게이트 신호(GB)에 응답하여 턴-온될 수 있다. 바이패스 트랜지스터(T7)의 소스는 제2 초기화 전압(VINT2)를 수신할 수 있고, 바이패스 트랜지스터(T7)의 드레인은 제4 노드(N4)에 연결될 수 있으며, 바이패스 트랜지스터(T7)의 게이트는 바이패스 게이트 신호(GB)를 수신할 수 있다.
바이패스 트랜지스터(T7)는 바이패스 게이트 신호(GB)가 제공될 때 턴-온되어 발광 소자(LE)의 상기 제1 전극에 제2 초기화 전압(VINT2)을 전송할 수 있다. 발광 소자(LE)의 상기 제1 전극에 제2 초기화 전압(VINT2)이 전송되면, 발광 소자(LE)의 기생 커패시터가 방전될 수 있다. 상기 기생 커패시터에 충전된 잔류 전압이 방전됨에 따라, 의도하지 않은 발광 소자(LE)의 미세 발광이 방지될 수 있다.
바이어스 트랜지스터(T8)는 바이어스 전압(VEH)을 전송하는 바이어스 전압 라인과 제1 노드(N1) 사이에 연결될 수 있고, 바이패스 게이트 신호(GB)에 응답하여 턴-온될 수 있다. 바이어스 트랜지스터(T8)의 소스는 바이어스 전압(VEH)을 수신할 수 있고, 바이어스 트랜지스터(T8)의 드레인은 제1 노드(N1)에 연결될 수 있으며, 바이어스 트랜지스터(T8)의 게이트는 바이패스 게이트 신호(GB)를 수신할 수 있다.
바이어스 트랜지스터(T8)는 바이패스 게이트 신호(GB)가 제공될 때 턴-온되어 구동 트랜지스터(T1)의 상기 소스에 바이어스 전압(VEH)을 전송할 수 있다. 구동 트랜지스터(T1)의 상기 소스에 바이어스 전압(VEH)이 인가됨에 따라, 구동 트랜지스터(T1)가 온-바이어스(on-bias)될 수 있고, 구동 트랜지스터(T1)의 히스테리시스(hysteresis)가 보상될 수 있다.
일 실시예에 있어서, 구동 트랜지스터(T1), 기입 트랜지스터(T2), 제1 발광 제어 트랜지스터(T5), 제2 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 및 바이어스 트랜지스터(T8) 각각은 PMOS 트랜지스터일 수 있고, 보상 트랜지스터(T3) 및 초기화 트랜지스터(T4) 각각은 NMOS 트랜지스터일 수 있다. 이에 따라, 구동 트랜지스터(T1), 기입 트랜지스터(T2), 제1 발광 제어 트랜지스터(T5), 제2 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 및 바이어스 트랜지스터(T8)를 턴-온하는 게이트-온 전압은 논리 로우 전압일 수 있고, 보상 트랜지스터(T3) 및 초기화 트랜지스터(T4)를 턴-온하는 게이트-온 전압은 논리 하이 전압일 수 있다.
일 실시예에 있어서, 구동 트랜지스터(T1), 기입 트랜지스터(T2), 제1 발광 제어 트랜지스터(T5), 제2 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 및 바이어스 트랜지스터(T8) 각각은 다결정 실리콘 트랜지스터일 수 있고, 보상 트랜지스터(T3) 및 초기화 트랜지스터(T4) 각각은 산화물 반도체 트랜지스터일 수 있다. 다시 말해, 구동 트랜지스터(T1), 기입 트랜지스터(T2), 제1 발광 제어 트랜지스터(T5), 제2 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 및 바이어스 트랜지스터(T8) 각각은 다결정 실리콘으로 형성되는 활성층을 포함할 수 있고, 보상 트랜지스터(T3) 및 초기화 트랜지스터(T4) 각각은 산화물 반도체로 형성되는 활성층을 포함할 수 있다.
스토리지 커패시터(CST)는 제3 노드(N3)와 상기 제1 전원 전압 라인 사이에 연결될 수 있다. 스토리지 커패시터(CST)의 제1 전극은 제3 노드(N3)에 연결될 수 있고, 스토리지 커패시터(CST)의 제2 전극은 제1 전원 전압(ELVDD)을 수신할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 화소(PX)를 나타내는 회로도이다.
도 5를 참조하면, 화소(PX)는 발광 소자(LE), 복수의 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8), 및 스토리지 커패시터(CST)를 포함할 수 있다. 도 5를 참조하여 설명하는 화소(PX)는 바이어스 트랜지스터(T8)의 연결을 제외하고는 도 4를 참조하여 설명한 화소(PX)와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
바이어스 트랜지스터(T8)는 바이어스 전압(VEH)을 전송하는 상기 바이어스 전압 라인과 제2 노드(N2) 사이에 연결될 수 있고, 바이패스 게이트 신호(GB)에 응답하여 턴-온될 수 있다. 바이어스 트랜지스터(T8)의 소스는 바이어스 전압(VEH)을 수신할 수 있고, 바이어스 트랜지스터(T8)의 드레인은 제2 노드(N2)에 연결될 수 있으며, 바이어스 트랜지스터(T8)의 게이트는 바이패스 게이트 신호(GB)를 수신할 수 있다.
바이어스 트랜지스터(T8)는 바이패스 게이트 신호(GB)가 제공될 때 턴-온되어 구동 트랜지스터(T1)의 상기 드레인에 바이어스 전압(VEH)을 전송할 수 있다. 구동 트랜지스터(T1)의 상기 드레인에 바이어스 전압(VEH)이 인가됨에 따라, 구동 트랜지스터(T1)가 온-바이어스될 수 있고, 구동 트랜지스터(T1)의 히스테리시스가 보상될 수 있다.
도 6은 본 발명의 일 실시예에 따른 고주파 구동 모드(HFD)에서의 화소(PX)의 구동을 설명하기 위한 타이밍도이다.
도 4, 도 5, 및 도 6을 참조하면, 프레임 구간(FP)은 액티브 구간(AP) 및 적어도 하나의 블랭크 구간(BP)을 포함할 수 있다.
화소(PX)는 액티브 구간(AP)에서 영상 표시를 위한 신호들을 제공받을 수 있다. 액티브 구간(AP)은 오프-바이어스 구간(P1), 초기화 구간(P2), 보상 및 기입 구간(P3), 바이패스 구간(P4), 및 제1 발광 구간(P5)을 포함할 수 있다.
먼저, 화소(PX)에 발광 제어 신호(EM)가 인가될 수 있다. 발광 제어 신호(EM)가 인가되면 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)가 턴-오프될 수 있다. 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)가 턴-오프되면 발광 소자(LE)로의 구동 전류(DC)의 공급이 중단될 수 있다.
그 다음, 오프-바이어스 구간(P1)에서 화소(PX)에 보상 게이트 신호(GC) 및 바이패스 게이트 신호(GB)가 인가될 수 있다. 보상 게이트 신호(GC)가 인가되면 보상 트랜지스터(T3)가 턴-온될 수 있고, 바이패스 게이트 신호(GB)가 인가되면 바이패스 트랜지스터(T7) 및 바이어스 트랜지스터(T8)가 턴-온될 수 있다. 보상 트랜지스터(T3) 및 바이어스 트랜지스터(T8)가 턴-온되면 구동 트랜지스터(T1)의 상기 게이트에 바이어스 전압(VEH)이 제공될 수 있고, 구동 트랜지스터(T1)가 오프-바이어스(off-bias)될 수 있다. 바이패스 트랜지스터(T7)가 턴-온되면 발광 소자(LE)의 상기 제1 전극에 제2 초기화 전압(VINT2)이 제공될 수 있고, 발광 소자(LE)의 기생 커패시터의 전압이 방전될 수 있다.
그 다음, 초기화 구간(P2)에서 화소(PX)에 초기화 게이트 신호(GI)가 인가될 수 있다. 초기화 게이트 신호(GI)가 인가되면 초기화 트랜지스터(T4)가 턴-온될 수 있다. 초기화 트랜지스터(T4)가 턴-온되면 구동 트랜지스터(T1)의 상기 게이트에 제1 초기화 전압(VINT1)이 제공될 수 있고, 구동 트랜지스터(T1)의 상기 게이트가 초기화될 수 있다.
예를 들면, 초기화 트랜지스터(T4)를 턴-오프하는 초기화 게이트 신호(GI)의 논리 로우 전압(VGL)의 전압 레벨은 약 -8 V일 수 있고, 초기화 트랜지스터(T4)를 턴-온하는 초기화 게이트 신호(GI)의 논리 하이 전압(VGL)의 전압 레벨은 약 6.5 V일 수 있다.
그 다음, 보상 및 기입 구간(P3)에서 화소(PX)에 보상 게이트 신호(GC) 및 기입 게이트 신호(GW)가 인가될 수 있다. 보상 게이트 신호(GC)가 인가되면 보상 트랜지스터(T3)가 턴-온될 수 있고, 기입 게이트 신호(GW)가 인가되면 기입 트랜지스터(T2)가 턴-온될 수 있다. 보상 트랜지스터(T3) 및 기입 트랜지스터(T2)가 턴-온되면 구동 트랜지스터(T1)의 상기 게이트에 구동 트랜지스터(T1)의 문턱 전압이 보상된 데이터 신호(DS)가 제공될 수 있다.
그 다음, 바이패스 구간(P4)에서 화소(PX)에 바이패스 게이트 신호(GB)가 인가될 수 있다. 바이패스 게이트 신호(GB)가 인가되면 바이패스 트랜지스터(T7) 및 바이어스 트랜지스터(T8)가 턴-온될 수 있다. 바이패스 트랜지스터(T7)가 턴-온되면 발광 소자(LE)의 상기 제1 전극에 제2 초기화 전압(VINT2)이 제공될 수 있고, 발광 소자(LE)의 기생 커패시터의 전압이 방전될 수 있다. 바이어스 트랜지스터(T8)가 턴-온되면 구동 트랜지스터(T1)의 상기 소스 또는 상기 드레인에 바이어스 전압(VEH)이 제공될 수 있고, 구동 트랜지스터(T1)가 온-바이어스될 수 있다.
그 다음, 제1 발광 구간(P5)에서 화소(PX)에 발광 제어 신호(EM)의 공급이 중단될 수 있다. 발광 제어 신호(EM)의 공급이 중단되면, 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)가 턴-온될 수 있다. 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)가 턴-온되면, 데이터 신호(DS)에 기초하여 생성된 구동 전류(DC)가 발광 소자(LE)에 제공될 수 있고, 발광 소자(LE)는 구동 전류(DC)에 대응하는 휘도로 발광할 수 있다.
화소(PX)는 블랭크 구간(BP)에서 액티브 구간(AP)에서 표시되는 영상의 휘도를 유지하기 위한 신호들을 제공받을 수 있다. 블랭크 구간(BP)은 온-바이어스 구간(P6) 및 제2 발광 구간(P7)을 포함할 수 있다.
먼저, 화소(PX)에 발광 제어 신호(EM)가 인가될 수 있다. 발광 제어 신호(EM)가 인가되면 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)가 턴-오프될 수 있다. 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)가 턴-오프되면 발광 소자(LE)로의 구동 전류(DC)의 공급이 중단될 수 있다.
그 다음, 바이어스 구간(P6)에서 화소(PX)에 바이패스 게이트 신호(GB)가 인가될 수 있다. 바이패스 게이트 신호(GB)가 인가되면 바이패스 트랜지스터(T7) 및 바이어스 트랜지스터(T8)가 턴-온될 수 있다. 바이패스 트랜지스터(T7)가 턴-온되면 발광 소자(LE)의 상기 제1 전극에 제2 초기화 전압(VINT2)이 제공될 수 있고, 발광 소자(LE)의 기생 커패시터의 전압이 방전될 수 있다. 바이어스 트랜지스터(T8)가 턴-온되면 구동 트랜지스터(T1)의 상기 소스 또는 상기 드레인에 바이어스 전압(VEH)이 제공될 수 있고, 구동 트랜지스터(T1)가 온-바이어스될 수 있다.
그 다음, 제2 발광 구간(P7)에서 화소(PX)에 발광 제어 신호(EM)의 공급이 중단될 수 있다. 발광 제어 신호(EM)의 공급이 중단되면, 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)가 턴-온될 수 있다. 제1 발광 제어 트랜지스터(T5) 및 제2 발광 제어 트랜지스터(T6)가 턴-온되면, 액티브 구간(AP)에 제공된 데이터 신호(DS)에 기초하여 발광 소자(LE)가 발광할 수 있다.
도 7은 본 발명의 일 실시예에 따른 저주파 구동 모드(LFD)에서의 화소(PX)의 구동을 설명하기 위한 타이밍도이다.
도 7을 참조하여 설명하는 저주파 구동 모드(LFD)에서의 화소(PX)의 구동에 있어서, 도 6을 참조하여 설명한 고주파 구동 모드(HFD)에서의 화소(PX)의 구동과 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 4, 도 5, 도 6, 및 도 7을 참조하면, 고주파 구동 모드(HFD)의 블랭크 구간(BP)에서 초기화 게이트 신호(GI)의 전압 레벨은 일정할 수 있고, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 초기화 게이트 신호(GI)의 전압 레벨은 주기적으로 변화할 수 있다. 일 실시예에 있어서, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 초기화 게이트 신호(GI)는 논리 로우 전압(VGL)의 전압 레벨로부터 지수적으로 증가하다가 논리 로우 전압(VGL)의 전압 레벨로 떨어지는 패턴을 반복할 수 있다. 예를 들면, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 초기화 게이트 신호(GI)의 최대 전압 증가량(MVI)은 약 1.0 V일 수 있다.
블랭크 구간(BP)에서 초기화 게이트 신호(GI)는 클럭 신호(CLK)의 펄스(PS)에 의해 일정한 전압 레벨을 유지할 수 있다. 고주파 구동 모드(HFD)의 블랭크 구간(BP)에서는 클럭 신호(CLK)의 펄스(PS)의 주기(PP)가 작기 때문에 초기화 게이트 신호(GI)의 전압 레벨이 증가하지 않는 반면에, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서는 클럭 신호(CLK)의 펄스(PS)의 주기(PP)가 크기 때문에 초기화 게이트 신호(GI)의 전압 레벨이 주기적으로 증가할 수 있다.
저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 초기화 게이트 신호(GI)의 전압 레벨이 증가하는 경우에, 초기화 트랜지스터(T4)의 상기 게이트의 전압 레벨이 증가할 수 있고, 이에 따라, 초기화 트랜지스터(T4)의 Vgs 전압(게이트와 소스의 전압 레벨 차)이 증가할 수 있다. 특히, 서브 표시 영역(SDA)에 배치되는 화소(PX)에 제공되는 제1 초기화 전압(VINT1)에 전압 강하가 발생하지 않기 때문에, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 초기화 게이트 신호(GI)의 전압 레벨이 증가하는 경우에, 서브 표시 영역(SDA)에 배치되는 화소(PX)의 초기화 트랜지스터(T4)의 Vgs 전압이 더욱 증가할 수 있다. 초기화 트랜지스터(T4)의 Vgs 전압이 증가하는 경우에 초기화 트랜지스터(T4)가 턴-온되어 블랭크 구간(BP)에서 구동 트랜지스터(T1)의 상기 게이트에 제1 초기화 전압(VINT1)이 인가될 수 있고, 이에 따라, 화소(PX)에서 방출되는 광의 밝기가 증가할 수 있다. 특히, 서브 표시 영역(SDA)에 배치되는 화소(PX)에서 방출되는 광의 밝기가 증가하는 경우에, 서브 표시 영역(SDA)에 표시되는 영상의 밝기가 메인 표시 영역(MDA)에서 표시되는 영상의 밝기보다 클 수 있다.
저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 초기화 트랜지스터(T4)가 턴-온되는 것을 방지하기 위하여, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL2)은 고주파 구동 모드(HFD)의 블랭크 구간(BP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL1)보다 높을 수 있다. 예를 들면, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL2)은 약 -3.5 V일 수 있고, 고주파 구동 모드(HFD)의 블랭크 구간(BP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL1)은 약 -4.5 V일 수 있다.
일 실시예에 있어서, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL2)과 고주파 구동 모드(HFD)의 블랭크 구간(BP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL1)의 차이(VLD)는 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 초기화 게이트 신호(GI)의 최대 전압 증가량(MVI)과 실질적으로 같을 수 있다. 이러한 실시예에 있어서, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 초기화 트랜지스터(T4)의 상기 소스의 전압 레벨의 증가량(VLD)이 초기화 트랜지스터(T4)의 상기 게이트의 전압 레벨의 증가량(MVI)과 실질적으로 같기 때문에, 저주파 구동 모드(LFD)의 블랭크 구간(BP) 내의 제1 시점(T1)에서 초기화 트랜지스터(T4)의 Vgs 전압은 고주파 구동 모드(HFD)의 블랭크 구간(BP) 내의 제1 시점(T1)에서 초기화 트랜지스터(T4)의 Vgs 전압과 실질적으로 같을 수 있다.
저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 초기화 게이트 신호(GI)의 전압 레벨의 증가에 따라 초기화 트랜지스터(T4)의 상기 게이트의 전압 레벨이 증가하더라도, 제1 초기화 전압(VINT1)의 전압 레벨의 증가에 따라 초기화 트랜지스터(T4)의 상기 소스의 전압 레벨이 증가하기 때문에, 초기화 트랜지스터(T4)의 Vgs 전압이 증가하지 않을 수 있다. 특히, 서브 표시 영역(SDA)에 배치되는 화소(PX)에 제공되는 제1 초기화 전압(VINT1)에 전압 강하가 발생하지 않더라도, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 제1 초기화 전압(VINT1)의 전압 레벨이 증가하기 때문에, 서브 표시 영역(SDA)에 배치되는 화소(PX)의 초기화 트랜지스터(T4)의 Vgs 전압이 증가하지 않을 수 있다. 이에 따라, 서브 표시 영역(SDA)에 배치되는 화소(PX)에서 방출되는 광의 밝기가 메인 표시 영역(MDA)에서 표시되는 영상의 밝기와 실질적으로 같을 수 있다.
저주파 구동 모드(LFD)의 액티브 구간(AP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL1)은 고주파 구동 모드(HFD)의 액티브 구간(AP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL1)과 실질적으로 같을 수 있다. 예를 들면, 저주파 구동 모드(LFD)의 액티브 구간(AP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL1)은 약 -4.5 V일 수 있고, 고주파 구동 모드(HFD)의 액티브 구간(AP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL1)은 약 -4.5 V일 수 있다. 이에 따라, 저주파 구동 모드(LFD)의 액티브 구간(AP)의 초기화 구간(P2)에서 초기화 트랜지스터(T4)가 정상적으로 턴-온되어 구동 트랜지스터(T1)의 상기 게이트가 정상적으로 초기화될 수 있다.
저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL2)은 저주파 구동 모드(LFD)의 액티브 구간(AP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL1)보다 높을 수 있다. 예를 들면, 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL2)은 약 -3.5 V일 수 있고, 저주파 구동 모드(LFD)의 액티브 구간(AP)에서 제1 초기화 전압(VINT1)의 전압 레벨(VL1)은 약 -4.5 V일 수 있다. 일 실시예에 있어서, 저주파 구동 모드(LFD)의 액티브 구간(AP)에서 블랭크 구간(BP)으로 전환될 때, 제1 초기화 전압(VINT1)이 제1 전압 레벨(VL1)에서 제2 전압 레벨(VL2)로 증가할 수 있다.
비교예 서브 표시 영역 메인 표시 영역
고주파 구동 모드 -8 - (-4.5) = -3.5 (V) -8 - (-4.0) = -4.0 (V)
저주파 구동 모드 -7 - (-4.5) = -2.5 (V) -7 - (-4.0) = -3.0 (V)
실시예 서브 표시 영역 메인 표시 영역
고주파 구동 모드 -8 - (-4.5) = -3.5 (V) -8 - (-4.0) = -4.0 (V)
저주파 구동 모드 -7 - (-3.5) = -3.5 (V) -7 - (-3.0) = -4.0 (V)
표 1은 본 발명의 비교예에 따른 블랭크 구간(BP) 내의 제1 시점(T1)에서 화소의 초기화 트랜지스터의 Vgs 전압을 나타낸다. 표 2는 본 발명의 실시예에 따른 블랭크 구간(BP) 내의 제1 시점(T1)에서 화소의 초기화 트랜지스터의 Vgs 전압을 나타낸다. 도 8은 본 발명의 비교예에 따른 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 표시 패널을 나타내는 평면도이다. 도 9는 본 발명의 실시예에 따른 저주파 구동 모드(LFD)의 블랭크 구간(BP)에서 표시 패널을 나타내는 평면도이다.
표 1, 표 2, 도 8, 및 도 9를 참조하면, 비교예 및 실시예에 있어서, 고주파 구동 모드의 블랭크 구간에서 서브 표시 영역(SDA) 및 메인 표시 영역(MDA) 각각의 화소의 초기화 트랜지스터의 Vgs 전압의 전압 레벨이 상대적으로 낮을 수 있다. 이에 따라, 비교예 및 실시예에 있어서, 고주파 구동 모드의 블랭크 구간에서 서브 표시 영역(SDA) 및 메인 표시 영역(MDA) 각각의 화소의 초기화 트랜지스터는 정상적으로 턴-오프될 수 있다.
비교예에 있어서, 저주파 구동 모드의 블랭크 구간에서 초기화 게이트 신호의 전압 레벨의 증가에 따라 서브 표시 영역(SDA) 및 메인 표시 영역(MDA) 각각의 화소의 초기화 트랜지스터의 Vgs 전압의 전압 레벨이 상대적으로 높을 수 있고, 특히, 서브 표시 영역(SDA)의 제1 초기화 전압의 전압 강하가 발생하지 않음에 따라, 저주파 구동 모드의 블랭크 구간에서 서브 표시 영역(SDA)의 화소의 초기화 트랜지스터의 Vgs 전압의 전압 레벨이 더욱 높을 수 있다. 이에 따라, 비교예에 있어서, 저주파 구동 모드의 블랭크 구간에서 서브 표시 영역(SDA)의 화소의 초기화 트랜지스터는 비정상적으로 턴-온될 수 있다. 따라서, 비교예에 있어서, 저주파 구동 모드의 블랭크 구간에서 서브 표시 영역(SDA)에서 표시되는 영상의 밝기가 메인 표시 영역(MDA)에서 표시되는 영상의 밝기보다 클 수 있다.
실시예에 있어서, 제1 초기화 전압의 전압 레벨의 증가에 따라, 저주파 구동 모드의 블랭크 구간에서 서브 표시 영역(SDA) 및 메인 표시 영역(MDA) 각각의 화소의 초기화 트랜지스터의 Vgs 전압의 전압 레벨이 상대적으로 낮을 수 있다. 이에 따라, 실시예에 있어서, 저주파 구동 모드의 블랭크 구간에서 서브 표시 영역(SDA) 및 메인 표시 영역(MDA) 각각의 화소의 초기화 트랜지스터는 정상적으로 턴-오프될 수 있다. 따라서, 실시예에 있어서, 저주파 구동 모드의 블랭크 구간에서 서브 표시 영역(SDA)에서 표시되는 영상의 밝기가 메인 표시 영역(MDA)에서 표시되는 영상의 밝기와 실질적으로 같을 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치(1160)를 포함하는 전자 기기(1100)를 나타내는 블럭도이다.
도 10을 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트들(ports)을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 일 실시예에 있어서, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus), 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 프로세서(1110)는 주변 구성요소 상호연결(peripheral component interconnect, PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들면, 메모리 장치(1120)는 EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 플래시 메모리(flash memory), PRAM(phase change random access memory), RRAM(resistance random access memory), NFGM(nano floating gate memory), PoRAM(polymer random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(dynamic random access memory), SRAM(static random access memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(solid state drive, SSD), 하드 디스크 드라이브(hard disk drive, HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)에 포함되는 화소에 있어서, 초기화 트랜지스터가 저주파 구동 모드의 블랭크 구간에서 턴-온되지 않음에 따라, 초기화 트랜지스터가 정상적으로 동작할 수 있다. 또한 표시 장치(1160)에 있어서, 메인 표시 영역 및 서브 표시 영역 각각에 배치되는 화소의 초기화 트랜지스터가 저주파 구동 모드의 블랭크 구간에서 턴-온되지 않음에 따라, 표시 패널이 균일한 밝기의 영상을 표시할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 화소 및 표시 장치에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
110: 표시 패널
120: 게이트 구동부
150: 전원 공급부
AP: 액티브 구간
BP: 블랭크 구간
CST: 스토리지 커패시터
GI: 초기화 게이트 신호
LE: 발광 소자
MDA: 메인 표시 영역
NA: 노치 영역
SDA: 서브 표시 영역
SDA1: 제1 서브 표시 영역
SDA2: 제2 서브 표시 영역
T1: 구동 트랜지스터
T2: 기입 트랜지스터
T3: 보상 트랜지스터
T4: 초기화 트랜지스터
T5: 제1 발광 제어 트랜지스터
T6: 제2 발광 제어 트랜지스터
T7: 바이패스 트랜지스터
T8: 바이어스 트랜지스터
VINT1: 제1 초기화 전압

Claims (20)

  1. 발광 소자;
    상기 발광 소자에 제공되는 구동 전류를 제어하는 구동 트랜지스터; 및
    상기 구동 트랜지스터의 게이트에 제1 초기화 전압을 제공하고, 초기화 게이트 신호에 응답하여 턴-온되는 초기화 트랜지스터를 포함하고,
    저주파 구동 모드의 블랭크 구간에서 상기 제1 초기화 전압의 전압 레벨은 고주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 전압 레벨보다 높은, 화소.
  2. 제1 항에 있어서,
    상기 저주파 구동 모드의 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨은 상기 고주파 구동 모드의 상기 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨과 실질적으로 같은, 화소.
  3. 제1 항에 있어서,
    상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨은 상기 저주파 구동 모드의 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨보다 높은, 화소.
  4. 제1 항에 있어서,
    상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨과 상기 고주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨의 차이는 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 게이트 신호의 최대 전압 증가량과 실질적으로 같은, 화소.
  5. 제1 항에 있어서,
    상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 트랜지스터의 Vgs 전압은(Vgs 전압은 게이트와 소스의 전압 레벨 차) 상기 고주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 트랜지스터의 Vgs 전압과 실질적으로 같은, 화소.
  6. 제1 항에 있어서,
    상기 저주파 구동 모드의 구동 주파수는 60 Hz 이하이고,
    상기 고주파 구동 모드의 구동 주파수는 120 Hz 이상인, 화소.
  7. 제1 항에 있어서,
    상기 구동 트랜지스터는 PMOS 트랜지스터이고,
    상기 초기화 트랜지스터는 NMOS 트랜지스터인, 화소.
  8. 제1 항에 있어서,
    상기 구동 트랜지스터는 다결정 실리콘 트랜지스터이고,
    상기 초기화 트랜지스터는 산화물 반도체 트랜지스터인, 화소.
  9. 제1 항에 있어서,
    상기 구동 트랜지스터의 소스에 데이터 신호를 제공하고, 기입 게이트 신호에 응답하여 턴-온되는 기입 트랜지스터;
    상기 구동 트랜지스터의 드레인과 상기 게이트 사이에 연결되고, 보상 게이트 신호에 응답하여 턴-온되는 보상 트랜지스터;
    제1 전원 전압을 전송하는 전원 전압 라인과 상기 구동 트랜지스터의 상기 소스 사이에 연결되고, 발광 제어 신호에 응답하여 턴-오프되는 제1 발광 제어 트랜지스터;
    상기 구동 트랜지스터의 상기 드레인과 상기 발광 소자의 제1 전극 사이에 연결되고, 상기 발광 제어 신호에 응답하여 턴-오프되는 제2 발광 제어 트랜지스터;
    상기 발광 소자의 상기 제1 전극에 제2 초기화 전압을 제공하고, 바이패스 게이트 신호에 응답하여 턴-온되는 바이패스 트랜지스터; 및
    상기 구동 트랜지스터의 상기 게이트와 상기 전원 전압 라인 사이에 연결되는 스토리지 커패시터를 더 포함하는, 화소.
  10. 제9 항에 있어서,
    상기 기입 트랜지스터, 상기 제1 발광 제어 트랜지스터, 상기 제2 발광 제어 트랜지스터, 및 상기 바이패스 트랜지스터 각각은 PMOS 트랜지스터이고,
    상기 보상 트랜지스터는 NMOS 트랜지스터인, 화소.
  11. 제9 항에 있어서,
    상기 기입 트랜지스터, 상기 제1 발광 제어 트랜지스터, 상기 제2 발광 제어 트랜지스터, 및 상기 바이패스 트랜지스터 각각은 다결정 실리콘 트랜지스터이고,
    상기 보상 트랜지스터는 산화물 반도체 트랜지스터인, 화소.
  12. 제9 항에 있어서,
    상기 구동 트랜지스터의 상기 소스 또는 상기 드레인에 바이어스 전압을 제공하고, 상기 바이패스 게이트 신호에 응답하여 턴-온되는 바이어스 트랜지스터를 더 포함하는, 화소.
  13. 복수의 화소들을 포함하는 표시 패널;
    상기 화소들에 초기화 게이트 신호를 제공하는 게이트 구동부; 및
    상기 화소들에 제1 초기화 전압을 제공하는 전원 공급부를 포함하고,
    상기 화소들 각각은,
    발광 소자;
    상기 발광 소자에 제공되는 구동 전류를 제어하는 구동 트랜지스터; 및
    상기 구동 트랜지스터의 게이트에 상기 제1 초기화 전압을 제공하고, 상기 초기화 게이트 신호에 응답하여 턴-온되는 초기화 트랜지스터를 포함하며,
    저주파 구동 모드의 블랭크 구간에서 상기 제1 초기화 전압의 전압 레벨은 고주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 전압 레벨보다 높은, 표시 장치.
  14. 제13 항에 있어서,
    상기 저주파 구동 모드의 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨은 상기 고주파 구동 모드의 상기 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨과 실질적으로 같은, 표시 장치.
  15. 제13 항에 있어서,
    상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨은 상기 저주파 구동 모드의 액티브 구간에서 상기 제1 초기화 전압의 전압 레벨보다 높은, 표시 장치.
  16. 제13 항에 있어서,
    상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨과 상기 고주파 구동 모드의 상기 블랭크 구간에서 상기 제1 초기화 전압의 상기 전압 레벨의 차이는 상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 게이트 신호의 최대 전압 증가량과 실질적으로 같은, 표시 장치.
  17. 제13 항에 있어서,
    상기 저주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 트랜지스터의 Vgs 전압은(Vgs 전압은 게이트와 소스의 전압 레벨 차) 상기 고주파 구동 모드의 상기 블랭크 구간에서 상기 초기화 트랜지스터의 Vgs 전압과 실질적으로 같은, 표시 장치.
  18. 제13 항에 있어서,
    상기 저주파 구동 모드의 구동 주파수는 60 Hz 이하이고,
    상기 고주파 구동 모드의 구동 주파수는 120 Hz 이상인, 표시 장치.
  19. 제13 항에 있어서,
    상기 표시 패널은 메인 표시 영역 및 서브 표시 영역을 포함하고,
    상기 메인 표시 영역의 라인 당 상기 화소들의 개수는 상기 서브 표시 영역의 라인 당 상기 화소들의 개수보다 큰, 표시 장치.
  20. 제19 항에 있어서,
    상기 서브 표시 영역은 상기 메인 표시 영역으로부터 돌출되는 제1 서브 표시 영역 및 제2 서브 표시 영역을 포함하고,
    상기 제1 서브 표시 영역과 상기 제2 서브 표시 영역 사이에는 노치 영역이 형성되는, 표시 장치.
KR1020210135676A 2021-10-13 2021-10-13 화소 및 이를 포함하는 표시 장치 KR20230053025A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210135676A KR20230053025A (ko) 2021-10-13 2021-10-13 화소 및 이를 포함하는 표시 장치
CN202211229736.7A CN115966177A (zh) 2021-10-13 2022-10-08 像素和包括该像素的显示装置
US17/964,893 US11823624B2 (en) 2021-10-13 2022-10-12 Pixel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210135676A KR20230053025A (ko) 2021-10-13 2021-10-13 화소 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230053025A true KR20230053025A (ko) 2023-04-21

Family

ID=85797317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210135676A KR20230053025A (ko) 2021-10-13 2021-10-13 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11823624B2 (ko)
KR (1) KR20230053025A (ko)
CN (1) CN115966177A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188325A (zh) * 2022-08-08 2022-10-14 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102288351B1 (ko) * 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR102309097B1 (ko) 2017-04-10 2021-10-07 삼성디스플레이 주식회사 표시장치 및 그의 구동 방법
KR20190046135A (ko) 2017-10-25 2019-05-07 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동방법
KR102599715B1 (ko) 2019-08-21 2023-11-09 삼성디스플레이 주식회사 화소 회로

Also Published As

Publication number Publication date
US11823624B2 (en) 2023-11-21
US20230116559A1 (en) 2023-04-13
CN115966177A (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
US11094258B2 (en) Pixel circuit
KR102555125B1 (ko) 표시 장치
EP3879517A1 (en) Pixel circuit
KR102415275B1 (ko) 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR101963126B1 (ko) 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
KR20210057277A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
US10650738B2 (en) Pixel circuit and organic light emitting display device including the pixel circuit
KR102492365B1 (ko) 유기 발광 표시 장치
KR20220065166A (ko) 표시 장치 및 표시 장치의 구동 방법
KR101918270B1 (ko) 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
US11823624B2 (en) Pixel and display device including the same
KR102587818B1 (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
CN219418466U (zh) 像素和显示装置
CN220604307U (zh) 像素电路和包括该像素电路的显示装置
US11600229B2 (en) Pixel and organic light emitting diode display device
CN220913880U (zh) 扫描驱动器和包括扫描驱动器的显示装置
KR20240021343A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230116991A (ko) 화소 회로
KR20230120164A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20230043287A (ko) 화소 및 이를 포함하는 표시 장치
KR20240080264A (ko) 픽셀 및 이를 포함하는 표시 장치
KR20240018723A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20240029669A (ko) 표시 장치
KR20240003014A (ko) 표시 장치 및 이의 구동 방법
CN117935709A (zh) 显示设备、驱动其的方法以及包括其的电子设备