KR20230110425A - 화소 - Google Patents

화소 Download PDF

Info

Publication number
KR20230110425A
KR20230110425A KR1020220006180A KR20220006180A KR20230110425A KR 20230110425 A KR20230110425 A KR 20230110425A KR 1020220006180 A KR1020220006180 A KR 1020220006180A KR 20220006180 A KR20220006180 A KR 20220006180A KR 20230110425 A KR20230110425 A KR 20230110425A
Authority
KR
South Korea
Prior art keywords
transistor
gate
node
period
driving
Prior art date
Application number
KR1020220006180A
Other languages
English (en)
Inventor
김준환
김윤호
김태영
박종우
조대연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220006180A priority Critical patent/KR20230110425A/ko
Priority to CN202211404071.9A priority patent/CN116456762A/zh
Priority to US18/094,926 priority patent/US11996045B2/en
Publication of KR20230110425A publication Critical patent/KR20230110425A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 일 실시예는, 제1구동트랜지스터와 제2구동트랜지스터; 상기 제1구동트랜지스터의 게이트와 게이트 노드 사이에 연결된 제1선택트랜지스터; 및 상기 제2구동트랜지스터의 게이트와 상기 게이트 노드 사이에 연결된 제2선택트랜지스터;를 포함하는 화소를 개시한다.

Description

화소{Pixel}
본 발명은 화소 및 표시장치에 관한 것이다.
유기발광표시장치(organic light emitting display apparatus)는 전류에 의해 휘도가 달라지는 표시요소, 예컨대, 유기발광다이오드(organic light emitting diode)를 포함한다. 유기발광표시장치의 화소는 표시요소, 게이트와 소스 사이의 전압에 따라 표시요소에 공급되는 전류량을 제어하는 구동트랜지스터, 및 표시요소의 휘도를 제어하기 위한 데이터신호를 구동트랜지스터로 전달하는 스위칭트랜지스터를 포함한다.
본 발명의 실시예는 고휘도 영상 표시가 가능한 화소 및 표시장치를 제공하는 것이다. 본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 화소는, 데이터선과 제1노드 사이에 연결된 제2트랜지스터; 제2노드와 제3노드 사이에 연결된 제3트랜지스터; 상기 제1노드와 상기 제3노드 사이에 병렬 연결된 제1구동트랜지스터와 제2구동트랜지스터를 포함하는 제1트랜지스터; 상기 제2노드와 제1전압선 사이에 연결된 제4트랜지스터; 제2전압선과 상기 제1노드 사이에 연결된 제5트랜지스터; 상기 제3노드와 유기발광다이오드 사이에 연결된 제6트랜지스터; 상기 제2전압선과 상기 제2노드 사이에 연결된 커패시터; 상기 제1구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제1선택트랜지스터; 및 상기 제2구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제2선택트랜지스터;를 포함한다.
일 실시예에서, 상기 제1구동트랜지스터의 채널 길이가 상기 제2구동트랜지스터의 채널 길이보다 짧을 수 있다.
일 실시예에서, 고휘도 표시모드에서 발광기간에 상기 제1선택트랜지스터가 턴온되고, 상기 제2선택트랜지스터가 턴오프될 수 있다.
일 실시예에서, 저휘도 표시모드에서 발광기간에 상기 제2선택트랜지스터가 턴온되고, 상기 제1선택트랜지스터가 턴오프될 수 있다.
일 실시예에서, 한 프레임이 비발광기간과 발광기간을 포함하고, 상기 비발광기간의 제1기간에 상기 제4트랜지스터가 턴온되고, 상기 비발광기간의 상기 제1기간에 후속하는 제2기간에 상기 제2트랜지스터와 상기 제3트랜지스터가 턴온되고, 상기 발광기간에 상기 제5트랜지스터와 상기 제6트랜지스터가 턴온될 수 있다.
일 실시예에서, 상기 제2기간과 상기 발광기간에, 표시할 영상의 휘도에 따라, 상기 제1선택트랜지스터가 턴온되거나, 또는 상기 제2선택트랜지스터가 턴온될 수 있다.
일 실시예에서, 상기 제2전압선과 상기 유기발광다이오드 사이에 연결된 제7트랜지스터;를 더 포함하고, 상기 비발광기간의 제3기간에 상기 제7트랜지스터가 턴온되고, 상기 제3기간은 상기 제1기간 이전, 상기 제1기간과 상기 제2기간 사이 및 상기 제2기간과 상기 발광기간 사이 중 하나일 수 있다.
본 발명의 일 실시예에 따른 화소는, 데이터선과 제1노드 사이에 연결된 제2트랜지스터; 제2노드와 제3노드 사이에 연결된 제3트랜지스터; 상기 제1노드와 상기 제3노드 사이에 직렬 연결된 제1구동트랜지스터와 제2구동트랜지스터를 포함하는 제1트랜지스터; 상기 제2노드와 제1전압선 사이에 연결된 제4트랜지스터; 제2전압선과 상기 제1노드 사이에 연결된 제5트랜지스터; 상기 제3노드와 유기발광다이오드 사이에 연결된 제6트랜지스터; 상기 제2전압선과 상기 제2노드 사이에 연결된 커패시터; 상기 제1구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제1선택트랜지스터; 및 상기 제2구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제2선택트랜지스터;를 포함한다.
일 실시예에서, 상기 제1구동트랜지스터의 채널 길이가 상기 제2구동트랜지스터의 채널 길이보다 짧을 수 있다.
일 실시예에서, 한 프레임이 비발광기간과 발광기간을 포함하고, 상기 비발광기간의 제1기간에 상기 제4트랜지스터가 턴온되고, 상기 비발광기간의 상기 제1기간에 후속하는 제2기간에 상기 제2트랜지스터와 상기 제3트랜지스터가 턴온되고, 상기 발광기간에 상기 제5트랜지스터와 상기 제6트랜지스터가 턴온될 수 있다.
일 실시예에서, 상기 제2기간 및 상기 발광기간에 상기 제1선택트랜지스터와 상기 제2선택트랜지스터가 턴온되고, 상기 발광기간에 상기 제1선택트랜지스터의 게이트로 인가되는 제1선택신호의 전압레벨과 상기 제2선택트랜지스터의 게이트로 인가되는 제2선택신호의 전압레벨이 상이할 수 있다.
일 실시예에서, 고휘도 표시모드에서 상기 발광기간에, 상기 제2선택신호는, 상기 제2구동트랜지스터가 스위칭 기능을 하기 위한 전압이 상기 제2구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖고, 상기 제1선택신호는, 상기 제1구동트랜지스터가 데이터신호에 대응하는 구동전류를 출력하기 위한 전압이 상기 제1구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 가질 수 있다.
일 실시예에서, 저휘도 표시모드에서 상기 발광기간에, 상기 제1선택신호는, 상기 제1구동트랜지스터가 스위칭 기능을 하기 위한 전압이 상기 제1구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖고, 상기 제2선택신호는, 상기 제2구동트랜지스터가 데이터신호에 대응하는 구동전류를 출력하기 위한 전압이 상기 제2구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 가질 수 있다.
일 실시예에서, 상기 제2전압선과 상기 유기발광다이오드 사이에 연결된 제7트랜지스터;를 더 포함하고, 상기 비발광기간의 제3기간에 상기 제7트랜지스터가 턴온되고, 상기 제3기간은 상기 제1기간 이전, 상기 제1기간과 상기 제2기간 사이 및 상기 제2기간과 상기 발광기간 사이 중 하나일 수 있다.
본 발명의 일 실시예에 따른 화소는, 제1전압선과 제3노드 사이에 직렬 연결된 제1구동트랜지스터와 제2구동트랜지스터를 포함하는 제1트랜지스터; 데이터선과 상기 제1구동트랜지스터와 상기 제2구동트랜지스터의 중간노드인 제1노드 사이에 연결된 제2트랜지스터; 제2노드와 상기 제3노드 사이에 연결된 제3트랜지스터; 상기 제2노드와 제2전압선 사이에 연결된 제4트랜지스터; 상기 제3노드와 유기발광다이오드 사이에 연결된 제5트랜지스터; 상기 제1전압선과 상기 제2노드 사이에 연결된 커패시터; 상기 제1구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제1선택트랜지스터; 및 상기 제2구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제2선택트랜지스터;를 포함한다.
일 실시예에서, 상기 제1구동트랜지스터의 채널 길이가 상기 제2구동트랜지스터의 채널 길이보다 짧을 수 있다.
일 실시예에서, 한 프레임이 비발광기간과 발광기간을 포함하고, 상기 비발광기간의 제1기간에 상기 제4트랜지스터가 턴온되고, 상기 비발광기간의 상기 제1기간에 후속하는 제2기간에 상기 제2트랜지스터와 상기 제3트랜지스터가 턴온되고, 상기 발광기간에 상기 제5트랜지스터가 턴온될 수 있다.
일 실시예에서, 상기 제2기간에 상기 제1선택트랜지스터가 턴오프되고 상기 제2선택트랜지스터가 턴온되고, 상기 발광기간에 상기 제1선택트랜지스터와 상기 제2선택트랜지스터가 턴온되고, 상기 발광기간에 상기 제1선택트랜지스터의 게이트로 인가되는 제1선택신호의 전압레벨과 상기 제2선택트랜지스터의 게이트로 인가되는 제2선택신호의 전압레벨이 상이할 수 있다.
일 실시예에서, 고휘도 표시모드에서 상기 발광기간에, 상기 제2선택신호는 상기 제2구동트랜지스터가 스위칭 기능을 하기 위한 전압이 상기 제2구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖고, 상기 제1선택신호는, 상기 제1구동트랜지스터가 데이터신호에 대응하는 구동전류를 출력하기 위한 전압이 상기 제1구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 가질 수 있다.
일 실시예에서, 저휘도 표시모드에서 상기 발광기간에, 상기 제1선택신호는, 상기 제1구동트랜지스터가 스위칭 기능을 하기 위한 전압이 상기 제1구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖고, 상기 제2선택신호는, 상기 제2구동트랜지스터가 데이터신호에 대응하는 구동전류를 출력하기 위한 전압이 상기 제2구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 가질 수 있다.
본 발명의 실시예는 고휘도 영상 표시가 가능한 표시장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 2는 일 실시예에 따른 화소의 화소회로를 도시한다.
도 3 및 도 4는 도 2에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도들을 도시한다.
도 5a는 일 실시예에 따른 구동트랜지스터의 게이트 전압과 구동전류를 나타낸 그래프이다.
도 5b는 비교예에 따른 구동트랜지스터의 게이트 전압과 구동전류를 나타낸 그래프이다.
도 6은 일 실시예에 따른 화소의 화소회로를 도시한다.
도 7 및 도 8은 도 6에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도들을 도시한다.
도 9는 일 실시예에 따른 화소의 화소회로를 도시한다.
도 10 및 도 11은 도 9에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도들을 도시한다.
도 12는 일 실시예에 따른 화소의 화소회로를 도시한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1방향 또는 제2방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1방향 또는 제2방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예에서, X와 Y가 연결되어 있다고 할 때, X와 Y가 전기적으로 연결되어 있는 경우, X와 Y가 기능적으로 연결되어 있는 경우, X와 Y가 직접 연결되어 있는 경우를 포함할 수 있다. 여기에서, X, Y는 대상물(예를 들면, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)일 수 있다. 따라서, 소정의 연결 관계, 예를 들면, 도면 또는 상세한 설명에 표시된 연결 관계에 한정되지 않고, 도면 또는 상세한 설명에 표시된 연결 관계 이외의 것도 포함할 수 있다.
X와 Y가 전기적으로 연결되어 있는 경우는, 예를 들어, X와 Y의 전기적인 연결을 가능하게 하는 소자(예를 들면, 스위치, 트랜지스터, 용량소자, 인덕터, 저항소자, 다이오드 등)가, X와 Y 사이에 1개 이상 연결되는 경우를 포함할 수 있다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(on)"은 소자의 활성화된 상태를 지칭하고, "오프(off)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 하이레벨의 전압 또는 로우레벨의 전압에 의해 활성화될 수 있다. 예를 들어, P채널 트랜지스터는 로우레벨 전압에 의해 활성화되고, N채널 트랜지스터는 하이레벨 전압에 의해 활성화된다. 따라서, P채널 트랜지스터와 N채널 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
도 1은 일 실시예에 따른 표시장치를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 일 실시예에 따른 표시장치(1)는 화소부(110), 제1게이트구동회로(120), 제2게이트구동회로(130), 선택구동회로(140), 데이터구동회로(150), 전원공급회로(160) 및 컨트롤러(170)를 포함할 수 있다.
화소부(110)에는 복수의 화소(PX)들이 배치될 수 있다. 복수의 화소(PX)들은 스트라이프 배열, 펜타일 배열, 모자이크 배열 등 다양한 형태로 배치되어 화상을 구현할 수 있다. 화소부(110)는 기판의 표시영역에 배치될 수 있다. 각 화소(PX)는 표시요소로서 유기발광다이오드(organic light-emitting diode, OLED)를 포함하고, 유기발광다이오드(OLED)는 화소회로에 연결될 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
화소부(110)에는 다수의 제1게이트선들, 제2게이트선들, 제3게이트선들 및 제4게이트선들이 일정하게 이격되어 행으로 배열될 수 있다. 제1게이트선들, 제2게이트선들, 제3게이트선들 및 제4게이트선들은 각각 제1방향(예컨대, 행 방향)으로 연장되어 동일 행에 위치한 화소(PX)들에 연결될 수 있다. 제1게이트선들은 각각 동일 행의 화소(PX)들에 제1게이트신호(GW)를 전달할 수 있다. 제2게이트선들은 각각 동일 행의 화소(PX)들에 제2게이트신호(GI)를 전달할 수 있다. 제3게이트선들은 각각 동일 행의 화소(PX)들에 제3게이트신호(GB)를 전달할 수 있다. 제4게이트선들은 각각 동일 행의 화소(PX)들에 제4게이트신호(EM)를 전달할 수 있다. 화소부(110)에는 다수의 제1선택선들 및 제2선택선들이 행 방향 또는 열 방향으로 행마다 배열될 수 있다. 제1선택선들은 각각 동일 행의 화소(PX)들에 제1선택신호(S1)를 전달할 수 있다. 제2선택선들은 각각 동일 행의 화소(PX)들에 제2선택신호(S2)를 전달할 수 있다.
화소부(110)에는 다수의 데이터선들이 일정하게 이격되어 열로 배열될 수 있다. 데이터선들은 각각 제2방향(예컨대, 열 방향)으로 연장되어 동일 열에 위치한 화소(PX)들에 연결될 수 있다. 데이터선들은 각각 동일 열의 화소(PX)들에 데이터신호(DATA)를 전달할 수 있다.
제1게이트구동회로(120)는 화소부(110)의 제1게이트선들, 제2게이트선들 및 제3게이트선들에 연결되고, 제1제어신호(CS1)에 따라 제1게이트신호(GW), 제2게이트신호(GI) 및 제3게이트신호(GB)를 각각 제1게이트선들, 제2게이트선들 및 제3게이트선들에 인가할 수 있다. 제1게이트신호(GW), 제2게이트신호(GI) 및 제3게이트신호(GB)가 온 전압을 가지는 경우, 화소(PX)의 해당 게이트선에 연결된 트랜지스터가 턴온된다.
제2게이트구동회로(130)는 화소부(110)의 제4게이트선들에 연결되고, 제2제어신호(CS2)에 따라 제4게이트신호(EM)를 제4게이트선들에 인가할 수 있다. 제4게이트신호(EM)가 온 전압을 가지는 경우, 화소(PX)의 해당 제4게이트선에 연결된 트랜지스터가 턴온된다.
선택구동회로(140)는 화소부(110)의 제1선택선들 및 제2선택선들에 연결되고, 제3제어신호(CS3)에 따라 제1선택신호(S1) 및/또는 제2선택신호(S2)를 제1선택선들 및 제2선택선들에 인가할 수 있다. 제1선택신호(S1) 및 제2선택신호(S2)가 온 전압을 가지는 경우, 화소(PX)의 해당 선택선에 연결된 트랜지스터가 턴온된다.
데이터구동회로(150)는 화소부(110)의 다수의 데이터선들에 연결되고, 제4제어신호(CS4)에 따라 계조를 나타내는 데이터신호(DATA)를 데이터선들에 인가할 수 있다. 데이터구동회로(150)는 컨트롤러(170)로부터 입력되는 계조를 가지는 입력 영상 데이터를 전압 또는 전류 형태의 데이터신호로 변환할 수 있다.
전원공급회로(160)는 화소(PX)의 구동에 필요한 전압들을 생성할 수 있다. 예컨대, 전원공급회로(160)는 제1구동전압(ELVDD), 제2구동전압(ELVSS), 기준전압(VREF) 및 초기화전압(Vinit)을 생성할 수 있다. 전원공급회로(160)는 제1구동전압(ELVDD), 제2구동전압(ELVSS) 및 초기화전압(Vinit)을 화소부(110)의 화소(PX)들에 인가할 수 있다.
제1구동전압(ELVDD)의 레벨은 제2구동전압(ELVSS)의 레벨보다 높을 수 있다. 초기화전압(Vinit)은 유기발광다이오드(OLED)가 턴오프될 수 있는 전압일 수 있다. 일 실시예에서, 초기화전압(Vinit)의 레벨은 제2구동전압(ELVSS)의 레벨보다 낮을 수 있다. 다른 실시예에서, 초기화전압(Vinit)의 레벨은 제2구동전압(ELVSS)의 레벨보다 높을 수 있고, 초기화전압(Vinit)과 제2구동전압(ELVSS)의 레벨 차이는 화소(PX)의 표시요소가 발광하는데 필요한 문턱 전압보다 작을 수 있다.
컨트롤러(170)는 제1게이트구동회로(120), 제2게이트구동회로(130), 선택구동회로(140) 및 데이터구동회로(150)의 동작 타이밍을 제어함으로써, 화소부(110)를 제어할 수 있다. 컨트롤러(170)는 외부의 그래픽 제어기(도시하지 않음)로부터 영상데이터(RGB) 및 이의 표시를 제어하는 제어신호(CONT)를 제공받을 수 있다. 제어신호(CONT)는 예를 들어 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블신호(Data Enable, DE) 및 클럭신호(CLK) 중 적어도 하나를 포함할 수 있다. 컨트롤러(170)는 제어신호(CONT)에 따라 제1 내지 제4제어신호(CS1, CS2, CS3, CS4)를 생성하여, 제1게이트구동회로(120), 제2게이트구동회로(130), 선택구동회로(140) 및 데이터구동회로(150)로 각각 전달할 수 있다.
컨트롤러(170)는 데이터 인에이블신호를 카운트하여 프레임 기간을 판단할 수 있다. 이 경우, 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 영상데이터(RGB)는 화소(PX)들의 휘도(luminance) 정보를 포함한다. 휘도는 정해진 수, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가질 수 있다.
일 실시예에 따른 표시장치(1)는 조도센서(180)를 더 포함할 수 있다.
조도센서(180)는 표시장치(1)에 내장되어 표시장치(1) 주변의 외부 조도를 감지하고, 조도 정보를 컨트롤로(170)로 전달할 수 있다.
컨트롤러(170)는 조도 정보, 입력 영상의 휘도 정보 및 사용자 입력 중 하나를 기초로 표시모드를 고휘도 모드(제1모드) 또는 저휘도 모드(제2모드)로 설정할 수 있다. 일 실시예에서 고휘도 모드는 1000nit 이상의 휘도로 영상을 표시하는 모드이고, 저휘도 모드는 통상의 650 내지 850nit 범위의 휘도로 영상을 표시하는 모드일 수 있다.
컨트롤러(170)는 설정된 표시모드에 따라 제1선택신호(S1) 및/또는 제2선택신호(S2)의 출력 타이밍을 제어하는 제3제어신호(CS3)를 생성할 수 있다.
일 실시예에서, 컨트롤러(170)는 조도 정보를 기초로 제3제어신호(CS3)를 생성하여 출력할 수 있다. 컨트롤러(170)는 조도가 기준값 이상인 경우 표시모드를 고휘도 모드로 설정하고, 조도가 기준값 미만인 경우 표시모드를 저휘도 모드로 설정할 수 있다. 컨트롤러(170)는 고휘도 모드 또는 저휘도 모드에 따라 제1선택신호(S1) 및/또는 제2선택신호(S2)의 출력 타이밍을 제어하는 제3제어신호(CS3)를 생성할 수 있다.
일 실시예예서, 컨트롤러(170)는 입력되는 영상의 휘도 정보를 기초로 제3제어신호(CS3)를 생성하여 출력할 수 있다. 컨트롤러(170)는 영상의 휘도가 기준값 이상인 경우 고휘도 모드로 설정하고, 영상의 휘도가 기준값 미만인 경우 표시모드를 저휘도 모드로 설정할 수 있다. 여기서, 영상의 휘도 영상 전체의 평균 휘도일 수 있다. 컨트롤러(170)는 고휘도 모드 또는 저휘도 모드에 따라 제1선택신호(S1) 및/또는 제2선택신호(S2)의 출력 타이밍을 제어하는 제3제어신호(CS3)를 생성할 수 있다.
일 실시예예서, 컨트롤러(170)는 사용자 입력에 의한 표시모드 설정에 응답하여 제3제어신호(CS3)를 생성하여 출력할 수 있다. 컨트롤러(170)는 사용자 입력에 의해 고휘도 모드 또는 저휘도 모드로 설정된 경우, 고휘도 모드 또는 저휘도 모드에 따라 따라 제1선택신호(S1) 및/또는 제2선택신호(S2)의 출력 타이밍을 제어하는 제3제어신호(CS3)를 생성할 수 있다.
도 1에서 제1게이트구동회로(120)와 제2게이트구동회로(130)가 별개로 도시되어 있으나, 다른 실시예에서 제1게이트구동회로(120)와 제2게이트구동회로(130)는 하나의 게이트구동회로로 구현되어 제1게이트신호(GW), 제2게이트신호(GI), 제3게이트신호(GB) 및 제4게이트신호(EM)를 출력할 수 있다.
제1게이트구동회로(120), 제2게이트구동회로(130), 선택구동회로(140), 데이터구동회로(150), 전원공급회로(160), 컨트롤러(170)는 각각 별개의 집적 회로 칩 또는 하나의 집적 회로 칩의 형태로 형성되어 화소부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
도 2는 일 실시예에 따른 화소의 화소회로를 도시한다.
도 2를 참조하면, 화소(PX)는 표시요소로서 유기발광다이오드(OLED) 및 유기발광다이오드(OLED)에 연결된 화소회로(PC)를 포함할 수 있다. 화소회로(PC)는 제1 내지 제9트랜지스터들(T1 내지 T9), 커패시터(C)를 포함할 수 있다. 제1트랜지스터(T1)는 구동 트랜지스터이고, 제2 내지 제9트랜지스터(T2 내지 T9)는 스위칭 트랜지스터일 수 있다. 제1 내지 제9트랜지스터들(T1 내지 T9)은 박막트랜지스터로 구현될 수 있다. 트랜지스터의 종류(p-type or n-type) 및/또는 동작 조건에 따라, 제1 내지 제9트랜지스터들(T1 내지 T9) 각각의 제1단자는 소스 또는 드레인이고, 제2단자는 제1단자와 다른 단자일 수 있다. 예컨대, 제1단자가 소스인 경우 제2단자는 드레인일 수 있다.
화소(PX)는 제1게이트신호(GW)를 전달하는 제1게이트선(GWL), 제2게이트신호(GI)를 전달하는 제2게이트선(GIL), 제3게이트신호(GB)를 전달하는 제3게이트선(GBL), 제4게이트신호(EM)를 전달하는 제4게이트선(EML) 및 데이터신호(DATA)를 전달하는 데이터선(DL)에 연결될 수 있다. 화소(PX)는 제1선택신호(S1)를 전달하는 제1선택선(SL1) 및 제2선택신호(S2)를 전달하는 제2선택선(SL2)에 연결될 수 있다. 구동전압선(PL)은 제1트랜지스터(T1)로 제1구동전압(ELVDD)을 전달할 수 있다. 초기화전압선(VIL)은 초기화전압(Vinit)을 제1트랜지스터(T1)의 게이트 및 유기발광다이오드(OLED)로 전달할 수 있다.
제1트랜지스터(T1)는 구동전압선(PL)과 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 제1노드(N1)와 제3노드(N3) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 병렬 연결된 제1구동트랜지스터(T11) 및 제2구동트랜지스터(T12)를 포함할 수 있다. 제1구동트랜지스터(T11) 및 제2구동트랜지스터(T12) 각각은 게이트-소스 전압(이하, 구동트랜지스터의 "게이트 전압"이라 함)에 따라 소스-드레인 전류, 즉 구동전류를 출력할 수 있다.
제1구동트랜지스터(T11)는 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 제1구동트랜지스터(T11)의 게이트는 제8트랜지스터(T8)를 통해 제2노드(N2)에 연결될 수 있다. 제2구동트랜지스터(T12)는 제1노드(N1)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 제2구동트랜지스터(T12)의 게이트는 제9트랜지스터(T9)를 통해 제2노드(N2)에 연결될 수 있다. 제1노드(N1)는 제1트랜지스터(T1)와 제5트랜지스터(T5)가 연결된 노드일 수 있다. 제1노드(N1)는 제1트랜지스터(T1)의 제1단자와 제5트랜지스터(T5)의 제2단자가 연결된 노드일 수 있다. 제2노드(N2)는 제1구동트랜지스터(T11)의 게이트와 제2구동트랜지스터(T12)의 게이트가 제8트랜지스터(T8)와 제9트랜지스터(T9)를 통해 연결되는 노드(게이트 노드)일 수 있다. 제3노드(N3)는 제1트랜지스터(T1)와 제6트랜지스터(T6)가 연결된 노드일 수 있다. 제3노드(N3)는 제1트랜지스터(T1)의 제2단자와 제6트랜지스터(T6)의 제1단자가 연결된 노드일 수 있다. 제2구동트랜지스터(T12)의 채널 길이는 제1구동트랜지스터(T11)의 채널 길이보다 길 수 있다.
제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)의 제1단자들은 제5트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되고, 제2단자들은 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극에 연결될 수 있다. 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12) 각각은 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)로 흐르는 구동전류의 전류량을 제어할 수 있다. 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)의 제1단자들은 소스이고, 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12) 각각은 게이트 전압에 따라 구동전류를 출력할 수 있다. 고휘도 모드에서 채널 길이가 짧은 제1구동트랜지스터(T11)를 통해 구동전류가 출력될 수 있다. 저휘도 모드에서 채널 길이가 긴 제2구동트랜지스터(T12)를 통해 구동전류가 출력될 수 있다.
제2트랜지스터(T2)(데이터 기입 트랜지스터)는 데이터선(DL) 및 제1노드(N1) 사이에 연결되며, 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다. 제2트랜지스터(T2)는 제1게이트선(GWL)에 연결된 게이트, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제2트랜지스터(T2)는 제1게이트선(GWL)을 통해 전달받은 제1게이트신호(GW)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)(보상 트랜지스터)는 제2노드(N2)와 제3노드(N3) 사이에 연결될 수 있다. 제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 연결될 수 있다. 제3트랜지스터(T3)는 제1게이트선(GWL)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 제3트랜지스터(T3)는 제1게이트선(GWL)을 통해 전달받은 제1게이트신호(GW)에 따라 턴온되어 제1구동트랜지스터(T11) 또는 제2구동트랜지스터(T12)를 다이오드 연결시킴으로써 제1구동트랜지스터(T11) 또는 제2구동트랜지스터(T12)의 문턱전압을 보상할 수 있다.
제4트랜지스터(T4)(제1 초기화 트랜지스터)는 제2노드(N2)와 초기화전압선(VIL) 사이에 연결될 수 있다. 제4트랜지스터(T4)는 제2게이트선(GIL)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함할 수 있다. 제4트랜지스터(T4)는 제2게이트선(GIL)을 통해 전달받은 제2게이트신호(GI)에 따라 턴온되어 초기화전압(Vinit)을 제1트랜지스터(T1)의 게이트에 전달하여 제1트랜지스터(T1)의 게이트를 초기화시킬 수 있다.
제5트랜지스터(T5)(제1 발광제어 트랜지스터)는 구동전압선(PL)과 제1노드(N1) 사이에 연결될 수 있다. 제6트랜지스터(T6)(제2 발광제어 트랜지스터)는 제3노드(N3)와 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제5트랜지스터(T5)는 제4게이트선(EML)에 연결된 게이트, 구동전압선(PL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제6트랜지스터(T6)는 제4게이트선(EML)에 연결된 게이트, 제3노드(N3)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함할 수 있다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)가 제4게이트선(EML)을 통해 전달받은 제4게이트신호(EM)에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 구동전류가 흐르게 된다.
제7트랜지스터(T7)(제2 초기화 트랜지스터)는 유기발광다이오드(OLED)와 초기화전압선(VIL) 사이에 연결될 수 있다. 제7트랜지스터(T7)는 제3게이트선(GBL)에 연결된 게이트, 제6트랜지스터(T6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함할 수 있다. 제7트랜지스터(T7)는 제3게이트선(GBL)을 통해 전달받은 제3게이트신호(GB)에 따라 턴온되어 초기화전압(Vinit)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
제8트랜지스터(T8)(제1 선택 트랜지스터)는 제1구동트랜지스터(T11)의 게이트와 제2노드(N2) 사이에 연결될 수 있다. 제8트랜지스터(T8)는 제1선택선(SL1)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자 및 제1구동트랜지스터(T11)의 게이트에 연결된 제2단자를 포함할 수 있다. 제8트랜지스터(T8)는 제1선택선(SL1)을 통해 전달받은 제1선택신호(S1)에 따라 턴온되어 제1구동트랜지스터(T11)의 턴온을 제어할 수 있다.
제9트랜지스터(T9)(제2 선택 트랜지스터)는 제2구동트랜지스터(T12)의 게이트와 제2노드(N2) 사이에 연결될 수 있다. 제9트랜지스터(T9)는 제2선택선(SL2)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자 및 제2구동트랜지스터(T12)의 게이트에 연결된 제2단자를 포함할 수 있다. 제9트랜지스터(T9)는 제2선택선(SL2)을 통해 전달받은 제2선택신호(S2)에 따라 턴온되어 제2구동트랜지스터(T12)의 턴온을 제어할 수 있다.
커패시터(Cst)는 구동전압선(PL)에 연결된 제1전극 및 제2노드(N2)에 연결된 제2전극을 포함할 수 있다. 커패시터(Cst)는 제1전극과 제2전극의 양단에 각각 공급된 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극(예컨대, 애노드) 및 화소전극을 마주하는 대향전극(예컨대, 캐소드)을 포함하고, 대향전극은 공통전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1구동트랜지스터(T11) 또는 제2구동트랜지스터(T12)로부터 커패시터(Cst)에 저장된 전압 값에 대응하는 전류, 즉 데이터신호에 대응하는 구동전류를 전달받아 소정의 색으로 발광함으로써 영상을 표시할 수 있다.
도 2에서 화소회로(PC)의 제1 내지 제9트랜지스터들(T1 내지 T9)은 P형 트랜지스터를 도시하고 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 예컨대, 화소회로의 트랜지스터들은 N형 트랜지스터이거나, 일부는 P형 트랜지스터이고 다른 일부는 N형 트랜지스터 등 다양한 실시예가 가능하다.
도 3 및 도 4는 도 2에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도들을 도시한다. 도 3은 고휘도 모드에서 제어신호들의 타이밍을 도시하고, 도 4는 저휘도 모드에서 제어신호들의 타이밍을 도시한다. 이하 도 2 내지 도 4를 함께 참조하여 설명한다.
도 3 및 도 4에 도시된 바와 같이, 한 프레임은 발광기간 및 비발광기간을 포함하고, 화소(PX)는 한 프레임 동안 발광기간 및 비발광기간으로 동작할 수 있다. 비발광기간은 제1기간 내지 제3기간(D1 내지 D3)을 포함할 수 있다. 발광기간은 제4기간(D4)을 포함할 수 있다. 프레임(프레임 구간)은 하나의 프레임 영상을 표시하는 기간일 수 있다. 이하, 온 전압은 트랜지스터의 턴온 전압으로, 로우레벨 전압일 수 있다. 신호가 인가된다는 것은 온 전압이 인가되는 것을 의미하고, 신호가 인가되지 않는다는 것은 오프 전압(예를 들어, 하이레벨 전압)이 인가되는 것을 의미할 수 있다.
제1기간(D1)은 구동트랜지스터의 게이트 전압을 초기화하는 기간일 수 있다.
제2기간(D2)은 데이터 기입 및 문턱전압 보상 기간일 수 있다. 제2기간(D2)에 데이터신호가 화소로 공급되고, 구동트랜지스터의 문턱전압이 보상될 수 있다.
제3기간(D3)은 리셋 기간일 수 있다. 제3기간(D3)에 화소에 인가된 데이터전압이 리셋될 수 있다.
제4기간(D4)은 유기발광다이오드(OLED)가 발광하는 기간일 수 있다.
고휘도 모드에서, 도 3에 도시된 바와 같이, 제1기간(D1)에 제2게이트신호(GI)가 제2게이트선(GIL)을 통해 제4트랜지스터(T4)의 게이트로 인가될 수 있다. 이에 따라 제4트랜지스터(T4)가 턴온되어 초기화전압선(VIL)으로 인가되는 초기화전압(Vinit)에 의해 제2노드(N2)가 초기화될 수 있다.
제2기간(D2)에 제1게이트신호(GW)와 제1선택신호(S1)가 화소(PX)로 인가될 수 있다. 제1게이트신호(GW)가 제1게이트선(GWL)을 통해 제2트랜지스터(T2)의 게이트로 인가될 수 있다. 이에 따라 제2트랜지스터(T2)가 턴온되어 데이터선(DL)으로 인가되는 데이터신호(DATA)가 제1노드(N1)로 전달될 수 있다. 그리고, 제1선택신호(S1)가 제1선택선(SL1)을 통해 제8트랜지스터(T8)의 게이트로 인가될 수 있다. 이에 따라 제8트랜지스터(T8)가 턴온되어 제1구동트랜지스터(T11)의 게이트가 제2노드(N2)에 연결될 수 있다. 그리고, 제1게이트신호(GW)가 제1게이트선(GWL)을 통해 제3트랜지스터(T3)의 게이트로 인가되어 제3트랜지스터(T3)가 턴온됨으로써 제1구동트랜지스터(T11)가 다이오드 연결될 수 있다. 이에 따라 제1구동트랜지스터(T11)의 게이트는 제1구동트랜지스터(T11)의 문턱전압이 보상된 데이터신호(DATA)에 대응하는 데이터전압을 가질 수 있다. 제2기간(D2)에 제2선택신호(S2)는 인가되지 않으므로 제9트랜지스터(T9)는 턴오프일 수 있다.
제3기간(D3)에 제3게이트신호(GB)가 제3게이트선(GBL)으로 인가될 수 있다. 이에 따라 제7트랜지스터(T7)가 턴온되어 초기화전압선(VIL)으로 인가되는 초기화전압(Vinit)에 의해 유기발광다이오드(OLED)의 화소전극이 초기화될 수 있다. 이에 따라 유기발광다이오드(OLED)에 기생적으로 형성된 커패시터(미도시)가 방전되어 유기발광다이오드(OLED)가 초기화될 수 있다.
제4기간(D4)에 제4게이트신호(EM)와 제1선택신호(S1)가 화소(PX)로 인가될 수 있다. 제4게이트신호(EM)가 제4게이트선(EML)을 통해 제5트랜지스터(T5)의 게이트와 제6트랜지스터(T6)의 게이트로 인가되어 제5트랜지스터(T5)와 제6트랜지스터(T6)가 턴온될 수 있다. 그리고, 제1선택신호(S1)가 제1선택선(SL1)을 통해 제8트랜지스터(T8)의 게이트로 인가되어 제8트랜지스터(T8)가 턴온되어 제1구동트랜지스터(T11)의 게이트가 제2노드(N2)에 연결될 수 있다. 이에 따라 제1구동트랜지스터(T11)는 게이트 전압에 대응하는 구동전류를 출력하고, 유기발광다이오드(OLED)가 구동전류에 대응하는 휘도로 발광할 수 있다.
저휘도 모드에서는, 도 4에 도시된 바와 같이, 제2기간(D2)과 제4기간(D4)에 제2선택신호(S2)가 화소(PX)로 인가되는 점이 고휘도 모드와 차이가 있다.
제2기간(D2)에 제1게이트신호(GW)가 제1게이트선(GWL)을 통해 제2트랜지스터(T2)의 게이트로 인가되고, 제2선택신호(S2)가 제2선택선(SL2)을 통해 제9트랜지스터(T9)의 게이트로 인가될 수 있다. 이에 따라 제2트랜지스터(T2)가 턴온되어 데이터선(DL)으로 인가되는 데이터신호(DATA)가 제1노드(N1)로 전달될 수 있다. 그리고, 제9트랜지스터(T9)가 턴온되어 제2구동트랜지스터(T12)의 게이트가 제2노드(N2)에 연결될 수 있다. 그리고, 제1게이트신호(GW)가 제1게이트선(GWL)을 통해 제3트랜지스터(T3)의 게이트로 인가되어 제3트랜지스터(T3)가 턴온됨으로써 제2구동트랜지스터(T12)가 다이오드 연결될 수 있다. 이에 따라 제2구동트랜지스터(T12)의 게이트는 제2구동트랜지스터(T12)의 문턱전압이 보상된 데이터신호(DATA)에 대응하는 데이터전압을 가질 수 있다. 제2기간(D2)에 제1선택신호(S1)는 인가되지 않으므로 제8트랜지스터(T8)는 턴오프일 수 있다.
제4기간(D4)에 제4게이트신호(EM)가 제4게이트선(EML)을 통해 제5트랜지스터(T5)의 게이트와 제6트랜지스터(T6)의 게이트로 인가되어 제5트랜지스터(T5)와 제6트랜지스터(T6)가 턴온될 수 있다. 그리고, 제2선택신호(S2)가 제2선택선(SL2)을 통해 제9트랜지스터(T9)의 게이트로 인가되어 제9트랜지스터(T8)가 턴온되어 제2구동트랜지스터(T12)의 게이트가 제2노드(N2)에 연결될 수 있다. 이에 따라 제2구동트랜지스터(T12)는 게이트 전압에 대응하는 구동전류를 출력하고, 유기발광다이오드(OLED)가 구동전류에 대응하는 휘도로 발광할 수 있다.
도 5a는 일 실시예에 따른 구동트랜지스터의 게이트 전압과 구동전류를 나타낸 그래프이다. 도 5b는 비교예에 따른 구동트랜지스터의 게이트 전압과 구동전류를 나타낸 그래프이다. 비교예는 화소가 단일 구동트랜지스터를 이용하는 경우이다.
도 5b는 비교예로서 하나의 구동트랜지스터만을 구비하는 화소에서 구동트랜지스터가 출력하는 출력전류를 나타낸 그래프이다. 비교예에서 고휘도의 영상을 표시하기 위해 구동트랜지스터의 출력전류를 높이려면 데이터신호의 전압을 높여야 하고, 이는 표시장치의 소비 전력 증가를 요한다.
반면, 도 5a에 도시된 바와 같이, 본 발명의 실시예에 따른 화소는 고휘도 모드에서 제1구동트랜지스터(T11)를 이용하여 높은 구동전류를 출력하고, 저휘도 모드에서 제2구동트랜지스터(T12)를 이용하여 낮은 구동전류를 출력할 수 있다.
이에 따라 고휘도 영상 표시를 위해 데이터신호의 전압을 높일 필요가 없어 저전력 회로 구성이 가능하고, 표시장치의 소비 전력을 낮출 수 있다. 또한 저휘도 모드에서는 고휘도 모드 대비 전류 산포를 줄여 영상의 무라 현상을 줄일 수 있다.
또한 본 발명의 실시예에서 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)가 턴오프일 때의 누설전류가 비교예에서 구동트랜지스터가 턴오프일 때의 누설전류보다 낮아짐을 확인할 수 있다.
도 6은 일 실시예에 따른 화소의 화소회로를 도시한다. 도 7 및 도 8은 도 6에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도들을 도시한다. 도 7은 고휘도 모드에서 제어신호들의 타이밍을 도시하고, 도 8은 저휘도 모드에서 제어신호들의 타이밍을 도시한다. 이하 도 6 내지 도 8을 함께 참조하여 설명하고, 도 2 내지 도 4에 도시된 화소(PX)의 화소회로(PC)의 구성 및 동작과 일부 중복하는 내용은 생략한다.
도 6을 참조하면, 화소(PX)는 표시요소로서 유기발광다이오드(OLED) 및 유기발광다이오드(OLED)에 연결된 화소회로(PC)를 포함할 수 있다. 화소회로(PC)는 제1 내지 제9트랜지스터들(T1 내지 T9), 커패시터(C)를 포함할 수 있다.
제1트랜지스터(T1)는 구동전압선(PL)과 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 제1노드(N1)와 제3노드(N3) 사이에 직렬 연결된 제1구동트랜지스터(T11) 및 제2구동트랜지스터(T12)를 포함할 수 있다.
제1구동트랜지스터(T11)는 제1노드(N1)에 연결된 제1단자, 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)의 중간노드(Nm)에 연결된 제2단자를 포함할 수 있다. 제1구동트랜지스터(T11)의 게이트는 제8트랜지스터(T8)를 통해 제2노드(N2)에 연결될 수 있다. 제2구동트랜지스터(T12)는 중간노드(Nm)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 제2구동트랜지스터(T12)의 게이트는 제9트랜지스터(T9)를 통해 제2노드(N2)에 연결될 수 있다. 제1노드(N1)는 제1구동트랜지스터(T11)와 제5트랜지스터(T5)가 연결된 노드일 수 있다. 제1노드(N1)는 제1구동트랜지스터(T11)의 제1단자와 제5트랜지스터(T5)의 제2단자가 연결된 노드일 수 있다. 제3노드(N3)는 제2구동트랜지스터(T12)와 제6트랜지스터(T6)가 연결된 노드일 수 있다. 제3노드(N3)는 제2구동트랜지스터(T12)의 제2단자와 제6트랜지스터(T6)의 제1단자가 연결된 노드일 수 있다. 제2구동트랜지스터(T12)의 채널 길이는 제1구동트랜지스터(T11)의 채널 길이보다 길 수 있다.
제1구동트랜지스터(T11)의 제1단자는 제5트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되고, 제2구동트랜지스터(T12)의 제2단자는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극에 연결될 수 있다. 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12) 각각은 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)로 흐르는 구동전류의 전류량을 제어할 수 있다. 고휘도 모드에서 채널 길이가 짧은 제1구동트랜지스터(T11)를 통해 구동전류가 출력될 수 있다. 이때 제2구동트랜지스터(T12)는 턴온에 의해 신호를 전달하는 스위칭 트랜지스터의 기능을 할 수 있다. 저휘도 모드에서 채널 길이가 긴 제2구동트랜지스터(T12)를 통해 구동전류가 출력될 수 있다. 이때 제1구동트랜지스터(T11)는 턴온에 의해 신호를 전달하는 스위칭 트랜지스터의 기능을 할 수 있다.
제2트랜지스터(T2)(데이터 기입 트랜지스터)는 데이터선(DL) 및 제1노드(N1) 사이에 연결되며, 제5트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다. 제2트랜지스터(T2)는 제1게이트선(GWL)에 연결된 게이트, 데이터선(DL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제2트랜지스터(T2)는 제1게이트선(GWL)을 통해 전달받은 제1게이트신호(GW)에 따라 턴온되어 데이터선(DL)으로 인가된 데이터신호(DATA)를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)(보상 트랜지스터)는 제2노드(N2)와 제3노드(N3) 사이에 연결될 수 있다. 제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 연결될 수 있다. 제3트랜지스터(T3)는 제1게이트선(GWL)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자, 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 제2노드(N2)는 제1구동트랜지스터(T11)의 게이트와 제2구동트랜지스터(T12)의 게이트가 제8트랜지스터(T8)와 제9트랜지스터(T9)를 통해 연결되는 노드일 수 있다. 제3트랜지스터(T3)는 제1게이트선(GWL)을 통해 전달받은 제1게이트신호(GW)에 따라 턴온되어 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)를 다이오드 연결시킴으로써 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)의 문턱전압을 보상할 수 있다.
제4트랜지스터(T4)(제1 초기화 트랜지스터)는 제2노드(N2)와 초기화전압선(VIL) 사이에 연결될 수 있다. 제4트랜지스터(T4)는 제2게이트선(GIL)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함할 수 있다. 제4트랜지스터(T4)는 제2게이트선(GIL)을 통해 전달받은 제2게이트신호(GI)에 따라 턴온되어 초기화전압(Vinit)을 제1트랜지스터(T1)의 게이트에 전달하여 제1트랜지스터(T1)의 게이트를 초기화시킬 수 있다.
제5트랜지스터(T5)(제1 발광제어 트랜지스터)는 구동전압선(PL)과 제1노드(N1) 사이에 연결될 수 있다. 제6트랜지스터(T6)(제2 발광제어 트랜지스터)는 제3노드(N3)와 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제5트랜지스터(T5)는 제4게이트선(EML)에 연결된 게이트, 구동전압선(PL)에 연결된 제1단자, 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제6트랜지스터(T6)는 제4게이트선(EML)에 연결된 게이트, 제3노드(N3)에 연결된 제1단자, 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함할 수 있다. 제5트랜지스터(T5) 및 제6트랜지스터(T6)가 제4게이트선(EML)을 통해 전달받은 제4게이트신호(EM)에 따라 동시에 턴온되어 유기발광다이오드(OLED)에 구동전류가 흐르게 된다.
제7트랜지스터(T7)(제2 초기화 트랜지스터)는 유기발광다이오드(OLED)와 초기화전압선(VIL) 사이에 연결될 수 있다. 제7트랜지스터(T7)는 제3게이트선(GBL)에 연결된 게이트, 제6트랜지스터(T6)의 제2단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제1단자, 초기화전압선(VIL)에 연결된 제2단자를 포함할 수 있다. 제7트랜지스터(T7)는 제3게이트선(GBL)을 통해 전달받은 제3게이트신호(GB)에 따라 턴온되어 초기화전압(Vinit)을 유기발광다이오드(OLED)의 화소전극에 전달하여 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
제8트랜지스터(T8)(제1 선택 트랜지스터)는 제1구동트랜지스터(T11)의 게이트와 제2노드(N2) 사이에 연결될 수 있다. 제8트랜지스터(T8)는 제1선택선(SL1)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자 및 제1구동트랜지스터(T11)의 게이트에 연결된 제2단자를 포함할 수 있다. 제8트랜지스터(T8)는 제1선택선(SL1)을 통해 전달받은 제1선택신호(S1)에 따라 턴온되어 제1구동트랜지스터(T11)의 턴온을 제어할 수 있다.
제9트랜지스터(T9)(제2 선택 트랜지스터)는 제2구동트랜지스터(T12)의 게이트와 제2노드(N2) 사이에 연결될 수 있다. 제9트랜지스터(T9)는 제2선택선(SL2)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자 및 제2구동트랜지스터(T12)의 게이트에 연결된 제2단자를 포함할 수 있다. 제9트랜지스터(T9)는 제2선택선(SL2)을 통해 전달받은 제2선택신호(S2)에 따라 턴온되어 제2구동트랜지스터(T12)의 턴온을 제어할 수 있다.
커패시터(Cst)는 구동전압선(PL)에 연결된 제1전극 및 제2노드(N2)에 연결된 제2전극을 포함할 수 있다. 커패시터(Cst)는 제1전극과 제2전극의 양단에 각각 공급된 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극(예컨대, 애노드) 및 화소전극을 마주하는 대향전극(예컨대, 캐소드)을 포함하고, 대향전극은 공통전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1구동트랜지스터(T11) 또는 제2구동트랜지스터(T12)로부터 구동전류를 전달받아 소정의 색으로 발광함으로써 영상을 표시할 수 있다.
도 7 및 도 8에 도시된 바와 같이, 제1기간(D1)에 제2게이트신호(GI)가 제2게이트선(GIL)을 통해 제4트랜지스터(T4)의 게이트로 인가될 수 있다. 이에 따라 제4트랜지스터(T4)가 턴온되어 초기화전압선(VIL)으로 인가되는 초기화전압(Vinit)에 의해 제2노드(N2)가 초기화될 수 있다.
제2기간(D2)에 제1게이트신호(GW), 제1선택신호(S1) 및 제2선택신호(S2)가 화소(PX)로 인가될 수 있다. 제1게이트신호(GW)가 제1게이트선(GWL)을 통해 제2트랜지스터(T2)의 게이트로 인가될 수 있다. 이에 따라 제2트랜지스터(T2)가 턴온되어 데이터선(DL)으로 인가되는 데이터신호(DATA)가 제1노드(N1)로 전달될 수 있다. 그리고, 제1선택신호(S1)가 제1선택선(SL1)을 통해 제8트랜지스터(T8)의 게이트로 인가될 수 있다. 이에 따라 제8트랜지스터(T8)가 턴온되어 제1구동트랜지스터(T11)의 게이트가 제2노드(N2)에 연결될 수 있다. 그리고, 제2선택신호(S2)가 제2선택선(SL2)을 통해 제9트랜지스터(T9)의 게이트로 인가될 수 있다. 이에 따라 제9트랜지스터(T9)가 턴온되어 제2구동트랜지스터(T12)의 게이트가 제2노드(N2)에 연결될 수 있다. 그리고, 제1게이트신호(GW)가 제1게이트선(GWL)을 통해 제3트랜지스터(T3)의 게이트로 인가되어 제3트랜지스터(T3)가 턴온됨으로써 제1구동트랜지스터(T11)와 제2트랜지스터(T2)가 다이오드 연결될 수 있다. 이에 따라 제2노드(N2)는 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)의 문턱전압이 보상된 데이터신호(DATA)에 대응하는 데이터전압을 가질 수 있다.
제3기간(D3)에 제3게이트신호(GB)가 제3게이트선(GBL)으로 인가될 수 있다. 이에 따라 제7트랜지스터(T7)가 턴온되어 초기화전압선(VIL)으로 인가되는 초기화전압(Vinit)에 의해 유기발광다이오드(OLED)의 화소전극이 초기화될 수 있다. 이에 따라 유기발광다이오드(OLED)에 기생적으로 형성된 커패시터(미도시)가 방전되어 유기발광다이오드(OLED)가 초기화될 수 있다.
제4기간(D4)에 제4게이트신호(EM), 제1선택신호(S1) 및 제2선택신호(S2)가 화소(PX)로 인가될 수 있다. 제4게이트신호(EM)가 제4게이트선(EML)을 통해 제5트랜지스터(T5)의 게이트와 제6트랜지스터(T6)의 게이트로 인가되어 제5트랜지스터(T5)와 제6트랜지스터(T6)가 턴온될 수 있다. 그리고, 제1선택신호(S1)가 제1선택선(SL1)을 통해 제8트랜지스터(T8)의 게이트로 인가되어 제8트랜지스터(T8)가 턴온되고 제1구동트랜지스터(T11)의 게이트가 제2노드(N2)에 연결될 수 있다. 그리고, 제2선택신호(S2)가 제2선택선(SL2)을 통해 제9트랜지스터(T9)의 게이트로 인가되어 제9트랜지스터(T9)가 턴온되고 제2구동트랜지스터(T12)의 게이트가 제2노드(N2)에 연결될 수 있다.
이때 제1선택신호(S1) 및 제2선택신호(S2)의 전압레벨에 의해 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)는 구동 트랜지스터 또는 스위칭 트랜지스터로 기능할 수 있다. 일 실시예에서, 고휘도 모드에서, 제1구동트랜지스터(T11)가 구동 트랜지스터로 기능하고, 제2구동트랜지스터(T12)가 스위칭 트랜지스터로 기능할 수 있다. 저휘도 모드에서, 제1구동트랜지스터(T11)가 스위칭 트랜지스터로 기능하고, 제2구동트랜지스터(T12)가 구동 트랜지스터로 기능할 수 있다.
도 7에 도시된 바와 같이, 고휘도 모드에서 제4기간(D4)에, 제1선택신호(S1)는, 제1구동트랜지스터(T11)가 데이터신호(DATA)에 대응하는 구동전류를 출력하기 위한 턴온 상태가 되게 하는 전압이 제1구동트랜지스터(T11)의 게이트에 인가되도록 제8트랜지스터(T8)의 턴온 상태를 제어하는 전압레벨을 가질 수 있다. 제2선택신호(S2)는, 제2구동트랜지스터(T12)가 완전히 턴온(fully turn-on)되게 하는 전압이 제2구동트랜지스터(T12)의 게이트에 인가되도록 제9트랜지스터(T9)의 턴온 상태를 제어하는 전압레벨을 가질 수 있다. 이에 따라 제2구동트랜지스터(T12)가 스위칭 기능을 수행하여 제1구동트랜지스터(T11)의 출력(구동전류)을 유기발광다이오드(OLED)로 전달하고, 유기발광다이오드(OLED)가 구동전류에 대응하는 휘도로 발광할 수 있다.
도 8에 도시된 바와 같이, 저휘도 모드에서 제4기간(D4)에, 제1선택신호(S1)는, 제1구동트랜지스터(T11)가 완전히 턴온(fully turn-on)되게 하는 전압이 제1구동트랜지스터(T11)의 게이트에 인가되도록 제8트랜지스터(T8)의 턴온 상태를 제어하는 전압레벨을 가질 수 있다. 이에 따라 제1구동트랜지스터(T11)가 스위칭 기능을 수행하여 제5트랜지스터(T5)의 출력을 제2구동트랜지스터(T12)로 전달할 수 있다. 제2선택신호(S2)는, 제2구동트랜지스터(T12)가 데이터신호(DATA)에 대응하는 구동전류를 출력하기 위한 턴온 상태가 되게 하는 전압이 제2구동트랜지스터(T12)의 게이트에 인가되도록 제9트랜지스터(T9)의 턴온 상태를 제어하는 전압레벨을 가질 수 있다. 유기발광다이오드(OLED)는 제2구동트랜지스터(T12)가 출력하는 구동전류에 대응하는 휘도로 발광할 수 있다.
고휘도 모드에서 제4기간(D4)에 제1선택신호(S1)의 전압레벨(LV2) 및 저휘도 모드에서 제4기간(D4)에 제2선택신호(S2)의 전압레벨(LV2)은 미리 정의된 데이터신호(DATA)에 대응하는 구동전류와 전압레벨(LV2)의 관계 정보로부터 결정될 수 있다. 일 실시예에서, 고휘도 모드에서 제4기간(D4)에 제1선택신호(S1)의 전압레벨(LV2)은 데이터신호(DATA)에 따라 달라지며, 전압레벨(LV1) 내지 전압레벨(LV3)의 범위일 수 있다. 저휘도 모드에서 제4기간(D4)에 제2선택신호(S2)의 전압레벨(LV2)은 데이터신호(DATA)에 따라 달라지며, 전압레벨(LV1) 내지 전압레벨(LV3)의 범위일 수 있다.
도 9는 일 실시예에 따른 화소의 화소회로를 도시한다. 도 10 및 도 11은 도 9에 도시된 화소회로를 동작시키기 위한 제어신호들의 타이밍도들을 도시한다. 도 10은 고휘도 모드에서 제어신호들의 타이밍을 도시하고, 도 11은 저휘도 모드에서 제어신호들의 타이밍을 도시한다. 이하 도 9 내지 도 11을 함께 참조하여 설명하고, 도 2 내지 도 4에 도시된 화소(PX)의 화소회로(PC)의 구성 및 동작과 일부 중복하는 내용은 생략한다.
도 9를 참조하면, 화소(PX)는 표시요소로서 유기발광다이오드(OLED) 및 유기발광다이오드(OLED)에 연결된 화소회로(PC)를 포함할 수 있다. 화소회로(PC)는 제1 내지 제4트랜지스터들(T1 내지 T4), 제6트랜지스터(T6), 제8트랜지스터(T8), 제9트랜지스터(T9) 및 커패시터(C)를 포함할 수 있다. 도 9의 화소회로(PC)는 도 6의 화소회로(PC) 대비 제5트랜지스터(T5)와 제7트랜지스터(T7)가 생략되고, 제5트랜지스터(T5)의 위치에 제1구동트랜지스터(T11)가 위치하는 차이가 있다.
제1트랜지스터(T1)는 구동전압선(PL)과 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제1트랜지스터(T1)는 구동전압선(PL)과 제3노드(N3) 사이에 직렬 연결된 제1구동트랜지스터(T11) 및 제2구동트랜지스터(T12)를 포함할 수 있다.
제1구동트랜지스터(T11)는 구동전압선(PL)에 연결된 제1단자 및 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제1구동트랜지스터(T11)의 게이트는 제8트랜지스터(T8)를 통해 제2노드(N2)에 연결될 수 있다. 제2구동트랜지스터(T12)는 제1노드에 연결된 제1단자 및 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 제2구동트랜지스터(T12)의 게이트는 제9트랜지스터(T9)를 통해 제2노드(N2)에 연결될 수 있다. 제1노드(N1)는 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)의 중간노드로서 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12) 연결된 노드일 수 있다. 제1노드(N1)는 제1구동트랜지스터(T11)의 제2단자와 제2구동트랜지스터(T12)의 제1단자가 연결된 노드일 수 있다. 제2구동트랜지스터(T12)의 제2단자는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극에 연결될 수 있다. 제2구동트랜지스터(T12)의 채널 길이는 제1구동트랜지스터(T11)의 채널 길이보다 길 수 있다.
고휘도 모드에서 채널 길이가 짧은 제1구동트랜지스터(T11)를 통해 구동전류가 출력될 수 있다. 이때 제2구동트랜지스터(T12)는 턴온에 의해 신호를 전달하는 스위칭 트랜지스터의 기능을 할 수 있다. 저휘도 모드에서 채널 길이가 긴 제2구동트랜지스터(T12)를 통해 구동전류가 출력될 수 있다. 이때 제1구동트랜지스터(T11)는 턴온에 의해 신호를 전달하는 스위칭 트랜지스터의 기능을 할 수 있다.
제2트랜지스터(T2)(데이터 기입 트랜지스터)는 데이터선(DL) 및 제1노드(N1) 사이에 연결되며, 제1구동트랜지스터(T11)를 경유하여 구동전압선(PL)과 연결될 수 있다. 제2트랜지스터(T2)는 제1게이트선(GWL)에 연결된 게이트, 데이터선(DL)에 연결된 제1단자 및 제1노드(N1)에 연결된 제2단자를 포함할 수 있다. 제2트랜지스터(T2)는 제1게이트선(GWL)을 통해 전달받은 제1게이트신호(GW)에 따라 턴온되어 데이터선(DL)으로 인가된 데이터신호(DATA)를 제1노드(N1)로 전달하는 스위칭 동작을 수행할 수 있다.
제3트랜지스터(T3)(보상 트랜지스터)는 제2노드(N2)와 제3노드(N3) 사이에 연결될 수 있다. 제3트랜지스터(T3)는 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 연결될 수 있다. 제3트랜지스터(T3)는 제1게이트선(GWL)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자 및 제3노드(N3)에 연결된 제2단자를 포함할 수 있다. 제3트랜지스터(T3)는 제1게이트선(GWL)을 통해 전달받은 제1게이트신호(GW)에 따라 턴온되어 제2구동트랜지스터(T12)를 다이오드 연결시킴으로써 제2구동트랜지스터(T12)의 문턱전압을 보상할 수 있다.
제4트랜지스터(T4)(초기화 트랜지스터)는 제2노드(N2)와 초기화전압선(VIL) 사이에 연결될 수 있다. 제4트랜지스터(T4)는 제2게이트선(GIL)에 연결된 게이트, 제2노드(N2)에 연결된 제1단자 및 초기화전압선(VIL)에 연결된 제2단자를 포함할 수 있다. 제4트랜지스터(T4)는 제2게이트선(GIL)을 통해 전달받은 제2게이트신호(GI)에 따라 턴온되어 초기화전압(Vinit)을 제1트랜지스터(T1)의 게이트에 전달하여 제1트랜지스터(T1)의 게이트를 초기화시킬 수 있다.
제6트랜지스터(T6)(발광제어 트랜지스터)는 제3노드(N3)와 유기발광다이오드(OLED) 사이에 연결될 수 있다. 제6트랜지스터(T6)는 제4게이트선(EML)에 연결된 게이트, 제3노드(N3)에 연결된 제1단자 및 유기발광다이오드(OLED)의 화소전극에 연결된 제2단자를 포함할 수 있다. 제6트랜지스터(T6)가 제4게이트선(EML)을 통해 전달받은 제4게이트신호(EM)에 따라 턴온되어 유기발광다이오드(OLED)에 구동전류가 흐르게 된다.
제8트랜지스터(T8)(제1 선택 트랜지스터)는 제1구동트랜지스터(T11)의 게이트와 제2노드(N2) 사이에 연결될 수 있다. 제8트랜지스터(T8)는 제1선택선(SL1)에 연결된 게이트, 제1구동트랜지스터(T11)의 게이트에 연결된 제1단자 및 제2노드(N2)에 연결된 제2단자를 포함할 수 있다. 제8트랜지스터(T8)는 제1선택선(SL1)을 통해 전달받은 제1선택신호(S1)에 따라 턴온되어 제1구동트랜지스터(T11)의 턴온을 제어할 수 있다.
제9트랜지스터(T9)(제2 선택 트랜지스터)는 제2구동트랜지스터(T12)의 게이트와 제2노드(N2) 사이에 연결될 수 있다. 제9트랜지스터(T9)는 제2선택선(SL2)에 연결된 게이트, 제2구동트랜지스터(T12)의 게이트에 연결된 제1단자 및 제2노드(N2)에 연결된 제2단자를 포함할 수 있다. 제9트랜지스터(T9)는 제2선택선(SL2)을 통해 전달받은 제2선택신호(S2)에 따라 턴온되어 제2구동트랜지스터(T12)의 턴온을 제어할 수 있다.
커패시터(Cst)는 구동전압선(PL)에 연결된 제1전극 및 제2노드(N2)에 연결된 제2전극을 포함할 수 있다. 커패시터(Cst)는 제1전극과 제2전극의 양단에 각각 공급된 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트 전압을 유지할 수 있다.
유기발광다이오드(OLED)는 화소전극(예컨대, 애노드) 및 화소전극을 마주하는 대향전극(예컨대, 캐소드)을 포함하고, 대향전극은 공통전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1구동트랜지스터(T11) 또는 제2구동트랜지스터(T12)로부터 구동전류를 전달받아 소정의 색으로 발광함으로써 영상을 표시할 수 있다.
도 10 및 도 11에 도시된 바와 같이, 제1기간(D1)에 제2게이트신호(GI)가 제2게이트선(GIL)을 통해 제4트랜지스터(T4)의 게이트로 인가될 수 있다. 이에 따라 제4트랜지스터(T4)가 턴온되어 초기화전압선(VIL)으로 인가되는 초기화전압(Vinit)에 의해 제2노드(N2)가 초기화될 수 있다.
제2기간(D2)에 제1게이트신호(GW) 및 제2선택신호(S2)가 화소(PX)로 인가될 수 있다. 제1게이트신호(GW)가 제1게이트선(GWL)을 통해 제2트랜지스터(T2)의 게이트로 인가될 수 있다. 이에 따라 제2트랜지스터(T2)가 턴온되어 데이터선(DL)으로 인가되는 데이터신호(DATA)가 제1노드(N1)로 전달될 수 있다. 그리고, 제2선택신호(S2)가 제2선택선(SL2)을 통해 제9트랜지스터(T9)의 게이트로 인가될 수 있다. 이에 따라 제9트랜지스터(T9)가 턴온되어 제2구동트랜지스터(T12)의 게이트가 제2노드(N2)에 연결될 수 있다. 그리고, 제1게이트신호(GW)가 제1게이트선(GWL)을 통해 제3트랜지스터(T3)의 게이트로 인가되어 제3트랜지스터(T3)가 턴온됨으로써 제2구동트랜지스터(T12)가 다이오드 연결될 수 있다. 이에 따라 제2노드(N2)는 제2구동트랜지스터(T12))의 문턱전압이 보상된 데이터신호(DATA)에 대응하는 데이터전압을 가질 수 있다.
제4기간(D4)에 제4게이트신호(EM), 제1선택신호(S1) 및 제2선택신호(S2)가 화소(PX)로 인가될 수 있다. 제4게이트신호(EM)가 제4게이트선(EML)을 통해 제6트랜지스터(T6)의 게이트로 인가되어 제6트랜지스터(T6)가 턴온될 수 있다. 그리고, 제1선택신호(S1)가 제1선택선(SL1)을 통해 제8트랜지스터(T8)의 게이트로 인가되어 제8트랜지스터(T8)가 턴온되고 제1구동트랜지스터(T11)의 게이트가 제2노드(N2)에 연결될 수 있다. 그리고, 제2선택신호(S2)가 제2선택선(SL2)을 통해 제9트랜지스터(T9)의 게이트로 인가되어 제9트랜지스터(T9)가 턴온되고 제2구동트랜지스터(T12)의 게이트가 제2노드(N2)에 연결될 수 있다.
이때 제1선택신호(S1) 및 제2선택신호(S2)의 전압레벨에 의해 제1구동트랜지스터(T11)와 제2구동트랜지스터(T12)는 구동 트랜지스터 또는 스위칭 트랜지스터로 기능할 수 있다. 일 실시예에서, 고휘도 모드에서, 제1구동트랜지스터(T11)가 구동 트랜지스터로 기능하고, 제2구동트랜지스터(T12)가 스위칭 트랜지스터로 기능할 수 있다. 저휘도 모드에서, 제1구동트랜지스터(T11)가 스위칭 트랜지스터로 기능하고, 제2구동트랜지스터(T12)가 구동 트랜지스터로 기능할 수 있다.
도 10에 도시된 바와 같이, 고휘도 모드에서 제4기간(D4)에, 제1선택신호(S1)는, 제1구동트랜지스터(T11)가 데이터신호(DATA)에 대응하는 구동전류를 출력하기 위한 턴온 상태가 되게 하는 전압이 제1구동트랜지스터(T11)의 게이트에 인가되도록 제8트랜지스터(T8)의 턴온 상태를 제어하는 전압레벨을 가질 수 있다. 제2선택신호(S2)는, 제2구동트랜지스터(T12)가 완전히 턴온(fully turn-on)되게 하는 전압이 제2구동트랜지스터(T12)의 게이트에 인가되도록 제9트랜지스터(T9)의 턴온 상태를 제어하는 전압레벨을 가질 수 있다. 이에 따라 제2구동트랜지스터(T12)가 스위칭 기능을 수행하여 제1구동트랜지스터(T11)의 출력(구동전류)을 유기발광다이오드(OLED)로 전달하고, 유기발광다이오드(OLED)가 구동전류에 대응하는 휘도로 발광할 수 있다.
도 11에 도시된 바와 같이, 저휘도 모드에서 제4기간(D4)에, 제1선택신호(S1)는, 제1구동트랜지스터(T11)가 완전히 턴온(fully turn-on)되게 하는 전압이 제1구동트랜지스터(T11)의 게이트에 인가되도록 제8트랜지스터(T8)의 턴온 상태를 제어하는 전압레벨을 가질 수 있다. 이에 따라 제1구동트랜지스터(T11)가 스위칭 기능을 수행하여 제5트랜지스터(T5)의 출력을 제2구동트랜지스터(T12)로 전달할 수 있다. 제2선택신호(S2)는, 제2구동트랜지스터(T12)가 데이터신호(DATA)에 대응하는 구동전류를 출력하기 위한 턴온 상태가 되게 하는 전압이 제2구동트랜지스터(T12)의 게이트에 인가되도록 제9트랜지스터(T9)의 턴온 상태를 제어하는 전압레벨을 가질 수 있다. 유기발광다이오드(OLED)는 제2구동트랜지스터(T12)가 출력하는 구동전류에 대응하는 휘도로 발광할 수 있다.
고휘도 모드에서 제4기간(D4)에 제1선택신호(S1)의 전압레벨(LV2) 및 저휘도 모드에서 제4기간(D4)에 제2선택신호(S2)의 전압레벨(LV2)은 미리 정의된 데이터신호(DATA)에 대응하는 구동전류와 전압레벨(LV2)의 관계 정보로부터 결정될 수 있다. 일 실시예에서, 고휘도 모드에서 제4기간(D4)에 제1선택신호(S1)의 전압레벨(LV2)은 데이터신호(DATA)에 따라 달라지며, 전압레벨(LV1) 내지 전압레벨(LV3)의 범위일 수 있다. 저휘도 모드에서 제4기간(D4)에 제2선택신호(S2)의 전압레벨(LV2)은 데이터신호(DATA)에 따라 달라지며, 전압레벨(LV1) 내지 전압레벨(LV3)의 범위일 수 있다.
도 12는 일 실시예에 따른 화소의 화소회로를 도시한다. 도 12는 도 9에 도시된 화소회로에 제7트랜지스터(T7)를 더 포함한다. 화소(PX)는 제7트랜지스터(T7)에 의해 도 7 및 도 8에 도시된 바와 같이 제3기간(D3)에 유기발광다이오드(OLED)의 초기화 동작이 추가될 수 있다.
전술된 실시예들에서, 제3게이트신호(GB)는 제3기간(D3)에 화소(PX)로 인가되고 있으나 이는 예시적이다. 예를 들어, 제3게이트신호(GB)는 제1기간(D1)에 앞서 인가되거나, 제1기간(D1)과 제2기간(D2) 사이에 인가될 수 있다.
고휘도 영상 표시를 위해 구동트랜지스터의 출력을 높이려면 데이터신호의 전압을 높여야 하고, 이는 표시장지의 소비 전력을 증가시키게 된다. 본 발명의 실시예들은 화소(PX)에 고휘도 모드에서 사용되는 제1구동트랜지스터(T11)와 저휘도 모드에서 사용되는 제2구동트랜지스터(T12)를 별개로 구비하고, 표시할 영상의 휘도에 따라 제1구동트랜지스터(T11)의 출력 또는 제2구동트랜지스터(T12)의 출력에 의해 유기발광다이오드(OLED)를 발광시킬 수 있다. 이때 제1구동트랜지스터(T11)의 채널 길이를 제2구동트랜지스터(T12)의 채널 길이보다 짧게 설계함으로써 제1구동트랜지스터(T11)의 출력을 높이기 위해 데이터신호의 전압을 높일 필요가 없어 표시장치의 소비 전력 증가 없이 영상을 표시할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시장치
110: 화소부
120: 제1게이트구동회로
130: 제2게이트구동회로
140: 선택구동회로
150: 데이터구동회로
160: 전원공급회로
170: 컨트롤러
PX: 화소

Claims (20)

  1. 제1구동트랜지스터와 제2구동트랜지스터를 포함하는 제1트랜지스터;
    데이터선과 제1노드 사이에 연결된 제2트랜지스터;
    제2노드와 제3노드 사이에 연결된 제3트랜지스터;
    상기 제2노드와 제1전압선 사이에 연결된 제4트랜지스터;
    제2전압선과 상기 제1노드 사이에 연결된 제5트랜지스터;
    상기 제3노드와 유기발광다이오드 사이에 연결된 제6트랜지스터;
    상기 제2전압선과 상기 제2노드 사이에 연결된 커패시터;
    상기 제1구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제1선택트랜지스터; 및
    상기 제2구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제2선택트랜지스터;를 포함하고,
    상기 제1트랜지스터의 제1구동트랜지스터와 제2구동트랜지스터가 상기 제1노드와 상기 제3노드 사이에 병렬 연결된, 화소.
  2. 제1항에 있어서,
    상기 제1구동트랜지스터의 채널 길이가 상기 제2구동트랜지스터의 채널 길이보다 짧은, 화소.
  3. 제1항에 있어서,
    고휘도 표시모드에서 발광기간에 상기 제1선택트랜지스터가 턴온되고, 상기 제2선택트랜지스터가 턴오프되는, 화소.
  4. 제1항에 있어서,
    저휘도 표시모드에서 발광기간에 상기 제2선택트랜지스터가 턴온되고, 상기 제1선택트랜지스터가 턴오프되는, 화소.
  5. 제1항에 있어서,
    한 프레임이 비발광기간과 발광기간을 포함하고,
    상기 비발광기간의 제1기간에 상기 제4트랜지스터가 턴온되고,
    상기 비발광기간의 상기 제1기간에 후속하는 제2기간에 상기 제2트랜지스터와 상기 제3트랜지스터가 턴온되고,
    상기 발광기간에 상기 제5트랜지스터와 상기 제6트랜지스터가 턴온되는, 화소.
  6. 제5항에 있어서,
    상기 제2기간과 상기 발광기간에, 표시할 영상의 휘도에 따라, 상기 제1선택트랜지스터가 턴온되거나, 또는 상기 제2선택트랜지스터가 턴온되는, 화소.
  7. 제5항에 있어서,
    상기 제2전압선과 상기 유기발광다이오드 사이에 연결된 제7트랜지스터;를 더 포함하고,
    상기 비발광기간의 제3기간에 상기 제7트랜지스터가 턴온되고,
    상기 제3기간은 상기 제1기간 이전, 상기 제1기간과 상기 제2기간 사이 및 상기 제2기간과 상기 발광기간 사이 중 하나인, 화소.
  8. 제1구동트랜지스터와 제2구동트랜지스터를 포함하는 제1트랜지스터;
    데이터선과 제1노드 사이에 연결된 제2트랜지스터;
    제2노드와 제3노드 사이에 연결된 제3트랜지스터;
    상기 제2노드와 제1전압선 사이에 연결된 제4트랜지스터;
    제2전압선과 상기 제1노드 사이에 연결된 제5트랜지스터;
    상기 제3노드와 유기발광다이오드 사이에 연결된 제6트랜지스터;
    상기 제2전압선과 상기 제2노드 사이에 연결된 커패시터;
    상기 제1구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제1선택트랜지스터; 및
    상기 제2구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제2선택트랜지스터;를 포함하고,
    상기 제1트랜지스터의 제1구동트랜지스터와 제2구동트랜지스터가 상기 제1노드와 상기 제3노드 사이에 직렬 연결된, 화소.
  9. 제8항에 있어서,
    상기 제1구동트랜지스터의 채널 길이가 상기 제2구동트랜지스터의 채널 길이보다 짧은, 화소.
  10. 제8항에 있어서,
    한 프레임이 비발광기간과 발광기간을 포함하고,
    상기 비발광기간의 제1기간에 상기 제4트랜지스터가 턴온되고,
    상기 비발광기간의 상기 제1기간에 후속하는 제2기간에 상기 제2트랜지스터와 상기 제3트랜지스터가 턴온되고,
    상기 발광기간에 상기 제5트랜지스터와 상기 제6트랜지스터가 턴온되는, 화소.
  11. 제10항에 있어서,
    상기 제2기간 및 상기 발광기간에 상기 제1선택트랜지스터와 상기 제2선택트랜지스터가 턴온되고,
    상기 발광기간에 상기 제1선택트랜지스터의 게이트로 인가되는 제1선택신호의 전압레벨과 상기 제2선택트랜지스터의 게이트로 인가되는 제2선택신호의 전압레벨이 상이한, 화소.
  12. 제11항에 있어서,
    고휘도 표시모드에서 상기 발광기간에,
    상기 제2선택신호는, 상기 제2구동트랜지스터가 스위칭 기능을 하기 위한 전압이 상기 제2구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖고,
    상기 제1선택신호는, 상기 제1구동트랜지스터가 데이터신호에 대응하는 구동전류를 출력하기 위한 전압이 상기 제1구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖는, 화소.
  13. 제11항에 있어서,
    저휘도 표시모드에서 상기 발광기간에,
    상기 제1선택신호는, 상기 제1구동트랜지스터가 스위칭 기능을 하기 위한 전압이 상기 제1구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖고,
    상기 제2선택신호는, 상기 제2구동트랜지스터가 데이터신호에 대응하는 구동전류를 출력하기 위한 전압이 상기 제2구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖는, 화소.
  14. 제10항에 있어서,
    상기 제2전압선과 상기 유기발광다이오드 사이에 연결된 제7트랜지스터;를 더 포함하고,
    상기 비발광기간의 제3기간에 상기 제7트랜지스터가 턴온되고,
    상기 제3기간은 상기 제1기간 이전, 상기 제1기간과 상기 제2기간 사이 및 상기 제2기간과 상기 발광기간 사이 중 하나인, 화소.
  15. 제1전압선과 제3노드 사이에 직렬 연결된 제1구동트랜지스터와 제2구동트랜지스터를 포함하는 제1트랜지스터;
    데이터선과 상기 제1구동트랜지스터와 상기 제2구동트랜지스터의 중간노드인 제1노드 사이에 연결된 제2트랜지스터;
    제2노드와 상기 제3노드 사이에 연결된 제3트랜지스터;
    상기 제2노드와 제2전압선 사이에 연결된 제4트랜지스터;
    상기 제3노드와 유기발광다이오드 사이에 연결된 제5트랜지스터;
    상기 제1전압선과 상기 제2노드 사이에 연결된 커패시터;
    상기 제1구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제1선택트랜지스터; 및
    상기 제2구동트랜지스터의 게이트와 상기 제2노드 사이에 연결된 제2선택트랜지스터;를 포함하는 화소.
  16. 제15항에 있어서,
    상기 제1구동트랜지스터의 채널 길이가 상기 제2구동트랜지스터의 채널 길이보다 짧은, 화소.
  17. 제15항에 있어서,
    한 프레임이 비발광기간과 발광기간을 포함하고,
    상기 비발광기간의 제1기간에 상기 제4트랜지스터가 턴온되고,
    상기 비발광기간의 상기 제1기간에 후속하는 제2기간에 상기 제2트랜지스터와 상기 제3트랜지스터가 턴온되고,
    상기 발광기간에 상기 제5트랜지스터가 턴온되는, 화소.
  18. 제17항에 있어서,
    상기 제2기간에 상기 제1선택트랜지스터가 턴오프되고 상기 제2선택트랜지스터가 턴온되고
    상기 발광기간에 상기 제1선택트랜지스터와 상기 제2선택트랜지스터가 턴온되고,
    상기 발광기간에 상기 제1선택트랜지스터의 게이트로 인가되는 제1선택신호의 전압레벨과 상기 제2선택트랜지스터의 게이트로 인가되는 제2선택신호의 전압레벨이 상이한, 화소.
  19. 제18항에 있어서,
    고휘도 표시모드에서 상기 발광기간에,
    상기 제2선택신호는 상기 제2구동트랜지스터가 스위칭 기능을 하기 위한 전압이 상기 제2구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖고,
    상기 제1선택신호는, 상기 제1구동트랜지스터가 데이터신호에 대응하는 구동전류를 출력하기 위한 전압이 상기 제1구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖는, 화소.
  20. 제18항에 있어서,
    저휘도 표시모드에서 상기 발광기간에,
    상기 제1선택신호는, 상기 제1구동트랜지스터가 스위칭 기능을 하기 위한 전압이 상기 제1구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖고,
    상기 제2선택신호는, 상기 제2구동트랜지스터가 데이터신호에 대응하는 구동전류를 출력하기 위한 전압이 상기 제2구동트랜지스터의 게이트에 인가되게 하는 전압레벨을 갖는, 화소.
KR1020220006180A 2022-01-14 2022-01-14 화소 KR20230110425A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220006180A KR20230110425A (ko) 2022-01-14 2022-01-14 화소
CN202211404071.9A CN116456762A (zh) 2022-01-14 2022-11-10 像素
US18/094,926 US11996045B2 (en) 2022-01-14 2023-01-09 Pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220006180A KR20230110425A (ko) 2022-01-14 2022-01-14 화소

Publications (1)

Publication Number Publication Date
KR20230110425A true KR20230110425A (ko) 2023-07-24

Family

ID=87126105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220006180A KR20230110425A (ko) 2022-01-14 2022-01-14 화소

Country Status (3)

Country Link
US (1) US11996045B2 (ko)
KR (1) KR20230110425A (ko)
CN (1) CN116456762A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012133165A (ja) 2010-12-22 2012-07-12 Japan Display East Co Ltd 発光素子表示装置
US9129681B2 (en) 2012-04-13 2015-09-08 Sandisk Technologies Inc. Thin film transistor
CN104183608B (zh) 2014-09-02 2017-05-03 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
KR102463348B1 (ko) 2015-12-31 2022-11-03 엘지디스플레이 주식회사 유기발광표시장치
US9985082B2 (en) 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
CN110021275B (zh) * 2018-01-10 2020-07-31 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、像素电路和显示装置
WO2019186874A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示デバイスおよび駆動方法
KR102653121B1 (ko) * 2018-07-25 2024-04-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200060588A (ko) 2018-11-21 2020-06-01 삼성디스플레이 주식회사 표시 장치
KR20200111873A (ko) 2019-03-19 2020-10-05 삼성디스플레이 주식회사 표시 장치
US11238784B1 (en) * 2020-08-27 2022-02-01 Wuhan China Star Optoelectronics Technology Co., Ltd. Pixel circuit and display panel

Also Published As

Publication number Publication date
CN116456762A (zh) 2023-07-18
US11996045B2 (en) 2024-05-28
US20230230545A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
CN109872680B (zh) 像素电路及驱动方法、显示面板及驱动方法、显示装置
KR101127582B1 (ko) 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
US10380940B2 (en) Organic light-emitting diode display
KR101182237B1 (ko) 발광 표시 장치
KR20150070718A (ko) 유기전계 발광 표시장치
KR102653575B1 (ko) 표시 장치
KR20180117761A (ko) 유기발광 표시장치
KR20170132598A (ko) 유기발광다이오드를 포함하는 화소 회로 및 이를 포함하는 표시장치
CN112785972A (zh) 发光器件驱动电路、背光模组以及显示面板
KR20210055146A (ko) 표시장치 및 이의 구동방법
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
KR20210095278A (ko) 표시 장치 및 그 구동 방법
CN112470210A (zh) 时钟及电压生成电路和包括时钟及电压生成电路的显示装置
CN116364011A (zh) 显示设备
KR102477477B1 (ko) 화소 유닛, 이를 포함하는 표시 장치 및 이의 구동 방법
JP2014038168A (ja) 表示装置、電子機器、駆動方法および駆動回路
US11081049B2 (en) Pixel and display device having the same
KR20230110425A (ko) 화소
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR101938001B1 (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
CN113658557A (zh) 显示装置
US20200234640A1 (en) Pixel circuit, method for driving, and display device
US11315482B2 (en) Pixel and display device having the same
KR20230025576A (ko) 화소 및 표시 장치
US20230368742A1 (en) Display apparatus