具体实施方式
本发明实施例提供的OLED像素电路、显示面板和显示装置,通过在数据信号加载阶段将当前帧图像数据信号通过自身的第三端传输到存储电容的第一端,并将第一电压信号通过自身的第六端传输到存储电容的第二端,以及在显示阶段,不再将当前帧图像数据信号传输到存储电容的一端,并不再将第一电压信号传输到存储电容的另一端,以及在显示阶段利用存储电容存储的信号驱动OLED发光,驱动OLED发光的漏极电流与高电平信号无关,从而避免了由于将背板电源VDD引到各排像素处的电源线上一直有电流流过,且该电源线上存在电阻,导致的该电源线在不同排像素处的电压不同,解决了不同像素接收到相同的数据信号时,驱动像素的电流不同的问题,提高了显示均匀度。
下面结合说明书附图,对本发明实施例提供的一种OLED像素电路、显示面板和显示装置的具体实施方式进行说明。
本发明实施例一提供的一种OLED像素电路,如图2所示,包括信号加载模块21、有机发光二极管OLED、驱动晶体管Td、存储电容Cs、第一开关模块22和第二开关模块23。
其中,信号加载模块21的第一端211连接当前帧图像数据信号Data,信号加载模块21的第二端212接收第一扫描信号Scan1,信号加载模块21的第三端213分别连接驱动晶体管Td的栅极和存储电容Cs的第一端C1,信号加载模块21的第四端214接收第二扫描信号Scan2,信号加载模块21的第五端215接收第一电压信号V1,信号加载模块21的第六端216分别连接存储电容Cs的第二端C2、有机发光二极管OLED的阴极和第一开关模块22的第一端221。
有机发光二极管OLED的阳极接收高电平信号VDD,第一开关模块22的第二端222连接驱动晶体管Td的源极,第二开关模块23的第一端231连接驱动晶体管Td的漏极,第二开关模块23的第二端232接收低电平信号VEE。
其中,第一电压信号V1的电压高于高电平信号VDD的电压。
所述实施例一提供的OLED像素电路的工作时间包括两个时间段,为数据信号加载阶段和显示阶段。
在数据信号加载阶段,所述信号加载模块21将当前帧图像数据信号Data通过自身的第三端213传输到存储电容Cs的第一端C1,并将第一电压信号V1通过自身的第六端216传输到存储电容Cs的第二端C2。在显示阶段,所述信号加载模块21不再将当前帧图像数据信号Data传输到存储电容Cs的一端C1,并不再将第一电压信号V1传输到存储电容Cs的另一端C2。
第一开关模块22和第二开关模块23,均在数据信号加载阶段断开,并在显示阶段导通。
驱动晶体管Td,在第一开关模块22和第二开关模块23均导通后,在存储电容Cs存储的信号的作用下,驱动有机发光二极管OLED发光。
具体地请参考图3和图4,图3为数据信号加载阶段时所述OLED像素电路的工作示意图,图4为显示阶段时所述OLED像素电路的工作示意图。
请参考图3,在数据信号加载阶段,所述第一开关模块22和第二开关模块23都是断开的。同时,在数据信号加载阶段,信号加载模块21将当前帧图像数据信号Data通过自身的第三端213传输到存储电容Cs的第一端C1,并将第一电压信号V1通过自身的第六端216传输到存储电容Cs的第二端C2,因此,在数据信号加载阶段结束时,存储电容Cs的第一端C1的电压为VData,存储电容Cs的第二端C2的电压为V1。由于,第一电压信号V1的电压高于高电平信号VDD的电压,因此在数据信号加载阶段,有机发光二极管OLED截止。请参考图4,在显示阶段,信号加载模块21不再将当前帧图像数据信号Data通过自身的第三端213传输到存储电容Cs的第一端C1,并不再将第一电压信号V1通过自身的第六端216传输到存储电容Cs的第二端C2,所述第一开关模块22和第二开关模块23导通。在显示阶段开始时,存储电容Cs的第二端C2的电压为V1,而第一电压信号V1的电压高于高电平信号VDD的电压,即有机发光二极管OLED的阴极的电压高于其阳极的电压,因此,即使此时第一开关模块22和第二开关模块23已经导通,但有机发光二极管OLED依然截止。
请参考图4,在显示阶段的一开始时,存储电容Cs的第一端C1的电压为VData,电压VData控制驱动晶体管Td导通,又因为第一开关模块22和第二开关模块23导通,所有从第一开关模块的第一端221到低电平信号VEE的输入端之间形成通路,存储电容Cs的第二端C2的电压V1又高于低电平信号VEE的电压,则在该通路之间产生电流。
在电流通过上述通路的同时,存储电容Cs的第二端C2的电位不断的降低,当存储电容Cs的第二端C2的电压降至小于高电平信号VDD的电压时,也就是有机发光二极管OLED的阴极的电位小于其阳极的电位,有机发光二极管OLED导通,当流经有机发光二极管OLED的电流稳定时,其阳极和阴极之间存在一个固定的电压差VOLED,也就是阳极和存储电容Cs第二端C2之间的电压差。该固定的压差VOLED的值由有机发光二极管OLED的器件尺寸、电阻等决定。
此时,存储电容Cs第二端C2的电压VC2为VDD–VOLED,也就是说相比于第一时间,存储电容Cs第二端C2的电压减小值ΔV为:
ΔV=V1–(VDD–VOLED)
由于存储电容Cs的第一端C1处于浮空,因此,存储电容Cs的第一端C1的电压也会下降ΔV,则此时存储电容Cs的第一端C1的电压为:
VC1=VData–ΔV=VData–V1+VDD–VOLED
因此,此时驱动晶体管Td的栅源极电压差Vgs为:
=VC2–VC1=(VDD–VOLED)–(VData–V1+VDD–VOLED)=VData–V1
从Vgs的计算公式中可以看出,在本发明实施一的OLED像素电路下,驱动晶体管Td的栅源极电压差Vgs的取值和高电平信号VDD没有关系,即消除了高电平信号VDD对驱动晶体管Td的栅源极电压差Vgs的影响。
根据晶体管工作在饱和区的电流特性的公式可以计算出当流经有机发光二极管OLED的电流稳定时,其电流IOLED的值:
IOLED=K(Vgs–|Vth|)2
其中,K为结构参数,Vth为晶体管的阈值电压,当在一个确定的晶体管中,K及Vth的值为是确定数值;Vgs为驱动晶体管Td的栅源极电压差,在本发明的OLED像素电路下Vgs等于VData–V1,则流经有机发光二极管OLED的电流IOLED为:IOLED=K(VData–V1–|Vth|)2
由此可见,流经有机发光二极管OLED的电流IOLED与高电平信号VDD无关,这避免了现有的OLED像素电路,由于将背板电源VDD引到各排像素处的电源线上一直有电流流过,且该电源线上存在电阻,导致的该电源线在不同排像素处的电压不同,解决了不同像素接收到相同的数据信号时,驱动像素的电流不同的问题,提高了显示均匀度。
虽然,驱动有机发光二极管OLED的电流IOLED与第一电压信号V1相关,但是,由于传输第一电压信号V1的传输线上只在给存储电容充电时才有电流流过,在其余时间没有电流流过,也就是说在数据信号加载阶段开始时才有电流流过,而在数据信号加载阶段结束时,传输第一电压信号V1的传输线上没有电流流过,因此,在数据信号加载阶段结束时,该第一电压信号V1的传输线上并不会有压降,该第一电压信号V1的传输线在各排像素处的电压相同,也就是说,驱动有机发光二极管OLED发光的漏极电流与第一电压信号V1相关,但是,这并不会降低显示均匀度。
本发明实施例提供的实施例二的OLED像素电路,如图5所示,实施例二的OLED像素电路包括:信号加载模块21、有机发光二极管OLED、驱动晶体管Td、存储电容Cs、第一开关模块22和第二开关模块23。
其中,信号加载模块21的第一端211接收当前帧图像数据信号Data,信号加载模块21的第二端212接收第一扫描信号Scan1,信号加载模块21的第三端213通过驱动晶体管Td的源极分别连接驱动晶体管Td的栅极和存储电容Cs的第一端C1,信号加载模块21的第四端214接收第二扫描信号Scan2,信号加载模块21的第五端215接收第一电压信号V1,信号加载模块21的第六端216分别连接存储电容Cs的第二端C2、有机发光二极管OLED的阴极和第一开关模块22的第一端221,信号加载模块21的第七端217连接驱动晶体管Td的漏极,信号加载模块21的第八端218连接驱动晶体管Td的栅极。其中,第一电压信号V1的电压高于高电平信号VDD的电压。
OLED的阳极接收高电平信号VDD,第一开关模块22的第二端222连接驱动晶体管Td的源极,第二开关模块23的第一端231连接驱动晶体管Td的漏极,第二开关模块23的第二端232接收低电平信号VEE。
所述实施例二提供的OLED像素电路的工作时间包括两个时间段,为数据信号加载阶段和显示阶段。
在数据信号加载阶段,所述信号加载模块21将驱动晶体管Td的栅极与驱动晶体管Td的漏极接通,并且将当前帧图像数据信号Data通过载模块21的第三端213传输到驱动晶体管Td的源极,同时并将第一电压信号V1通过自身的第六端216传输到存储电容Cs的第二端C2。在数据信号加载阶段结束时,存储电容Cs的第二端C2的电压为V1。
由于在数据信号加载阶段,驱动晶体管Td的栅极和驱动晶体管Td的漏极接通,因此在数据信号加载阶段结束时驱动晶体管Td的栅极电压为VData–|Vth|,也就是存储电容Cs的第一端C1的电位,其中,Vth为驱动晶体管Td的阈值电压。具体地,因为当前帧图像数据信号Data通过驱动晶体管Td的源极传输到驱动晶体管Td的栅极,即对栅极不断的充电,当其栅极和源极的电位相差一个阈值电压Vth时,驱动晶体管Td截止,并且栅极电压为VData–|Vth|的值被固定在驱动晶体管Td的栅极。
因为第一电压信号V1的电压高于高电平信号VDD的电压,因此,在数据信号加载阶段有机发光二极管OLED截止。
在显示阶段,信号加载模块21不再将当前帧图像数据信号Data通过自身的第三端213传输到存储电容Cs的第一端C1,并不再将第一电压信号V1通过自身的第六端216传输到存储电容Cs的第二端C2,同时,第一开关模块22和第二开关模块23导通。
在显示阶段开始时,存储电容Cs的第二端C2的电压仍为V1,因为第一电压信号V1的电压高于高电平信号VDD的电压,即有机发光二极管OLED阴极的电压高于其阳极的电压,因此,即使此时第一开关模块22和第二开关模块23已经导通,但有机发光二极管OLED依然截止。
但是,由于在显示阶段中,存储电容Cs的第一端C1的电压为VData–|Vth|,又因为第一开关模块22和第二开关模块23导通,所有从第一开关模块22的第一端221到低电平信号VEE的输入端之间形成通路,存储电容Cs的第二端C2的电压V1又高于低电平信号VEE的电压,则在该通路之间产生电流。
在电流通过上述通路的同时,存储电容Cs的第二端C2的电位不断的降低,当存储电容Cs的第二端C2的电压降至小于高电平信号VDD的电压时,也就是有机发光二极管OLED的阴极的电位小于其阳极的电位,有机发光二极管OLED导通,当流经有机发光二极管OLED的电流稳定时,其阳极和阴极之间存在一个固定的电压差VOLED,也就是阳极和存储电容Cs第二端C2之间的电压差。该固定的压差VOLED的值由有机发光二极管OLED的器件尺寸、电阻等决定。
此时,存储电容Cs第二端C2的电压VC2为VDD–VOLED,也就是说相比于第一时间,存储电容Cs第二端C2的电压减小值ΔV为:
ΔV=V1–(VDD–VOLED)
由于存储电容Cs的第一端C1还处于浮空,因此,存储电容Cs的第一端C1的电压也会下降ΔV,则此时存储电容Cs的第一端C1的电压为:
VC1=VData–|Vth|–ΔV=VData–|Vth|–V1+VDD–VOLED
此时,驱动晶体管Td的栅源极电压差Vgs为:
Vgs=VC2–VC1=(VDD–VOLED)–(VData–|Vth|–V1+VDD–VOLED)
=V1–VData+|Vth|
根据晶体管工作在饱和区的电流特性的公式可以计算出当流经有机发光二极管OLED的电流稳定时,其电流IOLED的值:
IOLED=K(Vgs–|Vth|)2
其中,K为结构参数,Vth为晶体管的阈值电压,当在一个确定的晶体管中,K及Vth的值为是确定数值;Vgs为驱动晶体管Td的栅源极电压差,在本发明的OLED像素电路下Vgs等于V1–VData+|Vth|,则流经有机发光二极管OLED的电流IOLED为:IOLED=K(V1–VData)2
由此可见,在实施例二中的像素电路中,驱动有机发光二极管OLED发光的电流IOLED不但与高电平信号VDD无关,还与驱动晶体管Td的阈值电压Vth无关,即实施例二的像素电路消除了高电平信号VDD和阈值电压Vth对有机发光二极管OLED发光的电流IOLED的影响,进一步提高了显示均匀度。
进一步地,本发明实施例二提供的OLED像素电路,如图5所示,在数据信号加载阶段之前还包括复位阶段。
在复位阶段,第一开关模块22断开,第二开关模块23导通,所述信号加载模块21在将第一电压信号V1通过自身的第六端216传输到存储电容Cs的第二端C2,并将自身的第七端217接收到的信号通过自身的第八端218传输到存储电容Cs的第一端C1。
图5所示的OLED像素电路,在复位阶段,由于第二开关模块23导通,因此,低电平信号VEE会通过第二开关模块23传输到信号加载模块21的第七端217,由于在复位阶段,信号加载模块21会将自身的第七端217接收到的信号通过自身的第八端218传输到存储电容Cs的第一端C1,因此,在复位阶段结束时,存储电容Cs的第一端C1的电压为VEE。
也就是说,在数据信号加载阶段之前,也就是在将当前帧图像数据信号Date传输到存储电容Cs的第一端C1之前,该OLED像素电路会将存储电容Cs的两端的电压复位,以免该像素电路在显示前一帧图像数据信号时,残留在存储电容Cs上的信号对当前帧图像数据信号的显示造成影响。
在显示阶段,第一开关模块22导通,驱动晶体管Td将在其栅极电压的控制下导通,所以该栅极电压的电压值需要稳定的保持在栅极处,为了使V1和VData–|Vth|的值稳定地保存在存储电容Cs两端,以保证在显示阶段能准确的显示不会有电压值的偏差,因此,较佳地,本发明实施例二提供的OLED像素电路,在数据信号加载阶段和显示阶段之间还包括数据信号保持阶段。
在数据信号保持阶段,所述信号加载模块21不再将当前帧图像数据信号Data传输到存储电容Cs的第一端C1,并不再将第一电压信号V1传输到存储电容的第二端C2;所述第一开关模块22断开,所述第二开关模块23导通,因此V1和VData–|Vth|的值稳定地保存在存储电容Cs两端,显示面板中的同一行的有机发光二极管OLED像素电路开始显示的时刻相同,可以提高显示效果的均一性。
请参考图6,为本发明实施例三提供的像素电路,如图6所示,本发明实施例提供的OLED像素电路中的信号加载模块包括信号加载单元21、有机发光二极管OLED、驱动晶体管Td、存储电容Cs、第一开关模块22和第二开关模块23。
其中,信号加载模块21的第一端211接收当前帧图像数据信号Data,第二端212接收第一扫描信号Scan1,第三端213通过驱动晶体管Td的源极分别连接驱动晶体管Td的栅极和存储电容Cs的第一端C1,第四端214接收第二扫描信号Scan2,第五端215接收第一电压信号V1,第六端216分别连接存储电容Cs的第二端C2、有机发光二极管OLED的阴极和第一开关模块22的第一端221,第七端217连接驱动晶体管Td的漏极,第八端218连接驱动晶体管Td的栅极。
OLED的阳极接收高电平信号VDD,其阴极连接第一开关模块22的第一端221,第一开关模块22的第二端222连接驱动晶体管Td的源极,第二开关模块23的第一端231连接驱动晶体管Td的漏极,第二开关模块23的第二端232接收低电平信号VEE。所述高电平信号VDD的电压低于第一电压信号V1的电压。
具体地,所述信号加载模块21包括第一薄膜晶体管Ts1、第二薄膜晶体管Ts2和第三薄膜晶体管Ts3。薄膜晶体管Ts1的源极为信号加载模块21的第一端211,接受当前帧图像数据信号Data;其栅极为信号加载模块21的第二端212,接受第一扫描信号Scan1;其漏极为信号加载模块21的第三端213,分别连接驱动晶体管Td的栅极和存储电容Cs的第一端C1。所述薄膜晶体管Ts2栅极作为信号加载模块21的第四端214,接收第二扫描信号Scan2;其源极为信号加载模块21的第五端215,接收第一电压信号V1;其漏极为信号加载模块21的第六端216,分别连接存储电容Cs的第二端C2、有机发光二极管OLED的阴极和第一开关模块22的第一端221。所述薄膜晶体管Ts3的栅极和薄膜晶体管Ts2栅极一起作为信号加载模块21的第四端214,接收第二扫描信号Scan2;其源极为信号加载模块21的第七端217,连接驱动晶体管Td的漏极;其漏极为信号加载模块21的第八端218,连接驱动晶体管Td的栅极。
所述第一开关模块22为第四薄膜晶体管Ts4,其源极为第一开关模块22的第一端221,和有机发光二极管OLED的阴极连接;其漏极为第一开关模块22的第二端222,和驱动晶体管Td的源极连接;其栅极接收第三扫描信号Scan3,所述第三扫描信号Scan3控制第一开关模块22也就是第四薄膜晶体管Ts4的断开和导通。
所述第二开关模块23为第五薄膜晶体管Ts5,其源极为第二开关模块23的第一端231,连接驱动晶体管Td的漏极;其漏极为第二开关模块23的第二端223,接收低电平信号VEE;其栅极接收第四扫描信号Scan4,所述第四扫描信号Scan4控制第二开关模块23也就是第五薄膜晶体管Ts5的断开和导通。
所述实施例三提供的像素电路的驱动包括四个阶段,依次为:复位阶段t1、数据信号加载阶段t2、数据信号保持阶段t3、显示阶段t4。请参考图7,为图6所示的像素电路的驱动时序图。
图7a为在复位阶段t1时实施例三提供的像素电路的工作示意图。请结合图7和图7a,在复位阶段t1,第一扫描信号Scan1为高电平,第一薄膜晶体管Ts1断开;第二扫描信号Scan2为低电平,第二薄膜晶体管Ts2和第三薄膜晶体管Ts3均导通;第三扫描信号Scan3为高电平,第四薄膜晶体管Ts4断开;第四扫描信号Scan4为低电平,第五薄膜晶体管Ts5导通。
第二薄膜晶体管Ts2将第一电压信号V1传输到存储电容Cs的第二端C2,第五薄膜晶体管Ts5和第三薄膜晶体管Ts3将低电平信号VEE传输至存储电容Cs的第一端C1,驱动晶体管Td的漏极的信号也为低电平信号VEE,从而消除前一帧图像数据信号显示时残留在驱动晶体管Td的漏极上的信号,避免当前帧图像数据信号的显示受到前一帧图像数据信号的影响。
请接着参考图7b,图7b为数据信号加载阶段t2时实施例三提供的像素电路的工作示意图。在数据信号加载阶段t2,第一扫描信号Scan1为低电平,第一薄膜晶体管Ts1导通;第二扫描信号Scan2为低电平,第二薄膜晶体管Ts2和第三薄膜晶体管Ts3均导通;第三扫描信号Scan3为高电平,第四薄膜晶体管Ts4断开;第四扫描信号Scan4为高电平,第五薄膜晶体管Ts5断开。
第一电压信号V1通过第二薄膜晶体管Ts2传输至传输到存储电容Cs的第二端C2。在图7b中可以看出,驱动晶体管Td的栅极连接至第三薄膜晶体管Ts3的源极,驱动晶体管Td的漏极连接至第三薄膜晶体管Ts3的漏极,在数据信号加载阶段t2时,第二扫描信号Scan2控制第三薄膜晶体管Ts3导通,也就是说此时驱动晶体管Td的栅极和漏极通过第三薄膜晶体管Ts3连接在一起。
在数据信号加载阶段t2中,当前帧图像数据信号Data通过第一薄膜晶体管Ts1传输到驱动晶体管Td的源极,所述当前帧图像数据信号Data通过驱动晶体管Td和第三薄膜晶体管Ts3逐渐向驱动晶体管Td的栅极传输,当驱动晶体管Td的栅极和其源极的电压相差一个阈值Vth时,驱动晶体管Td截止。也就是说在数据信号加载阶段t2结束时,驱动晶体管Td的栅极电压为VData–|Vth|,也是存储电容Cs的第一端C1的电压,数据信号加载阶段t2完成了当前帧图像数据信号Data的加载工作。
请接着参考图7c,图7c为数据信号保持阶段t3时实施例三提供的像素电路的工作示意图。在数据信号保持阶段t3,第一扫描信号Scan1为低电平,第一薄膜晶体管Ts1导通;第二扫描信号Scan2为高电平,第二薄膜晶体管Ts2和第三薄膜晶体管Ts3均断开;第三扫描信号Scan3为高电平,第四薄膜晶体管Ts4断开;第四扫描信号Scan4为低电平,第五薄膜晶体管Ts5导通。
请参考图7,在显示阶段t4,第三扫描信号Scan3为低电平控制第四薄膜晶体管Ts4导通,驱动晶体管Td将在其栅极电压的控制下导通,所以该栅极电压的电压值需要稳定的保持在栅极处,在数据信号保持阶段t3将第二扫描信号Scan2设置为高电平,是为了通过第二扫描信号Scan2控制第三薄膜晶体管Ts3断开,使存储电容Cs两端的电压值稳定地保存在存储电容Cs两端,即V1和VData–|Vth|的电压值,以保证在显示阶段t4能准确的显示,不会有电压值的偏差。
请参考图7d,为显示阶段t4时实施例三提供的像素电路的工作示意图。在显示阶段t4,第一扫描信号Scan1为高电平,第一薄膜晶体管Ts1断开;第二扫描信号Scan2为高电平,第二薄膜晶体管Ts2和第三薄膜晶体管Ts3均断开;第三扫描信号Scan3为低电平,第四薄膜晶体管Ts4导通;第四扫描信号Scan4为低电平,第五薄膜晶体管Ts5导通。
在显示阶段t4开始时,存储电容Cs的第二端C2的电压仍为V1,因为第一电压信号V1的电压高于高电平信号VDD的电压,即有机发光二极管OLED阴极的电压高于其阳极的电压,因此,即使此时第四薄膜晶体管Ts4和第五薄膜晶体管Ts5已经导通,但有机发光二极管OLED依然截止。
但是,由于在显示阶段中,存储电容Cs的第一端C1的电压为VData–|Vth|,又因为第四薄膜晶体管Ts4和第五薄膜晶体管Ts5导通,所有从第四薄膜晶体管Ts4的第一端221到低电平信号VEE的输入端之间形成通路,存储电容Cs的第二端C2的电压V1又高于低电平信号VEE的电压,则在该通路之间产生电流。
在电流通过上述通路的同时,存储电容Cs的第二端C2的电位不断的降低,当存储电容Cs的第二端C2的电压降至小于高电平信号VDD的电压时,也就是有机发光二极管OLED的阴极的电位小于其阳极的电位,有机发光二极管OLED导通,当流经有机发光二极管OLED的电流稳定时,其阳极和阴极之间存在一个固定的电压差VOLED,也就是阳极和存储电容Cs第二端C2之间的电压差。该固定的压差VOLED的值由有机发光二极管OLED的器件尺寸、电阻等决定。
此时,存储电容Cs第二端C2的电压VC2为VDD–VOLED,也就是说相比于第一时间,存储电容Cs第二端C2的电压减小值ΔV为:
ΔV=V1–(VDD–VOLED)
由于存储电容Cs的第一端C1还处于浮空,因此,存储电容Cs的第一端C1的电压也会下降ΔV,则此时存储电容Cs的第一端C1的电压为:
VC1=VData–|Vth|–ΔV=VData–|Vth|–V1+VDD–VOLED 公式6
此时,驱动晶体管Td的栅源极电压差Vgs为:
Vgs=VC2–VC1=(VDD–VOLED)–(VData–|Vth|–V1+VDD–VOLED)
=V1–VData+|Vth|
根据晶体管工作在饱和区的电流特性的公式可以计算出当流经有机发光二极管OLED的电流稳定时,其电流IOLED的值:
IOLED=K(Vgs–|Vth|)2
其中,K为结构参数,Vth为晶体管的阈值电压,当在一个确定的晶体管中,K及Vth的值为是确定数值;Vgs为驱动晶体管Td的栅源极电压差,在本发明的OLED像素电路下Vgs等于V1–VData+|Vth|,则流经有机发光二极管OLED的电流IOLED为:IOLED=K(V1–VData)2
由此可见,在实施例二中的像素电路中,驱动有机发光二极管OLED发光的电流IOLED不但与高电平信号VDD无关,还与驱动晶体管Td的阈值电压Vth无关,即实施例二的像素电路消除了高电平信号VDD和阈值电压Vth对有机发光二极管OLED发光的电流IOLED的影响,提高了显示均匀度。
在实施例三中,所述第一薄膜晶体管Ts1、第二薄膜晶体管Ts2、第三薄膜晶体管Ts3、第四薄膜晶体管Ts4、第五薄膜晶体管Ts5和驱动晶体管Td都为p型晶体管,在其他实施方式中,以上所述薄膜晶体管还可以为n型晶体管,或者部分薄膜晶体管为n型晶体管,部分薄膜晶体管为p型晶体管,只要驱动时序控制各个薄膜晶体管在复位阶段t1、数据信号加载阶段t2、数据信号保持阶段t3、显示阶段t4中如上所述地导通或者断开都可以达到提高了显示均匀度的技术效果。
请参考图8和图9,图8为本发明实施例四提供的像素电路,图9为图8所示的像素电路的驱动时序图。和实施例三不同在于:第五薄膜晶体管Ts5为p型晶体管,并且第五薄膜晶体管Ts5和第一薄膜晶体管Ts1共用第一扫描信号Scan1。
在图7中可以看到,第一扫描信号Scan1和第四扫描信号Scan4为反向的,即当第一扫描信号Scan1为高电平时,第四扫描信号Scan4为低电平,当第一扫描信号Scan1为低电平时,第四扫描信号Scan4为高电平。因此,在实施例四中优选地将第五薄膜晶体管Ts5设置为p型晶体管,将第一薄膜晶体管Ts1设置为n型型晶体管,第五薄膜晶体管Ts5和第一薄膜晶体管Ts1就可以共用同一第一扫描信号Scan1,省去像素电路的一路输入信号。
实施例三的其他部分结合实施例三相同,工作分为复位阶段t1、数据信号加载阶段t2、数据信号保持阶段t3、显示阶段t4,可以消除了高电平信号VDD和阈值电压Vth对有机发光二极管OLED发光的电流IOLED的影响,提高了显示均匀度。
当然,在其他实施方式中,还可以设置第五薄膜晶体管Ts5设置为n型晶体管,将第一薄膜晶体管Ts1设置为p型型晶体管,第五薄膜晶体管Ts5和第一薄膜晶体管Ts1共用第四扫描信号Scan4,也可以达到同样的技术效果。
本发明实施例提供的一种OLED显示面板,所述OLED显示面板包括如上所述的像素电路,用来驱动显示面板的显示。本发明提供的OLED显示面板显示效果均一,可应用于各种显示终端,如手机、电脑显示器等。
本发明提供的OLED像素电路、显示面板和显示装置,在数据信号加载阶段,将接收的数据信号传输到存储电容的第一端,由于第一电压信号的电压高于高电平信号的电压,因此,该OLED截止,像素电路能够在数据信号加载阶段,将第一电压信号传输到存储电容的第二端,而在显示阶段,第一开关模块和第二开关模块均导通,图像数据信号不再传输到存储电容的第一端,该端浮空,第一电压信号也不再传输到存储电容的第二端,该端也浮空,由于存储电容上漏电流的存在,因此存储电容的两端的电压在不断减小,当存储电容的第二端的电压由第一电压信号的电压减小至能够使得OLED导通时,存储电容的第二端的电压由第一电压信号变为高电平信号,存储电容的第一端的电压的减小值与存储电容的第二端的电压的减小值相等,因此,在OLED导通后,由于驱动晶体管的栅极电压与源极电压中都会出现高电平信号,而此时,存储电容上存储的信号使得驱动晶体管工作在饱和区,以驱动该OELD发光,由于驱动晶体管工作在饱和区时的漏极电流正比于驱动晶体管的栅源极的电压差的平方,因此,高电平信号会被抵消掉,不会影响到该漏极电流,从而避免了现有的OLED像素电路,由于将背板电源VDD引到各排像素处的电源线上一直有电流流过,且该电源线上存在电阻,导致的该电源线在不同排像素处的电压不同,解决了不同像素接收到相同的数据信号时,驱动像素的电流不同的问题,提高了显示均匀度。
本领域技术人员可以理解附图只是一个优选实施例的示意图,附图中的模块或流程并不一定是实施本发明所必须的。
本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中,也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块,也可以进一步拆分成多个子模块。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。