CN114299859A - 一种阵列基板及其驱动方法、显示面板和显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板及其驱动方法、显示面板和显示装置。阵列基板包括多个阵列排布的像素电路，像素电路包括：驱动模块；阈值补偿模块，阈值补偿模块包括第一N型晶体管；数据写入模块，数据写入模块用于将数据信号写入第一节点；电压调节模块，电压调节模块的第一端与第一节点电连接，电压调节模块的第二端与第一信号端电连接，电压调节模块用于在第一N型晶体管由导通切换为关断时，调高第一节点的电压。本发明实施例通过电压调节模块在第一N型晶体管关断时提高第一节点的电压，避免第一节点由于耦合作用电压降低导致充电效率下降，提高像素充电率和显示均一性，进而提高显示质量。

Description

一种阵列基板及其驱动方法、显示面板和显示装置

技术领域

本发明实施例涉及显示面板技术，尤其涉及一种阵列基板及其驱动方法、显示面板和显示装置。

背景技术

随着显示技术的发展，显示面板的应用也越来越广泛。在阵列基板的像素电路中，可以包括N型薄膜晶体管和P型薄膜晶体管。

然而，现有技术中像素电路的补偿电容容值相对较大，导致与补偿电容连接的信号端建立电平所需的时间增加，降低像素充电率和显示均一性。

发明内容

本发明实施例提供一种阵列基板及其驱动方法、显示面板和显示装置，以提高像素充电率，改善显示均一性。

第一方面，本发明实施例提供了一种阵列基板，包括多个阵列排布的像素电路，所述像素电路包括：

驱动模块，所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第一电源电压端电连接，所述驱动模块的第二端与发光元件的第一电极电连接；

阈值补偿模块，所述阈值补偿模块包括第一N型晶体管，所述第一N型晶体管的控制端与第一扫描信号端电连接，所述第一N型晶体管的第一端与所述驱动模块的第二端电连接，所述第一N型晶体管的第二端与所述第一节点电连接；

数据写入模块，所述数据写入模块用于将数据信号写入所述第一节点；

电压调节模块，所述电压调节模块的第一端与所述第一节点电连接，所述电压调节模块的第二端与第一信号端电连接，所述电压调节模块用于在所述第一N型晶体管由导通切换为关断时，调高所述第一节点的电压。

第二方面，本发明实施例还提供了一种阵列基板的驱动方法，适用于上述阵列基板，包括：在像素电路的第一N型晶体管由导通切换为关断时，调高第一节点的电压。

第三方面，本发明实施例还提供了一种显示面板，包括上述阵列基板。

第四方面，本发明实施例还提供了一种显示装置，包括上述显示面板。

本发明实施例公开了一种阵列基板，包括多个阵列排布的像素电路，像素电路包括：驱动模块，驱动模块的控制端与第一节点电连接，驱动模块的第一端与第一电源电压端电连接，驱动模块的第二端与发光元件的第一电极电连接；阈值补偿模块，阈值补偿模块包括第一N型晶体管，第一N型晶体管的控制端与第一扫描信号端电连接，第一N型晶体管的第一端与驱动模块的第二端电连接，第一N型晶体管的第二端与第一节点电连接；数据写入模块，数据写入模块用于将数据信号写入第一节点；电压调节模块，电压调节模块的第一端与第一节点电连接，电压调节模块的第二端与第一信号端电连接，电压调节模块用于在第一N型晶体管由导通切换为关断时，调高第一节点的电压。通过电压调节模块在第一N型晶体管关断时提高第一节点的电压，避免第一节点由于耦合作用电压降低导致充电效率下降，进而提高显示质量。

附图说明

图1为现有技术提供的一种像素电路的结构示意图；

图2为现有技术提供的一种像素电路的控制信号的波形示意图；

图3为本发明实施例提供的一种像素电路的结构示意图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的又一种像素电路的结构示意图；

图6为本发明实施例提供的一种像素电路的控制信号的波形示意图；

图7为本发明实施例提供的一种像素电路的具体电路示意图；

图8为本发明实施例提供的一种阵列基板的局部结构示意图；

图9为本发明实施例提供的一种移位寄存电路的结构示意图；

图10为本发明实施例提供的一种反相器的电路示意图；

图11为本发明实施例提供的一种移位寄存电路的具体电路图；

图12为本发明实施例提供的一种移位寄存电路的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。术语“第一”、“第二”等仅用于描述目的，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

图1为现有技术提供的一种像素电路的结构示意图，图2为现有技术提供的一种像素电路的控制信号的波形示意图。参考图1和图2，该像素电路包括驱动模块1、阈值补偿模块2、数据写入模块3和初始化模块4，驱动模块1包括驱动晶体管M0’，驱动晶体管M0’的控制端与第一节点N1连接，阈值补偿模块2包括阈值补偿晶体管M1’，阈值补偿晶体管M1’为N型晶体管，其控制端与第一扫描信号端SN1连接，初始化模块4包括初始化晶体管M2’，初始化晶体管M2’为N型晶体管，其控制端与第二扫描信号端SN2连接，数据写入模块3包括数据写入晶体管M3’，数据写入晶体管为P型晶体管，其控制端与第三扫描信号端SP1连接。由于阈值补偿晶体管M1’和初始化晶体管M2’均为N型晶体管，由导通到关断时控制信号会从高电平跳转到低电平，在阈值补偿晶体管M1’和初始化晶体管M2’关断时会耦合拉低第一节点N1的电压，进而导致像素电路的充电率降低，黑态无法关断。因此，可以通过增加第一电容C1，即增加补偿电容的方式，将补偿电容的一端连接第一节点N1，另一端连接其他信号端(例如连接第三扫描信号端SP1)。利用第三扫描信号端SP1信号上升的耦合抵消在阈值补偿晶体管M1’和初始化晶体管M2’关断阶段拉低第一节点N1的耦合的影响，提高充电率。

然而，由于需要补偿电容对第一节点N1的电压进行补偿，第三扫描信号端SP1需要对补偿电容进行充电。这导致了第三扫描信号端SP1的负载电容增大明显，第三扫描信号端SP1的延迟增大。而数据写入晶体管M2受控于第三扫描信号端SP1，第三扫描信号端SP1的延迟增大导致了在像素电路的数据写入阶段可能存在无法对第一节点N1充电的情况发生。因此会降低像素充电率和显示均一性。

基于上述问题，本发明实施例提供了一种阵列基板，包括多个阵列排布的像素电路。图3为本发明实施例提供的一种像素电路的结构示意图。参考图3，本实施例提供的像素电路包括：

驱动模块10，驱动模块10的控制端与第一节点N1电连接，驱动模块10的第一端与第一电源电压端PVDD电连接，驱动模块10的第二端与发光元件(例如可以是LED)的第一电极电连接；阈值补偿模块20，阈值补偿模块20包括第一N型晶体管M1，第一N型晶体管M1的控制端与第一扫描信号端SN1电连接，第一N型晶体管M1的第一端与驱动模块10的第二端电连接，第一N型晶体管M1的第二端与第一节点N1电连接；数据写入模块30，数据写入模块30用于将数据信号写入第一节点N1；电压调节模块40，电压调节模块40的第一端与第一节点N1电连接，电压调节模块40的第二端与第一信号端SC电连接，电压调节模块40用于在第一N型晶体管由导通切换为关断时，调高第一节点N1的电压。

其中，驱动模块10用于根据数据信号驱动发光元件LED发光，驱动模块10可以包括N型晶体管或P型晶体管形成的驱动晶体管。具体实施时，驱动模块10的第一端与第一电源电压端PVDD电连接可以是直接电连接，也可以通过在中间设置其他元件间接电连接，也可以是耦合连接。数据写入模块30用于在对应的扫描信号端(图3中未示出)的控制下，向第一节点N1写入数据信号，数据信号用于控制驱动模块10输出的驱动电流的大小，以控制发光元件的亮度。数据写入模块30可以包括N型晶体管或P型晶体管。第一N型晶体管M1在像素电路的阈值补偿阶段导通，以实现驱动晶体管的阈值补偿。电压调节模块40用于在第一信号端SC的作用下，提高第一节点SC的电压。可选的，电压调节模块40可以包括补偿电容。在第一N型晶体管M1由导通切换为关断时，第一信号端SC提供能够提高电压调节模块两端电压的电信号，进而提升第一节点N1的电压。在提高第一节点N1充电率的同时，保证了扫描信号不被干扰。

本发明实施例的技术方案，通过电压调节模块在第一N型晶体管关断时提高第一节点的电压，避免第一节点由于耦合作用电压降低导致充电效率下降，进而提高显示质量。

可选的，第一信号端SC的输出电压信号与第一扫描信号端SN1的输出第一扫描电压信号反相。

其中，在阈值补偿阶段完成之后(发光阶段之前)，在第一扫描信号端SN1由高电平转换为低电平，第一N型晶体管M1关断的过程中耦合拉低第一节点N1电压。因此可以设置与第一扫描信号端SN1所提供的信号完全相反的第一信号端SC。在第一扫描信号端SN1输出由高电平转换成低电平的下降沿信号时，通过第一信号端SC输出与第一扫描信号端SN1完全相反的由低电平转变为高电平的上升沿信号。从而通过第一信号端SC拉高电压调节模块40的电压，进而通过电压调节模块40提高第一节点N1的电压。并且，由于第一信号端SC的输出电压信号与第一扫描信号端SN1的输出第一扫描电压信号反相。第一信号端SC拉高的电压可以弥补第一N型晶体管M1耦合拉低的电压。从而抵消了第一扫描信号端SN1的耦合作用，提高充电率的同时不会增加扫描信号的负载。

图4为本发明实施例提供的另一种像素电路的结构示意图。参考图4，可选的，像素电路还包括：第一初始化模块50，第一初始化模块50包括第二N型晶体管M2，第二N型晶体管M2的控制端与第二扫描信号端SN2电连接，第二N型晶体管M2的第一端与第一参考信号端Vref1电连接，第二N型晶体管M2的第二端与第一节点N1电连接。

其中，像素电路还包括用于对第一节点N1初始化的第一初始化模块50，具体的，在像素电路的初始化阶段，第二扫描信号端SN2控制第二N型晶体管M2导通，第一参考信号端Vref1提供的初始电压传输到第一节点N1，以使后续阈值补偿阶段驱动晶体管导通。第一初始化模块50包括第二N型晶体管M2，第二N型晶体管M2受控于第二扫描信号端SN2，第二扫描信号端SN2可以是用于为N型晶体管提供第一扫描周期扫描信号的信号端。在第二扫描信号端SN2控制第二N型晶体管M2关断，第一扫描信号端SN1控制第一N型晶体管M1关断时，第二N型晶体管M2和第一N型晶体管会耦合拉低第一节点N1电压。

图5为本发明实施例提供的又一种像素电路的结构示意图，图6为本发明实施例提供的一种像素电路的控制信号的波形示意图。参考图5和图6，进一步的，像素电路还包括：

存储模块60，存储模块60的第一端与第一电源电压端PVDD电连接，存储模块60的第二端与第一节点N1电连接；第二初始化模块70，第二初始化模块70的控制端与第三扫描信号端SP1电连接，第二初始化模块70的第一端与第二参考信号端Vref2电连接，第二初始化模块70的第二端与发光元件LED的第一电极电连接，第二初始化模块70用于在初始化阶段对发光元件LED的第一电极的电位进行初始化；第一发光控制模块80，第一发光控制模块80的控制端与使能信号端Emit电连接，第一发光控制模块80的第一端与第一电源电压端PVDD电连接，第一发光控制模块80的第二端与驱动模块10的第一端电连接；和/或，第二发光控制模块90，第二发光控制模块90的控制端与使能信号端Emit电连接，第二发光控制模块90的第一端与驱动模块10的第二端电连接，第二发光控制模块90的第二端与发光元件LED的第一电极电连接，发光元件LED的第二电极与第二电源电压端PVEE电连接。

其中，存储模块60可以包括存储电容，第二初始化模块70、第一发光控制模块80以及第二发光控制模块90均可以包括薄膜晶体管。第二初始化模块70用于根据第三扫描信号端SP1的控制，对发光元件LED进行初始化，使发光元件LED一端的电压等于第二参考信号端Vref2的电压，以在显示时清除上一帧显示画面的影响。第一发光控制模块80和第二发光控制模块90用于在使能信号端Emit的控制下，使第一电源电压端PVDD驱动发光元件发光。本发明实施例中，通过设置与SN1反相的SC信号，可以抵消第一节点N1的耦合效应，提升像素电路的性能。

图7为本发明实施例提供的一种像素电路的具体电路示意图。参考图7，驱动模块10包括驱动晶体管M0，数据写入模块30包括第三晶体管M3，第一发光控制模块80包括第四晶体管M4，第二发光控制模块90包括第五晶体管M5，第二初始化模块70包括第六晶体管M6，电压调节模块40包括第一电容C1，存储模块60包括第二电容C2。

第四晶体管M4的控制端与使能信号端Emit电连接，第四晶体管M4的第一端与第一电源电压端PVDD电连接，第四晶体管M4的第二端与驱动晶体管M0的第一端电连接；第三晶体管M3的控制端与第四扫描信号端SP2电连接，第三晶体管M3的第一端与数据信号端data电连接，第三晶体管M3的第二端与驱动晶体管M0的第一端电连接；第五晶体管M5的控制端与使能信号端Emit电连接，第五晶体管M5的第一端与驱动晶体管M0的第二端电连接，第五晶体管M5的第二端与发光元件LED的第一电极电连接；第六晶体管M6的控制端与第三扫描信号端SP1电连接，第六晶体管M6的第一端与第二参考信号端Vref2电连接，第六晶体管M6的第二端与发光元件LED的第一电极电连接；第一电容C1的第一端与第一节点N1电连接，第一电容C2的第二端与第一信号端SC电连接；第二电容C2的第一端与第一电源电压端PVDD电连接，第二电容C2的第二端与第一节点N1电连接。

其中，像素电路的工作状态可以分为三个时段。第一时段为初始化阶段，进行第一节点N1初始化。此时第二扫描信号端SN2提供的信号控制第二N型晶体管M2导通，第一参考信号端Vref1上的参考电压通过第二N型晶体管M2充入第一节点N1，本发明实施例中的驱动晶体管M0示意性的为P型晶体管，则Vref1提供的参考电压为低电平。初始化阶段还可以进行发光元件LED的初始化，第三扫描信号端SP1提供的信号控制第六晶体管M6导通，第二参考信号端Vref2将发光元件LED第一电极的电位置为参考电压。此阶段其他晶体管处于关断状态。第二时段为阈值补偿和数据写入阶段，初始化阶段后第一节点N1控制驱动晶体管M0导通，第一扫描信号端SN1提供的信号控制第一N型晶体管M1导通，第四扫描信号端SP2提供的信号控制第三晶体管M3导通，数据信号端data提供的数据信号写入第一节点N1，第一节点N1的电压为与数据信号和驱动晶体管M0的阈值电压相关的电压信号。此阶段其他晶体管处于关断状态。第三时段为发光阶段，使能信号端Emit的信号控制第四晶体管M4和第五晶体管M5导通，像素电路驱动发光元件LED发光。此阶段第四晶体管M4、驱动晶体管M0和第五晶体管M5导通，其他晶体管关断，第一电源电压端PVDD通过第四晶体管M4、驱动晶体管M0和第五晶体管M5驱动发光元件LED发光。

在第一扫描信号端SN1进行电平变换时，会通过第一N型晶体管M1耦合第一节点N1，特别是在第一扫描信号端SN0置低时会拉低第一节点N1电位，导致第一节点N1(第二电容C2)充电率降低。现有方案是增加第四扫描信号端SP2与第一节点N1间的寄生电容，通过在第四扫描信号端SP2置高瞬间拉高第一节点N1电位，但这会增加第四扫描信号端SP2的负载。

因此本发明实施例增加了第一信号端SC，其波形与第一扫描信号端SN1反相，通过第一电容C1耦合第一节点N1，从而抵消了第一扫描信号端SN1的耦合作用，提高充电率的同时，不会增加第四扫描信号端SP2的负载。

第一信号端SC由低电位切换至高电位时，压差为ΔSC，则SC信号对第一节点N1电位的影响量

数据信号端data的数据写入完成后第一节点N1电位VN1＝Vdata+Vth+ΔN1(SC)+ΔN1(SN2)+ΔV’。其中ΔN1(SN2)为第一扫描信号端SN1通过第一N型晶体管M1对第一节点N1的耦合影响，ΔV’为其他薄膜晶体管和寄生电容耦合对第一节点N1电压造成的影响。发光电流为

通过控制压差ΔSC的大小，可调整第一节点N1电位，实现对发光元件发光亮度的控制，无需增加数据信号端data的电压，即无需增加gamma电压，实现不同显示亮度规格的效果。

可选的，第一N型晶体管和第二N型晶体管均为包括氧化物半导体的晶体管。

其中，包括氧化物半导体的晶体管可以是IGZO晶体管。使用包括氧化物半导体的晶体管功耗更低，成本更低，且可减小显示面板的厚度，增加显示面板像素的开口率。

图8为本发明实施例提供的一种阵列基板的局部结构示意图。参考图8，可选的，阵列基板还包括移位寄存电路100，移位寄存电路100包括移位寄存器110和反相器120，第一N型晶体管的控制端(第一扫描信号端SN1)和反相器120的输入端均与移位寄存器110的输出端电连接，反相器120的输出端与电压调节模块的第二端(第一信号端SC)电连接。

其中，通过在移位寄存电路的基础上设置反相器，可以输出与第一扫描信号端SN1相反的信号，通过第一信号端SC输出。第一信号端SC输出的信号通过第一电容C1耦合第一节点N1，从而抵消了第一扫描信号端SN1的耦合作用，提高充电率。

其中具体移位寄存电路的结构可以根据实际条件灵活选择本发明实施例不作限定。示例性的，图9为本发明实施例提供的一种移位寄存电路的结构示意图。参考图9，移位寄存器110包括：

输出调节模块111，输出调节模块111的第一端与第一电压端VGH1电连接，输出调节模块111的第二端与第二电压端VGL1电连接，输出调节模块111的第三端与第二节点N2电连接，输出调节模块111的第四端与第三节点N3电连接，输出调节模块111用于根据第二节点N2和第三节点N3上的信号控制移位寄存器输出第一电压端VGH1的第一电压或第二电压端VGL1的第二电压；触发写入模块112，触发写入模块112的控制端与第一时钟信号端CKE电连接，触发写入模块112的第一端与触发信号端STVE电连接，触发写入模块112的第二端与第二节点N2电连接，触发写入模块112用于根据第一时钟信号将触发信号写入第二节点N2；节点调节模块，节点调节模块用于调节第三节点N3上的信号，节点调节模块包括电源引入子模块113和第一调节子模块114；电源引入子模块113的控制端与第一时钟信号端CKE电连接，电源引入子模块113的第一端与电源信号端VGH/VGL电连接，电源引入子模块113的输出端与第一调节子模块114的控制端电连接，第一调节子模块114的第一端与第二时钟信号端XCKE电连接，第一调节子模块114的第二端与第三节点N3电连接，电源引入子模块113用于根据第一时钟信号将设定的电源信号引至第一调节子模块的114控制端；第一调节子模块114用于根据其自身控制端的信号调节第三节点N3上的信号；反相器120的输入端与移位寄存器100的输出端连接，反相器120的第一端与第三电压端VGH2电连接，反相器120的第二端与第四电压端VGL2电连接，反相器120用于根据移位寄存器100的输出信号输出第三电压端VGH2的第三电压或第四电压端VGL2的第四电压。

其中，输出调节模块111可根据第二节点N2上的控制信号控制输出信号为第一电压端VGH1的信号，或根据第三节点N3上的控制信号控制输出信号为第二电压端VGL1的信号。其中，第一电压端VGH1与第二电压端VGL1的高低电平不同，例如，第一电压端VGH1为高电平，第二电压端VGL1为低电平。触发写入模块112和电源引入子模块113可根据第一时钟信号端CKE导通或关断。第一调节子模块114能够根据控制端的信号对第三节点上N3的信号进行调节，使得第三节点N3上的电平发生变化。通过输出调节模块111、触发写入模块112、电源引入子模块113和第一调节子模块114相配合可使移位寄存器输出信号。

反相器120可以根据移位寄存器110输出的信号输出第三电压或第四电压。当移位寄存器110输出的信号为高电平时，反相器输出第四电压端VGL2的低电平信号；当移位寄存器110输出的信号为低电平时，反相器120输出第三电压端VGH2的高电平信号。反相器120输出的信号与移位寄存器110输出的信号电平相反。从而为像素电路的第一信号端SC提供信号。

图10为本发明实施例提供的一种反相器的电路示意图，参考图10。具体的，反相器可以包括N型晶体管TN和P型晶体管TP，N型晶体管TN和P型晶体管TP的控制端均与移位寄存器的输出端连接。P型晶体管TP的第一端连接第三电压端VGH2，N型晶体管TN的第一端连接第四电压端VGL2，P型晶体管TP的第二端连接N型晶体管TN的第二端，P型晶体管的控制端和N型晶体管的控制端均连接像素电路的第一信号端SC。当移位寄存器的输出端输出高电平信号时，N型晶体管TN开启，P型晶体管TP关断，第四电压端VGL2的低电平信号通过N型晶体管传输到像素电路的第一信号端SC。当移位寄存器的输出端输出低电平信号时，N型晶体管TN关断，P型晶体管TP开启，第三电压端VGH2的高电平信号通过P型晶体管TP传输到像素电路的第一信号端SC。可选的，反相器N型晶体管和反相器P型晶体管可以是IGZO晶体管。

图11为本发明实施例提供的一种移位寄存电路的具体电路图，图12为本发明实施例提供的一种移位寄存电路的波形示意图。参考图11和图12。可选的，移位寄存器可以包括移位寄存器第一晶体管T1、移位寄存器第二晶体管T2、移位寄存器第三晶体管T3、移位寄存器第四晶体管T4、移位寄存器第五晶体管T5、移位寄存器第六晶体管T6、移位寄存器第七晶体管T7、移位寄存器第九晶体管T9、移位寄存器第十晶体管T10、移位寄存器第十一晶体管T11、移位寄存器第十二晶体管T12、移位寄存器第一常开晶体管T*、移位寄存器第二常开晶体管T**、移位寄存器第一电容C11、移位寄存器第二电容C12、移位寄存器第三电容C13、第二节点N2、第三节点N3、第一电压端VGH1、第二电压端VGL1、第一时钟信号端CKE、第二时钟信号端XCKE、移位寄存器触发信号STVE、第一信号端SC、输出端ScanN。

移位寄存器的工作过程可以包括六个阶段，分别如下：

移位寄存器第一常开晶体管T*和移位寄存器第二常开晶体管T**常通。

第一阶段，移位寄存器触发信号STVE为高电平，第一时钟信号端CKE为低电平，第二时钟信号端XCKE为高电平。移位寄存器第四晶体管T4和移位寄存器第五晶体管T5导通，低电平信号写入第四节点N4，移位寄存器第十二晶体管T12导通。第一电压端VGH1给移位寄存器第三电容C13上极板充电，移位寄存器触发信号STVE提供的高电平给移位寄存器第三电容C13下极板充电。移位寄存器第十晶体管T10截止，移位寄存器第三晶体管T3导通，第二时钟信号端XCKE给移位寄存器第二电容C12右极板充电至高电平。移位寄存器触发信号STVE提供的高电平写入移位寄存器第六晶体管T6的栅极，移位寄存器第六晶体管T6处于截止状态，移位寄存器无输出。

第二阶段，移位寄存器触发信号STVE为高电平，第一时钟信号端CKE为高电平，第二时钟信号端XCKE为低电平。移位寄存器第四晶体管T4和移位寄存器第五晶体管T5截止，移位寄存器第七晶体管T7导通，第四节点N4的低电平经过移位寄存器第三晶体管T3和移位寄存器第七晶体管T7写入移位寄存器第九晶体管T9的栅极，移位寄存器第九晶体管T9导通，输出端ScanN输出高电平VGH1。

第三阶段，移位寄存器触发信号STVE为高电平，第一时钟信号端CKE为低电平，第二时钟信号端XCKE为高电平。移位寄存器第四晶体管T4和移位寄存器第五晶体管T5导通，低电平信号写入第四节点N4，移位寄存器第十二晶体管T12导通。第一电压端VGH1给移位寄存器第三电容C13上极板充电，移位寄存器触发信号STVE提供的高电平给移位寄存器第三电容C13下极板充电。移位寄存器第十晶体管T10截止，移位寄存器第三晶体管T3导通，第二时钟信号端XCKE给移位寄存器第二电容C12右极板充电至高电平。移位寄存器触发信号STVE提供的高电平写入移位寄存器第六晶体管T6的栅极，移位寄存器第六晶体管T6处于截止状态，移位寄存器的输出保持为VGH1。

第四阶段，移位寄存器触发信号STVE为低电平，第一时钟信号端CKE为高电平，第二时钟信号端XCKE为低电平，移位寄存器第四晶体管T4和移位寄存器第五晶体管T5截止，移位寄存器第七晶体管T7导通，第四节点N4的低电平经过移位寄存器第三晶体管T3和移位寄存器第七晶体管T7写入移位寄存器第九晶体管T9栅极，移位寄存器第九晶体管T9导通，输出端ScanN保持输出高电平。

第五阶段，移位寄存器触发信号STVE为低电平，第一时钟信号端CKE为低电平，第二时钟信号端XCKE为高电平。移位寄存器第四晶体管T4导通，移位寄存器第二晶体管T2导通，第三节点N3变为高电平，移位寄存器第三晶体管T3截止，移位寄存器第十二晶体管T12截止。移位寄存器触发信号STVE提供的低电平控制移位寄存器第六晶体管T6导通。移位寄存器第六晶体管T6的高电平VGH写入移位寄存器第九晶体管T9，移位寄存器第九晶体管T9截止，移位寄存器第十晶体管T10导通，输出端ScanN的电平降低。

第六阶段，第二时钟信号端XCKE变为低电平，移位寄存器第三电容C13被释放，输出端ScanN进一步降低为低电平。

另外，移位寄存器第一晶体管T1用于在复位信号端RST的控制下对移位寄存器第十晶体管T10进行复位。

进一步的，第一电压大于第三电压大于第二电压，第四电压大于或等于第二电压。

其中，为应对实际显示亮度需求，可以根据需要设置第一电压、第二电压、第三电压和第四电压。因此可以设置第三电压处于第一电压与第二电压之间，第四电压大于第二电压或等于第二电压。通过设置第三电压和第四电压的电压值，可以调整第一信号端SC输出的信号高低电平，进而改变发光元件的发光亮度。

可选的，发光元件的亮度越高，第三电压和第四电压之间的电压差越小。

在第一信号端SC输出的信号具有电平变化时，能够补偿第一节点N1被拉低的电压。第三电压和第四电压之间的电压差越小，则第一信号端SC的电平变化幅度就越小，因此补偿量也随之越小。当补偿量不足以补偿第一节点N1因晶体管关断耦合导致的电压值下降时，会导致第一节点N1电压仍被晶体管耦合拉低。进而导致驱动晶体管M3开度增加，流经发光元件的电流增大，提高发光元件的亮度。

进一步的，像素电路的驱动过程包括数据写入阶段，电压调节模块的第二端的电压由第三电压跳转至第四电压位于数据写入阶段之前，电压调节模块的第二端的电压由第四电压跳转至第三电压位于数据写入阶段之后。

其中，像素电路的驱动过程可以包括三个阶段，分别是初始化阶段，数据写入阶段和发光阶段。本实施例中，SC信号的脉宽较大，电压调节模块的第二端的电压由第三电压跳转至第四电压可以发生在数据写入阶段之前，可以在写入数据之前先拉低第一节点电压，有利于数据信号快速写入。电压调节模块的第二端的电压由第四电压跳转至第三电压可以发生在发光元件的阳极复位之后，使第一节点电压拉高的时间长，有利于提升耦合效果。

本发明实施例还提供了一种阵列基板的驱动方法，适用于上述任意一种阵列基板，包括：在像素电路的第一N型晶体管由导通切换为关断时，调高第一节点的电压。

其中，在第一N型晶体管由导通切换为关断时，第一信号端SC提供能够提高电压调节模块两端电压的电信号，进而提升第一节点的电压。以补偿因晶体管关断耦合导致的第一节点电压降低。

进一步的，第一信号端SC的输出电压信号与第一扫描信号端SN2的输出第一扫描电压信号反相。

其中，由于第一信号端SC的电压信号与第一扫描信号端SN2电压信号相反。因此可以在第一扫描信号端SN2控制第一N型晶体管M1关断，耦合拉低第一节点N1时，通过第一信号端SC拉高第一节点N1的电压。对第一节点N1的电压进行补偿。

进一步的，阵列基板还包括移位寄存电路，移位寄存电路包括移位寄存器和反相器，反相器的第一端与第三电压端电连接，反相器的第二端与第四电压端电连接；

发光元件的亮度越高，第三电压端的第三电压和第四电压端第四电压之间的电压差越小。

其中，在第一信号端SC输出的信号具有电平变化时，能够补偿第一节点N1被拉低的电压。第三电压和第四电压之间的电压差越小，则第一信号端SC的电平变化幅度就越小，因此补偿量也随之越小。当补偿量不足以补偿第一节点N1因晶体管关断耦合导致的电压值下降时，会导致第一节点N1电压仍被晶体管耦合拉低。进而导致驱动晶体管M3开度增加，流经发光元件的电流增大，提高发光元件的亮度。

本发明实施例还提供了一种显示面板，包括上述任意一种阵列基板。

其中，本发明实施例所提供的显示面板包括本发明任意实施例所提供的阵列基板，具备阵列基板相应的功能模块和有益效果。

本发明实施例还提供了一种显示装置，包括上述任意一种显示面板。

其中，本发明实施例所提供的显示装置包括本发明任意实施例所提供的显示面板，具备显示面板相应的功能模块和有益效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (16)

1.一种阵列基板，其特征在于，包括多个阵列排布的像素电路，所述像素电路包括：

驱动模块，所述驱动模块的控制端与第一节点电连接，所述驱动模块的第一端与第一电源电压端电连接，所述驱动模块的第二端与发光元件的第一电极电连接；

阈值补偿模块，所述阈值补偿模块包括第一N型晶体管，所述第一N型晶体管的控制端与第一扫描信号端电连接，所述第一N型晶体管的第一端与所述驱动模块的第二端电连接，所述第一N型晶体管的第二端与所述第一节点电连接；

数据写入模块，所述数据写入模块用于将数据信号写入所述第一节点；

电压调节模块，所述电压调节模块的第一端与所述第一节点电连接，所述电压调节模块的第二端与第一信号端电连接，所述电压调节模块用于在所述第一N型晶体管由导通切换为关断时，调高所述第一节点的电压。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一信号端的输出电压信号与所述第一扫描信号端的输出第一扫描电压信号反相。

3.根据权利要求1所述的阵列基板，其特征在于，所述像素电路还包括：

第一初始化模块，所述第一初始化模块包括第二N型晶体管，所述第二N型晶体管的控制端与第二扫描信号端电连接，所述第二N型晶体管的第一端与第一参考信号端电连接，所述第二N型晶体管的第二端与所述第一节点电连接。

4.根据权利要求3所述的阵列基板，其特征在于，所述像素电路还包括：

存储模块，所述存储模块的第一端与所述第一电源电压端电连接，所述存储模块的第二端与所述第一节点电连接；

第二初始化模块，所述第二初始化模块的控制端与第三扫描信号端电连接，所述第二初始化模块的第一端与第二参考信号端电连接，所述第二初始化模块的第二端与所述发光元件的第一电极电连接，所述第二初始化模块用于在初始化阶段对所述发光元件的第一电极的电位进行初始化；

第一发光控制模块，所述第一发光控制模块的控制端与使能信号端电连接，所述第一发光控制模块的第一端与所述第一电源电压端电连接，所述第一发光控制模块的第二端与所述驱动模块的第一端电连接；和/或，

第二发光控制模块，所述第二发光控制模块的控制端与所述使能信号端电连接，所述第二发光控制模块的第一端与所述驱动模块的第二端电连接，所述第二发光控制模块的第二端与所述发光元件的第一电极电连接，所述发光元件的第二电极与第二电源电压端电连接。

5.根据权利要求4所述的阵列基板，其特征在于，所述驱动模块包括驱动晶体管，所述数据写入模块包括第三晶体管，所述第一发光控制模块包括第四晶体管，所述第二发光控制模块包括第五晶体管，所述第二初始化模块包括第六晶体管，所述电压调节模块包括第一电容，所述存储模块包括第二电容；

所述第四晶体管的控制端与所述使能信号端电连接，所述第四晶体管的第一端与所述第一电源电压端电连接，所述第四晶体管的第二端与所述驱动晶体管的第一端电连接；

所述第三晶体管的控制端与第四扫描信号端电连接，所述第三晶体管的第一端与数据信号端电连接，所述第三晶体管的第二端与所述驱动晶体管的第一端电连接；

所述第五晶体管的控制端与所述使能信号端电连接，所述第五晶体管的第一端与所述驱动晶体管的第二端电连接，所述第五晶体管的第二端与所述发光元件的第一电极电连接；

所述第六晶体管的控制端与所述第三扫描信号端电连接，所述第六晶体管的第一端与所述第二参考信号端电连接，所述第六晶体管的第二端与所述发光元件的第一电极电连接；

所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述第一信号端电连接；

所述第二电容的第一端与所述第一电源电压端电连接，所述第二电容的第二端与所述第一节点电连接。

6.根据权利要求3所述的阵列基板，其特征在于，所述第一N型晶体管和所述第二N型晶体管均为包括氧化物半导体的晶体管。

7.根据权利要求2所述的阵列基板，其特征在于，还包括移位寄存电路，所述移位寄存电路包括移位寄存器和反相器，所述第一N型晶体管的控制端和所述反相器的输入端均与所述移位寄存器的输出端电连接，所述反相器的输出端与所述电压调节模块的第二端电连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述移位寄存器包括：

输出调节模块，所述输出调节模块的第一端与第一电压端电连接，所述输出调节模块的第二端与第二电压端电连接，所述输出调节模块的第三端与第二节点电连接，所述输出调节模块与第三节点电连接，所述输出调节模块用于根据第二节点和第三节点上的信号控制所述移位寄存器输出第一电压端的第一电压或第二电压端的第二电压；

触发写入模块，所述触发写入模块的控制端与第一时钟信号端电连接，所述触发写入模块的第一端与触发信号端电连接，所述触发写入模块的第二端与所述第二节点电连接，所述触发写入模块用于根据第一时钟信号将触发信号写入所述第二节点；

节点调节模块，所述节点调节模块用于调节所述第三节点上的信号，所述节点调节模块包括电源引入子模块和第一调节子模块；

所述电源引入子模块的控制端与所述第一时钟信号端电连接，所述电源引入子模块的第一端与电源信号端电连接，所述电源引入子模块的输出端与所述第一调节子模块的控制端电连接，所述第一调节子模块的第一端与第二时钟信号端电连接，所述第一调节子模块的第二端与所述第三节点电连接，所述电源引入子模块用于根据所述第一时钟信号将设定的电源信号引至所述第一调节子模块的控制端；

所述第一调节子模块用于根据其自身控制端的信号调节所述第三节点上的信号；

所述反相器的输入端与所述移位寄存器的输出端连接，所述反相器的第一端与第三电压端电连接，所述反相器的第二端与第四电压端电连接，所述反相器用于根据所述移位寄存器的输出信号输出所述第三电压端的第三电压或所述第四电压端的第四电压。

9.根据权利要求8所述的阵列基板，其特征在于，所述第一电压大于所述第三电压大于所述第二电压，所述第四电压大于或等于所述第二电压。

10.根据权利要求8所述的阵列基板，其特征在于，所述发光元件的亮度越高，所述第三电压和所述第四电压之间的电压差越小。

11.根据权利要求8所述的阵列基板，其特征在于，所述像素电路的驱动过程包括数据写入阶段，所述电压调节模块的第二端的电压由所述第三电压跳转至所述第四电压位于所述数据写入阶段之前，所述电压调节模块的第二端的电压由所述第四电压跳转至所述第三电压位于所述数据写入阶段之后。

12.一种阵列基板的驱动方法，其特征在于，适用于权利要求1～11任一所述的阵列基板，其特征在于，包括：在像素电路的第一N型晶体管由导通切换为关断时，调高第一节点的电压。

13.根据权利要求12所述的驱动方法，其特征在于，第一信号端的输出电压信号与所述第一扫描信号端的输出第一扫描电压信号反相。

14.根据权利要求13所述的驱动方法，其特征在于，所述阵列基板还包括移位寄存电路，所述移位寄存电路包括移位寄存器和反相器，所述反相器的第一端与第三电压端电连接，所述反相器的第二端与第四电压端电连接；

所述发光元件的亮度越高，所述第三电压端的第三电压和所述第四电压端第四电压之间的电压差越小。

15.一种显示面板，其特征在于，包括权利要求1～11任一所述的阵列基板。

16.一种显示装置，其特征在于，包括权利要求15所述的显示面板。

Images