CN114255688B - 像素电路及其驱动方法、显示面板 - Google Patents

像素电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN114255688B
CN114255688B CN202111587186.1A CN202111587186A CN114255688B CN 114255688 B CN114255688 B CN 114255688B CN 202111587186 A CN202111587186 A CN 202111587186A CN 114255688 B CN114255688 B CN 114255688B
Authority
CN
China
Prior art keywords
module
initialization
light
stage
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111587186.1A
Other languages
English (en)
Other versions
CN114255688A (zh
Inventor
张兵
米磊
盖翠丽
郭恩卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202111587186.1A priority Critical patent/CN114255688B/zh
Publication of CN114255688A publication Critical patent/CN114255688A/zh
Application granted granted Critical
Publication of CN114255688B publication Critical patent/CN114255688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明实施例公开了一种像素电路及其驱动方法、显示面板，像素电路对驱动模块控制端进行初始化的模块和对驱动模块的控制端进行数据写入的模块为不同的模块，第二初始化模块和数据写入模块可以由不同的控制信号控制，第二初始化电压和数据电压也可以由不同的信号线传输，使得第二初始化模块可以在自身接入的控制信号的有效电位信号的全部时间内向驱动模块的控制端传输第二初始化电压，数据写入模块也可以在自身接入的控制信号的有效电位信号的全部时间内向驱动模块的控制端传输数据电压，使得向驱动模块的控制端传输第二初始化电压和向驱动模块的控制端传输数据电压的时间都较为充分，使得阈值电压补偿的时间较为充分，有利于显示效果的提升。

Description

像素电路及其驱动方法、显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。
背景技术
随着显示技术的发展，对显示面板的高频驱动成为发展趋势。
现有显示面板包括像素电路，像素电路包括驱动晶体管，为保证显示面板的显示效果，需要对驱动晶体管的阈值电压进行补偿。
然而，现有部分像素电路中，存在高频驱动下无法对驱动晶体管的阈值电压充分补偿，影响显示面板的显示效果的问题。
发明内容
本发明提供一种像素电路及其驱动方法、显示面板，以实现充分补偿驱动晶体管的阈值电压，保证显示面板的显示效果。
第一方面，本发明实施例提供了一种像素电路，包括：第一初始化模块、第二初始化模块、数据写入模块、驱动模块、发光控制模块和发光模块；
第一初始化模块用于在第一初始化阶段和第二初始化阶段向驱动模块的第一端传输第一初始化电压；
第二初始化模块用于在第二初始化阶段和补偿阶段向驱动模块的控制端传输第二初始化电压；
发光控制模块用于在补偿阶段将第一电源电压输入端和驱动模块的第二端导通，以使第一电源电压输入端对驱动模块的第一端进行充电；
数据写入模块用于在数据写入阶段向驱动模块的控制端传输数据电压；
发光控制模块还用于在发光阶段将第一电源电压输入端和驱动模块的第二端导通，以及将驱动模块的第一端与发光模块的第一端导通，以使驱动模块驱动发光模块发光。
可选的，像素电路还包括：耦合模块，耦合模块用于在数据写入阶段将驱动模块控制端的电压变化量以第一设定比例正相关地耦合至驱动模块的第一端；以及用于在发光阶段，将发光阶段将驱动模块的第一端的电位变化量以第二设定比例正相关地耦合至驱动模块的控制端；其中，第一设定比例不等于1，第二设定比例等于1；
可选的，耦合模块包括第一电容和第二电容，第一电容的第一端与驱动模块的控制端电连接，第一电容的第二端与驱动模块的第一端电连接；第二电容的第一端与驱动模块的第一端电连接，第二电容的第二端接入固定电压；
可选的，固定电压等于第一电源电压输入端输入的第一电源电压，或者等于第一初始化电压，或者等于第二初始化电压；
可选的，第二电容的电容值大于第一电容的电容值。
可选的，第一初始化模块的控制端接入第一扫描信号，第一初始化模块的第一端接入第一初始化电压，第一初始化模块的第二端与驱动模块的第一端电连接；
可选的，第二初始化模块的控制端接入第二扫描信号，第二初始化模块的第一端接入第二初始化电压，第二初始化模块的第二端与驱动模块的控制端电连接；
可选的，数据写入模块的控制端接入第三扫描信号，数据写入模块的第一端接入数据电压，数据写入模块的第二端与驱动模块的控制端电连接；
可选的，发光控制模块包括第一发光控制单元和第二发光控制单元，第一发光控制单元的控制端作为发光控制模块的第一控制端接入第一发光控制信号，第一发光控制单元的第二端与第一电源电压输入端电连接，第一发光控制单元的第二端与驱动模块的第二端电连接；第二发光控制单元的控制端作为发光控制模块的第二控制端接入第二发光控制信号，第二发光控制单元的第一端与驱动模块的第一端电连接，第二发光控制单元的第二端与发光模块的第一端电连接，发光模块的第二端与第二电源电压输入端电连接；
可选的，第一发光控制信号与第二发光控制信号相同；
可选的，驱动模块包括驱动晶体管，第一初始化模块包括第一晶体管，第二初始化模块包括第二晶体管，数据写入模块包括第三晶体管，第一发光控制单元包括第四晶体管，第二发光控制单元包括第五晶体管；
可选的，驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为N型晶体管；和/或驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为氧化物晶体管。
可选的，驱动模块包括驱动晶体管，第二初始化电压与第一初始化电压差值的绝对值大于或者等于驱动晶体管的阈值电压的绝对值。
第二方面，本发明实施例还提供了一种像素电路的驱动方法，包括：
第一初始化模块在第一初始化阶段和第二初始化阶段向驱动模块的第一端传输第一初始化电压；
第二初始化模块在第二初始化阶段和补偿阶段向驱动模块的控制端传输第二初始化电压；
发光控制模块在补偿阶段将第一电源电压输入端和驱动模块的第二端导通，以使第一电源电压输入端向驱动模块的第一端充电；
数据写入模块在数据写入阶段向驱动模块的控制端传输数据电压；
发光控制模块在发光阶段将第一电源电压输入端和驱动模块的第二端，以及驱动模块的第一端与发光模块的第一端导通，以使驱动模块驱动发光模块发光。
可选的，第一初始化模块在第一初始化阶段和第二初始化阶段向驱动模块的第一端传输第一初始化电压，包括：
在第一初始化阶段和第二初始化阶段，向第一初始化模块的控制端输入第一扫描信号的有效电位信号以使第一初始化模块导通；
第二初始化模块在第二初始化阶段和补偿阶段向驱动模块的控制端传输第二初始化电压，包括：
在第二初始化阶段和补偿阶段，向第一初始化模块的控制端输入第二扫描信号的有效电位信号，以使第二初始化模块导通；
发光控制模块在补偿阶段将第一电源电压输入端和驱动模块的第二端导通，以使第一电源电压输入端向驱动模块的第一端充电，包括：
在补偿阶段，向发光控制模块的第一控制端输入第一发光控制信号的有效电位信号，以使第一电源电压输入端和驱动模块的第二端之间导通；
数据写入模块在数据写入阶段向驱动模块的控制端传输数据电压，包括：
在数据写入阶段，向数据写入模块的控制端输入第三扫描信号的有效电位信号以使数据写入模块导通；发光控制模块在发光阶段将第一电源电压输入端和驱动模块的第二端，以及驱动模块的第一端与发光模块的第一端导通，以使驱动模块驱动发光模块发光，包括：
在发光阶段，向发光控制模块的第一控制端输入第一发光控制信号的有效电位信号，以及向发光控制模块的第二控制端输入第二发光控制信号的有效电位信号，以使发光控制模块导通；
可选的，第一发光控制信号和第二发光控制信号为同一控制信号。
可选的，第一初始化阶段与第二初始化阶段连续，第二初始化阶段与补偿阶段连续，且第一初始化阶段与第二初始化阶段的总时长等于第二初始化阶段与补偿阶段的总时长；或者，第一初始化阶段与第二初始化阶段的总时长小于第二初始化阶段与补偿阶段的总时长；
可选的，第一初始化阶段与第二初始化阶段连续，且第一初始化阶段和第二初始化阶段的总时长等于数据写入阶段的总时长。
可选的，像素电路的驱动方法还包括：
在第一初始化阶段和第二初始化阶段，向发光控制模块输入第一发光控制信号的无效电位信号，以使发光控制模块将第一电源电压输入端与驱动模块之间的第二端之间关断。
可选的，像素电路的驱动方法还包括：
在第一初始化阶段和/或第二初始化阶段，向发光控制模块的第二控制端输入第二发光控制信号的有效电位信号，以使发光控制模块将驱动模块的第一端与发光模块的第一端之间导通，以使第一初始化电压传输至发光模块的第一端。
第二方面，本发明实施例还提供了一种显示面板，包括第一方面的像素电路。
本发明实施例的像素电路及其驱动方法、显示面板，对驱动模块控制端进行初始化的模块(第二初始化模块)和对驱动模块的控制端进行数据写入的模块(数据写入模块)为不同的模块，相应的，第二初始化模块和数据写入模块可以由不同的控制信号控制，第二初始化电压和数据电压也可以由不同的信号线传输，使得第二初始化模块可以在自身接入的控制信号的有效电位信号的全部时间内向驱动模块的控制端传输第二初始化电压，数据写入模块也可以在自身接入的控制信号的有效电位信号的全部时间内向驱动模块的控制端传输数据电压，因此使得向驱动模块的控制端传输第二初始化电压和向驱动模块的控制端传输数据电压的时间都较为充分，本实施例中，在向驱动模块的控制端传输第二初始化电压时进行对驱动模块所包括的驱动晶体管的阈值电压补偿，使得阈值电压补偿的时间较为充分，进而有利于显示效果的提升。并且，本实施例中，在第一初始化阶段，在向驱动模块的控制端传输第二初始化电压时，还向第一初始化阶段向驱动模块的第一端传输第一初始化电压，使得第一初始化阶段后补偿阶段之前，驱动模块的第一端的电位一致，进而使得每一帧的补偿阶段驱动模块第一端的初始电压一致，进而避免因不同帧内驱动模块的第一端电位不同对阈值电压补偿造成的影响，保证补偿效果。
附图说明
图1是现有技术中一种像素电路的结构示意图；
图2是本发明实施例提供的一种像素电路的结构示意图；
图3是本发明实施例提供的另一种像素电路的结构示意图；
图4是本发明实施例提供的另一种像素电路的结构示意图；
图5是本发明实施例提供的一种像素电路的驱动时序图；
图6是本发明实施例提供的另一种像素电路的驱动时序图；
图7是本发明实施例提供的另一种像素电路的驱动时序图；
图8是本发明实施例提供的另一种像素电路的驱动时序图；
图9是本发明实施例提供的一种像素电路的驱动方法的流程图；
图10是本发明实施例提供的另一种像素电路的驱动方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述，现有部分像素电路中，存在高频驱动下无法对驱动晶体管的阈值电压充分补偿，影响显示面板的显示效果的问题。图1是现有技术中一种像素电路的结构示意图，参考图1，经发明人研究发现，出现上述问题的原因在于，图1所示像素电路中，数据写入模块的控制端接入控制信号Ctrl1，数据写入模块的第一端连接写入信号线01，其中写入信号线需要传输初始化信号Vref和数据信号Vdata，相应的，对驱动模块控制端的初始化和数据写入均由同一控制信号Ctrl1进行控制，相应的，控制信号Ctrl1的有效脉冲时间中，部分时间进行对驱动模块控制端的初始化，部分时间进行对驱动模块控制端的数据写入。而对驱动晶体管的阈值电压补偿通常在对驱动模块的初始化或数据写入时进行，且由于高频驱动下，控制信号Ctrl1的有效脉冲时间本身较短，使得对驱动晶体管的阈值电压补偿时间较短，导致对驱动晶体管阈值电压补偿不充分，影响显示面板的显示效果。
基于上述原因，本发明实施例提供了一种像素电路，图2是本发明实施例提供的一种像素电路的结构示意图，参考图2，该像素电路包括第一初始化模块110、第二初始化模块120、数据写入模块130、驱动模块140、发光控制模块150和发光模块160；第一初始化模块110用于在第一初始化阶段和第二初始化阶段向驱动模块140的第一端S1传输第一初始化电压Vref1；第二初始化模块120用于在第二初始化阶段和补偿阶段向驱动模块140的控制端G1传输第二初始化电压Vref2；发光控制模块150用于在补偿阶段将第一电源电压输入端VDD和驱动模块140的第二端D1导通，以使第一电源电压输入端VDD对驱动模块140的第一端S1进行充电；数据写入模块130用于在数据写入阶段向驱动模块140的控制端G1传输数据电压Vdata；发光控制模块150还用于在发光阶段将第一电源电压输入端VDD和驱动模块140的第二端D1导通，以及将驱动模块140的第一端S1与发光模块160的第一端导通，以使驱动模块140驱动发光模块160发光。
其中，按照时间先后顺序，像素电路在一帧的工作过程包括第一初始化阶段、第二初始化阶段、补偿阶段、数据写入阶段和发光阶段。
在第一初始化阶段，第一初始化模块110向驱动模块140的第一端S1传输第一初始化电压Vref1，使得第一初始化阶段完成后，驱动模块140的第一端S1为初始化电压，进而避免上一帧驱动模块140的第一端S1的电位对本帧显示的影响。
在第二初始化阶段，第一初始化模块110向驱动模块140的第一端S1传输第一初始化电压Vref1，同时第二初始化模块120向驱动模块140的控制端G1传输第二初始化电压Vref2。第二初始化模块120向驱动模块140的控制端G1传输第二初始化电压Vref2，可以使得驱动模块140的控制端G1的上一帧数据电压Vdata被清除，使得第二初始化阶段完成后，驱动模块140的控制端G1电位为第二初始化电压Vref2。因在补偿阶段，第二初始化模块120也向驱动模块140的控制端G1传输第二初始化电压Vref2，使得补偿阶段后，驱动模块140的控制端G1仍为第二初始化电压Vref2，进而保证每一帧数据写入阶段之前，驱动模块140的控制端G1的电位一致，避免上一帧数据电压Vdata对本帧数据电压Vdata写入的影响。在第二初始化阶段，在第二初始化模块120向驱动模块140的控制端G1传输第二初始化电压Vref2时，第一初始化模块110继续向驱动模块140的第一端S1传输第一初始化电压Vref1，使得第二初始化阶段后，驱动模块140的第一端S1的电位仍为第一初始化电压Vref1，进而使得补偿阶段之前，驱动模块140的第一端S1的电位一致，进而使得每一帧的补偿阶段驱动模块140第一端的初始电压一致，进而避免因不同帧内驱动模块140的第一端S1电位不同对阈值电压补偿造成的影响，保证补偿效果。
本实施例中，第一初始化阶段的开始时间在第二初始化阶段的开始时间之前，使得对第一初始化模块110的导通状态进行控制的控制信号和对第二初始化模块120的导通状态进行控制的控制信号可以由同一栅极驱动电路的不同级移位寄存器来输出，进而有利于减少栅极驱动电路的数量，有利于包括本实施例像素电路的显示面板的窄边框的实现。
在补偿阶段，第二初始化模块120向驱动模块140的控制端G1传输第二初始化电压Vref2，发光控制模块150在补偿阶段将第一电源电压输入端VDD和驱动模块140的第二端D1导通，驱动模块140根据自身控制端的第二初始化电压Vref2和自身第一端的初始电压(也即第一初始化电压Vref1)导通，因发光控制模块150将第一电源电压输入端VDD和驱动模块140的第二端D1之间也导通，因此第一电源电压输入端VDD和驱动模块140的第一端S1之间导通，第一电源电压输入端VDD向驱动模块140的第一端S1进行充电，充电到满足驱动模块140的关断条件时，驱动模块140关断。可选的，驱动模块140包括驱动晶体管DT，驱动模块140的第一端S1为驱动晶体管DT的源极，驱动模块140的第二端D1为驱动晶体管DT的漏极，则当充电到|Vgs|≥|Vth|时，驱动晶体管DT截止，其中Vgs表示驱动晶体管DT的栅极与源极的电压差，Vth表示驱动晶体管DT的阈值电压。
在数据写入阶段，数据写入模块130向驱动模块140的控制端G1传输数据电压Vdata，发光控制模块150控制驱动模块140的第一端S1与发光模块160的第一端之间关断，进而可以避免数据写入阶段驱动模块140导通导致的发光模块160误发光。可选的，在数据写入阶段，发光控制模块150还控制第一电源电压输入端VDD与驱动模块140的第二端D1之间关断。由此可知，本实施例中，对驱动模块140所包括的驱动晶体管DT的阈值电压的补偿不需要数据电压Vdata的参与，因此对驱动晶体管DT的阈值电压的补偿不受数据写入的行时间限制，进而有利于实现对驱动晶体管DT阈值电压的充分补偿。
在发光阶段，发光控制模块150将第一电源电压输入端VDD和驱动模块140的第二端D1导通，以及将驱动模块140的第一端S1与发光模块160的第一端导通，驱动模块140根据自身控制端的数据电压Vdata驱动发光模块160发光。同时在发光阶段，第一初始化模块110、第二初始化模块120和数据写入模块130均关断。
本实施例的像素电路，对驱动模块控制端进行初始化的模块(第二初始化模块)和对驱动模块的控制端进行数据写入的模块(数据写入模块)为不同的模块，相应的，第二初始化模块和数据写入模块可以由不同的控制信号控制，第二初始化电压和数据电压也可以由不同的信号线传输，使得第二初始化模块可以在自身接入的控制信号的有效电位信号的全部时间内向驱动模块的控制端传输第二初始化电压，数据写入模块也可以在自身接入的控制信号的有效电位信号的全部时间内向驱动模块的控制端传输数据电压，因此使得向驱动模块的控制端传输第二初始化电压和向驱动模块的控制端传输数据电压的时间都较为充分，本实施例中，在向驱动模块的控制端传输第二初始化电压时进行对驱动模块所包括的驱动晶体管的阈值电压补偿，使得阈值电压补偿的时间较为充分，进而有利于显示效果的提升。并且，本实施例中，在第一初始化阶段，在向驱动模块的控制端传输第二初始化电压时，还向第一初始化阶段向驱动模块的第一端传输第一初始化电压，使得第一初始化阶段后补偿阶段之前，驱动模块的第一端的电位一致，进而使得每一帧的补偿阶段驱动模块第一端的初始电压一致，进而避免因不同帧内驱动模块的第一端电位不同对阈值电压补偿造成的影响，保证补偿效果。
图3是本发明实施例提供的另一种像素电路的结构示意图，参考图3，可选的，像素电路还包括耦合模块170，耦合模块170用于在数据写入阶段将驱动模块140控制端的电压变化量以第一设定比例正相关地耦合至驱动模块140的第一端S1；以及用于在发光阶段，将发光阶段将驱动模块140的第一端S1的电位变化量以第二设定比例正相关地耦合至驱动模块140的控制端G1；其中，第一设定比例不等于1，第二设定比例等于1。可选的，第一设定比例大于0且小于1。
具体的，设置像素电路包括耦合模块170，使得向驱动模块140的控制端G1写入数据电压时，驱动模块140的第一端S1的电位也随着驱动模块140控制端的电位变化发生改变，因在数据写入阶段之前，驱动模块140的控制端G1与第一端之间的电压差固定(驱动模块140包括驱动晶体管DT时，该固定的电压差等于驱动晶体管DT阈值电压)。在数据写入阶段驱动模块140控制端的电压变化量被耦合模块170以第一设定比例正相关地耦合至驱动模块140的第一端S1，在第一设定比例等于1时，则驱动模块140的控制端G1和第一端S1的电压差始终保持不变，相应的，驱动模块140所产生的驱动电流大小不变，像素电路无法实现不同灰阶的显示。因此本实施例中，第一设定比例不等于1，可以保证数据电压大小不同时，数据写入阶段完成后，驱动模块140的控制端G1和第一端S1的电压差不同，进而保证像素电路可以实现不同灰阶的显示。在发光阶段驱动模块140第一端的电压变化量被耦合模块170以第二设定比例正相关地耦合至驱动模块140的控制端G1，第二设定比例等于1，可以使得发光阶段驱动模块140的控制端G1和第一端S1的电压差始终保持在数据写入阶段完成后驱动模块140的控制端G1和第一端S1的电压差，相应的，驱动模块140所产生的驱动电流大小不变，进而保证发光阶段发光亮度的稳定性。
可选的，耦合模块170包括第一电容C1和第二电容C2，第一电容C1的第一端与驱动模块140的控制端G1电连接，第一电容C1的第二端与驱动模块140的第一端S1电连接；第二电容C2的第一端与驱动模块140的第一端S1电连接，第二电容C2的第二端接入固定电压V0。
具体的，耦合模块170包括第一电容C1和第二电容C2时，第一设定比例等于其中C01表示第一电容C1的电容值大小，C02表示第二电容C2的电容值大小，第二设定比例等于1。
可选的，固定电压V0等于第一电源电压输入端VDD输入的第一电源电压，或者等于第一初始化电压Vref1，或者等于第二初始化电压Vref2，进而使得包括本实施例像素电路的显示面板中，无需额外设置提供固定电压V0的信号线，进而有利于简化显示面板的布线结构。
可选的，第二电容C2的电容值大于第一电容C1的电容值。
具体的，第二电容C2相对于第一电容C1的电容值越大，则数据写入阶段驱动模块140控制端的电位变化对驱动模块140的第一端S1的耦合量越小，因此当第二电容C2无穷大时，驱动模块140的第一端S1的电位几乎不会随着驱动模块140的控制端G1的电位变化而变化，相应的，所需的整个灰阶范围对应的数据电压的跨压会很小。本实施例中，设置第二电容C2的电容值大于第一电容C1的电容值，可以使得在整个显示灰阶范围(示例性的，整个显示灰阶范围为0至255灰阶)内，数据电压的跨压较小，进而有利于节约驱动芯片的功耗。
继续参考图2和图3，可选的，第一初始化模块110的控制端接入第一扫描信号Scan1，第一初始化模块110的第一端接入第一初始化电压Vref1，第一初始化模块110的第二端与驱动模块140的第一端S1电连接。
可选的，第二初始化模块120的控制端接入第二扫描信号Scan2，第二初始化模块120的第一端接入第二初始化电压Vref2，第二初始化模块120的第二端与驱动模块140的控制端G1电连接。
可选的，数据写入模块130的控制端接入第三扫描信号Scan3，数据写入模块130的第一端接入数据电压Vdata，数据写入模块130的第二端与驱动模块140的控制端G1电连接。
通过上述像素电路结构可知，本实施例中，第二初始化模块120和数据写入模块130为相对独立的模块，并且二者所接入的控制信号不同，第二初始化模块120所接入的控制信号为第二扫描信号Scan2，数据写入模块130所接入的控制信号为第三扫描信号Scan3，因此相比于现有技术，对驱动模块140控制端进行初始化的时间以及对驱动模块140进行数据写入的时间都可延长，使得无论在对驱动模块140的控制端G1进行初始化时对驱动晶体管DT的阈值电压进行补偿，还是在对驱动模块140的控制端G1进行数据写入时对驱动晶体管DT阈值电压进行补偿，补偿时间都可以相对较长，进而实现对驱动晶体管DT阈值电压的充分补偿。
继续参考图3，可选的，发光控制模块150包括第一发光控制单元151和第二发光控制单元152，第一发光控制单元151的控制端作为发光控制模块150的第一控制端接入第一发光控制信号EM1，第一发光控制单元151的第二端与第一电源电压输入端VDD电连接，第一发光控制单元151的第二端与驱动模块140的第二端D1电连接；第二发光控制单元152的控制端作为发光控制模块150的第二控制端接入第二发光控制信号EM2，第二发光控制单元152的第一端与驱动模块140的第一端S1电连接，第二发光控制单元152的第二端与发光模块160的第一端电连接，发光模块160的第二端与第二电源电压输入端VSS电连接。
具体的，设置发光控制模块150包括第一发光控制单元151和第二发光控制单元152，第一发光控制单元151可以根据第一控制端的第一发光控制信号EM1控制第一电源电压输入端VDD与驱动模块140第二端之间的导通状态，进而可以通过在补偿阶段向第一发光控制单元151的控制端(也即发光控制模块150的第一控制端)提供第一发光控制信号EM1的有效电位信号使得第一发光控制单元151导通，进而在补偿阶段将第一电源电压输入端VDD与驱动模块140的第二端D1之间导通；以及通过在数据写入阶段向第一发光控制单元151的控制端(也即发光控制模块150的第一控制端)提供第一发光控制信号EM1的无效电位信号使得第一发光控制单元151关断，进而在数据写入阶段将第一电源电压输入端VDD与驱动模块140的第二端D1之间关断。第二发光控制单元152可以根据第二控制端的第二发光控制信号EM2控制驱动模块140的第一端S1与发光模块160之间的导通状态，进而可以通过在数据写入阶段向第二发光控制单元152的控制端(也即发光控制模块150的第二控制端)提供第二发光控制信号EM2的无效电位信号使得第二发光控制单元152导通，进而在数据写入阶段将驱动模块140的第一端S1与发光模块160之间关断，避免数据写入阶段驱动模块140导通对显示效果造成的影响。
图4是本发明实施例提供的另一种像素电路的结构示意图，参考图4，可选的，可选的，驱动模块140包括驱动晶体管DT，第一初始化模块110包括第一晶体管T1，第二初始化模块120包括第二晶体管T2，数据写入模块130包括第三晶体管T3，第一发光控制单元151包括第四晶体管T4，第二发光控制单元152包括第五晶体管T5。
其中驱动晶体管DT的栅极作为驱动模块140的控制端G1，驱动晶体管DT的源极作为驱动模块140的第一端S1，驱动晶体管DT的漏极作为驱动模块140的第二端D1。第一晶体管T1的栅极作为第一初始化模块110的控制端，第一晶体管T1的源极作为第一初始化模块110的第一端，第一晶体管T1的漏极作为第一初始化模块110的第二端。第二晶体管T2的栅极作为第二初始化模块120的控制端，第二晶体管T2的源极作为第二初始化模块120的第一端，第二晶体管T2的漏极作为第二初始化模块120的第二端。第三晶体管T3的栅极作为数据写入模块130的控制端，第三晶体管T3的源极作为数据写入模块130的第一端，第三晶体管T3的漏极作为数据写入模块130的第二端。第四晶体管T4的栅极作为第一发光控制单元151的控制端，第四晶体管T4的源极作为第一发光控制单元151的第一端，第四晶体管T4的漏极作为第一发光控制单元151的第二端。第五晶体管T5的栅极作为第二发光控制单元152的控制端，第五晶体管T5的源极作为第二发光控制单元152的第一端，第五晶体管T5的漏极作为第二发光控制单元152的第二端。可选的，第一发光控制信号EM1与第二发光控制信号EM2相同，则第一发光控制信号EM1和第二发光控制信号EM2可以由相同的信号线传输，进而有利于简化包括本实施例的像素电路的显示面板的布线结构。
可选的，耦合模块170中第二电容C2的电容值大于驱动晶体管DT的寄生电容、第一晶体管T1的寄生电容和第五晶体管T5的寄生电容的电容和。具体的，若耦合模块170仅包括第一电容C1而不包括第二电容C2时，由于驱动晶体管DT的寄生电容、第一晶体管T1的寄生电容和第五晶体管T5的寄生电容的电容和很小，在数据写入阶段，驱动晶体管DT的栅极电位变化量向驱动晶体管DT的源极耦合时，源极电位变化量与栅极电位变化量较为接近。而发光阶段，驱动晶体管DT的源极电位变化向驱动晶体管DT的栅极耦合，且耦合模块170仅包括第一电容C1时在发光阶段，驱动晶体管DT的栅极电位变化量近似等于驱动晶体管DT的源极电位变化量，因此耦合模块170不包括第二电容C2时，若实现整个灰阶范围内的显示，需要的数据电压Vdata跨压较大。而本实施例中，设置耦合模块170包括第一电容C1和第二电容C2，且第二电容C2的电容值大于驱动晶体管DT的寄生电容、第一晶体管T1的寄生电容和第五晶体管T5的寄生电容的电容和，可以减小数据电压Vdata的跨压，进而有利于节约驱动芯片的功耗。
可选的，驱动晶体管DT、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5均为N型晶体管。
具体的，N型晶体管的迁移率相对P型晶体管较高，进而更加有利于实现高亮度显示。
可选的，驱动晶体管DT、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5均为氧化物晶体管。
具体的，氧化物晶体管的工艺结构简单，有利于降低像素电路的制备成本。并且，氧化物晶体管的漏电流较小，进而可以使得发光阶段，驱动晶体管DT的栅极电位可以得到更加良好的保持，有利于显示效果的提升。
可选的，发光模块160包括发光器件OLED。
图5是本发明实施例提供的一种像素电路的驱动时序图，参考图5，该驱动时序可以用于驱动图4所示像素电路，图4中示例性示出像素电路中各晶体管均为N型晶体管的情况。参考图4和图5，该像素电路的工作过程包括第一初始化阶段t1、第二初始化阶段t2、补偿阶段t3、数据写入阶段t4和发光阶段t5。
在第一初始化阶段t1，第一扫描信号Scan1为高电位信号，第一晶体管T1导通，将第一初始化电压Vref1传输至驱动晶体管DT的源极。在第一初始化阶段t1，实现对驱动晶体管DT的源极电位的初始化。第一发光控制信号EM1和第二发光控制信号EM2均为高电位信号，第四晶体管T4和第五晶体管T5导通，驱动晶体管DT可能导通，也可能关断，其中驱动晶体管DT的导通或关断状态由驱动晶体管DT栅极电位相关，而驱动晶体管DT的栅极电位与上一帧的数据电压Vdata相关。在驱动晶体管DT的导通时，第一电源电压输入端VDD的第一电源电压通过第四晶体管T4和驱动晶体管DT向驱动晶体管DT的源极写入，由于第一初始化电压Vref1向驱动晶体管DT源极写入时，只需通过第一晶体管T1(开关晶体管)，第一电源电压向驱动晶体管DT源极写入时，需要通过第四晶体管T4(开关晶体管)和驱动晶体管DT两个晶体管，因此第一初始化电压Vref1的写入相对与第一电源电压的写入存在优势，使得在第一初始化阶段t1后驱动晶体管DT的源极电位为第一初始化电压Vref1，或者由于第一电源电压向驱动晶体管DT源极的写入使得在第一初始化阶段t1后驱动晶体管DT的源极电位略高于第一初始化电压Vref1。
在第二初始化阶段t2，第一扫描信号Scan1为高电位信号，第一晶体管T1导通，将第一初始化电压Vref1传输至驱动晶体管DT的源极。第一发光控制信号EM1和第二发光控制信号EM2为高电位信号，因此第二初始化阶段t2后，驱动晶体管DT的源极电位大小与第一初始化阶段t1后相同。第二扫描信号Scan2为高电位信号，第二晶体管T2导通，将第二初始化电压Vref2传输至驱动晶体管DT的栅极。在第二初始化阶段t2，实现对驱动晶体管DT的源极和栅极电位的初始化。同时，因第一初始化阶段t1和第二初始化阶段t2，第一扫描信号Scan1为高电位信号，第一晶体管T1导通，第二发光控制信号EM2为高电位信号，第五晶体管T5导通，因此第一初始化电压Vref1通过第一晶体管T1和第五晶体管T5传输至发光器件OLED的阳极，进而可以实现对发光器件OLED阳极的初始化，清除发光器件OLED阳极残留的上一帧电荷。
在补偿阶段t3，第二扫描信号Scan2为高电位信号，第二晶体管T2导通，继续将第二初始化电压Vref2传输至驱动晶体管DT的栅极。第一发光控制信号EM1和第二发光控制信号EM2为高电位信号，第四晶体管T4和第五晶体管T5导通，驱动晶体管DT根据自身栅极的第二初始化电压Vref2和源极的第一初始化电压Vref1导通(其中，第二初始化电压Vref2与第一初始化电压Vref1差值的绝对值大于或者等于驱动晶体管DT的阈值电压的绝对值，以保证在由第二初始化阶段t2进入到补偿阶段t3时，驱动晶体管DT可以导通)，第一电源电压输入端VDD的第一电源电压向驱动晶体管DT的源极充电，直至驱动晶体管DT的源极电位等于第二初始化电压Vref2与阈值电压Vth的差值时，驱动晶体管DT截止。因此在补偿阶段t3结束后，驱动晶体管DT的栅极电位VG1＝Vref2，驱动晶体管DT的源极电位VS1＝Vref2-Vth。
在数据写入阶段t4，第三扫描信号Scan3为高电位信号，第三晶体管T3导通，将数据电压Vdata传输至驱动晶体管DT的栅极。第一发光控制信号EM1和第二发光控制信号EM2均为低电位信号，第四晶体管T4和第五晶体管T5截止，进而避免数据写入阶段t4发光器件OLED误发光对显示效果的影响。数据写入阶段t4完成后，驱动晶体管DT的栅极的电位VG1＝Vdata，驱动晶体管DT的栅极的电位变化量ΔVG1＝Vdata-Vref2；由于耦合模块170的耦合作用，驱动晶体管DT的源极电位变化量则数据写入阶段t4后驱动晶体管DT的源极电位/>
在发光阶段t5，第一扫描信号Scan1、第二扫描信号Scan2和第三扫描信号Scan3均为低电位信号，因此第一晶体管T1、第二晶体管T2和第三晶体管T3均截止。第一发光控制信号EM1、第二发光控制信号EM2均为高电位信号，因此第四晶体管T4和第五晶体管T5导通，驱动晶体管DT驱动发光器件OLED发光。在发光阶段t5，驱动晶体管DT的源极电位VS1＝VOLED+VSS0，其中VOLED表示发光器件的跨压，VSS0表示第二电源电压输入端VSS输入的第二电源电压，则从数据写入阶段t4进入到发光阶段t5，驱动晶体管DT的源极电位变化量等于发光阶段t5驱动晶体管DT的源极电位与数据写入阶段t4之后驱动晶体管DT的源极电位之差，因此从数据写入阶段t4进入到发光阶段t5，驱动晶体管DT的源极电位变化量驱动晶体管DT的栅极电位变化量等于驱动晶体管DT的源极电位变化量，因此发光阶段t5，驱动晶体管DT的栅极电位等于数据写入阶段t4后驱动晶体管DT的栅极电位与由数据写入阶段t4进入到发光阶段t5后驱动晶体管DT栅极电位变化量之和，发光阶段t5驱动晶体管DT的栅极电位/>因此驱动晶体管DT产生的驱动电流大小可以由如下公式得出：
其中k为常数，通过以上电流计算公式可知，驱动电流的大小与驱动晶体管DT的阈值电压无关，因此本实施例的像素电路可以实现对驱动晶体管DT阈值电压的补偿。同时，驱动电流的大小与第二电源电压输入端VSS输入的第二电源电压大小无关，进而可以补偿第一电源电压的传输压降，有利于显示效果的提升。
需要说明的是，图5中驱动时序只是本发明像素电路的一种可选驱动方式，在本发明其他可选实施例中，像素电路还可以对应其他驱动时序。
图6是本发明实施例提供的另一种像素电路的驱动时序图，图6所示驱动时序同样适用于驱动图4所示像素电路，参考图4和图6，可选的，像素电路的工作过程仍包括第一初始化阶段t1、第二初始化阶段t2、补偿阶段t3、数据写入阶段t4和发光阶段t5。
与图5所示驱动时序不同，本实施例中，在第一初始化阶段t1和第二初始化阶段t2，第一发光控制信号EM1和第二发光控制信号EM2均为低电位信号，相应的，在第一初始化阶段t1和第二初始化阶段t2，第四晶体管T4和第五晶体管T5均截止，进而一方面可以使得第一初始化电压Vref1通过第一晶体管T1向驱动晶体管DT的源极写入时，第一电源电压输入端VDD输入的第一电源电压无法向驱动晶体管DT的源极写入，进而保证驱动晶体管DT的源极可以被初始化为第一初始化电压Vref1。另一方面可以避免第一初始化阶段t1和第二初始化阶段t2发光器件OLED误发光，保证良好的显示效果。
图6和图5相比，除第一发光控制信号EM1和第二发光控制信号EM2不同外，其他信号均相同，因此工作过程类似，在此不再赘述。
继续参考图5和图6，第一发光控制信号EM1和第二发光控制信号EM2为相同信号，相应的，第一发光控制信号EM1和第二发光控制信号EM2可以由相同的发光控制信号线传输，进而有利于简化包括本实施例像素电路的显示面板的布线结构。
在本发明其他可选实施例中，第一发光控制信号EM1和第二发光控制信号EM2可以是时序不同的控制信号。图7是本发明实施例提供的另一种像素电路的驱动时序图，该驱动时序同样可以适用于驱动图4所示像素电路，参考图4和图7，可选的，像素电路的工作过程仍包括第一初始化阶段t1、第二初始化阶段t2、补偿阶段t3、数据写入阶段t4和发光阶段t5。
与图5所示驱动时序不同，本实施例中，在第一初始化阶段t1和第二初始化阶段t2，第一发光控制信号EM1为低电位信号，相应的，在第一初始化阶段t1和第二初始化阶段t2，第四晶体管T4截止，一方面可以使得第一初始化电压Vref1通过第一晶体管T1向驱动晶体管DT的源极写入时，第一电源电压输入端VDD输入的第一电源电压无法向驱动晶体管DT的源极写入，进而保证驱动晶体管DT的源极可以被初始化为第一初始化电压Vref1。与图6所示驱动时序不同，本实施例中，在第一初始化阶段t1和第二初始化阶段t2，第二发光控制信号EM2为高电位信号，相应的，在第一初始化阶段t1和第二初始化阶段t2，第五晶体管T5导通，因此第一初始化电压Vref1通过第一晶体管T1和第五晶体管T5传输至发光器件OLED的阳极，进而实现对发光器件OLED阳极的初始化。
图7和图5相比，除第二发光控制信号EM2不同外，其他信号均相同，因此工作过程类似，在此不再赘述。
需要说明的是，图7所示驱动时序中，示意性示出第一初始化阶段t1和第二初始化阶段t2第二发光控制信号EM2均为高电位信号的情况，在本发明其他可选实施例中，还可以设置第一初始化阶段t1和第二初始化阶段t2中的一个阶段第二发光控制信号EM2为高电位信号，另一个阶段第二发光控制信号EM2为低电位信号，本实施例在此不做具体限定。
继续参考图5和图7，可选的，一帧内，第一扫描信号Scan1、第二扫描信号Scan2和第三扫描信号Scan3的有效电位信号的脉冲均为一个，且第一扫描信号Scan1、第二扫描信号Scan2和第三扫描信号Scan3的有效电位信号的宽度相等。其中第二扫描信号Scan2的有效电位信号的脉冲在第一扫描信号Scan1的有效电位信号的脉冲之后，第三扫描信号Scan3的有效电位信号的脉冲在第二扫描信号Scan2的有效电位信号的脉冲之后。其中，包括本实施例的像素电路的显示面板可以包括扫描驱动电路，本实施例中，第一扫描信号Scan1、第二扫描信号Scan2和第三扫描信号Scan3可以由同一扫描驱动电路的不同级移位寄存器输出，使得显示面板所包括的扫描驱动电路的数量可以较少，有利于窄边框的实现。本实施例中，对于第i行的像素电路而言，第一扫描信号Scan1可以是第i级移位寄存器输出的扫描信号，第二扫描信号Scan2可以是第i+1级移位寄存器输出的扫描信号，第三扫描信号Scan3可以是第i+3级移位寄存器输出的扫描信号(为清楚表明第一扫描信号Scan1、第二扫描信号Scan2和第三扫描信号Scan3的关系，图5-图7中还示出了输出第二扫描信号Scan2的i+1级移位寄存器与输出第三扫描信号Scan3的i+3级移位寄存器之间的第i+2级移位寄存器输出的扫描信号(Scan20)的时序)；对于第i+1行像素电路而言，第一扫描信号Scan1可以是第i+1级移位寄存器输出的扫描信号，第二扫描信号Scan2可以是第i+2级移位寄存器输出的扫描信号，第三扫描信号Scan3可以是第i+4级移位寄存器输出的扫描信号。因此，显示面板中不同行像素电路可以复用相同的扫描信号，有利于减少扫描线的数量，进而简化显示面板布线。
图8是本发明实施例提供的另一种像素电路的驱动时序图，该驱动时序同样可适用于驱动图4所示像素电路，参考图4和图8，可选的，像素电路的工作过程仍包括第一初始化阶段t1、第二初始化阶段t2、补偿阶段t3、数据写入阶段t4和发光阶段t5。
其中，图8所示驱动时序对应像素电路的各工作阶段的工作过程与图5所示驱动时序对应的像素电路的各工作阶段的工作过程相同。图8与图5所示驱动时序的不同在于，图8中，第二扫描信号Scan2的有效电位信号的脉冲宽度大于第一扫描信号Scan1的有效电位信号的脉冲宽度，且大于第三扫描信号Scan3的有效电位信号的脉冲宽度，进而使得补偿阶段t3的时间可以被延长，保证对驱动晶体管DT源极充电较为充分，进而保证驱动晶体管DT的阈值电压可以被充分补偿。其中，第一扫描信号Scan1的有效电位信号的脉冲宽度可以等于第三扫描信号Scan3的有效电位信号的脉冲宽度，进而可以使得第一扫描信号Scan1和第三扫描信号Scan3可以由同一扫描驱动电路的不同级移位寄存器输出，使得显示面板所包括的扫描驱动电路的数量可以较少，有利于窄边框的实现。并且同样可以实现显示面板中不同行像素电路的对应扫描信号的复用，进而有利于简化布线。
需要说明的是，图8只是以将图5中第二扫描信号Scan2的有效电位信号的脉冲宽度延长为例进行说明，对于图6和图7所示驱动时序，同样可以设置第二扫描信号Scan2的有效电位信号的脉冲宽度大于第一扫描信号Scan1的有效电位信号的脉冲宽度，且大于第三扫描信号Scan3的有效电位信号的脉冲宽度，以保证驱动晶体管DT的阈值电压可以被充分补偿。
在上述各实施例的基础上，可选的，驱动模块140包括驱动晶体管DT，第二初始化电压Vref2与第一初始化电压Vref1差值的绝对值大于或者等于驱动晶体管DT的阈值电压的绝对值。
具体的，当驱动晶体管DT为N型晶体管时，驱动晶体管DT的阈值电压为正值，第二初始化电压Vref2与第一初始化电压Vref1的差值大于或者等于驱动晶体管DT的阈值电压的绝对值。当驱动晶体管DT为P型晶体管时，驱动晶体管DT的阈值电压为负值，第二初始化电压Vref2与第一初始化电压Vref1的差值的绝对值大于或等于驱动晶体管DT的阈值电压的绝对值。设置第二初始化电压Vref2与第一初始化电压Vref1差值的绝对值大于或者等于驱动晶体管DT的阈值电压的绝对值，可以使得由第一初始化阶段t1进入到第二初始化阶段t2时，驱动晶体管DT可以导通，进而保证第一电源输入端的第一电源电压可以通过第四晶体管T4和驱动晶体管DT的源极写入，直至驱动晶体管DT的源极电位等于第二初始化电压Vref2与驱动晶体管DT的阈值电压的差值，驱动晶体管DT截止。
本发明实施例还提供了一种像素电路的驱动方法，该像素电路的驱动方法可以用于驱动本发明上述任意实施例的像素电路，图9是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图9，该像素电路的驱动方法包括：
步骤210、第一初始化模块在第一初始化阶段和第二初始化阶段向驱动模块的第一端传输第一初始化电压；
步骤220、第二初始化模块在第二初始化阶段和补偿阶段向驱动模块的控制端传输第二初始化电压；
步骤230、发光控制模块在补偿阶段将第一电源电压输入端和驱动模块的第二端导通，以使第一电源电压输入端向驱动模块的第一端充电；
步骤240、数据写入模块在数据写入阶段向驱动模块的控制端传输数据电压；
步骤250、发光控制模块在发光阶段将第一电源电压输入端和驱动模块的第二端，以及驱动模块的第一端与发光模块的第一端导通，以使驱动模块驱动发光模块发光。
可选的，像素电路还包括耦合模块，像素电路的驱动方法还包括：
耦合模块在数据写入阶段将驱动模块控制端的电压变化量以第一设定比例正相关地耦合至驱动模块的第一端；以及在发光阶段，将发光阶段将驱动模块的第一端的电位变化量以第二设定比例正相关地耦合至驱动模块的控制端；其中，第一设定比例不等于1，第二设定比例等于1。
本实施例的像素电路的驱动方法，具备本发明上述任意实施例的像素电路的有益效果，在此不再赘述。
图10是本发明实施例提供的另一种像素电路的驱动方法的流程图，参考图10，并结合图4-图8，可选的，该像素电路的驱动方法包括：
步骤211、在第一初始化阶段和第二初始化阶段，向第一初始化模块的控制端输入第一扫描信号的有效电位信号以使第一初始化模块导通。其中，图5-图8均以有效电位信号为高电位信号为例进行示出。
步骤221、在第二初始化阶段和补偿阶段，向第一初始化模块的控制端输入第二扫描信号的有效电位信号，以使第二初始化模块导通；
步骤231、在补偿阶段，向发光控制模块的第一控制端输入第一发光控制信号的有效电位信号，以使第一电源电压输入端和驱动模块的第二端之间导通；
步骤241、在数据写入阶段，向数据写入模块的控制端输入第三扫描信号的有效电位信号以使数据写入模块导通；
步骤251、在发光阶段，向发光控制模块的第一控制端输入第一发光控制信号的有效电位信号，以及向发光控制模块的第二控制端输入第二发光控制信号的有效电位信号，以使发光控制模块导通。
可选的，第一发光控制信号和第二发光控制信号为同一控制信号。
继续参考图5-图7，可选的，第一初始化阶段t1与第二初始化阶段t2连续，第二初始化阶段t2与补偿阶段t3连续，且第一初始化阶段t1与第二初始化阶段t2的总时长等于第二初始化阶段t2与补偿阶段t3的总时长。也即，第一扫描信号Scan1的有效电位信号的脉冲宽度H1等于第二扫描信号Scan2的有效电位信号的脉冲宽度H2。因第二扫描信号Scan2的有效电位信号的脉冲在第一扫描信号Scan1的有效电位信号的脉冲之后输出，因此本实施例中，第一扫描信号Scan1、第二扫描信号Scan2可以由同一扫描驱动电路的不同级移位寄存器输出，使得显示面板所包括的扫描驱动电路的数量可以较少，有利于窄边框的实现。并且，显示面板中不同行像素电路可以复用相同的扫描信号，有利于减少扫描线的数量，进而简化显示面板布线。
参考图8，可选的，第一初始化阶段t1与第二初始化阶段t2的总时长小于第二初始化阶段t2与补偿阶段t3的总时长。也即，第一扫描信号Scan1的有效电位信号的脉冲宽度H1小于第二扫描信号Scan2的有效电位信号的脉冲宽度H2，进而使得补偿阶段t3的时间可以被延长，保证对驱动晶体管源极充电较为充分，进而保证驱动晶体管的阈值电压可以被充分补偿。
继续参考图5-图8，可选的，第一初始化阶段t1与第二初始化阶段t2连续，且第一初始化阶段t1和第二初始化阶段t2的总时长等于数据写入阶段t4的总时长。也即第一扫描信号Scan1的有效电位信号的脉冲宽度H1可以等于第三扫描信号Scan3的有效电位信号的脉冲宽度H3，进而可以使得第一扫描信号Scan1和第三扫描信号Scan3可以由同一扫描驱动电路的不同级移位寄存器输出，使得显示面板所包括的扫描驱动电路的数量可以较少，有利于窄边框的实现。并且同样可以实现显示面板中不同行像素电路的对应扫描信号的复用，进而有利于简化布线。
参考图4、图6和图7，可选的，像素电路的驱动方法还包括：在第一初始化阶段t1和第二初始化阶段t2，向发光控制模块输入第一发光控制信号EM1的无效电位信号，以使发光控制模块将第一电源电压输入端与驱动模块之间的第二端之间关断；使得第一初始化电压通过第一初始化模块向驱动模块的第一端写入时，第一电源电压输入端输入的第一电源电压无法向驱动模块的第一端写入，进而保证驱动模块的第一端可以被初始化为第一初始化电压。
参考图4、图5和图7，可选的，像素电路的驱动方法还包括：
在第一初始化阶段t1和/或第二初始化阶段t2，向发光控制模块的第二控制端输入第二发光控制信号EM2的有效电位信号，以使发光控制模块将驱动模块的第一端与发光模块的第一端之间导通，以使第一初始化电压传输至发光模块的第一端。
因第一初始化阶段t1和/或第二初始化阶段t2，第一扫描信号Scan1为有效电位信号，第一初始化模块导通，第二发光控制信号为有效电位信号，驱动模块的第一端与发光模块的第一端导通，因此第一初始化电压通过第一初始化模块、驱动模块的第一端传输至发光模块的第一端，进而可以实现对发光模块第一端的初始化，清除发光模块第一端残留的上一帧电荷。
本发明实施例还提供了一种显示面板，该显示面板包括本发明上述任意实施例的像素电路。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (20)

1.一种像素电路，其特征在于，包括：第一初始化模块、第二初始化模块、数据写入模块、驱动模块、耦合模块、发光控制模块和发光模块；
所述第一初始化模块用于在第一初始化阶段和第二初始化阶段向所述驱动模块的第一端传输第一初始化电压；
所述第二初始化模块用于在所述第二初始化阶段和补偿阶段向所述驱动模块的控制端传输第二初始化电压；
所述发光控制模块用于在所述补偿阶段将第一电源电压输入端和所述驱动模块的第二端导通，以使所述第一电源电压输入端对所述驱动模块的第一端进行充电；
所述数据写入模块用于在数据写入阶段向所述驱动模块的控制端传输数据电压；
所述发光控制模块还用于在发光阶段将第一电源电压输入端和所述驱动模块的第二端导通，以及将所述驱动模块的第一端与所述发光模块的第一端导通，以使所述驱动模块驱动所述发光模块发光；
所述耦合模块用于在所述数据写入阶段将所述驱动模块控制端的电压变化量以第一设定比例正相关地耦合至所述驱动模块的第一端；以及用于在所述发光阶段，将所述发光阶段将所述驱动模块的第一端的电位变化量以第二设定比例正相关地耦合至所述驱动模块的控制端；其中，所述第一设定比例不等于1，所述第二设定比例等于1。
2.根据权利要求1所述的像素电路，其特征在于，所述耦合模块包括第一电容和第二电容，所述第一电容的第一端与所述驱动模块的控制端电连接，所述第一电容的第二端与所述驱动模块的第一端电连接；所述第二电容的第一端与所述驱动模块的第一端电连接，所述第二电容的第二端接入固定电压。
3.根据权利要求2所述的像素电路，其特征在于，所述固定电压等于所述第一电源电压输入端输入的第一电源电压，或者等于所述第一初始化电压，或者等于所述第二初始化电压。
4.根据权利要求2所述的像素电路，其特征在于，所述第二电容的电容值大于所述第一电容的电容值。
5.根据权利要求1所述的像素电路，其特征在于，所述第一初始化模块的控制端接入第一扫描信号，所述第一初始化模块的第一端接入所述第一初始化电压，所述第一初始化模块的第二端与所述驱动模块的第一端电连接。
6.根据权利要求5所述的像素电路，其特征在于，所述第二初始化模块的控制端接入第二扫描信号，所述第二初始化模块的第一端接入所述第二初始化电压，所述第二初始化模块的第二端与所述驱动模块的控制端电连接。
7.根据权利要求5所述的像素电路，其特征在于，所述数据写入模块的控制端接入第三扫描信号，所述数据写入模块的第一端接入所述数据电压，所述数据写入模块的第二端与所述驱动模块的控制端电连接。
8.根据权利要求5所述的像素电路，其特征在于，所述发光控制模块包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元的控制端作为所述发光控制模块的第一控制端接入第一发光控制信号，所述第一发光控制单元的第二端与所述第一电源电压输入端电连接，所述第一发光控制单元的第二端与所述驱动模块的第二端电连接；所述第二发光控制单元的控制端作为所述发光控制模块的第二控制端接入第二发光控制信号，所述第二发光控制单元的第一端与所述驱动模块的第一端电连接，所述第二发光控制单元的第二端与所述发光模块的第一端电连接，所述发光模块的第二端与第二电源电压输入端电连接。
9.根据权利要求8所述的像素电路，其特征在于，所述第一发光控制信号与所述第二发光控制信号相同。
10.根据权利要求8所述的像素电路，其特征在于，所述驱动模块包括驱动晶体管，所述第一初始化模块包括第一晶体管，所述第二初始化模块包括第二晶体管，所述数据写入模块包括第三晶体管，所述第一发光控制单元包括第四晶体管，所述第二发光控制单元包括第五晶体管。
11.根据权利要求10所述的像素电路，其特征在于，所述驱动晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管均为N型晶体管；
和/或所述驱动晶体管、所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管均为氧化物晶体管。
12.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括驱动晶体管，所述第二初始化电压与所述第一初始化电压差值的绝对值大于或者等于所述驱动晶体管的阈值电压的绝对值。
13.一种像素电路的驱动方法，其特征在于，包括：
第一初始化模块在第一初始化阶段和第二初始化阶段向驱动模块的第一端传输第一初始化电压；
第二初始化模块在所述第二初始化阶段和补偿阶段向所述驱动模块的控制端传输第二初始化电压；
发光控制模块在所述补偿阶段将第一电源电压输入端和所述驱动模块的第二端导通，以使所述第一电源电压输入端向所述驱动模块的第一端充电；
数据写入模块在数据写入阶段向所述驱动模块的控制端传输数据电压；
发光控制模块在发光阶段将第一电源电压输入端和所述驱动模块的第二端，以及所述驱动模块的第一端与发光模块的第一端导通，以使所述驱动模块驱动所述发光模块发光；
耦合模块在数据写入阶段将驱动模块控制端的电压变化量以第一设定比例正相关地耦合至驱动模块的第一端；以及在发光阶段，将发光阶段将驱动模块的第一端的电位变化量以第二设定比例正相关地耦合至驱动模块的控制端；所述第一设定比例不等于1，所述第二设定比例等于1。
14.根据权利要求13所述的像素电路的驱动方法，其特征在于，所述第一初始化模块在第一初始化阶段和第二初始化阶段向所述驱动模块的第一端传输第一初始化电压，包括：
在所述第一初始化阶段和所述第二初始化阶段，向所述第一初始化模块的控制端输入第一扫描信号的有效电位信号以使所述第一初始化模块导通；
所述第二初始化模块在所述第二初始化阶段和补偿阶段向所述驱动模块的控制端传输第二初始化电压，包括：
在所述第二初始化阶段和所述补偿阶段，向所述第一初始化模块的控制端输入第二扫描信号的有效电位信号，以使所述第二初始化模块导通；
所述发光控制模块在所述补偿阶段将第一电源电压输入端和所述驱动模块的第二端导通，以使所述第一电源电压输入端向所述驱动模块的第一端充电，包括：
在所述补偿阶段，向所述发光控制模块的第一控制端输入第一发光控制信号的有效电位信号，以使所述第一电源电压输入端和所述驱动模块的第二端之间导通；
所述数据写入模块在数据写入阶段向所述驱动模块的控制端传输数据电压，包括：
在所述数据写入阶段，向所述数据写入模块的控制端输入第三扫描信号的有效电位信号以使所述数据写入模块导通；所述发光控制模块在发光阶段将第一电源电压输入端和所述驱动模块的第二端，以及所述驱动模块的第一端与所述发光模块的第一端导通，以使所述驱动模块驱动所述发光模块发光，包括：
在所述发光阶段，向所述发光控制模块的第一控制端输入第一发光控制信号的有效电位信号，以及向所述发光控制模块的第二控制端输入第二发光控制信号的有效电位信号，以使所述发光控制模块导通。
15.根据权利要求14所述的像素电路的驱动方法，其特征在于，所述第一发光控制信号和所述第二发光控制信号为同一控制信号。
16.根据权利要求14所述像素电路的驱动方法，其特征在于，所述第一初始化阶段与所述第二初始化阶段连续，所述第二初始化阶段与所述补偿阶段连续，且所述第一初始化阶段与所述第二初始化阶段的总时长等于所述第二初始化阶段与所述补偿阶段的总时长；或者，所述第一初始化阶段与所述第二初始化阶段的总时长小于所述第二初始化阶段与所述补偿阶段的总时长。
17.根据权利要求16所述的像素电路的驱动方法，其特征在于，所述第一初始化阶段与所述第二初始化阶段连续，且所述第一初始化阶段和所述第二初始化阶段的总时长等于所述数据写入阶段的总时长。
18.根据权利要求16所述的像素电路的驱动方法，其特征在于，还包括：
在所述第一初始化阶段和所述第二初始化阶段，向所述发光控制模块输入第一发光控制信号的无效电位信号，以使所述发光控制模块将所述第一电源电压输入端与所述驱动模块之间的第二端之间关断。
19.根据权利要求14所述的像素电路的驱动方法，其特征在于，还包括：
在所述第一初始化阶段和/或第二初始化阶段，向所述发光控制模块的第二控制端输入第二发光控制信号的有效电位信号，以使所述发光控制模块将所述驱动模块的第一端与所述发光模块的第一端之间导通，以使所述第一初始化电压传输至所述发光模块的第一端。
20.一种显示面板，其特征在于，包括权利要求1-12任一项所述的像素电路。
CN202111587186.1A 2021-12-23 2021-12-23 像素电路及其驱动方法、显示面板 Active CN114255688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111587186.1A CN114255688B (zh) 2021-12-23 2021-12-23 像素电路及其驱动方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111587186.1A CN114255688B (zh) 2021-12-23 2021-12-23 像素电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN114255688A CN114255688A (zh) 2022-03-29
CN114255688B true CN114255688B (zh) 2023-11-21

Family

ID=80797068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111587186.1A Active CN114255688B (zh) 2021-12-23 2021-12-23 像素电路及其驱动方法、显示面板

Country Status (1)

Country Link
CN (1) CN114255688B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120064975A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상 화소 회로
CN106782330A (zh) * 2016-12-20 2017-05-31 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN206541596U (zh) * 2017-02-09 2017-10-03 信利（惠州）智能显示有限公司 一种oled像素驱动电路
CN109064978A (zh) * 2018-09-28 2018-12-21 昆山国显光电有限公司 像素电路、其驱动方法及显示装置
CN109119029A (zh) * 2018-06-19 2019-01-01 北京大学深圳研究生院 像素电路及其驱动方法、显示装置和电子设备
CN109166522A (zh) * 2018-09-28 2019-01-08 昆山国显光电有限公司 像素电路、其驱动方法及显示装置
KR20190052822A (ko) * 2017-11-09 2019-05-17 엘지디스플레이 주식회사 전계 발광 표시장치
KR20190074863A (ko) * 2017-12-20 2019-06-28 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 제조 방법
CN111710297A (zh) * 2020-06-22 2020-09-25 昆山国显光电有限公司 像素驱动电路及其驱动方法、显示面板
CN113781964A (zh) * 2021-09-10 2021-12-10 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211539B (zh) * 2018-08-02 2021-04-27 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和触控显示装置
CN108962111B (zh) * 2018-08-21 2021-11-16 京东方科技集团股份有限公司 充电曲线获得方法、模组和显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120064975A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상 화소 회로
CN106782330A (zh) * 2016-12-20 2017-05-31 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN206541596U (zh) * 2017-02-09 2017-10-03 信利（惠州）智能显示有限公司 一种oled像素驱动电路
KR20190052822A (ko) * 2017-11-09 2019-05-17 엘지디스플레이 주식회사 전계 발광 표시장치
KR20190074863A (ko) * 2017-12-20 2019-06-28 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 제조 방법
CN109119029A (zh) * 2018-06-19 2019-01-01 北京大学深圳研究生院 像素电路及其驱动方法、显示装置和电子设备
CN109064978A (zh) * 2018-09-28 2018-12-21 昆山国显光电有限公司 像素电路、其驱动方法及显示装置
CN109166522A (zh) * 2018-09-28 2019-01-08 昆山国显光电有限公司 像素电路、其驱动方法及显示装置
CN111710297A (zh) * 2020-06-22 2020-09-25 昆山国显光电有限公司 像素驱动电路及其驱动方法、显示面板
CN113781964A (zh) * 2021-09-10 2021-12-10 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
CN114255688A (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
TWI729671B (zh) 具有混合式像素內及外部補償的電子顯示器
WO2020118814A1 (zh) 像素驱动电路、显示装置及驱动方法
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN111710296B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN113053289B (zh) 栅极驱动电路及使用该栅极驱动电路的显示装置
CN114005400A (zh) 像素电路和显示面板
CN113628585B (zh) 像素驱动电路及其驱动方法、硅基显示面板和显示装置
CN113096605A (zh) 发射驱动器和显示装置
CN114495822A (zh) 像素电路及其驱动方法和显示面板
CN112102782A (zh) 像素驱动电路、显示面板和显示装置
CN113077751A (zh) 像素驱动电路及其驱动方法、显示面板
KR20210149976A (ko) 표시 장치
CN111402802A (zh) 像素电路与显示面板
CN112837649A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN112820236B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US20220230586A1 (en) Pixels, display device comprising pixels, and driving method therefor
CN109509434B (zh) 一种像素驱动电路、显示装置及驱动方法
KR20230001618A (ko) 화소 및 표시 장치
CN115240582B (zh) 像素电路及其驱动方法、显示面板
EP4027327B1 (en) Pixel driving circuit, pixel driving method, display panel, and display device
CN114255688B (zh) 像素电路及其驱动方法、显示面板
CN114550655B (zh) 显示装置
CN115841800A (zh) 像素电路及其驱动方法和显示装置
CN110264959B (zh) 显示面板
TWI841347B (zh) 像素電路及其驅動方法和顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant