TWI729671B - 具有混合式像素內及外部補償的電子顯示器 - Google Patents

具有混合式像素內及外部補償的電子顯示器 Download PDF

Info

Publication number
TWI729671B
TWI729671B TW109100974A TW109100974A TWI729671B TW I729671 B TWI729671 B TW I729671B TW 109100974 A TW109100974 A TW 109100974A TW 109100974 A TW109100974 A TW 109100974A TW I729671 B TWI729671 B TW I729671B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
initialization
turn
terminal
Prior art date
Application number
TW109100974A
Other languages
English (en)
Other versions
TW202029155A (zh
Inventor
林敬偉
小野晉也
李志瑙
王勻
桂帆
Original Assignee
美商蘋果公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘋果公司 filed Critical 美商蘋果公司
Publication of TW202029155A publication Critical patent/TW202029155A/zh
Application granted granted Critical
Publication of TWI729671B publication Critical patent/TWI729671B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一種顯示像素，其可操作以支援具有像素內臨限電壓抵消及外部臨限電壓補償兩者的混合式補償方案。顯示器可包括多個p型矽電晶體與至少一個n型半導體氧化物電晶體及一儲存電容器。可在一臨限電壓取樣及資料程式化階段之前執行一導通偏壓應力階段，以減緩遲滯並且改善第一圖框回應。在低再新率顯示器中，在一再新圖框期間，一第一額外導通偏壓應力操作可與該臨限電壓取樣及資料程式化階段分開執行，及在一垂直消隱圖框期間，可執行一第二額外導通偏壓應力操作。該顯示像素可經組態以接收一初始化電壓及一陽極重設電壓，其中任一者可經動態調諧以匹配該第一額外導通偏壓應力操作及該第二額外導通偏壓應力操作的應力以最小化閃爍。

Description

具有混合式像素內及外部補償的電子顯示器
本發明大致上係關於具有顯示器的電子裝置，且更具體而言，係關於用於諸如發光二極體顯示器等顯示器之顯示器驅動器電路系統。
電子裝置通常包括顯示器。例如，行動電話及可攜式電腦包括用於向使用者展示資訊的顯示器。
顯示器（諸如有機發光二極體顯示器）具有基於發光二極體的一顯示像素陣列。在此類型的顯示器中，各顯示像素包括一發光二極體及薄膜電晶體，該等薄膜電晶體係用於控制至該發光二極體之一信號施加以產生光。
一有機發光二極體顯示像素包括經由一存取薄膜電晶體連接至一資料線的一驅動薄膜電晶體。該存取電晶體可具有經由一對應掃描線接收一掃描信號的一閘極端子。藉由確立該掃描信號以導通該存取電晶體而載入將該資料線上的影像資料至該顯示像素中。該顯示像素進一步包括一電流源電晶體，該電流源電晶體提供電流至該有機發光二極體以產生光。
有機發光二極體顯示像素中的電晶體可經受程序、電壓、及溫度(PVT)變化。由於此類變化，不同顯示像素之間的電晶體臨限電壓可變化。電晶體臨限電壓的變化會引起顯示像素產生不匹配所欲影像的光量。在此內容背景內提出本文之實施例。
一種電子裝置可包括一顯示器，其具有一顯示像素陣列。該等顯示像素可係有機發光二極體顯示像素。各顯示像素可包括：一有機發光二極體(OLED)，其發射光；一驅動電晶體，其與該OLED串聯耦接；第一發射電晶體及第二發射電晶體，其等與該驅動電晶體及該OLED串聯耦接；一半導體氧化物電晶體，其耦接於該驅動電晶體之閘極端子與汲極端子之間；一單一儲存電容器，其耦接至該驅動電晶體之該閘極端子；一資料載入電晶體，其耦接在該驅動電晶體之該源極端子與一資料線之間；一初始化電晶體，其耦接至該驅動電晶體之該汲極端子；及一陽極重設電晶體，其經耦接至該OLED之該陽極端子。該半導體氧化物電晶體可係一n型電晶體，而該像素中的所有剩餘電晶體可係p型矽電晶體（例如，PMOS LTPS薄膜電晶體）。
在正常操作期間，一顯示像素可經受一初始化階段，在該初始化階段期間，該初始化電晶體及/或該陽極重設電晶體導通以重設該顯示像素。繼該初始化階段後可接著一或多個導通偏壓應力階段，在該一或多個導通偏壓應力期間，該資料載入電晶體被啟動以將一資料電壓至少部分地載入至該驅動電晶體上。繼該導通偏壓應力階段後可自動接著一臨限電壓取樣及資料載入階段，其後續接著一發射階段。在該發射階段期間，導因於像素內臨限電壓抵消，流經該OLED之電流將獨立於驅動電晶體臨限電壓。
在該臨限電壓取樣之前執行該導通偏壓應力階段可幫助減緩任何非所欲的遲滯效應並改善第一圖框回應。若所欲，可選擇性地縮短該發射階段以幫助減少與該半導體氧化物電晶體相關聯的介於負偏壓溫度應力(NBTS)與正偏壓溫度應力(PBTS)之間的潛在不匹配。若所欲，當該資料載入電晶體經導通以延長該導通偏壓應力階段時，亦可導通該半導體氧化物電晶體。當顯示器關閉或閒置時，該顯示像素亦可操作以支援外部電流感測（例如，藉由導通該資料載入電晶體及該初始化電晶體）。
顯示像素亦可經組態以支援低再新率操作（例如，1 Hz、2 Hz、小於30 Hz、小於60 Hz等）。針對低再新率操作，一短再新時期後續接著一更長的垂直消隱時期。在該再新時期期間，繼一第一導通偏壓應力階段後可緊接著一第一臨限電壓取樣及資料程式化階段；可在該第一臨限電壓取樣及資料程式化階段之後執行一第二導通偏壓應力階段；及然後，可在該第二導通偏壓應力階段之後執行一第三導通偏壓應力階段，繼該第三導通偏壓應力階段後緊接著一第二臨限電壓取樣及資料程式化階段。一發射階段可接在該第二臨限電壓取樣及資料程式化階段之後。
在該垂直消隱時期期間，匹配該第二導通偏壓應力階段的至少一個第四導通偏壓應力階段可經執行以減少閃爍。可在該第二導通偏壓應力階段及該第四導通偏壓應力階段期間動態調整該初始化電壓，以最小化任何可能的不匹配。當從該再新時期切換至該垂直消隱時期時，亦可動態調整該陽極重設電壓，以幫助改善低再新率效能。
本申請案主張2019年12月17日申請的美國專利申請案第16/716,911號以及2019年1月11日申請的美國臨時專利申請案第62/791,522號的優先權，其特此以引用方式將其全部併入本文中。
圖1中展示具有可具備有機發光二極體(OLED)顯示器之類型的闡釋性電子裝置。如圖1所示，電子裝置10可具有控制電路系統16。控制電路系統16可包括儲存與處理電路系統，以用於支援裝置10的操作。儲存與處理電路系統可包括儲存器（諸如硬碟儲存器）、非揮發性記憶體（例如快閃記憶體或其他電可程式化唯讀記憶體，其經組態以形成固態硬碟）、揮發性記憶體（例如靜態或動態隨機存取記憶體）等。控制電路系統16中的處理電路系統可用以控制裝置10的操作。該處理電路系統可基於一或多個微處理器、微控制器、數位信號處理器、基頻處理器、電源管理單元、音訊編碼解碼晶片、特殊應用積體電路、可程式化積體電路等。
裝置10中的輸入輸出電路系統（諸如輸入輸出裝置12）可用於允許將資料供應至裝置10，並允許將資料從裝置10提供至外部裝置。輸入輸出裝置12可包括按鈕、搖桿、點選輪、滾輪、觸控墊、小鍵盤、鍵盤、麥克風、揚聲器、音調產生器、振動器、攝影機、感測器、發光二極體及其他狀態指示器、資料埠等。使用者可藉由通過輸入輸出裝置12供應命令而控制裝置10的操作，並可使用輸入輸出裝置12的輸出資源接收來自裝置10的狀態資訊及其他輸出。
輸入輸出裝置12可包括一或多個顯示器（諸如顯示器14）。顯示器14可係觸控螢幕顯示器，其包括用於收集來自使用者的觸控輸入之觸控感測器，或者顯示器14可對觸控不敏感。顯示器14的觸控感測器可基於電容式觸控感測器電極陣列、聲學觸控感測器結構、電阻式觸控組件、基於力的觸控感測器結構、基於光的觸控感測器、或其他合適的觸控感測器配置。
控制電路系統16可用以在裝置10上運行軟體（諸如作業系統碼及應用程式）。在裝置10的操作期間，在控制電路系統16上運行的軟體可在輸入輸出裝置中的顯示器14上顯示影像。
圖2展示顯示器14及相關聯的顯示器驅動器電路系統15。顯示器14包括形成於一或多個層（諸如基材24）上的結構。層（諸如基材24）可由平坦矩形材料層（諸如平坦玻璃層）形成。顯示器14可具有用於顯示影像給使用者的顯示像素22之一陣列。顯示像素22的陣列可由基材24上之顯示像素結構的列及行形成。此等結構可包括薄膜電晶體（諸如多晶矽薄膜電晶體）、半導體氧化物薄膜電晶體等。在顯示像素22之陣列中可存在任何合適數目的列及行（例如，十或更多個、一百或更多個、或一千或更多個）。
顯示器驅動器電路系統（諸如顯示器驅動器積體電路15）可使用焊料或導電黏著劑耦接至基材24上的導電路徑（諸如金屬跡線）。若所欲，顯示器驅動器積體電路15可透過諸如撓性印刷電路或其他纜線之路徑上耦接至基材24。顯示器驅動器積體電路15（有時稱為時序控制器晶片）可含有用於透過路徑125來與系統控制電路系統16通訊的通訊電路系統。路徑125可由可撓性印刷電路上的跡線或其他纜線所形成。控制電路系統16（參見圖1）可位於電子裝置（諸如行動電話、電腦、電視、機上盒、媒體播放器、可攜式電子裝置、或在其中使用顯示器14的其他電子裝備）中之主邏輯板上。
在操作期間，該控制電路系統可供應有關待顯示在顯示器14上之影像的資訊給顯示器驅動器積體電路15。為了在顯示像素22上顯示影像，顯示器驅動器積體電路15可供應時脈信號及其他控制信號至顯示器驅動器電路系統（諸如列驅動器電路系統18及行驅動器電路系統20）。例如，資料電路系統13可接收影像資料並處理影像資料以提供像素資料信號至顯示器14。像素資料信號可藉由行驅動器電路系統20予以解多工，且像素資料信號D可透過資料線26路由至各像素22（例如，至各紅色像素、綠色像素、或藍色像素）。列驅動器電路系統18及/或行驅動器電路系統20可由一或多個積體電路及/或一或多個薄膜電晶體電路所形成。
顯示器驅動器積體電路15可包括幫助補償顯示像素22之間的變化（諸如臨限電壓變化）的補償電路系統17。若所欲，補償電路系統17亦可幫助補償電晶體老化。補償電路系統17可經由路徑19、切換電路系統21及路徑23耦接至像素22。補償電路系統17可包括感測電路系統25及偏壓電路系統27。感測電路系統25可用於感測（例如，取樣）來自像素22的電壓。在感測操作期間，切換電路系統21可經組態以電耦接感測電路系統25至一或多個所選擇像素22。例如，補償電路系統17可產生控制信號CTL以組態切換電路系統21。感測電路系統25可取樣在路徑19、切換電路系統21及路徑23上來自像素的電流、電壓或其他所欲信號。偏壓電路系統27可包括用於驅動參考電壓或偏壓電壓至像素22之節點上的一或多個驅動器電路。例如，切換電路系統21可經組態以電耦接路徑19至一或多個所選擇像素22。在此情況中，偏壓電路系統27可提供參考信號至所選擇像素。對於由感測電路系統25所執行之感測操作，參考信號可依所選擇電壓加偏壓於所選擇像素處的節點。
補償電路系統17可使用偏壓電路系統27及感測電路系統25對像素22執行補償操作，以產生儲存在儲存器29中的補償資料。儲存器29可係例如靜態隨機存取記憶體(SRAM)。在圖2之實例中，儲存器29係晶片上儲存器。若所欲，儲存器29可係晶片外儲存器，諸如非揮發性儲存器（例如，即使在顯示器被斷電時仍維持所儲存資訊的非揮發性記憶體）。在顯示操作期間可由資料電路系統13來擷取儲存器29中所儲存的補償資料。資料電路系統13可處理補償資料連同傳入的數位影像資料，以產生用於像素22之經補償資料信號。
資料電路系統13可包括伽瑪電路系統44，該伽瑪電路系統提供數位影像資料對類比資料信號的映射，以用於驅動像素22。多工器46接收來自伽瑪電路系統44的一組可能行類比資料信號，並由數位影像資料控制以選擇用於數位影像資料之適當類比資料信號。可由加法器電路48將自儲存器29擷取的補償資料加至數位影像資料（或自數位影像資料減去補償資料），以幫助補償不同顯示像素22之間的電晶體變化（例如，臨限電壓變化、電晶體老化變化、或其他類型之變化）。補償資料作為偏移相加至數位輸入影像資料的此實例僅係闡釋性。一般而言，資料電路系統13可處理補償資料連同影像資料，以產生用於驅動像素22的經補償類比資料信號。
與聚焦在執行像素內臨限抵消的技術（諸如藉由執行初始化階段、後續接著臨限取樣階段）相對比，以此方式使用在各像素22外的補償電路系統17執行感測及補償允許更高再新率（例如，大於60 Hz再新率、至少120 Hz再新率等），且有時稱為「外部」補償。外部變化補償可在工廠中、即時（例如，在連續影像圖框之間的消隱間隔期間）、或當顯示器閒置時（作為實例）執行。根據至少一些實施例，可使用混合式補償方案來操作顯示器14，在混合式補償方案中，在正常顯示操作期間實施像素內臨限抵消，且在顯示器14關閉時，實施外部臨限補償。以此方式組態，像素內補償可幫助減緩臨限電壓遲滯（其改善第一圖框回應），而外部補償可幫助減輕老化及其他電晶體可靠性問題。
列驅動器電路系統18可位於顯示器14的左邊緣及右邊緣上、僅在顯示器14的單一邊緣上、或在顯示器14中的其他地方。在操作期間，列驅動器電路系統18可在水平線28（有時稱為列線、「掃描」線或「發射」線）上提供列控制信號。列驅動器電路系統18可包括用於驅動掃描線的掃描線驅動器電路系統及用於驅動發射線的發射線驅動器電路系統。掃描線驅動器電路系統及發射線驅動器電路系統有時可稱為閘極驅動器電路系統。
解多工電路系統20可係用以將來自顯示器驅動器積體電路(driver integrated circuit, DIC) 15的資料信號D提供至複數個對應之垂直線26上。解多工電路系統20有時可稱為行驅動器電路系統、資料線驅動器電路系統或源極驅動器電路系統。垂直線26有時係稱為資料線。在顯示操作期間，使用線26將顯示資料載入至顯示像素22中。
各資料線26與顯示像素22之一各別行相關聯。成組的水平信號線28水平地穿行通過顯示器14。水平信號線28之各組係與顯示像素22之一各別列相關聯。各列中的水平信號線的數目由受到水平信號線獨立控制之顯示像素22中的電晶體數目來判定。可藉由不同數目的掃描線來操作不同組態的顯示像素。
列驅動器電路系統18可在顯示器14中確立列線28上的控制信號，諸如掃描信號及發射信號。例如，驅動器電路系統18可接收來自顯示器驅動器積體電路15的時脈信號及其他控制信號，並可回應於所接收信號在各列顯示像素22中確立掃描控制信號及發射控制信號。可循序處理顯示像素22的列，其中針對影像資料之各圖框的處理始於顯示像素陣列的頂部並結束於陣列的底部（作為一實例）。當在一列中的掃描線經確立時，由DIC 15提供至行驅動器電路系統20的控制信號及資料信號可引導電路系統20以解多工及驅動相關聯的資料信號D（例如，由資料電路系統13所提供的經補償資料信號）至資料線26上，使得將用出現在資料線D上的顯示資料來程式化該列中的顯示像素。然後，顯示像素可顯示所載入顯示資料。
上述之外部像素補償方案可涉及使用感測電路系統25以對所選擇顯示像素執行電流感測。一般而言，流經各顯示像素的發射電流量取決於該顯示像素內的「驅動」薄膜電晶體(TFT)之臨限電壓。驅動電晶體的臨限電壓亦可取決於驅動電晶體之閘極至源極電壓Vgs的電流值而變化。例如，當Vgs從低升高至高時，驅動電晶體臨限電壓可展現第一平均位準，但當Vgs從高降低至低時，可展現不同於第一平均位準的第二平均位準，因此產生不同的電流-電壓(I-V)特性曲線。此臨限電壓對實際Vgs值的相依性有時稱為電晶體「遲滯」，且若不注意，此遲滯會負面影響藉由電路系統25執行之電流感測操作的準確度。
圖3係可操作以支援像素內臨限電壓補償及外部臨限電壓補償兩者的顯示器14中之一闡釋性有機發光二極體顯示像素22的電路圖。如圖3所展示，顯示像素22可包括：一儲存電容器Cst、一n型（即，n通道）電晶體，諸如半導體氧化物電晶體Toxide；及p型（即，p通道）電晶體，諸如驅動電晶體Tdrive；一資料載入電晶體Tdata；一第一發射電晶體Tem1；第二發射電晶體Tem2；一第一初始化電晶體Tini1；及一第二初始化電晶體Tini2。雖然使用半導體氧化物來形成電晶體（例如，具有由諸如銦鎵鋅氧化物或IGZO等半導體氧化物所形成之通道的電晶體），然而其他p通道電晶體可係由半導體（諸如矽，例如使用低溫程序沉積的多晶矽通道，有時稱為LTPS或低溫多晶矽）所形成。半導體氧化物電晶體展現比矽電晶體相對較低的洩漏，因此將電晶體Toxide實施為半導體氧化物電晶體將幫助減少閃爍（例如，藉由防止電流洩漏遠離驅動電晶體Tdrive之閘極端子）。
在另一合適配置中，電晶體Toxide及Tdrive可實施為半導體氧化物電晶體，而其餘電晶體Tdata、Tem1、Tem2、Tini1及Tini2係矽電晶體。電晶體Tdrive用作為驅動電晶體並具有對像素22之發射電流關鍵的一臨限電壓。因為電晶體Tdrive的臨限電壓會經歷遲滯，因此將驅動電晶體形成為一頂部閘極半導體氧化物電晶體可幫助減少遲滯（例如，頂部閘極IGZO電晶體經歷小於矽電晶體的Vth遲滯）。若所欲，其餘電晶體Tdata、Tem1、Tem2、Tini1及Tini2中之任何者可實施為半導體氧化物電晶體。此外，p通道電晶體之任何一或多者可係n型（即，n通道）薄膜電晶體。
顯示像素22可包括有機發光二極體(OLED) 304。一正電源供應電壓VDDEL可供應至正電源供應端子300，且一接地電源供應電壓VSSEL可供應至接地電源供應端子302。正電源電壓VDDEL可係3 V、4 V、5 V、6 V、7 V、2至8 V、或任何合適的正電源電壓位準。接地電源供應電壓VSSEL可係0 V、-1 V、-2 V、-3 V、-4 V、-5 V、-6V、-7 V、或任何合適的接地或負電源供應電壓位準。驅動電晶體Tdrive的狀態控制自端子300通過二極體304流至端子302的電流量，且因此控制來自顯示像素22之發射光306的量。有機發光二極體304可具有一相關聯的寄生電容COLED （未圖示）。
端子308係用以供應一初始化電壓Vini（例如，一負電壓，諸如-1 V、-2 V、-3 V、-4V、-5 V、-6 V、或其他合適電壓）以在二極體304不使用時輔助斷開二極體304。因此，端子308有時稱為初始化線。來自顯示器驅動器電路系統（諸如圖2的列驅動器電路系統18）的控制信號被供應至控制端子（諸如端子312、314-1、314-2、及314-2’）。列控制端子312可作為發射控制端子（有時稱為發射線或發射控制線），而列控制端子314-1及314-2可作為第一掃描控制端子及第二掃描控制端子（有時稱為掃描線或掃描控制線）。發射控制信號EM可被供應至端子312。掃描控制信號Scan1及Scan2可分別施加至掃描端子314-1及314-2。可施加來自顯示像素陣列中之前一列的掃描控制信號Scan2至掃描端子314-2’。一資料輸入端子（諸如資料信號端子310）經耦接至圖1的一各別資料線26以用於接收用於顯示像素22的影像資料。資料端子310亦可稱為資料線。
用於調變p型矽電晶體的控制信號EM(n)、Scan2(n)、及Scan2(n-1)可經驅動至低以導通等電晶體（因為p型電晶體係「低態有效」裝置）及經驅動至高以斷開該等電晶體。當控制信號EM(n)、Scan2(n)、及Scan2(n-1)經確立時，該等控制信號通常可被驅動至低於VSSEL的電壓位準（例如，以過壓驅動對應之電晶體）。作為一實例，若VSSEL等於-3.5 V，則信號EM(n)、Scan2(n)、及Scan2(n-1)經確立時，該等信號可被驅動至-9 V。當控制信號EM(n)、Scan2(n)、及Scan2(n-1)經撤銷確立時，該等控制信號通常可被驅動至高於VDDEL的電壓位準（例如，以進一步撤銷啟動對應之電晶體以幫助最小化洩漏）。作為一實例，若VDDEL等於4.5 V，則在撤銷確立時，信號EM(n)、Scan2(n)、及Scan2(n-1)可被驅動至7 V。
用於調節n型半導體氧化物電晶體Toxide的控制信號Scan1(n)可被驅動高以導通電晶體Toxide（由於n型電晶體為「高態有效」裝置），並將其驅動為低以斷開電晶體Toxide。由於Scan1獨立地控制電晶體Toxide，所以可調整Scan1之高及低位準以增強氧化物TFT驅動能力。當控制信號Scan1(n)經確立時，該控制信號通常可被驅動至高於VDDEL的電壓位準以過驅動電晶體Toxide。作為一實例，若VDDEL等於5 V，當控制信號Scan1(n)經確立時，該控制信號可被驅動至12 V。當控制信號Scan1(n)經撤銷確立時，該控制信號通常可被驅動至低於VSSEL的電壓位準，以最小化通過電晶體Toxide的洩漏。作為一實例，若VSSEL等於-2 V，則在信號Scan1(n)經撤銷確立時，該信號可被驅動至-6 V。用於這些列控制信號之各者的所揭示之高電壓位準及低電壓位準僅係闡釋性，並可經調整至其他合適的電壓位準以支援所欲操作模式。
在圖3的實例中，電晶體Tem1、Tdrive、Tem2、及OLED 304可串聯地耦接在電源供應端子300與302之間。具體地，第一發射控制電晶體Tem1可具有耦接至正電源供應端子300的一源極端子、經由發射線312接收發射控制信號EM(n)的一閘極端子、以及一汲極端子（標示為Node1）。符號「(n)」指示使用與顯示像素之列相關聯的一閘極驅動器來產生對應信號。用語電晶體的「源極(source)」端子及「汲極(drain)」端子有時可互換地使用，且因此在本文中可稱為「源極-汲極」端子。
驅動電晶體Tdrive可具有耦接至Node1的一源極端子、一閘極端子（標示為Node2）、及一汲極端子（標示為Node3）。第二發射控制電晶體Tem2可具有耦接至Node3的一源極端子、亦經由發射線312接收發射控制信號EM(n)的一閘極端子、及經由發光二極體304耦接至接地電源供應端子302的一汲極端子（標示為Node4）。以此方式組態，發射控制信號EM(n)可經確立（例如，經驅動為低或暫時經脈動低）以在發射階段期間導通電晶體Tem1及電晶體Tem2，以允許電流流動通過發光二極體304。
儲存電容器Cst可具有耦接至正電源供應線300的一第一端子及耦接至Node2的一第二端子。在整個發射階段藉由使用電容器Cst保持電荷，經載入至像素22中的影像資料可至少部分地儲存在像素22上。電晶體Toxide可具有耦接至Node2的一源極端子、經組態以經由掃描線314-2接收掃描控制信號Scan1(n)的一閘極端子、及耦接至Node3的一汲極端子。信號Scan1(n)可經確立（例如，經驅動高或暫時經脈動高）以導通n型電晶體Toxide，以使電晶體驅動器之汲極端子及閘極端子短路。其中閘極端子及汲極端子可被短路的電晶體組態有時稱為「二極體連接」。
資料載入電晶體Tdata可具有耦接至資料線310的一源極端子、經組態以經由掃描線314-2接收掃描控制信號Scan2(n)的一閘極端子、及耦接至Node1的一汲極端子。以此方式組態，信號Scan2(n)可經確立（例如，經驅動為低或暫時經脈動低）以導通電晶體Tdata，其將允許來自資料線310的資料電壓被載入至Node1上。
電晶體Tini1可具有耦接至Node3的一源極端子、經組態以經由掃描線314-2’接收掃描控制信號Scan2(n-1)的一閘極端子、及耦接至初始化線308的一汲極端子。符號「(n-1)」指示使用與前一列之顯示像素相關聯的閘極驅動器來產生對應信號（例如，Scan2(n-1)表示控制緊接在前的列中之電晶體Tdata的Scan2信號）。電晶體Tini2可具有耦接至Node4的一源極端子、經組態以經由掃描線314-2’接收掃描控制信號Scan2(n-1)的一閘極端子、及耦接至初始化線308的一汲極端子。以此方式組態，掃描控制信號Scan2(n-1)可經確立（例如，經驅動為低或暫時經脈動低）以導通電晶體Tini1及Tini2，其驅動Node3及Node4向下至初始化電壓Vini。
在正常資料再新時期期間，顯示像素22可以至少四種不同類型階段操作：(1)一初始化/重設階段、(2)一導通偏壓應力階段、(3)一臨限電壓取樣及資料寫入階段、以及(4)一發射階段，非必然依此順序。圖4係展示在正常操作期間可施加至顯示像素22之相關信號波形的時序圖。
在時間t1之前，僅確立信號EM(n)，所以像素22處於發射階段。在時間t1，信號EM(n)經撤銷確立或經驅動為低，其標記重設階段結束。在時間t2（在初始化階段開始時），控制信號Scan1(n)及Scan2(n-1))經確立。確立信號Scan2(n-1)將平行地導通電晶體Tini1及Tini2，其將驅動Node3及Node4至Vini。Node3位於電晶體Tdrive之汲極端子處，所以在此時間期間，Node3處的對應電壓Vd將被初始化至Vini（即，Vd = Vini）。由於Node4位於發光二極體304之陽極端子，所以設定Node4為Vini有時稱為執行「陽極重設」。確立信號Scan1(n)將導通電晶體Toxide，其使電晶體Tdrit之閘極端子及汲極端子短路，且因此在驅動電晶體之閘極端子處的電壓Vg亦下拉至Vini。在初始化階段期間，跨電容器Cst的電壓因此經重設為一預定電壓差(VDDEL-Vini)。
在時間t3，信號Scan2(n-1)經撤銷確立以斷開電晶體Tini1及Tini2，其標記初始化及陽極重設階段結束。信號Scan1(n)可保持經確立直到後續發射階段（例如，在整個初始化階段及臨限電壓取樣及資料寫入階段期間，電晶體Toxide將保持導通）。
在時間t4，信號Scan2(n)經脈動低以暫時啟動資料載入電晶體Tdata。導通電晶體Tdata將載入資料電壓Vdata至驅動電晶體之源極端子上，使得在Node1處的電壓Vs經設定為Vdata（即，Vs = Vdata）。由於驅動電晶體目前處於二極體連接組態（因為Toxide被導通），所以驅動電晶體將閘極電壓Vg上拉至(Vdata-Vth)，其中Vth表示驅動電晶體的臨限電壓。因此，跨電容器Cst的電壓現在設定為(VDDEL-Vdata+Vth)。因此，驅動電晶體臨限電壓Vth經成功取樣，且Vdata已成功地程式化/寫入至儲存電容器Cst上。
在時間t4，信號Scan2(n)的確立設定Vs為Vdata，其然後將促使驅動電晶體將其閘極電壓Vg自Vini上拉至(Vdata-Vth)。在Vg正向上充電至(Vdata-Vth)時的此短暫時期期間（參見在圖4中的陰影部分）表示導通偏壓應力階段。在導通偏壓應力階段的開始時（即，在時間t4），驅動電晶體之源極至閘極電壓Vsg可等於(Vdata-Vini)，使得在任何臨限電壓取樣之前，Vdata至少部分地施加至驅動電晶體。出於以下原因，在任何臨限電壓取樣之前，施加Vdata至像素22可係技術上有利的。
在某些狀況中，諸如當顯示器14自一黑色影像轉變至一白色影像時或當自一灰階轉變至另一灰階時，臨限電壓Vth會偏移。Vth中的此偏移（在本文中有時稱為薄膜電晶體「遲滯」）會引起輝度減少，其以其他方式已知為「第一圖框調暗」。例如，針對一黑色圖框之隨電晶體的Vgs而變動之飽和電流Ids波形會稍微偏移於針對一白色圖框之隨電晶體的Vgs而變動之目標Ids波形。在不執行導通偏壓應力的情況中，經取樣的Vth對應於黑色圖框，且將因此相當大幅度地偏離目標Ids波形。藉由執行導通偏壓應力，經取樣Vth將對應於Vdata，且將因此更接近目標Ids曲線。因此，在取樣Vth之前執行導通偏壓應力階段以使用Vdata加偏壓於驅動電晶體的Vgs可幫助減緩遲滯及防止第一圖框回應。因此，導通偏壓應力階段可定義為在非發射階段期間直接施加合適之偏壓電壓至驅動電晶體的操作（例如，諸如藉由導通資料載入電晶體或初始化電晶體）。因此，雖然圖4將Vth取樣及資料寫入階段展示為開始於時間t4，然而僅導通偏壓應力階段開始於時間t4，且在導通偏壓應力階段後立即發生Vth取樣及資料程式化（例如，繼導通偏壓應力階段後自動接著Vth取樣及資料寫入操作，而無需導通像素22中的任何其他電晶體）。
在時間t5，信號Scan2(n)經撤銷確立，其標記Vth取樣及資料程式化階段結束。如圖4所展示，相較於Vth取樣及資料程式化階段之其餘者，導通偏壓應力階段具有相對短持續時間。為了確保導通偏壓應力的功效，信號Scan2(n)可經脈動多次以執行額外的導通偏壓應力操作。在圖4的實例中，從時間t6至t7，信號Scan2(n)經脈動低以觸發第二導通偏壓應力階段及第二Vth取樣及資料程式化階段，及從時間t8至t9，再次經脈動低以觸發第三導通偏壓應力階段及第三Vth取樣及資料程式化階段。在最終資料程式化階段期間所載入的資料（參見例如資料信號D(n)）表示將由此顯示像素所顯示的實際資料值。其中執行三個分開的導通偏壓應力階段的圖4之實例僅係闡釋性。若所欲，可提供少於三個或多於三個導通偏壓應力階段，以幫助減少Vth遲滯的影響。
在時間t10，發射控制信號EM(n)可再次經確立以意味發射階段開始。確立信號EM(n)將導通電晶體Tem1及Tem2，其將Vs上拉至VDDEL。電晶體Tdrive之所得源極至閘極電壓Vsg將等於VDDEL-(Vdata-Vth)。由於最終發射電流與Vsg減去Vth成比例，所以發射電流將獨立於Vth，此係因為(Vsg-Vth)將等於(VDDEL-Vdata+Vth-Vth)，其中Vth抵消。其中依此方式驅動電晶體臨限電壓經內部取樣且抵消的此類型操作方案有時稱為像素內臨限電壓補償。
一般而言，列控制信號之各者僅與顯示像素陣列中的列之僅一者相關聯。在某些實施例中，可在相鄰列中的顯示像素之間共用列控制線中的一些（參見例如圖5）。如圖5所展示，閘極驅動器電路系統（諸如閘極驅動器級500）可驅動在兩個相鄰列中的像素之間共用的列控制信號EM及Scan1，並且亦可驅動僅饋送至第一（奇數）列之像素22的信號Scan2(2n-1)及僅饋送至第二（偶數）列之像素22的信號Scan2(2n)。閘極驅動器階段500可表示列驅動器電路系統18中之階段鏈中的一個階段（參見圖2）。雖然信號Scan1及EM可在多個相鄰列之間共用，然而因為信號Scan2控制資料載入而無法共用（例如，不同像素需要載入有不同資料信號以維持全顯示解析度）。
在圖4的例示性操作中，信號Scan1係高的持續時間比信號Scan1係低的持續時間更短（即，發射階段遠比非發射階段更長）。信號Scan1直接控制像素22內的電晶體Toxide。當信號Scan1係低時，電晶體Toxide被斷開且經受負偏壓溫度應力(NBTS)。當信號Scan1係高時，電晶體Toxide經導通且經受正偏壓溫度應力(PBTS)。NBTS會引起氧化物電晶體臨限電壓Vth隨時間在負方向偏移，而PBTS會引起Vth隨時間在正方向偏移。當發射階段比非發射階段位更長時，NBTS將主導且會引起在電晶體Toxide的壽命期間Vth隨時間的負漂移，其亦使該電晶體之可靠性降低。
為了幫助改善氧化物電晶體之可靠性，可調整、延長或最佳化信號Scan1係高的持續時間，以幫助平衡NBTS及PBTS（參見例如圖6）。在圖6的時序圖中，可延伸信號Scan1被確立期間的時期，如虛線部分600所展示。當信號Scan1(n)經確立時，信號Scan2(n-1)及Scan2(n)可經脈動至少兩次（如圖6所展示）、多於兩次、三或更多次、四至十次、10或更多次、100或更多次、或任何合適數目次，以執行導通偏壓應力操作以及Vth取樣及資料程式化操作。藉由相對於氧化物電晶體之斷開時期來調諧其導通時期，可最小化Vth偏移之風險，且可改善氧化物TFT壽命。
圖7係繪示另一合適配置之導通偏壓應力階段如何可經進一步最佳化以減緩第一圖框調暗的時序圖。與其中在非發射時期期間信號Scan1被持續確立的圖4之實例相對比，圖7繪示在非發射時期期間信號Scan1如何可經脈動低以提供增強的導通偏壓應力效應。
在時間t1之前，僅確立信號EM(n)，所以像素22處於發射階段中。在時間t1，信號EM(n)經撤銷確立或經驅動為低，其標記重設階段結束。在t1之後的某時間，信號Scan1被確立，其導通電晶體Toxide。在時間t2（在初始化階段開始時），控制信號的Scan2(n-1)經確立或經脈動低。確立信號Scan2(n-1)將平行地導通電晶體Tini1及Tini2，其將驅動Node3及Node4至Vini。Node3位於電晶體Tdrive之汲極端子處，所以在此時間期間，Node3處的對應電壓Vd將被初始化至Vini（即，Vd = Vini）。OLED陽極端子Node4亦將被重設至Vini。由於信號Scan1(n)經確立，所以電晶體Toxide將導通，其使電晶體Tdrit之閘極端子及汲極端子短路，且因此在驅動電晶體之閘極端子處的電壓Vg亦下拉至Vini。在初始化及陽極重設階段期間，跨電容器Cst的電壓因此經重設為一預定電壓差(VDDEL-Vini)。
在時間t3，信號Scan2(n-1)經撤銷確立以斷開電晶體Tini1及Tini2，其標記初始化及陽極重設階段結束。信號Scan1(n)可保持經確立直到後續發射階段（例如，在整個初始化階段及臨限電壓取樣及資料寫入階段期間，電晶體Toxide將保持導通）。
在時間t4，信號Scan1(n)經撤銷確立或經脈動低。將信號Scan1(n)驅動低將斷開電晶體Toxide，使得驅動電晶體Tdrive之閘極端子及汲極端子不再被短路（即，使得驅動電晶體不再係二極體連接）。在時間t4，控制信號Scan2(n)亦經脈動低，其導通資料載入電晶體Tdata並且將源極端子電壓Vs設定為Vdata。由於氧化物電晶體被斷開，所以閘極端子電壓Vg停留在初始化電壓Vini，其將引起汲極端子電壓被上拉至Vdata。請注意，雖然電晶體Toxide被斷開，然而無像素內Vth取樣可發生，使得從時間t4至t5的整個持續時間將作為導通偏壓應力階段。Scan1(n)從時間t4至t5經脈動低期間的時期可經調整或最佳化以改善顯示器的第一圖框回應。以此方式延伸導通偏壓應力階段亦可幫助消除如圖4的實例中所展示執行多個較小導通偏壓應力操作的需要，其可減少動態電力消耗。在時間t5，重新確立掃描信號Scan1(n)，其導通電晶體Toxide。
在時間t6，控制信號Scan2(n)經確立或經脈動低，其設定Vs為Vdata。由於驅動電晶體目前處於二極體連接組態（因為Toxide被啟用），所以驅動電晶體將閘極電壓Vg上拉至(Vdata-Vth)。因此，跨電容器Cst的電壓現在設定為(VDDEL-Vdata+Vth)。因此，驅動電晶體臨限電壓Vth經成功取樣，且Vdata已成功地程式化/寫入至儲存電容器Cst上。在時間t7，信號Scan2(n)經撤銷確立，其標記Vth取樣及資料程式化階段結束。
在時間t8，發射控制信號EM(n)可再次經確立以意味發射階段開始。確立信號EM(n)將導通電晶體Tem1及Tem2，其將Vs上拉至VDDEL。電晶體Tdrive之所得源極至閘極電壓Vsg將等於VDDEL-(Vdata-Vth)。由於最終發射電流與Vsg減去Vth成比例，所以發射電流將獨立於Vth，此係因為(Vsg-Vth)將等於(VDDEL-Vdata+Vth-Vth)，其中Vth抵消以達成像素內臨限電壓補償。
除了執行上文關於圖4或圖7所述之「像素內」臨限抵消，亦可使用在各像素22外之補償電路系統17來執行「外部」臨限電壓補償。外部變化補償可例如在工廠中、當顯示器閒置或關閉時、或即時（例如，在連續影像圖框之間的消隱間隔期間）執行。雖然像素內臨限電壓補償幫助減少遲滯，但是外部臨限電壓補償可幫助減輕電晶體老化、在顯示像素的壽命期間驅動電晶體Vth偏移、及其他TFT可靠性問題。像素內及外部Vth補償兩者皆達成的操作方案有時稱為「混合式」臨限電壓補償驅動方案。
圖8A係展示圖3中所展示之類型的顯示像素如何經組態以支援外部電流感測操作的圖。圖8B係展示執行外部電流感測操作的相關列控制信號之行為的時序圖。如圖8B所展示，奇數列掃描控制信號Scan2_odd(n)可經脈動低以執行初始化及陽極重設階段，且然後，偶數列掃描控制信號Scan2_even(n)可經脈動低以執行Vth取樣及資料程式化階段。在某稍後時間（例如，當顯示器被關閉/閒置期間或在使用者未觀看顯示器時的某其他時間期間），在Scan1被撤銷確立時，同時地確立偶數及奇數Scan2控制信號兩者，以執行電流感測操作。
請重新參照圖8A，低Scan1(n)斷開電晶體Toxide，而低Scan2_even(n)及低Scan2_odd(n)將導通電晶體Tdata及Tini1。在此時間期間發射控制信號EM(n)應經撤銷確立，其撤銷啟動電晶體Tem1及Tem2。以此方式組態，感測電流可從資料線310流動通過電晶體Tdata、Tdrive、及Tini1而至初始化線308上，如藉由感測電流路徑800所指示。可使用感測電路系統25（參見圖2）來測量電流800，以產生儲存在儲存電路系統29中的補償資料。如上文所述，組合經由電流感測的外部Vth補償與像素內Vth抵消可幫助最小化與驅動電晶體之臨限電壓相關聯的任何非所欲TFT效應，其幫助維持在顯示器之壽命期間維持一致輝度位準。
選用地，顯示器14可經組態以支援低再新率操作。使用相對低之再新率（例如，1 Hz、2 Hz、1至10 Hz、小於30 Hz、小於60 Hz、或其他低再新率）操作的顯示器14可適於輸出靜態或幾乎靜態之內容的應用及/或適於要求最小功率消耗的應用。圖9係根據一實施例之低再新率顯示器驅動方案的圖。如圖9所展示，顯示器14可交替於短資料再新時期（如時期T_refresh所指示者）與延長的垂直消隱時期（如時期T_blank所指示者）之間。作為一實例，各資料再新時期T_refresh根據60 Hz的資料再新操作可係大約16.67毫秒(ms)，而各垂直消隱時期T_blank可係大約1秒，使得顯示器14的總體再新率經降低至1 Hz。依此類方式組態，再新持續時間T_blank可經調整以調諧顯示器14的總體再新率。例如，若將T_blank的持續時間調諧至半秒，則總體再新率將增加至大約2 Hz。在本文所述的實施例中，T_blank可係持續時間方面的至少兩倍、至少十倍、至少30倍、或至少60倍長於T_refresh（作為實例）。
圖10展示可用以支援低再新率操作的顯示器14中之闡釋性有機發光二極體顯示像素22的示意圖。圖10之像素22可具有與圖3所展示之像素22類似的結構（即，在圖10中的像素22與在圖3中之像素22具有相同數目個電晶體及電容器）。發射電晶體Tem1及Tem2具有經組態以經由發射線312接收發射控制信號EM(n)的閘極。半導體氧化物電晶體Toxide具有經組態以經由第一掃描線314-1接收第一掃描控制信號SC1(n)的一閘極端子。資料載入電晶體Tdata具有經組態以經由第二掃描線314-2接收第二掃描控制信號SC2(n)的一閘極端子。
與圖3的像素組態相對比，在圖10之顯示像素22中的初始化線僅連接至像素22內的一個電晶體。如圖10所展示，初始化電晶體Tini具有耦接至Node3（即，驅動電晶體之汲極端子）的一源極端子、經組態以經由第三掃描線314-3接收第三掃描控制信號SC3(n)的一閘極端子、及耦接至動態初始化線308’的一汲極端子。顯示像素22可進一步包括陽極重設電晶體Tar，該陽極重設電晶體具有耦接至Node4（即，OLED 304之陽極端子）的一源極端子、經組態以接收自陣列中之一後續列所產生之掃描控制信號SC3(n+1)的一閘極端子、及耦接至一陽極重設線309的一汲極端子。動態初始化線308’及陽極重設線309可係分開的控制線，使得在像素22之操作期間，在線308’上的初始化電壓Vdini(n)及線309上的陽極重設電壓Var可經偏壓至不同位準。
圖11係展示在再新時期（有時稱為「再新圖框」）及垂直消隱時期（有時稱為「垂直消隱圖框」）兩者期間可施加至圖10之顯示像素22的相關信號波形的時序圖。從時間t1至t2，掃描控制信號SC1(n)及SC3(n)經確立以執行初始化階段。在初始化階段期間，初始化線308’以低電壓VL予以偏壓，這將引起在Node3處的汲極電壓Vd經下拉至電壓VL。由於在此時期期間電晶體Toxide亦導通，所以在Node2處的閘極電壓Vg亦下拉至VL。結果，跨電容器Cst的電壓將設定為預定電壓差(VDDEL-VL)。
在時間t3，掃描控制信號SC2(n)將經脈動低以執行Vth取樣及資料寫入階段。如上文關於圖3所述，繼信號SC2(n)確立之後的短暫時間時期（其中驅動電晶體經暫時啟動以將閘極電壓Vg充電至(Vdata-Vth)）表示第一導通偏壓應力階段OBS1。到時間t4為止，憑藉驅動電晶體之二極體連接，Node1處之源極電壓Vs經設定為Vdata，而Vg及Vd兩者皆設定為(Vdata-Vth)。因此，跨儲存電容器Cst的電壓將設定為(VDDEL-Vdata+Vth)。
在低再新率操作中，垂直消隱圖框可比再新圖框更長。為了在垂直消隱圖框期間防止Vth漂移，希望在垂直消隱圖框期間實施一或多個導通偏壓應力階段。然而，在垂直消隱圖框期間，信號SC1(n)及SC2(n)無法被確立以導通來依據Vdata對Vs及Vd充電。因此，必須引入另一種機制來對Vs及Vd充電。根據一實施例，在確立信號SC3(n)時，初始化電壓Vdini(n)可從低電壓VL動態升高至高電壓VH，以在垂直消隱圖框期間執行一偽導通偏壓應力階段OBS2’。電壓VH可至少等於或大於Vdata，其將導通驅動電晶體（其閘極藉由電容器Cst而保持在(Vdata-Vth)），並確保Node1處之電壓Vs亦充電至VH。
初始化電壓Vdini可在按每列基礎予以動態調整，所以信號Vdini(n)係基於列的信號（例如，對於不同的列，信號Vdini可在不同時間經確立）。對比而言，陽極重設電壓Var可係固定直流(DC)全域電壓信號。其中在垂直消隱圖框期間執行一個導通偏壓應力操作OBS2’的圖11之實例僅係闡釋性。一般而言，在垂直消隱圖框期間可執行二或更多個導通偏壓應力操作OBS2'。例如，導通偏壓應力操作OBS2'可依相對高頻率30 Hz、60 Hz、120 Hz、240 Hz、10至240 Hz、或其他合適的頻率予以執行。
藉由檢測，從時間t7至t8的導通偏壓應力階段OBS2'定性地不同於從時間t3至t4的導通偏壓應力階段OSB1（即，導通偏壓應力的持續時間將不同，且施加至驅動電晶體之源極-汲極端子的實際電壓亦將不同）。OBS1對OBS2'之此不匹配可能產生顯著閃爍。
為了幫助減少閃爍，可將額外導通偏壓應力階段OBS2插入於Vth取樣及資料程式化階段與發射階段之間（參見例如從時間t5至t6插入OBS2）。如圖11中所展示，在再新圖框中的額外導通偏壓應力階段OBS2可定性地相同於在垂直消隱圖框中的OBS2'。例如，信號SC3(n)可經脈動低達相同持續時間，信號Vdini(n)可經動態偏壓至相同VH位準，並且持續時間t5至t6可等於持續時間t7至t8）。較長的導通偏壓應力階段OBS2將主導先前/較短的導通偏壓應力階段OBS1，且減少介於再新時期與垂直消隱時期之間的導通偏壓應力不匹配將提供改善的顯示器閃爍效能。
在圖11的實例中，緊接在發射階段之前插入導通偏壓應力階段OBS2。在某些情況中，在所插入階段OBS2期間驅動電晶體臨限Vth偏移係可行的。例如，在OBS2期間，遲滯及溫度變化會引起Vth偏移，其會導致非所欲的雲紋效應且降級的第一圖框回應。
為了防止第一畫圖框回應降級，應在OBS2之後及發射階段之前執行Vth取樣。圖12係繪示根據另一實施例之如何可在主導導通偏壓應力階段OBS2之後插入電壓取樣及資料程式化操作以改善第一圖框回應的時序圖。如圖12中所展示，從時間t3至t4可執行第一Vth取樣及資料程式化階段，從時間t5至t6可執行主導導通偏壓應力階段OBS2，且在OBS2之後及發射階段之前，從時間t7至78可執行第二Vth取樣及資料程式化階段。如上文關於圖3及圖11所述，繼在時間t7信號SC2(n)確立之後的短暫時間時期（其中驅動電晶體經暫時啟動以將閘極電壓Vg充電至(Vdata-Vth)）表示瞬間導通偏壓應力階段OBS3。到時間t8為止，憑藉驅動電晶體之二極體連接，Node1處之源極電壓Vs經設定為Vdata，而Vg及Vd兩者皆設定為(Vdata-Vth)。
在OBS2之後執行另一Vth取樣及資料程式化操作可幫助適應OBS2期間的任何潛在Vth漂移，藉此改善第一圖框回應。雖然短導通偏壓應力階段（諸如OBS1及OBS3）確實發生在再新圖框期間，但是較長的導通偏壓應力階段OBS2仍主導，且若與垂直板圖框的OBS2'匹配，則可最小化閃爍。會發生引起OBS2與OBS2'之間的不匹配的另一潛在問題在於，在不同期間施加至像素22的資料信號可能不同。如圖12的實例所展示，在OBS2期間跨驅動電晶體的Vsg可係(VH-(Vdata1-Vth))，而在OBS2期間跨驅動電晶體的Vsg可係(VH-(Vdata2-Vth))，其中Vdata1不等於Vdata2。若Vdata1≠Vdata2，介於再新圖框與垂直消隱圖框之間的導通偏壓應力電壓將不同，其仍會導致顯著的閃爍及/或低灰色光學回應。
為了補償OBS2與OBS2'之間的資料信號中的任何潛在不匹配，當在再新圖框與垂直消隱圖框之間轉變時，基於列之初始化電壓Vdini(n)可經動態調整至稍微不同的電壓位準，及/或陽極重設電壓Var可經動態調整至稍微不同的電壓位準。圖13係繪示如何可在再新時期及垂直消隱時期期間動態調整電壓Vdini(n)及/或Var以匹配導通偏壓應力的時序圖。如圖13所展示，初始化電壓Vdini(n)可在再新圖框的OBS2期間從VL升高至VH，但在垂直消隱圖框的OBS2'期間可從VL升高至VH’。VH之差（即，VH’-VH）可等於(Vdata2-Vdata1)以幫助補償資料信號中的任何不匹配，從而在再新圖框與垂直消隱圖框之間雙態觸變時消除任何殘留的閃爍及閉合任何非所欲的輝度間隙。
若所欲，陽極重設電壓Var經調整以幫助減少再新時期與垂直消隱時期之間的任何不匹配。如圖13所展示，陽極重設電壓Var可從再新圖框期間的標稱電壓位準Var_nom調諧成在垂直消隱圖框期間的經調整電壓位準Var_adj。Var之差（即，Var_adj-Var_nom）可係任何合適的電壓差量(voltage delta)，以幫助補償像素22內的任何操作不匹配，從而在再新圖框與垂直消隱圖框之間雙態觸變時消除任何殘留的閃爍及閉合任何非所欲的輝度間隙。與初始化電壓Vdini(n)（其係基於列之信號）相對比，陽極重設電壓Var可係基於子圖框的信號（例如，Var不需要按每列基礎上予以調整，而是可在從再新圖框切換至垂直消隱圖框時予以調整）。基於子圖框調諧陽極重設電壓Var可自行執行（而不升高初始化電壓至VH’）或結合升高初始化電壓至VH’來執行，以最小化非所欲的顯示器假影及最佳化顯示器效能。
圖14A係展示圖10中所展示之類型的顯示像素如何經組態以支援外部電流感測操作的圖。圖14B係展示執行外部電流感測操作的相關列控制信號之行為的時序圖。如圖14B所展示，掃描控制信號SC3(n)可經脈動低以執行初始化階段，且然後，掃描控制信號SC2(n)可經脈動低以執行Vth取樣及資料程式化階段。在某稍後時間（例如，當顯示器被關閉/閒置期間或在使用者未觀看顯示器時的某其他時間期間），在SC1(n)被撤銷確立時，同時地確立控制信號SC3(n)及SC2(n)兩者，以執行電流感測操作。
請重新參照圖14A，在電流感測操作期間，低SC1(n)斷開電晶體Toxide，而低SC3(n)及低SC2(n)將分別導通電晶體Tdata及Tini。在此時間期間發射控制信號EM(n)應經撤銷確立，其撤銷啟動電晶體Tem1及Tem2。以此方式組態，感測電流可從資料線310流動通過電晶體Tdata、Tdrive、及Tini而至初始化線308’上，如藉由感測電流路徑1400所指示。在電流感測操作期間，初始化電壓Vdini(n)應設定為低電壓VL。可使用感測電路系統25（參見圖2）來測量電流1400，以產生儲存在儲存電路系統29中的補償資料。如上文所述，組合經由電流感測的外部Vth補償與像素內Vth抵消可幫助最小化與驅動電晶體之臨限電壓相關聯的任何非所欲TFT效應，其幫助維持在顯示器之壽命期間維持一致輝度位準。
其中在發射階段之前執行三個分開的導通偏壓應力階段（例如OBS1、OB2、及OBS3）的圖13之實例僅係闡釋性。圖15繪示其中移除OBS1的另一合適的操作方法。如圖15中所展示，在發射階段之前執行僅兩個分開的導通偏壓應力階段（例如OBS2及OBS3）。因此，在各再新圖框期間（即，在OBS3期間），掃描控制信號SC2(n)需要經脈動僅一次。請注意，藉由移除OBS1，SC3(n)中的前導脈衝亦可被移除（比較圖13與圖15），其允許在發射階段之後立即執行OBS2。以此方式操作顯示器消除執行OBS2的需求，其可幫助節省電力及改良效能。顯示器操作的其餘部分類似於圖13之其餘者，且不需詳細描述。若所欲，電壓Vdini(n)及Var可經動態調整以幫助補償資料信號中的任何不匹配，從而在再新圖框與垂直消隱圖框之間雙態觸變時消除任何殘留的閃爍及閉合任何非所欲的輝度間隙。
圖16係繪示用於操作圖10所展示之類型的顯示像素電路22的另一合適方式的時序圖。如圖16所展示，在作用中/再新時期期間執行在時間t6之前的操作，而在消隱時期期間執行在時間t6之後的操作。在時間t1，發射信號EM可經撤銷確立（例如，經驅動高）以開始作用中資料再新時期。在時期Δt2期間，可藉由選擇性地脈動信號SC3(n)及SC3(n+1)及將Vdini(n)從低電壓位準VINI_L 動態調整至高電壓位準VINI_H 來執行預導通偏壓應力階段(pre-OBS)。確立信號SC3(n)將導通電晶體Tini以施加VINI_H 至驅動電晶體之汲極端子，而確立信號SC3(n+3)將導通電晶體Tar以對OLED執行陽極重設。
在時期Δt3期間，可藉由將信號SC1脈動高、同時將信號SC3(n)及SC3(n+1)脈動低來實行初始化階段。電壓Vdini回到VINI_L 位準。將信號SC1驅動高將導通n通道半導體氧化物電晶體Toxide。將信號SC3(n)驅動低將導通電晶體Tini以施加VINI_L 至驅動電晶體之汲極端子，而確立信號將SC3(n+3)驅動高將導通電晶體Tar以再次對OLED執行陽極重設。
在時期Δt4期間，可藉由將信號SC2脈動低、同時信號SC1仍係高且信號SC3(n)及SC3(n+1)維持經撤銷確立，來執行一資料程式化/取樣階段。將信號SC2驅動低將導通電晶體Tdata，以載入所欲資料信號至驅動電晶體之源極端子上，同時電晶體Toxide保持導通，以允許取樣驅動電晶體之臨限電壓Vth。
在時期Δt5期間，可藉由選擇性地脈動信號SC3(n)及SC3(n+1)，而Vdini(n)經調整為VINI_H ，來執行後導通偏壓應力階段(post-OBS)。確立信號SC3(n)將導通電晶體Tini以再次施加VINI_H 至驅動電晶體之汲極端子，而確立信號SC3(n+3)將導通電晶體Tar以再次對OLED執行陽極重設。
若所欲，在時間t6，可調整陽極重設電壓Var，以幫助減少介於作用中與消隱時期之間的任何不匹配。在時間t6的Var之電壓變化可係任何合適的電壓差量，以幫助補償像素22內的任何操作不匹配，從而在再新圖框與垂直消隱圖框之間雙態觸變時消除任何殘留的閃爍及閉合任何非所欲的輝度間隙。在時間t7，發射信號EM可經撤銷確立（例如，經驅動高）以開始消隱時期。在消隱時期期間，資料線上的資料信號可停在某預定電壓位準Vpark，以幫助減少動態電力消耗。若所欲，VINI_H 及Var可在作用中時期與消隱時期之間不同。若所欲，VINI_H 、Var及Vpark亦可在不同消隱時期之間不同。
請注意，在作用中圖框中在Δt2期間的pre-OBS階段及在Δt5期間的post-OBS階段將加上在消隱圖框中在Δt8期間的第一額外post-OBS階段及在Δt9期間的第二額外post-OBS階段。在消隱時期期間，信號SC3(n+1)的脈動亦將用來使用經調整Var電壓來實行至少三個對應陽極重設。關於圖16所闡釋的驅動方案可（作為一實例）使用在像素陣列各側上的四個閘極驅動器來實施，其中SC2、EM、Vdini、及SC3(n+1)信號驅動器形成在陣列的第一側上，其中SC1、SC2、SC3、Vdini信號驅動器形成在陣列的第二側上，其等同於總共五個閘極驅動器。
圖17A繪示顯示像素22的另一合適實施方案。圖17A之像素結構類似於圖10之像素結構，惟初始化電晶體Tini現在耦接至驅動電晶體之閘極、且一額外專用導通偏壓應力電晶體Tobs連接至驅動電晶體之源極端子除外。具體而言，電晶體Tini可實施為n通道半導體氧化物電晶體，其具有連接至驅動電晶體之閘極端子的一第一源極-汲極端子、經組態以接收一第四掃描控制信號SC4的一閘極端子、及連接至一初始化線的一第二源極-汲極端子，在該初始化線上提供初始化電壓Vini。電晶體Tobs可實施為p通道半導氧化物電晶體，其具有連接至驅動電晶體之源極端子的一第一源極-汲極端子、經組態以接收一第三掃描控制信號SC3（與電晶體Tar共用）的一閘極端子、及連接至一導通偏壓應力線的一第二源極-汲極端子，在該導通偏壓應力線上提供導通偏壓應力電壓Vobs。導通偏壓應力電壓Vobs可經設定為可施加至驅動電晶體的某預定或合適的電壓位準，使得經取樣Vth將盡可能接近地對應於所欲Vdata。
其中電晶體Toxide及Tini係使用n型半導體氧化物電晶體來實施、而其餘電晶體係使用p型矽電晶體來實施的圖17A之實例僅係闡釋性。若所欲，電晶體Toxide及Tini可替代地實施為p型半導體氧化物電晶體；其他電晶體Tem1、Tem2、Tdrive、Tdata、Tar、及/或Tobs之任一或多者可實施為n型或p型半導體氧化物電晶體、或n型矽電晶體；像素22可包括多於八個或少於八個電晶體；像素22可包括多於一個電容器等。
圖17B係繪示在圖17A所展示之像素22的操作的時序圖。如圖17A所展示，在作用中/再新時期期間執行在時間t6之前的操作，而在消隱時期期間執行在時間t6之後的操作。在時間t1，發射信號EM可經撤銷確立（例如，經驅動高）以開始作用中資料再新時期。在時期Δt2期間，可藉由選擇性地脈動信號SC3(n)來執行預導通偏壓應力階段(pre-OBS)。確立信號SC3(n)將導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以對OLED執行陽極重設。
在時期Δt3期間，可藉由將信號SC4脈動高、同時其他信號經撤銷確立來實行初始化階段。將信號SC4驅動高將導通n通道半導體氧化物電晶體Tini，以施加初始化電壓Vini至驅動電晶體之閘極端子。在此時間，信號SC3係高，所以在Δt3期間未執行陽極重設。
在時期Δt4期間，可藉由將信號SC2脈動低、同時信號SC1仍係高且信號SC3(n)及SC4經撤銷確立，來執行一資料程式化/取樣階段。將信號SC2驅動低將導通電晶體Tdata，以載入所欲資料信號至驅動電晶體之源極端子上，同時電晶體Toxide保持導通，以允許取樣驅動電晶體之臨限電壓Vth。
在時期Δt5期間，可藉由選擇性地脈動信號SC3(n)來執行後導通偏壓應力階段(post-OBS)。確立信號SC3(n)將再次導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以在OLED執行陽極重設。
若所欲，在時間t6，可調整陽極重設電壓Var及導通偏壓應力電壓Vobs，以幫助減少介於作用中與消隱時期之間的任何不匹配。在時間t6的Var及Vobs之電壓變化可係任何合適的電壓差量，以幫助補償像素22內的任何操作不匹配，從而在再新圖框與垂直消隱圖框之間雙態觸變時消除任何殘留的閃爍及閉合任何非所欲的輝度間隙。在時間t7，發射信號EM可經撤銷確立（例如，經驅動高）以開始消隱時期。在消隱時期期間，資料線上的資料信號可停在某預定電壓位準Vpark，以幫助減少動態電力消耗。若所欲，Var及Vobs可在作用中時期與消隱時期之間不同。若所欲，Vobs、Var及Vpark在不同消隱時期之間亦可不同。
請注意，在作用中圖框中在Δt2期間的pre-OBS/陽極重設(AR)階段及在Δt5期間的post-OBS/陽極重設階段將加上在消隱圖框中在Δt8期間的第一額外post-OBS/AR階段及在Δt9期間的第二額外post-OBS/AR階段。在消隱時期期間，信號SC3的脈動將用來使用經調整Var電壓來實行至少兩個對應陽極重設。關於圖17A/圖17B所闡釋的驅動方案可（作為一實例）使用在像素陣列各側上的三個閘極驅動器來實施，其中SC1、SC2、及EM信號驅動器形成在陣列的第一側上，其中SSC2、SC3、及SC4信號驅動器形成在陣列的第二側上，其等同於總共五個閘極驅動器。
圖18A繪示顯示像素22的另一合適實施方案。圖18A之像素結構類似於圖17A之像素結構，惟初始化電晶體Tini現在受控於SC1(n-2)（其係來自上兩列的SC1信號）除外。類似於圖17A的實例，圖18A之電晶體Tini可實施為n通道半導體氧化物電晶體。其中電晶體Toxide及Tini係使用n型半導體氧化物電晶體來實施、而其餘電晶體係使用p型矽電晶體來實施的圖18A之實例僅係闡釋性。若所欲，電晶體Toxide及Tini可替代地實施為p型半導體氧化物電晶體；其他電晶體Tem1、Tem2、Tdrive、Tdata、Tar、及/或Tobs之任一或多者可實施為n型或p型半導體氧化物電晶體、或n型矽電晶體；像素22可包括多於八個或少於八個電晶體；像素22可包括多於一個電容器等。
圖18B係繪示在圖18A所展示之像素22之操作的時序圖。如圖18A所展示，在作用中/再新時期期間執行在時間t6之前的操作，而在消隱時期期間執行在時間t6之後的操作。在時間t1，發射信號EM可經撤銷確立（例如，經驅動高）以開始作用中時期。在時期Δt2期間，可藉由選擇性地脈動信號SC3(n)來執行pre-OBS/AR階段。確立信號SC3(n)將導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以對OLED執行陽極重設。
在時期Δt3期間，可藉由將信號SC1(n-2)脈動高、同時其他信號經撤銷確立來實行初始化階段。將信號SC1(n-2)驅動高將導通n通道半導體氧化物電晶體Tini，以施加初始化電壓Vini至驅動電晶體之閘極端子。在此時間，信號SC3係高，所以在Δt3期間未執行陽極重設。
在時期Δt4期間，可藉由將信號SC2脈動低、同時信號SC1(n)仍係高且信號SC3及SC1(n-2)經撤銷確立，來執行一資料程式化/取樣階段。將信號SC2驅動低將導通電晶體Tdata，以載入所欲資料信號至驅動電晶體之源極端子上，同時電晶體Toxide保持導通，以允許取樣驅動電晶體之臨限電壓Vth。
在時期Δt5期間，可藉由選擇性地脈動信號SC3(n)來執行post-OBS/AR階段。確立信號SC3(n)將再次導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以在OLED執行陽極重設。
若所欲，在時間t6，可調整陽極重設電壓Var及導通偏壓應力電壓Vobs，以幫助減少介於作用中與消隱時期之間的任何不匹配。在時間t6的Var及Vobs之電壓變化可係任何合適的電壓差量，以幫助補償像素22內的任何操作不匹配，從而在再新圖框與垂直消隱圖框之間雙態觸變時消除任何殘留的閃爍及閉合任何非所欲的輝度間隙。在時間t7，發射信號EM可經撤銷確立（例如，經驅動高）以開始消隱時期。在消隱時期期間，資料線上的資料信號可停在某預定電壓位準Vpark，以幫助減少動態電力消耗。若所欲，Var及Vobs可在作用中時期與消隱時期之間不同。若所欲，Vobs、Var及Vpark在不同消隱時期之間亦可不同。
請注意，在作用中圖框中在Δt2期間的pre-OBS/AR階段及在Δt5期間的post-OBS/AR階段將加上在消隱圖框中在Δt8期間的第一額外post-OBS/AR階段及在Δt9期間的第二額外post-OBS/AR階段。在消隱時期期間，信號SC3的脈動將用來使用經調整Var電壓來實行至少兩個對應陽極重設。關於圖18A/圖18B所闡釋的驅動方案可（作為一實例）使用在像素陣列各側上的三個閘極驅動器來實施，其中SC1、SC2、及SC3信號驅動器形成在陣列的第一側上，其中SC1、SC2、及EM信號驅動器形成在陣列的第二側上，其等同於總共僅四個閘極驅動器。
圖19A繪示顯示像素22的又另一合適之實施方案。圖19A之像素結構類似於圖18A之像素結構，惟初始化電晶體Tini現在耦接至驅動電晶體之汲極端子除外。具體而言，電晶體Tini可具有連接至驅動電晶體之汲極端子的一第一源極-汲極端子、經組態以接收一第四掃描控制信號SC4的一閘極端子、及連接至一初始化線的一第二源極-汲極端子，在該初始化線上提供初始化電壓Vini。不同於圖18A的實例，圖19A之電晶體Tini可實施為p通道矽電晶體。其中僅電晶體Toxide係使用n型半導體氧化物電晶體來實施、而其餘電晶體係使用p型矽電晶體來實施的圖19A之實例僅係闡釋性。若所欲，電晶體Toxide可替代地實施為p型半導體氧化物電晶體；電晶體Tini可實施為n型或p型半導體氧化物電晶體；其他電晶體Tem1、Tem2、Tdrive、Tdata、Tar、及/或Tobs之任一或多者可實施為n型或p型半導體氧化物電晶體、或n型矽電晶體；像素22可包括多於八個或少於八個電晶體；像素22可包括多於一個電容器等。
圖19B係繪示在圖19A所展示之像素22的操作的時序圖。如圖19A所展示，在作用中/再新時期期間執行在時間t6之前的操作，而在消隱時期期間執行在時間t6之後的操作。在時間t1，發射信號EM可經撤銷確立（例如，經驅動高）以開始作用中時期。在時期Δt2期間，可藉由選擇性地脈動信號SC3(n)來執行pre-OBS/AR階段。確立信號SC3(n)將導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以對OLED執行陽極重設。
在時期Δt3期間，可藉由將信號SC4脈動低、同時信號SC1高來實行初始化階段。將信號SC4驅動低將導通p通道矽電晶體Tini，以施加初始化電壓Vini至驅動電晶體之汲極端子。在此時間，信號SC3係高，所以在Δt3期間未執行陽極重設。
在時期Δt4期間，可藉由將信號SC2脈動低、同時信號SC1仍係高且信號SC3及SC4經撤銷確立，來執行一資料程式化/取樣階段。將信號SC2驅動低將導通電晶體Tdata，以載入所欲資料信號至驅動電晶體之源極端子上，同時電晶體Toxide保持導通（因為SC1係高），以允許取樣驅動電晶體之臨限電壓Vth。
在時期Δt5期間，可藉由選擇性地脈動信號SC3(n))來執行post-OBS/AR階段。確立信號SC3(n)將再次導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以在OLED執行陽極重設。
若所欲，在時間t6，可調整陽極重設電壓Var及導通偏壓應力電壓Vobs，以幫助減少介於作用中與消隱時期之間的任何不匹配。在時間t6的Var及Vobs之電壓變化可係任何合適的電壓差量，以幫助補償像素22內的任何操作不匹配，從而在再新圖框與垂直消隱圖框之間雙態觸變時消除任何殘留的閃爍及閉合任何非所欲的輝度間隙。在時間t7，發射信號EM可經撤銷確立（例如，經驅動高）以開始消隱時期。在消隱時期期間，資料線上的資料信號可停在某預定電壓位準Vpark，以幫助減少動態電力消耗。若所欲，Var及Vobs可在作用中時期與消隱時期之間不同。若所欲，Vobs、Var及Vpark在不同消隱時期之間亦可不同。
請注意，在作用中圖框中在Δt2期間的pre-OBS/AR階段及在Δt5期間的post-OBS/AR階段將加上在消隱圖框中在Δt8期間的第一額外post-OBS/AR階段及在Δt9期間的第二額外post-OBS/AR階段。在消隱時期期間，信號SC3的脈動將用來使用經調整Var電壓來實行至少兩個對應陽極重設。關於圖19A/圖19B所闡釋的驅動方案可（作為一實例）使用在像素陣列各側上的三個閘極驅動器來實施，其中SC2、SC3、及SC4信號驅動器形成在陣列的第一側上，其中SC1、SC2、及EM信號驅動器形成在陣列的第二側上，其等同於總共五個閘極驅動器。
圖20A繪示顯示像素22的又另一合適之實施方案。圖20A之像素結構類似於圖19A之像素結構，惟初始化電晶體Tini現在受控於SC2(n-1)（其係來自上一列的SC2信號）除外。圖20B係繪示在圖20A所展示之像素22的操作的時序圖。如圖20A所展示，在作用中/再新時期期間執行在時間t6之前的操作，而在消隱時期期間執行在時間t6之後的操作。。在時間t1，發射信號EM可經撤銷確立（例如，經驅動高）以開始作用中時期。在時期Δt2期間，可藉由選擇性地脈動信號SC3(n)來執行pre-OBS/AR階段。確立信號SC3(n)將導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以對OLED執行陽極重設。
在時期Δt3期間，可藉由將信號SC2(n-1)脈動低、同時信號SC1係高來實行初始化階段。將信號SC2(n-1)驅動低將導通p通道矽電晶體Tini以施加初始化電壓Vini至驅動電晶體之汲極端子。在此時間，信號SC3係高，所以在Δt3期間未執行陽極重設。
在時期Δt4期間，可藉由將信號SC2(n)脈動低、同時信號SC1仍係高且信號SC3及SC2(n-1)經撤銷確立，來執行一資料程式化/取樣階段。將信號SC2(n)驅動低將導通電晶體Tdata，以載入所欲資料信號至驅動電晶體之源極端子上，同時電晶體Toxide保持導通（因為SC1係高），以允許取樣驅動電晶體之臨限電壓Vth。
在時期Δt5期間，可藉由選擇性地脈動信號SC3(n)來執行post-OBS/AR階段。確立信號SC3(n)將再次導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以在OLED執行陽極重設。
若所欲，在時間t6，可調整陽極重設電壓Var及導通偏壓應力電壓Vobs，以幫助減少介於作用中與消隱時期之間的任何不匹配。在時間t6的Var及Vobs之電壓變化可係任何合適的電壓差量，以幫助補償像素22內的任何操作不匹配，從而在再新圖框與垂直消隱圖框之間雙態觸變時消除任何殘留的閃爍及閉合任何非所欲的輝度間隙。在時間t7，發射信號EM可經撤銷確立（例如，經驅動高）以開始消隱時期。在消隱時期期間，資料線上的資料信號可停在某預定電壓位準Vpark，以幫助減少動態電力消耗。若所欲，Var及Vobs可在作用中時期與消隱時期之間不同。若所欲，Vobs、Var及Vpark在不同消隱時期之間亦可不同。
請注意，在作用中圖框中在Δt2期間的pre-OBS/AR階段及在Δt5期間的post-OBS/AR階段將加上在消隱圖框中在Δt8期間的第一額外post-OBS/AR階段及在Δt9期間的第二額外post-OBS/AR階段。關於圖20A/圖20B所闡釋的驅動方案可（作為一實例）使用在像素陣列各側上的三個閘極驅動器來實施，其中SC1、SC2、及SC3信號驅動器形成在陣列的第一側上，其中SC1、SC2、及EM信號驅動器形成在陣列的第二側上，其等同於總共四個閘極驅動器。
圖21A繪示顯示像素22的又另一合適之實施方案。圖21A之像素結構類似於圖19A之像素結構，惟初始化電晶體Tini現在受控於SC3(n-7)（其係來自上七列的SC3信號）除外。圖21B係繪示在圖21A所展示之像素22的操作的時序圖。如圖21A所展示，在作用中/再新時期期間執行在時間t6之前的操作，而在消隱時期期間執行在時間t6之後的操作。在時間t1，發射信號EM可經撤銷確立（例如，經驅動高）以開始作用中時期。在時期Δt2期間，可藉由選擇性地脈動信號SC3(n)來執行pre-OBS/AR階段。確立信號SC3(n)將導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以對OLED執行陽極重設。
在時期Δt3期間，可藉由將信號SC3(n-7)脈動低、同時信號SC1係高來實行初始化階段。將信號SC3(n-7)驅動低將導通p通道矽電晶體Tini以施加初始化電壓Vini至驅動電晶體之汲極端子。在此時間，信號SC3係高，所以在Δt3期間未執行陽極重設。
在時期Δt4期間，可藉由將信號SC2(n)脈動低、同時信號SC1仍係高且信號SC3及SC3(n-7)經撤銷確立，來執行一資料程式化/取樣階段。將信號SC2(n)驅動低將導通電晶體Tdata，以載入所欲資料信號至驅動電晶體之源極端子上，同時電晶體Toxide保持導通（因為SC1係高），以允許取樣驅動電晶體之臨限電壓Vth。
在時期Δt5期間，可藉由選擇性地脈動信號SC3(n)來執行post-OBS/AR階段。確立信號SC3(n)將再次導通電晶體Tobs以施加Vobs至驅動電晶體之源極端子，且亦將導通電晶體Tar以在OLED執行陽極重設。
若所欲，在時間t6，可調整陽極重設電壓Var及導通偏壓應力電壓Vobs，以幫助減少介於作用中與消隱時期之間的任何不匹配。在時間t6的Var及Vobs之電壓變化可係任何合適的電壓差量，以幫助補償像素22內的任何操作不匹配，從而在再新圖框與垂直消隱圖框之間雙態觸變時消除任何殘留的閃爍及閉合任何非所欲的輝度間隙。在時間t7，發射信號EM可經撤銷確立（例如，經驅動高）以開始消隱時期。在消隱時期期間，資料線上的資料信號可停在某預定電壓位準Vpark，以幫助減少動態電力消耗。若所欲，Var及Vobs可在作用中時期與消隱時期之間不同。若所欲，Vobs、Var及Vpark在不同消隱時期之間亦可不同。
請注意，在作用中圖框中在Δt2期間的pre-OBS/AR階段及在Δt5期間的post-OBS/AR階段將加上在消隱圖框中在Δt8期間的第一額外post-OBS/AR階段及在Δt9期間的第二額外post-OBS/AR階段。關於圖21A/圖21B所闡釋的驅動方案可（作為一實例）使用在像素陣列各側上的三個閘極驅動器來實施，其中SC1、SC2、及SC3信號驅動器形成在陣列的第一側上，其中SC1、SC2、及EM信號驅動器形成在陣列的第二側上，其等同於總共四個閘極驅動器。
圖1至圖21之實施例描述可操作以支援像素內Vth抵消及外部電流感測的顯示像素22僅係闡釋性，並且不意欲限制本實施例之範疇。一般而言，像素22可經修改以包括多於七個或少於七個薄膜電晶體，且可包括更多或更少電容器。像素電晶體之任何者的極性可經翻轉（例如，可替代地使用n型電晶體來實施p型電晶體，反之亦然）。可每列使用多於一個發射控制信號（例如，可使用一第一發射信號EM1來控制電晶體Tem1，而可使用第二分開之發射信號EM2來控制電晶體Tem2）。可每列使用多於兩個或少於兩個的掃描控制信號，其中各掃描控制信號可選用地在兩個或更多個相鄰列之顯示像素之間共用。若所欲，可經採用在高再新率或低再新率顯示器中實施導通偏壓應力的其他方式，以減緩遲滯的影響及最小化閃爍。
根據一實施例，提供一種顯示像素，該顯示像素包括：一驅動電晶體，其具有一閘極端子、一源極端子、及一汲極端子；一半導體氧化物電晶體，其經耦接橫跨該驅動電晶體之該閘極端子及該汲極端子；一儲存電容器，其連接至該驅動電晶體之該閘極端子；一資料載入電晶體，其連接至該驅動電晶體之該源極端子；一發光二極體，其與該驅動電晶體串聯耦接，該發光二極體包括一陽極端子及一陰極端子；一陽極重設電晶體，其連接至該發光二極體之該陽極端子。
根據另一實施例，該顯示像素包括連接至該驅動電晶體之該汲極端子的一初始化電晶體。
根據另一實施例，該顯示像素包括耦接在該初始化電晶體與該陽極重設電晶體之間的一發射電晶體。
根據另一實施例，該陽極重設電晶體經組態以接收一動態可調整陽極重設電壓，且該初始化電晶體經組態以接收一動態可調整初始化電壓。
根據另一實施例，該顯示像素包括連接至該驅動電晶體之該閘極端子的一額外半導體氧化物電晶體。
根據另一實施例，該半導體氧化物電晶體經組態以接收意欲用於在一顯示像素陣列之一給定列中之該顯示像素的一閘極驅動器信號，且該額外半導體氧化物電晶體經組態以接收意欲用於在一顯示像素陣列之該給定列前的另一列中之其他顯示像素的一閘極驅動器信號。
根據一實施例，提供一種顯示像素，該顯示像素包括一有機發光二極體，該有機發光二極體具有一陽極及一陰極；一驅動電晶體，其與該發光二極體串聯耦接，該驅動電晶體具有一汲極端子、一閘極端子、及一源極端子，且該驅動電晶體係一p型矽電晶體；一半導體氧化物電晶體，其經耦接在該驅動電晶體之該閘極端子與該汲極端子之間，該半導體氧化物電晶體展現比該驅動電晶體低的洩漏；一資料載入電晶體，其經耦接在該驅動電晶體之該源極端子與一資料線之間，該資料載入電晶體在該半導體氧化物電晶體導通時被啟動，以執行一第一導通偏壓應力階段、後續接著一臨限電壓取樣及資料寫入階段，且該資料載入電晶體經組態以在該第一導通偏壓應力階段期間將一資料電壓至少部分地施加至該驅動電晶體上。
根據另一實施例，該顯示像素包括：一初始化線，在該初始化線上提供一初始化電壓；一初始化電晶體，其耦接在該驅動電晶體之該汲極端子與該初始化線之間，該初始化電壓係動態地可調整。
根據另一實施例，該初始化電晶體在該臨限電壓取樣及資料寫入階段之後導通，以執行一第二導通偏壓應力階段，且在該第二導通偏壓應力階段之至少一部分期間，該初始化電壓從一低電壓位準動態升高至一高電壓位準。
根據另一實施例，該顯示像素包括第一發射電晶體及第二發射電晶體，其等與該驅動電晶體及該有機發光二極體串聯耦接，該第一發射電晶體及該第二發射電晶體在該第二導通偏壓應力階段之後的一發射階段期間導通。
根據另一實施例，該資料載入電晶體在該半導體氧化物電晶體導通時被啟動，以執行一第三導通偏壓應力階段、後續接著一額外臨限電壓取樣及資料寫入階段，且該第二導通偏壓應力階段期間以及該額外臨限電壓取樣及資料寫入階段發生在該第二導通偏壓應力階段之後且在該發射階段之前。
根據另一實施例，該第二導通偏壓應力階段比該第一導通偏壓應力階段及該第三導通偏壓應力階段更長。
根據另一實施例，在一再新圖框期間執行該第一導通偏壓應力階段、該第二導通偏壓應力階段、及該第三導通偏壓應力階段，且該初始化電晶體在一垂直消隱圖框期間導通，以執行與該第二導通偏壓應力階段匹配的一第四導通偏壓應力階段以減少閃爍。
根據另一實施例，在該第四導通偏壓應力階段之至少一部分期間，該初始化電壓從該低電壓位準動態升高至該高電壓位準。
根據另一實施例，在該第四導通偏壓應力階段之至少一部分期間，該初始化電壓從該低電壓位準動態升高至不同於該高電壓位準的另一電壓位準，以幫助匹配在該第二導通偏壓應力階段與該第四導通偏壓應力階段之間的應力量。
根據另一實施例，該顯示像素包括：一陽極重設電晶體，其耦接在該有機發光二極體之該陽極與一陽極重設線之間；一陽極重設線，在該陽極重設線上提供一陽極重設電壓，該陽極重設電壓在該再新圖框期間展現一第一電壓位準，且在該垂直消隱圖框期間被動態調整至一第二電壓位準，該第二電壓位準不同於該第一電壓位準。
根據另一實施例，該初始化電晶體、該第一發射電晶體、該第二發射電晶體、資料載入電晶體、及陽極重設電晶體皆係p型矽電晶體。
根據另一實施例，該初始化電晶體及該資料載入電晶體經導通以執行外部電流感測操作以幫助補償在該顯示像素內的電晶體老化效應。
根據一實施例，提供一種操作一顯示像素之方法，該顯示像素包括一發光二極體及與該發光二極體串聯耦接之一驅動電晶體，該方法包括：導通耦接在該驅動電晶體之閘極端子與汲極端子之間的一半導體氧化物電晶體，該半導體氧化物電晶體展現比該驅動電晶體低的洩漏；及在該半導體氧化物電晶體導通時，啟動耦接在該驅動電晶體之一源極端子與一資料線之間的一資料載入電晶體以執行一第一導通偏壓應力操作，以將一資料電壓至少部分地施加至該驅動電晶體上，繼該第一導通偏壓應力操作後自動接著一臨限電壓取樣及資料寫入操作，而無需導通在該顯示像素中的任何其他電晶體。
根據另一實施例，該方法包括：使用耦接在該驅動電晶體之該汲極端子與一初始化線之間的一初始化電晶體初始化該驅動電晶體之該汲極端子至一低電壓位準，在該初始化線上提供一初始化電壓；在該臨限電壓取樣及資料寫入操作之後導通該初始化電晶體，以執行一第二導通偏壓應力操作；及在該第二導通偏壓應力操作之至少一部分期間，將該初始化電壓從該低電壓位準動態升高至一高電壓位準。
根據另一實施例，該方法包括：在一第二發射階段期間，導通與該驅動電晶體及該發光二極體串聯耦接的發射電晶體。
根據另一實施例，在一再新時期期間執行該第一導通偏壓應力操作及該第二導通偏壓應力操作包括：在一垂直消隱時期期間導通該初始化電晶體，以執行與該第二導通偏壓應力操作匹配的一第三導通偏壓應力操作以減少閃爍。
根據另一實施例，該方法包括：在該第三導通偏壓應力操作之至少一部分期間，將該初始化電壓從該低電壓位準動態升高至不同於該高電壓位準的另一電壓位準，以幫助匹配在該第二導通偏壓應力操作與該第三導通偏壓應力操作之間的應力量。
根據另一實施例，該方法包括：使用耦接至該發光二極體的一陽極重設電晶體，在該再新時期期間供應一第一電壓位準至該顯示像素，及在該垂直消隱時期期間供應不同於該第一電壓位準的一第二電壓位準至該顯示像素。
根據另一實施例，該方法包括：在該臨限電壓取樣及資料寫入操作之前導通該初始化電晶體，以執行一第三導通偏壓應力操作；及在該第三導通偏壓應力操作之至少一部分期間動態地將該初始化電壓從該低電壓位準上升至該高電壓位準。
根據另一實施例，該臨限電壓取樣幫助達成像素內臨限電壓抵消，該方法包括：導通該資料載入電晶體及該初始化電晶體，以除了執行該像素內臨限電壓抵消外亦執行外部臨限電壓補償。
前面僅是說明性的，且所屬技術領域中具有通常知識者可做出各種修改，而不脫離所述實施例的範圍與精神。前述的實施例可個別或以任何組合來實施。
10:電子裝置/裝置 12:輸入輸出裝置 13:資料電路系統 14:顯示器 15:顯示器驅動器電路系統/顯示器驅動器積體電路(DIC) 16:控制電路系統 17:補償電路系統 18:列驅動器電路系統 19:路徑 20:行驅動器電路系統/解多工電路系統/電路系統 21:切換電路系統 22:顯示像素/像素 23:路徑 24:基材 25:感測電路系統/電路系統 26:資料線/垂直線/線 27:偏壓電路系統 28:水平線/列線/水平信號線 29:儲存器/儲存電路系統 44:伽瑪電路系統 46:多工器 48:加法器電路 125:路徑 300:正電源供應端子/端子/正電源供應線/電源供應端子 302:電源供應端子/端子 304:有機發光二極體(OLED)/二極體 306:發射光 308:端子/初始化線 308':動態初始化線/初始化線/線 309:陽極重設線/線 310:資料信號端子/資料端子/資料線 312:端子/列控制端子/發射線 314-1:端子/列控制端子/掃描端子/掃描線 314-2:端子/列控制端子/掃描端子/掃描線 314-2':端子/列控制端子/掃描端子/掃描線 314-3:掃描線 500:閘極驅動器級 600:虛線部分 800:電流/電流路徑 1400:電流/電流路徑 CTL:控制信號 Cst:電容器 D:資料信號/資料線 D(n):資料信號 EM:控制信號/發射信號/信號 EM(n):控制信號/信號 Node1:汲極端子 Node2:閘極端子 Node3:汲極端子 Node4:汲極端子 OBS1:導通偏壓應力階段 OBS2:導通偏壓應力階段/階段 OBS2':偽導通偏壓應力階段/導通偏壓應力操作 OBS3:導通偏壓應力階段 SC1:信號 SC1(n):掃描控制信號/信號 SC1(n-2):信號 SC2:掃描控制信號 SC2(n):掃描控制信號/信號 SC2(n-1):信號 SC3:掃描控制信號/信號 SC3(n):掃描控制信號/信號 SC3(n+1):掃描控制信號/信號 SC3(n+3):信號 SC3(n-7):信號 SC4:掃描控制信號/信號 Scan1:掃描控制信號/信號 Scan1(n):掃描控制信號/信號 Scan2:掃描控制信號/信號 Scan2(n)…控制信號/信號 Scan2(n-1)…控制信號/信號 Scan2(2n):掃描控制信號/信號 Scan2(2n-1):掃描控制信號/信號 Scan2(n):掃描控制信號 Scan2(n-1):掃描控制信號 Scan2_even(n):偶數列掃描控制信號 Scan2_odd(n):奇數列掃描控制信號 T_blank:垂直消隱時期/再新持續時間 T_refresh:再新時期 Tar:陽極重設電晶體/電晶體 Tdata:資料載入電晶體/電晶體 Tdrive:驅動電晶體/電晶體 Tem1:發射電晶體/電晶體 Tem2:發射電晶體/電晶體 Tini:初始化電晶體/電晶體 Tini1:初始化電晶體/電晶體 Tini2:初始化電晶體/電晶體 Tobs:額外專用導通偏壓應力電晶體/電晶體 Toxide:半導體氧化物電晶體/電晶體 t:時間 t1:時間 t2:時間 t3:時間 t4:時間 t5:時間 t6:時間 t7:時間 t8:時間 t9:時間 t10:時間 Var:陽極重設電壓 Var_nom:標稱電壓位準 Var_adj:經調整電壓位準 Vd:電壓 Vdata:資料電壓 VDDEL:正電源供應電壓 Vdini:初始化電壓/信號 Vdini(n):初始化電壓/信號/電壓 Vg:閘極電壓/電壓 Vgs:閘極至源極電壓 VH:高電壓/電壓 Vini:初始化電壓 VINI_H:高電壓位準 VINI_L:低電壓位準 VL:低電壓/電壓 VOBS:導通偏壓應力電壓 VPARK:預定電壓位準 Vs:電壓 Vsg:源極至閘極電壓 VSSEL:接地電源供應電壓 Δt2…時期 Δt3…時期 Δt4…時期 Δt5…時期 Δt8…時期 Δt9…時期
〔圖1〕係根據一實施例之具有一顯示器之一說明性電子裝置的圖。 〔圖2〕係根據一實施例之一闡釋性顯示器的圖，該顯示器具有耦接至補償電路系統之有機發光二極體顯示像素陣列。 〔圖3〕係根據一實施例之一闡釋性顯示像素的電路圖，該闡釋性顯示像素經組態以支援像素內臨限電壓補償及外部臨限電壓補償。 〔圖4〕係繪示根據一實施例之多個導通偏壓應力操作可如何搭配臨限電壓取樣操作來執行以幫助減少遲滯影響的時序圖。 〔圖5〕係展示根據一實施例之相鄰列中的像素之間如何可共用至少一些列控制線的圖。 〔圖6〕係展示根據一實施例之如何可延長至少一些列控制信號的導通時期以幫助平衡負偏壓溫度應力(NBTS)及正偏壓溫度應力(PBTS)的圖。 〔圖7〕係繪示根據一實施例之經最佳化以減緩第一圖框調暗的一導通偏壓應力操作的時序圖。 〔圖8A〕係展示根據一實施例之圖3中所展示之類型的顯示像素如何經組態以支援外部電流感測操作的圖。 〔圖8B〕係展示根據一實施例之執行外部電流感測操作的相關列控制信號之行為的時序圖。 〔圖9〕係根據一實施例之低再新率顯示器驅動方案的圖。 〔圖10〕係根據一實施例之經組態以在低再新率減少閃爍之闡釋性顯示像素的電路圖。 〔圖11〕係繪示如何可動態調整初始化電壓使得良好匹配再新階段期間的主導導通偏壓應力與垂直消隱階段期間的的導通偏壓應力的時序圖。 〔圖12〕係繪示根據一實施例之如何可在主導導通偏壓應力後插入電壓取樣及資料程式化操作以改善第一圖框回應的時序圖。 〔圖13〕係繪示根據一實施例之如何可在再新階段及垂直消隱階段期間動態調整初始化電壓及/或陽極重設電壓以匹配導通偏壓應力的時序圖。 〔圖14A〕係展示根據一實施例之圖10中所展示之類型的顯示像素如何可經組態以支援外部電流感測操作的時序圖。 〔圖14B〕係展示根據一實施例之執行外部電流感測操作的相關列控制信號之行為的時序圖。 〔圖15〕及〔圖16〕係繪示根據某些實施例之動態調整初始化電壓及/或陽極重設電壓時在再新階段及垂直消隱階段期間執行導通偏壓應力之其他方式的時序圖。 〔圖17A〕係根據一實施例之闡釋性顯示像素電路的另一合適之實施方案的電路圖。 〔圖17B〕係繪示根據一實施例之用於操作圖17A所展示之像素電路的相關波形的時序圖。 〔圖18A〕係根據一實施例之闡釋性顯示像素電路的又另一合適之實施方案的電路圖。 〔圖18B〕係繪示根據一實施例之用於操作圖18A所展示之像素電路的相關波形的時序圖。 〔圖19A〕係根據一實施例之闡釋性顯示像素電路的又另一合適之實施方案的電路圖。 〔圖19B〕係繪示根據一實施例之用於操作圖19A所展示之像素電路的相關波形的時序圖。 〔圖20A〕係根據一實施例之闡釋性顯示像素電路的又另一合適之實施方案的電路圖。 〔圖20B〕係繪示根據一實施例之用於操作圖20A所展示之像素電路的相關波形的時序圖。 〔圖21A〕係根據一實施例之闡釋性顯示像素電路的又另一合適之實施方案的電路圖。 〔圖21B〕係繪示根據一實施例之用於操作圖21A所展示之像素電路的相關波形的時序圖。
22:顯示像素/像素
300:正電源供應端子/端子/正電源供應線/電源供應端子
302:電源供應端子/端子
304:有機發光二極體(OLED)/二極體
306:發射光
308:端子/初始化線
310:資料信號端子/資料端子/資料線
312:端子/列控制端子/發射線
314-1:端子/列控制端子/掃描端子/掃描線
314-2:端子/列控制端子/掃描端子/掃描線
314-2':端子/列控制端子/掃描端子/掃描線
Cst:電容器
EM(n):控制信號/信號
Node1:汲極端子
Node2:閘極端子
Node3:汲極端子
Node4:汲極端子
Scan1(n):掃描控制信號/信號
Scan2(n):控制信號/信號
Scan2(n-1):控制信號/信號
Tdata:資料載入電晶體/電晶體
Tdrive:驅動電晶體/電晶體
Tem1:發射電晶體/電晶體
Tem2:發射電晶體/電晶體
Tini1:初始化電晶體/電晶體
Tini2:初始化電晶體/電晶體
Toxide:半導體氧化物電晶體/電晶體
Vd:電壓
VDDEL:正電源供應電壓
Vg:閘極電壓/電壓
Vini:初始化電壓
Vs:電壓
VSSEL:接地電源供應電壓

Claims (19)

  1. 一種顯示像素，其包含：一驅動電晶體，其具有一閘極端子、一源極端子、及一汲極端子；一半導體氧化物電晶體，其跨該驅動電晶體之該閘極端子及該汲極端子耦接；一儲存電容器，其連接至該驅動電晶體之該閘極端子；一資料載入電晶體，其連接至該驅動電晶體之該源極端子；一發光二極體，其與該驅動電晶體串聯耦接，其中該發光二極體包含一陽極端子及一陰極端子；一陽極重設電晶體，其具有連接至該發光二極體之該陽極端子之一第一源極-汲極端子且具有經組態以接收一重設電壓之一第二源極-汲極端子；及一初始化電晶體，其具有耦合至該驅動電晶體之該閘極端子之一第一源極-汲極端子且具有一第二源極-汲極端子，該第二源極-汲極端子經組態以接收與該重設電壓分開(separate from)之一初始化電壓。
  2. 如請求項1之顯示像素，其進一步包含：一發射電晶體，其耦接在該初始化電晶體與該陽極重設電晶體之間。
  3. 如請求項2之顯示像素，其中該陽極重設電晶體經組態以接收一動態可調整陽極重設電壓，且其中該初始化電晶體經組態以接收一動態可調整初始化電壓。
  4. 如請求項1之顯示像素，其中該初始化電晶體包含一半導體氧化物電晶體。
  5. 如請求項4之顯示像素，其中該半導體氧化物電晶體經組態以接收一第一閘極驅動器信號，且其中該初始化電晶體經組態以接收一第二閘極驅動器信號。
  6. 一種顯示像素，其包含：一有機發光二極體，其具有一陽極及一陰極；一驅動電晶體，其與該有機發光二極體串聯耦接，其中該驅動電晶體具有一汲極端子、一閘極端子、及一源極端子，且其中該驅動電晶體係一p型矽電晶體；一半導體氧化物電晶體，其耦接在該驅動電晶體之該閘極端子與該汲極端子之間，其中該半導體氧化物電晶體展現比該驅動電晶體低的洩漏；一資料載入電晶體，其耦接在該驅動電晶體之該源極端子與一資料線之間；及一陽極重設電晶體，其耦合至該有機發光二極體之該陽極，其中該陽極重設電晶體經組態以接收一動態可調整陽極重設電壓。
  7. 如請求項6之顯示像素，其進一步包含：一初始化線，在該初始化線上提供一初始化電壓；一初始化電晶體，其耦接在該驅動電晶體之該汲極端子與該初始化線之間，其中該初始化電壓係動態可調整的。
  8. 如請求項7之顯示像素，其中： 當該半導體氧化物電晶體導通時該資料載入電晶體被啟用以執行一第一導通偏壓應力階段，其後續接著一臨限電壓取樣及資料寫入階段；該資料載入電晶體經組態以在該第一導通偏壓應力階段期間將一資料電壓至少部分地施加在該驅動電晶體上；該初始化電晶體在該臨限電壓取樣及資料寫入階段之後導通，以執行一第二導通偏壓應力階段，且在該第二導通偏壓應力階段之至少一部分期間，該初始化電壓從一低電壓位準動態升高至一高電壓位準。
  9. 如請求項8之顯示像素，其進一步包含：第一發射電晶體及第二發射電晶體，其等與該驅動電晶體及該有機發光二極體串聯耦接，其中該第一發射電晶體及該第二發射電晶體在該第二導通偏壓應力階段之後的一發射階段期間導通，其中該資料載入電晶體在該半導體氧化物電晶體導通時被啟動，以執行一第三導通偏壓應力階段、後續接著一額外臨限電壓取樣及資料寫入階段，且其中該第二導通偏壓應力階段及該額外臨限電壓取樣及資料寫入階段發生在該第二導通偏壓應力階段之後且在該發射階段之前。
  10. 如請求項9之顯示像素，其中在一再新圖框期間執行該第一導通偏壓應力階段、該第二導通偏壓應力階段、及該第三導通偏壓應力階段，且其中該初始化電晶體在一垂直消隱圖框期間導通，以執行與該第二導通偏壓應力階段匹配的一第四導通偏壓應力階段以減少閃爍。
  11. 如請求項10之顯示像素，其中在該第四導通偏壓應力階段之至少一部分期間，該初始化電壓從該低電壓位準動態升高至該高電壓位準。
  12. 如請求項10之顯示像素，其中在該第四導通偏壓應力階段之至少一部分期間，該初始化電壓從該低電壓位準動態升高至不同於該高電壓位準的另一電壓位準，以幫助匹配在該第二導通偏壓應力階段與該第四導通偏壓應力階段之間的應力量。
  13. 如請求項10之顯示像素，其進一步包含：一陽極重設電晶體，其耦接在該有機發光二極體之該陽極與一陽極重設線之間，在該陽極重設線上提供一陽極重設電壓，其中該陽極重設電壓在該再新圖框期間展現一第一電壓位準，且在該垂直消隱圖框期間被動態調整至一第二電壓位準，該第二電壓位準不同於該第一電壓位準，其中該初始化電晶體、該第一發射電晶體、該第二發射電晶體、資料載入電晶體、及陽極重設電晶體皆係p型矽電晶體，且其中該初始化電晶體及該資料載入電晶體導通以執行外部電流感測操作以幫助補償在該顯示像素內的電晶體老化效應。
  14. 一種操作一顯示像素之方法，該顯示像素包括一發光二極體及與該發光二極體串聯耦接之一驅動電晶體，該方法包含：導通一重設電晶體以將該發光二極體之一陽極端子重設至一重設電壓；導通一初始化電晶體以將該驅動電晶體之一閘極端子初始化至與該重設電壓分開之一初始化電壓；導通耦接在該驅動電晶體之該閘極端子與一汲極端子之間的一半導體氧化物電晶體，其中該半導體氧化物電晶體展現比該驅動電晶體低的洩漏。
  15. 如請求項14之方法，其進一步包含： 將該初始化電壓從該低電壓位準動態升高至一高電壓位準。
  16. 如請求項15之方法，其進一步包含：在一發射階段期間，導通與該驅動電晶體及該發光二極體串聯耦接的發射電晶體；及在一垂直消隱時期期間導通該初始化電晶體。
  17. 如請求項16之方法，其進一步包含：使用該重設電晶體，在一再新時期期間供應一第一電壓位準至該顯示像素，及在該垂直消隱時期期間供應不同於該第一電壓位準的一第二電壓位準至該顯示像素。
  18. 如請求項15之方法，其進一步包含：在一臨限電壓取樣及資料寫入操作之前導通該初始化電晶體。
  19. 如請求項18之方法，其中該臨限電壓取樣幫助達成像素內臨限電壓抵消，該方法進一步包含：導通該資料載入電晶體及該初始化電晶體，以除了執行該像素內臨限電壓抵消外亦執行外部臨限電壓補償。
TW109100974A 2019-01-11 2020-01-10 具有混合式像素內及外部補償的電子顯示器 TWI729671B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962791522P 2019-01-11 2019-01-11
US62/791,522 2019-01-11
US16/716,911 2019-12-17
US16/716,911 US10916198B2 (en) 2019-01-11 2019-12-17 Electronic display with hybrid in-pixel and external compensation

Publications (2)

Publication Number Publication Date
TW202029155A TW202029155A (zh) 2020-08-01
TWI729671B true TWI729671B (zh) 2021-06-01

Family

ID=69156276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100974A TWI729671B (zh) 2019-01-11 2020-01-10 具有混合式像素內及外部補償的電子顯示器

Country Status (7)

Country Link
US (4) US10916198B2 (zh)
EP (1) EP3680889A1 (zh)
JP (1) JP7037588B2 (zh)
KR (1) KR102281222B1 (zh)
CN (4) CN111435587B (zh)
AU (1) AU2019284083B2 (zh)
TW (1) TWI729671B (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
CN110010074B (zh) * 2019-04-28 2021-05-07 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及驱动方法、显示装置
KR20210021219A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 화소 회로
KR102599715B1 (ko) * 2019-08-21 2023-11-09 삼성디스플레이 주식회사 화소 회로
KR20210114578A (ko) 2020-03-10 2021-09-24 삼성디스플레이 주식회사 화소 회로
KR20210124599A (ko) * 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 장치
CN111710299B (zh) * 2020-06-30 2022-01-07 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
KR20220022335A (ko) * 2020-08-18 2022-02-25 엘지디스플레이 주식회사 구동 회로와 이를 이용한 표시장치
KR20220034971A (ko) * 2020-09-11 2022-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
TWI758872B (zh) * 2020-09-17 2022-03-21 大陸商北京集創北方科技股份有限公司 顯示器之過驅動補償方法及利用其之顯示裝置和手持裝置
WO2022061718A1 (zh) * 2020-09-25 2022-03-31 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN112201207B (zh) * 2020-09-30 2021-11-12 合肥维信诺科技有限公司 像素电路的驱动方法、像素电路和显示装置
TWI759067B (zh) * 2020-10-12 2022-03-21 友達光電股份有限公司 顯示裝置及驅動方法
CN117253441A (zh) 2020-10-15 2023-12-19 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112116897A (zh) * 2020-10-15 2020-12-22 厦门天马微电子有限公司 一种像素驱动电路、显示面板以及驱动方法
CN113012643B (zh) * 2021-03-01 2022-08-16 上海天马微电子有限公司 显示面板及其驱动方法和显示装置
KR20220051905A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 가변 프레임 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
CN112150967B (zh) * 2020-10-20 2024-03-01 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
KR20220052747A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 유기 발광 표시 장치
CN112331134A (zh) * 2020-10-23 2021-02-05 厦门天马微电子有限公司 显示面板及显示装置
CN112150964B (zh) * 2020-10-23 2024-04-09 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
US11950456B2 (en) * 2020-10-27 2024-04-02 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device
CN114830222B (zh) 2020-10-27 2024-04-16 京东方科技集团股份有限公司 显示面板及其驱动方法和显示装置
CN112289269A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 一种像素电路及其控制方法和显示面板
KR20220068537A (ko) * 2020-11-19 2022-05-26 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20220076872A (ko) * 2020-12-01 2022-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
CN112397026B (zh) * 2020-12-04 2022-06-28 武汉天马微电子有限公司 像素驱动电路、显示面板及其驱动方法
TWI747647B (zh) * 2020-12-07 2021-11-21 友達光電股份有限公司 顯示裝置與畫素驅動電路
US11532282B2 (en) 2020-12-09 2022-12-20 Apple Inc. Displays with reduced temperature luminance sensitivity
EP4229622A1 (en) * 2020-12-09 2023-08-23 Apple Inc. Displays with reduced temperature luminance sensitivity
KR20220088132A (ko) * 2020-12-18 2022-06-27 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20220089994A (ko) 2020-12-22 2022-06-29 엘지디스플레이 주식회사 표시 장치
CN112669772B (zh) * 2020-12-28 2022-12-09 厦门天马微电子有限公司 一种显示面板及其驱动方法、显示装置
CN112634832B (zh) * 2020-12-31 2022-05-31 武汉天马微电子有限公司 一种显示面板、驱动方法及显示装置
US20240087520A1 (en) * 2021-02-01 2024-03-14 Sharp Kabushiki Kaisha Pixel circuit and display device
KR20220111820A (ko) 2021-02-02 2022-08-10 삼성디스플레이 주식회사 픽셀 및 이를 포함하는 표시 장치
KR20220115714A (ko) * 2021-02-09 2022-08-18 삼성디스플레이 주식회사 표시 장치
US11508309B2 (en) * 2021-03-04 2022-11-22 Apple Inc. Displays with reduced temperature luminance sensitivity
CN113053301B (zh) * 2021-03-23 2022-08-19 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板及显示装置
KR20220144438A (ko) * 2021-04-19 2022-10-27 삼성디스플레이 주식회사 표시 장치
CN113160740A (zh) * 2021-04-28 2021-07-23 厦门天马微电子有限公司 显示面板和显示装置
KR20220152481A (ko) 2021-05-07 2022-11-16 삼성디스플레이 주식회사 표시 장치
CN113421524B (zh) * 2021-06-18 2023-07-14 京东方科技集团股份有限公司 电压提供单元、电压提供方法和显示装置
KR20230007609A (ko) * 2021-07-05 2023-01-13 삼성디스플레이 주식회사 표시 장치
TWI818605B (zh) * 2021-07-08 2023-10-11 南韓商Ｌｇ顯示器股份有限公司 像素電路及包含該像素電路的顯示裝置
TWI828189B (zh) 2021-07-08 2024-01-01 南韓商Ｌｇ顯示器股份有限公司 像素電路及包含該像素電路的顯示裝置
KR20230010897A (ko) 2021-07-12 2023-01-20 삼성디스플레이 주식회사 화소 및 표시 장치
KR20230017970A (ko) * 2021-07-28 2023-02-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
WO2023004817A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN114514573B (zh) * 2021-07-30 2022-08-09 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
US11488533B2 (en) 2021-08-03 2022-11-01 Google Llc Delaying anode voltage reset for quicker response times in OLED displays
CN113763888B (zh) * 2021-09-13 2022-09-16 厦门天马显示科技有限公司 显示面板及显示装置
US11783779B2 (en) * 2021-09-27 2023-10-10 Lg Display Co., Ltd. Pixel circuit and display device including the same
KR20230060774A (ko) * 2021-10-28 2023-05-08 엘지디스플레이 주식회사 전계발광 표시장치 및 이의 구동 방법
KR20230064482A (ko) * 2021-11-03 2023-05-10 엘지디스플레이 주식회사 표시장치
KR20230066873A (ko) * 2021-11-08 2023-05-16 엘지디스플레이 주식회사 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법
KR20230067896A (ko) * 2021-11-10 2023-05-17 엘지디스플레이 주식회사 표시장치 및 데이터 구동 회로
KR20230072582A (ko) * 2021-11-17 2023-05-25 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN114038384B (zh) * 2021-11-30 2024-04-02 厦门天马显示科技有限公司 显示面板及显示装置
KR20230081422A (ko) 2021-11-30 2023-06-07 엘지디스플레이 주식회사 전원 공급회로 및 그를 포함하는 표시장치
CN114038383B (zh) * 2021-11-30 2024-03-08 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
KR20230082162A (ko) * 2021-12-01 2023-06-08 엘지디스플레이 주식회사 표시장치 및 데이터 구동 회로
KR20230092487A (ko) * 2021-12-17 2023-06-26 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
CN114220389A (zh) * 2021-12-22 2022-03-22 上海中航光电子有限公司 像素驱动电路及其驱动方法、显示面板及装置
CN114241998B (zh) * 2021-12-27 2023-06-30 昆山国显光电有限公司 像素电路、显示装置和显示装置的驱动方法
CN114420032B (zh) * 2021-12-31 2023-09-19 湖北长江新型显示产业创新中心有限公司 显示面板、集成芯片和显示装置
KR20230103342A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시 장치
KR20230103737A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 화소 구동 회로를 포함하는 표시 장치
CN114495825B (zh) * 2022-01-28 2023-09-01 武汉天马微电子有限公司 一种像素驱动电路、驱动方法及显示面板、显示装置
WO2023142001A1 (zh) * 2022-01-28 2023-08-03 华为技术有限公司 用于补偿显示面板的亮度的方法、装置以及设备
KR20230123556A (ko) * 2022-02-16 2023-08-24 삼성디스플레이 주식회사 표시 장치의 화소, 및 표시 장치
KR20230124160A (ko) * 2022-02-17 2023-08-25 삼성디스플레이 주식회사 화소 및 표시 장치
CN114582286B (zh) * 2022-03-18 2023-09-26 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示装置
CN114974086B (zh) * 2022-05-19 2023-09-26 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
CN114863872A (zh) * 2022-05-27 2022-08-05 武汉华星光电半导体显示技术有限公司 显示模组及显示装置
CN114974126A (zh) 2022-06-29 2022-08-30 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN114999379A (zh) * 2022-07-04 2022-09-02 武汉天马微电子有限公司 一种显示面板和显示装置
WO2024013780A1 (ja) * 2022-07-11 2024-01-18 シャープ株式会社 制御装置及び表示装置
KR20240021341A (ko) * 2022-08-09 2024-02-19 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이를 포함하는 전자 장치
KR20240029669A (ko) * 2022-08-26 2024-03-06 삼성디스플레이 주식회사 표시 장치
WO2024053003A1 (ja) * 2022-09-07 2024-03-14 シャープディスプレイテクノロジー株式会社 表示装置およびその駆動方法
CN115691429A (zh) * 2022-09-09 2023-02-03 厦门天马显示科技有限公司 一种显示面板及其驱动方法
WO2024065636A1 (zh) * 2022-09-30 2024-04-04 京东方科技集团股份有限公司 像素电路、驱动方法、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160189610A1 (en) * 2014-12-29 2016-06-30 Everdisplay Optronics (Shanghai) Limited Display device, pixel driving circuit and driving method therof
US20180357960A1 (en) * 2016-08-12 2018-12-13 Boe Technology Group Co., Ltd. Compensation pixel circuit, display panel, display apparatus, compensation method and driving method
CN109087610A (zh) * 2018-08-20 2018-12-25 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309104A (ja) 2004-07-30 2006-11-09 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
KR100662978B1 (ko) 2004-08-25 2006-12-28 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
KR101499236B1 (ko) 2008-12-29 2015-03-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101525807B1 (ko) * 2009-02-05 2015-06-05 삼성디스플레이 주식회사 표시 장치및 그 구동 방법
US10796622B2 (en) 2009-06-16 2020-10-06 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
TWI417840B (zh) * 2009-08-26 2013-12-01 Au Optronics Corp 畫素電路、主動式矩陣有機發光二極體顯示器及畫素電路之驅動方法
JP2011191449A (ja) * 2010-03-12 2011-09-29 Hitachi Displays Ltd 画像表示装置
TWI421836B (zh) 2010-05-12 2014-01-01 Au Optronics Corp 顯示裝置及其顯示方法以及電流驅動元件的驅動電路
KR101152466B1 (ko) * 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101779076B1 (ko) 2010-09-14 2017-09-19 삼성디스플레이 주식회사 화소를 포함하는 유기전계발광 표시장치
KR20120065137A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그의 구동 방법
KR101517035B1 (ko) 2011-12-05 2015-05-06 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 구동방법
KR101951665B1 (ko) 2012-01-27 2019-02-26 삼성디스플레이 주식회사 화소 회로, 그 구동 방법, 및 이를 포함하는 유기 발광 표시 장치
KR101574457B1 (ko) * 2012-02-20 2015-12-03 샤프 가부시키가이샤 구동 장치 및 표시 장치
JP5953923B2 (ja) 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140050361A (ko) 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
KR20150048377A (ko) * 2013-10-28 2015-05-07 삼성디스플레이 주식회사 유기전계 발광 표시장치 및 그 구동방법
CN104332126B (zh) * 2013-11-29 2017-08-29 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路和显示器
JP2015187641A (ja) * 2014-03-26 2015-10-29 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及び表示装置の駆動方法
KR102203999B1 (ko) 2014-07-08 2021-01-19 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이를 포함하는 유기 발광 표시 장치
US20160063921A1 (en) 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display With Reduced Capacitive Sensitivity
KR102288351B1 (ko) 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
TWI533278B (zh) 2014-10-31 2016-05-11 友達光電股份有限公司 畫素結構及其驅動方法
KR102286393B1 (ko) 2014-11-18 2021-08-05 삼성디스플레이 주식회사 표시 장치
US20160163278A1 (en) 2014-12-08 2016-06-09 Pixtronix, Inc. Signal adjustment circuit
US9832338B2 (en) * 2015-03-06 2017-11-28 Intel Corporation Conveyance of hidden image data between output panel and digital camera
KR102285393B1 (ko) 2015-03-13 2021-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102290483B1 (ko) * 2015-04-28 2021-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
US10032413B2 (en) 2015-05-28 2018-07-24 Lg Display Co., Ltd. Organic light emitting display
KR102464283B1 (ko) 2015-06-29 2022-11-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
US9818344B2 (en) * 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN105427807A (zh) 2016-01-04 2016-03-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板以及显示器
JP2017134145A (ja) * 2016-01-26 2017-08-03 株式会社ジャパンディスプレイ 表示装置
WO2017149526A2 (en) 2016-03-04 2017-09-08 May Patents Ltd. A method and apparatus for cooperative usage of multiple distance meters
KR102493130B1 (ko) 2016-03-22 2023-01-31 삼성디스플레이 주식회사 화소 및 유기 발광 표시 장치
JP2017187608A (ja) * 2016-04-05 2017-10-12 株式会社ジャパンディスプレイ 表示装置の駆動方法、及び表示装置
US10311782B2 (en) 2016-06-15 2019-06-04 Apple Inc. Light-emitting diode display with reduced leakage
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR102586792B1 (ko) * 2016-08-23 2023-10-12 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
JP2018036290A (ja) 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
KR20180025482A (ko) 2016-08-31 2018-03-09 엘지디스플레이 주식회사 유기발광 표시장치
KR102607897B1 (ko) 2016-11-18 2023-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106531067B (zh) * 2016-12-23 2019-08-30 上海天马有机发光显示技术有限公司 一种像素电路及其显示装置
US10796642B2 (en) * 2017-01-11 2020-10-06 Samsung Display Co., Ltd. Display device
TWI613640B (zh) * 2017-02-24 2018-02-01 友達光電股份有限公司 觸控顯示裝置
US10672338B2 (en) * 2017-03-24 2020-06-02 Apple Inc. Organic light-emitting diode display with external compensation and anode reset
CN106910460B (zh) * 2017-04-28 2019-07-19 深圳市华星光电半导体显示技术有限公司 像素驱动电路和显示面板
CN107146579B (zh) * 2017-07-06 2018-01-16 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
CN107274829B (zh) * 2017-07-10 2020-04-14 上海天马有机发光显示技术有限公司 一种有机电致发光显示面板及显示设备
CN107316606B (zh) 2017-07-31 2019-06-28 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法显示面板及显示装置
WO2019026170A1 (ja) * 2017-08-01 2019-02-07 シャープ株式会社 表示装置
CN107358917B (zh) 2017-08-21 2020-04-28 上海天马微电子有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN107342051B (zh) 2017-09-07 2019-11-05 京东方科技集团股份有限公司 一种像素电路、显示装置、像素电路驱动方法
US10679558B2 (en) * 2017-09-25 2020-06-09 Sharp Kabushiki Kaisha Display device
CN107610652B (zh) 2017-09-28 2019-11-19 京东方科技集团股份有限公司 像素电路、其驱动方法、显示面板及显示装置
CN107481675B (zh) 2017-09-29 2023-12-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置
KR102337527B1 (ko) 2017-10-31 2021-12-09 엘지디스플레이 주식회사 전계 발광 표시장치
KR102482575B1 (ko) 2017-10-31 2022-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102450894B1 (ko) 2017-11-10 2022-10-05 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 방법
JP6999382B2 (ja) * 2017-11-29 2022-01-18 株式会社ジャパンディスプレイ 表示装置
WO2019112683A1 (en) * 2017-12-06 2019-06-13 Apple Inc. Method and apparatus for mitigating lateral leakage current on organic light-emitting diode displays
CN108053792B (zh) * 2018-01-19 2019-09-20 昆山国显光电有限公司 一种像素电路及其驱动方法、显示装置
CN108492779A (zh) * 2018-03-15 2018-09-04 业成科技（成都）有限公司 整合外部处理器的有机发光二极体像素电路及其驱动方法
WO2019186827A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置およびその駆動方法
CN108877674A (zh) * 2018-07-27 2018-11-23 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
CN109872680B (zh) * 2019-03-20 2020-11-24 京东方科技集团股份有限公司 像素电路及驱动方法、显示面板及驱动方法、显示装置
KR20230096529A (ko) * 2021-12-23 2023-06-30 엘지디스플레이 주식회사 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160189610A1 (en) * 2014-12-29 2016-06-30 Everdisplay Optronics (Shanghai) Limited Display device, pixel driving circuit and driving method therof
US20180357960A1 (en) * 2016-08-12 2018-12-13 Boe Technology Group Co., Ltd. Compensation pixel circuit, display panel, display apparatus, compensation method and driving method
CN109087610A (zh) * 2018-08-20 2018-12-25 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板

Also Published As

Publication number Publication date
KR20200087711A (ko) 2020-07-21
JP7037588B2 (ja) 2022-03-16
CN114708836A (zh) 2022-07-05
CN112201208A (zh) 2021-01-08
US20230237965A1 (en) 2023-07-27
JP2020112795A (ja) 2020-07-27
US20200226978A1 (en) 2020-07-16
US20210020109A1 (en) 2021-01-21
CN116524863A (zh) 2023-08-01
AU2019284083B2 (en) 2020-12-10
AU2019284083A1 (en) 2020-07-30
US10916198B2 (en) 2021-02-09
US11651736B2 (en) 2023-05-16
EP3680889A1 (en) 2020-07-15
CN111435587B (zh) 2024-04-16
KR102281222B1 (ko) 2021-07-22
US11887546B2 (en) 2024-01-30
US20220180812A1 (en) 2022-06-09
CN112201208B (zh) 2022-07-29
TW202029155A (zh) 2020-08-01
US11282462B2 (en) 2022-03-22
CN111435587A (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
TWI729671B (zh) 具有混合式像素內及外部補償的電子顯示器
US10878751B2 (en) Organic light-emitting diode display with external compensation and anode reset
TWI737214B (zh) 具有低再新率顯示像素的電子裝置
TWI729398B (zh) 具有對氧化物電晶體臨限電壓的經降低敏感度之低再新率顯示像素之電子裝置及其操作方法
CN112863435B (zh) 具有像素驱动电路的电致发光显示面板
CN109074765B (zh) 显示装置与电子设备
US11158256B2 (en) Methods and apparatus for mitigating charge settling and lateral leakage current on organic light-emitting diode displays
JP6748679B2 (ja) 表示装置、電子機器、及びボディバイアシング回路
KR101907959B1 (ko) 유기 발광 다이오드 표시장치
US20240096285A1 (en) High Resolution Display Circuitry with Global Initialization
KR20200070844A (ko) Oled 표시 장치의 게이트 구동회로