KR20230064482A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230064482A
KR20230064482A KR1020210150126A KR20210150126A KR20230064482A KR 20230064482 A KR20230064482 A KR 20230064482A KR 1020210150126 A KR1020210150126 A KR 1020210150126A KR 20210150126 A KR20210150126 A KR 20210150126A KR 20230064482 A KR20230064482 A KR 20230064482A
Authority
KR
South Korea
Prior art keywords
voltage
mode
display device
scan rate
image
Prior art date
Application number
KR1020210150126A
Other languages
English (en)
Inventor
홍무경
박신균
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210150126A priority Critical patent/KR20230064482A/ko
Priority to US17/963,352 priority patent/US20230136391A1/en
Priority to CN202211253393.8A priority patent/CN116072031A/zh
Priority to EP22201906.9A priority patent/EP4187527A1/en
Publication of KR20230064482A publication Critical patent/KR20230064482A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Abstract

본 개시의 실시예들은, 표시장치에 관한 것으로서, 더욱 상세하게는, 발광소자와, 상기 발광소자의 제1 전극과 전기적으로 연결되며 상기 발광소자를 구동하기 위해 구성되는 구동 트랜지스터(DRT)를 포함하는 서브픽셀, 및 상기 서브픽셀(SP)과 전기적으로 연결되고, 상기 발광소자의 제1 전극에 초기화 전압을 인가하는 기준전압 라인을 포함하고, 블랭크 기간의 길이에 따라 초기화 전압의 전압 레벨이 변경되는 표시장치를 제공함으로써, 주사율 가변 모드에서 저주사율 영상의 표시품질이 향상된 표시장치를 제공할 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 개시의 실시예들은 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 표시장치에 대한 다양한 요구가 증가하고 있으며, 액정 표시장치(LCD: Liquid Crystal Display), 유기발광 표시장치(OLED: Organic Light Emitting Diode Display) 등과 같은 다양한 유형의 표시장치가 활용되고 있다.
표시장치는 다양한 콘텐츠의 영상을 표시하기 위한 용도로 사용된다. 예를 들어, 표시장치는 방송, 영화, 게임 등 다양한 콘텐츠의 영상을 표시할 수 있다.
한편, 방송, 영화와 달리, 게임 영상을 시청하는 이용자는 영상의 프레임 전환이 신속하게 이루어지기를 원하는 특징이 있다. 이에 따라, 일부 표시장치는 저주사율부터 고주사율까지 모두 구동 가능한 가변 주사율(VRR: Variable Refresh Rate) 모드를 지원할 수 있도록 설계되어 있다.
본 개시의 실시예들은 주사율 가변 모드에서 영상의 표시품질이 향상된 표시장치를 제공할 수 있다.
본 개시의 실시예들은 저주사율에서 저계조 영상의 표현력이 향상된 표시장치를 제공할 수 있다.
본 개시의 실시예들은 발광소자와, 상기 발광소자의 제1 전극과 전기적으로 연결되며 상기 발광소자를 구동하기 위해 구성되는 구동 트랜지스터를 포함하는 다수의 서브픽셀들, 상기 다수의 서브픽셀들과 전기적으로 연결되고, 상기 발광소자의 제1 전극에 초기화 전압을 인가하는 기준전압 라인을 포함하고, 블랭크 기간의 길이에 따라 상기 기준전압 라인에 인가되는 상기 초기화 전압의 전압 레벨이 가변하는 표시장치를 제공할 수 있다.
본 개시의 실시예들에 의하면, 주사율 가변 모드에서 영상의 표시품질이 향상된 표시장치를 제공할 수 있다.
본 개시의 실시예들에 의하면, 저주사율에서 저계조 영상의 표현력이 향상된 표시장치를 제공할 수 있다.
도 1은 본 개시에 따른 표시장치의 개략적인 구성 블록도이다.
도 2는 본 개시에 따른 표시장치를 설명하기 위한 도면이다.
도 3은 본 개시에 따른 표시장치의 서브픽셀 구조와 서브픽셀의 특성치를 보상하기 위한 구성을 간단히 나타낸 도면이다.
도 4는 특정 모드에서 프레임 레이트(Frame rate)가 시간에 따라 달라지는 것을 예시적으로 나타내는 도면이다.
도 5는 수직 동기화 모드(VSYNC Mode)가 켜져 있는 경우 표시패널의 구동을 설명하기 위한 도면이다.
도 6은 수직 동기화 모드(VSYNC Mode)가 켜져 있는 경우 프레임 지연 현상(Frame lag)이 발생하는 예를 설명하기 위한 도면이다.
도 7은 수직 동기화 모드(VSYNC Mode)가 꺼져 있는 경우 화면 찢김 현상(Screen Tearing)이 발생하는 것을 설명하기 위한 도면이다.
도 8은 화면 찢김 현상(Screen Tearing) 현상을 설명하기 위한 도면이다.
도 9는 수직 동기화 모드(VSYNC Mode)가 꺼진 경우, 표시패널이 주사율 가변 모드로 구동되는 실시예를 설명하기 위한 도면이다.
도 10은 표시장치가 주사율 고정 모드로 구동되는 제1 모드와, 표시장치가 주사율 가변 모드로 구동되는 제2 모드에서, 데이터 인에이블 신호(DE)를 기준으로 각각의 모드에서의 프레임 기간을 설명하기 위한 도면이다.
도 11은 블랭크 기간의 길이와 구동 트랜지스터의 제1 노드와 제2 노드 사이의 전압 차 간의 관계를 설명하기 위한 도면이다.
도 12는 주사율 가변 모드에서 주사율이 낮을 때 표시패널에서 시인되는 블랙 뜸 현상을 예시적으로 설명하기 위한 도면이다.
도 13은 본 개시의 실시예들에 따른 표시장치에서 제1 초기화 전압의 보상 프로세스를 설명하기 위한 도면이다.
도 14는 본 개시의 실시예들에 따른 표시장치에서 모니터링 서브픽셀(MSP)과 모니터링 서브픽셀 센싱 전압을 설명하기 위한 도면이다.
도 15는 타이밍 컨트롤러가 기준 주사율 값과 기준 주사율 값에서의 기준 센싱 전압 값에 기초하여 제1 초기화 전압의 전압 값을 변경하도록 파워 관리 회로를 제어하는 과정을 설명하기 위한 도면이다.
도 16은 본 개시에 따른 표시장치에서 일반 영상을 표시하는 경우와 게이밍 영상을 표시하는 경우의 차이점을 간략히 표현한 도면이다.
도 17은 본 개시의 실시예들에 따른 표시장치가 주사율 가변 모드에서 완전한 블랙을 표시하는 점을 예시적으로 나타낸 도면이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 개시에 따른 표시장치(100)의 개략적인 구성블록도이다.
도 1을 참조하면, 본 개시에 따른 표시장치(100)는, 외부 입력에 따라 표시장치(100)의 동작을 제어하는 메인 제어 장치(110)와, 메인 제어 장치(110)로부터 제공받은 영상 데이터를 표시하는 표시패널(130)과, 표시패널(130)의 구동을 위한 구동 회로(120)를 포함할 수 있다. 메인 제어 장치(110)는, 시스템 온 칩(SoC: System on Chip) 장치라고도 한다.
본 개시에 따른 표시장치(100)에서, 메인 제어 장치(110)는, 시스템 메모리(System memory), CPU(Central Processing Unit), 인터럽트 컨트롤러(Interrupt Controller), 송수신부(Tx/Rx), 메모리 컨트롤러(Memory Controller), 이미지 생성부(Image Generator) 및 디스플레이 컨트롤러(Display Controller) 등을 포함할 수 있다.
메인 제어 장치(110) 내의 시스템 메모리(System memory)는, 구동 회로(120)의 동작에 필요한 명령, 파라미터 등을 저장할 수 있다. 예를 들어, CPU는 시스템 메모리에 저장된 명령, 파라미터 등을 이용하여 동작할 수 있다.
메인 제어 장치(110) 내의 CPU는 메인 제어 장치(110)의 동작을 전반적으로 제어할 수 있다. 예를 들어, CPU는 각 구성요소인 시스템 메모리, 인터럽트 컨트롤러, 송수신부, 메모리 컨트롤러, 이미지 생성부 및 디스플레이 컨트롤러의 동작을 제어할 수 있다. 또한, CPU는 이미지 생성부에 이미지를 생성하거나 프로세싱하도록 요청할 수 있다.
메인 제어 장치(110) 내의 인터럽트 컨트롤러는, 메인 제어 장치(110)의 동작을 전반적으로 제어할 수 있다. 즉, 인터럽트 컨트롤러는 각 구성요소들로부터 인터럽트들을 수신하고, 각 인터럽트의 실행순서를 조정하여 해당 인터럽트에 상응하는 동작을 하도록 CPU에 전달할 수 있다.
메인 제어 장치(110)내의 송수신부는, 다양한 인터페이스 규격에 따라 변환한 명령, 신호, 인터럽트 및 데이터를 구동 회로(120)와 송수신할 수 있다. 메인 제어 장치(100) 내의 송수신부는 외부 메모리에 저장된 이미지 데이터를 구동 회로(120)의 타이밍 컨트롤러를 통해 소스 드라이버 집적회로로 제공할 수 있다.
메인 제어 장치(110) 내의 메모리 컨트롤러는, 메인 제어 장치(110)에 연결된 외부 메모리로부터 데이터를 송수신할 때 외부 메모리를 제어할 수 있다. 즉, 메모리 컨트롤러는, CPU, 이미지 생성부 또는 디스플레이 컨트롤러의 요청에 따라 외부 메모리에 액세스하여 이미지 데이터를 읽고 쓰고 삭제할 수 있다.
메인 제어 장치(110) 내의 이미지 생성부는, CPU의 제어에 따라 그래픽 처리와 관련된 프로그램 명령들을 읽고 수행하며, 이미지를 생성하거나 프로세싱할 수 있다. 이러한 이미지 생성부는 그래픽 엔진, GPU(Graphic Processing Unit), 그래픽 액셀레이터(Accelerator), 2D 등으로 구현될 수 있다.
메인 제어 장치(110) 내의 디스플레이 컨트롤러는, 구동 회로(120)에 대한 메인 제어 장치(110)의 동작을 제어하거나, 메인 제어 장치(110)에 대한 구동 회로(120)의 동작을 제어할 수 있다. 예를 들어, 디스플레이 컨트롤러는, 외부 메모리에 저장된 데이터가 송수신부를 통해 출력되도록 메모리 컨트롤러를 제어할 수 있다. 또한, 디스플레이 컨트롤러는, 이미지 생성부가 생성한 이미지 데이터가 송수신부를 통해 출력되도록, 이미지 생성부를 제어할 수 있다.
메인 제어 장치(110) 내의 시스템 버스는, 메인 제어 장치(110)의 각 구성요소를 연결하여 각 구성요소 간 데이터 송수신의 통로 역할을 할 수 있다. 시스템 버스는, 구성요소들 간의 데이터 통신을 위한 소규모의 버스를 포함할 수 있다.
이러한 메인 제어 장치(110)는, 집적 회로(IC: Integrated Circuit), 프로세서(Processor), 어플리케이션 프로세서(Application Processor), 멀티 미디어 프로세서(Multimedia Processor), 또는 집적된 멀티 미디어 프로세서(Integrated Multimedia Processor) 등으로 불릴 수 있다.
도 2는 본 개시에 따른 표시장치(100)를 설명하기 위한 도면이다.
도 2를 참조하면, 본 개시에 따른 표시장치는 표시패널(130)과, 표시패널(130)을 구동하기 위한 구동 회로(120)를 포함할 수 있다.
표시패널(130)에는 기판 상에 다수의 데이터 라인(DL)들 및 다수의 게이트 라인(GL)들 등의 신호 배선들이 배치될 수 있다. 표시패널(130)에는 다수의 데이터 라인(DL)들 및 다수의 게이트 라인(GL)들과 전기적으로 연결되는 다수의 서브픽셀(SP)들이 배치될 수 있다.
표시패널(130)은 영상이 표시되는 표시 영역(AA)과 영상이 표시되지 않는 비표시 영역(NA)을 포함할 수 있다. 표시패널(130)에서, 표시영역(AA)에는 영상을 표시하기 위한 다수의 서브픽셀(SP)이 배치되고 비표시영역(NA)에는 데이터 구동 회로(220), 게이트 구동 회로(230)가 실장되거나, 데이터 구동 회로(220) 또는 게이트 구동 회로(230)와 연결되는 패드부가 배치될 수도 있다.
표시패널(130)의 비표시영역(NA)에는 영상을 표시하지 않는 하나 이상의 모니터링 서브픽셀이 위치할 수 있다.
표시패널(130)에 둘 이상의 더미 서브픽셀들이 위치하는 경우, 둘 이상의 모니터링 서브픽셀들은 더미 라인(210)에 위치할 수 있다.
모니터링 서브픽셀은, 데이터 라인(DL)으로부터 데이터 신호를 입력받고, 게이트 라인(GL)으로부터 게이트 신호를 입력 받을 수 있다.
모니터링 서브픽셀은, 발광소자를 포함하지 않을 수 있다. 따라서, 모니터링 서브픽셀은 발광하지 않는다.
모니터링 서브픽셀은 표시영역(AA)의 바깥에 위치할 수 있으며, 일례로, 표시패널(130)에서 데이터 구동 회로(220)와 인접한 상측, 및/또는 표시패널(130)에서 데이터 구동 회로(220)와 가장 먼 하측에 위치할 수 있다.
더미 라인(210)은, 표시패널(130)에서 다수의 게이트 라인(GL)들과 평행한 방향으로 배치될 수 있다.
데이터 구동 회로(220)는 다수의 데이터 라인(DL)을 구동하기 위해 구성된 회로로서, 다수의 데이터 라인(DL)들로 데이터 신호를 공급할 수 있다. 게이트 구동 회로(230)는 다수의 게이트 라인(GL)들을 구동하기 위해 구성된 회로로서, 다수의 게이트 라인(GL)으로 게이트 신호들을 공급할 수 있다. 타이밍 컨트롤러(240)는 데이터 구동 회로(220)의 동작 타이밍을 제어하기 위해 데이터 구동 타이밍 제어신호(DCS)를 데이터 구동 회로(220)에 공급할 수 있다. 타이밍 컨트롤러(240)는 게이트 구동 회로(230)의 동작 타이밍을 제어하기 위한 게이트 구동 타이밍 제어신호(GCS)를 게이트 구동 회로(230)에 공급할 수 있다.
타이밍 컨트롤러(240)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(220)에서 사용하는 데이터신호 형식에 맞게 전환하여, 전환된 영상 데이터(DATA)를 데이터 구동 회로(220)에 공급하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다.
타이밍 컨트롤러(240)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 메인 제어 장치(110), 도 1 참조)로부터 수신한다.
타이밍 컨트롤러(240)는, 데이터 구동 회로(220) 및 게이트 구동 회로(230)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력 받아, 각종 제어 신호들(DCS, GCS)을 생성하여 데이터 구동 회로(220) 및 게이트 구동 회로(230)로 출력한다.
타이밍 컨트롤러(240)는, 게이트 구동 회로(230)를 제어하기 위하여 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 구동 타이밍 제어 신호(GCS: Gate Driving Timing Control Signal)를 출력한다.
타이밍 컨트롤러(240)는, 데이터 구동 회로(220)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock) 등을 포함하는 각종 데이터 구동 타이밍 제어 신호(DCS: Data Driving Timing Control Signal)를 출력한다.
데이터 구동 회로(220)는 타이밍 컨트롤러(240)로부터 영상 데이터(DATA)를 입력 받아 다수의 데이터 라인(DL)을 구동한다.
데이터 구동 회로(220)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시패널(130)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(130)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 표시패널(130)과 연결될 수 있다.
게이트 구동 회로(230)는 타이밍 컨트롤러(240)의 제어에 따라, 턴-온 레벨 전압의 게이트 신호를 출력하거나 턴-오프 레벨 전압의 게이트 신호를 출력할 수 있다. 게이트 구동 회로(230)는 다수의 게이트 라인(GL)으로 턴-온 레벨 전압의 게이트 신호를 공급함으로써, 다수의 게이트 라인(GL)을 구동할 수 있다.
게이트 구동 회로(230)는 테이프 오토메티드 본딩(TAB) 방식으로 표시패널(130)과 연결되거나, 칩 온 글래스(COG) 방식 또는 칩 온 패널(COP) 방식으로 표시패널(130)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 표시패널(130)과 연결될 수 있다.
게이트 구동 회로(230)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시패널(130)의 비표시 영역(NA)에 형성될 수 있다. 게이트 구동 회로(230)는 표시패널(130)의 기판 상에 배치되거나 기판에 연결될 수 있다. 게이트 구동 회로(230)는 게이트 인 패널(GIP) 타입인 경우 기판의 비표시 영역(NA)에 배치될 수 있다. 게이트 구동 회로(230)는 칩 온 글래스(COG) 방식 또는 칩 온 필름(COF) 방식인 경우, 표시패널(130)의 기판에 연결될 수 있다.
데이터 구동 회로(220)는, 게이트 구동 회로(230)에 의해 특정 게이트 라인(GL)이 열리면, 타이밍 컨트롤러(240)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 신호로 변환하여 다수의 데이터 라인(DL)으로 공급할 수 있다.
데이터 구동 회로(220)는 표시패널(130)의 일 측(예: 상측 또는 하측)에 연결될 수 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(220)는 표시패널(130)의 양측(예: 상측과 하측)에 모두 연결되거나, 표시패널(130)의 4 측면 중 2 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(230)는 표시패널(130)의 일측(예: 좌측 또는 우측)에 연결될 수 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(230)는 표시패널(130)의 양측(예: 좌측과 우측)에 모두 연결되거나, 표시패널(130)의 4 측면 중 2 이상의 측면에 연결될 수도 있다.
타이밍 컨트롤러(240)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어 장치일 수 있고, 또는 제어 장치 내 회로일 수도 있다. 타이밍 컨트롤러(240)는, IC(Integrated Circuit), FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
타이밍 컨트롤러(240)는 인쇄회로기판, 가요성 인쇄회로 등에 실장되고, 인쇄회로기판, 가요성 인쇄회로 등을 통해 데이터 구동 회로(220) 및 게이트 구동 회로(230)와 전기적으로 연결될 수 있다.
타이밍 컨트롤러(240)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(220)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage Differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다.
타이밍 컨트롤러(240)는 하나 이상의 레지스터 등의 기억매체를 포함할 수 있다.
본 실시예들에 따른 표시장치(100)는, 액정표시장치 등의 백 라이트 유닛을 포함하는 디스플레이일 수도 있고, OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED (Micro Light Emitting Diode) 디스플레이 등의 자발광 디스플레이일 수 있다.
본 실시예들에 따른 표시장치(100)가 OLED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 유기발광다이오드(OLED)를 발광소자로서 포함할 수 있다. 본 실시예들에 따른 표시장치(100)가 퀀텀닷 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 만들어진 발광소자를 포함할 수 있다. 본 실시예들에 따른 표시장치(100)가 마이크로 LED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED (Micro Light Emitting Diode)를 발광소자로서 포함할 수 있다.
도 3은 본 개시에 따른 표시장치의 서브픽셀(SP) 구조와 서브픽셀(SP)의 특성치를 보상하기 위한 구성을 간단히 나타낸 도면이다.
도 3을 참조하면, 다수의 서브픽셀(SP) 각각은 발광소자(ED), 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 스토리지 캐패시터(Cst)를 포함할 수 있다.
발광소자(ED)는 제1 전극과 제2 전극, 제1 전극과 제2 전극 사이의 발광층(EL)을 포함할 수 있다.
발광소자(ED)의 제1 전극은 픽셀 전극(PE: Pixel Electrode)이고, 발광소자(ED)의 제2 전극은 공통 전극(CE: Common Electrode)이다.
발광소자(ED)의 픽셀 전극(PE)은 각 서브픽셀(SP)마다 배치되는 전극이고, 공통 전극(CE)은 모든 서브픽셀(SP)에 공통으로 배치되는 전극일 수 있다. 여기서 픽셀 전극(PE)은 애노드 전극이고 공통 전극(CE)은 캐소드 전극일 수 있다. 반대로, 픽셀 전극(PE)은 캐소드 전극이고 공통 전극(CE)은 애노드 전극일 수도 있다.
예를 들어, 발광소자(ED)는 유기발광다이오드(OLED), 발광다이오드(LED) 또는 퀀텀닷 발광소자 등일 수 있다.
구동 트랜지스터(DRT)는 발광소자(ED)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다.
구동 트랜지스터(DRT)의 제1 노드(N1)는 구동 트랜지스터(DRT)의 게이트 노드일 수 있으며, 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드일 수 있으며, 센싱 트랜지스터(SENT)의 소스 노드 또는 드레인 노드와 전기적으로 연결되고, 발광소자(ED)의 픽셀 전극(PE)과도 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 고전위 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있다.
스캔 트랜지스터(SCT)는 게이트 신호의 일종인 스캔 펄스(SCAN)에 의해 제어되며 구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL)에 전기적으로 연결될 수 있다. 다시 말해, 스캔 트랜지스터(SCT)는, 게이트 라인(GL)의 한 종류인 스캔 라인(SCL)에서 공급되는 스캔 펄스(SCAN)에 따라 턴-온 또는 턴-오프 되어, 데이터 라인(DL)과 구동 트랜지스터(DRT)의 제1 노드(N1) 간의 연결을 제어할 수 있다.
스캔 트랜지스터(SCT)는, 턴-온 레벨 전압을 갖는 스캔 펄스(SCAN)에 의해 턴-온 되어, 데이터 라인(DL)에서 공급된 데이터 신호(Vdata)를 구동 트랜지스터(DRT)의 제1 노드(N1)에 전달해줄 수 있다.
여기서, 스캔 트랜지스터(SCT)가 n 타입 트랜지스터인 경우, 스캔 펄스(SCAN)의 턴-온 레벨 전압은 하이 레벨 전압일 수 있다. 스캔 트랜지스터(SCT)가 p 타입 트랜지스터인 경우, 스캔 펄스(SCAN)의 턴-온 레벨 전압은 로우 레벨 전압일 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)에 전기적으로 연결될 수 있다. 스토리지 캐패시터(Cst)는 양 단의 전압 차이에 해당하는 전하량이 충전되고, 정해진 프레임 시간 동안, 양 단의 전압 차이를 유지하는 역할을 해준다. 이에 따라, 정해진 프레임 시간 동안, 해당 서브픽셀(SP)은 발광할 수 있다.
도 3을 참조하면, 본 개시에 따른 표시장치(100)의 표시패널(130)에 배치된 다수의 서브픽셀(SP) 각각은 센싱 트랜지스터(SENT)를 더 포함할 수 있다.
센싱 트랜지스터(SENT)는 게이트 신호의 일종인 센스 펄스(SENSE)에 의해 제어되며 구동 트랜지스터(DRT)의 제2 노드(N2)와 기준전압 라인(RVL: Reference Voltage Line)에 전기적으로 연결될 수 있다. 다시 말해, 센싱 트랜지스터(SENT)는, 게이트 라인(GL)의 다른 한 종류인 센스 라인(SENL)에서 공급된 센스 펄스(SENSE)에 따라 턴-온 또는 턴-오프 되어, 기준전압 라인(RVL)과 구동 트랜지스터(DRT)의 제2 노드(N2) 간의 연결을 제어할 수 있다.
구동 트랜지스터(DRT)의 제2 노드(N2)는, 센싱 노드라고도 한다.
센싱 트랜지스터(SENT)는, 턴-온 레벨 전압을 갖는 센스 펄스(SENSE)에 의해 턴-온 되어, 기준전압 라인(RVL)에서 공급된 기준전압(Vref)을 구동 트랜지스터(DRT)의 제2 노드(N2)에 전달해줄 수 있다. 기준전압 라인(RVL)은 센싱 라인(Sensing Line)이라고도 한다.
제1 초기화 스위치(RPRE)는 기준전압 라인(RVL)과 제1 초기화 전압 공급 노드(NpreR) 사이의 전기적 연결을 스위칭 할 수 있다. 제1 초기화 스위치(RPRE)는 기준전압 라인(RVL)과 전기적으로 연결되는 일단과, 제1 초기화 전압 공급 노드(NpreR)에 전기적으로 연결되는 타단을 포함한다.
제1 초기화 전압 공급 노드(NpreR)에는 제1 초기화 전압(VpreR)이 인가된다.
제2 초기화 스위치(SPRE)는 기준전압 라인(RVL)과 제2 초기화 전압 공급 노드(NpreS) 사이의 전기적 연결을 스위칭 할 수 있다. 제2 초기화 스위치(SPRE)는 기준전압 라인(RVL)과 전기적으로 연결되는 일단과, 제2 초기화 전압 공급 노드(NpreS)에 전기적으로 연결되는 타단을 포함한다.
제2 초기화 전압 공급 노드(NpreS)에는 제2 초기화 전압(VpreS)이 인가된다. 제2 초기화 전압(VpreS)의 전압 레벨은 제1 초기화 전압(VpreR)의 전압 레벨과 다를 수 있다.
제1 초기화 전압(VpreR)은, 데이터 라인(DL)에 영상 표시를 위한 데이터 전압(Vdata)이 입력되는 경우에, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 초기화 하기 위해 입력되는 전압일 수 있다. 예를 들어, 구동 트랜지스터(DRT)의 제1 노드(N1)에 영상 표시를 위한 데이터 전압(Vdata)이 공급되고, 구동 트랜지스터(DRT)의 제2 노드(N2)에 제1 초기화 전압(VpreR)이 공급되어, 스토리지 캐패시터(Cst)의 양단에 전위차가 발생할 수 있다.
제2 초기화 전압(VpreS)은, 데이터 라인(DL)에 서브픽셀(SP)의 특성치를 센싱하기 위한 전압이 입력되는 경우에, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 초기화 하기 위해 입력되는 전압일 수 있다. 예를 들어, 구동 트랜지스터(DRT)의 제1 노드(N1)에 서브픽셀(SP)의 특성치를 센싱하기 위한 전압(Vdata)이 공급되고, 구동 트랜지스터(DRT)의 제2 노드(N2)에 제2 초기화 전압(VpreS)이 공급되어, 스토리지 캐패시터(Cst)의 양단에 전위차가 발생할 수 있다.
전술한 바에 따르면, 기준전압 라인(RVL)은 제1 초기화 전압(VpreR) 또는 제2 초기화 전압(VpreS)을 서브픽셀(SP)에 인가할 수 있다. 같은 의미로, 제1 초기화 전압(VpreR)을 공급하는 전압원은, 서브픽셀(SP)에 제1 초기화 전압(VpreR)을 인가할 수 있다. 제2 초기화 전압(VpreS)을 공급하는 전압원은, 서브픽셀(SP)에 제2 초기화 전압(VpreS)을 인가할 수 있다. 제1 초기화 전압(VpreR) 및/또는 제2 초기화 전압(VpreS)을 서브픽셀(SP)에 인가하는 전압원은, 일례로, 파워 관리 회로일 수 있다.
센싱 트랜지스터(SENT)는, 턴-온 레벨 전압을 갖는 센스 펄스(SENSE)에 의해 턴-온 되어, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)으로 전달해줄 수 있다.
여기서, 센싱 트랜지스터(SENT)가 n 타입 트랜지스터인 경우, 센스 펄스(SENSE)의 턴-온 레벨 전압은 하이 레벨 전압일 수 있다. 센싱 트랜지스터(SENT)가 p 타입 트랜지스터인 경우, 센스 펄스(SENSE)의 턴-온 레벨 전압은 로우 레벨 전압일 수 있다.
센싱 트랜지스터(SENT)가 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)으로 전달해주는 기능은 서브픽셀(SP)의 특성치를 센싱하기 위한 구동 시 이용될 수 있다. 이 경우, 기준전압 라인(RVL)으로 전달되는 전압은 서브픽셀(SP)의 특성치를 산출하기 위한 전압이거나 서브픽셀(SP)의 특성치가 반영된 전압일 수 있다.
구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 본 개시의 실시예들에서는, 설명의 편의를 위하여, 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 센싱 트랜지스터(SENT) 각각은 n타입인 것을 예로 든다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
스캔 라인(SCL) 및 센스 라인(SENL)은 서로 다른 게이트 라인(GL)일 수 있다. 이 경우, 스캔 펄스(SCAN) 및 센스 펄스(SENSE)는 서로 별개의 게이트 신호일 수 있고, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(SCT)의 온-오프 타이밍과 센싱 트랜지스터(SENT)의 온-오프 타이밍은 독립적일 수 있다. 즉, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(SCT)의 온-오프 타이밍과 센싱 트랜지스터(SENT)의 온-오프 타이밍은 동일할 수도 있고 다를 수 있다.
이와 다르게, 스캔 라인(SCL) 및 센스 라인(SENL)은 동일한 게이트 라인(GL)일 수 있다. 즉, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(SCT)의 게이트 노드와 센싱 트랜지스터(SENT)의 게이트 노드는 하나의 게이트 라인(GL)에 연결될 수 있다. 이 경우, 스캔 펄스(SCAN) 및 센스 펄스(SENSE)는 동일한 게이트 신호일 수 있고, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(SCT)의 온-오프 타이밍과 센싱 트랜지스터(SENT)의 온-오프 타이밍은 동일할 수 있다.
도 3에 도시된 서브픽셀(SP)의 구조는 예시들일 뿐, 1개 이상의 트랜지스터를 더 포함하거나 1개 이상의 캐패시터를 더 포함하여 다양하게 변형될 수 있다.
또한, 도 3에서는 표시장치(100)가 자발광 표시장치인 경우를 가정하여 서브픽셀(SP) 구조를 설명하였으나, 표시장치(100)가 액정 표시장치인 경우, 각 서브픽셀(SP)은 트랜지스터 및 픽셀 전극 등을 포함할 수 있다.
도 3을 참조하면, 본 개시에 따른 표시장치(100)는 라인 캐패시터(Crvl)를 포함할 수 있다. 라인 캐패시터(Crvl)는 일단이 기준전압 라인(RVL)과 전기적으로 연결된 캐패시터 소자이거나, 기준전압 라인(RVL)에 형성된 기생 캐패시터일 수 있다.
도 3을 참조하면, 소스 드라이버 집적회로(SDIC)는 아날로그 디지털 컨버터(ADC)와 샘플링 스위치(SAM)를 더 포함할 수 있다.
기준전압 라인(RVL)은 아날로그 디지털 컨버터(ADC)에 전기적으로 연결될 수 있다. 아날로그 디지털 컨버터(ADC)는 기준전압 라인(RVL)의 전압을 센싱할 수 있다. 아날로그 디지털 컨버터(ADC)가 센싱하는 전압은 서브픽셀(SP)의 특성치가 반영된 전압일 수 있다.
본 개시에서, 서브픽셀(SP)의 특성치는 구동 트랜지스터(DRT) 또는 발광소자(ED)의 특성치일 수 있다. 구동 트랜지스터(DRT)의 특성치는 구동 트랜지스터(DRT)의 문턱전압 및 이동도 등을 포함할 수 있다. 발광소자(ED)의 특성치는 발광소자(ED)의 문턱전압을 포함할 수 있다.
아날로그 디지털 컨버터(ADC)는 아날로그 전압을 입력받아 디지털 값으로 변환해 타이밍 컨트롤러(240)로 출력할 수 있다.
샘플링 스위치(SAM)는 아날로그 디지털 컨버터(ADC)와 기준전압 라인(RVL) 사이에 위치할 수 있다. 샘플링 스위치(SAM)는 기준전압 라인(RVL)과 아날로그 디지털 컨버터(ADC) 사이의 전기적 연결을 스위칭해줄 수 있다.
타이밍 컨트롤러(240)는 서브픽셀(SP)의 특성치 정보가 저장된 메모리(310) 및 메모리(310)에 저장된 정보를 기초로 서브픽셀(SP)의 특성치 변화를 보상하기 위한 계산을 수행하는 보상 회로(320)를 포함할 수 있다.
메모리(310)에는 서브픽셀(SP)의 특성치를 보상하기 위한 정보가 저장될 수 있다. 예를 들어, 메모리(310)에는 다수의 서브픽셀(SP) 각각의 구동 트랜지스터(DRT)의 문턱전압 및 이동도에 대한 정보와, 서브픽셀(SP)에 포함된 발광소자(ED)의 문턱전압에 대한 정보가 저장될 수 있다.
발광소자(ED)의 문턱전압에 대한 정보는 메모리(310)의 룩업 테이블(LUT)에 저장될 수 있다.
보상 회로(320)는 아날로그 디지털 컨버터(ADC)로부터 입력받은 디지털 값과 메모리(310)에 저장된 서브픽셀(SP)의 특성치 정보를 기초로 해당 서브픽셀(SP)의 특성치 변화 정도를 계산한다. 보상 회로(320)는 메모리(310)에 저장된 서브픽셀(SP)의 특성치를 업데이트한다.
타이밍 컨트롤러(240)는 보상 회로(320)에서 계산된 서브픽셀(SP)의 특성치 변화를 반영하여, 영상 데이터를 보상하여 데이터 구동 회로(220)를 구동한다.
서브픽셀(SP)의 특성치 변화가 반영된 데이터 신호(Vdata)는 디지털 아날로그 컨버터(DAC)를 통해 해당 데이터 라인(DL)으로 출력될 수 있다.
서브픽셀(SP)의 특성치 변화를 센싱하고 이를 보상하는 상기 과정을, “서브픽셀 특성치 보상 프로세스”라고도 한다.
도 4는 특정 모드에서 프레임 레이트(Frame rate)가 시간에 따라 달라지는 것을 예시적으로 나타내는 도면이다.
도 4를 참조하면, 특정 모드에서는 프레임 레이트(Frame rate)가 시간에 따라 달라질 수 있다. 특정 모드는, 일례로, 게임 영상이 표시되는 게이밍 모드일 수 있다.
프레임 레이트(Frame rate)는, 초당 프레임 수(FPS: Frame Per Second)라고도 하며, 표시장치에서 1초 동안 보여주는 프레임의 수를 가리킨다.
일반적인 방송 영상을 수신하여 표시패널에 표시하는 경우에는, 프레임 레이트(Frame rate)가 24fps, 30fps 등으로 일정할 수 있다. 그런데, 게이밍 모드의 경우, 게임 내에서 사용자의 움직임 등에 따라, 프레임 레이트(Frame rate)가 시간에 따라 가변 될 수 있다.
도 4를 참조하면, 프레임 레이트(Frame rate)는 시간에 따라, 60fps보다 높아지거나, 낮아질 수 있다.
도 5는 수직 동기화 모드(VSYNC Mode)가 켜져 있는 경우 표시패널의 구동을 설명하기 위한 도면이다.
수직 동기화 모드(VSYNC Mode)는, 메인 제어 장치(110)에서 다음 프레임의 이미지를 생성하기 시작하는 타이밍과 표시패널(130)에서 해당 프레임의 이미지를 출력하는 타이밍이 동기화된 모드이다.
도 5를 참조하면, 표시패널(130)은 수직 동기화 모드(VSYNC Mode)가 켜진 상태로 구동될 수 있다.
수직 동기화 모드(VSYNC Mode)가 켜진 상태에서, 표시패널(130)은 수직 동기화 신호(Vsync)의 타이밍에 맞춰 영상을 표시한다. 예를 들어, 수직 동기화 신호(Vsync)는 미리 설정된 길이의 제1 전압 레벨(예: 하이 레벨) 인가 기간과, 미리 설정된 길이의 제2 전압 레벨(예: 로우 레벨) 인가 기간을 가질 수 있다.
예를 들어, 수직 동기화 신호(Vsync)가 제1 전압 레벨로 인가되는 기간은 표시패널(130)에 영상 표시를 위한 데이터 전압이 인가되는 액티브 기간에 대응할 수 있다. 수직 동기화 신호(Vsync)가 제2 전압 레벨로 인가되는 기간은 액티브 기간 사이의 블랭크 기간에 대응하는 것일 수 있다.
도 5를 참조하면, 수직 동기화 모드(VSYNC Mode)가 켜진 상태에서, 표시패널(130)은 수직 동기화 신호(Vsync)가 제2 전압 레벨에서 제1 전압 레벨로 전환되는 타이밍에 맞추어, 해당 프레임의 영상을 표시할 수 있다.
메인 제어 장치(110)에서 프로세싱된 이미지는 표시패널(130)에 표시되며, 표시패널(130)은 수직 동기화 신호(Vsync)의 타이밍에 맞춰 영상을 표시한다.
수직 동기화 모드(VSYNC Mode)가 켜진 상태에서는, 수직 동기화 신호(Vsync)의 신호 레벨이 하이 레벨인 도중에 메인 제어 장치(110)에서 다음 프레임 영상의 프로세싱이 완료되더라도, 표시패널(130)에는 해당 프레임의 영상이 표시되고, 표시패널(130)에 다음 프레임의 영상이 표시되는 것은 아니다.
수직 동기화 모드(VSYNC Mode)가 켜진 상태에서는, 메인 제어 장치(110)의 이미지 프로세싱 속도가 빠르더라도 메인 제어 장치(110)가 이미지를 프로세싱 하기 시작하는 시점이 더 빨라질 수 없다. 이에 따라, 수직 동기화 모드(VSYNC Mode)가 켜진 상태에서는, 각각의 프레임들마다 블랭크 기간의 길이가 동일할 수 있다.
도 5를 참조하면, 수직 동기화 신호(Vsync)의 신호 레벨이 하이 레벨인 기간에 이미지 제어 장치(110)는 N 번째 프레임(Frame N)의 영상을 프로세싱 한다. 그리고, 표시패널(130)에서 N 번째 프레임(Frame N)의 영상을 표시하는 타이밍에 맞춰, N+1 번째 프레임(Frame N+1)의 이미지를 프로세싱하기 시작한다.
도 6은 수직 동기화 모드(VSYNC Mode)가 켜져 있는 경우 프레임 지연 현상(Frame lag)이 발생하는 예를 설명하기 위한 도면이다.
도 6을 참조하면, 수직 동기화 모드(VSYNC Mode)가 켜진 상태에서, 메인 제어 장치(110)의 이미지 프로세싱 속도가 느리면, 표시패널(130)은 프레임이 바뀌더라도 이전 프레임의 영상을 그대로 표시한다.
이에 따라, 수직 동기화 신호(Vsync) 상으로 프레임이 전환 되었으나, 표시패널(130)에서는 동일한 현상이 표시되는 프레임 지연 현상(Frame lag)이 발생할 수 있다.
즉, 수직 동기화 모드(VSYNC Mode)가 켜진 상태에서, 메인 제어 장치(110)의 이미지 프로세싱 속도가 느리면, 프레임 지연 현상(Frame lag)이 발생하며, 동시에, 메인 제어 장치(110)가 다음 프레임의 영상을 프로세싱 하는 시점 또한 늦어진다.
프레임 지연 현상(Frame lag)은, 프레임 전환에 따라 빠른 반응이 요구되는 게이밍 모드 환경에서 특히 문제가 될 수 있다.
도 7은 수직 동기화 모드(VSYNC Mode)가 꺼져 있는 경우 화면 찢김 현상(Screen Tearing)이 발생하는 것을 설명하기 위한 도면이다.
도 7을 참조하면, 수직 동기화 모드(VSYNC Mode)가 꺼지면, 메인 제어 장치(110)는 수직 동기화 신호(Vsync)의 신호 레벨과 관계 없이, 해당 프레임의 이미지 프로세싱이 완료되면, 다음 프레임의 이미지 프로세싱을 시작할 수 있다.
이에 따라, 메인 제어 장치(110)의 이미지 프로세싱 속도가 빠르면, 메인 제어 장치(110)가 이미지를 프로세싱 하기 시작하는 시점이, 수직 동기화 모드(VSYNC Mode)가 켜져 있는 모드에 비해, 빨라질 수 있다.
한편, 메인 제어 장치(110)에서 해당 프레임의 이미지 프로세싱이 완료되면, 메인 제어 장치(110)는 표시패널(130)에서 프로세싱이 완료된 이미지를 표시하도록 구동 회로를 제어한다.
이에 따라, 표시패널(130)에는, 이전 프레임의 이미지와, 해당 프레임의 이미지가 한 화면에 표시 될 수 있다.
이러한 현상을 화면 찢김 현상(Screen Tearing)이라고 한다.
수직 동기화 모드(VSYNC Mode)가 꺼져 있는 경우, 표시패널(130)에서 화면 찢김 현상(Screen Tearing)이 시인될 수 있다.
도 8은 화면 찢김 현상(Screen Tearing) 현상을 설명하기 위한 도면이다.
도 8을 참조하면, 표시패널(130)에는, 화면 찢김 라인(STL: Screen Tearing Line)을 기준으로, 이전 프레임의 영상(Image (1))과, 해당 프레임의 영상(Image (2))이 한 화면에 표시될 수 있다.
화면 찢김 현상(Screen Tearing)이 발생하면, 표시패널(130)에는 이전 프레임의 영상(Image(1))과 해당 프레임의 영상(Image(2))이 한 화면에 표시되어, 표시패널(130)에는 마치 영상이 찢긴 듯한 화면이 표시된다.
도 9는 수직 동기화 모드(VSYNC Mode)가 꺼진 경우, 표시패널(130)이 주사율 가변 모드로 구동되는 실시예를 설명하기 위한 도면이다.
도 9를 참조하면, 수직 동기화 모드(VSYNC Mode)가 꺼진 경우, 메인 제어 장치(110)는 해당 프레임의 이미지를 프로세싱 하고, 프로세싱이 완료된 이미지는 표시패널(130)에서 표시된다. .
액티브 기간(ACT)에, 표시패널(130)의 다수의 데이터 라인(DL)들에는 해당 프레임의 이미지를 표시하기 위한 데이터 신호가 입력된다.
다수의 프레임들 각각은, 해당 프레임의 영상이 다수의 데이터 라인(DL)들에 입력되는 액티브 기간(ACT)과, 해당 프레임의 영상이 다수의 데이터 라인(DL)들에 입력된 이후 다음 프레임의 영상이 다수의 데이터 라인(DL)들에 입력되기 전까지의 블랭크 기간(BLANK)을 포함할 수 있다.
수직 동기화 모드(VSYNC Mode)가 꺼져 있는 동안, 다수의 프레임들 각각은, 프레임 기간(Frame Period)이 서로 다를 수 있다.
다수의 프레임들 각각은, 액티브 기간(ACT)의 길이가 동일하고, 블랭크 기간(BLANK)의 길이가 다를 수 있다. 즉, 수직 동기화 모드(VSYNC Mode)가 켜져 있는 경우에 다수의 프레임들 각각의 블랭크 기간(BLANK)의 길이가 동일한 것과 달리, 수직 동기화 모드(VSYNC Mode)가 꺼져 있는 경우에 다수의 프레임들 각각의 블랭크 기간(BLANK)의 길이는 서로 다를 수 있다.
도 9를 참조하면, 첫 번째 프레임의 프레임 기간(Frame Period 1)과 두 번째 프레임의 프레임 기간(Frame Period 2), 세 번째 프레임의 프레임 기간(Frame Period 3)은 모두 다를 수 있으나, 이들 프레임들의 액티브 기간(ACT)의 길이는 동일할 수 있다.
이에 따라, 수직 동기화 모드(VSYNC Mode)가 꺼져 있는 동안, 표시패널(130)에서 화면 찢김 현상(Screen Tearing)이 나타나지 않을 수 있다.
도 10은 표시장치가 주사율 고정 모드로 구동되는 제1 모드(Mode 1)와, 표시장치가 주사율 가변 모드로 구동되는 제2 모드(Mode 2)에서, 데이터 인에이블 신호(DE)를 기준으로 각각의 모드에서의 프레임 기간을 설명하기 위한 도면이다.
도 10을 참조하면, 본 개시의 실시예들에 따른 표시장치는 메인 제어 장치의 제어에 따라, 제1 모드(Mode 1)와 제2 모드(Mode 2) 중 어느 하나로 구동될 수 있다.
표시장치의 구동 모드는, 표시장치가 표시하는 영상의 종류에 따라 달라질 수 있다. 예를 들어, 표시장치가 방송 화면이나 영화 등의 영상을 표시하는 경우에는, 제1 모드(Mode 1)로 구동될 수 있다. 표시장치가 게임 화면 영상을 표시하는 경우에는, 제2 모드(Mode 2)로 구동될 수 있다.
제1 모드(Mode 1)에서, 표시장치는 미리 설정된 주사율로 영상을 표시할 수 있으며, 미리 설정된 주사율은, 일례로, 120Hz일 수 있다.
표시장치가 일반 영상을 표시하다가, 게임 화면 등의 영상을 표시하는 것으로 전환될 때, 표시장치의 구동 모드는 제1 모드(Mode 1)에서 제2 모드(Mode 2)로 전환된다.
제2 모드(Mode 2)에서, 표시장치가 영상을 표시하는 주사율은 가변된다. 즉, 각각의 프레임마다 프레임의 길이가 다를 수 있다.
제2 모드(Mode 2)에서, 각각의 프레임은, 영상을 표시하는 액티브 기간(ACT)의 길이는 동일하고, 블랭크 기간(BLANK)의 길이만 다를 수 있다.
프레임마다 액티브 기간(ACT)의 길이를 다르게 조절하기 위해서는, 각각의 프레임마다 데이터 인에이블 신호(DE)의 1 수평 기간(1H time)의 길이가 달라져야 한다. 그런데, 프레임마다 데이터 인에이블 신호(DE)의 1 수평 기간(1H time)의 길이가 달라질 경우, 프레임마다 각각의 서브픽셀에 데이터 신호가 인가되는 기간의 길이가 달라져 플리커 현상(Flicker)이 시인되어 화면 품질이 저하될 수 있다. 따라서, 프레임마다 데이터 인에이블 신호(DE)의 1 수평 기간(1H time)의 길이를 일정하게 유지하면서 블랭크 기간(BLANK)의 길이를 조절하는 방식으로 각 프레임의 기간의 길이를 다르게 조절한다.
전술한, 1 수평 기간(1H time)은 데이터 인에이블 신호(DE)의 전압 레벨이 하이 레벨(H)에서 로우 레벨(L)이 되었다가, 다시 하이 레벨(H)이 되기까지의 기간에 대응할 수 있다. 데이터 인에이블 신호(DE)가 하이 레벨인 기간은, 하나의 서브픽셀에 해당 프레임의 영상을 표시하기 위한 데이터 신호가 인가되는 기간의 길이와 대응할 수 있다.
본 개시에 따른 표시장치는, 제2 모드(Mode 2)에서, 각각의 프레임마다 프레임 기간(Frame Period)의 길이가 달라지더라도, 블랭크 기간(BLANK)의 길이만 달라지고, 액티브 기간(ACT)의 길이는 일정하게 유지되는 방식으로 구동된다.
예를 들어, 본 개시의 실시예들에 따른 표시장치는, 120Hz의 주사율로 영상을 표시할 때 액티브 기간(ACT)의 길이를, 제2 모드(Mode)에서의 액티브 기간(ACT)의 길이로 설정할 수 있다. 즉, 제2 모드(Mode 2)에서 주사율이 40Hz, 60Hz 또는 120Hz로 변경되더라도, 액티브 기간(ACT)의 길이는 일정할 수 있다. 이 때 120Hz의 주사율은, 해당 표시장치가 제2 모드(Mode 2)에서 구현할 수 있는 가장 높은 레벨의 주사율일 수 있다.
해당 표시장치가 제2 모드(Mode 2)에서 구현할 수 있는 가장 높은 레벨의 주사율은 기준 주사율(FRref: Reference Frame Rate)이라고도 한다. 기준 주사율(FRref, 예: 120Hz)보다 낮은 레벨의 주사율(예: 40Hz, 60Hz 등)은, 액티브 기간(ACT)의 길이가 유지되고 블랭크 기간(BLANK)의 길이만이 조절됨으로써 구현될 수 있다.
본 개시의 실시예들에 따른 표시장치는, 출하 되기 이전 단계에서 기준 주사율(FRref)을 기준으로 색좌표 값이나, 블랙 영상 표시를 위한 데이터 전압의 레벨 등이 설정될 수 있다.
제2 모드(Mode 2)에서 기준 주사율(FRref) 값은, 제1 모드(Mode 1)에서의 주사율과 같게 설정될 수 있으나, 두 주사율은 서로 다르게 설계될 수도 있다.
예를 들어, 제2 모드(Mode 2)에서 기준 주사율(FRref)은, 60Hz 또는 120Hz일 수 있으나, 이와 다른 값으로 설계될 수 있다.
제2 모드(Mode 2)에서 1 수평 기간(1H time)의 길이는, 제1 모드(Mode 1)에서 1 수평 기간(1H time)의 길이와 비교하여, 데이터 인에이블 신호(DE)가 하이 레벨(H)인 기간의 길이는 동일하고, 데이터 인에이블 신호(DE)가 로우 레벨(L)인 기간의 길이는 짧을 수 있다.
제1 모드(Mode 1)와 제2 모드(Mode 2)에서, 1 수평 기간(1H time)의 전압 레벨이 하이 레벨인 기간의 길이가 서로 동일하다는 것은, 제1 모드(Mode 1)와 제2 모드(Mode 2)에서, 1 수평 클럭(1 HCLK)의 길이가 제1 모드(Mode 1)와 제2 모드(Mode 2)에서 서로 동일하다는 것을 의미한다.
제2 모드(Mode 2)에서, 1 수평 기간(1H time)의 길이는, 기준 주사율(FRref)이 144Hz인 경우에, 각각의 프레임들마다 3.1μs로 일정할 수 있다.
도 10을 참조하면, 본 개시에 따른 표시장치는 제2 모드(Mode 2)가 종료되면, 주사율 고정 모드인 제1 모드(Mode 1)로 전환된다.
도 11은 블랭크 기간의 길이(BLANK period length)와 구동 트랜지스터(DRT)의 제1 노드와 제2 노드 사이의 전압 차(Vgs) 간의 관계를 설명하기 위한 도면이다.
블랭크 기간(BLANK) 동안, 스캔 트랜지스터(SCT)에는 턴-오프 전압 레벨의 게이트 전압이 인가된다. 하지만, 스캔 트랜지스터(SCT)의 누설 전류로 인해, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압은 점차 상승할 수 있다. 그리고, 구동 트랜지스터(DRT)의 제1 노드(N1)의 전압이 점차 상승함에 따라, 블랭크 기간(BLANK) 동안 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압도 다소 상승할 수 있다.
주사율 가변 모드에서 주사율이 낮아지면, 표시패널의 일부 서브픽셀(SP)은 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이, 발광소자(ED)를 발광시킬 정도로 상승할 수 있다.
도 11을 참조하면, 제2 모드(Mode 2)에서 주사율이 120Hz이거나, 60Hz일 때는 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(X, Y)이 발광 임계 전압(ETV)보다 낮을 수 있다. 그러나, 주사율이 40Hz일 때, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(Z)은 발광 임계 전압(ETV)보다 높을 수 있다.
이러한 서브픽셀(SP)은, 저주사율에서 블랭크 기간(BLANK) 동안 발광소자(ED)가 빛을 방출하여 완전한 블랙을 표시하지 못하는 블랙 뜸 현상을 초래한다.
도 12는 주사율 가변 모드에서 주사율이 낮을 때 표시패널에서 시인되는 블랙 뜸 현상을 예시적으로 설명하기 위한 도면이다.
도 12를 참조하면, 제2 모드(Mode 2)에서 고주사율, 예를 들어 120Hz 이상의 주사율로 영상을 표시하는 경우에는, 블랭크 기간(BLANK)에 블랙 뜸 현상이 발생하지 않는다.
그러나, 제2 모드(Mode 2)에서 저주사율, 예를 들어 40Hz 이하의 주사율로 영상을 표시하는 경우에는, 블랭크 기간(BLANK)에 블랙 뜸 현상이 발생할 수 있다.
블랙 뜸 현상은, 도 12와 같이 표시패널(130) 전체적으로 발생할 수도 있으나, 표시패널(130)의 특정 영역에서 국부적으로 발생할 수도 있다.
이에 따라, 표시패널(130)이 저주사율로 영상을 표시할 때, 저계조(예: 1Gray~40Gray) 영상의 휘도가 더 높게 시인되는 현상이 발생하거나, 화면이 깜빡거리는 플리커(Flicker) 현상 등이 발생할 수 있다.
블랙 뜸 현상이 표시패널(130)의 특정 영역에서 국부적으로 발생하는 경우, 블랙 뜸 현상은 특정 영역의 저계조 뭉침 현상이나 저계조 영상에서 휘도의 단차가 시인되는 현상 등으로 발생할 수 있다.
전술한 문제점으로 인해, 저계조 영상을 표시할 때 표시 품질이 나빠지는 문제가 발생할 수 있다. 따라서, 이를 해결하기 위한 방안이 요구된다.
도 13은 본 개시의 실시예들에 따른 표시장치에서 제1 초기화 전압(VpreR)의 보상 프로세스를 설명하기 위한 도면이다.
본 개시의 실시예들에 따른 표시장치는, 제1 초기화 전압(VpreR)의 전압 레벨을, 블랭크 기간(BLANK)의 길이를 반영하여 조절한다. 본 개시의 실시예들에 따른 표시장치는, 블랭크 기간(BLANK)의 길이가 길어지면, 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가되는 제1 초기화 전압(VpreR)의 전압 레벨을 높임으로써, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이의 전압 차(Vgs)를 줄인다. 이에 따라, 블랙 뜸 현상을 개선한다.
본 개시의 실시예들에 따른 표시장치에서 블랭크 기간(BLANK)의 길이를 반영하여 제1 초기화 전압(VpreR)의 전압 레벨을 조절하는 방법을 아래에서 구체적으로 설명한다.
도 13을 참조하면, 본 개시의 실시예들에 따른 표시장치는, 모니터링 서브픽셀(MSP)을 포함하며, 기준전압 라인(RVL)은 모니터링 서브픽셀(MSP)과 전기적으로 연결된다.
기준전압 라인(RVL)에는, 모니터링 서브픽셀(RVL)로부터 입력된 모니터링 서브픽셀 센싱 전압(Vsen_MSP)이 인가된다.
모니터링 서브픽셀 센싱 전압(Vsen_MSP)은, 주사율 가변 모드에서 블랭크 기간(BLANK))의 길이가 반영된 전압이다.
아날로그 디지털 컨버터(ADC)는, 모니터링 서브픽셀 센싱 전압(Vsen_MSP)을 입력받고, 입력된 모니터링 서브픽셀 센싱 전압(Vsen_MSP) 값에 대응하는 디지털 값(Dsen_MSP)을 타이밍 컨트롤러(240)에 출력한다.
타이밍 컨트롤러(240)에는 기준 주사율(FRref: Reference Frame Rate)과 기준 주사율(FRref)에서 모니터링 서브픽셀 센싱 전압(x) 값이 저장되어 있다.
타이밍 컨트롤러(240)는, 현재 주사율(FRcurrent: Current Frame Rate)에서 모니터링 서브픽셀 센싱 전압(x+Δ) 값과 기준 주사율(FRref)에서 모니터링 서브픽셀 센싱 전압(x) 값 사이의 차이 값(Δ)을 계산한다. 이를 “차이 값 산출 프로세스(Delta Calculation process)”로 호칭할 수 있다.
타이밍 컨트롤러(240)는, 차이 값 산출 프로세스(Delta Calculation process)에서 차이 값(Δ)을 산출하여, 산출된 차이 값(Δ)만큼 제1 초기화 전압(VpreR)의 전압 값을 보정하도록 파워 관리 회로(250)를 제어한다.
일례로, 타이밍 컨트롤러(240)는, 산출된 차이 값(Δ)이 양수이면 제1 초기화 전압(VpreR)의 전압 레벨을 차이 값(Δ)만큼 높이도록 파워 관리 회로(250)를 제어할 수 있다. 타이밍 컨트롤러(240)는, 산출된 차이 값(Δ)이 음수이면 제1 초기화 전압(VpreR)의 전압 레벨을 차이 값(Δ)만큼 낮추도록 파워 관리 회로(250)를 제어할 수 있다.
타이밍 컨트롤러(240)가 산출된 차이 값(Δ)에 기초하여 제1 초기화 전압(VpreR)의 전압 레벨을 변경하도록 파워 관리 회로(250)를 제어하는 상기 프로세스를 “제1 초기화 전압 보상 프로세스(VpreR Compensation process)”라고 한다.
이러한 “차이 값 산출 프로세스(Delta Calculation process)”와 “제1 초기화 전압 보상 프로세스(VpreR Compensation process)”는 주사율 가변 모드에서 블랭크 기간(BLANK)마다 수행될 수 있다.
이에 따라, 제1 초기화 전압(VpreR)의 전압 레벨은 직전 프레임의 주사율이 반영되어 실시간으로 높아지거나, 낮아질 수 있다.
구체적으로, 직전 프레임의 블랭크 기간(BLANK)의 길이가 상대적으로 길면 모니터링 서브픽셀 센싱 전압(Vsen_MSP)의 전압 레벨이 높다. 이에 따라, 제1 초기화 전압(VpreR)의 전압 레벨은 높아진다. 직전 프레임의 블랭크 기간(BLANK)의 길이가 상대적으로 짧으면 모니터링 서브픽셀 센싱 전압(Vsen_MSP)의 전압 레벨이 낮다. 이에 따라, 제1 초기화 전압(VpreR의 전압 레벨은 낮아진다.
블랭크 기간(BLANK)의 길이와 모니터링 서브픽셀 센싱 전압(Vsen_MSP) 사이의 관계는 도 14에서 자세히 설명한다.
도 14는 본 개시의 실시예들에 따른 표시장치에서 모니터링 서브픽셀(MSP)과 모니터링 서브픽셀 센싱 전압(Vsen_MSP)을 설명하기 위한 도면이다.
도 14를 참조하면, 모니터링 서브픽셀(MSP)은 스캔 트랜지스터(SCT)와 차징 트랜지스터(CHART: Charging Transistor), 모니터링 커패시터(Cmtr: Monitoring Capacitor) 및 센싱 트랜지스터(SENT)를 포함할 수 있다.
스캔 트랜지스터(SCT)는 게이트 신호의 일종인 스캔 신호(SCAN)에 의해 제어되고, 데이터 라인(DL)으로 인가되는 데이터 전압(Vdata)을 차징 트랜지스터(CHART)로 전달한다.
모니터링 서브픽셀(MSP)의 차징 트랜지스터(CHART)는, 영상 표시를 위한 서브픽셀(SP)의 구동 트랜지스터(DRT)와 대응할 수 있다. 다만, 차징 트랜지스터(CHART)는 발광 소자와 전기적으로 연결되지 않는 점에서, 구동 트랜지스터(DRT)와 다소 차이가 있다.
차징 트랜지스터(CHART)의 제1 노드(N1)는 스캔 트랜지스터(SCT)와 전기적으로 연결된다. 차징 트랜지스터(CHART)의 제2 노드(N2)는 모니터링 커패시터(Cmtr)의 일단과 전기적으로 연결된다. 차징 트랜지스터(CHART)의 제3 노드(N3)에는 고전위 구동전압(EVDD)이 인가된다. 차징 트랜지스터(CHART)의 제1 노드(N1)는 게이트 노드일 수 있다. 차징 트랜지스터(CHART)의 제2 노드(N2)는 소스 노드 또는 드레인 노드 중 어느 하나의 노드일 수 있다. 차징 트랜지스터(CHART)의 제3 노드(N3)는 소스 노드 또는 드레인 노드 중 다른 하나의 노드일 수 있다.
모니터링 커패시터(Cmtr)의 일단은 차징 트랜지스터(CHART)의 제2 노드(N2)와 전기적으로 연결된다. 모니터링 커패시터(Cmtr)의 타단에는 기저전압(EVSS)이 인가된다.
센싱 트랜지스터(SENT)는 게이트 신호의 일종인 센스 펄스(SENSE)에 의해 제어되며, 차징 트랜지스터(CHART)의 제2 노드(N2)와 기준전압 라인(RVL) 사이의 전기적 연결을 스위칭한다.
센싱 트랜지스터(SENT)는 센스 펄스(SENSE)에 따라 턴-온 또는 턴-오프 된다. 센싱 트랜지스터(SENT)가 턴-온 되면, 차징 트랜지스터(CHART)의 제2 노드(N2)에는 제1 초기화 전압(VpreR)이 입력되거나, 모니터링 커패시터(Cmtr)의 일단의 전압이 기준전압 라인(RVL)에 입력된다.
본 개시의 실시예들에 따른 표시장치는, 모니터링 커패시터(Cmtr)의 일단의 전압을 모니터링하여 제1 초기화 전압(VpreR)의 전압 레벨을 변경한다. 이에, 기준전압 라인(RVL)에 입력되는 모니터링 커패시터(Cmtr)의 일단의 전압은 모니터링 서브픽셀 센싱 전압(Vsen_MSP)이라고도 한다.
표시장치가 주사율 가변 모드로 구동되는 동안, 모니터링 서브픽셀(MSP)에는 데이터 신호(Vdata)가 입력된다.
액티브 기간(ACT)에, 차징 트랜지스터(CHART)의 제2 노드(N2)의 전압 레벨은 제1 초기화 전압(VpreR)으로 초기화된다. 이후, 차징 트랜지스터(CHART)의 제1 노드(N1)에는 저계조 영상을 표시하기 위한 전압 레벨의 데이터 신호(Vdata)가 인가된다. 여기서 저계조 영상은, 일례로, 블랙 계조의 영상을 의미할 수 있다.
블랭크 기간(BLANK) 동안, 스캔 트랜지스터(SCT)의 누설 전류로 인해 차징 트랜지스터(CHART)의 제1 노드(N1)에 인가되는 게이트 전압은 상승할 수 있다. 이에 따라, 차징 트랜지스터(CHART)의 제1 노드(N1)의 전압은 블랭크 기간(BLANK) 동안 점차 상승한다.
차징 트랜지스터(CHART)의 제1 노드(N1)의 전압이 상승함에 따라, 차징 트랜지스터(CHART)의 제2 노드(N2)의 전압도 제1 초기화 전압(VpreR)으로부터 상승한다. 모니터링 커패시터(Cmtr)의 일단에는 차징 트랜지스터(CHART)의 제2 노드(N2)의 전압이 인가된다.
주사율 가변 모드에서, 블랭크 기간(BLANK)의 길이가 달라지면 차징 트랜지스터(CHART)의 제2 노드(N2)의 전압 상승량도 달라진다. 예를 들어, 블랭크 기간(BLANK)의 길이가 상대적으로 길면, 차징 트랜지스터(CHART)의 제2 노드(N2)의 전압은 상대적으로 더 많이 상승한다. 반대로, 블랭크 기간(BLANK)의 길이가 상대적으로 짧으면, 차징 트랜지스터(CHART)의 제2 노드(N2)의 전압은 상대적으로 더 적게 상승한다.
블랭크 기간(BLANK)에, 모니터링 서브픽셀(MSP)의 센싱 트랜지스터(SENT)에는 턴-온 전압 레벨의 센스 펄스(SENSE)가 입력된다. 센싱 트랜지스터(SENT)에 턴-온 전압 레벨의 센스 펄스(SENSE)가 입력되면, 기준전압 라인(RVL)과 차징 트랜지스터(CHART)의 제2 노드(N2)는 전기적으로 연결된다. 기준전압 라인(RVL)에는 모니터링 서브픽셀 센싱 전압(Vsen_MSP)이 인가된다.
기준전압 라인(RVL)에 인가되는 모니터링 서브픽셀 센싱 전압(Vsen_MSP)은 블랭크 기간(BLANK)의 길이가 반영된 전압이다. 같은 의미로, 모니터링 서브픽셀 센싱 전압(Vsen_MSP)은, 주사율 가변 모드에서 현재 주사율을 실시간으로 반영한 전압이다.
아날로그 디지털 컨버터(ADC)는, 모니터링 서브픽셀 센싱 전압(Vsen_MSP)을 입력받아, 이를 디지털 값으로 변환하여 타이밍 컨트롤러(240)로 출력한다.
타이밍 컨트롤러(240)는, 메모리(310)에 저장된 룩업 테이블(LUT)을 이용하여 전술한 “차이 값 산출 프로세스(Delta Calculation process)” 및 “제1 초기화 전압 보상 프로세스(VpreR Compensation process)”를 수행할 수 있다.
본 개시의 실시예들에 따른 표시장치는, 주사율 가변 모드에서, 연속된 프레임 기간 동안 블랭크 기간(BLANK)의 길이가 점차 길어지면, 제1 초기화 전압(VpreR)의 전압 레벨을 실시간으로 높일 수 있다. 이에 따라, 저계조 영상을 표시하는 서브픽셀에 포함된 구동 트랜지스터의 게이트 노드와 소스 노드 사이의 전압 차(Vgs)가 작아져, 블랙 뜸 현상이 시인되는 문제가 해소될 수 있다.
한편, 본 개시의 실시예들에 따른 표시장치는, 제1 초기화 전압(VpreR)의 전압 레벨이 상승함에 따라, 고계조 영상을 표시하는 서브픽셀에 포함된 구동 트랜지스터의 게이트 노드와 소스 노드 사이의 전압 차(Vgs)도 소폭 감소할 수 있다. 그러나, 고계조 영상을 표시하는 서브픽셀에서 상기 전압 차(Vgs)의 감소는 영상을 시청하는 시청자의 시감에 거의 영향을 미치지 않는 반면, 저계조 영상에서 상기 전압 차(Vgs)의 감소에 따른 블랙 뜸 현상의 해소는 시청자의 시감에 큰 영향을 미친다.
따라서, 본 개시의 실시예들에 따른 표시장치는, 주사율 가변 모드로 동작할 때, 저주사율에서 표시품질의 향상에 특히 효과가 있다.
도 15는 타이밍 컨트롤러(240)가 기준 주사율 값(FRref)과 기준 주사율 값에서의 기준 센싱 전압 값(Vsen_ref)에 기초하여 제1 초기화 전압(VpreR)의 전압 값을 변경하도록 파워 관리 회로(250)를 제어하는 과정을 설명하기 위한 도면이다.
도 15를 참조하면, 타이밍 컨트롤러(240)는 메모리(310)를 포함하며, 메모리(310)에는 룩업 테이블(LUT)이 저장되어 있다.
메모리(310)에 저장된 룩업 테이블(LUT)에는, 주사율(Frame Rate) 값과, 해당 주사율에서 모니터링 서브픽셀의 센싱 전압(Vsen_MSP) 값이 저장되어 있다. 이러한 룩업 테이블(LUT)은, 표시장치가 출하 되기 전에 미리 저장된 것일 수도 있고, 표시장치의 출하 후에 업데이트 될 수도 있다.
상기 룩업 테이블(LUT)에는, 기준 주사율(FRref) 값과, 표시장치가 기준 주사율(FRref)로 구동할 때 모니터링 센싱 전압(Vsen_MSP) 값이 저장되어 있다. 기준 주사율(FRref)로 구동할 때 모니터링 센싱 전압(Vsen_MSP) 값을 기준 센싱 전압(Vsen_ref)으로 정의할 수 있다.
본 개시에 따른 표시장치는, 아날로그 디지털 컨버터(ADC)가 모니터링 서브픽셀 센싱 전압(Vsen_MSP)을 입력받아, 입력된 아날로그 전압을 디지털 값으로 변환하여 타이밍 컨트롤러(240)에 출력한다.
타이밍 컨트롤러(240)는, 입력된 디지털 값에 기초하여, 아날로그 디지털 컨버터(ADC)에 입력된 모니터링 서브픽셀 센싱 전압(Vsen_MSP) 값을 확인할 수 있다.
한편, 타이밍 컨트롤러(240)는, 메모리(310)에 저장된 룩업 테이블(LUT)을 참조하여, 모니터링 서브픽셀 센싱 전압(Vsen_MSP)에 대응하는 주사율(Frame Rate) 값을 계산할 수 있다.
전술한 도 4를 참고하면, 특정 모드(예: 주사율 가변 모드)에서 표시패널(130)에 표시되는 영상은, 시간에 따라 초당 프레임 수(FPS)가 달라지는 영상일 수 있다. 일례로, 현재 시점의 초당 프레임 수(FPS)는 이전 시점에 비해 증가하거나 일정한 수준으로 유지되거나 또는 감소할 수 있다.
기존의 표시장치는, 시간의 흐름에 따라 초당 프레임 수(FPS)가 랜덤하게 달라지는 특징으로 인해, 현재 시점에서 표시되는 영상의 초당 프레임 수(FPS)를 특정하기 어렵다. 이에 따라, 기존의 표시장치는 초당 프레임 수(FPS)가 시간에 따라 변화함에 따라 발생할 수 있는 블랙 뜸 현상을 개선하는 것 또한 어렵다.
본 개시의 실시예들에 따른 표시장치는, 직전 시점에서 센싱된 모니터링 센싱 전압(Vsen_MSP)을 기초로, 직전 시점에서의 초당 프레임 수(FPS)의 정보를 알 수 있다. 예를 들어, 타이밍 컨트롤러(240)는 주사율 가변 모드에서 블랭크 기간마다 모니터링 센싱 전압(Vsen_MSP)에 대응하는 값을 입력 받을 수 있다. 타이밍 컨트롤러(240)는, 표시장치가 주사율 가변 모드로 동작하는 동안 현재 시점에서 주사율과 같거나, 유사한 값을 산출할 수 있다.
이에 따르면, 타이밍 컨트롤러(240)는 전술한 특정 모드에서 변화하는 초당 프레임 수(FPS)를 추종(follow)할 수 있다. 타이밍 컨트롤러(240)는, 모니터링 센싱 전압(Vsen_MSP)의 레벨을 기초로 제1 초기화 전압(VpreR)의 레벨을 설정할 수 있다. 타이밍 컨트롤러(240)는, 설정된 레벨의 제1 초기화 전압(VpreR)이 제1 초기화 전압 공급 노드(NpreR)에 인가되도록 파워 관리 회로(250)를 제어할 수 있다.
예를 들어, 타이밍 컨트롤러(240)는 주사율 가변 모드로 동작하는 첫 번째 프레임의 블랭크 기간에, 모니터링 센싱 전압(Vsen_MSP)에 대응하는 값을 입력 받을 수 있다.
타이밍 컨트롤러(240)는, 해당 블랭크 기간의 모니터링 센싱 전압(Vsen_MSP)의 레벨에 기초하여, 제1 초기화 전압(VpreR)의 레벨을 설정한다. (예: VpreR+Δ)
타이밍 컨트롤러(240)는, 설정된 레벨의 제1 초기화 전압(VpreR+Δ)을 인가하도록 파워 관리 회로(250)를 제어할 수 있다.
파워 관리 회로(250)는, 설정된 전압 레벨의 제1 초기화 전압(VpreR+Δ)을 제1 초기화 전압 공급 노드(NpreR)에 입력할 수 있다. 설정된 전압 레벨의 제1 초기화 전압(VpreR+Δ)은, 해당 프레임의 블랭크 기간 및/또는 다음 프레임의 액티브 기간에 제1 초기화 전압 공급 노드(NpreR)에 입력될 수 있다.
아래에서는, 설정된 전압 레벨의 제1 초기화 전압(VpreR+Δ)이 산출되는 과정에 대해 구체적으로 설명한다.
타이밍 컨트롤러(240)는, 아날로그 디지털 컨버터(ADC)에 입력된 모니터링 서브픽셀 센싱 전압(Vsen_MSP) 값과 기준 센싱 전압(Vsen_ref) 값 사이의 전압 차를 차이 값(Δ; Delta)으로 산출한다. 타이밍 컨트롤러(240)는, 현재 주사율(FRcurrent)에서 모니터링 서브픽셀 센싱 전압(Vsen_ref) 값과 기준 주사율(FRref)에서 기준 센싱 전압(Vsen_ref) 값을 비교하여, 두 전압 값 사이의 차이 값(Δ)을 산출한다.
예를 들어, 메모리(310)에 저장된 룩업 테이블(LUT)에는, 주사율이 144Hz, 120Hz, 80Hz, 60Hz, 40Hz일 때, 모니터링 서브픽셀 센싱 전압(Vsen_MSP) 값이 각각 A, B, C, D, E인 것으로 저장되어 있을 수 있다. 기준 주사율(FRref)이 120Hz라면, 기준 센싱 전압(Vsen_ref)은 B이다. 타이밍 컨트롤러(310)는, 구동 중에 센싱한 모니터링 서브픽셀 센싱 전압(Vsen_MSP) 값과, 기준 센싱 전압(Vsen_ref) 값 사이의 차이 값(Δ)을 산출한다.
타이밍 컨트롤러(240)가 차이 값(Δ)을 산출하는 상기 과정을, “차이 값 산출 프로세스(Delta Calculation process)”라고 한다.
도 15를 참조하면, 파워 관리 회로(250)는 제1 초기화 전압 공급 노드(NpreR)에 제1 초기화 전압(VpreR)을 공급한다.
파워 관리 회로(250)는 가변 전압 출력 회로(1500)를 포함할 수 있으며, 파워 관리 회로(250)는 가변 전압 출력 회로(1500)에서 출력되는 전압을 제1 초기화 전압 공급 노드(NpreR)에 공급할 수 있다.
가변 전압 출력 회로(1500)는, 일례로, 둘 이상의 저항이 직렬로 연결된 저항 열(R-String)과, 저항 열의 양단에 전압이 입력되는 전압 입력 단을 포함할 수 있다. 파워 관리 회로(250)는, 상기 저항 열을 이용한 전압 분배 방식으로 가변 전압 출력 회로(1500)에서 출력되는 전압의 크기를 조절할 수 있다.
타이밍 컨트롤러(240)는, 제1 초기화 전압 공급 노드(NpreR)에 차이 값(Δ)만큼 보정된 제1 초기화 전압(VpreR+Δ)을 인가하도록 파워 관리 회로(250)를 제어한다. 이를 “제1 초기화 전압 보상(VpreR Compensation)”이라고 한다.
파워 관리 회로(250)는, 타이밍 컨트롤러(240)의 제어를 받아, 보상된 전압 레벨의 제1 초기화 전압(VpreR+Δ)을 제1 초기화 전압 공급 노드(NpreR)로 출력한다.
이에 따라, 제1 초기화 전압 공급 노드(NpreR)에는, 차이 값(Δ)만큼 보상된 전압 레벨의 제1 초기화 전압(VpreR+Δ)이 인가된다.
이러한 차이 값(Δ)은, 주사율 가변 모드에서 해당 프레임의 프레임 기간의 길이(Frame Period length) 및 해당 프레임의 주사율(Frame Rate)을 반영한 값이다.
본 개시에 따른 표시장치는, 주사율 가변 모드에서 제1 초기화 전압 공급 노드(NpreR)에 해당 프레임의 주사율이 반영된 제1 초기화 전압(VpreR)을 공급할 수 있다. 이에 따라, 저주사율에서 블랙 뜸 현상이 효과적으로 방지된다.
도 16은 본 개시에 따른 표시장치(100)에서 일반 영상을 표시하는 경우와 게이밍 영상을 표시하는 경우의 차이점을 간략히 표현한 도면이다.
도 16을 참조하면, 메인 제어 장치(110)는 일반 영상 데이터를 수신하거나, 게이밍 영상 데이터를 수신할 수 있다.
메인 제어 장치(110)가 일반 영상 데이터를 수신하면, 구동 회로(120)는 프레임 버퍼에 해당 프레임의 영상 데이터를 저장한다.
구동 회로(120)는, 프레임 버퍼에 저장된 영상 데이터를 변조하는 영상 보정 알고리즘을 수행할 수 있다. 상기 알고리즘은, 일례로, 표시패널(130)을 장시간 구동함에 따라 표시 영역에 잔상이 발생하는 것을 방지하기 위한 알고리즘일 수 있다. 일례로, 구동 회로(120)는, 장시간 동안 동일한 이미지를 표시하는 로고 영역을 검출하고, 검출된 로고 영역의 휘도를 낮추는 알고리즘을 수행할 수 있다.
구동 회로(120)는 변조된 영상 데이터를 기초로 표시패널(130)에 영상 출력을 위한 각종 신호를 출력한다. 표시패널(130)은, 미리 설정된 주사율로 영상을 표시한다.
한편, 메인 제어 장치(110)는 게이밍 영상 데이터를 수신할 수도 있다. 전술한 도 4를 참조하면, 게이밍 영상 데이터는 초당 프레임 수(FPS)가 시간에 따라 달라지는 영상 데이터를 의미하는 것일 수 있다. 일반 영상을 표시하는 영상 데이터는, 게이밍 영상 데이터와 달리, 초당 프레임 수(FPS)가 일정한 영상 데이터를 의미하는 것일 수 있다.
메인 제어 장치(110)가 게이밍 영상 데이터를 수신하면, 구동 회로(120)는 메인 제어 장치(110)에 입력된 게이밍 영상 데이터를 프레임 메모리에 저장하지 않을 수 있다.
구동 회로(120)는, 게이밍 영상 데이터에는 전술한 알고리즘을 적용하지 않고, 이에 따라 영상 변조 알고리즘이 적용되지 않은 게이밍 영상이 표시패널(130)에 표시될 수 있다. 구동 회로(120)의 프레임 메모리에 게이밍 영상 데이터가 저장되어 있는 기간이 생략되므로, 표시패널(130)에는 일반적인 영상보다 조금 더 빠른 타이밍에 다음 프레임의 게이밍 화면이 표시된다. 이에 따라, 게임 콘텐츠를 이용하는 사용자의 만족도가 향상된다. 이는 화면에 표시되는 영상이 빠르게 전환되는 게이밍 영상의 특성을 고려할 때, 단점보다 장점이 더욱 클 수 있다.
메인 제어 장치(110)가 수신하는, 게이밍 영상의 종류에 따라, 표시패널(130)은 주사율 고정 모드(Mode 1)로 영상을 표시하거나, 주사율 가변 모드(Mode 2)로 영상을 표시할 수 있다. 예를 들면, 메인 제어 장치(110)가 제1 게이밍 영상 데이터를 수신하면, 표시패널(130)은 주사율 고정 모드(Mode 1)로 영상을 표시할 수 있다. 또는, 메인 제어 장치(110)가 제2 게이밍 영상 데이터를 수신하면, 표시패널(130)은 주사율 가변 모드(Mode 2)로 영상을 표시할 수 있다.
표시패널(130)이 주사율 고정 모드(Mode 1)로 영상을 표시하는 경우, 표시패널(130)은, 일례로, 60Hz의 주사율로 영상을 표시하거나, 120Hz의 주사율로 영상을 표시할 수 있다. 경우에 따라, 표시패널(130)은 60Hz의 주사율로 게이밍 영상을 표시하다가, 120Hz의 주사율로 전환되어 영상을 표시할 수도 있다.
표시패널(130)이 주사율 가변 모드(Mode 2)로 영상을 표시하는 경우, 표시패널(130)은 저주사율에서 고주사율까지 가변하며 영상을 표시할 수 있다. 예를 들어, 표시패널(130)은 40Hz 이하의 저주사율에서 120Hz 이상의 고주사율까지 가변하며 영상을 표시할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 주사율 가변 모드(Mode 2)에서 제2 게이밍 영상 데이터가 입력될 때 완전한 블랙 영상을 표시할 수 있어 표시품질이 개선된 표시장치(100)를 제공할 수 있다.
도 17은 본 개시의 실시예들에 따른 표시장치가 주사율 가변 모드(Mode 2)에서 완전한 블랙을 표시하는 점을 예시적으로 나타낸 도면이다.
도 17을 참조하면, 본 개시의 실시예들에 따른 표시장치는, 주사율 가변 모드(Mode 2)에서 주사율에 관계없이 완전한 블랙 영상을 표시패널(130)에 표시할 수 있다. 이에 따라, 표시품질이 크게 개선된 표시장치를 제공할 수 있다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 개시의 실시예들에 따른 표시장치(100)는, 발광소자(ED)와, 상기 발광소자(ED)의 제1 전극(N2)과 전기적으로 연결되며 상기 발광소자를 구동하기 위해 구성되는 구동 트랜지스터(DRT)를 포함하는 서브픽셀(SP), 및 상기 서브픽셀(SP)과 전기적으로 연결되고, 상기 발광소자(ED)의 제1 전극(N2)에 초기화 전압(VpreR)을 인가하는 기준전압 라인(RVL)을 포함하고, 블랭크 기간(BLANK)의 길이에 따라 상기 초기화 전압(VpreR)의 전압 레벨이 변경되는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 서브픽셀(SP)이 배치되는 표시영역(AA)과, 상기 표시영역(AA) 주변의 비표시 영역(NA)을 포함하는 표시패널(130)을 더 포함하고, 상기 비표시 영역(NA)에는, 모니터링 커패시터(Cmtr) 및 상기 모니터링 커패시터(Cmtr)의 일단과 전기적으로 연결되는 차징 트랜지스터(CHART)를 포함하는 모니터링 서브픽셀(MSP)이 위치하고, 상기 모니터링 커패시터(Cmtr)의 일단은 상기 기준전압 라인(RVL)과 전기적으로 연결되는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 모니터링 커패시터(Cmtr)는, 기저전압(VSS)이 인가되는 타단을 포함하는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 모니터링 서브픽셀(MSP)은, 상기 모니터링 커패시터(Cmtr)와 상기 기준전압 라인(RVL) 사이의 전기적 연결을 스위칭하기 위해 구성되는 센싱 트랜지스터(SENT)를 더 포함하고, 주사율 가변 모드(Mode 2)에서 상기 블랭크 기간(BLANK)의 길이에 따라 턴-온 레벨의 센스 펄스(SENSE)가 인가되는 타이밍이 달라지는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 기준전압 라인(RVL)의 전압을 센싱하고, 센싱한 아날로그 전압(Vsen_MSP)을 디지털 값으로 변환하여 출력하는 아날로그 디지털 컨버터(ADC)를 더 포함하고, 상기 아날로그 디지털 컨버터(ADC)에 입력되는 상기 모니터링 커패시터(Cmtr)의 일단의 전압은 상기 블랭크 기간(BLANK)의 길이에 따라 달라지는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 아날로그 디지털 컨버터(ADC)에서 출력된 디지털 값을 입력받는 타이밍 컨트롤러(240), 상기 타이밍 컨트롤러(240)의 제어에 의해 상기 초기화 전압(VpreR)의 전압 레벨을 변경하는 파워 관리 회로(250)를 더 포함하는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 타이밍 컨트롤러(240)는 기준 주사율(FRref) 값과, 기준 주사율(FRref)에서의 기준 센싱 전압(Vsen_ref) 값을 포함하는 룩업 테이블(LUT)이 저장된 메모리(310)를 포함하고, 상기 기준 센싱 전압(Vsen_ref) 값에 기초하여 상기 초기화 전압(VpreR)의 전압 레벨을 변경하도록 상기 파워 관리 회로(250)를 제어하는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 파워 관리 회로(250)는 가변 전압 출력 회로(1500)를 더 포함하고, 상기 초기화 전압(VpreR)은 상기 가변 전압 출력 회로(1500)에서 출력되는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 가변 전압 출력 회로(1500)는 둘 이상의 저항을 포함하는 저항 열(R-String)을 포함하고, 상기 파워 관리 회로(250)는 상기 저항 열(R-String)에서 분압된 전압을 초기화 전압 공급 노드(NpreR)에 인가하는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 표시장치(100)가 주사율 가변 모드(Mode 2)로 구동하는 동안, 상기 주사율 가변 모드(Mode 2)에서 연속된 다수의 프레임들에 대하여, 상기 블랭크 기간(BLANK)의 길이가 길어지면 상기 초기화 전압(VpreR)의 전압 레벨은 높아지고, 상기 블랭크 기간(BLANK)의 길이가 짧아지면 상기 초기화 전압(VpreR)의 전압 레벨은 낮아지는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 표시장치(100)의 구동 모드를 주사율 가변 모드(Mode 1) 또는 주사율 고정 모드(Mode 2) 중 어느 하나로 구동하도록 제어하는 메인 제어 장치(110)를 더 포함하는 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 주사율 가변 모드(Mode 2)에서, 다수의 프레임들은 액티브 기간(ACT)의 길이가 동일한 표시장치(100)를 제공할 수 있다.
본 개시의 실시예들에 따른 표시장치(100)는, 상기 기준전압 라인(RVL)과 전기적으로 연결되며, 초기화 전압(VpreR)이 공급되는 초기화 전압 공급 노드(NpreR)를 더 포함하고, 상기 블랭크 기간(BLANK)의 길이에 따라, 상기 블랭크 기간(BLANK) 직후의 액티브 기간(ACT) 동안 상기 초기화 전압 공급 노드(NpreR)에 인가되는 상기 초기화 전압(VpreR)의 전압 레벨이 가변하는 표시장치(100)를 제공할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 메인 제어 장치
120: 구동 회로 130: 표시패널
210: 더미 라인 220: 데이터 구동 회로
230: 게이트 구동 회로 240: 타이밍 컨트롤러
250: 파워 관리 회로 310: 메모리
320: 보상 회로 1500: 가변 전압 출력 회로

Claims (13)

  1. 발광소자와, 상기 발광소자의 제1 전극과 전기적으로 연결되며 상기 발광소자를 구동하기 위해 구성되는 구동 트랜지스터를 포함하는 서브픽셀; 및
    상기 서브픽셀과 전기적으로 연결되고, 상기 발광소자의 제1 전극에 초기화 전압을 인가하는 기준전압 라인을 포함하고,
    블랭크 기간의 길이에 따라 상기 초기화 전압의 전압 레벨이 변경되는 표시장치.
  2. 제1항에 있어서,
    상기 서브픽셀이 배치되는 표시영역과, 상기 표시영역 주변의 비표시 영역을 포함하는 표시패널을 더 포함하고,
    상기 비표시 영역에는,
    모니터링 커패시터 및 상기 모니터링 커패시터의 일단과 전기적으로 연결되는 차징 트랜지스터를 포함하는 모니터링 서브픽셀이 위치하고,
    상기 모니터링 커패시터의 일단은 기준전압 라인과 전기적으로 연결되는 표시장치.
  3. 제2항에 있어서,
    상기 모니터링 커패시터는, 기저전압이 인가되는 타단을 포함하는 표시장치.
  4. 제2항에 있어서,
    상기 모니터링 서브픽셀은,
    상기 모니터링 커패시터와 상기 기준전압 라인 사이의 전기적 연결을 스위칭하기 위해 구성되는 센싱 트랜지스터를 더 포함하고,
    주사율 가변 모드에서 상기 블랭크 기간의 길이에 따라 턴-온 전압 레벨의 센스 펄스가 인가되는 타이밍이 달라지는 표시장치.
  5. 제4항에 있어서,
    상기 기준전압 라인의 전압을 센싱하고, 센싱한 아날로그 전압을 디지털 값으로 변환하여 출력하는 아날로그 디지털 컨버터를 더 포함하고,
    상기 아날로그 디지털 컨버터에 입력되는 상기 모니터링 커패시터의 일단의 전압은 상기 블랭크 기간의 길이에 따라 달라지는 표시장치.
  6. 제5항에 있어서,
    상기 아날로그 디지털 컨버터에서 출력된 디지털 값을 입력받는 타이밍 컨트롤러;
    상기 타이밍 컨트롤러의 제어에 의해 상기 초기화 전압의 전압 레벨을 변경하는 파워 관리 회로를 더 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 타이밍 컨트롤러는 기준 주사율 값과, 기준 주사율에서의 기준 센싱 전압 값을 포함하는 룩업 테이블이 저장된 메모리를 포함하고,
    상기 기준 센싱 전압 값에 기초하여 상기 초기화 전압의 전압 레벨을 변경하도록 상기 파워 관리 회로를 제어하는 표시장치.
  8. 제6항에 있어서,
    상기 파워 관리 회로는 가변 전압 출력 회로를 더 포함하고,
    상기 초기화 전압은 상기 가변 전압 출력 회로에서 출력되는 표시장치.
  9. 제8항에 있어서,
    상기 가변 전압 출력 회로는 둘 이상의 저항을 포함하는 저항 열을 포함하고,
    상기 파워 관리 회로는 상기 저항 열에서 분압된 전압을 초기화 전압 공급 노드에 인가하는 표시장치.
  10. 제1항에 있어서,
    상기 표시장치가 주사율 가변 모드로 구동하는 동안, 상기 주사율 가변 모드에서 연속된 다수의 프레임들에 대하여,
    상기 블랭크 기간의 길이가 길어지면 상기 초기화 전압의 전압 레벨은 높아지고,
    상기 블랭크 기간의 길이가 짧아지면 상기 초기화 전압의 전압 레벨은 낮아지는 표시장치.
  11. 제1항에 있어서,
    상기 표시장치의 구동 모드를 주사율 가변 모드 또는 주사율 고정 모드 중 어느 하나로 구동하도록 제어하는 메인 제어 장치를 더 포함하는 표시장치.
  12. 제1항에 있어서,
    주사율 가변 모드에서, 다수의 프레임들은 액티브 기간의 길이가 동일한 표시장치.
  13. 제1항에 있어서,
    상기 기준전압 라인과 전기적으로 연결되며, 상기 초기화 전압이 공급되는 초기화 전압 공급 노드를 더 포함하고,
    상기 블랭크 기간의 길이에 따라, 상기 블랭크 기간 직후의 액티브 기간 동안 상기 초기화 전압 공급 노드에 인가되는 상기 초기화 전압의 전압 레벨이 가변하는 표시장치.
KR1020210150126A 2021-11-03 2021-11-03 표시장치 KR20230064482A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210150126A KR20230064482A (ko) 2021-11-03 2021-11-03 표시장치
US17/963,352 US20230136391A1 (en) 2021-11-03 2022-10-11 Display device
CN202211253393.8A CN116072031A (zh) 2021-11-03 2022-10-13 显示装置
EP22201906.9A EP4187527A1 (en) 2021-11-03 2022-10-17 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210150126A KR20230064482A (ko) 2021-11-03 2021-11-03 표시장치

Publications (1)

Publication Number Publication Date
KR20230064482A true KR20230064482A (ko) 2023-05-10

Family

ID=83898337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210150126A KR20230064482A (ko) 2021-11-03 2021-11-03 표시장치

Country Status (4)

Country Link
US (1) US20230136391A1 (ko)
EP (1) EP4187527A1 (ko)
KR (1) KR20230064482A (ko)
CN (1) CN116072031A (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102288351B1 (ko) * 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR102417983B1 (ko) * 2015-08-27 2022-07-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN111243507B (zh) * 2018-11-29 2022-07-22 乐金显示有限公司 像素感测装置及包括该像素感测装置的有机发光显示装置
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
KR20200134584A (ko) * 2019-05-22 2020-12-02 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR102599715B1 (ko) * 2019-08-21 2023-11-09 삼성디스플레이 주식회사 화소 회로
KR20210150126A (ko) 2020-06-03 2021-12-10 에스케이하이닉스 주식회사 네가티브형 레지스트 중합체 및 이를 포함하는 네가티브형 레지스트 조성물
KR20220034971A (ko) * 2020-09-11 2022-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20220043995A (ko) * 2020-09-28 2022-04-06 삼성디스플레이 주식회사 표시 장치
KR20220051905A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 가변 프레임 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
KR20220089535A (ko) * 2020-12-21 2022-06-28 엘지디스플레이 주식회사 디스플레이 장치 및 구동 방법
KR20220154320A (ko) * 2021-05-12 2022-11-22 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN116072031A (zh) 2023-05-05
EP4187527A1 (en) 2023-05-31
US20230136391A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
KR101935955B1 (ko) 유기발광다이오드 표시장치
CN103077662B (zh) 有机发光显示设备
US10157580B2 (en) Organic light emitting display having data driver supplying sensing data voltage in a sensing mode
US11436982B2 (en) Data driver circuit, controller, display device, and method of driving the same
KR20220068537A (ko) 표시장치와 그 구동 방법
KR20200010689A (ko) 표시 장치
US11830443B2 (en) Display device, display panel, and display driving method having operation at a low driving frequency
KR20240037218A (ko) 디스플레이 장치 및 구동 방법
KR20220060113A (ko) 표시장치 및 그 구동방법
US11705056B2 (en) Electroluminescence display apparatus
KR20170021678A (ko) 표시장치 및 그의 데이터 보상방법
KR20230055197A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20210013507A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20220062802A (ko) 표시장치와 그 영상 처리 방법
KR20220096666A (ko) 표시 장치 및 보상 방법
KR20230082162A (ko) 표시장치 및 데이터 구동 회로
KR20230071223A (ko) 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법
KR20230064482A (ko) 표시장치
KR20230066873A (ko) 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법
KR102392710B1 (ko) 유기발광 표시장치
KR102385630B1 (ko) 유기 발광 다이오드 표시 장치 및 그 구동 방법
KR20140075352A (ko) 유기발광소자표시장치 및 그 구동방법
US11862109B2 (en) Display device having analog-to-digital converter for compensating based on subpixel characteristic
US20100134461A1 (en) Display device and method of driving the same
US11756482B2 (en) Light emitting display apparatus and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination