CN114974086B - 像素电路、显示面板及显示装置 - Google Patents

Abstract

本发明实施例涉及一种像素电路、显示面板及显示装置，包括：反相偏置模块、数据写入补偿模块、发光控制模块、发光模块和低频防漏电模块；反相偏置模块连接于发光模块、第一电压信号输入端和第一控制信号输入端；数据写入补偿模块连接于第一节点、发光控制模块、第二电压信号输入端、数据信号输入端和第二控制信号输入端；发光控制模块连接于第二电压信号输入端和第三控制信号输入端；发光模块连接于第一节点、第一电压信号输入端和第三控制信号输入端；低频防漏电模块连接于第一电压信号输入端、第一控制信号输入端和第二控制信号输入端。通过设置反相偏置模块，减少发光二极管短期残像效应，可实现提高画面显示质量。

Description

像素电路、显示面板及显示装置

技术领域

本发明实施例涉及半导体领域，尤其涉及一种像素电路、显示面板及显示装置。

背景技术

有光二极管(Light Emitting Diode，LED)是当今显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，LED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，LED显示屏已经开始取代传统的LCD显示屏，广泛应用于高性能显示面板中。

相关技术在驱动LED发光的过程中，随着LED发光时间的增加，面板的温度也会发生变化，导致LED发光的亮度存在衰减。

发明内容

鉴于此，为解决上述技术问题或部分技术问题，本发明实施例提供了一种像素电路、显示面板及显示装置。

第一方面，本发明实施例提供一种像素电路，包括：反相偏置模块、数据写入补偿模块、发光控制模块、发光模块和低频防漏电模块；

所述反相偏置模块连接于所述发光模块、第一电压信号输入端和第一控制信号输入端；

所述数据写入补偿模块连接于第一节点、所述发光控制模块、第二电压信号输入端、数据信号输入端和第二控制信号输入端；

所述发光控制模块连接于所述第二电压信号输入端和第三控制信号输入端；

所述发光模块连接于所述第一节点、所述第一电压信号输入端和所述第三控制信号输入端；

所述低频防漏电模块连接于所述第一电压信号输入端、所述第一控制信号输入端和所述第二控制信号输入端。

在一个可能的实施方式中，所述反相偏置模块包括：第一晶体管；

所述第一晶体管的栅极连接于所述第一控制信号输入端、第一极连接于所述第一电压信号输入端、第二极连接于第二节点。

在一个可能的实施方式中，所述低频防漏电模块包括：

第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和第二电容；

所述第二晶体管的栅极连接于所述第二控制信号输入端、第一极连接于第三节点、第二极连接于第四节点；

所述第三晶体管的栅极连接于所述第二控制信号输入端、第一极连接于所述第四节点、第二极连接于所述第一节点；

所述第四晶体管的栅极连接于所述第一控制信号输入端、第一极连接于第五节点、第二极连接于所述第一电压信号输入端；

所述第五晶体管的栅极连接于所述第一控制信号输入端、第一极连接于所述第三节点、第二极连接于所述第五节点；

所述第一电容的一端连接于所述第四节点、另一端连接于第六节点；

所述第二电容的一端连接于所述第五节点、另一端连接于所述第六节点。

在一个可能的实施方式中，所述低频防漏电模块被配置为：通过所述第一电容和所述第二电容降低所述第三节点和第四节点之间的电压差。

在一个可能的实施方式中，所述发光模块包括：发光二极管和第六晶体管；

所述发光二极管的阳极连接于所述第一电压信号输入端、阴极连接于第二节点；

所述第六晶体管的栅极连接于所述第三控制信号输入端、第一极连接于第二节点、第二极连接于所述第一节点。

在一个可能的实施方式中，所述反相偏置模块被配置为：在非发光阶段，通过所述第一晶体管释放所述发光二极管的阴极积累的电荷。

在一个可能的实施方式中，所述数据写入补偿模块包括：第七晶体管、第八晶体管和第三电容；

所述第七晶体管的栅极连接于所述第二控制信号输入端、第一极连接于所述数据信号输入端、第二极连接于第七节点；

所述第八晶体管的栅极连接于所述第三节点、第一极连接于所述第七节点、第二极连接于所述第一节点；

所述第三电容一端连接于所述第三节点、另一端连接于所述第二电压信号输入端。

在一个可能的实施方式中，所述发光控制模块包括：第九晶体管；

所述第九晶体管的栅极连接于所述第三控制信号输入端、第一极连接于第七节点、第二极连接于所述二电压信号输入端。

第二方面，本发明实施例提供一种像素电路，包括：反相偏置模块、数据写入补偿模块、发光控制模块、发光模块和低频防漏电模块；

所述反相偏置模块连接于第一电压信号输入端、第四控制信号输入端和第八节点；

所述数据写入补偿模块连接于第八节点、所述发光控制模块、第二电压信号输入端、数据信号输入端和第五控制信号输入端；

所述发光控制模块连接于所述第二电压信号输入端和第六控制信号输入端；

所述发光模块连接于所述第八节点、所述第一电压信号输入端和第七控制信号输入端；

所述低频防漏电模块连接于所述第一电压信号输入端和所述第五控制信号输入端。

在一个可能的实施方式中，所述反相偏置模块包括：第十晶体管；

所述第十晶体管的栅极连接于所述第四控制信号输入端、第一极连接于所述第八节点、第二极连接于所述第一电压信号输入端。

在一个可能的实施方式中，所述低频防漏电模块包括：

第十一晶体管、第十二晶体管和第四电容；

所述第十一晶体管的栅极连接于所述第五控制信号输入端、第一极连接于第九节点、第二极连接于第十节点；

所述第十二晶体管的栅极连接于所述第五控制信号输入端、第一极连接于所述第十节点、第二极连接于所述第八节点；

所述第四电容的一端连接于所述第一电压信号输入端、另一端连接于所述第十节点。

第三方面，本发明实施例提供一种显示面板，所述显示面板包括：呈矩阵排列的多个像素电路，所述像素电路为上述第一方面中任一所述的像素电路，或，上述第二方面中任一所述的像素电路。

第四方面，本发明实施例提供一种显示装置，其特征在于，包括：第三方面中所述的显示面板。

本发明实施例提供的像素电路，通过低频防漏电模块可实现像素电路在低频场景下显示，降低功耗，再通过设置反相偏置模块，减少发光二极管短期残像效应，可实现提高画面显示质量。

附图说明

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的另一种像素电路的结构示意图；

图3为本发明实施例提供的又一种像素电路的结构示意图；

图4为本发明实施例提供的再一种像素电路的结构示意图；

图5为本发明实施例提供的一种显示面板的结构示意图；

图6为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为便于对本发明实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。

本发明实施例提供的一种像素电路的结构示意图，如图1所示，该结构具体包括：

反相偏置模块10、数据写入补偿模块20、发光控制模块30、发光模块40和低频防漏电模块50；

进一步地，反相偏置模块10连接于发光模块、第一电压信号输入端(以下统称：Vdd)和第一控制信号输入端(以下统称：Scan1)；

数据写入补偿模块20连接于第一节点(以下统称：Q1)、发光控制模块30、第二电压信号输入端(以下统称：Vss)、数据信号输入端(以下统称：Data)和第二控制信号输入端(以下统称：Scan2)；

发光控制模块30连接于第二电压信号输入端Vss和第三控制信号输入端(以下统称：Scan3)；

发光模块40连接于第一节点Q1、第一电压信号输入端Vdd和第三控制信号输入端Scan3；

低频防漏电模块50连接于第一电压信号输入端Vdd、第一控制信号输入端Scan1和第二控制信号输入端Scan2。

其中，节点可以理解为电连接点，也即由多个模块之间连接形成的电连接点，例如，第一节点Q1为发光模块30、低频防漏电模块50和数据写入补偿模块20之间连接形成的电连接点。

本发明实施例的像素电路在工作过程中可以包括初始阶段、数据写入阶段和发光阶段，通过在像素电路中增加反相偏置模块，在初始阶段和数据写入阶段通过反相偏置模块对发光模块一端积累的电荷(该电荷长时间的积累会导致发光模块发光亮度衰减)进行释放，减小发光模块由于发光时间过长，温度过高导致的亮度降低，也即，通过反相偏置模块可解决像素电路中存在的短期残像问题。

在本发明实施例的一可选方案中，反相偏置模块10包括：第一晶体管T1；第一晶体管TI的栅极连接于第一控制信号输入端Scan1、第一极连接于第一电压信号输入端Vdd、第二极连接于第二节点Q2。

在本发明实施例的一可选方案中，低频防漏电模块50包括：第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第一电容C1和第二电容C2；第二晶体管T2的栅极连接于第二控制信号输入端Scan2、第一极连接于第三节点Q3、第二极连接于第四节点Q4；

第三晶体管T3的栅极连接于第二控制信号输入端Scan2、第一极连接于第四节点Q4、第二极连接于第一节点Q1；

第四晶体管T4的栅极连接于第一控制信号输入端Scan1、第一极连接于第五节点Q5、第二极连接于第一电压信号输入端Vdd；

第五晶体管T5的栅极连接于第一控制信号输入端Scan1、第一极连接于第三节点Q3、第二极连接于第五节点Q5；

第一电容的一端连接于第四节点Q4、另一端连接于第六节点Q6；

第二电容的一端连接于第五节点Q5、另一端连接于第六节点Q6。

在一个可能的实施方式中，发光模块40包括：发光二极管和第六晶体管T6；

发光二极管的阳极连接于第一电压信号输入端Vdd、阴极连接于第二节点Q2；

第六晶体管T6的栅极连接于第三控制信号输入端Scan3、第一极连接于第二节点Q2、第二极连接于第一节点Q1。

在本发明实施例的一可选方案中，数据写入补偿模块20包括：第七晶体管T7、第八晶体管T8和第三电容C3；

第七晶体管T7的栅极连接于第二控制信号输入端Scan2、第一极连接于数据信号输入端Date、第二极连接于第七节点Q7；

第八晶体管T8的栅极连接于第三节点Q3、第一极连接于第七节点Q7、第二极连接于第一节点Q1；

第三电容C3一端连接于第三节点Q3、另一端连接于第二电压信号输入端Vss。

在本发明实施例的一可选方案中，发光控制模块30包括：第九晶体管T9；

第九晶体管T9的栅极连接于第三控制信号输入端Scan3、第一极连接于第七节点Q7、第二极连接于二电压信号输入端Vss。

图2为本发明实施例提供的另一种像素电路的结构示意图，如图2所示，该电路结构具体包括：

第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第七晶体管T7、第八晶体管T8、第九晶体管T9、发光二极管、第六晶体管T6、第一电容C1、第二电容C2和第三电容C3。

进一步地，第一晶体管TI的栅极连接于第一控制信号输入端Scan1、第一极连接于第一电压信号输入端Vdd、第二极连接于第二节点Q2。

第二晶体管T2的栅极连接于第二控制信号输入端Scan2、第一极连接于第三节点Q3、第二极连接于第四节点Q4。

第三晶体管T3的栅极连接于第二控制信号输入端Scan2、第一极连接于第四节点Q4、第二极连接于第一节点Q1。

第四晶体管T4的栅极连接于第一控制信号输入端Scan1、第一极连接于第五节点Q5、第二极连接于第一电压信号输入端Vdd。

第五晶体管T5的栅极连接于第一控制信号输入端Scan1、第一极连接于第三节点Q3、第二极连接于第五节点Q5。

第六晶体管T6的栅极连接于第三控制信号输入端Scan3、第一极连接于第二节点Q2、第二极连接于第一节点Q1。

第七晶体管T7的栅极连接于第二控制信号输入端Scan2、第一极连接于数据信号输入端Date、第二极连接于第七节点Q7。

第八晶体管T8的栅极连接于第三节点Q3、第一极连接于第七节点Q7、第二极连接于第一节点Q1。

第九晶体管T9的栅极连接于第三控制信号输入端Scan3、第一极连接于第七节点Q7、第二极连接于二电压信号输入端Vss。

发光二极管的阳极连接于第一电压信号输入端Vdd、阴极连接于第二节点Q2。

第一电容的一端连接于第四节点Q4、另一端连接于第六节点Q6。

第二电容的一端连接于第五节点Q5、另一端连接于第六节点Q6。

第三电容C3一端连接于第三节点Q3、另一端连接于第二电压信号输入端Vss。

在本发明实施例的一可选方案中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第九晶体管T9为多晶硅(LowTemperature Poly-Silicon，LTPS)薄膜晶体管(Thin Film Transistor，TFT)，第八晶体管T8为驱动薄膜晶体管(Drive Thin Film Transistor，DTFT)，以第八晶体管为N型晶体管为例，其第一极为源极，该源极连接于第七节点Q7，第二极为漏极，该漏极连接于第一节点Q1。

上述像素电路的工作过程包括：初始复位阶段、数据写入阶段和发光阶段，初始复位阶段时，第四晶体管T4、第五晶体管T5第一控制信号输入端Scan1的控制下开启，对第三节点Q3进行复位，第一晶体管T1在第一交流信号输入端Scan1的控制下开启，对发光二极管的阴极进行复位；数据写入阶段，第二晶体管T2、第三晶体管T3在第二控制信号输入端Scan2的控制下开启，对第八晶体管T8进行补偿，同时第七晶体管T7在第二控制信号输入端Scan2的控制下，将数据信号输入端的数据信号输出至第七节点Q7；发光阶段时，第一晶体管T1在第一交流信号输入端Scan1的控制下关闭、第二晶体管T2在第二控制信号输入端Scan2的控制下关闭、第四晶体管T4、第五晶体管T5第一控制信号输入端Scan1的控制下关闭、第七晶体管T7在第二控制信号输入端Scan2的控制下关闭；第六晶体管T6、和第九晶体管T9在第三控制信号输入端Scan3的控制下开启，发光二极管发光。

在本发明实施例的一可选方案中，低频防漏电模块50被配置为：通过第一电容和第二电容降低第三节点和第四节点之间的电压差。

进一步地，在发光阶段，通过第一电容和第二电容减小第二晶体管T2和第五晶体管T5之间第一极和第二极之间的电压差(Q3和Q4之间，Q3和Q5之间)，进而可降低第三电容的漏电流，可实现低频显示的目的。

在本发明实施例的一可选方案中，反相偏置模块10被配置为：在非发光阶段，通过第一晶体管释放发光二极管的阴极积累的电荷。

进一步地，发光模块中的第五晶体管T5在非发光阶段处于关闭状态，发光二极管的阴极会积累电荷，导致在发光阶段随发光时间越长会出现残像的问题，因此，通过设置反相偏置模块在非发光阶段，在非发光阶段通过控制第一控制信号输入端打开第一晶体管T1释放发光二极管的阴极积累的电荷，对发光二级管的阴极进行复位，减少发光二极管短期残像效应。

本发明实施例提供的像素电路，通过低频防漏电模块可实现像素电路在低频场景下显示，降低功耗，再通过设置反相偏置模块，减少发光二极管短期残像效应，可实现提高画面显示质量。

图3为本发明实施例提供的又一种像素电路的结构示意图，如图3所示，该电路结构具体包括：

反相偏置模块101、数据写入补偿模块201、发光控制模块301、发光模块401和低频防漏电模块501；

反相偏置模块101连接于第一电压信号输入端Vdd、第四控制信号输入端(以下统称：Scan4)和第八节点Q8；

数据写入补偿模块201连接于第八节点Q8、发光控制模块301、第二电压信号输入端Vss、数据信号输入端Date和第五控制信号输入端(以下统称：Scan5)；

发光控制模块301连接于第二电压信号输入端Vss和第六控制信号输入端(以下统称：Scan6)；

发光模块401连接于第八节点Q8、第一电压信号输入端Vdd和第七控制信号输入端(以下统称：Scan7)；

低频防漏电模块连接于第一电压信号输入端Vss和第五控制信号输入端Scan5。

在本发明实施例的一可选方案中，反相偏置模块101包括：第十晶体管T10；

第十晶体管T10的栅极连接于第四控制信号输入端Scan4、第一极连接于第八节点Q8、第二极连接于第一电压信号输入端Vdd。

在本发明实施例的一可选方案中，低频防漏电模块501包括：

第十一晶体管T11、第十二晶体管T12和第四电容C4；

第十一晶体管T11的栅极连接于第五控制信号输入端Scan5、第一极连接于第九节点Q9、第二极连接于第十节点Q10；

第十二晶体管T12的栅极连接于第五控制信号输入端Scan5、第一极连接于第十节点Q10、第二极连接于第八节点Q8；

第四电容C4的一端连接于第一电压信号输入端Vdd、另一端连接于第十节点Q10。

图4为本发明实施例提供的再一种像素电路的结构示意图，如图4所示，该电路结构具体包括：

第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、发光二极管、第四电容C4和第五电容C5。第十晶体管T10的栅极连接于第四控制信号输入端Scan4、第一极连接于第八节点Q8、第二极连接于第一电压信号输入端Vdd。

第十一晶体管T11的栅极连接于第五控制信号输入端Scan5、第一极连接于第九节点Q9、第二极连接于第十节点Q10；

第十二晶体管T12的栅极连接于第五控制信号输入端Scan5、第一极连接于第十节点Q10、第二极连接于第八节点Q8；

第十三晶体管T13的栅极连接于第七控制信号输入端Scan7、第一极连接于发光二极管的阴极、第二极连接于第八节点Q8；

第十四晶体管T14的栅极连接于第九节点Q9、第一极连接于第十一节点Q11、第二极连接于第八节点Q8；

第十五晶体管T15栅极连接于第五控制信号输入端Scan5、第一极连接于第十一节点Q11、第二极连接于数据信号输入端Date；

第十六晶体管T16的栅极连接于第六控制信号输入端Scan6、第一极连接于第十一节点Q11、第二极连接于第二电压信号输入端Vss。

发光二极管的阳极连接于第一电压信号输入端Vdd、阴极连接于第八节点Q8。

第四电容C4的一端连接于第一电压信号输入端Vdd、另一端连接于第十节点Q10。

第五电容C5的一端连接于第二电压信号输入端Vss、另一端连接于第九节点Q9、

需要说明的是：上述像素电路的连接关系与图1或2的区别在于反相偏置模块101和低频防漏电模块501，低频防漏电模块501中缺少两个晶体管和一个电容，反相偏置模块101中晶体管的一极的连接位置出现变化，其它模块与图1或2所示的相类似，具体可参照图1或2的相关描述，为简洁描述，在此不作赘述。

第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16为多晶硅LTPS薄膜晶体管TFT)第十四晶体管T14为驱动薄膜晶体管DTFT，以第八晶体管为N型晶体管为例，其第一极为源极，该源极连接于第十一节点Q11，第二极为漏极，该漏极连接于第八节点Q8。

上述像素电路的工作过程包括：初始复位阶段、数据写入阶段和发光阶段，初始复位阶段时，第十晶体管T10在第四控制信号输入端Scan4的控制下开启，第十三晶体管T13在第七控制信号输入端Scan7的控制下开启，对发光二极管的阴极进行复位，第十一晶体管T11和第十二晶体管T12在第五控制信号输入端Scan5的控制下开启，对第九节点进行复位；数据写入阶段，第十二晶体管T12、第十三晶体管T13在第五控制信号输入端Scan5的控制下开启，对第十四晶体管T4进行补偿，同时第十五晶体管T15在第五控制信号输入端Scan5的控制下，将数据信号输入端的数据信号输出至第十一节点Q11，第十三晶体管T13在第七控制信号输入端Scan7的控制下关闭，第十晶体管T10在第四控制信号输入端Scan4的控制下关闭；发光阶段时，第十六晶体管T16在第六控制信号输入端Scan6的控制下开启，第十三晶体管T13在第七控制信号输入端Scan7的控制下开启，发光二极管发光。

在本发明实施例的一可选方案中，低频防漏电模块50被配置为：通过第四电容降低第九节点和第十节点之间的电压差。

进一步地，在发光阶段，通过第四电容减小第十一晶体管T11的第一极和第二极之间的电压差(Q9和Q1之间)，进而可降低第三电容的漏电流，可实现低频显示的目的。

在本发明实施例的一可选方案中，反相偏置模块10被配置为：在非发光阶段，通过第事晶体管释放发光二极管的阴极积累的电荷。

进一步地，发光模块中的第五晶体管T5在非发光阶段处于关闭状态，发光二极管的阴极会积累电荷，导致在发光阶段随发光时间越长会出现残像的问题，因此，通过设置反相偏置模块在非发光阶段，在非发光阶段通过控制第四控制信号输入端打开第十晶体管T10释放发光二极管的阴极积累的电荷，对发光二级管的阴极进行复位，减少发光二极管短期残像效应。

本发明实施例提供的像素电路，通过低频防漏电模块可实现像素电路在低频场景下显示，降低功耗，再通过设置反相偏置模块，减少发光二极管短期残像效应，可实现提高画面显示质量。

图5为本发明实施例提供的一种显示面板的结构示意图，如图5所示，该显示面板1000包括：

呈矩阵排列的多个像素电路100；

该像素电路可以是如图1-图4任一所示的像素电路。

本发明实施例提供的显示面板，通过低频防漏电模块可实现像素电路在低频场景下显示，降低功耗，再通过设置反相偏置模块，减少发光二极管短期残像效应，可实现提高画面显示质量。。

图6为本发明实施例提供的一种显示装置的结构示意图，如图6所示，该显示装置10000具体包括：

显示面板；

该显示面板可以是如图5所示的显示面板。

本发明实施例提供的显示装置，在像素电路中通过低频防漏电模块可实现像素电路在低频场景下显示，降低功耗，再通过设置反相偏置模块，减少发光二极管短期残像效应。可实现提高画面显示质量。

专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种像素电路，其特征在于，包括：反相偏置模块、数据写入补偿模块、发光控制模块、发光模块和低频防漏电模块；

所述反相偏置模块连接于所述发光模块、第一电压信号输入端和第一控制信号输入端；

所述数据写入补偿模块连接于第一节点、所述发光控制模块、第二电压信号输入端、数据信号输入端和第二控制信号输入端；

所述发光控制模块连接于所述第二电压信号输入端和第三控制信号输入端；

所述发光模块连接于所述第一节点、所述第一电压信号输入端和所述第三控制信号输入端；

所述低频防漏电模块连接于所述第一电压信号输入端、所述第一控制信号输入端和所述第二控制信号输入端；

所述低频防漏电模块包括：

第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容和第二电容；

所述第二晶体管的栅极连接于所述第二控制信号输入端、第一极连接于第三节点、第二极连接于第四节点；

所述第三晶体管的栅极连接于所述第二控制信号输入端、第一极连接于所述第四节点、第二极连接于所述第一节点；

所述第四晶体管的栅极连接于所述第一控制信号输入端、第一极连接于第五节点、第二极连接于所述第一电压信号输入端；

所述第五晶体管的栅极连接于所述第一控制信号输入端、第一极连接于所述第三节点、第二极连接于所述第五节点；

所述第一电容的一端连接于所述第四节点、另一端连接于第六节点；

所述第二电容的一端连接于所述第五节点、另一端连接于所述第六节点。

2.根据权利要求1所述的电路，其特征在于，所述反相偏置模块包括：第一晶体管；

所述第一晶体管的栅极连接于所述第一控制信号输入端、第一极连接于所述第一电压信号输入端、第二极连接于第二节点。

3.根据权利要求1所述的电路，其特征在于，所述低频防漏电模块被配置为：通过所述第一电容和所述第二电容降低所述第三节点和第四节点之间的电压差。

4.根据权利要求2所述的电路，其特征在于，所述发光模块包括：发光二极管和第六晶体管；

所述发光二极管的阳极连接于所述第一电压信号输入端、阴极连接于第二节点；

所述第六晶体管的栅极连接于所述第三控制信号输入端、第一极连接于第二节点、第二极连接于所述第一节点。

5.根据权利要求4所述的电路，其特征在于，所述反相偏置模块被配置为：在非发光阶段，通过所述第一晶体管释放所述发光二极管的阴极积累的电荷。

6.根据权利要求1所述的电路，其特征在于，所述数据写入补偿模块包括：第七晶体管、第八晶体管和第三电容；

所述第七晶体管的栅极连接于所述第二控制信号输入端、第一极连接于所述数据信号输入端、第二极连接于第七节点；

所述第八晶体管的栅极连接于所述第三节点、第一极连接于所述第七节点、第二极连接于所述第一节点；

所述第三电容一端连接于所述第三节点、另一端连接于所述第二电压信号输入端。

7.根据权利要求1所述的电路，其特征在于，所述发光控制模块包括：第九晶体管；

所述第九晶体管的栅极连接于所述第三控制信号输入端、第一极连接于第七节点、第二极连接于所述二电压信号输入端。

8.一种像素电路，其特征在于，包括：反相偏置模块、数据写入补偿模块、发光控制模块、发光模块和低频防漏电模块；

所述反相偏置模块连接于第一电压信号输入端、第四控制信号输入端和第八节点；

所述数据写入补偿模块连接于第八节点、所述发光控制模块、第二电压信号输入端、数据信号输入端和第五控制信号输入端；

所述发光控制模块连接于所述第二电压信号输入端和第六控制信号输入端；

所述发光模块连接于所述第八节点、所述第一电压信号输入端和第七控制信号输入端；

所述低频防漏电模块连接于所述第一电压信号输入端和所述第五控制信号输入端；

所述低频防漏电模块包括：

第十一晶体管、第十二晶体管和第四电容；

所述第十一晶体管的栅极连接于所述第五控制信号输入端、第一极连接于第九节点、第二极连接于第十节点；

所述第十二晶体管的栅极连接于所述第五控制信号输入端、第一极连接于所述第十节点、第二极连接于所述第八节点；

所述第四电容的一端连接于所述第一电压信号输入端、另一端连接于所述第十节点。

9.根据权利要求8所述的电路，其特征在于，所述反相偏置模块包括：第十晶体管；

所述第十晶体管的栅极连接于所述第四控制信号输入端、第一极连接于所述第八节点、第二极连接于所述第一电压信号输入端。

10.一种显示面板，其特征在于，所述显示面板包括：呈矩阵排列的多个像素电路，所述像素电路为如权利要求1至7任一所述的像素电路，或，权利要求8至9任一所述的像素电路。

11.一种显示装置，其特征在于，包括：如权利要求10所述的显示面板。