KR20220115714A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220115714A
KR20220115714A KR1020210018620A KR20210018620A KR20220115714A KR 20220115714 A KR20220115714 A KR 20220115714A KR 1020210018620 A KR1020210018620 A KR 1020210018620A KR 20210018620 A KR20210018620 A KR 20210018620A KR 20220115714 A KR20220115714 A KR 20220115714A
Authority
KR
South Korea
Prior art keywords
voltage
power
value
data
current
Prior art date
Application number
KR1020210018620A
Other languages
English (en)
Inventor
편기현
이장미
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210018620A priority Critical patent/KR20220115714A/ko
Priority to US17/645,153 priority patent/US11881152B2/en
Priority to CN202210076375.0A priority patent/CN114944131A/zh
Publication of KR20220115714A publication Critical patent/KR20220115714A/ko
Priority to US18/415,954 priority patent/US20240153445A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 전원 공급부 및 표시부를 포함한다. 전원 공급부는 제1 전원전압, 제2 전원전압, 및 제3 전원전압을 생성한다. 표시부는 화소를 포함한다. 화소는 제1 전원전압이 인가되는 제1 전원 라인과 제2 전원전압이 인가되는 제2 전원 라인 사이에 연결되는 발광 소자, 및 발광 소자의 일 전극과 제3 전원전압이 인가되는 리드아웃 라인 사이에 연결되는 스위칭 트랜지스터를 포함한다. 전원 공급부는 전원 공급부로부터 제1 전원 라인에 흐르는 총 전류에 기초하여 제3 전원전압의 전압레벨을 가변시킨다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예는 표시 장치에 관한 것이다.
표시 장치는 데이터 드라이버, 게이트 드라이버, 및 표시 패널을 포함하고, 표시 패널은 화소들을 포함한다. 데이터 드라이버는 데이터 라인들을 통해 화소들에 데이터 신호들을 제공한다. 데이터 드라이버는 입력 영상 데이터에 기초하여 데이터 신호들을 생성하여 화소들에 제공하며, 게이트 드라이버는 스캔 신호들을 화소들에 제공한다. 화소들 각각은 스캔 신호에 응답하여 대응되는 데이터 신호를 기록하고, 데이터 신호에 기초하여 화소에 흐르는 전류량에 대응하는 휘도로 발광할 수 있다.
표시 장치는 소비전력을 최소화하기 위하여 데이터의 로드에 대응하여 표시 패널에 흐르는 전류를 제한할 수 있다. 표시 장치는 입력 영상 데이터의 로드에 대응하여 전류량이 제한되도록 데이터의 비트를 제어할 수 있다.
다만, 입력 영상 데이터의 로드를 산출하고 데이터 비트를 제어하는데 시간이 소요되면서, 표시 패널에 흐르는 전류를 즉각적으로 제한하지 못할 수 있다. 전류 제한이 적용되지 못하는 시간 동안 표시 패널에 과전류가 발생하며 소비전력이 증가될 수 있다.
본 발명의 일 목적은 과전류 발생을 방지하거나 완화시켜 소비전력을 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 표시 장치는, 제1 전원전압, 제2 전원전압, 및 제3 전원전압을 생성하는 전원 공급부; 및 화소를 포함하고, 상기 화소는 상기 제1 전원전압이 인가되는 제1 전원 라인과 상기 제2 전원전압이 인가되는 제2 전원 라인 사이에 연결되는 발광 소자, 및 상기 발광 소자의 일 전극과 상기 제3 전원전압이 인가되는 리드아웃 라인 사이에 연결되는 스위칭 트랜지스터를 포함하는, 표시부를 포함한다. 상기 전원 공급부는 상기 전원 공급부로부터 상기 제1 전원 라인에 흐르는 총 전류에 기초하여 상기 제3 전원전압의 전압레벨을 가변시킨다.
일 실시예에서, 상기 전원 공급부는, 상기 총 전류의 값이 제1 기준 전류값보다 큼에 응답하여 상기 제3 전원전압의 전압레벨을 가변시킬 수 있다.
일 실시예에서, 상기 전원 공급부는, 상기 총 전류의 값이 상기 제1 기준 전류값보다 큰 경우, 상기 제3 전원전압의 전압레벨을 제1 전압레벨에서 제2 전압레벨로 가변시킬 수 있다.
일 실시예에서, 상기 전원 공급부는, 상기 총 전류의 값이 커짐에 따라, 상기 제3 전원전압의 전압레벨을 단계적으로 가변시킬 수 있다.
일 실시예에서, 상기 전원 공급부는, 상기 총 전류의 값이 기 설정된 제2 기준 전류보다 작은 경우 상기 제3 전원전압의 전압레벨을 상기 제2 전압레벨로 유지하되, 상기 총 전류의 값이 제2 기준 전류보다 큰 경우 제3 전원전압의 전압레벨을 제3 전압레벨로 가변시키며, 상기 제2 기준 전류의 값은 상기 제1 기준 전류값보다 클 수 있다.
일 실시예에서, 상기 전원 공급부는, 상기 총 전류 및 상기 제1 기준 전류값 간의 차이에 기초하여 상기 제3 전원전압의 전압레벨을 선형적으로 가변시킬 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 총 전류를 적어도 하나의 기준 전류값과 비교하여 상기 제3 전원전압의 전압레벨에 대한 전원 제어 신호를 생성하는 전원 제어부를 더 포함하고, 상기 전원 공급부는 상기 전원 제어 신호에 기초하여 상기 제3 전원전압의 전압레벨을 가변시킬 수 있다.
일 실시예에서, 상기 전원 공급부는, 상기 제1 전원전압을 출력하는 제1 전원전압 생성 블록; 및 상기 전원 제어 신호에 기초하여 상기 제3 전원전압을 생성하는 제3 전원전압 생성 블록을 포함하고, 상기 전원 제어부는, 상기 총 전류를 상기 적어도 하나의 기준 전류값과 비교하여 전류 상태 신호를 생성하는 전류 센싱 블록; 및 상기 전류 상태 신호 및 기 설정된 룩업 테이블에 기초하여 상기 전원 제어 신호를 생성하는 전압 결정 블록을 포함할 수 있다.
일 실시예에서, 상기 적어도 하나의 기준 전류값은 제1, 제2, 및 제3 기준 전류값들을 포함하고, 상기 전류 센싱 블록은, 상기 총 전류가 상기 제1 기준 전류값보다 작은 제1 구간에서 속하는 경우 제1 값을 가지는 상기 전류 상태 신호를 출력하고, 상기 총 전류가 상기 제1 기준 전류값 및 상기 제2 기준 전류값 사이의 제2 구간에 속하는 경우 제2 값을 가지는 상기 전류 상태 신호를 출력하며, 상기 총 전류가 상기 제2 기준 전류값 및 상기 제3 기준 전류값 사이의 제3 구간에 속하는 경우 제3 값을 가지는 상기 전류 상태 신호를 출력하고, 상기 총 전류가 상기 제3 기준 전류값을 초과하는 제4 구간에 속하는 경우 제4 값을 가지는 상기 전류 상태 신호를 출력할 수 있다.
일 실시예에서, 상기 전류 상태 신호는, 각각이 제1 논리 레벨 및 제2 논리 레벨을 가지는 제1, 제2, 및 제3 상태 신호들을 포함하고, 상기 총 전류가 상기 제1 기준 전류값보다 커지는 경우 상기 제1 상태 신호는 상기 제1 논리 레벨에서 상기 제2 논리 레벨을 갖도록 변하며, 상기 총 전류가 상기 제2 기준 전류값보다 커지는 경우 상기 제2 상태 신호는 상기 제1 논리 레벨에서 상기 제2 논리 레벨을 갖도록 변하고, 상기 총 전류가 상기 제3 기준 전류값보다 커지는 경우 제3 상태 신호는 상기 제1 논리 레벨에서 상기 제2 논리 레벨을 갖도록 변할 수 있다.
일 실시예에서, 상기 표시 장치는, 입력 영상 데이터의 로드를 산출하고, 상기 로드에 기초하여 상기 입력 영상 데이터 내 제1 데이터값을 제2 데이터값으로 스케일링하여 영상 데이터를 생성하는 타이밍 제어부; 및 상기 영상 데이터의 상기 제2 데이터값에 기초하여 데이터 신호를 생성하고 상기 전원 공급부로부터 제공되는 제3 전원전압을 상기 리드아웃 라인에 제공하는 데이터 구동부를 더 포함하고, 상기 화소는 상기 데이터 신호 및 상기 제3 전원전압 간의 전압차에 기초하여 상기 발광 소자에 흐르는 구동 전류의 양를 제어하는 구동 트랜지스터를 더 포함할 수 있다.
일 실시예에서, 상기 타이밍 제어부는, 상기 로드와 스케일링 상수를 곱한 값이 기준 로드값을 초과하지 않도록 상기 스케일링 상수의 값을 결정하고, 상기 스케일링 상수에 기초하여 상기 입력 영상 데이터를 다운 스케일링할 수 있다.
일 실시예에서, 상기 타이밍 제어부는, 제1 프레임 구간에서 상기 입력 영상 데이터의 제1 프레임 데이터에 포함된 데이터값들에 기초하여 상기 로드를 산출하며, 상기 제1 프레임 구간 이후의 제2 프레임 구간에서 상기 입력 영상 데이터의 제2 프레임 데이터를 스케일링하여 상기 영상 데이터의 제2 프레임 데이터를 생성하고, 상기 데이터 구동부는, 상기 제1 프레임 구간에서 상기 영상 데이터의 제1 프레임 데이터에 기초하여 상기 데이터 신호를 생성하며 상기 제2 프레임 구간에서 상기 영상 데이터의 제2 프레임 데이터에 기초하여 상기 데이터 신호를 생성할 수 있다.
일 실시예에서, 상기 입력 영상 데이터의 상기 제1 프레임 데이터의 로드가 이전 프레임 데이터의 로드보다 커지는 경우, 상기 제1 프레임 구간에서 상기 총 전류는 제1 기준 전류값보다 커지며, 상기 전원 공급부는 상기 제1 프레임 구간의 일부에서 상기 제3 전원전압의 전압레벨을 제1 전압레벨로부터 제2 전압레벨로 가변시킬 수 있다.
일 실시예에서, 상기 제1 프레임 구간에서 상기 총 전류의 값이 제2 기준 전류값보다 커지는 경우, 상기 전원 공급부는 상기 제3 전원전압의 전압레벨을 제3 전압레벨로 가변시킬 수 있다.
일 실시예에서, 상기 제2 프레임 구간에서 상기 총 전류가 상기 제1 기준 전류값보다 작아지는 경우, 상기 전원 공급부는 상기 제2 프레임 구간의 일부에서 상기 제3 전원전압의 전압레벨을 상기 제2 전압레벨에서 상기 제1 전압레벨로 가변시킬 수 있다.
일 실시예에서, 상기 제2 프레임 구간에서 상기 표시부의 최대 휘도는 상기 제1 프레임 구간에서 상기 표시부의 최대 휘도보다 낮을 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 표시부에 제1 스캔 신호 및 제2 스캔 신호를 순차적으로 제공하는 스캔 구동부를 더 포함하고, 상기 표시부는, 상기 제1 스캔 신호에 응답하여 제1 데이터 신호 및 상기 제3 전원전압 간의 전압차에 대응하는 휘도로 발광하는 제1 화소; 및 상기 제2 스캔 신호에 응답하여 제2 데이터 신호 및 상기 제3 전원전압 간의 전압차에 대응하는 휘도로 발광하는 제2 화소를 더 포함하며, 제1 프레임 구간에서 상기 총 전류의 값이 제1 기준 전류값보다 커지는 경우, 상기 제1 화소 및 상기 제2 화소는 상호 동일한 값을 가지는 제1 및 제2 데이터 신호들에 대응하여 상호 다른 휘도들로 발광할 수 있다.
일 실시예에서, 상기 제1 프레임 구간에서, 상기 제2 화소의 휘도는 상기 제1 화소의 휘도보다 낮을 수 있다.
일 실시예에서, 제2 프레임 구간에서 상기 총 전류의 값이 상기 제1 기준 전류값보다 작아지는 경우, 상기 제1 화소 및 상기 제2 화소는 상호 동일한 데이터값에 대응하여 상호 다른 휘도들로 발광하되, 상기 제2 프레임 구간에서, 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 표시 장치는, 표시부에 인가되는 총 전류의 증가에 따라 제3 전원전압의 전압레벨을 가변시킴으로써, 총 전류의 피크값을 감소시킬 수 있다. 즉, 과전류 발생을 방지할 수 있다. 특히, 상기 표시 장치는, 전류 제한이 적용되지 못하는 시간(즉, 전류 제한 기능의 데드 존 구간)에서 과전류가 발생하는 것을 완화하거나 방지할 수 있다. 따라서, 표시장치의 소비전력이 감소될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a 및 도 1b는 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면들이다
도 2는 도 1a의 표시 장치에 포함된 화소의 일 예를 나타내는 도면이다.
도 3은 도 1a의 표시 장치에 포함된 타이밍 제어부의 일 예를 나타내는 도면이다.
도 4a는 입력 영상 데이터의 로드에 따른 휘도를 나타내는 도면이다.
도 4b는 입력 영상 데이터의 로드에 따른 전류를 나타내는 도면이다.
도 4c는 입력 영상 데이터의 변화에 따른 데이터 신호 및 전류의 비교예를 나타내는 도면이다.
도 5는 도 1a의 표시 장치에 포함된 전원 공급부 및 전원 제어부의 일 예를 나타내는 도면이다.
도 6은 도 5의 전원 제어부의 일 실시예에 따른 동작을 설명하는 도면이다.
도 7은 도 1a의 표시 장치에서 측정된 신호들을 나타내는 도면이다.
도 8은 입력 영상 데이터의 변화에 따른 전류의 변화를 설명하는 도면이다.
도 9a 내지 도 9c는 도 7의 제1 내지 제3 구간들에서 표시 장치의 동작을 설명하는 도면들이다.
도 10은 도 5의 전원 제어부의 다른 실시예에 따른 동작을 설명하는 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
한편, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다. 또한, 이하에서 개시되는 각각의 실시예는 단독으로 실시되거나, 또는 적어도 하나의 다른 실시예와 결합되어 복합적으로 실시될 수 있을 것이다.
도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 1a 및 도 1b는 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
먼저 도 1a를 참조하면, 표시 장치(100)는, 표시부(110)(또는, 표시표시 패널), 스캔 구동부(120)(또는, 게이트 구동부), 데이터 구동부(130)(또는, 소스 구동부), 타이밍 제어부(140), 전원 공급부(150), 및 전원 제어부(160)를 포함할 수 있다. 스캔 구동부(120)(또는, 게이트 구동부), 데이터 구동부(130)(또는, 소스 구동부), 타이밍 제어부(140), 전원 공급부(150), 및 전원 제어부(160)는 표시부(110)를 구동하는 구동 장치를 구성할 수 있다.
표시부(110)는 영상을 표시할 수 있다. 표시부(110)는, 스캔 라인들(SL1 내지 SLn), 센싱스캔 라인들(SSL1 내지 SSLn), 데이터 라인들(DL1 내지 DLm), 리드아웃 라인들(RL1 내지 RLm)(또는, 센싱 라인들), 및 화소(PXL)를 포함할 수 있다(단, n 및 m 각각은 양의 정수).
화소(PXL)는 스캔 라인들(SL1 내지 SLn), 및 데이터 라인들(DL1 내지 DLm)에 의해 구획된 영역(예를 들어, 화소 영역)에 배치되거나 위치할 수 있다.
화소(PXL)는 스캔 라인들(SL1 내지 SLn) 중 하나 및 데이터 라인들(DL1 내지 DLm) 중 하나에 연결될 수 있다. 또한, 화소(PXL)는 센싱스캔 라인들(SSL1 내지 SSLn) 중 하나 및 리드아웃 라인들(RL1 내지 RLm) 중 하나에 연결될 수 있다.
예를 들어, 제i 행 및 제j 열에 위치하는 화소(PXL)는 제i 스캔 라인(SLi), 제i 센싱스캔 라인(SSLi), 제j 데이터 라인(DLj), 및 제j 리드아웃 라인(RLj)에 연결될 수 있다(단, i 및 j 각각은 양의 정수). 또한, 화소(PXL)는 제1 전원전압(VDD)이 인가되는 제1 전원 라인 및 제2 전원전압(VSS)이 인가되는 제2 전원 라인 사이에 전기적으로 연결될 수 있다. 여기서, 제1 및 제2 전원전압들(VDD, VSS)은 화소(PXL)의 동작에 필요한 전원전압들 또는 구동 전압들이며, 제1 전원전압(VDD)은 제2 전원전압(VSS)의 전압레벨보다 높은 전압레벨을 가질 수 있다. 제1 및 제2 전원전압들(VDD, VSS)은 전원 공급부(150)로부터 표시부(110)에 제공될 수 있다.
화소(PXL)는 제i 센싱스캔 라인(SSLi)을 통해 제공되는 센싱스캔 신호에 응답하여 제j 리드아웃 라인(RLj)을 통해 제공되는 제3 전원전압(VINT)을 이용하여 초기화되고, 제i 스캔 라인(SLi)을 통해 제공되는 스캔 신호에 응답하여 제j 데이터 라인(DLj)을 통해 제공되는 데이터 신호(또는, 데이터 전압)를 저장하거나 기록하며, 저장된 데이터 신호에 대응하는 휘도로 발광할 수 있다. 여기서, 제3 전원전압(VINT)의 초기 전압레벨은 화소(PXL) 내 발광 소자의 동작점(또는, 문턱전압)보다 낮게 설정될 수 있으며, 전원 공급부(150)로부터 데이터 구동부(130)를 통해 표시부(110)에 제공될 수 있다. 화소(PXL)의 구체적인 구성에 대해서는 도 2를 참조하여 후술하기로 한다.
스캔 구동부(120)는 스캔 제어 신호(SCS)에 기초하여 스캔 신호(또는, 스캔 신호들)를 생성하고, 스캔 신호를 스캔 라인들(SL1 내지 SLn)에 순차적으로 제공할 수 있다. 여기서, 스캔 제어 신호(SCS)는 개시 신호, 클럭 신호들 등을 포함하고, 타이밍 제어부(140)로부터 스캔 구동부(120)에 제공될 수 있다. 예를 들어, 스캔 구동부(120)는 클럭 신호들을 이용하여 펄스 형태의 개시 신호를 순차적으로 쉬프트하여 펄스 형태의 스캔 신호를 순차적으로 생성 및 출력하는 쉬프트 레지스터(shift register)로 구현될 수 있다. 또한, 스캔 구동부(120)는 스캔 신호를 생성하는 방식과 유사하게, 센싱스캔 신호를 생성하고, 센싱스캔 신호를 센싱스캔 라인들(SSL1 내지 SSLn)에 순차적으로 제공할 수 있다.
스캔 구동부(120)는 표시부(110) 상에 화소(PXL)와 함께 형성될 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 예를 들어, 스캔 구동부(120)는 회로필름에 실장되고, 적어도 하나의 회로필름, 및 인쇄회로기판을 경유하여, 타이밍 제어부(140)에 연결될 수 있다.
데이터 구동부(130)는 타이밍 제어부(140)로부터 제공되는 영상 데이터(DATA2) 및 데이터 제어 신호(DCS)에 기초하여 데이터 신호들(또는, 데이터 전압들)을 생성하고, 데이터 신호들을 데이터 라인들(DL1 내지 DLm)을 통해 표시부(110)(또는, 화소(PXL))에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(130)의 동작을 제어하는 신호이며, 유효 데이터 신호의 출력을 지시하는 로드 신호(또는, 데이터 인에이블 신호), 수평 개시 신호, 데이터 클럭 신호 등을 포함할 수 있다. 예를 들어, 데이터 구동부(130)는 데이터 클럭 신호에 동기하여 수평 개시 신호를 쉬프트시켜 샘플링 신호를 생성하는 쉬프트 레지스터, 샘플링 신호에 응답하여 영상 데이터(DATA2)를 래치하는 래치, 래치된 영상 데이터(예를 들어, 디지털 형태의 데이터)를 아날로그 형태의 데이터 신호들로 변환하는 디지털-아날로그 컨버터(또는, 디코더), 및 데이터 신호들을 데이터 라인들(DL1 내지 DLm)에 출력하는 버퍼들(또는, 증폭기들)을 포함할 수 있다. 또한, 데이터 구동부(130)는 제3 전원전압(VINT)(즉, 전원 공급부(150)로부터 제공된 제3 전원전압(VINT))을 리드아웃 라인들(RL1 내지 RLm)을 통해 표시부(110)(또는, 화소(PXL))에 제공할 수 있다.
일 실시예에서, 데이터 구동부(130)는 별도의 센싱 구간에서(예를 들어, 화소(PXL)에 포함된 구동 트랜지스터의 문턱 전압 및/또는 이동도 등과 같은 화소(PXL)의 특성 정보를 센싱하기 위해 할당된 센싱 구간에서), 데이터 구동부(130)는 리드아웃 라인들(RL1 내지 RLm)을 통해 화소(PXL)로부터 센싱 신호를 수신할 수 있다. 센싱 신호는 데이터 구동부(130) 또는 타이밍 제어부(140)에서 화소(PXL)의 특성(또는, 특성 편차)를 보상하는데 이용될 수 있다.
데이터 구동부(130)는 회로필름에 실장되고, 적어도 하나의 인쇄회로기판 및/또는 케이블을 경유하여, 타이밍 제어부(140)에 연결될 수 있다.
타이밍 제어부(140)는 외부(예를 들어, 그래픽 프로세서)로부터 입력 영상 데이터(DATA1) 및 제어 신호(CS)를 수신하고, 제어 신호(CS)에 기초하여 스캔 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성하며, 입력 영상 데이터(DATA1)를 변환하여 영상 데이터(DATA2)를 생성할 수 있다. 여기서, 제어 신호(CS)는 수직 동기 신호(또는, Vsync), 수평 동기 신호(또는, Hsync), 기준 클럭 신호 등을 포함할 수 있다. 수직 동기 신호는 프레임 데이터(즉, 하나의 프레임 영상이 표시되는 프레임 구간에 대응하는 데이터)의 시작을 나타내고, 수평 동기 신호는 데이터 행(즉, 프레임 데이터에 포함된 복수의 데이터 행들 중 하나의 데이터 행)의 시작을 나타낼 수 있다. 예를 들어, 타이밍 제어부(140)는 RGB 포맷의 입력 영상 데이터(DATA1)를 표시부(110) 내 화소 배열에 부합하는 RGBG 포맷의 영상 데이터(DATA2)로 변환할 수 있다.
실시예들에서, 타이밍 제어부(140)는 입력 영상 데이터(DATA1)의 로드를 산출하고, 로드에 기초하여 입력 영상 데이터(DATA1) 내 제1 데이터값(예를 들어, 계조값, 데이터 비트)을 제2 데이터값으로 스케일링하여 영상 데이터(DATA2)를 생성할 수 있다. 예를 들어, 타이밍 제어부(140)는, 로드와 스케일링 상수를 곱한 값이 기준 로드값을 초과하지 않도록 스케일링 상수(또는, 스케일링 상수의 값)을 결정하고, 스케일링 상수에 기초하여 입력 영상 데이터(DATA1)를 다운 스케일링할 수 있다. 이 경우, 데이터 구동부(130)로부터 화소(PXL)에 공급되는 데이터 신호의 크기가 감소하며 화소(PXL)(및 표시부(110))에 흐르는 전류량이 감소하며, 표시 장치(100)의 소비전력이 감소할 수 있다. 즉, 타이밍 제어부(140)는 전류 제한을 통해 소비전력을 감소시킬 수 있다.
타이밍 제어부(140)의 전류 제한 기능에 대해서는 도 3을 참조하여 후술한다.
한편, 타이밍 제어부(140)는 입력 영상 데이터(DATA1)의 포맷을 변환하기 전, 그 이후, 또는 그와 동시에 입력 영상 데이터(DATA1)에 대한 스케일링 동작을 수행할 수 있다.
전원 공급부(150)는 표시부(110)에 제1 전원전압(VDD) 및 제2 전원전압(VSS)을 공급할 수 있다. 또한, 전원 공급부(150)는 데이터 구동부(130)에 제3 전원전압(VINT)을 제공할 수 있다. 이외에도 전원 공급부(150)는 스캔 구동부(120), 데이터 구동부(130), 및 타이밍 제어부(140) 중 적어도 하나에, 상기 적어도 하나의 구동에 필요한 전원전압을 제공할 수 있다. 전원 공급부(150)는 전원 관리 집적회로(Power management IC; PMIC)로 구현될 수 있다.
실시예들에서, 전원 공급부(150)는 제1 전원전압(VDD) 및 제2 전원전압(VSS)의 공급에 따라 표시부(110)로 인가되거나 흐르는 총 전류(I_VDD)에 기초하여 제3 전원전압(VINT)의 전압레벨을 가변시킬 수 있다. 예를 들어, 총 전류(I_VDD)는 제1 전원전압(VDD)이 출력되는 전원 공급부(150)의 출력단에서 전류 센서를 통해 측정될 수 있으며, 총 전류(I_VDD)가 제1 기준 전류값보다 큰 경우, 전원 제어부(160)로부터 제공되는 전압 제어 신호(INF)(또는, 전원전압 제어 신호)에 응답하여 전원 공급부(150)는 제3 전원전압(VINT)의 전압레벨을 가변시킬 수 있다.
전원 제어부(160)는 전원 공급부(150)(또는, 전류 센서)로부터 제공되는 총 전류(I_VDD)(또는, 과전류 발생 여부를 나타내는 전류 상태 신호(ALERT))에 기초하여 전압 제어 신호(INF)를 생성할 수 있다. 예를 들어, 전원 제어부(160)는 적어도 하나의 기준 전류값(예를 들어, 제1 기준 전류값)과 비교하여 제3 전원전압(VINT)의 전압레벨에 대한 전압 제어 신호(INF)를 생성할 수 있다. 예를 들어, 총 전류(I_VDD)가 제1 기준 전류값보다 커지는 경우, 전원 제어부(160)는 제3 전원전압(VINT)의 전압레벨을 제1 전압레벨에서 제2 전압레벨로 가변되도록, 전원 공급부(150)를 제어할 수 있다. 여기서, 제2 전압레벨은 제1 전압레벨보다 높을 수 있으나, 이에 한정되는 것은 아니다. 총 전류(I_VDD)가 제1 기준 전류값보다 큰 상태에서 제1 기준 전류보다 작아지는 경우, 전원 제어부(160)는 제3 전원전압(VINT)의 전압레벨을 제2 전압레벨에서 제1 전압레벨로 다시 가변되도록, 전원 공급부(150)를 제어할 수 있다. 실시예에 따라, 총 전류(I_VDD)가 제1 기준 전류값보다 커질수록, 전원 제어부(160)는 제3 전원전압(VINT)의 전압레벨이 단계적 또는 선형적으로 가변되도록, 전원 공급부(150)를 제어할 수 있다.
후술하여 설명하겠지만, 제3 전원전압(VINT)이 가변되는 경우, 제3 전원전압(VINT)에 대응하여 화소(PXL) 내 구동 트랜지스터의 게이트-소스 전압(즉, 게이트 전극 및 소스 전극 사이에 걸리는 전압)이 변하며, 화소(PXL) 내 발광 소자에 흐르는 전류가 변하고, 이에 대응하여 표시부(110) 전체에 흐르는 전류, 즉, 총 전류(I_VDD)가 변할 수 있다. 표시부(110)에 인가되는 총 전류(I_VDD)가 과도하게 커지는 것을 방지하기 위해(즉, 과전류 발생을 방지하기 위해), 총 전류(I_VDD)가 커지는 경우 전원 제어부(160)는 게이트-소스 전압을 감소시키는 방향으로 제3 전원전압(VINT)의 전압레벨을 가변시킬 수 있다.
전원 제어부(160)의 적어도 일부는 집적 회로(예를 들어, 트랜지스터, 커패시터, 인코더, 레지스터, 멀티플렉서 등을 포함하는 집적 회로, 또는 FPGA)로 구현되거나, 집적 회로 내에서 소프트웨어적으로 구현될 수 있다.
다른 실시예에서, 전원 제어부(160)는 전원 공급부(150)로부터 제공되는 전류 상태 신호(ALERT)에 기초하여 전압 제어 신호(INF)를 생성할 수도 있다. 여기서, 전류 상태 신호(ALERT)는 과전류 발생 여부를 나타내며, 예를 들어, 전류 상태 신호(ALERT)는 총 전류(I_VDD)와 적어도 하나의 기준 전류값을 비교함으로써 전류 센싱 블록에서 생성될 수 있으며, 전류 센싱 블록이 전원 공급부(150)에 내장되는 경우 전류 상태 신호(ALERT)는 전원 공급부(150)로부터 전원 제어부(160)에 제공될 수도 있다.
전원 제어부(160)의 구체적인 구성 및 동작에 대해서는 도 5 및 도 6을 참조하여 후술하기로 한다.
상술한 바와 같이, 표시 장치(100)는 표시부(110)에 인가되는 총 전류(I_VDD)의 증가에 따라 제3 전원전압(VINT)의 전압레벨을 가변시킴으로써, 과전류 발생을 방지할 수 있다.
한편, 도 1a에서 전원 제어부(160)는 전원 공급부(150) 및 타이밍 제어부(140)로부터 독립적으로 구현되는 것으로 설명하였으나, 이에 한정되는 것은 아니다.
도 1a 및 도 1b를 참조하면, 전원 제어부(160)의 적어도 일부는 타이밍 제어부(140)에 포함될 수도 있다. 이 경우, 타이밍 제어부(140)는 전원 공급부(150)로부터 제공되는 전류 상태 신호(ALERT)에 기초하여 전압 제어 신호(INF)를 생성할 수도 있다.
한편, 스캔 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 전원 공급부(150), 및 전원 제어부(160) 중 적어도 하나는 표시부(110)에 형성되거나, 집적 회로로 구현되어 테이프 캐리어 패키지 형태로 표시부(110)에 연결될 수 있다. 또한, 스캔 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 전원 공급부(150), 및 전원 제어부(160) 중 적어도 2개는 하나의 집적회로로 구현될 수도 있다. 예를 들어, 도 1b에 도시된 바와 같이, 전원 제어부(160)의 적어도 일부는 타이밍 제어부(140)에 포함될 수도 있다. 이 경우, 타이밍 제어부(140)가 전원 공급부(150)로부터 제공되는 전류 상태 신호(ALERT)에 기초하여 전압 제어 신호(INF)를 생성할 수도 있다. 다른 예로, 데이터 구동부(130) 및 타이밍 제어부(140)는 하나의 집적 회로로 구현될 수도 있다.
도 2는 도 1a의 표시 장치에 포함된 화소의 일 예를 나타내는 도면이다. 제i 행 및 제j 열에 위치하는 화소(PXL)가 예시적으로 도시되었다.
도 2를 참조하면, 화소(PXL)는 제i 스캔 라인(SLi), 제j 데이터 라인(DLj), 제i 센싱스캔 라인(SSLi) 및 제j 리드아웃 라인(RLj)에 연결될 수 있다.
화소(PXL)는 발광 소자(LED), 제1 트랜지스터(T1)(또는, 구동 트랜지스터), 제2 트랜지스터(T2)(또는, 제1 스위칭 트랜지스터), 제3 트랜지스터(T3)(또는, 센싱 트랜지스터, 제2 스위칭 트랜지스터, 초기화 트랜지스터) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3) 각각은 산화물 반도체를 포함하는 박막 트랜지스터일 수 있으나, 이에 한정되는 것은 아니며, 예를 들어, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3) 중 적어도 일부는 폴리 실리콘 반도체를 포함하거나, N형 반도체 또는 P형 반도체로 구현될 수 있다.
발광 소자(LED)의 제1 전극(또는, 애노드 전극)은 제2 노드(N2)(또는, 제1 트랜지스터(T1)의 제2 전극)에 접속될 수 있다. 발광 소자(LED)의 제1 전극은 제1 트랜지스터(T1)를 경유하여 제1 전원전압(VDD)이 인가된 제1 전원 라인(PL1)에 연결될 수 있다. 발광 소자(LED)의 제2 전극(또는, 캐소드 전극)은 제2 전원전압(VSS)이 인가된 제2 전원 라인(PL2)에 접속될 수 있다. 발광 소자(LED)는 제1 트랜지스터(T1)로부터 공급되는 전류량(또는, 구동 전류)에 대응하여 소정 휘도의 광을 생성할 수 있다. 발광 소자(LED)는 유기 발광 다이오드로 구성되거나, 마이크로 LED(light emitting diode), 양자점 발광 다이오드와 같은 무기 발광 다이오드로 구성될 수 있다. 또한, 발광 소자는 유기물과 무기물이 복합적으로 구성된 발광 다이오드일 수도 있다.
제1 트랜지스터(T1)의 제1 전극(예를 들어, 드레인 전극)은 제1 전원전압(VDD)이 인가된 제1 전원 라인에 접속되고, 제2 전극(예를 들어, 소스 전극)은 제2 노드(N2)(또는, 발광 소자(LED)의 애노드 전극)에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압(또는, 제1 트랜지스터(T1)의 제2 전극 및 게이트 전극 사이에 걸리는 게이트-소스 전압)에 대응하여 발광 소자(LED)로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2)의 제1 전극은 제j 데이터 라인(DLj)에 접속되고, 제2 전극은 제1 노드(N1)에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제i 스캔 라인(SLi)에 접속될 수 있다. 제i 스캔 라인(SLi)으로 제i 스캔 신호(S[i])가 공급될 때 제2 트랜지스터(T2)는 턴-온되어 제j 데이터 라인(DLj)으로부터의 데이터 신호(VDATA)(또는, 데이터 전압)를 제1 노드(N1)로 전달할 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 발광 소자(LED)의 제1 전극 사이에 형성되거나 접속될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)의 전압을 저장할 수 있다.
제3 트랜지스터(T3)는 제j 리드아웃 라인(RLj)과 제2 노드(N2)(또는, 제1 트랜지스터(T1)의 제2 전극) 사이에 접속될 수 있다. 제3 트랜지스터(T3)는 센싱스캔 신호(SEN[i])에 응답하여 제2 노드(N2) 및 제j 리드아웃 라인(RLj)을 연결할 수 있다. 이 경우, 제j 리드아웃 라인(RLj)에 인가된 제3 전원전압(VINT)이 제2 노드(N2)에 인가될 수 있다. 제3 전원전압(VINT)에 의해 제2 노드(N2) 또는 발광 소자(LED)의 일 전극의 전압이 초기화될 수 있다.
제i 스캔 신호(S[i]) 및 센싱스캔 신호(SEN[i])에 응답하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 동시에 턴-온되는 경우, 스토리지 커패시터(Cst)에는 데이터 신호(VDATA) 및 제3 전원전압(VINT) 간의 전압차가 저장되고, 제1 트랜지스터(T1)는 스토리지 커패시터(Cst)에 저장된 상기 전압차에 대응하여 발광 소자(LED)에 흐르는 전류량을 제어할 수 있다.
이와 달리, 제3 트랜지스터(T3)는 센싱스캔 신호(SEN[i])에 응답하여 제2 노드(N2) 및 제j 리드아웃 라인(RLj)을 연결하는 경우, 센싱 신호가 화소(PXL)로부터 제j 리드아웃 라인(RLj)에 제공될 수 있다. 예를 들어, 센싱 전압(또는, 제2 노드(N2)의 노드 전압)이 제j 리드아웃 라인(RLj)에 제공될 수 있다. 다른 예로, 제1 트랜지스터(T1)가 테스트 전압(즉, 데이터 신호(VDATA)로서 인가된 테스트 전압)에 의해 턴-온된 경우, 테스트 전압에 대응하여 제1 트랜지스터(T1)에 흐르는 전류가 센싱 신호로서 제j 리드아웃 라인(RLj)에 제공될 수도 있다.
한편, 본 발명의 실시예에서 화소(PXL)는 도 2에 도시된 회로 구조에 한정되는 것은 아니다.
도 3은 도 1a의 표시 장치에 포함된 타이밍 제어부의 일 예를 나타내는 도면이다. 도 3에는 타이밍 제어부(140)의 전류 제한 기능(또는, NPC(Net Power Control))을 중심으로 타이밍 제어부(140)가 간략하게 도시되었다. 전류 제한 기능은 타이밍 제어부(140) 내에서 논리 회로로 구성된 소비전력 조정 블록(141)으로 구현될 수 있다. 도 4a는 입력 영상 데이터의 로드에 따른 휘도를 나타내는 도면이다. 즉, 도 4a에는 로드(LOAD)에 따라 표시부(110)의 휘도 변화를 나타내는 휘도 곡선이 도시되었다. 도 4b는 입력 영상 데이터의 로드에 따른 전류를 나타내는 도면이다. 즉, 도 4b에는 로드(LOAD)에 따라 전원 공급부(150)로부터 표시부(110)로 공급되는 전류(예를 들어, 총 전류(I_VDD, 도 1a 참고))가 도시되었다.
먼저, 도 1a, 도 1b, 및 도 3을 참조하면, 타이밍 제어부(140)는 로드 산출 블록(210), 스케일링 팩터 생성 블록(220), 및 데이터 스케일링 블록(230)을 포함할 수 있다. 로드 산출 블록(210), 스케일링 팩터 생성 블록(220), 및 데이터 스케일링 블록(230) 각각은 논리 연산 소자들(또는, 논리 소자들)의 조합으로 구현되거나, 타이밍 제어부(140) 내에서 소프트웨어적으로 구현될 수 있다.
로드 산출 블록(210)은 입력 영상 데이터(DATA1)에 기초하여 로드(LOAD)를 산출하거나 판단할 수 있다. 여기서, 로드(LOAD)는 표시부(110)에서 발광하는 화소(PXL)(또는, 화소들)의 비율을 나타내며, 표시부(110)가 풀 화이트로 발광하는 경우(예를 들어, 표시부(110) 내 화소들 전체가 화이트에 대응하는 휘도로 발광하는 경우) 로드(LOAD)는 100%로 설정될 수 있다. 로드 산출 블록(210)은 한 프레임 단위로 입력 영상 데이터(DATA1)의 로드(LOAD)(또는, 입력 영상 데이터(DATA1)에 따른 표시부(110)의 로드)를 산출할 수 있다. 예를 들어, 로드 산출 블록(210)은 입력 영상 데이터(DATA1)의 하나의 프레임 데이터에 포함된 데이터값들을 합 연산하는 방식으로 상기 하나의 프레임 데이터(또는, 한 프레임)에 대한 로드(LOAD)를 산출할 수 있다.
스케일링 팩터 생성 블록(220)은 로드(LOAD)에 기초하여 입력 영상 데이터(DATA1) 내 데이터값들(예를 들어, 화소(PXL)에 대응하는 제1 데이터값)이 조정될 수 있는 스케일링 팩터(SF)를 생성할 수 있다.
일 실시예에서, 스케일링 팩터 생성 블록(220)은 아래의 수학식 1에 기초하여 스케일링 팩터(SF)를 생성할 수 있다.
[수학식 1]
Figure pat00001
여기서, NPC_limit는 최대 휘도(LUMI_MAX, 도 4a 참고)로 발광할 수 있는 최대의 로드(예를 들어, 기준 로드(LOAD_R1, 도 4a 참고))이며, 0보다 크며 1보다 작거나 같은 값으로 설정될 수 있다. P는 최대 휘도로부터 표시 장치(100)의 풀 화이트 발광시 휘도(예를 들어, 제1 기준 휘도(LUMI_R1, 도 4a 참고))까지의 하강 기울기를 제어하는 제어값(또는, 데이터)일 수 있다. 한편, 스케일링 팩터(SF)는 1보다 크거나 작게 설정될 수 있다. 예를 들어, 수학식 1에 의해 스케일링 팩터(SF)가 1보다 크게 산출된 경우, 스케일링 팩터 생성 블록(220)은 스케일링 팩터(SF)를 1로 변경할 수 있다.
데이터 스케일링 블록(230)은 스케일링 팩터(SF)를 이용하여 입력 영상 데이터(DATA1)를 영상 데이터(DATA2)로 변환할 수 있다. 예를 들어, 데이터 스케일링 블록(230)은 입력 영상 데이터(DATA1)에 포함된 데이터값들(예를 들어, 화소(PXL)에 대응하는 제1 데이터값)과 스케일링 팩터(SF)를 곱연산하여 영상 데이터(DATA2)(예를 들어, 영상 데이터(DATA2)에 포함되며 화소(PXL)에 대응하는 제2 데이터값)을 생성할 수 있다.
로드(LOAD)의 증가에 따라, 영상 데이터(DATA2)의 데이터값이 감소하며, 데이터 구동부(130)에서 생성되는 데이터 신호의 크기가 감소하고, 화소(PXL)에 흐르는 전류량이 감소하며, 표시부(110)에 인가되는 전류(또는, 소비전류, 소비전력)이 감소될 수 있다.
도 4b를 참조하면, 제1 곡선(CURVE1) 및 제2 곡선(CURVE2) 각각은 로드(LOAD)에 따른 전류(즉, 표시부(110)에 인가되는 전류)를 나타나며, 예를 들어, 제1 곡선(CURVE1)은 수학식 1에서 제어값(P)이 1인 경우에 해당하며, 제2 곡선(CURVE2)은 제어값(P)이 1보다 큰 경우에 해당할 수 있다. 수학식 1의 제어값(P)에 의해 전류 곡선은 제1 곡선(CURVE1), 제2 곡선(CURVE2) 등과 같이 다양하게 변할 수 있다.
제1 곡선(CURVE1)을 참조하면, 로드(LOAD)가 기준 로드(LOAD_R1) 이하인 경우, 전류(또는, 전류량)는 로드(LOAD)에 비례하여 기준 전류(I_REF)(또는, 기준 전류값) 이하의 범위 내에서 변할 수 있다. 로드(LOAD)가 기준 로드(LOAD_R1) 보다 큰 경우 전류는 로드(LOAD)와 무관하게 실질적으로 일정하게 유지될 수 있다. 수학식 1에 따라 스케일링 팩터(SF)가 로드(LOAD)에 반비례하도록 설정되므로, 스케일링 팩터(SF)가 반영된 영상 데이터(DATA2)의 로드(예를 들어, 스케일링 팩터(SF)와 입력 영상 데이터(DATA1)의 로드(LOAD)를 곱한 값)은 일정하게 유지되며, 이에 따라 전류는 실질적으로 기준 전류(I_REF)와 유사한 일정한 값으로 유지될 수 있다.
상술한 바와 같이, 타이밍 제어부(140)(또는, 소비전력 조정 블록(141))의 동작에 따라 표시부(110)에 흐르는 전류(예를 들어, 총 전류(I_VDD))는 기준 전류(I_REF) 이하로 안정적으로 제한될 수 있다.
다만, 타이밍 제어부(140)는 한 프레임 단위로 입력 영상 데이터(DATA1)의 로드(LOAD)를 산출함에 따라, 전류 제어에 적어도 한 프레임의 지연이 발생할 수 있다.
도 4c는 입력 영상 데이터의 변화에 따른 데이터 신호 및 전류의 비교예를 나타내는 도면이다. 도 4c에는 데이터 신호(VDATA)(또는, 제1 영상 데이터(DATA1)), 비교 실시예에 따른 총 전류(I_VDD_C), 제1 전원전압(VDD)이 도시되었다.
도 1a, 도 1b, 도 3, 및 도 4c를 참조하면, 제1 시점(TP1)에서 입력 영상 데이터(DATA1)는 풀 블랙 데이터(BLACK)에서 풀 화이트 데이터(WHITE)로 변할 수 있다. 여기서, 풀 블랙 데이터(BALCK)는 표시부(110) 전체가 블랙 영상을 표시하도록 최소 계조값들만을 포함하고, 풀 화이트 데이터(WHITE)는 표시부(110) 전체가 화이트 영상을 표시하도록 최대 계조값들만을 포함할 수 있다. 즉, 제1 시점(TP1)에서 입력 영상 데이터(DATA1)의 프레임 데이터의 실제 로드가, 이전 프레임 데이터의 실제 로드보다 커질 수 있다.
로드 산출 블록(210)은, 제1 시점(TP1) 및 제2 시점(TP2) 사이의 제1 구간(P1)(또는, 제1 프레임 구간)에서, 입력 영상 데이터(DATA1)에 기초하여 로드(LOAD)를 산출할 수 있다. 입력 영상 데이터(DATA1) 내 데이터값들을 모두 합산하는 방식으로 로드(LOAD)를 산출하는 경우, 로드(LOAD)를 산출하는 데 소정의 시간, 예를 들어, 한 프레임이 소요되며, 산출된 로드(LOAD)는 제1 구간(P1)이 아닌 제2 시점(TP2) 이후의 구간에 적용될 수 있다. 즉, 현재 시점의 입력 영상 데이터(DATA1)의 로드(LOAD)는 한 프레임(또는, 이에 대응하는 시간) 이후에 적용될 수 있다.
한편, 데이터 스케일링 블록(230)은, 제1 구간(P1)에서 이전 프레임에 산출된 이전 로드(즉, 풀 블랙 데이터(BLACK)의 로드(LOAD))를 이용하여 제2 영상 데이터(DATA2)를 생성할 수 있다. 블랙 영상 데이터(BALCK)에 따라 이전 로드가 기준 로드(LOAD_R1, 도 4a 참고)보다 낮으므로, 제1 구간(P1)에서 입력 영상 데이터(DATA1)는 다운 스케일링 되지 않고, 영상 데이터(DATA2)의 제2 데이터값은 입력 영상 데이터(DATA1)의 제1 데이터값과 같을 수 있다.
따라서, 제1 구간(P1)에서 화소(PXL)에 제공되는 데이터 신호(VDATA)는 조정되지 않은 데이터값에 대응하는 전압레벨을 가지며, 제1 구간(P1)에서 총 전류(I_VDD_C)는 기준 전류(I_REF)를 초과할 수 있다. 즉, 제1 구간(P1)에서 총 전류(I_VDD_C)가 제한되지 않으며, 과전류가 발생할 수 있다. 이러한 과전류는 제1 전원전압(VDD)의 추가적인 전압 강하를 유발하며, 표시 품질을 저하시킬 수 있다. 또한, 이러한 과전류는 도 2에 도시된 제1 전원 라인(PL1), 제3 트랜지스터(T3), 제j 리드아웃 라인(RLj)을 통해 데이터 구동부(130)에 유입될 수 있으며, 데이터 구동부(130)의 손상을 유발할 수도 있다.
한편, 데이터 스케일링 블록(230)은, 제2 구간(P2)(또는, 제2 프레임에서 구간)에서 풀 화이트 데이터(WHITE)의 로드(LOAD)를 이용하여 제2 영상 데이터(DATA2)를 생성할 수 있다. 이에 따라, 제2 구간(P2)에서 입력 영상 데이터(DATA1)는 다운 스케일링되고, 데이터 신호(VDATA)는 제1 구간(P1)에서의 전압레벨보다 낮게 조정된 전압레벨을 가지며, 총 전류(I_VDD_C)가 제한되면서 기준 전류(I_REF) 이하로 낮아질 수 있다.
상술한 바와 같이, 타이밍 제어부(140)(또는, 소비전력 조정 블록(141))의 전류 제한 기능은 한 프레임(또는, 이에 대응하는 시간) 지연되어 수행되며, 전류 제한 기능의 데드 존(dead-zone) 구간(즉, 전류 제한 기능이 적용되어야 할 제1 시점(TP1)과 전류 제한 기능이 실제 적용되는 제2 시점(TP2) 사이의 제1 구간(P1)) 동안 표시부(110)에 과전류가 유입되고 이에 기인하여 데이터 구동부(130)에 손상이 발생할 수 있다.
따라서, 본 발명의 실시예들에 따른 표시 장치(100)는 전원 제어부(160)를 이용하여 총 전류(I_VDD)에 기초하여 제3 전원전압(VINT)의 전압레벨을 가변시키고, 이를 통해, 전류 제한 기능의 데드 존 구간(예를 들어, 도 4c의 제1 구간(P1))에서 과전류가 발생하는 것을 완화하거나 방지할 수 있다.
도 5는 도 1a의 표시 장치에 포함된 전원 공급부 및 전원 제어부의 일 예를 나타내는 도면이다. 도 5에는 제3 전원전압(VINT)의 가변과 관련하여, 전원 공급부(150) 및 전원 제어부(160)의 구성이 간략하게 도시되었다. 도 6은 도 5의 전원 제어부의 일 실시예에 따른 동작을 설명하는 도면이다. 도 6에는 총 전류(I_VDD)에 따른 제3 전원전압(VINT)의 전압레벨이 도시되었다.
도 1a, 도 1b, 및 도 5를 참조하면, 전원 공급부(150)는 제1 전원전압 생성 블록(151) 및 제3 전원전압 생성 블록(153)을 포함할 수 있다. 제1 전원전압 생성 블록(151) 및 제3 전원전압 생성 블록(153) 각각은 부스트 컨버터, 벅 컨버터와 같은 전력 컨버터로 구현될 수 있다. 전원 공급부(150)는 제2 전원전압(VSS, 도 1a 참고)을 생성하는 제2 전원전압 생성 블록을 더 포함할 수 있으며, 제2 전원전압 생성 블록은 제1 전원전압 생성 블록(151) 또는 제3 전원전압 생성 블록(153)과 동일하거나 유사할 수 있다. 전원 제어부(160)는 전류 센싱 블록(161) 및 전압 결정 블록(162)을 포함할 수 있다. 전류 센싱 블록(161) 및 전압 결정 블록(162) 각각은 논리 연산 소자들(또는, 논리 소자들)의 조합으로 구현되거나, 타이밍 제어부(140) 내에서 소프트웨어적으로 구현될 수 있다. 또한, 도 1b를 참조하여 설명한 바와 같이, 전류 센싱 블록(161)은 전원 공급부(150)에 포함되거나, 전압 결정 블록(162)은 타이밍 제어부(140) 내에 포함될 수도 있다.
이하에서는, 제3 전원전압(VINT)의 전압레벨을 가변시키기 위한 프로세스의 순서에 따라, 제1 전원전압 생성 블록(151), 전류 센싱 블록(161), 전압 결정 블록(162), 및 제3 전원전압 생성 블록(153)을 순차적으로 설명한다.
제1 전원전압 생성 블록(151)은 제1 전원전압(VDD)을 생성할 수 있다. 예를 들어, 제1 전원전압 생성 블록(151)은 외부 전원에 기초하여 표시부(110)를 구동하기에 적합한 제1 전원전압(VDD)을 생성할 수 있다. 예를 들어, 제1 전원전압 생성 블록(151)은 일정한 전압레벨을 가지는 제1 전원전압(VDD)을 생성할 수 있으나, 이에 한정되는 것은 아니다. 제1 전원전압(VDD)은 표시부(110)에 제공될 수 있다.
실시예들에서, 제1 전원전압 생성 블록(151)은 제1 전원전압(VDD)을 출력하는 출력단에서 전류 센서를 이용하여 총 전류(I_VDD)를 센싱하고, 총 전류(I_VDD)(또는, 총 전류(I_VDD)에 대응하는 센싱 신호)를 출력할 수 있다. 한편, 제1 전원전압 생성 블록(151)이 총 전류(I_VDD)를 센싱 및 출력하는 것으로 설명하였으나, 이에 한정되는 것은 아니며, 예를 들어, 전류 센싱 블록(161)에서 총 전류(I_VDD)를 센싱할 수도 있다.
전류 센싱 블록(161)은 총 전류(I_VDD)를 적어도 하나의 기준 전류값(VALUE_REF)과 비교하여 전류 상태 신호(ALERT)를 생성할 수 있다. 여기서, 적어도 하나의 기준 전류값(VALUE_REF)은 기 설정되어 별도의 메모리 장치 등에 저장될 수 있다. 전류 상태 신호(ALERT)는 과전류 발생 여부를 나타낼 수 있다.
실시예들에서, 적어도 하나의 기준 전류값(VLAUE_REF)은 제1 기준 전류값(I_R1), 제2 기준 전류값(I_R2), 및 제3 기준 전류값(I_R3)을 포함할 수 있다. 제2 기준 전류값(I_R2)은 제1 기준 전류값(I_R1)보다 크고, 제3 기준 전류값(I_R3)은 제2 기준 전류값(I_R2)보다 클 수 있다. 제1 기준 전류값(I_R1), 제2 기준 전류값(I_R2), 및 제3 기준 전류값(I_R3) 중 하나는 기준 전류(I_REF, 도 4b)의 값과 같거나 유사할 수 있으며, 예를 들어, 제1 기준 전류값(I_R1)은 기준 전류(I_REF)의 값과 같거나 유사할 수 있다. 다만, 이에 한정되는 것은 아니며, 과전류 방지 목적을 달성할 수 있는 범위 내에서, 제1 기준 전류값(I_R1), 제2 기준 전류값(I_R2), 및 제3 기준 전류값(I_R3)은 제1 기준 전류값(I_R1)을 기준으로 다양하게 설정될 수 있다.
일 실시예에서, 전류 센싱 블록(161)은 총 전류(I_VDD)를 제1 기준 전류값(I_R1)과 비교하고, 총 전류(I_VDD)가 제1 기준 전류값(I_R1) 이하의 제1 섹션(S_I1)(또는, 제1 구간, 제1 전류 구간)에 속하거나 해당하는 경우 제1 값을 가지는 전류 상태 신호(ALERT)(또는, 제1 논리 레벨(LOW)을 가지는 제1 상태 신호(ALERT1))를 출력하고, 총 전류(I_VDD)가 제1 기준 전류값(I_R1) 이상의 제2 섹션(S_I2)(또는, 제2 구간, 제2 전류 구간)에 속하는 경우 제2 값을 가지는 전류 상태 신호(ALERT)(또는, 제2 논리 레벨(HIGH)을 가지는 제1 전류 상태 신호(ALERT1))를 출력할 수 있다.
유사하게, 전류 센싱 블록(161)은 총 전류(I_VDD)를 제2 기준 전류값(I_R2)과 더 비교하고, 총 전류(I_VDD)가 제2 기준 전류값(I_R2) 이하의 제2 섹션(S_I2)에 속하는 경우 제2 값을 가지는 전류 상태 신호(ALERT)(또는, 제1 논리 레벨(LOW)을 가지는 제2 상태 신호(ALERT2))를 출력하고, 총 전류(I_VDD)가 제2 기준 전류값(I_R2) 이상의 제3 섹션(S_I3)(또는, 제3 구간, 제3 전류 구간)에 속하는 경우 제3 값을 가지는 전류 상태 신호(ALERT)(또는, 제2 논리 레벨(HIGH)을 가지는 제2 상태 신호(ALERT2))를 출력할 수 있다.
유사하게, 전류 센싱 블록(161)은 총 전류(I_VDD)를 제3 기준 전류값(I_R3)과 더 비교하고, 총 전류(I_VDD)가 제3 기준 전류값(I_R3) 이하의 제3 섹션(S_I3)에 속하는 경우 제3 값을 가지는 전류 상태 신호(ALERT)(또는, 제1 논리 레벨(LOW)을 가지는 제3 전류 상태 신호(ALERT3))를 출력하고, 총 전류(I_VDD)가 제3 기준 전류값(I_R3) 이상의 제4 섹션(S_I4)(또는, 제4 구간, 제4 전류 구간)에 속하는 경우 제4 값을 가지는 전류 상태 신호(ALERT)(또는, 제2 논리 레벨(HIGH)을 가지는 제3 상태 신호(ALERT3))를 출력할 수 있다.
제1, 제2, 및 제3 상태 신호들(ALERT1, ALERT2, ALERT3)(또는, 제1, 제2, 및 제3 전류 상태 신호들)은 전류 상태 신호(ALERT)에 포함되며, 전압 결정 블록(162)의 대응되는 입력 단자들(또는, 핀들)에 각각 제공될 수 있다. 이와 달리, 전류 상태 신호(ALERT)는 제1, 제2, 및 제3 상태 신호들(ALERT1, ALERT2, ALERT3)에 대응하는 3비트의 신호일 수도 있다.
즉, 전류 센싱 블록(161)은, 제1 기준 전류값(I_R1), 제2 기준 전류값(I_R2), 및 제3 기준 전류값(I_R3)에 기초하여 설정된 섹션들(S_I1, S_I2, S_I3, S_I4) 중에서, 총 전류(I_VDD)가 속하는 섹션을 결정하고, 해당 섹션에 대응하는 값을 가지는 전류 상태 신호(ALERT)를 출력할 수 있다.
전압 결정 블록(162)은 전류 상태 신호(ALERT) 및 룩업 테이블(LUT)에 기초하여 전압 제어 신호(INF)를 생성할 수 있다. 룩업 테이블(LUT)은 전류 상태 신호(ALERT)에 따른 제3 전원전압(VINT)의 전압레벨에 대한 정보를 포함하며, 기 설정되어 메모리 장치에 저장될 수 있다.
ALERT1 ALERT2 ALERT3 VINT
LOW LOW LOW 2.0V
HIGH LOW LOW 4.0V
HIGH HIGH LOW 6.0V
HIGH HIGH HIGH 8.0V
표 1은 룩업 테이블(LUT)의 일 예를 나타낸다. 표 1과 같이, 전류 상태 신호(ALERT)(즉, 제1, 제2, 및 제3 상태 신호들(ALERT1, ALERT2, ALERT3))에 따른 제3 전원전압(VINT)의 전압레벨이 기 설정될 수 있다. 전류 상태 신호(ALERT)의 값들과 제3 전원전압(VINT)의 전압레벨은 예시적인 것으로, 전류 상태 신호(ALERT)의 값들과 제3 전원전압(VINT)의 전압레벨이 표 1에 한정되는 것은 아니다.
예를 들어, 전류 상태 신호(ALERT)가 제1 값을 가지는 경우(즉, 제1, 제2, 제3 상태 신호들(ALERT1, ALERT2, ALERT3)이 모두 제1 논리 레벨(LOW)을 가지는 경우), 전압 결정 블록(162)은 2.0V에 대응하는 전압 제어 신호(INF)를 출력할 수 있다. 다른 예로, 전류 상태 신호(ALERT)가 제2 값을 가지는 경우(즉, 제1 상태 신호(ALERT1)만이 제1 논리 레벨(LOW)을 가지는 경우), 전압 결정 블록(162)은 4.0V에 대응하는 전압 제어 신호(INF)를 출력할 수 있다. 이와 같은 방식으로, 전압 결정 블록(162)은 전류 상태 신호(ALERT)의 값에 대응하는 전압 제어 신호(INF)(예를 들어, 2.0V, 4.0V, 6.0V, 8.0V 중 하나에 대응하는 전압 제어 신호(INF))를 출력할 수 있다.
제3 전원전압 생성 블록(153)은 제3 전원전압(VINT)을 생성할 수 있다. 예를 들어, 제1 전원전압 생성 블록(151)은 외부 전원에 기초하여 제3 전원전압(VINT)을 생성할 수 있다. 제3 전원전압(VINT)은 표시부(110)에 제공될 수 있다.
실시예들에서, 제3 전원전압 생성 블록(153)은 전압 제어 신호(INF)에 응답하여 제3 전원전압(VINT)의 전압레벨을 가변시킬 수 있다. 전압 제어 신호(INF)는 전압 결정 블록(162)으로부터 I2C(Inter-integrated circuit) 인터페이스를 통해 제3 전원전압 생성 블록(153)에 제공될 수 있다.
예를 들어, 표 1을 참조하여 설명한 바와 같이, 제3 전원전압 생성 블록(153)을 전압 제어 신호(또는, 전압 제어 신호의 값)에 따라 2.0V, 4.0V, 6.0V, 8.0V 중 하나로 제3 전원전압(VINT)의 전압레벨을 가변시킬 수 있다.
도 6을 참조하면, 전원 공급부(150)는, 총 전류(I_VDD)가 제1 섹션(S_I1)에 속하는 경우 제1 전압레벨(V1)(예를 들어, 2.0V)을 가지는 제3 전원전압(VINT)을 출력하며, 총 전류(I_VDD)가 제2 섹션(S_I2)에 속하는 경우 제2 전압레벨(V2)(예를 들어, 4.0V)을 가지는 제3 전원전압(VINT)을 출력하고, 총 전류(I_VDD)가 제3 섹션(S_I3)에 속하는 경우 제3 전압레벨(V3)(예를 들어, 6.0V)을 가지는 제3 전원전압(VINT)을 출력하며, 총 전류(I_VDD)가 제4 섹션(S_I4)에 속하는 경우 제4 전압레벨(V4)(예를 들어, 8.0V)을 가지는 제3 전원전압(VINT)을 출력할 수 있다. 즉, 전원 공급부(150)는 총 전류(I_VDD)에 기초하여 제3 전원전압(VINT)을 단계적으로 가변시킬 수 있다.
도 2를 참조하여 설명한 바와 같이, 제1 트랜지스터(T1)는 데이터 신호(VDATA) 및 제3 전원전압(VINT) 간의 전압차에 대응하는 전류량을 발광 소자(LED)에 제공하며, 제3 전원전압(VINT)의 전압레벨이 높아질수록 데이터 신호(VDATA) 및 제3 전원전압(VINT) 간의 전압차가 감소하면서 전류량이 감소될 수 있다. 즉, 도 4c를 참조하여 설명한 제1 구간(P1)(또는, 제1 프레임 구간)에서, 제3 전원전압(VINT)의 전압레벨이 총 전류(I_VDD)에 따라 증가하면서, 총 전류(I_VDD)의 증가, 즉, 과전류 발생이 완화되거나 방지될 수 있다.
상술한 바와 같이, 전원 제어부(160)는 총 전류(I_VDD)(또는, 과전류 발생 여부를 나타내는 전류 상태 신호(ALERT))에 기초하여 전압 제어 신호(INF)를 생성하며, 전원 공급부(150)는 전압 제어 신호(INF)에 응답하여 제3 전원전압(VINT)의 전압레벨을 가변시킬 수 있다. 특히, 전원 제어부(160)는, 도 4c의 제1 구간(P1)과 같이, 총 전류(I_VDD)가 기준 전류(I_REF)를 초과하는 상황이 발생하는 경우, 제3 전원전압(VINT)의 전압레벨을 높임으로써, 총 전류(I_VDD)의 증가를 완화시킬 수 있다. 따라서, 도 4c의 제1 구간(P1), 즉, 전류 제한 기능의 데드 존 구간에서 과전류가 발생하는 것이 방지되거나 완화될 수 있다.
한편, 전류 센싱 블록(161)이 제1 기준 전류값(I_R1), 제2 기준 전류값(I_R2), 및 제3 기준 전류값(I_R3)을 이용하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 전류 센싱 블록(161)은 하나의 기준 전류값(예를 들어, 제1 기준 전류값(I_R1))만을 이용하거나, 2개의 기준 전류값들(예를 들어, 제1 기준 전류값(I_R1) 및 제2 기준 전류값(I_R2))을 이용하거나, 4개 이상의 기준 전류값들을 이용할 수도 있다.
또한, 도 5 및 도 6에서 전원 공급부(150)(또는, 제3 전원전압 생성 블록(153))은 제3 전원전압(VINT)의 전압레벨을 단계적으로 가변시키는 것으로 설명하였으나, 이에 한정되는 것은 아니며, 예를 들어, 전원 공급부(150)는 적어도 하나의 섹션에서 제3 전원전압(VINT)의 전압레벨을 선형적으로 가변시킬 수도 있다.
도 7은 도 1a의 표시 장치에서 측정된 신호들을 나타내는 도면이다. 도 7에는, 개시 신호(STV), 데이터 신호(VDATA), 총 전류(I_VDD), 제1, 제2, 및 제3 상태 신호들(ALERT1, ALERT2, ALERT3), 제3 전원전압(VINT), 및 게이트-소스 전압(Vgs)(즉, 제1 트랜지스터(T1)의 게이트 전극 및 소스 전극 사이에 걸리는 전압, 도 2 참고)이 도시되어 있다. 도 8은 입력 영상 데이터의 변화에 따른 전류의 변화를 설명하는 도면이다. 도 8에는 제3 전원전압(VINT)의 가변 기능이 구비되지 않은 비교 실시예에 따른 총 전류(I_VDD_C)를 나타내는 제3 곡선(CURVE3)과 본 발명의 일 실시예에 따른 총 전류(I_VDD)를 나타내는 제4 곡선(CURVE4)이 도시되었다.
도 1a, 도 1b, 도 2, 도 3, 도 4c, 도 5, 도 6, 도 7 및 도 8을 참조하면, 개시 신호(STV)는 하나의 프레임의 시작을 나타내며, 스캔 구동부(120, 도 1a 참고)에 제공되는 개시 신호, 또는, 데이터 구동부(130)에 제공되는 수직 동기 신호에 대응할 수 있다. 개시 신호(STV)가 제2 논리 레벨(또는, 논리 하이 레벨)을 가지는 시점을 기준으로, 프레임들이 구분될 수 있다.
도 4c를 참조하여 설명한 바와 같이, 제1 시점(TP1)에서 입력 영상 데이터(DATA1)는 풀 블랙 데이터(BLACK)에서 풀 화이트 데이터(WHITE)로 변할 수 있다. 또한, 로드 산출 블록(210, 도 3 참고)에서 산출한 풀 화이트 데이터(WHITE)의 로드(Load)는 제2 시점(TP2) 이후의 구간들(예를 들어, 제2 구간(P2), 제3 구간(P3))에 적용될 수 있다. 따라서, 화소(PXL)에 제공되는 데이터 신호(VDATA)는, 제1 구간(P1)에서는 조정되지 않은 데이터값(즉, 화이트)에 대응하는 전압레벨을 가지며, 제2 구간(P2) 및 제3 구간(P3)에서는 조정된 데이터값에 대응하는 전압레벨, 즉, 제1 구간(P1)에서의 전압레벨보다 낮은 전압레벨을 가질 수 있다. 참고로, 총 전류(I_VDD)에 대응하는 제1 전원전압(VDD)은 제1 구간(P1) 및 제2 구간(P2)에서 동일한 전압레벨을 가질 수 있으나, 이에 한정되는 것은 아니다.
제1 구간(P1)에서 데이터 신호(VDATA)가 조정되지 않은 전압레벨을 가지므로, 제1 구간(P1)에서 총 전류(I_VDD)는 커지거나 상승할 수 있다. 도 9a를 참조하여 후술하여 설명하겠지만, 표시 장치(100)가 순차 구동 방식을 이용함에 따라(또는, 표시부(110)가 순차 구동됨에 따라), 총 전류(I_VDD)는 서서히 증가할 수 있다.
제1 서브 시점(TP_S1)에서, 총 전류(I_VDD)의 값이 제1 기준 전류값(I_R1)과 같거나 커지는 경우, 제1 상태 신호(ALERT1)는 제1 논리 레벨(예를 들어, 논리 로우)에서 제2 논리 레벨(예를 들어, 논리 하이)로 변할 수 있다. 제2 논리 레벨의 제1 상태 신호(ALERT1)에 응답하여 제3 전원전압(VINT)의 전압레벨은 제1 전압레벨(V1)에서 제2 전압레벨(V2)로 변할 수 있다. 이 경우, 제1 서브 시점(TP_S1)(및 제1 서브 시점(TP_S1) 이후의 시점)에 대응하는 화소(PXL)의 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 낮아질 수 있다. 따라서, 도 8에 도시된 바와 같이, 제1 서브 시점(TP_S1) 이후에, 총 전류(I_VDD)는 비교 실시예에 따른 총 전류(I_VDD_C)의 제1 기울기에 비해 완만한 제2 기울기를 가지고 커질 수 있다.
참고로, 표시부(110) 내 화소들 각각의 제1 트랜지스터(T1)는 모두 동일한 데이터 신호(VDATA)에 기초하여 전류량을 제어하므로, 데이터 신호(VDATA) 및 제3 전원전압(VINT)만을 고려한 경우, 비교 실시예에 따른 총 전류(I_VDD_C)는 제1 구간(P1)동안 일정한 제1 기울기를 가지고 커질 수 있다.
이후, 제2 서브 시점(TP_S2)에서, 총 전류(I_VDD)의 값이 제2 기준 전류값(I_R2)과 같거나 커지는 경우, 제2 상태 신호(ALERT2)는 제1 논리 레벨에서 제2 논리 레벨로 변할 수 있다. 제2 논리 레벨의 제2 상태 신호(ALERT2)에 응답하여 제3 전원전압(VINT)의 전압레벨은 제2 전압레벨(V2)에서 제3 전압레벨(V3)로 변할 수 있다. 이 경우, 제2 서브 시점(TP_S2)(및 제2 서브 시점(TP_S2) 이후의 시점)에 대응하는 화소(PXL)의 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 보다 낮아질 수 있다. 따라서, 도 8에 도시된 바와 같이, 제2 서브 시점(TP_S2) 이후에, 총 전류(I_VDD)는 비교 실시예에 따른 총 전류(I_VDD_C)의 제1 기울기(및 제1 서브 시점(TP_S1) 및 제2 서브 시점(TP_S2) 사이의 구간에서 총 전류(I_VDD)의 제2 기울기)에 비해 보다 완만한 제3 기울기를 가지고 커질 수 있다.
제3 서브 시점(TP_S3)에서, 총 전류(I_VDD)의 값이 제3 기준 전류값(I_R3)과 같거나 커지는 경우, 제3 상태 신호(ALERT3)는 제1 논리 레벨에서 제2 논리 레벨로 변할 수 있다. 제2 논리 레벨의 제3 상태 신호(ALERT3)에 응답하여 제3 전원전압(VINT)의 전압레벨은 제3 전압레벨(V3)에서 제4 전압레벨(V4)로 변할 수 있다. 이 경우, 제3 서브 시점(TP_S3)(및 제3 서브 시점(TP_S3) 이후의 시점)에 대응하는 화소(PXL)의 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 보다 낮아질 수 있다. 따라서, 도 8에 도시된 바와 같이, 제3 서브 시점(TP_S3) 이후에, 총 전류(I_VDD)는 비교 실시예에 따른 총 전류(I_VDD_C)의 제1 기울기(및 제2 서브 시점(TP_S2) 및 제3 서브 시점(TP_S3) 사이의 구간에서 총 전류(I_VDD)의 제3 기울기)에 비해 보다 완만한 제4 기울기를 가지고 커질 수 있다. 실시예에 따라, 제3 전원전압(VINT)의 제4 전압레벨(V4)이 제1 구간(P1)에서의 데이터 신호(VDATA)의 전압레벨과 같거나 유사하게 설정된 경우, 제1 트랜지스터(T1)를 통해 전류가 흐르지 않으며, 제3 서브 시점(TP_S3) 이후에, 총 전류(I_VDD)는 커지지 않을 수도 있다.
도 8에 도시된 바와 같이, 제1 구간(P1) 전체에서, 본 발명의 일 실시예에 따른 총 전류(I_VDD)는, 비교 실시예에 따른 총 전류(I_VDD_C)보다 완만하게 커지며, 제1 구간(P1)에서 총 전류(I_VDD)의 피크값은 비교 실시예에 따른 총 전류(I_VDD_C)의 피크값보다 낮아질 수 있다. 따라서, 제1 구간(P1)에서 과전류가 발생하는 것이 방지될 수 있다. 특히, 제1, 제2, 및 제3 기준 전류값들(I_R1, I_R2, I_R3)과 제3 전원전압(VINT)의 제2, 제3, 및 제4 전압레벨들(V2, V3, V4)를 최적으로 설정하는 경우, 총 전류(I_VDD)의 피크값은 기준 전류(I_REF, 도 4b 참고)보다 낮아질 수도 있다.
이후, 제2 구간(P2)에서 데이터 신호(VDATA)가 조정된 전압레벨, 즉, 제1 구간(P1)에서의 전압레벨보다 낮은 전압레벨을 가지므로, 제2 구간(P2)에서 화소(PXL)의 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 제1 구간(P1)에서 게이트-소스 전압(Vgs)보다 낮아질 수 있다. 이에 따라, 제2 구간(P2)에서 표시부(110)의 최대 휘도(및/또는 평균 휘도)는 제1 구간(P1)에서 표시부(110)의 최대 휘도(및/또는 평균 휘도)보다 낮아지며, 비교 실시예에 따른 총 전류(I_VDD_C) 및 총 전류(I_VDD)는 작아지거나 감소될 수 있다. 예를 들어, 비교 실시예에 따른 총 전류(I_VDD_C)는 제2 구간(P2)동안 일정한 제5 기울기를 가지고 작아질 수 있다. 제3 전원전압(VINT)의 제4 전압레벨(V4)이 제2 구간(P2)에서의 데이터 신호(VDATA)의 전압레벨과 같거나 유사하게 설정된 경우, 제1 트랜지스터(T1)를 통해 전류가 흐르지 않으며, 제4 서브 시점(TP_S4)까지 총 전류(I_VDD)는 작아지지 않을 수도 있다.
제4 서브 시점(TP_S4), 제5 서브 시점(TP_S5), 제6 서브 시점(TP_S6)에서의 총 전류(I_VDD)는, 제4 서브 시점(TP_S4), 제5 서브 시점(TP_S5), 제6 서브 시점(TP_S6)에서의 총 전류(I_VDD)의 변화와 반대로, 변할 수 있다.
제4 서브 시점(TP_S4)에서, 총 전류(I_VDD)의 값이 제3 기준 전류값(I_R3)과 같거나 작아지는 경우, 제3 상태 신호(ALERT3)는 제2 논리 레벨에서 제1 논리 레벨로 변할 수 있다. 제1 논리 레벨의 제3 상태 신호(ALERT3)에 응답하여 제3 전원전압(VINT)의 전압레벨은 제4 전압레벨(V4)에서 제3 전압레벨(V3)로 변할 수 있다. 이 경우, 화소(PXL)의 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 상승하며, 상기 게이트-소스 전압(Vgs)에 대응하는 기울기를 가지고 총 전류(I_VDD)가 작아질 수 있다.
제5 서브 시점(TP_S5)에서, 총 전류(I_VDD)의 값이 제2 기준 전류값(I_R2)과 같거나 작아지는 경우, 제2 상태 신호(ALERT2)는 제2 논리 레벨에서 제1 논리 레벨로 변할 수 있다. 제1 논리 레벨의 제2 상태 신호(ALERT2)에 응답하여 제3 전원전압(VINT)의 전압레벨은 제3 전압레벨(V3)에서 제2 전압레벨(V2)로 변하며, 게이트-소스 전압(Vgs)이 보다 상승하고, 총 전류(I_VDD)는 보다 완만하게 작아질 수 있다.
제6 서브 시점(TP_S6)에서, 총 전류(I_VDD)의 값이 제1 기준 전류값(I_R1)과 같거나 작아지는 경우, 제1 상태 신호(ALERT1)는 제2 논리 레벨에서 제1 논리 레벨로 변할 수 있다. 제1 논리 레벨의 제1 상태 신호(ALERT1)에 응답하여 제3 전원전압(VINT)의 전압레벨은 제2 전압레벨(V2)에서 제1 전압레벨(V1)로 변하며, 게이트-소스 전압(Vgs)이 원하는 전압레벨까지 상승하며, 총 전류(I_VDD)는 보다 완만하게 작아질 수 있다.
제3 구간(P3)에서, 데이터 신호(VDATA)는, 제2 구간(P2)에서와 동일하게, 조정된 전압레벨을 가지며, 제3 전원전압(VINT)의 전압레벨은 제1 전압레벨(V1)로 유지될 수 있다. 제2 시점(TP2) 내지 제6 서브 시점(TP_S6) 사이의 구간에서 제3 전원전압(VINT)의 전압레벨(즉, 제1 전압레벨(V1)보다 높은 전압레벨들)에 의해 상대적으로 더 감소된 전류량만큼, 제3 구간(P3)에서의 총 전류(I_VDD)가 커지며, 총 전류(I_VDD)는 일정 수준으로 유지될 수 있다.
도 7 및 도 8에서 제1, 제2, 및 제3 기준 전류값들(I_R1, I_R2, I_R3)을 기준으로 총 전류(I_VDD)가 변화하는 것으로 설명하였으나, 이는 예시적인 것으로 총 전류(I_VDD)의 변화가 이에 한정되는 것은 아니다. 도 5 및 도 6을 참조하여 설명한 바와 같이, 총 전류(I_VDD)는 비교 실시예에 따른 총 전류(I_VDD_C)보다 피크값을 감소시키는 범위 내에서, 즉, 과전류를 방지할 수 있는 범주에서, 1개, 2개, 또는 4개 이상의 기준 전류값들을 기준으로 다양한 기울기를 가지고 변할 수 있다.
도 9a 내지 도 9c는 도 7의 제1 내지 제3 구간들에서 표시 장치의 동작을 설명하는 도면들이다. 도 9a에는 도 7의 제1 구간(P1)에 대응하여 제1 프레임 영상을 표시하는 표시부(110)가 도시되고, 도 9b에는 도 7의 제2 구간(P2)에 대응하는 제2 프레임 영상(IMAGE_P2)이 도시되었으며, 도 9c에는 도 7의 제3 구간(P3)에 대응하는 제3 프레임 영상(IMAGE_P3)이 도시되었다.
먼저, 도 1a, 도 1b, 도 7, 및 도 9a를 참조하면, 표시부(110)는 복수의 화소들을 포함할 수 있다. 예를 들어, 표시부(110)는 제1 화소(PXL1) 및 제2 화소(PXL2)를 포함할 수 있다. 제1 화소(PXL1) 및 제2 화소(PXL2)는 도 1a 및 도 2를 참조하여 설명한 화소(PXL)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다. 설명의 편의상, 표시부(110)에 구비된 복수의 화소들 중에서 제1 화소(PXL1) 및 제2 화소(PXL2)만이 예시적으로 도시되었다.
스캔 구동부(120)는 스캔 방향(DR_S)을 따라 스캔 신호들을 표시부(110)에 순차적으로 제공할 수 있다. 이에 따라, 스캔 방향(DR_S)을 따라 화소들(예를 들어, 제1 화소(PXL1) 및 제2 화소(PXL2))가 순차적으로 데이터 신호(VDATA)를 기입하고, 데이터 신호(VDATA)(또는, 게이트-소스 전압(Vgs))에 대응하는 휘도로 발광할 수 있다.
표시부(110)는 도 7에 도시된 제1, 제2, 및 제3 서브 시점들(TP_S1, TP_S2, TP_S3)를 기준으로 제1, 제2, 제3, 및 제4 영역들(AA1, AA2, AA3, AA4)로 구분될 수 있다. 제1, 제2, 및 제3 서브 시점들(TP_S1, TP_S2, TP_S3)에서, 제1, 제2, 및 제3 상태 신호들(ALERT1, ALERT2, ALERT3)은 제1 논리 레벨에서 제2 논리 레벨(HIGH)을 갖도록 각각 변할 수 있다.
예를 들어, 제1 화소(PXL1)가 제1 영역(AA1)에 위치하는 경우, 제1 화소(PXL1)는 제1 서브 시점(TP_S1) 이전에 스캔 구동부(120)로부터 제공되는 스캔 신호에 응답하여 데이터 신호(VDATA, 도 7 참고)와 제1 전압레벨(V1)의 제3 전원전압(VINT)을 수신하고, 데이터 신호(VDATA)와 제1 전압레벨(V1)의 제3 전원전압(VINT)간의 전압차에 대응하는 휘도로 발광할 수 있다. 제1 화소(PXL1)는 화이트에 대응하는 제1 휘도로 발광할 수 있다.
예를 들어, 제2 화소(PXL2)가 제2 영역(AA2)에 위치하는 경우, 제2 화소(PXL2)는 제1 서브 시점(TP_S1)과 제2 서브 시점(TP_S2) 사이의 구간에서 스캔 구동부(120)로부터 제공되는 스캔 신호에 응답하여 데이터 신호(VDATA)와 제2 전압레벨(V2)의 제3 전원전압(VINT)을 수신하고, 데이터 신호(VDATA)와 제2 전압레벨(V2)의 제3 전원전압(VINT)간의 전압차에 대응하는 휘도로 발광할 수 있다. 제2 전압레벨(V2)은 제1 전압레벨(V1)보다 크므로, 제2 화소(PXL2)는 제1 휘도보다 낮은 제2 휘도로 발광할 수 있다.
유사하게, 제3 영역(AA3)에 위치하는 화소는 데이터 신호(VDATA)와 제3 전압레벨(V3)의 제3 전원전압(VINT)간의 전압차에 대응하는 제3 휘도(즉, 제2 휘도보다 낮은 휘도)로 발광하며, 제4 영역(AA4)에 위치하는 화소는 데이터 신호(VDATA)와 제4 전압레벨(V4)의 제3 전원전압(VINT)간의 전압차에 대응하는 제4 휘도(즉, 제3 휘도보다 낮은 휘도)로 발광할 수 있다.
즉, 제1 구간(P1) 동안(또는, 전류 제한 기능의 데드 존 구간에서), 표시부(110) 내 화소들(예를 들어, 제1 화소(PXL1) 및 제2 화소(PXL2))는 동일한 데이터 신호(VDATA)에 대응하여 상호 다른 휘도들로 발광할 수 있다. 도 9a에 도시된 바와 같이, 스캔 방향(DR_S)을 따라 화소들은 보다 낮은 휘도로 발광할 수 있다.
도 1a, 도 1b, 도 7, 도 9a, 및 도 9b를 참조하면, 표시부(110)는 도 7에 도시된 제4, 제5, 및 제6 서브 시점들(TP_S4, TP_S5, TP_S6)를 기준으로 제5, 제6, 제7, 및 제8 영역들(AA5, AA6, AA7, AA8)로 구분될 수 있다. 제4, 제5, 및 제6 서브 시점들(TP_S4, TP_S5, TP_S6)에서, 제1, 제2, 및 제3 상태 신호들(ALERT1, ALERT2, ALERT3)은 제2 논리 레벨(HIGH)에서 제1 논리 레벨(LOW)을 갖도록 각각 변할 수 있다.
제5 영역(AA5)에 위치하는 화소는 데이터 신호(VDATA)와 제4 전압레벨(V4)의 제3 전원전압(VINT)간의 전압차에 대응하는 휘도로 발광할 수 있다. 제2 구간(P2)에서 데이터 신호(VDATA, 도 7 참고)는 제1 구간(P1)에서 데이터 신호(VDATA)보다 작아지므로, 제5 영역(AA5)에 위치하는 화소는 도 9a의 제4 영역(AA4)에 위치하는 화소의 제4 휘도보다 낮은 제5 휘도로 발광할 수 있다.
유사하게, 제6 영역(AA6)에 위치하는 화소(예를 들어, 제1 화소(PXL1))는 데이터 신호(VDATA)와 제3 전압레벨(V3)의 제3 전원전압(VINT)간의 전압차에 대응하는 제6 휘도(즉, 제5 휘도보다 높은 휘도)로 발광하며, 제7 영역(AA7)에 위치하는 화소(예를 들어, 제2 화소(PXL2))는 데이터 신호(VDATA)와 제2 전압레벨(V2)의 제3 전원전압(VINT)간의 전압차에 대응하는 제7 휘도(즉, 제6 휘도보다 높은 휘도)로 발광하며, 제8 영역(AA8)에 위치하는 화소는 데이터 신호(VDATA)와 제1 전압레벨(V1)의 제3 전원전압(VINT)간의 전압차에 대응하는 제8 휘도(즉, 제7 휘도보다 높은 휘도, 예를 들어, 제1 기준 휘도(LUMI_R1, 도 4a 참고))로 발광할 수 있다.
즉, 제2 구간(P2) 동안(또는, 전류 제한 기능이 정상적으로 적용된 프레임 구간에서), 표시부(110) 내 화소들(예를 들어, 제1 화소(PXL1) 및 제2 화소(PXL2))는 동일한 데이터 신호(VDATA)에 대응하여 상호 다른 휘도들로 발광하되, 도 9b에 도시된 바와 같이, 스캔 방향(DR_S)을 따라 화소들은 보다 높은 휘도로 발광할 수 있다.
도 1a, 도 1b, 도 7, 도 9b, 및 도 9c를 참조하면, 데이터 신호(VDATA)는 제2 구간(P2)에서와 동일하게 유지되며, 제3 전원전압(VINT)의 전압레벨은 제1 전압레벨(V1)로 유지될 수 있다. 따라서, 표시부(110)의 화소들 전체는 제8 휘도를 가지고 발광할 수 있다.
도 10은 도 5의 전원 제어부의 다른 실시예에 따른 동작을 설명하는 도면이다.
도 5 및 도 10을 참조하면, 전원 제어부(160)는 총 전류(I_VDD)와 제1 기준 전류값(I_R1) 간의 차이에 기초하여 전압 제어 신호(INF)를 생성할 수 있다. 예를 들어, 전류 센싱 블록(161)은 비교기(또는, 차동 증폭기)를 포함하여 구성되어, 총 전류(I_VDD)와 제1 기준 전류값(I_R1) 간의 차이에 대응하는 상태 신호(ALERT)를 생성하고, 전압 결정 블록(162)은 상태 신호(ALERT)에 대응하는 전압 제어 신호(INF)를 생성할 수 있다.
예를 들어, 총 전류(I_VDD)가 제1 기준 전류값(I_R1)보다 크고 제3 기준 전류값(I_R3) 이하의 제5 섹션(S_I5)에 속하는 경우, 전압 결정 블록(162)은 총 전류(I_VDD)와 제1 기준 전류값(I_R1) 간의 차이에 대응하는 전압 제어 신호(INF)를 출력할 수 있다. 또한, 총 전류(I_VDD)가 제1 기준 전류값(I_R1)보다 작은 제1 섹션(S_I1)에 속하는 경우, 전압 결정 블록(162)은 제1 전압레벨(V1)에 대응하는 전압 제어 신호(INF)를 생성할 수 있다. 유사하게, 총 전류(I_VDD)가 제3 기준 전류값(I_R3)보다 큰 제4 섹션(S_I4)에 속하는 경우, 전압 결정 블록(162)은 제4 전압레벨(V4)에 대응하는 전압 제어 신호(INF)를 생성할 수 있다.
도 10에 도시된 바와 같이, 전원 공급부(150)는, 총 전류(I_VDD)가 제1 섹션(S_I1)에 속하는 경우 제1 전압레벨(V1)을 가지는 제3 전원전압(VINT)을 출력하며, 총 전류(I_VDD)가 제5 섹션(S_I5)에 속하는 경우 총 전류(I_VDD) 및 제1 기준 전류값(I_R1) 간의 차이에 비례하는 전압레벨을 가지는 제3 전원전압(VINT)을 출력하고, 총 전류(I_VDD)가 제4 섹션(S_I4)에 속하는 경우 제4 전압레벨(V4)을 가지는 제3 전원전압(VINT)을 출력할 수 있다. 즉, 전원 공급부(150)는 총 전류(I_VDD)에 기초하여 제3 전원전압(VINT)을 선형적으로 가변시킬 수 있다.
한편, 도 10에서 전원 공급부(150)는 제5 섹션(S_I5)에서 하나의 기울기를 가지고 제3 전원전압(VINT)의 전압레벨을 가변시키는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 도 6에 도시된 제2 섹션(S_I2) 및 제3 섹션(S_I3)과 같이 복수의 섹션들에서 상호 다른 기울기들을 가지고 제3 전원전압(VINT)의 전압레벨을 가변시킬 수도 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
110: 표시부
120: 스캔 구동부
130: 데이터 구동부
140: 타이밍 제어부
141: 소비전력 조정 블록
150: 전원 공급부
151: 제1 전원전압 생성 블록
153: 제3 전원전압 생성 블록
161: 전류 센싱 블록
162: 전압 결정 블록
160: 전원 제어부
210: 로드 산출 블록
220: 스케일링 팩터 생성 블록
230: 데이터 스케일링 블록
PXL: 화소

Claims (20)

  1. 제1 전원전압, 제2 전원전압, 및 제3 전원전압을 생성하는 전원 공급부; 및
    화소를 포함하고, 상기 화소는 상기 제1 전원전압이 인가되는 제1 전원 라인과 상기 제2 전원전압이 인가되는 제2 전원 라인 사이에 연결되는 발광 소자, 및 상기 발광 소자의 일 전극과 상기 제3 전원전압이 인가되는 리드아웃 라인 사이에 연결되는 스위칭 트랜지스터를 포함하는, 표시부를 포함하고,
    상기 전원 공급부는 상기 전원 공급부로부터 상기 제1 전원 라인에 흐르는 총 전류에 기초하여 상기 제3 전원전압의 전압레벨을 가변시키는, 표시 장치.
  2. 제1 항에 있어서, 상기 전원 공급부는, 상기 총 전류의 값이 제1 기준 전류값보다 큼에 응답하여 상기 제3 전원전압의 전압레벨을 가변시키는, 표시 장치.
  3. 제2 항에 있어서, 상기 전원 공급부는, 상기 총 전류의 값이 상기 제1 기준 전류값보다 큰 경우, 상기 제3 전원전압의 전압레벨을 제1 전압레벨에서 제2 전압레벨로 가변시키는, 표시 장치.
  4. 제3 항에 있어서, 상기 전원 공급부는, 상기 총 전류의 값이 커짐에 따라, 상기 제3 전원전압의 전압레벨을 단계적으로 가변시키는, 표시 장치.
  5. 제3 항에 있어서, 상기 전원 공급부는, 상기 총 전류의 값이 기 설정된 제2 기준 전류보다 작은 경우 상기 제3 전원전압의 전압레벨을 상기 제2 전압레벨로 유지하되, 상기 총 전류의 값이 제2 기준 전류보다 큰 경우 제3 전원전압의 전압레벨을 제3 전압레벨로 가변시키며,
    상기 제2 기준 전류의 값은 상기 제1 기준 전류값보다 큰, 표시 장치.
  6. 제2 항에 있어서, 상기 전원 공급부는, 상기 총 전류 및 상기 제1 기준 전류값 간의 차이에 기초하여 상기 제3 전원전압의 전압레벨을 선형적으로 가변시키는, 표시 장치.
  7. 제1 항에 있어서,
    상기 총 전류를 적어도 하나의 기준 전류값과 비교하여 상기 제3 전원전압의 전압레벨에 대한 전원 제어 신호를 생성하는 전원 제어부를 더 포함하고,
    상기 전원 공급부는 상기 전원 제어 신호에 기초하여 상기 제3 전원전압의 전압레벨을 가변시키는, 표시 장치.
  8. 제7 항에 있어서, 상기 전원 공급부는,
    상기 제1 전원전압을 출력하는 제1 전원전압 생성 블록; 및
    상기 전원 제어 신호에 기초하여 상기 제3 전원전압을 생성하는 제3 전원전압 생성 블록을 포함하고,
    상기 전원 제어부는,
    상기 총 전류를 상기 적어도 하나의 기준 전류값과 비교하여 전류 상태 신호를 생성하는 전류 센싱 블록; 및
    상기 전류 상태 신호 및 기 설정된 룩업 테이블에 기초하여 상기 전원 제어 신호를 생성하는 전압 결정 블록을 포함하는, 표시 장치.
  9. 제8 항에 있어서, 상기 적어도 하나의 기준 전류값은 제1, 제2, 및 제3 기준 전류값들을 포함하고,
    상기 전류 센싱 블록은,
    상기 총 전류가 상기 제1 기준 전류값보다 작은 제1 구간에서 속하는 경우 제1 값을 가지는 상기 전류 상태 신호를 출력하고,
    상기 총 전류가 상기 제1 기준 전류값 및 상기 제2 기준 전류값 사이의 제2 구간에 속하는 경우 제2 값을 가지는 상기 전류 상태 신호를 출력하며,
    상기 총 전류가 상기 제2 기준 전류값 및 상기 제3 기준 전류값 사이의 제3 구간에 속하는 경우 제3 값을 가지는 상기 전류 상태 신호를 출력하고,
    상기 총 전류가 상기 제3 기준 전류값을 초과하는 제4 구간에 속하는 경우 제4 값을 가지는 상기 전류 상태 신호를 출력하는, 표시 장치.
  10. 제9 항에 있어서, 상기 전류 상태 신호는, 각각이 제1 논리 레벨 및 제2 논리 레벨을 가지는 제1, 제2, 및 제3 상태 신호들을 포함하고,
    상기 총 전류가 상기 제1 기준 전류값보다 커지는 경우 상기 제1 상태 신호는 상기 제1 논리 레벨에서 상기 제2 논리 레벨을 갖도록 변하며,
    상기 총 전류가 상기 제2 기준 전류값보다 커지는 경우 상기 제2 상태 신호는 상기 제1 논리 레벨에서 상기 제2 논리 레벨을 갖도록 변하고,
    상기 총 전류가 상기 제3 기준 전류값보다 커지는 경우 제3 상태 신호는 상기 제1 논리 레벨에서 상기 제2 논리 레벨을 갖도록 변하는, 표시 장치.
  11. 제1 항에 있어서,
    입력 영상 데이터의 로드를 산출하고, 상기 로드에 기초하여 상기 입력 영상 데이터 내 제1 데이터값을 제2 데이터값으로 스케일링하여 영상 데이터를 생성하는 타이밍 제어부; 및
    상기 영상 데이터의 상기 제2 데이터값에 기초하여 데이터 신호를 생성하고 상기 전원 공급부로부터 제공되는 제3 전원전압을 상기 리드아웃 라인에 제공하는 데이터 구동부를 더 포함하고,
    상기 화소는 상기 데이터 신호 및 상기 제3 전원전압 간의 전압차에 기초하여 상기 발광 소자에 흐르는 구동 전류의 양을 제어하는 구동 트랜지스터를 더 포함하는, 표시 장치.
  12. 제11 항에 있어서, 상기 타이밍 제어부는, 상기 로드와 스케일링 상수를 곱한 값이 기준 로드값을 초과하지 않도록 상기 스케일링 상수의 값을 결정하고, 상기 스케일링 상수에 기초하여 상기 입력 영상 데이터를 다운 스케일링하는, 표시 장치.
  13. 제11 항에 있어서, 상기 타이밍 제어부는, 제1 프레임 구간에서 상기 입력 영상 데이터의 제1 프레임 데이터에 포함된 데이터값들에 기초하여 상기 로드를 산출하며, 상기 제1 프레임 구간 이후의 제2 프레임 구간에서 상기 입력 영상 데이터의 제2 프레임 데이터를 스케일링하여 상기 영상 데이터의 제2 프레임 데이터를 생성하고,
    상기 데이터 구동부는, 상기 제1 프레임 구간에서 상기 영상 데이터의 제1 프레임 데이터에 기초하여 상기 데이터 신호를 생성하며 상기 제2 프레임 구간에서 상기 영상 데이터의 제2 프레임 데이터에 기초하여 상기 데이터 신호를 생성하는, 표시 장치.
  14. 제13 항에 있어서, 상기 입력 영상 데이터의 상기 제1 프레임 데이터의 로드가 이전 프레임 데이터의 로드보다 커지는 경우,
    상기 제1 프레임 구간에서 상기 총 전류는 제1 기준 전류값보다 커지며,
    상기 전원 공급부는 상기 제1 프레임 구간의 일부에서 상기 제3 전원전압의 전압레벨을 제1 전압레벨로부터 제2 전압레벨로 가변시키는, 표시 장치.
  15. 제14 항에 있어서, 상기 제1 프레임 구간에서 상기 총 전류의 값이 제2 기준 전류값보다 커지는 경우, 상기 전원 공급부는 상기 제3 전원전압의 전압레벨을 제3 전압레벨로 가변시키는, 표시 장치.
  16. 제14 항에 있어서, 상기 제2 프레임 구간에서 상기 총 전류가 상기 제1 기준 전류값보다 작아지는 경우, 상기 전원 공급부는 상기 제2 프레임 구간의 일부에서 상기 제3 전원전압의 전압레벨을 상기 제2 전압레벨에서 상기 제1 전압레벨로 가변시키는, 표시 장치.
  17. 제16 항에 있어서, 상기 제2 프레임 구간에서 상기 표시부의 최대 휘도는 상기 제1 프레임 구간에서 상기 표시부의 최대 휘도보다 낮은, 표시 장치.
  18. 제1 항에 있어서,
    상기 표시부에 제1 스캔 신호 및 제2 스캔 신호를 순차적으로 제공하는 스캔 구동부를 더 포함하고,
    상기 표시부는,
    상기 제1 스캔 신호에 응답하여 제1 데이터 신호 및 상기 제3 전원전압 간의 전압차에 대응하는 휘도로 발광하는 제1 화소; 및
    상기 제2 스캔 신호에 응답하여 제2 데이터 신호 및 상기 제3 전원전압 간의 전압차에 대응하는 휘도로 발광하는 제2 화소를 더 포함하며,
    제1 프레임 구간에서 상기 총 전류의 값이 제1 기준 전류값보다 커지는 경우, 상기 제1 화소 및 상기 제2 화소는 상호 동일한 값을 가지는 제1 및 제2 데이터 신호들에 대응하여 상호 다른 휘도들로 발광하는, 표시 장치.
  19. 제18 항에 있어서, 상기 제1 프레임 구간에서, 상기 제2 화소의 휘도는 상기 제1 화소의 휘도보다 낮은, 표시 장치.
  20. 제18 항에 있어서, 제2 프레임 구간에서 상기 총 전류의 값이 상기 제1 기준 전류값보다 작아지는 경우, 상기 제1 화소 및 상기 제2 화소는 상호 동일한 데이터값에 대응하여 상호 다른 휘도들로 발광하되,
    상기 제2 프레임 구간에서, 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮은, 표시 장치.
KR1020210018620A 2021-02-09 2021-02-09 표시 장치 KR20220115714A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210018620A KR20220115714A (ko) 2021-02-09 2021-02-09 표시 장치
US17/645,153 US11881152B2 (en) 2021-02-09 2021-12-20 Display device with self-adjusting power supply
CN202210076375.0A CN114944131A (zh) 2021-02-09 2022-01-24 显示装置
US18/415,954 US20240153445A1 (en) 2021-02-09 2024-01-18 Display device with self-adjusting power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210018620A KR20220115714A (ko) 2021-02-09 2021-02-09 표시 장치

Publications (1)

Publication Number Publication Date
KR20220115714A true KR20220115714A (ko) 2022-08-18

Family

ID=82703944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210018620A KR20220115714A (ko) 2021-02-09 2021-02-09 표시 장치

Country Status (3)

Country Link
US (2) US11881152B2 (ko)
KR (1) KR20220115714A (ko)
CN (1) CN114944131A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240046876A1 (en) * 2021-12-16 2024-02-08 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit, display panel and display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3852916B2 (ja) * 2001-11-27 2006-12-06 パイオニア株式会社 ディスプレイ装置
KR100639005B1 (ko) 2004-06-24 2006-10-25 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제어 방법
JP4887203B2 (ja) 2006-11-14 2012-02-29 三星モバイルディスプレイ株式會社 画素、有機電界発光表示装置、および有機電界発光表示装置の駆動方法
KR100844770B1 (ko) 2006-12-19 2008-07-07 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR100893482B1 (ko) 2007-08-23 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR100894606B1 (ko) 2007-10-29 2009-04-24 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치 및 그의 전원 공급 방법
KR102016153B1 (ko) * 2013-05-10 2019-08-30 삼성디스플레이 주식회사 표시 장치, 표시 장치의 구동 제어 장치 및 그 제어 방법
KR102197632B1 (ko) * 2014-04-28 2021-01-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
KR102573918B1 (ko) * 2018-11-13 2023-09-04 엘지디스플레이 주식회사 표시장치와 그 구동방법
US10984712B2 (en) * 2018-12-10 2021-04-20 Sharp Kabushiki Kaisha TFT pixel circuit for OLED external compensation using an adjusted data voltage for component compensation
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation

Also Published As

Publication number Publication date
US20240153445A1 (en) 2024-05-09
CN114944131A (zh) 2022-08-26
US20220254300A1 (en) 2022-08-11
US11881152B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
US20210049960A1 (en) Image sticking compensating device and display device having the same
JP4622389B2 (ja) 表示装置及びその駆動方法
US8698854B2 (en) Organic light emitting diode display device and low power driving method thereof
KR102659619B1 (ko) 표시 장치 및 이의 구동 방법
TWI473062B (zh) 有機發光二極體顯示裝置及其驅動方法
KR20140058283A (ko) 표시 장치 및 표시 장치의 구동 방법
US20070132674A1 (en) Driving method of self-luminous type display unit, display control device of self-luminous type display unit, current output type drive circuit of self-luminous type display unit
KR102332592B1 (ko) 표시 장치 및 표시 방법
KR102067228B1 (ko) 유기발광 표시장치 및 그 열화 보상 방법
KR102670814B1 (ko) 표시 장치 및 그 구동 방법
KR102417424B1 (ko) 타일드 디스플레이와 그 휘도 보상 방법
US20240153445A1 (en) Display device with self-adjusting power supply
US11961457B2 (en) Display device
KR20200130607A (ko) 표시 장치 및 그의 구동 방법
US11282459B2 (en) Display apparatus and method of driving display panel using the same
KR20170072994A (ko) 유기 발광 표시장치와 그 구동 장치 및 방법
KR20220060113A (ko) 표시장치 및 그 구동방법
KR20220067651A (ko) 표시 장치
KR20200076810A (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
US20240169931A1 (en) Display device
KR20190032807A (ko) 유기발광표시장치 및 그 휘도제어방법
KR20210083468A (ko) 표시 장치의 보상 방법
US11482164B2 (en) Display device
KR20230174361A (ko) 표시 장치 및 이의 구동 방법
US11817051B1 (en) Display device and method of driving the same