WO2024013780A1

WO2024013780A1 - 制御装置及び表示装置

Info

Publication number: WO2024013780A1
Application number: PCT/JP2022/027187
Authority: WO
Inventors: 政明守屋; 雅史川井; 雅史上野; 直樹塩原; モハマドレザカゼミ
Original assignee: シャープ株式会社
Priority date: 2022-07-11
Filing date: 2022-07-11
Publication date: 2024-01-18

Abstract

発光素子と、発光素子に流れる電流を制御する駆動トランジスタと、測定用トランジスタとを備える画素回路について、測定用トランジスタを制御して発光素子及び駆動トランジスタからなる群より選択される少なくとも一の素子の特性を示す特性値を測定する特性測定部と、特性値が不良画素条件を満たす場合、画素回路が不良画素であると判定する不良判定部と、画素回路が不良画素であると判定されなかった場合に発光素子に流れる電流よりも、画素回路が不良画素であると判定された場合に発光素子に流れる電流を低下させる補償部と、を備える。

Description

制御装置及び表示装置

　本開示は、制御装置及び表示装置に関する。

　特許文献１は、基板、第１電極、発光層を有する有機層及び第２電極がこの順で積層されてなる積層構造体を備えるとともに積層構造体内部に輝点欠陥部を有する有機ＥＬ素子を準備し、有機ＥＬ素子の輝点欠陥部に対応する有機層内の所定層にレーザ光を照射し、多光子吸収を生じさせて欠損部で構成された非発光部を形成する有機ＥＬディスプレイの製造方法を開示する。

特開２００８－２３５１７８号公報

　特許文献１に開示された技術では、レーザ光を照射する装置が必要であるため、レーザ装置が使用できない状況において、経時変化により表示装置に備えられる画素回路の特性が変化した場合には、特許文献１に開示された技術により表示品位の低下を抑制できない。そこで、本開示の一態様は、画素回路の特性の変化による表示品位の低下を抑制できる制御装置及び表示装置を提供することを目的とする。

　本開示の一形態に係る制御装置は、発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタと、測定用トランジスタとを備える画素回路について、前記測定用トランジスタを制御して前記発光素子及び前記駆動トランジスタからなる群より選択される少なくとも一の素子の特性を示す特性値を測定する特性測定部と、前記特性値が不良画素条件を満たす場合、前記画素回路が不良画素であると判定する不良判定部と、前記画素回路が前記不良画素であると判定されなかった場合に前記発光素子に流れる電流よりも、前記画素回路が前記不良画素であると判定された場合に前記発光素子に流れる電流を低下させる補償部と、を備える。

　本開示の一形態に係る制御装置は、発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタと、測定用トランジスタとを備える画素回路について、前記測定用トランジスタを制御して前記発光素子及び前記駆動トランジスタからなる群より選択される少なくとも一の素子の特性を示す特性値を測定する特性測定部と、前記特性測定部が前記少なくとも一の素子に所定の電圧値の電圧を印加したときに前記少なくとも一の素子に流れる電流の電流値が所定電流値以下である場合に、前記発光素子に流れる電流を低下させる補償部と、を備える。

　本開示の一形態に係る制御装置は、発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタと、測定用トランジスタとを備える画素回路について、前記測定用トランジスタを制御して前記発光素子及び前記駆動トランジスタからなる群より選択される少なくとも一の素子の特性を示す特性値を測定する特性測定部と、前記特性測定部が前記少なくとも一の素子に所定の電流値の電流を流すために必要な電圧の電圧値が所定電圧値以上である場合に、前記発光素子に流れる電流を低下させる補償部と、を備える。

　本開示の一形態に係る表示装置は、複数の画素回路と、制御装置とを備え、前記画素回路は、発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタと、測定用トランジスタとを備え、前記制御装置は、前記画素回路について、前記測定用トランジスタを制御して前記発光素子及び前記駆動トランジスタからなる群より選択される少なくとも一の素子の特性を示す特性値を測定する特性測定部と、前記特性値が不良画素条件を満たす場合、前記画素回路が不良画素であると判定する不良判定部と、前記画素回路が前記不良画素であると判定されなかった場合に前記発光素子に流れる電流よりも、前記画素回路が前記不良画素であると判定された場合に前記発光素子に流れる電流を低下させる補償部と、を備える。

第一実施形態に係る表示装置の構成の一例を示すブロック図である。表示パネル、特性測定部および表示制御部の構成の一例を示す図である。画素回路及び特性測定部の構成の一例を示す図である。画素回路に補正画像が供給された場合の電流路の一例を示す図である。駆動トランジスタについての特性値を測定する場合の電流路の一例を示す図である。発光素子についての特性値を測定する場合の電流路の一例を示す図である。測定用トランジスタが正常である場合の電圧－電流特性、及び測定用トランジスタが不良である場合の電圧－電流特性の一例を示すグラフである。第一実施形態に係る制御装置において、駆動トランジスタについての特性値を測定して不良画素を判定する処理の一例を示すフローチャートである。第一実施形態に係る制御装置において、発光素子についての特性値を測定して不良画素を判定する処理の一例を示すフローチャートである。第一実施形態に係る制御装置において、補正値を決定する処理の一例を示すフローチャートである。入力画像を補正する処理の一例を示すフローチャートである。Ｘ方向にＲ、Ｇ、Ｂの順で配置される画素構造の一例を示す図である。図１２に例示する画素構造で配置される画素回路について、特性値の一例を示すグラフである。第二実施形態に係る制御装置において、補正値を決定する処理の一例を示すフローチャートである。第二実施形態に係る制御装置において、図１２に例示する画素構造の画素回路について、補正される特性値の一例を示す。第三実施形態に係る制御装置において、補正値を決定する処理の一例を示すフローチャートである。第三実施形態に係る制御装置において、図１２に例示する画素構造で配置される画素回路について、補正される特性値の一例を示す。第四実施形態に係る表示装置の構成の一例を示すブロック図である。第四実施形態に係る制御装置において、駆動トランジスタ及び発光素子についての特性値を測定して不良画素を判定する処理の一例を示すフローチャートである。

　（第一実施形態）
　図１～図１３を参照して、第一実施形態について説明する。なお、図面については、同一又は同様の要素には同一の符号を付し、重複する説明は省略する。

　図１は、表示装置１００の構成の一例を示すブロック図である。表示装置１００は、表示パネル１０１、制御装置１０２等を備える。表示装置１００は、入力画像を表示パネル１０１の特性に応じて補正し、補正された画像を表示する。本開示では、画像とは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の画素データから構成される二次元のデータを指す。また、本開示では、画像は、ひとつの二次元データだけでなく、時間方向に連続する複数の二次元データ（一般に映像と呼ばれることもある）も含む。

　表示パネル１０１は、複数の画素回路１０３を備える。各画素回路１０３は、発光素子Ｌ１（図３参照）と、複数のトランジスタＴ１～Ｔ５（図３参照）とを備える。

　発光素子Ｌ１は、例えば、ＯＬＥＤ（Organic Light Emitting Diode）である。発光素子Ｌ１は、電流によって発光する他種の素子でもよい。複数の画素回路１０３にそれぞれ備えられる複数の発光素子Ｌ１は、互いに異なる色を発光する２種以上の発光素子を含む。

　トランジスタＴ１～Ｔ５は、例えば、薄膜トランジスタ（ＴＦＴ、Thin Film Transistor）である。なお、トランジスタは、アモルファスシリコンで形成されたチャネル層を有するタイプでもよいし、低温ポリシリコンで形成されたチャネル層を有するタイプでもよいし、酸化物半導体で形成されたチャネル層を有するタイプでもよい。例えば、酸化物半導体は、インジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ：Indium Gallium Zinc Oxide）でもよい。また、トランジスタは、トップゲート型でもよいし、ボトムゲート型でもよい。また、トランジスタとして、Ｎチャネル型が用いられてもよいし、Ｐチャネル型が用いられてもよい。以下では、Ｎチャネル型のトランジスタを用いる例を説明する。なお、Ｐチャネル型のトランジスタを用いる場合、信号及び電圧のレベル（論理）は反転される。

　制御装置１０２は、複数の画素回路１０３の各々を補償対象の画素回路１０３として複数の画素回路１０３を制御する。制御装置１０２は、特性測定部１１１、不良判定部１１２、補正値演算部１１３、記憶部１１４、補償部１１５、表示制御部１１６等を備える。

　特性測定部１１１は、表示パネル１０１に備えられる一の画素回路１０３について測定用トランジスタＴ３を制御して発光素子Ｌ１及び駆動トランジスタＴ２からなる群より選択される少なくとも一の素子の特性を示す特性値１２１を測定する。例えば、特性測定部１１１は、素子の電圧－電流特性を測定して、測定された電圧値又は電流値を示す特性値１２１を測定する。

　不良判定部１１２は、画素回路１０３について、特性値１２１が不良画素条件を満たす場合、当該画素回路１０３が不良画素であると判定する。

　補正値演算部１１３は、特性値１２１に基づいて、補正値１２３を決定する。補正値１２３は、入力画像１２４によって示される輝度に適用される値である。ここで、入力画像１２４は、各画素回路１０３についての輝度を示す。具体的には、入力画像１２４は、各画素回路１０３に含まれる発光素子Ｌ１の輝度を示す。入力画像１２４において、各画素回路１０３についての輝度は階調値として示されてもよい。具体的には、補正値演算部１１３は、画素回路１０３が不良画素であると判定されない場合、当該画素回路に備えられる素子の経時変化前と経時変化後とで、同じ値の階調値に対して、発光素子Ｌ１の輝度が同じとなるように、補正値１２３を決定する。一方、補正値演算部１１３は、画素回路１０３が不良画素であると判定された場合、当該画素回路１０３に備えられる発光素子Ｌ１の輝度がゼロになるように、補正値１２３を決定する。

　記憶部１１４は、データを不揮発的に記憶する記憶媒体である。例えば、記憶部１１４は、フラッシュＲＯＭ（Read only Memory）である。記憶部１１４は、特性値１２１、不良識別情報１２２及び補正値１２３を記憶する。不良識別情報１２２は、不良画素であると判定された画素回路１０３の画素番号である。画素番号は、画素回路１０３を識別する番号である。例えば、画素番号は、画素回路１０３の行番号及び列番号の組み合わせであってもよい。

　補償部１１５は、ソース機器から受信したデータから、入力画像１２４を取得する。補償部１１５は、複数の画素回路１０３のうちの各画素回路１０３について測定された特性値１２１に基づいて、入力画像１２４を補正することで補正画像１２５を生成する。具体的には、補償部１１５は、補正値１２３に基づいて、入力画像１２４を補正することで補正画像１２５を生成する。

　例えば、特性値１２１が、発光素子Ｌ１及び駆動トランジスタＴ２からなる群より選択される少なくとも一の素子に所定の電圧値の電圧を印加した場合に、少なくとも一の素子に流れる電流の電流値を示すとする。その場合、補償部１１５は、画素回路１０３について特性値１２１によって示される電流値が相対的に低い程、入力画像１２４によって示される当該画素回路１０３についての輝度よりも高くなるように、補正値１２３に基づいて入力画像１２４を補正して補正画像１２５を生成する。

　また、例えば、特性値１２１は、発光素子Ｌ１及び駆動トランジスタＴ２からなる群より選択される少なくとも一の素子に所定の電流値の電流を流すのに必要な電圧の電圧値を示すとする。その場合、補償部１１５は、画素回路１０３について特性値１２１によって示される電圧値が相対的に高い程、入力画像１２４によって示される当該画素回路１０３についての輝度よりも高くなるように、補正値１２３に基づいて入力画像１２４を補正して補正画像１２５を生成する。

　さらに、補償部１１５は、画素回路１０３が不良画素であると判定されなかった場合に発光素子Ｌ１に流れる電流よりも、画素回路１０３が不良画素であると判定された場合に発光素子Ｌ１に流れる電流を低下させる。具体的には、補償部１１５は、画素回路１０３が不良画素であると判定された場合、発光素子Ｌ１に電流を流さない。つまり、補償部１１５は、画素回路１０３が不良画素であると判定された場合、発光素子Ｌ１を発光させないように入力画像１２４を補正する。

　表示制御部１１６は、後述する走査線駆動回路２０２及びデータ線駆動回路２０３に、補正画像１２５に応じた電圧を複数の画素回路１０３に供給させて複数の画素回路１０３を駆動させる。具体的には、表示制御部１１６は、補正画像１２５によって示される各画素回路１０３の輝度となる電圧値の電圧を各画素回路１０３に印加させて、各画素回路１０３を駆動する。

　次に、図２を参照して、表示パネル１０１の一例を説明する。図２は、表示パネル１０１の構成の一例を示す図である。以下の説明では、図２の横方向をＸ方向と称する。また、図２の縦方向をＹ方向と称する。Ｘ方向は、表示パネル１０１の平面における長辺方向又は短辺方向の何れか一方であり、Ｙ方向は、長辺方向又は短辺方向のいずれか他方である。Ｘ方向とＹ方向は直交する。また、Ｘ方向及びＹ方向は、表示パネル１０１の厚み方向であるＺ方向と垂直である。また、以下の説明で用いるｍ、ｎは、２以上の整数である。また、以下の説明で用いるｉは、１以上且つｍ以下の整数である。また、以下の説明で用いるｊは、１以上且つｎ以下の整数である。また、オンレベルとは、ゲート端子に印加するとトランジスタがオンする電圧レベルを意味する。また、オフレベルとは、ゲート端子に印加するとトランジスタがオフする電圧レベルを意味する。例えば、Ｎチャネル型のトランジスタの場合、オンレベルはハイレベルであり、オフレベルはローレベルである。

　図２に例示するように、表示パネル１０１は、表示部２０１、走査線駆動回路２０２及びデータ線駆動回路２０３を備える。走査線駆動回路２０２及びデータ線駆動回路２０３は、表示制御部１１６及び特性測定部１１１と接続されている。また、図示しない導電性部材である配線及び電極を用いて、各画素回路１０３には、ハイレベル電源電圧ＥＬＶＤＤ及びローレベル電源電圧ＥＬＶＳＳが供給される。

　表示部２０１は、ｍ本の走査線Ｇ１～Ｇｍ、ｍ本の測定制御線Ｍ１～Ｍｍ、ｍ本の発光制御線Ｅ１～Ｅｍ、ｎ本のデータ線Ｄ１～Ｄｎを備える。また、表示部２０１の平面（一面）には、ｍ×ｎ個の画素回路１０３が並べて配置される。走査線Ｇ１～Ｇｍ、測定制御線Ｍ１～Ｍｍ、及び、発光制御線Ｅ１～Ｅｍは、Ｘ方向に延び、互いに平行である。データ線Ｄ１～Ｄｎは、Ｙ方向に延び、互いに平行である。走査線Ｇ１～Ｇｍ、測定制御線Ｍ１～Ｍｍ、及び、発光制御線Ｅ１～Ｅｍは、データ線Ｄ１～Ｄｎと直交する。走査線Ｇ１～Ｇｍとデータ線Ｄ１～Ｄｎは、ｍ×ｎ箇所で交差する。ｉ行目及びｊ列目の画素回路１０３は、走査線Ｇｉ、測定制御線Ｍｉ、発光制御線Ｅｉ、及びデータ線Ｄｊに接続される。

　表示制御部１１６は、制御信号ＣＳ２と電圧値Ｖ１のデータ電圧Ｖｄをデータ線駆動回路２０３に出力する。さらに、表示制御部１１６は、補正画像１２５が供給された場合、制御信号ＣＳ１、ＣＳ３を走査線駆動回路２０２に出力する。走査線駆動回路２０２は、制御信号ＣＳ１に基づき、走査線Ｇ１～Ｇｍのレベルを制御する。また、走査線駆動回路２０２は、制御信号ＣＳ３に基づいて、測定制御線Ｍ１～Ｍｍ、及び、発光制御線Ｅ１～Ｅｍのレベルを制御する。

　データ線駆動回路２０３は、制御信号ＣＳ２で指示されたデータ線Ｄ１～Ｄｎにデータ電圧Ｖｄを印加する。特性測定部１１１及び表示制御部１１６は、走査線駆動回路２０２とデータ線駆動回路２０３の動作を制御する。

　特性測定部１１１は、特性値１２１を測定する場合、測定用制御信号ＣＳ４、ＣＳ６を走査線駆動回路２０２に出力する。測定用制御信号ＣＳ４は、測定対象の画素回路１０３と接続された走査線Ｇを指示する。測定用制御信号ＣＳ６は、測定対象の画素回路１０３と接続された測定制御線Ｍおよび発光制御線Ｅを指示する。

　また、特性測定部１１１は、測定用制御信号ＣＳ５と測定用電圧値Ｖ２の電圧をデータ線駆動回路２０３に出力する。測定用電圧値Ｖ２の大きさは予め定められている。データ線駆動回路２０３は、測定用制御信号ＣＳ５で指示されたデータ線Ｄに、指示された測定用電圧値Ｖ２の電圧を印加する。

　走査線駆動回路２０２は、測定用制御信号ＣＳ４に基づいて、走査線Ｇ１～Ｇｍのうち、測定対象の画素回路１０３と接続された走査線のレベルをオンレベルとする。また、走査線駆動回路２０２は、測定用制御信号ＣＳ６に基づいて、測定対象の画素回路１０３と接続された測定制御線Ｍおよび発光制御線Ｅのレベルを制御する。

　次に、図３を参照して、画素回路１０３の及び特性測定部１１１の一例を説明する。図３は、画素回路１０３及び特性測定部１１１の構成の一例を示す図である。図３においては、説明の便宜上、データ線駆動回路２０３を省略し、画素回路１０３及び特性測定部１１１の構成の一例を示す。各画素回路１０３の構成は同じである。以下の説明では、ｉ行目及びｊ列目の画素回路１０３を例示して説明する。画素回路１０３は、書込制御トランジスタＴ１、駆動トランジスタＴ２、測定用トランジスタＴ３、発光制御トランジスタＴ４、初期化トランジスタＴ５、発光素子Ｌ１及びコンデンサＣ１を備える。各トランジスタは、例えば、Ｎチャネル型の薄膜トランジスタである。

　画素回路１０３には、第１電源線３１１、第２電源線３１２及び第３電源線３１３が接続される。第１電源線３１１、第２電源線３１２及び第３電源線３１３は、電源回路（不図示）に接続される。第１電源線３１１には、ハイレベル電源電圧ＥＬＶＤＤが印加される。第２電源線３１２には、ローレベル電源電圧ＥＬＶＳＳが印加される。第３電源線３１３には、初期電圧Ｖｉｎｉが印加される。また、画素回路１０３は、走査線Ｇｉ、測定制御線Ｍｉ、発光制御線Ｅｉ及びデータ線Ｄｊと接続される。データ線Ｄｊは、駆動トランジスタＴ２のゲートに電圧を印加するためのラインである。

　書込制御トランジスタＴ１のゲートは走査線Ｇｉに接続される。書込制御トランジスタＴ１のドレインは、データ線Ｄｊに接続される。書込制御トランジスタＴ１のソースは、コンデンサＣ１の一方側端子及び駆動トランジスタＴ２のゲートに接続される。書込制御トランジスタＴ１は、オン状態のとき、データ線Ｄｊと駆動トランジスタＴ２のゲートとを接続する。

　駆動トランジスタＴ２のドレインは、第１電源線３１１に接続される。駆動トランジスタＴ２のソースは、コンデンサＣ１の他方側端子、測定用トランジスタＴ３、発光制御トランジスタＴ４、及び初期化トランジスタＴ５に接続される。

　測定用トランジスタＴ３は薄膜トランジスタにより構成される。測定用トランジスタＴ３を構成する薄膜トランジスタは、双方向で電流を流すことができる。測定用トランジスタＴ３のゲートは測定制御線Ｍｉと接続する。また、測定用トランジスタＴ３のゲート以外の端子のうちの一方は、データ線Ｄｊと接続される。また、測定用トランジスタＴ３のゲート以外の端子のうちの他方は、コンデンサＣ１、駆動トランジスタＴ２、発光制御トランジスタＴ４及び初期化トランジスタＴ５と接続される。

　測定用トランジスタＴ３は、測定制御線Ｍｉのレベルに基づき、オン状態とオフ状態とが切り替わる。測定用トランジスタＴ３がオン状態である場合、データ線Ｄｊと、コンデンサＣ１、駆動トランジスタＴ２、発光制御トランジスタＴ４及び初期化トランジスタＴ５とを接続する。

　発光制御トランジスタＴ４は、発光素子Ｌ１への電流の供給と停止を切り替える。つまり、発光制御トランジスタＴ４は発光素子Ｌ１の発光を制御する。発光制御トランジスタＴ４のゲートは、発光制御線Ｅｉに接続される。発光素子Ｌ１のアノードは、発光制御トランジスタＴ４に接続される。発光素子Ｌ１のカソードは、第２電源線に接続される。

　初期化トランジスタＴ５のゲートは走査線Ｇｉに接続される。初期化トランジスタＴ５のゲート以外の端子のうちの一方は、第３電源線３１３に接続される。初期化トランジスタＴ５のゲート以外の端子の他方は、コンデンサＣ１、駆動トランジスタＴ２、測定用トランジスタＴ３及び発光制御トランジスタＴ４に接続される。

　特性測定部１１１は、特性を測定する素子に電流が流れるように、測定用トランジスタＴ３を制御する。特性測定部１１１は、測定用コンデンサ３０１、測定制御回路３０２等を備える。測定用コンデンサ３０１は、所定時間の間に流れた電流の電荷を蓄える。測定用コンデンサ３０１の端子間電圧は、充電した電荷の量に応じて変化する。測定制御回路３０２は、測定用コンデンサ３０１の端子間電圧を認識し、所定時間の間に流れた電流量を特性値１２１として測定する。

　次に、図４を参照して、画素回路１０３に補正画像１２５が供給された場合の動作を説明する。表示制御部１１６は、水平走査期間毎のオンレベルにする走査線Ｇｉの切り替えを走査線駆動回路２０２に行わせる。走査線Ｇ１～Ｇｍは、順次排他的にオンレベルになる。なお、表示制御部１１６は、測定制御線Ｍｉをオフレベルに維持し、これにより測定用トランジスタＴ３はオフ状態に維持される。

　走査線Ｇｉがオンレベルのとき、ｉ行目の画素回路１０３に備えられる書込制御トランジスタＴ１はオン状態になる。これにより、駆動トランジスタＴ２のゲート電位は、データ線Ｄｊに印加されたデータ電圧Ｖｄに近づく。その結果、駆動トランジスタＴ２はオン状態になる。また、画像表示時、表示制御部１１６は各画素回路１０３に備えられる発光制御トランジスタＴ４をオン状態にする。例えば、表示制御部１１６は、走査線駆動回路２０２に指示し、発光制御線Ｅ１～Ｅｍのレベルをオンレベルにさせる。これにより、図４に例示する電流路４０１を経由して、発光素子Ｌ１に向けて電流が流れ、発光素子Ｌ１は、データ電圧Ｖｄの電圧値Ｖ１に応じた輝度で発光する。

　走査線Ｇｉの選択期間が終了すると、走査線駆動回路２０２は、走査線Ｇｉをオフレベルに変化させる。これにより、画素回路１０３において、書込制御トランジスタＴ１がオフ状態になる。画素回路１０３において、書込制御トランジスタＴ１がオフ状態になっても、コンデンサＣ１は、駆動トランジスタＴ２のゲート－ソース間電圧を保持する。このため、再び走査線Ｇｉがオンレベルになるまで、駆動トランジスタＴ２は、コンデンサＣ１が保持する電圧に応じた電流を発光素子Ｌ１に流し続ける。これにより、再び走査線Ｇｉがオンレベルになるまで、発光素子Ｌ１は、発光し続ける。

　次に、図５を参照して、特性測定部１１１が駆動トランジスタＴ２についての特性値１２１を測定する場合について説明する。

　特性測定部１１１は、データ線駆動回路２０３に指示し、測定対象の画素回路１０３のデータ線Ｄｊに測定用電圧値Ｖ２の電圧を印加させる。続いて、特性測定部１１１は、走査線駆動回路２０２に指示して、測定対象の画素回路１０３の走査線Ｇｉのレベルをオンレベルに変化させる。これにより、測定対象の画素回路１０３の書込制御トランジスタＴ１がオンする。その結果、測定用電圧値Ｖ２の電圧がコンデンサＣ１に印加される。コンデンサＣ１の一方側端子の電圧が上昇し、駆動トランジスタＴ２はオンする。この段階まで、特性測定部１１１は、走査線駆動回路２０２に指示し、測定対象の画素回路１０３に備えられる測定用トランジスタＴ３をオフ状態で維持させる。また、特性測定部１１１は、走査線駆動回路２０２に指示し、測定対象の画素回路１０３の発光制御線Ｅｉをオフレベルで維持させる。これにより、発光制御トランジスタＴ４はオフ状態で維持される。

　駆動トランジスタＴ２がオンすることで、コンデンサＣ１に溜まった電荷に応じた電流が流れだす。測定対象の画素回路１０３のデータ線Ｄｊへの測定用電圧値Ｖ２の電圧の印加を停止すると、特性測定部１１１は、走査線駆動回路２０２に指示し、測定対象の画素回路１０３に備えられる測定用トランジスタＴ３を導通させる。その結果、第１電源線３１１、駆動トランジスタＴ２、測定用トランジスタＴ３、データ線Ｄｊを経由して、特性測定部１１１に向けて電流が流れる。つまり、図５に例示する電流路５０１を経由して、特性測定部１１１に向けて電流が流れ、発光素子Ｌ１に電流が流れない。

　次に、図６を参照して、特性測定部１１１が発光素子Ｌ１についての特性値１２１を測定する場合について説明する。

　特性測定部１１１は、データ線駆動回路２０３に指示し、測定対象の画素回路１０３のデータ線Ｄｊに駆動トランジスタＴ２がオフとなる電圧を印加させる。続いて、特性測定部１１１は、走査線駆動回路２０２に指示して、測定対象の画素回路１０３の走査線Ｇｉのレベルをオンレベルに変化させる。これにより、測定対象の画素回路１０３の書込制御トランジスタＴ１がオンする。その結果、駆動トランジスタＴ２がオフとなる電圧がコンデンサＣ１に印加される。コンデンサＣ１の一方側端子の電圧は駆動トランジスタＴ２がオフとなる電圧になり、駆動トランジスタＴ２はオフになる。

　特性測定部１１１は、走査線駆動回路２０２に指示し、測定対象の画素回路１０３の走査線Ｇｉをオフレベルに変化させる。これにより、書込制御トランジスタＴ１はオフになり駆動トランジスタＴ２は、オフ状態を維持する。

　一方で、特性測定部１１１は、データ線駆動回路２０３に指示し、測定対象の画素回路１０３のデータ線Ｄｊに測定用電圧値Ｖ２の電圧を印加させる。また、特性測定部１１１は、走査線駆動回路２０２に指示し、測定用トランジスタＴ３を導通させる。さらに、特性測定部１１１は、走査線駆動回路２０２に指示し、測定対象の画素回路１０３の発光制御線Ｅｉをオンレベルで維持させる。これにより、発光制御トランジスタＴ４はオン状態で維持される。

　発光制御トランジスタＴ４がオンすることで、コンデンサＣ１から、データ線Ｄｊ、測定用トランジスタＴ３、発光制御トランジスタＴ４を経由して、発光素子Ｌ１に向けて電流が流れる。つまり、図６に例示する電流路６０１を経由して、発光素子Ｌ１に向けて電流が流れ、駆動トランジスタＴ２に電流は流れない。

　図７は、測定用トランジスタＴ３が正常である場合における発光素子Ｌ１の電圧－電流特性の一例を示すグラフ７０１と、測定用トランジスタＴ３が不良である場合に測定によって得られる電圧－電流特性の一例を示すグラフ７０２とを示す。図７においては、横軸に電圧がとられ、縦軸に電流がとられている。

　グラフ７０１に例示するように、測定用トランジスタＴ３が正常である場合、データ線Ｄに測定用電圧値Ｖ_ｉｎの電圧を印加したとき、発光素子Ｌ１に流れる電流値はＩ_ｏｕｔ１である。一方、測定用トランジスタＴ３が不良である場合、測定用トランジスタＴ３がオン状態であるとき、ドレイン－ソース間の抵抗が、測定用トランジスタＴ３が正常である場合よりも高くなる。そのため、グラフ７０２に例示するように、測定用トランジスタＴ３が不良である場合、データ線Ｄｊに測定用電圧値Ｖ_ｉｎの電圧を印加したとき、発光素子Ｌ１に流れる電流の電流値はＩ_ｏｕｔ１より低いＩ_ｏｕｔ２となる場合がある。そのため、本来はグラフ７０１のように測定されるべきところ、測定用トランジスタＴ３の不良により、グラフ７０２のように劣化したものとして誤って測定されてしまう場合がある。

　同様に、グラフ７０１に例示するように、測定用トランジスタＴ３が正常である場合、データ線Ｄに測定用電流値Ｉ_ｉｎの電流を流すのに必要な電圧は、Ｖ_ｏｕｔ１である。一方、測定用トランジスタＴ３が不良である場合、測定用トランジスタＴ３がオン状態であるとき、ドレイン－ソース間の抵抗が、測定用トランジスタＴ３が正常である場合よりも高くなる。これにより、グラフ７０２に例示するように、測定用トランジスタＴ３が不良である場合、データ線Ｄに測定用電流量Ｉ_ｉｎの電流を流すのに必要な電圧は、測定用トランジスタＴ３のドレイン－ソース間の抵抗による電圧降下が加わり、Ｖ_ｏｕｔ１より高いＶ_ｏｕｔ２となる場合がある。そのため、本来グラフ７０１のように測定されるべきところ、測定用トランジスタＴ３の不良により、グラフ７０２のように劣化したものとして誤って測定されてしまう場合がある。

　図８は、本実施形態に係る制御装置１０２において、駆動トランジスタＴ２についての特性値１２１を測定して不良画素を判定する処理の一例を示すフローチャートである。

　ステップＳ８０１において特性測定部１１１は、複数の画素回路１０３から測定対象の画素回路１０３を決定する。具体的には、データ線駆動回路２０３に指示し、測定対象の画素回路１０３のデータ線Ｄ_ｊに測定用電圧値Ｖ２の電圧を印加させる。

　ステップＳ８０２において特性測定部１１１は、ステップＳ８０１で決定された測定対象の画素回路１０３に備えられる駆動トランジスタＴ２について特性値１２１を測定して、測定された特性値１２１を記憶部１１４に記憶する。例えば、特性測定部１１１は、画素回路１０３の画素番号と、測定された特性値１２１とを関連付けて記憶部１１４に記憶させる。具体的には、特性測定部１１１は、図５に例示する電流路５０１を経由して、特性測定部１１１に向けて電流を流す。そして、測定制御回路３０２は、測定用コンデンサ３０１の端子間電圧を認識し、所定時間の間に流れた電流量を特性値１２１として測定する。

　ステップＳ８０３において特性測定部１１１は、全ての画素回路１０３について特性値１２１を測定したか否かを判定する。ステップＳ８０３において全ての画素回路１０３について特性値１２１を測定した場合、制御装置１０２は処理をステップＳ８０４に移行する。一方、ステップＳ８０３において全ての画素回路１０３について特性値１２１を測定していない場合、制御装置１０２は処理をステップＳ８０１に戻す。つまり、制御装置１０２は全ての画素回路１０３について特性値１２１を測定するまで、ステップＳ８０１～Ｓ８０３の処理を繰り返す。

　ステップＳ８０４において不良判定部１１２は、複数の画素回路１０３から判定対象の画素回路１０３を特定する。例えば、不良判定部１１２は、判定対象の画素回路１０３を識別する画素番号を特定する。

　ステップＳ８０５において不良判定部１１２は、判定対象の画素回路１０３についての特性値１２１と、複数の周辺画素回路についての特性値１２１とを記憶部１１４から読出す。複数の周辺画素回路とは、判定対象の画素回路１０３とは異なる複数の画素回路１０３である。例えば、複数の周辺画素回路のうちの各周辺画素回路は、判定対象の画素回路１０３に隣り合う位置に配置される。隣り合う位置とは、複数の画素回路１０３がマトリクス状に配置される場合に、画素回路１０３の左右方向、上下方向、及び対角線方向の位置である。さらに、画素回路１０３に備えられる発光素子Ｌ１及び複数の周辺画素回路にそれぞれ備えられる複数の発光素子Ｌ１は、同じ色を発光する。

　ステップＳ８０６において不良判定部１１２は、判定対象の画素回路１０３について複数の周辺画素回路についての代表特性値を算出する。例えば、特性値１２１が、測定用トランジスタＴ３を制御して発光素子Ｌ１及び駆動トランジスタＴ２からなる群より選択される少なくとも一の素子に所定の電圧値の電圧を印加した場合に、当該少なくとも一の素子に流れる電流の電流値を示すとする。その場合、代表特性値は、複数の周辺画素回路についてそれぞれ測定された複数の電流値の代表電流値である。例えば、代表特性値は、複数の周辺画素回路についてそれぞれ測定された複数の電流値の平均値等の代表値である。

　または、例えば、特性値１２１は、測定用トランジスタＴ３を制御して発光素子Ｌ１及び駆動トランジスタＴ２からなる群より選択される少なくとも一の素子に所定の電流値の電流を流した場合に、当該少なくとも一の素子に印加される電圧の電圧値を示すとする。その場合、代表特性値は、複数の周辺画素回路についてそれぞれ測定された複数の電圧値の代表電圧値である。例えば、代表特性値は、複数の周辺画素回路についてそれぞれ測定された複数の電圧値の平均値等の代表値である。

　ステップＳ８０７において不良判定部１１２は、代表特性値に基づいて判定対象の画素回路１０３についての特性値１２１が不良画素条件を満たすか否かを判定する。例えば、画素回路１０３についての特性値１２１及び周辺画素回路についての特性値が電流値を示すとする。その場合、不良画素条件は、画素回路１０３についての特性値１２１によって示される電流値が、代表電流値より第１閾値以上低いことである。つまり、特性値１２１によって示される電流値が代表電流値より第１閾値以上低い場合、不良判定部１１２は、判定対象の画素回路１０３について特性値１２１が不良画素条件を満たすと判定する。

　測定用トランジスタＴ３が不良である場合、測定用トランジスタＴ３がオンである状態において、ドレイン－ソース間の抵抗が、測定用トランジスタＴ３が正常である場合よりも高くなる。その場合、図５に例示する電流路５０１を経由して、特性測定部１１１に向けて流れた電流は、測定用トランジスタＴ３が正常である場合よりも少なくなる。その結果、電流路５０１を経由して、特性測定部１１１に向けて流れた電流は、測定用トランジスタＴ３が正常である周辺画素回路において同一の経路で流れた電流よりも少なくなる。つまり、測定用トランジスタＴ３が不良である場合、画素回路１０３において電流が流れにくくなる。そのため、測定用トランジスタＴ３が不良である場合、画素回路１０３についての特性値１２１によって示される電流値が、周辺画素回路の代表電流値より低くなる。

　または、例えば、画素回路１０３についての特性値１２１及び周辺画素回路についての特性値１２１が電圧値を示すとする。その場合、不良画素条件は、画素回路１０３についての特性値１２１によって示される電圧値が、代表電圧値より第２閾値以上高いことである。つまり、特性値１２１によって示される電圧値が代表電圧値より第２閾値以上高い場合、不良判定部１１２は、判定対象の画素回路１０３についての特性値１２１が不良画素条件を満たすと判定する。

　上記の理由と同様により、測定用トランジスタＴ３が不良である場合、測定用トランジスタＴ３がオンである状態において、ドレイン－ソース間の抵抗が、測定用トランジスタＴ３が正常である場合よりも高くなる。そのため、電流路５０１を経由して、特性測定部１１１に向けて所定の電流値の電流を流すために、測定用トランジスタＴ３が正常な場合よりも高い電圧を印加することが必要になる。これにより、駆動トランジスタＴ２に印加される電圧が、測定用トランジスタＴ３が正常な場合に印加される電圧よりも高くなる。つまり、測定用トランジスタＴ３が不良である場合、画素回路１０３において電流が流れにくくなり、測定される電圧値が、測定用トランジスタＴ３が正常である周辺の画素回路１０３において駆動トランジスタＴ２に印加される電圧よりも高くなる。そのため、測定用トランジスタＴ３が不良画素である場合、画素回路１０３についての特性値１２１によって示される電圧値が、周辺画素回路の代表電圧値より高くなる。

　ステップＳ８０７において判定対象の画素回路１０３についての特性値１２１が不良画素条件を満たさない場合、制御装置１０２は処理をステップＳ８１０に移行する。一方、ステップＳ８０７において判定対象の画素回路１０３についての特性値１２１が不良画素条件を満たす場合、ステップＳ８０８において不良判定部１１２は、判定対象の画素回路１０３が不良画素であると判定する。または、判定対象の画素回路１０３がＲＧＢのサブ画素のうちのいずれかのサブ画素の画素回路１０３である場合、不良判定部１１２は、当該サブ画素を含む画素を構成する全ての画素回路１０３が不良画素であると判定する。そして、ステップＳ８０９において不良判定部１１２は、判定対象の画素回路１０３の画素番号を示す不良識別情報１２２を記憶部１１４に記憶させる。

　ステップＳ８１０において不良判定部１１２は、全ての画素に属する画素回路１０３を判定対象の画素回路１０３として決定したか否かを判定する。全ての画素に属する画素回路１０３が判定対象の画素回路１０３として決定されていない場合、制御装置１０２は、処理をステップＳ８０４に戻す。つまり、全ての画素に属する画素回路１０３について不良画素であるか否かを判定するまで、制御装置１０２は、ステップＳ８０４～ステップＳ８１０の処理を繰り返す。一方、全ての画素に属する画素回路１０３が、判定対象の画素回路１０３として決定された場合、制御装置１０２は、不良画素を判定する処理を終了する。

　図９は、本実施形態に係る制御装置１０２において、発光素子Ｌ１についての特性値１２１を測定して不良画素を判定する処理の一例を示すフローチャートである。

　ステップＳ９０１において特性測定部１１１は、複数の画素回路１０３から測定対象の画素回路１０３を決定する。ステップＳ９０１の処理は、図８に例示するステップＳ８０１と同様であるため、詳細な説明は省略する。

　ステップＳ９０２において特性測定部１１１は、ステップＳ９０１で決定された測定対象の画素回路１０３に備えられる発光素子Ｌ１についての特性値１２１を測定して、測定された特性値１２１を記憶部１１４に記憶する。例えば、特性測定部１１１は、画素回路１０３の画素番号と、測定された特性値１２１とを関連付けて記憶部１１４に記憶させる。具体的には、特性測定部１１１は、図６に例示する電流路６０１を経由して発光素子Ｌ１に電流を流す。そして、測定制御回路３０２は、測定用コンデンサ３０１の端子間電圧を認識し、所定時間の間に流れた電流量を特性値１２１として測定する。そして、制御装置１０２は、処理をステップＳ９０３に移行する。ステップＳ９０３～Ｓ９１０の処理は、図８に例示するステップＳ８０３～Ｓ８１０の処理と同様であるため、詳細な説明は省略する。

　図１０は、本実施形態に係る制御装置１０２において補正値１２３を決定する処理の一例を示すフローチャートである。図１０に例示するステップＳ１００１の処理を開始する時点において、記憶部１１４に、不良識別情報１２２及び複数の画素回路１０３についての特性値１２１が記憶されているものとする。

　ステップＳ１００１において補正値演算部１１３は、複数の画素回路１０３から、補償対象の画素回路１０３を決定する。例えば、補正値演算部１１３は、複数の画素回路１０３から、補償対象の画素回路１０３の画素番号を特定する。

　ステップＳ１００２において補正値演算部１１３は、補償対象の画素回路１０３が不良画素であるか否かを判定する。具体的には、補正値演算部１１３は、補償対象の画素回路１０３の画素番号と、記憶部１１４に記憶される不良識別情報１２２によって示される画素番号とが一致するか否かを判定する。補償対象の画素回路１０３の画素番号と、記憶部１１４に記憶される不良識別情報１２２によって示される画素番号とが一致する場合、補正値演算部１１３は、補償対象の画素回路１０３が不良画素であると判定する。一方、補償対象の画素回路１０３の画素番号と、記憶部１１４に記憶される不良識別情報１２２によって示される画素番号とが一致しない場合、補正値演算部１１３は、補償対象の画素回路１０３が不良画素ではないと判定する。

　ステップＳ１００２において補償対象の画素回路１０３が不良画素であると判定された場合、ステップＳ１００３において補正値演算部１１３は、補償対象の画素回路１０３について輝度をゼロにするように補正値１２３を決定する。つまり、補償対象の画素回路１０３が不良画素であると判定された場合、補正値演算部１１３は、当該画素回路１０３に備えられる発光素子Ｌ１に電流が流れないように補正値１２３を決定する。例えば、補正値演算部１１３は、ＲＧＢのサブ画素のうちのいずれかのサブ画素について、補償対象の画素回路１０３が不良画素であると判定された場合、当該サブ画素を含む画素を構成する全てのサブ画素について、当該画素回路１０３に備えられる発光素子Ｌ１に電流が流れないように補正値１２３を決定する。そして、制御装置１０２は、処理をステップＳ１００５に移行する。

　一方、ステップＳ１００２において補償対象の画素回路１０３が不良画素であると判定されなかった場合、ステップＳ１００４において補正値演算部１１３は、補償対象の画素回路１０３についての特性値１２１に基づいて、補正値１２３を決定する。例えば、補正値演算部１１３は、経時変化前の状態で測定された特性値１２１を、記憶部１１４に予め記憶しておく。経時変化前の状態とは、例えば、表示装置１００の製造直後の状態である。そして、補正値演算部１１３は、経時変化後の状態で測定された特性値１２１を、経時変化前の状態で測定された特性値１２１に変換するための変換式に入力されるパラメータの値を補正値１２３として決定する。例えば、補正値演算部１１３は、補償対象の画素回路１０３についての特性値１２１によって示される電流値が、経時変化前の状態で測定された特性値１２１によって示される電流値よりも低い程、発光素子Ｌ１の輝度が高くなるように補正値１２３を決定する。そして、ステップＳ１００５において補正値演算部１１３は、ステップＳ１００３又はステップＳ１００４で決定された補正値１２３を記憶部１１４に記憶させる。

　ステップＳ１００６において補正値演算部１１３は、全ての画素回路１０３について補正値１２３を決定したか否かを判定する。ステップＳ１００６において全ての画素回路１０３について補正値１２３を決定していない場合、制御装置１０２は処理をステップＳ１００１に戻す。つまり、制御装置１０２は、全ての画素回路１０３について補正値１２３を決定するまで、ステップＳ１００１～ステップＳ１００６の処理を繰り返す。一方、ステップＳ１００６において全ての画素回路１０３についての補正値１２３を決定した場合、制御装置１０２は補正値１２３を決定する処理を終了する。

　図１１は、入力画像１２４を補正する処理の一例を示すフローチャートである。図１１に例示するステップＳ１１０１の処理を開始する時点において、記憶部１１４に、複数の画素回路１０３についての補正値１２３が記憶されているものとする。なお、制御装置１０２は、図８～図１０に例示する処理は、所定の時間間隔で実行すればよく、表示パネル１０２に画像を表示するときには、記憶部１１４に補正値１２３が記憶されていればよい。

　ステップＳ１１０１において補償部１１５は、入力画像１２４を取得する。ステップＳ１１０２において補償部１１５は、各画素回路１０３についての補正値１２３に基づいて、入力画像１２４を補正して補正画像１２５を生成する。

　ここで、画素回路１０３に備えられる測定用トランジスタＴ３に不良がある場合、特性値１２１によって示される電流値が、周辺画素回路についての特性値１２１よりも低くなる。仮に、補償部１１５が、画素回路１０３が不良画素であるか否かに依らず、図１０に例示するステップＳ１００４によって補正値１２３を決定した場合、補償部１１５が、不良画素である画素回路１０３に備えられる発光素子Ｌ１に過度に電流が流れるように入力画像１２４を補正して補正画像１２５を生成するおそれがある。その結果、不良画素である画素回路１０３に備えられる発光素子Ｌ１が過度に発光するおそれがある。しかし、補正値演算部１１３は、画素回路１０３が不良画素と判定された場合、図１０に例示するステップＳ１００３の処理を実行して、輝度をゼロにするように補正値１２３を決定する。これにより、補償部１１５は、不良画素である画素回路１０３に備えられる発光素子Ｌ１が発光しないように入力画像１２４を補正して補正画像１２５を生成する。

　ステップＳ１１０３において表示制御部１１６は、複数の画素回路１０３に補正画像１２５を供給して複数の画素回路１０３を駆動する。これにより、表示制御部１１６は、経時変化等により発光素子Ｌ１が入力画像１２４によって示される輝度で発光しない場合、当該発光素子Ｌ１の輝度を上げつつ、不良画素である画素回路１０３に備えられる発光素子Ｌ１を発光させない。その結果、表示制御部１１６は、入力画像１２４によって示される輝度で画素回路１０３に備えられる発光素子Ｌ１が発光するように制御しつつ、過度に発光することを抑制できる。

　さらに、制御装置１０２は、所定の時間間隔で、図８及び図９に例示する不良画素を判定する処理を行うことで、表示装置１００を使用開始後においても、画素回路１０３が不良画素であるか否かを判定できる。そのため、制御装置１０２は、表示装置１００を使用開始後においても、図１０及び図１１に例示する処理を行うことで、発光素子Ｌ１の輝度を上げるように補償するとともに、発光素子Ｌ１が過度に発光することを抑制できる。従って、制御装置１０２は、画素回路１０３の特性の変化による表示品位の低下を抑制できる。

　図１２は、Ｘ方向にＲ（赤）、Ｇ（緑）、Ｂ（青）の順で配置される画素構造の一例を示す図である。例えば、ＲＧＢのサブ画素に関して、Ｒのサブ画素である判定対象の画素回路１０３の画素番号は５である。また、Ｒのサブ画素である周辺画素回路の画素番号は１～４及び６～９である。発光素子Ｌ１に関しては、同じ色を発光する発光素子Ｌ１同士で特性値１２１を参照することが望ましい。発光素子Ｌ１の特性値は、発光色によって異なるためである。そのため、図１２に示した例の場合、水平方向に関しては、離れた位置の同じ発光色のサブ画素の特性値１２１を参照する。なお、駆動トランジスタＴ２の特性値１２１に関しては、異なる発光色のサブ画素内の駆動トランジスタＴ２の特性値１２１を参照してもよい。

　図１３は、図１２に例示する画素番号１～９の画素回路１０３について、特性値１２１の一例を示すグラフである。図１３に示した特性値１２１は、電流値である。図１３においては、横軸に画素番号がとられ、縦軸に特性値がとられている。図１３に例示するグラフにおいては、画素番号が５である画素回路１０３の特性値１２１が、画素番号が１～４及び６～９である周辺画素回路についての代表特性値Ｔｙｐよりも閾値ＴＨ以上低い。例えば、代表特性値Ｔｙｐは画素番号が１～４及び６～９である周辺画素回路の特性値１２１の平均値である。

　不良画素条件が、判定対象の画素回路１０３についての特性値１２１が複数の周辺画素回路についての代表特性値Ｔｙｐより閾値ＴＨ以上低いことである場合、不良判定部１１２は、画素番号が５である画素回路１０３が不良画素であると判定する。その場合、補正値演算部１１３は、画素番号が５である画素回路１０３に備えられる発光素子Ｌ１の輝度をゼロにするように、補正値１２３を決定する。補償部１１５は、決定された補正値１２３に基づいて、画素番号が５である画素回路１０３に備えられる発光素子Ｌ１の輝度をゼロにするように、入力画像１２４を補正する。

　以上より、本実施形態に係る表示装置１００は、経時変化により、画素回路１０３に備えられる素子の特性が変化し、発光素子Ｌ１が入力画像１２４によって指定された輝度で発光しない場合に、駆動トランジスタＴ２又は発光素子Ｌ１の特性値１２１に基づいて、発光素子Ｌ１の輝度を上げるように補償する。さらに、本実施形態に係る表示装置１００は、測定用トランジスタＴ３が不良であり、測定用トランジスタＴ３以外の素子が正常である場合においては、不良画素であると判定された画素回路１０３に備えられる発光素子Ｌ１に電流を流さないように補償する。これにより、本実施形態に係る表示装置１００は、経時変化前と経時変化後とで、同じ値の階調値に対して発光素子Ｌ１の輝度が同等になるように補償するとともに、不良画素であると判定された画素回路１０３に備えられる発光素子Ｌ１が過度に発光することを防止できる。

　従って、本実施形態に係る表示装置１００は、発光素子Ｌ１が入力画像１２４によって指定された階調値の輝度で発光しない場合に、測定用トランジスタＴ３が正常である画素回路１０３については発光素子Ｌ１の輝度を上げるように補償しつつ、測定用トランジスタＴ３が不良である画素回路１０３によって表示品位が低下することを抑制できる。さらに、本実施形態に係る制御装置１００は、所定の時間間隔で不良画素を判定して補正値を決定することで、表示パネル１０１に画像を表示するときに、新たに発生した不良画素である画素回路１０３についても発光素子Ｌ１が過度に発光することを防止できる。

　（第二実施形態）
　図１４～図１５を参照して、第二実施形態について説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。第一実施形態と実質的に共通の機能を有する構成及び処理を共通の符号で参照して説明を省略し、第一実施形態と異なる点を説明する。

　本実施形態に係る表示装置１００の構成は、図１～図３に例示する通りであるため、詳細な説明は省略する。

　本実施形態に係る補償部１１５は、画素回路１０３が不良画素であると判定された場合、当該画素回路１０３とは異なる複数の周辺画素回路について測定された特性値１２１に応じて、画素回路１０３が不良画素であると判定されなかった場合よりも発光素子Ｌ１に流れる電流を低下させる。具体的には、補償部１１５は、画素回路１０３が不良画素であると判定された場合、複数の周辺画素回路についての代表特性値に基づいて画素回路１０３についての輝度を決定して入力画像１２４を補正することで、補正画像１２５を生成する。

　図１４は、本実施形態に係る制御装置１０２において補正値１２３を決定する処理の一例を示すフローチャートである。図１４に例示するステップＳ１００１の処理を開始する時点において、記憶部１１４に、不良識別情報１２２及び複数の画素回路１０３についての特性値１２１が記憶されているものとする。図１４に例示するステップＳ１００１～Ｓ１００２の処理は、図１０に例示するステップＳ１００１～ステップＳ１００２と同様であるため、詳細な説明は省略する。

　ステップＳ１００２において補償対象の画素回路１０３が不良画素であると判定されなかった場合、制御装置１０２は処理をステップＳ１４０２に移行する。一方、ステップＳ１００２において補償対象の画素回路１０３が不良画素であると判定された場合、ステップＳ１４０１において補正値演算部１１３は、補償対象の画素回路１０３の特性値１２１を、周辺画素回路についての代表特性値に変更する。つまり、補正値演算部１１３は、補償対象の画素回路１０３が不良画素と判定された場合、当該画素回路１０３に備えられる素子の特性が、周辺画素回路に備えられる素子の特性と同等であると疑似的に設定する。なお、補償部１１５は、ＲＧＢのサブ画素のうちのいずれかのサブ画素について、補償対象の画素回路１０３が不良画素であると判定された場合、当該サブ画素を含む画素を構成する全てのサブ画素について、特性値１２１を周辺画素回路についての代表特性値に変更してもよい。

　ステップＳ１４０２において補正値演算部１１３は、補償対象の画素回路１０３についての特性値１２１に基づいて、補正値１２３を決定する。そして、制御装置１０２は、処理をステップＳ１００５に移行する。ステップＳ１００５～ステップＳ１００６の処理は、図１０に例示するＳ１００５～ステップＳ１００６の処理と同様であるため、詳細な説明は省略する。

　一般的な画像の場合、距離が近い画素の輝度は近い値になる傾向がある。これは距離が近いほど、上記画素に表示される物の関係性が高くなる傾向があるためである。さらに長い期間に様々な画像が表示されると、上記画素の輝度の累積値はより近くなる。よって近接画素など距離がごく近い画素の輝度の累積値は、概ね同等と考えてよい。画素の経時変化は輝度の累積値に関係する。そのため近接画素など距離が近い画素の経時変化は、概ね同等と考えて良い。

　よって例えば、一の画素回路１０３における経時変化と、当該一の画素回路１０３の周辺に配置される画素回路１０３の経時変化とは、概ね同等である。つまり、経時変化により画素回路１０３に備えられる素子の特性が変化した場合、一の画素回路１０３における特性値１２１と、当該一の画素回路１０３の周辺に配置される画素回路１０３についての特性値１２１とは、概ね同等になる。そこで、補正値演算部１１３は、補償対象の画素回路１０３が不良画素であると判定された場合、周辺画素回路についての特性値１２１に基づいて補正値１２３を決定する。そして、補償部１１５は、決定された補正値１２３に基づいて入力画像１２４を補正する。これにより、制御装置１０２は、不良画素である画素回路１０３に備えられる発光素子Ｌ１を、周辺画素回路に備えられる発光素子Ｌ１と同等の輝度で発光させることができる。つまり、制御装置１０２は、不良画素である画素回路１０３に備えられる発光素子Ｌ１を過度に発光させず、周辺画素回路に備えられる発光素子Ｌ１に馴染むように発光させることができる。従って、制御装置１０２は、不良画素である画素回路１０３による表示品位の低下を抑制できる。

　図１５は、本実施形態に係る制御装置１０２において、図１２に例示する画素構造で配置される画素回路１０３について、補正される特性値１２１の一例を示す。図１５に示した特性値１２１は、電流値である。図１５においては、横軸に画素番号がとられ、縦軸に特性値がとられている。図１５の上方に例示するグラフは、図１２に例示する画素番号１～９の画素回路について、特性値１２１の一例を示すグラフである。図１５の上方に例示するグラフにおいては、画素番号が５である判定対象の画素回路１０３の特性値１２１が、画素番号が１～４及び６～９である周辺画素回路についての代表特性値Ｔｙｐよりも閾値ＴＨ以上低い。そのため、不良判定部１１２は、画素番号が５である画素回路１０３が不良画素であると判定する。

　近接する複数の画素回路１０３において、概ね同程度に経時変化によって駆動トランジスタＴ２及び発光素子Ｌ１の特性は変化する。そのため、測定用トランジスタＴ３が不良であることによって、画素番号が５である画素回路１０３が不良画素であると判定された場合であっても、当該画素回路１０３に備えられる駆動トランジスタＴ２及び発光素子Ｌ１の特性は、画素番号が１～４及び６～９である周辺画素回路の特性と同等の状態である可能性がある。そこで、図１５の下方に例示するように、補正値演算部１１３は、画素番号が５である画素回路１０３の特性値１２１を、画素番号が１～４及び６～９である周辺画素回路についての代表特性値Ｔｙｐに補正する。そして、補正値演算部１１３は、補正された特性値１２１に基づいて補正値１２３を決定する。これにより、補償部１１５は、画素番号が５である画素回路１０３に備えられる発光素子Ｌ１の輝度を、画素番号が１～４及び６～９である周辺画素回路と同等に補償する。

　以上より、本実施形態に係る制御装置１０２は、画素回路１０３の特性の変化による表示品位の低下を抑制しつつ、不良画素である画素回路１０３に備えられる発光素子Ｌ１を、周辺画素回路に備えられる発光素子Ｌ１に馴染むように発光させることができる。

　（変形例）
　本実施形態に係る制御装置１０２の変形例として、補正値演算部１１３は、不良画素であると判定された画素回路１０３の特性値１２１を、複数の画素回路１０３についての代表特性値に補正してもよい。例えば、補正値演算部１１３は、不良画素であると判定された画素回路１０３の特性値１２１を、全ての画素回路１０３についての代表特性値に補正してもよい。全ての画素回路１０３についての代表特性値とは、全ての画素回路１０３についての特性値１２１の平均値等の代表値である。

　または、補正値演算部１１３は、全ての画素回路１０３から複数の画素回路１０３を間引いて抽出してもよい。例えば、補正値演算部１１３は、縦横それぞれについて所定の画素数の間隔で画素回路１０３を抽出する。所定の画素数は、例えば、５画素である。そして、補正値演算部１１３は、不良画素である画素回路１０３の特性値１２１を、抽出された複数の画素回路１０３についての代表特性値に補正してもよい。

　本変形例に係る制御装置１０２は、不良画素であると判定された画素回路１０３毎に、補正後の特性値１２１を算出する必要がない。そのため、本変形例に係る制御装置１０２は、補正後の特性値１２１を算出するための計算量を抑制できる。さらに、本変形例に係る制御装置１０２は、不良画素である画素回路１０３に備えられる発光素子Ｌ１を過度に発光させることなく、不良画素である画素回路１０３による表示品位の低下を抑制できる。

　（第三実施形態）
　図１６～図１７を参照して、第三実施形態について説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。第一実施形態と実質的に共通の機能を有する構成及び処理を共通の符号で参照して説明を省略し、第一実施形態と異なる点を説明する。

　本実施形態に係る補償部１１５は、画素回路１０３が不良画素であると判定された場合、周辺画素回路についての代表特性値に基づいて決定された輝度よりも低い輝度を決定して入力画像１２４を補正することで、補正画像１２５を生成する。

　図１６は、本実施形態に係る制御装置１０２において補正値１２３を決定する処理の一例を示すフローチャートである。図１６に例示するステップＳ１００１の処理を開始する時点において、記憶部１１４に、不良識別情報１２２及び複数の画素回路１０３についての特性値１２１が記憶されているものとする。図１６に例示するステップＳ１００１～Ｓ１００２の処理は、図１０に例示するステップＳ１００１～ステップＳ１００２と同様であるため、詳細な説明は省略する。

　ステップＳ１００２において補償対象の画素回路１０３が不良画素であると判定されなかった場合、制御装置１０２は処理をステップＳ１６０２に移行する。一方、ステップＳ１００２において補償対象の画素回路１０３が不良画素であると判定された場合、ステップＳ１６０１において補正値演算部１１３は、補償対象の画素回路１０３の特性値１２１を、周辺画素回路についての代表特性値を補正した値に補正する。

　例えば、補正値演算部１１３は、補償対象の画素回路１０３の特性値１２１を、周辺画素回路についての代表特性値に所定の係数を乗算した値に補正する。また、例えば、補正値演算部１１３は、ＲＧＢのサブ画素のうちのいずれかのサブ画素について、補償対象の画素回路１０３が不良画素であると判定された場合、当該サブ画素を含む画素を構成する全てのサブ画素について、画素回路１０３の特性値１２１を、周辺画素回路についての代表特性値を補正した値に補正してもよい。

　具体的には、特性値１２１が電流値を示す場合、補正値演算部１１３は、補償対象の画素回路１０３の特性値１２１を、周辺画素回路についての代表電流値よりも高い値に補正する。つまり、補正値演算部１１３は、補償対象の画素回路１０３が不良画素であると判定された場合、当該画素回路１０３に備えられる発光素子Ｌ１に流れる電流は、周辺画素回路に備えられる発光素子Ｌ１に流れる電流よりも多いと疑似的に設定する。

　一方、特性値１２１が電圧値を示す場合、補正値演算部１１３は、補償対象の画素回路１０３の特性値１２１を、周辺画素回路についての代表電圧値よりも低い値に補正する。つまり、補正値演算部１１３は、補償対象の画素回路１０３が不良画素であると判定された場合、当該画素回路１０３に備えられる発光素子Ｌ１に印加される電圧が、周辺画素回路に備えられる発光素子Ｌ１に印加される電圧よりも低いと疑似的に設定する。

　ステップＳ１６０２において補正値演算部１１３は、補償対象の画素回路１０３について特性値１２１に基づいて、補正値１２３を決定する。そして、制御装置１０２は、処理をステップＳ１００５に移行する。ステップＳ１００５～ステップＳ１００６の処理は、図１０に例示するＳ１００５～ステップＳ１００６の処理と同様であるため、詳細な説明は省略する。

　例えば、補償対象の画素回路１０３についての特性値１２１が、周辺画素回路についての代表電流値よりも第１閾値以上より低いとする。仮に、その場合において、制御装置１０２が、ステップＳ１６０１の処理を実行しないとする。その場合、補償部１１５が、当該特性値１２１に基づいて入力画像１２４を補正した場合、補償対象の画素回路１０３に備えられる発光素子Ｌ１が過度に発光するおそれがある。しかし、本実施形態に係る制御装置１０２は、補償対象の画素回路１０３が不良画素であると判定された場合、当該画素回路１０３に備えられる発光素子Ｌ１の輝度が、周辺画素回路に備えられる発光素子Ｌ１の輝度より低くなるように補正値１２３を決定する。これにより、制御装置１０２は、不良画素である画素回路１０３に備えられる発光素子Ｌ１を過度に発光させず、周辺画素回路に備えられる発光素子Ｌ１よりも暗めに発光させることができる。

　従って、本実施形態に係る制御装置１０２は、不良画素である画素回路１０３による表示品位の低下を抑制できる。さらに、本実施形態に係る制御装置１０２は、不良画素である画素回路１０３に備えられる発光素子Ｌ１を、周辺画素回路に備えられる発光素子Ｌ１よりも暗めに発光させることで、表示品位の低下を抑制しつつ、不良画素である画素回路１０３を画像の表示に寄与させることできる。また、本実施形態に係る制御装置１０２は、不良画素である画素回路１０３に備えられる発光素子Ｌ１を全く点灯させない場合に比べて不良画素を目立たなくすることができる。

　図１７は、本実施形態に係る制御装置１０２において、図１２に例示する画素構造で配置される画素回路１０３について、補正される特性値１２１の一例を示す。図１７に示した特性値１２１は、電流値である。図１７においては、横軸に画素番号がとられ、縦軸に特性値がとられている。図１７の上方に例示するグラフは、図１２に例示する画素番号１～９の画素回路１０３について、電流値である特性値１２１の一例を示すグラフである。図１７の上方に例示するグラフにおいては、画素番号が５である判定対象の画素回路１０３の特性値１２１が、画素番号が１～４及び６～９である周辺画素回路についての代表電流値ＩＴｙｐよりも閾値ＴＨ以上低い。そのため、不良判定部１１２は、画素番号が５である画素回路１０３が不良画素であると判定する。

　近接する複数の画素回路１０３において、概ね同程度に経時変化によって駆動トランジスタＴ２及び発光素子Ｌ１の特性は変化する。そのため、測定用トランジスタＴ３が不良であることによって、画素回路１０３が不良画素であると判定された場合であっても、当該画素回路１０３に備えられる駆動トランジスタＴ２及び発光素子Ｌ１の特性は、周辺画素回路の特性と同等の状態である可能性がある。

　そこで、図１７の下方に例示するように、補正値演算部１１３は、不良画素であると判定される、画素番号が５である画素回路１０３の特性値１２１を、画素番号が１～４及び６～９である周辺画素回路についての代表電流値ＩＴｙｐを補正した値に補正する。具体的には、補正値演算部１１３は、画素番号が５の画素回路１０３の特性値１２１を、画素番号が１～４及び６～９である周辺画素回路についての代表電流値ＩＴｙｐよりも大きい値に補正する。そして、補正値演算部１１３は、補正された特性値１２１に基づいて、補正値１２３を決定する。補償部１１５は、補正値１２３に基づいて入力画像１２４を補正することで、画素番号が５である画素回路１０３に備えられる発光素子Ｌ１の輝度を、画素番号が１～４及び６～９である周辺画素回路に備えられる発光素子Ｌ１の輝度よりも低くなるように補正する。

　以上より、本実施形態に係る制御装置１０２は、画素回路１０３の特性の変化による表示品位の低下を抑制しつつ、不良画素である画素回路１０３に備えられる発光素子Ｌ１を暗めに発光させることで、不良画素である画素回路１０３を画像の表示に寄与させることできる。また、本実施形態に係る制御装置１０２は、不良画素である画素回路１０３に備えられる発光素子Ｌ１を全く点灯させない場合に比べて不良画素を目立たなくすることができる。

　（第四実施形態）
　図１８～図１９を参照して、第四実施形態について説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。第一実施形態と実質的に共通の機能を有する構成及び処理を共通の符号で参照して説明を省略し、第一実施形態と異なる点を説明する。

　図１８は、本実施形態に係る表示装置１００の構成の一例を示すブロック図である。図１８に例示する表示装置１００と、図１に例示する表示装置１００との相違点は、図１８に例示する表示装置１００は、記憶部１１４に特性値１２１に替えて、第１特性値１８０１と、第２特性値１８０２とを記憶する点にある。

　本実施形態に係る特性測定部１１１は、発光素子Ｌ１の特性を示す第１特性値１８０１と、駆動トランジスタの特性を示す第２特性値１８０２とを測定する。

　本実施形態に係る不良判定部１１２は、第１特性値１８０１が不良画素条件を満たし、且つ第２特性値１８０２が不良画素条件を満たす場合、画素回路１０３が不良画素であると判定する。

　本実施形態に係る補償部１１５は、第１特性値１８０１及び第２特性値１８０２からなる群より選択される少なくとも一方に基づいて、各画素回路１０３についての輝度を示す入力画像１２４を補正することで補正画像１２５を生成する。

　図１９は、本実施形態に係る制御装置１０２において、駆動トランジスタＴ２及び発光素子Ｌ１についての特性値１２１を測定して不良画素を判定する処理の一例を示すフローチャートである。

　ステップＳ１９０１において不良判定部１１２は、各画素回路１０３に備えられる駆動トランジスタＴ２について第１特性値１８０１を測定する。ステップＳ１９０１の処理は、図８に例示するステップＳ８０１～ステップＳ８０３の処理と同様であるため、詳細な説明は省略する。

　ステップＳ１９０２において不良判定部１１２は、各画素回路１０３に備えられる発光素子Ｌ１について第２特性値１８０２を測定する。ステップＳ１９０２の処理は、図９に例示するステップＳ９０１～ステップＳ９０３の処理と同様であるため、詳細な説明は省略する。

　ステップＳ１９０３において不良判定部１１２は、判定対象の画素回路１０３を決定する。ステップＳ１９０４において不良判定部１１２は、第１特性値１８０１が不良画素条件を満たすか否かを判定する。具体的には、不良判定部１１２は、図８に例示するステップＳ８０５～ステップＳ８０７と同様の処理を実行することで、第１特性値１８０１が不良画素条件を満たすか否かを判定する。

　ステップＳ１９０４において第１特性値１８０１が不良画素条件を満たさない場合、制御装置１０２は、処理をステップＳ１９０８に移行する。一方、ステップＳ１９０４において第１特性値１８０１が不良画素条件を満たす場合、制御装置１０２は、処理をステップＳ１９０５に移行する。

　ステップＳ１９０５において不良判定部１１２は、判定対象の画素回路１０３の第２特性値１８０２が不良画素条件を満たすか否かを判定する。具体的には、不良判定部１１２は、図９に例示するステップＳ９０５～ステップＳ９０７と同様の処理を実行することで、第２特性値１８０２が不良画素条件を満たすか否かを判定する。

　ステップＳ１９０５において第２特性値１８０２が不良画素条件を満たさない場合、制御装置１０２は、処理をステップＳ１９０８に移行する。一方、ステップＳ１９０５において第２特性値１８０２が不良画素条件を満たす場合、制御装置１０２は、処理をステップＳ１９０６に移行する。

　ステップＳ１９０６において不良判定部１１２は、判定対象の画素回路１０３が不良画素であると判定する。つまり、不良判定部１１２は、第１特性値１８０１及び第２特性値１８０２が不良画素条件を満たす場合、判定対象の画素回路１０３が不良画素であると判定する。そして、ステップＳ１９０７において不良判定部１１２は、判定対象の画素回路１０３の画素番号を示す不良識別情報１２２を記憶部１１４に記憶させる。

　ステップＳ１９０８において不良判定部１１２は、全ての画素に属する画素回路１０３を判定対象の画素回路１０３として決定したか否かを判定する。ステップＳ１９０８において全ての画素に属する画素回路１０３を判定対象の画素回路１０３として決定していない場合、制御装置１０２は、処理をステップＳ１９０３に戻す。つまり、制御装置１０２は、全ての画素に属する画素回路１０３を、判定対象の画素回路１０３として決定するまで、ステップＳ１９０３～ステップＳ１９０８の処理を繰り返す。一方、ステップＳ１９０８において全ての画素に属する画素回路１０３を判定対象の画素回路１０３として決定した場合、制御装置１０２は、不良画素を判定する処理を終了する。

　測定用トランジスタＴ３が不良である場合、その影響は、駆動トランジスタＴ２の特性値および発光素子Ｌ１の特性値の両方に現れる。従って、本実施形態に係る制御装置１０２は、画素回路１０３に備えられる駆動トランジスタＴ２についての第１特性値１８０１及び発光素子Ｌ１についての第２特性値１８０２のいずれも不良画素条件を満たす場合、当該画素回路１０３が不良画素であると判定する。つまり、本実施形態に係る制御装置１０２は、駆動トランジスタＴ２についての特性と、発光素子Ｌ１についての特性に基づいて、画素回路１０３が不良画素であるか否かを判定する。これにより、本実施形態に係る制御装置１０２は、より一層、画素回路１０３が不良画素であるか否かを判定できる。その結果、本実施形態に係る制御装置１０２は、画素回路１０３に備えられる発光素子Ｌ１の輝度を補償しつつ、より一層確実に、測定用トランジスタＴ３が不良である画素回路１０３について、発光素子Ｌ１が過度に発光することを抑制できる。

　以上より、本実施形態に係る制御装置１０２は、画素回路１０３の特性の変化による表示品位の低下を抑制しつつ、より一層確実に、測定用トランジスタＴ３が不良である画素回路１０３について、発光素子Ｌ１が過度に発光することを抑制できる。

　本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態に夫々開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。更に、各実施形態に夫々開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

Claims

　発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタと、測定用トランジスタとを備える画素回路について、前記測定用トランジスタを制御して前記発光素子及び前記駆動トランジスタからなる群より選択される少なくとも一の素子の特性を示す特性値を測定する特性測定部と、
　前記特性値が不良画素条件を満たす場合、前記画素回路が不良画素であると判定する不良判定部と、
　前記画素回路が前記不良画素であると判定されなかった場合に前記発光素子に流れる電流よりも、前記画素回路が前記不良画素であると判定された場合に前記発光素子に流れる電流を低下させる補償部と、
を備える制御装置。
　前記補償部は、前記画素回路が前記不良画素であると判定された場合、前記発光素子に電流を流さない
請求項１に記載の制御装置。
　前記画素回路は複数の画素回路に含まれ、
　前記補償部は、前記複数の画素回路のうちの各画素回路について測定された特性値に基づいて、前記各画素回路についての輝度を示す入力画像を補正することで補正画像を生成し、
　駆動回路に、前記補正画像に応じた電圧を前記複数の画素回路に供給させて前記複数の画素回路を駆動させる表示制御部をさらに備える
請求項１又は２に記載の制御装置。
　前記補償部は、前記画素回路が前記不良画素であると判定された場合、前記画素回路とは異なる複数の周辺画素回路について測定された特性値に応じて、前記画素回路が前記不良画素であると判定されなかった場合よりも前記発光素子に流れる電流を低下させる
請求項３に記載の制御装置。
　前記補償部は、前記画素回路が前記不良画素であると判定された場合、前記複数の周辺画素回路についてそれぞれ測定された複数の特性値の代表特性値に基づいて前記画素回路についての輝度を決定して前記入力画像を補正することで、前記補正画像を生成する
請求項４に記載の制御装置。
　前記補償部は、前記画素回路が前記不良画素であると判定された場合、前記代表特性値に基づいて決定された輝度よりも低い輝度を決定して前記入力画像を補正することで、前記補正画像を生成する
請求項５に記載の制御装置。
　前記複数の周辺画素回路のうちの各周辺画素回路は、前記画素回路に隣り合う位置に配置されている
請求項４～６のいずれか１項に記載の制御装置。
　前記特性値は、前記少なくとも一の素子に所定の電圧値の電圧を印加した場合に前記少なくとも一の素子に流れる電流の電流値を示し、
　前記代表特性値は、前記複数の周辺画素回路についてそれぞれ測定された複数の電流値の代表電流値であり、
　前記不良画素条件は、前記電流値が、前記代表電流値より第１閾値以上低いことである
請求項５～７のいずれか１項記載の制御装置。
　前記特性値は、前記少なくとも一の素子に所定の電流値の電流を流した場合に前記少なくとも一の素子に印加される電圧の電圧値を示し、
　前記代表特性値は、前記複数の周辺画素回路についてそれぞれ測定された複数の電圧値の代表電圧値であり、
　前記不良画素条件は、前記電圧値が、前記代表電圧値より第２閾値以上高いことである
請求項５～７のいずれか１項に記載の制御装置。
　前記複数の画素回路にそれぞれ備えられる複数の発光素子は、互いに異なる色を発光する２種以上の発光素子を含み、
　前記画素回路に備えられる発光素子及び前記複数の周辺画素回路にそれぞれ備えられる複数の発光素子は、同じ色を発光する
請求項４～９のいずれか１項に記載の制御装置。
　前記特性測定部は、前記発光素子の特性を示す第１特性値と、前記駆動トランジスタの特性を示す第２特性値とを測定し、
　前記不良判定部は、前記第１特性値が前記不良画素条件を満たし、且つ前記第２特性値が前記不良画素条件を満たす場合、前記画素回路が前記不良画素であると判定する
請求項１～１０のいずれか１項に記載の制御装置。
　複数の前記画素回路と、
　請求項１～１１のいずれか１項に記載の制御装置と、
　を備える表示装置。
　発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタと、測定用トランジスタとを備える画素回路について、前記測定用トランジスタを制御して前記発光素子及び前記駆動トランジスタからなる群より選択される少なくとも一の素子の特性を示す特性値を測定する特性測定部と、
　前記特性測定部が前記少なくとも一の素子に所定の電圧値の電圧を印加したときに前記少なくとも一の素子に流れる電流の電流値が所定電流値以下である場合に、前記発光素子に流れる電流を低下させる補償部と、
　を備える制御装置。
　発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタと、測定用トランジスタとを備える画素回路について、前記測定用トランジスタを制御して前記発光素子及び前記駆動トランジスタからなる群より選択される少なくとも一の素子の特性を示す特性値を測定する特性測定部と、
　前記特性測定部が前記少なくとも一の素子に所定の電流値の電流を流すために必要な電圧の電圧値が所定電圧値以上である場合に、前記発光素子に流れる電流を低下させる補償部と、
　を備える制御装置。