CN109509434B - 一种像素驱动电路、显示装置及驱动方法 - Google Patents

一种像素驱动电路、显示装置及驱动方法 Download PDF

Info

Publication number
CN109509434B
CN109509434B CN201811640942.0A CN201811640942A CN109509434B CN 109509434 B CN109509434 B CN 109509434B CN 201811640942 A CN201811640942 A CN 201811640942A CN 109509434 B CN109509434 B CN 109509434B
Authority
CN
China
Prior art keywords
transistor
voltage
data storage
module
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811640942.0A
Other languages
English (en)
Other versions
CN109509434A (zh
Inventor
周茂清
杜永强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN201811640942.0A priority Critical patent/CN109509434B/zh
Publication of CN109509434A publication Critical patent/CN109509434A/zh
Application granted granted Critical
Publication of CN109509434B publication Critical patent/CN109509434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供了一种像素驱动电路、显示装置及驱动方法，解决了像素电路补偿效果被削弱的问题。包括：数据存储模块；数据存储控制模块，包括第一开关晶体管和第一晶体管，第二扫描信号端传输的第二扫描信号控制所述第一开关晶体管导通或截止；以及初始化模块，包括第二晶体管和第三晶体管，第一扫描信号端传输的第一扫描信号控制所述第二晶体管和第三晶体管导通或截止。在像素电路数据写入阶段，通过第一晶体管和第二晶体管提高了数据存储模块的放电起点，减少了放电时间，从而减少了数据信号写入时间，加速了数据信号写入速度，降低了数据信号在写入时的衰减和误差电压，进而降低了驱动电流的差异和像素亮度不一致的概率。

Description

一种像素驱动电路、显示装置及驱动方法
技术领域
本发明涉及显示技术领域，具体涉及一种像素驱动电路、显示装置及驱动方法。
背景技术
现有技术中的像素驱动电路在实际的工作过程中，因为每个驱动晶体管的阈值电压(Vth)与制作工艺条件有关，并且显示屏上有上百万个驱动TFT，因此像素电路中的每个驱动晶体管不可能做到完全一致，因而很容易造成不同像素的Vth有差异。当Vth存在差异时，造成驱动TFT电流存在明显差异，最终使像素亮度不一致，产生均一性差的问题。为了降低驱动电路之间的电流差异，一般需要采用带Vth补偿的驱动电路，实现对Vth进行抵消补偿，但是当显示装置需要像素分辨率较高时，每个像素在工作过程中数据信号的写入时间较短，从而造成数据信号写入不完全而导致驱动晶体管的栅极电压存在一定的误差，因此，无论使用何种像素补偿电路来补偿Vth，误差电压的存在均会削弱像素电路的补偿效果。
发明内容
有鉴于此，本发明提供了一种像素驱动电路、显示装置及驱动方法，解决了像素电路补偿效果被削弱的问题。
本发明一实施例提供的一种像素驱动电路、显示装置及驱动方法包括：数据存储模块，配置为存储数据信号电压；数据存储控制模块，包括第一开关晶体管和第一晶体管，所述第一晶体管的漏极与所述数据存储模块相连接，所述第一晶体管的源极与所述第一开关晶体管的漏极相连接，其中所述第一晶体管的栅极和所述第一晶体管的漏极相连接；所述第一开关晶体管的源极与所述数据信号端连接，所述第一开关晶体管的栅极与第二扫描信号端连接，其中所述第二扫描信号端传输的第二扫描信号控制所述第一开关晶体管导通或截止；以及初始化模块，包括第二晶体管和第三晶体管，所述第二晶体管的源极与所述数据存储模块相连接，所述第二晶体管的栅极与所述第二晶体管的漏极相连接；所述第三晶体管的源极与发光器件相连接，所述第三晶体管的栅极与所述第三晶体管的漏极相连接；其中所述第二晶体管的漏极和所述第三晶体管的漏极相连接，所述第二晶体管的栅极与所述第三晶体管的栅极均与第一扫描信号端连接；其中所述第一扫描信号端传输的第一扫描信号控制所述第二晶体管和第三晶体管导通或截止。
在一种实施方式中，进一步包括发光驱动模块，包括第一驱动晶体管，所述第一驱动晶体管的漏极与所述发光器件相连接，所述第一驱动晶体管的栅极与所述数据存储模块相连接，所述第一驱动晶体管的源极与电源电压端连接。
在一种实施方式中，进一步包括发光驱动控制模块，包括第二开关晶体管，所述第二开关晶体管的源极与电源电压端连接，所述第二开关晶体管的漏极与所述第一驱动晶体管的源极相连接，所述第二开关晶体管的栅极与像素控制信号端连接，其中所述像素控制信号端传输的像素控制信号控制所述第二开关晶体管导通或截止。
在一种实施方式中，所述第一晶体管的沟道宽度大于第二晶体管的沟道宽度；和/或所述第二晶体管的沟道长度大于所述第一晶体管的沟道长度。
在一种实施方式中，所述第一扫描信号端输出的电压等于所述数据信号端输出的最大电压和所述数据信号端的输出的最小电压的平均值，且所述第一扫描信号端输出的电压与所述平均值的正负符号相反。
在一种实施方式中，所述数据存储模块包括至少一个电容。
一种显示装置，包括上述任一所述的像素驱动电路；以及控制器，所述控制器配置为执行以下步骤：将具有第二电压值的第二扫描信号传输至数据存储控制模块中的第一开关晶体管上，断开所述第一开关晶体管；将具有第一电压值的第一扫描信号传输至初始化模块的第二晶体管和第三晶体管上，导通所述第二晶体管和所述第三晶体管；将具有所述第一电压值的所述第一扫描信号传输至所述初始化模块的所述第二晶体管和所述第三晶体管上，导通所述第二晶体管和所述第三晶体管；将具有所述第一电压的第二扫描信号传输至数据存储控制模块中的所述第一开关晶体管上，导通所述第一开关晶体管；以及将具有所述第二电压值的所述第一扫描信号传输至所述初始化模块的所述第二晶体管和所述第三晶体管上，断开所述第二晶体管和所述第三晶体管；将具有所述第一电压的第二扫描信号传输至数据存储控制模块中的第一开关晶体管上，导通所述第一开关晶体管。
在一种实施方式中，所述第一电压为低电平，所述第二电压为高电平。
一种像素驱动电路的驱动方法，包括：断开数据存储控制模块中的第一开关晶体管，导通初始化模块中的第二晶体管和第三晶体管，其中所述第二晶体管导通后清除所述数据存储模块上存储的电压，所述第三晶体管导通后拉低发光器件的阳极电位，使所述发光器件黑化；导通所述初始化模块中的所述第二晶体管和所述第三晶体管，导通所述数据存储控制模块中的所述第一开关晶体管，数据信号端的数据信号通过所述数据存储控制模块中的所述第一开关晶体管和所述第一晶体管传输给所述数据存储模块；以及断开所述初始化模块中的所述第二晶体管和所述第三晶体管，导通所述数据存储控制模块中的所述第一开关晶体管，其中所述数据信号端的数据信号通过所述数据存储控制模块中的所述第一开关晶体管和所述第一晶体管再次传输给数据存储模块。
在一种实施方式中，进一步包括：断开初始化模块中的所述第二晶体管和所述第三晶体管，断开所述数据存储控制模块中的所述第一开关晶体管，导通所述发光驱动模块中的第一驱动晶体管，其中所述数据存储模块中的电压通过所述第一驱动晶体管释放到所述发光器件上，使所述发光器件发出显示光。
本发明实施例提供的一种像素驱动电路、显示装置及驱动方法，该像素驱动电路包括数据存储模块，数据存储控制模块和初始化模块。数据存储控制模块包括第一开关晶体管和第一晶体管，其中第一晶体管的漏极和数据存储模块相连接，第一晶体管的源极与第一开关晶体管的漏极相连接，其中第一晶体管的栅极与第一晶体管的漏极短路相连，第一晶体管作为TFT二极管使用；第一开关晶体管的源极与数据信号端连接，第一开关晶体管的栅极与第二扫描信号端连接，其中第二数据扫描信号控制着第一开关晶体管的导通或截止。初始化模块中采用两个栅极与漏极短接的第二晶体管和第三晶体管，第二晶体管和第三晶体管作为TFT二极管使用，其中第二晶体管的栅极和第三晶体管的栅极均与第一扫描信号端相连接，第二晶体管初始化数据存储模块，第三晶体管初始化发光器件。在像素电路数据写入阶段，通过两个串联的TFT二极管(第一晶体管和第二晶体管)提高了数据存储模块的放电起点，从而减少了放电的时间，从而减少了数据信号写入的时间，加速了数据信号写入的速度，降低了数据信号在写入时的衰减，从而降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。
附图说明
图1所示为本发明一实施例提供的一种像素驱动电路的电路图。
图2所示为本发明一实施例提供的一种像素驱动电路的电路图。
图3所示为本发明一实施例提供的一种像素驱动电路的时序控制图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1所示为本发明一实施例提供的一种像素驱动电路的电路图。
如图1所示，一种像素驱动电路，包括数据存储模块，数据存储控制模块和初始化模块。数据存储模块配置为存储数据信号电压。数据存储控制模块配置为控制数据存储模块存储数据信号电压，数据存储控制模块包括第一开关晶体管M2和第一晶体管M3，第一晶体管M3的漏极和数据存储模块相连接，第一晶体管M3的源极与第一开关晶体管M2的漏极相连接，其中第一晶体管M3的栅极和第一晶体管M3的漏极相连接，第一开关晶体管M2的源极和数据信号Data端连接，数据信号Data端配置为发送数据信号Data给第一开关晶体管M2，第一开关晶体管M2的栅极与第二扫描信号Scan2端连接，第二扫描信号Scan2端配置为发送第二扫描信号Scan2给第一开关晶体管M2，以控制第一开关晶体管M2的导通和截止。初始化模块配置为将该像素驱动电路初始化。初始化模块包括第二晶体管M4和第三晶体管M6，第二晶体管M4的源极与数据存储模块相连接，第二晶体管M4的栅极与第二晶体管M4的漏极相连接，第三晶体管M6的源极与发光器件相连接，第三晶体管M6的栅极与第三晶体管M6的漏极相连接，第二晶体管M4的漏极与第三晶体管M6的漏极相连接，第二晶体管M4的栅极与第三晶体管M6的栅极均与第一扫描信号Scan1端连接，第一扫描信号Scan1配置为控制第二晶体管M4和第三晶体管M6的导通和截止，第二晶体管M4配置为清除数据存储模块上的电位，第三晶体管M6配置为将发光器件上的电位拉低以使发光器件不发出显示光。在像素电路数据写入阶段，通过两个串联的TFT二极管(第一晶体管M3和第二晶体管M4)提高了数据存储模块的放电起点，从而减少了放电的时间，从而减少了数据信号Data写入的时间，加速了数据信号Data写入的速度，降低了数据信号Data在写入时的衰减，从而降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。
可以理解，所述数据存储模块包括至少一个电容，还可以包括其他电子器件，在不影响数据存储模块存储所需数据的前提下，本发明对数据存储模块具体包括的电子器件类型不作限定。
图2所示为本发明一实施例提供的一种像素驱动电路的电路图。
如图2所示，该像素驱动电路还包括发光驱动模块，发光驱动模块包括第一驱动晶体管M1，第一驱动晶体管M1的漏极与发光器件相连接，第一驱动晶体管M1的栅极与数据存储模块相连接，第一驱动晶体管M1的源极与电源电压端连接，电源电压端配置为给发光器件提供足够的电压，以使发光器件发出显示光。由于第一驱动晶体管M1的漏极与发光器件相连接，第一驱动晶体管M1的栅极与数据存储模块相连接，第一驱动晶体管的源极与电源电压端连接，当第一驱动晶体管M1导通后，电源电压流经第一驱动晶体管M1到发光器件使发光器件发出显示光。
可以理解，第一驱动晶体管的源极与电源电压端可以是直接连接，也可以是间接连接的，第一驱动晶体管与电源电压端的连接方式可根据实际的需求进行调整，本发明对第一驱动晶体管的源极与电源电压端的连接方式不作限定。本发明一实施例中，该像素驱动电路包括发光驱动控制模块，该发光驱动模块包括第二开关晶体管M5，第二开关晶体管M5的源极与电源电压端连接，第二开关晶体管M5的漏极与第一驱动晶体管M1的源极连接，第二开关晶体管M5的栅极与像素控制信号EM端连接，像素控制信号EM端配置为发出像素控制信号EM，像素控制信号控制第二开关晶体管M5的导通或截止，第二开关晶体管M5的导通或截止控制第一驱动晶体管M1的导通或截止，从而控制像素驱动电路驱动发光器件发出或关闭显示光。
本发明一实施例中，第一晶体管M3的沟道宽度可大于第二晶体管M4的沟道宽度，和/或第二晶体管M4的沟道长度大于第一晶体管M3的沟道长度。将第一晶体管M3的沟道宽度设置为大于第二晶体管M4的沟道宽度，将第二晶体管M4的沟道长度设置为大于第一晶体管M3的沟道长度，因此降低了数据存储模块的放电终点与放电起点的电压差。
可以理解，第一晶体管M3的沟道宽度可大于3μm，第一晶体管M3的沟道宽度还可为其他数值；第二晶体管M4的沟道长度可大于3μm，第二晶体管M4的沟道长度还可以其他数值。本发明对第一晶体管M3的沟道宽度和第二晶体管M4的沟道长度不作限定。
图3所示为本发明一实施例提供的一种像素驱动电路的时序控制图。
如图3所示，一种显示装置，该显示装置包括上述所述的像素驱动电路和控制器。控制器与像素驱动电流相连接，配置为控制像素驱动电路。控制器控制像素驱动电路的具体步骤如下：
将具有第二电压值的第二扫描信号Scan2传输至数据存储控制模块的第一开关晶体管M2上，断开第一开关晶体管M2；将具有第一电压值的第一扫描信号Scan1传输至初始化模块的第二晶体管M4和第三晶体管M6上，导通第二晶体管M4和第三晶体管M6，第二晶体管M4导通后清除数据存储模块上的电压，对数据存储模块初始化；第三晶体管M6导通后拉低发光器件上的电位，使发光器件不发出显示光，实现对发光器件的初始化。
将具有第一电压值的第一扫描信号Scan1传输至初始化模块的第二晶体管M4和第三晶体管M6上，导通第二晶体管M4和第三晶体管M6；将具有第一电压的扫描控制信号传输至数据存储控制模块的第一开关晶体管M2上，导通第一开关晶体管M2。第一开关晶体管M2和第一晶体管M3导通后，数据信号Data端将电压通过第一开关晶体管M2传输给数据存储模块。
将具有第二电压值的第一扫描信号Scan1传输至初始化模块的第二晶体管M4和第三晶体管M6上，断开第二晶体管M4和第三晶体管M6；将具有第一电压的第二扫描信号Scan2传输至数据存储控制模块中的第一开关晶体管M2上，导通第一开关晶体管M2。第一开关晶体管M2导通后，数据信号Data端将电压通过第一开关晶体管M2和第一晶体管M3再次传输给数据存储模块。
本发明一实施例中，该像素驱动电路的驱动方法包括：
断开数据存储控制模块中的第一开关晶体管M2，导通初始化模块中的第二晶体管M4和第三晶体管M6；
导通初始化模块中的第二晶体管M4和第三晶体管M6，导通数据存储控制模块中的第一开关晶体管M2；
断开初始化模块中的第二晶体管M4和第三晶体管M6，导通数据存储控制模块中的第一开关晶体管M2。
本发明一实施例中，该驱动方法还包括：
断开初始化模块中的第一开关晶体管M2，导通发光驱动模块中的第一驱动晶体管M1。
结合图2和图3所述的像素驱动电路的工作过程如下：
(1)初始化阶段T1：
施加具有第一电压值的第一扫描信号Scan1至第二晶体管M4的栅极和第三晶体管M6的栅极，具有第一电压值的第一扫描信号Scan1使得第二晶体管M4和第三晶体管M6导通。由于第二晶体管M4导通使得电容C的Q2端的电压为具有第一电压幅值的Vsan1，从而清除了电容C的Q2端存储的电位。由于第三晶体管M6导通，发光器件的阳极电压为具有第一电压值的Vsan1，将发光器件的阳极电位拉低，保证OLED反转形成黑态。
(2)第一次数据写入阶段T2：
施加具有第一电压值的第一扫描信号Scan1至第二晶体管M4的栅极，具有第一电压值的第一扫描信号Scan1使得第二晶体导通，由于第二晶体管M4的栅极与漏极短接，第二晶体管M4相当于一个TFT二极管。施加具有第一电压值的第二扫描信号Scan2至第一开关晶体管M2的栅极，具有第一电压值的第二信号Scan2使得第一开关晶体管M2导通，第一开关晶体管M2漏极与第一晶体管M3的源极连接，第一晶体管M3的栅极与漏极短接，使得第一晶体管M3相当于TFT二极管。施加具有第二电压值的像素控制信号EM使得第二开关晶体管M5截止。
由于第一开关晶体管M2导通、第一晶体管M3导通和第二晶体管M4导通，数据信号Data电压Vdata经第一开关晶体管M2、第一晶体管M3和M4流向第一扫描信号Scan1。令Vscan1的电压为VL，电容C的Q2端的电压为Vg。
根据晶体管在饱和区工作时的电流I的公式：I＝WμCox(Vgs-Vth)2/2L(其中W、L为晶体管的宽和长，μ为载流子迁移率，Cox为晶体管栅氧化层单位面积电容，Vgs为晶体管的栅极和源极之间的压差(Vg-Vs)，Vth为阈值电压(p型晶体管的阈值电压为负值))推导出：
流过第一晶体管M3的电流IM1为：
Figure BDA0001931102510000081
流经第二晶体管M4的电流IM2为：
Figure BDA0001931102510000082
其中，公式(1)中，W1、L1、Vth 1、μ1分别为第一晶体管M3的沟道宽度、沟道长度、阈值电压以及载流子迁移率；公式(2)中W2、L2、Vth2、μ2分别为第二晶体管M4的沟道宽度、沟道长度、阈值电压以及载流子迁移率。由于第一晶体管M3和第二晶体管M4为串联的关系，因此IM1等于IM2，即：
Figure BDA0001931102510000091
令
Figure BDA0001931102510000092
从而得出
Vg＝(Vdata+Vth1+β(VL-Vth2))/(1+β) (5)
(3)第二次数据写入阶段T3：
施加具有第二电压值的第一扫描信号Scan1至第二晶体管M4的栅极和第三晶体管M6的栅极，施加具有第二电压值的第一扫描信号Scan1使得第二晶体管M4的栅极和第三晶体管M6的栅极均截止。施加具有第一电压值的第二扫描信号Scan2至第一开关晶体管M2的栅极，具有第一电压幅值的第二扫描信号Scan2使得第一开关晶体管M2导通，由于第一晶体管M3的栅极和漏极短接，第一晶体管M3也导通。施加具有第二电压幅值的像素控制信号EM至第二开关晶体管M5的栅极，具有第二电压幅值的像素控制信号EM使得第二开关晶体管M5截止、第一驱动晶体管M1也截止。
本发明实施例所提供的像素驱动方法，采用了数据信号Data电压分两次存入数据存储模块中，第一次数据信号Data电压存储时，抬高了数据存储模块的Q2端电压，第二次数据信号Data电压在存储的时候，由于第一次数据信号Data电压存储后数据存储模块的Q1端的电压较高，第二次存储的数据信号Data电压与经第一次数据信号Data电压存储后的存储模块的Q1端的电压之间压差较小，从而数据信号Data电压在第二次进行存储时的存储速度较快，因此在数据信号Data进行存储时电压损耗较少，因此降低了误差电压，进而降低了驱动电流的差异，进而降低了像素亮度不一致的概率。
为了能够更好地补偿数据信号Data电压在存储时的损耗以及补偿驱动晶体管的漂移电压Vth，存储模块的Q2点的起点电压Vg与存储模块的Q2点的终点电压的压差几乎为零，才能够使得数据信号Data电压在存储的过程中的电压损耗最少。为达到理论的补偿点，放电的终点为第一晶体管M3的栅压Vg1，而放电的起点为起点电压Vg。由于Vg1＝Vth+Vdata，因此Vg1与Vg的压差等于：
Figure BDA0001931102510000101
实际工作中，由于不同亮度对应不同的Vdata，即Vdata是浮动的值，而VL为固定的不为零的电压，因此Vdata+VL不可能为零；且对于同一像素电路内，两个相邻的TFT阈值电压非常接近，Vth1-Vth2接近零。
因此，在一实施例中，第一扫描信号Scan1端输出的电压可等于数据信号Data端输出的最大电压和数据信号Data端输出的最小电压的平均值，且正负符号相反，即第一扫描信号端输出的电压值VL等于数据信号Data电压的最大值与最小值的平均值，且正负符号相反，即VL＝-0.5(Vdatamin+Vdatamax)，这样能够使大多数时候Vdata+VL的绝对值更小，从而能够满足Vg1与Vg的压差更小。
在另一实施例中，第一晶体管M3的沟道宽度大于第二晶体管M4的沟道宽度；且第二晶体管M4的沟道长度大于第一晶体管M3的沟道长度。即上式中W1＞W2，L1<L2，，因此使得β较小，因此(1+β)/β也较小，进而使得Vg1与Vg的压差更小。
应当理解，第一晶体管M3的沟道越宽、第二晶体管M4的沟道越长，就使得Vg1与Vg的压差能够达到越小，但是具体的第一晶体管M3的沟道宽度和第二晶体管M4的沟道长度需要根据实际的应用场景即电路的版图进行设计。本发明实施例对第一晶体管M3的沟道宽度以及第二晶体管M4的沟道长度的具体数值不作限定。
由于第一开关晶体管M2以及第一晶体管M3均导通，Vdata传输至电容C的Q2端。由于在第一次数据写入时，电容C的Q2端已经存在电压，使得在第二次数据写入时的写入起点电压较高，因此在数据进行第二次写入时，数据写入终点的电压与数据写入起点的电压压差较小，从而使得第二次数据写入时的写入速度加快，降低了数据电压在写入的过程中的衰减，使得数据写入后电容C的Q2点的电压损失少。
可以理解，第一扫描信号Scan1端输出的电压为-4V还可以为其他数值，本发明对第一扫描信号Scan1端输出的电压具体值不作限定。
还可以理解，像素控制信号EM端输出的最大电压为7V还可以为其他数值，像素控制端输出的最小电压为-7V还可以为其他数值，本发明对像素控制信号EM端输出的最大电压和最小电压的具体数值不作限定。
(4)发光器件发光阶段T4：
施加具有第二电压幅值的第一扫描信号Scan1至第二晶体管M4的栅极以及第三晶体管M6的栅极，具有第二电压幅值的第一扫描信号Scan1使得第二晶体管M4以及第三晶体管M6均截止。施加具有第二电压幅值的第二扫描信号Scan2至第一开关晶体管M2的栅极以及第一开关晶体管M2的栅极，具有第二电压幅值的第二扫描信号Scan2使得第一开关晶体管M2截止、第一晶体管M3也截止。施加具有第一电压幅值的像素控制信号EM至第二开关晶体管M5的栅极，具有第一电压幅值的像素控制信号EM使得第二开关晶体管M5导通。由于T4阶段第一开关晶体M2管截止、第二晶体管M4也截止，当第二开关晶体管M5导通后，数据存储模块将在T2和T3阶段两次存储的数据加载第一驱动晶体管M1上，使第一驱动晶体管M1驱动发光器件发出显示光。
第二开关晶体管M5导通，第二开关晶体管M5的漏极与第一驱动晶体管M1的源极连接，第一晶体管栅极M1与电容C的Q2点相连接，此时电容C的Q2点的电压为Vdata，因此第一驱动晶体管M1的栅极电压为Vdata+Vth，当EM为第一电压值时，第一驱动晶体管M1在VDD的作用下产生电流给发光器件供电，此时发光器件的电流等于第一驱动晶体管M1的电流，根据公式，第一驱动晶体管M1的电流为：I＝WμCox(Vgs-Vth)2/2L，由于Vgs＝Vg-VS，根据上述第一驱动晶体管M1的Vg＝Vdata+Vth，Vs＝VDD，所以发光器件的电流为：I＝WμCox(Vdata-VDD)2/2L，因此第二开关晶体管M5与第一驱动晶体管M1相当于一个长沟道的驱动晶体管，并在电源电压VDD的作用下产生电流提供给发光器件，驱动发光器件发光，实现了完全补偿。
由于在数据信号Data电压写入阶段时，电容C的Q2点的电压损失少，因此也降低了发光器件的电流的差异，进而使得像素的亮度较为均匀。
应当理解，本发明上述实施例提供的晶体管，例如第一驱动晶体管M1、第一开关晶体管M2、第二开关晶体管M5、第一晶体管M3、第二晶体管M4以及第三晶体管M6均为PMOS管，第一电压幅值为低电平的电压值、第二电压幅值为高电平的电压值。同理，本领域技术人员还可以将像素电路中的多个晶体管部分为PMOS管，部分为NMOS管，施加在相应晶体管上的电压幅值随着晶体管的种类而改变，例如在同一个像素电路中，若第一开关晶体管M2、第二开关晶体管M5均为PMOS管，则施加在第一开关晶体管M2、第二开关晶体管M5上的第一电压幅值则为低电平的电压值；若第一开关晶体管M2以及第二开关晶体管M5均为NMOS管，则施加在第一开关晶体管M2以及第二开关晶体管M5的像素控制信号EM的第一电压幅值则为高电平的电压值。因此本发明对上述像素驱动电路中的晶体管的种类以及施加在相应晶体管上的信号电压幅值不做限定。
以上描述了6T1C像素驱动电路在时序的控制下的工作过程，但是应当理解，为了更方便的提供第一扫描信号Scan1、第二扫描信号Scan2以及像素控制信号EM的驱动电路的设置，在初始化阶段T1、第一次数据写入阶段T2、第二次数据写入阶段T3之间还可以设置过渡阶段，因此，本发明实施例对像素驱动电路的工作阶段中是否还设置过渡阶段不做限定。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素驱动电路，其特征在于，包括
数据存储模块，配置为存储数据信号电压；
数据存储控制模块，包括第一开关晶体管和第一晶体管，所述第一晶体管的漏极与所述数据存储模块相连接，所述第一晶体管的源极与所述第一开关晶体管的漏极相连接，其中所述第一晶体管的栅极和所述第一晶体管的漏极相连接；所述第一开关晶体管的源极与所述数据信号端连接，所述第一开关晶体管的栅极与第二扫描信号端连接，其中所述第二扫描信号端传输的第二扫描信号控制所述第一开关晶体管导通或截止；以及
初始化模块，包括第二晶体管和第三晶体管，所述第二晶体管的源极与所述数据存储模块相连接，所述第二晶体管的栅极与所述第二晶体管的漏极相连接；所述第三晶体管的源极与发光器件相连接，所述第三晶体管的栅极与所述第三晶体管的漏极相连接；其中所述第二晶体管的漏极和所述第三晶体管的漏极相连接，所述第二晶体管的栅极与所述第三晶体管的栅极均与第一扫描信号端连接；其中所述第一扫描信号端传输的第一扫描信号控制所述第二晶体管和第三晶体管导通或截止。
2.根据权利要求1所述的像素驱动电路，其特征在于，进一步包括发光驱动模块，包括第一驱动晶体管，所述第一驱动晶体管的漏极与所述发光器件相连接，所述第一驱动晶体管的栅极与所述数据存储模块相连接，所述第一驱动晶体管的源极与电源电压端连接。
3.根据权利要求2所述的像素驱动电路，其特征在于，进一步包括发光驱动控制模块，包括第二开关晶体管，所述第二开关晶体管的源极与电源电压端连接，所述第二开关晶体管的漏极与所述第一驱动晶体管的源极相连接，所述第二开关晶体管的栅极与像素控制信号端连接，其中所述像素控制信号端传输的像素控制信号控制所述第二开关晶体管导通或截止。
4.根据权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管的沟道宽度大于第二晶体管的沟道宽度；和/或
所述第二晶体管的沟道长度大于所述第一晶体管的沟道长度。
5.根据权利要求1所述的像素驱动电路，其特征在于，所述第一扫描信号端输出的电压等于所述数据信号端输出的最大电压和所述数据信号端的输出的最小电压的平均值，且所述第一扫描信号端输出的电压与所述平均值的正负符号相反。
6.根据权利要求1所述的像素驱动电路，其特征在于，所述数据存储模块包括至少一个电容。
7.一种显示装置，其特征在于，包括上述权利要求1-6中任一所述的像素驱动电路；以及
控制器，所述控制器配置为执行以下步骤：
将具有第二电压值的第二扫描信号传输至数据存储控制模块中的第一开关晶体管上，断开所述第一开关晶体管；将具有第一电压值的第一扫描信号传输至初始化模块的第二晶体管和第三晶体管上，导通所述第二晶体管和所述第三晶体管；
将具有所述第一电压值的所述第一扫描信号传输至所述初始化模块的所述第二晶体管和所述第三晶体管上，导通所述第二晶体管和所述第三晶体管；将具有所述第一电压的第二扫描信号传输至数据存储控制模块中的所述第一开关晶体管上，导通所述第一开关晶体管；以及
将具有所述第二电压值的所述第一扫描信号传输至所述初始化模块的所述第二晶体管和所述第三晶体管上，断开所述第二晶体管和所述第三晶体管；将具有所述第一电压的第二扫描信号传输至数据存储控制模块中的第一开关晶体管上，导通所述第一开关晶体管。
8.根据权利要求7所述的显示装置，其特征在于，所述第一电压为低电平，所述第二电压为高电平。
9.一种如权利要求1所述的像素驱动电路的驱动方法，其特征在于，包括：
断开数据存储控制模块中的第一开关晶体管，导通初始化模块中的第二晶体管和第三晶体管，其中所述第二晶体管导通后清除所述数据存储模块上存储的电压，所述第三晶体管导通后拉低发光器件的阳极电位，使所述发光器件黑化；
导通所述初始化模块中的所述第二晶体管和所述第三晶体管，导通所述数据存储控制模块中的所述第一开关晶体管，数据信号端的数据信号通过所述数据存储控制模块中的所述第一开关晶体管和所述第一晶体管传输给所述数据存储模块；以及
断开所述初始化模块中的所述第二晶体管和所述第三晶体管，导通所述数据存储控制模块中的所述第一开关晶体管，其中所述数据信号端的数据信号通过所述数据存储控制模块中的所述第一开关晶体管和所述第一晶体管再次传输给数据存储模块。
10.根据权利要求9所述的驱动方法，其特征在于，进一步包括：
断开初始化模块中的所述第二晶体管和所述第三晶体管，断开所述数据存储控制模块中的所述第一开关晶体管，导通所述发光驱动模块中的第一驱动晶体管，其中所述数据存储模块中的电压通过所述第一驱动晶体管释放到所述发光器件上，使所述发光器件发出显示光。
CN201811640942.0A 2018-12-29 2018-12-29 一种像素驱动电路、显示装置及驱动方法 Active CN109509434B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811640942.0A CN109509434B (zh) 2018-12-29 2018-12-29 一种像素驱动电路、显示装置及驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811640942.0A CN109509434B (zh) 2018-12-29 2018-12-29 一种像素驱动电路、显示装置及驱动方法

Publications (2)

Publication Number Publication Date
CN109509434A CN109509434A (zh) 2019-03-22
CN109509434B true CN109509434B (zh) 2020-08-14

Family

ID=65757103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811640942.0A Active CN109509434B (zh) 2018-12-29 2018-12-29 一种像素驱动电路、显示装置及驱动方法

Country Status (1)

Country Link
CN (1) CN109509434B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276095B (zh) * 2020-02-20 2021-05-28 昆山国显光电有限公司 显示驱动芯片、显示装置和显示驱动芯片的驱动方法
CN111179840B (zh) * 2020-02-26 2022-06-03 昆山国显光电有限公司 一种像素驱动电路以及显示装置
CN114512098B (zh) * 2020-12-28 2023-11-21 武汉天马微电子有限公司 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620207A (zh) * 2003-11-20 2005-05-25 三星Sdi株式会社 显示板，使用该显示板的发光显示设备，及其驱动方法
CN101079226A (zh) * 2006-05-26 2007-11-28 精工爱普生株式会社 电光装置及电子设备
CN101281723A (zh) * 2008-05-23 2008-10-08 上海广电光电子有限公司 有机发光显示器的像素电路及其驱动方法
CN106328061A (zh) * 2016-10-14 2017-01-11 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140081262A (ko) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1620207A (zh) * 2003-11-20 2005-05-25 三星Sdi株式会社 显示板，使用该显示板的发光显示设备，及其驱动方法
CN101079226A (zh) * 2006-05-26 2007-11-28 精工爱普生株式会社 电光装置及电子设备
CN101281723A (zh) * 2008-05-23 2008-10-08 上海广电光电子有限公司 有机发光显示器的像素电路及其驱动方法
CN106328061A (zh) * 2016-10-14 2017-01-11 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法

Also Published As

Publication number Publication date
CN109509434A (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
CN110223636B (zh) 像素驱动电路及其驱动方法、显示装置
US20230048033A1 (en) Pixel circuit, display device, and method of driving pixel circuit
CN106558287B (zh) 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN109671398B (zh) 像素驱动电路的驱动方法、显示面板和显示装置
US11244614B2 (en) Pixel driver circuit, display device and pixel driving method
CN107945737B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
KR100560780B1 (ko) 유기전계 발광표시장치의 화소회로 및 그의 구동방법
US7508361B2 (en) Display device and method including electtro-optical features
CN109599064B (zh) 一种像素驱动电路、显示装置及像素驱动电路的驱动方法
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN113571009B (zh) 发光器件驱动电路、背光模组以及显示面板
US11551606B2 (en) LED driving circuit, display panel, and pixel driving device
CN111754938A (zh) 像素电路及其驱动方法、显示装置
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN113744683B (zh) 像素电路、驱动方法和显示装置
CN109509434B (zh) 一种像素驱动电路、显示装置及驱动方法
CN212276788U (zh) 像素电路及显示装置
US11741884B2 (en) Display device with internal compensation
CN111261098B (zh) 像素驱动电路及驱动方法、显示装置
CN112102782A (zh) 像素驱动电路、显示面板和显示装置
CN111462698A (zh) 一种像素驱动电路、显示面板及显示装置
CN112992041A (zh) 显示面板及其驱动方法和显示装置
US8866718B2 (en) Drive circuit and display device
CN114446251A (zh) 驱动电路、背光模组以及显示面板
CN113936599A (zh) 像素电路、驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant