CN113539174A - 像素电路及其驱动方法、显示装置 - Google Patents

像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN113539174A
CN113539174A CN202110784168.6A CN202110784168A CN113539174A CN 113539174 A CN113539174 A CN 113539174A CN 202110784168 A CN202110784168 A CN 202110784168A CN 113539174 A CN113539174 A CN 113539174A
Authority
CN
China
Prior art keywords
node
light
transistor
coupled
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110784168.6A
Other languages
English (en)
Inventor
卢玉群
李�杰
虞阳
王玲玲
陈作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110784168.6A priority Critical patent/CN113539174A/zh
Publication of CN113539174A publication Critical patent/CN113539174A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供了一种像素电路及其驱动方法、显示装置，属于显示技术领域。该像素电路中，发光控制电路不仅与发光控制信号端耦接，还与第二栅极信号端耦接，发光控制电路能够在发光控制信号端和第二栅极信号端的双重控制下，可靠控制驱动电源端与第一节点之间的通断。且，耦接发光控制信号端的晶体管和耦接第二栅极信号端的晶体管的类型不同。如此，可以通过灵活设置各个信号端的电位，使得在补偿阶段，即便数据写入电路传输至第一节点的数据信号的电位较大，发光控制电路也能可靠控制驱动电源端与第一节点断开连接，即控制第一节点与驱动电源端之间无法形成回路，进而确保了老化效果较好。

Description

像素电路及其驱动方法、显示装置
技术领域
本公开涉及显示技术领域，特别涉及一种像素电路及其驱动方法、显示装置。
背景技术
显示装置中的每个像素一般均包括相互耦接的发光元件和像素电路，像素电路可以向发光元件输出驱动信号以驱动发光元件发光。
相关技术中，像素电路包括：数据写入电路、发光控制电路和驱动电路。数据写入电路用于在补偿阶段响应于栅极驱动信号，向第一节点和第二节点传输数据信号。发光控制电路用于在发光阶段响应于发光控制信号，控制第一节点与驱动电源端的通断。驱动电路用于在发光阶段，基于第一节点的电位和第二节点的电位向发光元件传输驱动信号。并且，在显示装置出厂之前，一般会对驱动电路包括的驱动晶体管进行老化(Aging)处理，以改善驱动晶体管的漏电问题。老化处理相对于正常点亮发光元件而言，所需的数据信号的电位较大。
但是，在老化处理时，该较大电位的数据信号会使得补偿阶段，第一节点与驱动电源端之间即形成回路，影响老化效果。
发明内容
本公开实施例提供了一种像素电路及其驱动方法、显示装置，可以解决相关技术中在老化处理时，较大电位的数据信号使得补偿阶段，第一节点与驱动电源端之间即形成回路，影响老化效果的问题，所述技术方案如下：
一方面，提供了一种像素电路，所述像素电路包括：
数据写入电路，所述数据写入电路分别与第一栅极信号端、数据信号端、第一节点、第二节点和第三节点耦接，所述数据写入电路用于响应于所述第一栅极信号端提供的第一栅极驱动信号，控制所述数据信号端与所述第一节点的通断，以及控制所述第二节点与所述第三节点的通断；
发光控制电路，所述发光控制电路分别与发光控制信号端、第二栅极信号端、驱动电源端、所述第一节点、所述第二节点和所述发光元件耦接，所述发光控制电路用于响应于所述发光控制信号端提供的发光控制信号和所述第二栅极信号端提供的第二栅极驱动信号，控制所述驱动电源端与所述第一节点的通断，以及响应于所述发光控制信号，控制所述第二节点与所述发光元件的通断；
驱动电路，所述驱动电路分别与所述第一节点、所述第二节点和所述第三节点耦接，所述驱动电路用于响应于所述第一节点的电位和所述第三节点的电位，向所述第二节点传输驱动信号；
其中，所述发光控制电路中，耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管的类型不同。
可选的，所述发光控制电路中，耦接所述发光控制信号端的晶体管为P型晶体管，耦接所述第二栅极信号端的晶体管为N型晶体管。
可选的，所述发光控制电路包括：第一发光控制子电路和第二发光控制子电路；
所述第一发光控制子电路分别与所述发光控制信号端、所述第二栅极信号端、所述驱动电源端和所述第一节点耦接，所述第一发光控制子电路用于响应于所述发光控制信号和所述第二栅极驱动信号，控制所述驱动电源端与所述第一节点的通断；
所述第二发光控制子电路分别与所述发光控制信号端、所述第二节点和所述发光元件耦接，所述第二发光控制子电路用于响应于所述发光控制信号，控制所述第二节点与所述发光元件的通断。
可选的，所述第一发光控制子电路包括：第一发光控制晶体管和第二发光控制晶体管；所述第二发光控制子电路包括：第三发光控制晶体管；
所述第一发光控制晶体管的栅极与所述发光控制信号端耦接，所述第一发光控制晶体管的第一极与所述驱动电源端耦接，所述第一发光控制晶体管的第二极与所述第二发光控制晶体管的第一极耦接；
所述第二发光控制晶体管的栅极与所述第二栅极信号端耦接，所述第二发光控制晶体管的第二极与所述第一节点耦接；
所述第三发光控制晶体管的栅极与所述发光控制信号端耦接，所述第三发光控制晶体管的第一极与所述第二节点耦接，所述第三发光控制晶体管的第二极与所述发光元件耦接。
可选的，所述数据写入电路包括：数据写入子电路和补偿子电路；
所述数据写入子电路分别与所述第一栅极信号端、所述数据信号端和所述第一节点耦接，所述数据写入子电路用于响应于所述第一栅极驱动信号，控制所述数据信号端与所述第一节点的通断；
所述补偿子电路分别与所述第一栅极信号端、所述第二节点和所述第三节点耦接，所述补偿子电路用于响应于所述第一栅极驱动信号，控制所述第二节点与所述第三节点的通断。
可选的，所述数据写入子电路包括：数据写入晶体管；所述补偿子电路包括：补偿晶体管；且，所述数据写入晶体管和所述补偿晶体管均为N型晶体管；
所述数据写入晶体管的栅极与所述第一栅极信号端耦接，所述数据写入晶体管的第一极与所述数据信号端耦接，所述数据写入晶体管的第二极与所述第一节点耦接；
所述补偿晶体管的栅极与所述第一栅极信号端耦接，所述补偿晶体管的第一极与所述第二节点耦接，所述补偿晶体管的第二极与所述第三节点耦接。
可选的，所述像素电路还包括：第一复位电路和第二复位电路；
所述第一复位电路分别与复位信号端、复位电源端和所述第三节点耦接，所述第一复位电路用于响应于所述复位信号端提供的复位信号，控制所述复位电源端与所述第三节点的通断；
所述第二复位电路分别与所述第二栅极信号端、所述复位电源端和所述发光元件耦接，所述第二复位电路用于响应于所述第二栅极驱动信号，控制所述复位电源端与所述发光元件的通断。
可选的，所述第一复位电路包括：第一复位晶体管；所述第二复位电路包括：第二复位晶体管；且，所述第一复位晶体管为N型晶体管，所述第二复位晶体管为P型晶体管；
所述第一复位晶体管的栅极与所述复位信号端耦接，所述第一复位晶体管的第一极与所述复位电源端耦接，所述第一复位晶体管的第二极与所述第三节点耦接；
所述第二复位晶体管的栅极与所述第二栅极信号端耦接，所述第二复位晶体管的第一极与所述复位电源端耦接，所述第二复位晶体管的第二极与所述发光元件耦接。
可选的，所述像素电路还包括：调节电路；
所述调节电路分别与所述第三节点和所述驱动电源端耦接，所述调节电路用于基于所述驱动电源信号，调节所述第三节点的电位。
可选的，所述调节电路包括：存储电容；
所述存储电容的一端与所述驱动电源端耦接，所述存储电容的另一端与所述第三节点耦接。
可选的，所述驱动电路包括：驱动晶体管，且所述驱动晶体管为P型晶体管；
所述驱动晶体管的栅极与所述第三节点耦接，所述驱动晶体管的第一极与所述第一节点耦接，所述驱动晶体管的第二极与所述第二节点耦接。
可选的，所述像素电路包括的N型晶体管均为氧化物晶体管，P型晶体管均为低温多晶硅晶体管。
另一方面，提供了一种像素电路的驱动方法，所述方法包括：
补偿阶段，第一栅极信号端提供的第一栅极驱动信号的电位，发光控制信号端提供的发光控制信号的电位，以及数据信号端提供的数据信号的电位均为第一电位，第二栅极信号端提供的第二栅极驱动信号的电位为第二电位；数据写入电路响应于所述第一栅极驱动信号，控制所述数据信号端与第一节点导通，以及控制第二节点与第三节点导通；发光控制电路中耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管，响应于所述发光控制信号和所述第二栅极驱动信号，控制驱动电源端与所述第一节点断开连接，所述发光控制电路中耦接所述发光控制信号端的晶体管还响应于所述发光控制信号，控制所述第二节点与发光元件断开连接；
发光阶段，所述第一栅极驱动信号的电位、所述数据信号的电位，以及所述发光控制信号的电位均为第二电位，所述第二栅极驱动信号的电位为第一电位；所述数据写入电路响应于所述第一栅极驱动信号，控制所述数据信号端与第一节点断开连接，以及控制所述第二节点与所述第三节点断开连接；所述发光控制电路中耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管，响应于所述发光控制信号和所述第二栅极驱动信号，控制所述驱动电源端与所述第一节点导通，所述发光控制电路中耦接所述发光控制信号端的晶体管还响应于所述发光控制信号，控制所述第二节点与所述发光元件导通；驱动电路响应于所述第一节点的电位和所述第三节点的电位，向所述第二节点传输驱动信号；
其中，所述发光控制电路中，耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管的类型不同。
可选的，在所述补偿阶段之前，所述方法还包括：
初始化阶段，复位信号端提供的复位信号的电位，所述第二栅极驱动信号的电位，以及所述发光控制信号的电位均为第一电位，所述第一栅极驱动信号的电位和所述数据信号的电位均为第二电位；第一复位电路响应于所述复位信号，控制复位电源端与所述第三节点导通，第二复位电路响应于所述第二栅极驱动信号，控制所述复位电源端与所述发光元件导通；所述数据写入电路响应于所述第一栅极驱动信号，控制所述数据信号端与第一节点断开连接，以及控制所述第二节点与所述第三节点断开连接；所述发光控制电路中耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管，响应于所述发光控制信号和所述第二栅极驱动信号，控制所述驱动电源端与所述第一节点断开连接，所述发光控制电路中耦接所述发光控制信号端的晶体管还响应于所述发光控制信号，控制所述第二节点与发光元件断开连接。
又一方面，提供了一种显示装置，所述显示装置包括：多个像素，至少一个所述像素包括：发光元件，以及如上述方面所述的像素电路；
其中，所述像素电路与所述发光元件耦接，用于驱动所述发光元件发光。
综上所述，本公开实施例提供的技术方案带来的有益效果至少可以包括：
提供了一种像素电路及其驱动方法、显示装置。该像素电路中，发光控制电路不仅与发光控制信号端耦接，还与第二栅极信号端耦接，发光控制电路能够在发光控制信号端和第二栅极信号端的双重控制下，可靠控制驱动电源端与第一节点之间的通断。且，耦接发光控制信号端的晶体管和耦接第二栅极信号端的晶体管的类型不同。如此，可以通过灵活设置各个信号端的电位，使得在补偿阶段，即便数据写入电路传输至第一节点的数据信号的电位较大，发光控制电路也能可靠控制驱动电源端与第一节点断开连接，即控制第一节点与驱动电源端之间无法形成回路，进而确保了老化效果较好。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种像素电路的结构示意图；
图2是本公开实施例提供的另一种像素电路的结构示意图；
图3是本公开实施例提供的又一种像素电路的结构示意图；
图4是本公开实施例提供的再一种像素电路的结构示意图；
图5是本公开实施例提供的再一种像素电路的结构示意图；
图6是本公开实施例提供的再一种像素电路的结构示意图；
图7是本公开实施例提供的一种像素电路的工作仿真图；
图8是本公开实施例提供的另一种像素电路的工作仿真图；
图9是本公开实施例提供的一种像素电路的驱动方法流程图；
图10是本公开实施例提供的另一种像素电路的驱动方法流程图；
图11是本公开实施例提供的一种像素电路中各信号端的时序图；
图12是本公开实施例提供的一种显示装置的结构示意图。
具体实施方式
为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
本公开所有实施例中采用的晶体管均可以为场效应管或其他特性相同的器件，根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本公开实施例中，将其中源极称为第一极，漏极称为第二极，或者，将其中漏极称为第一极，源极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本公开实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管中的任一种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本公开各个实施例中的多个信号都对应有有效电位和无效电位，有效电位和无效电位仅代表该信号的电位有2个状态量，不代表全文中有效电位或无效电位具有特定的数值。
目前，为消除显示装置显示黑画面或低灰阶画面时，因晶体管漏电而造成的亮点，均会在显示装置出厂之前对显示装置包括的像素电路中的晶体管进行Aging处理。处理方法可以包括：向晶体管的栅极、源极和漏极分别加载较大电位的信号，以冲击晶体管形成的沟道，增大晶体管的栅漏电压差Vgd，从而降低晶体管的漏电概率。且为了对驱动电路包括的驱动晶体管就行较好的老化处理，加载至该驱动晶体管的源极的数据信号的电位一般较大。但是经测试，该较大电位的数据信号极易导致还未到发光阶段，驱动电源端与该驱动晶体管的源极之间即形成回路。该回路的形成一方面会导致耦接于驱动电源端与该驱动晶体管的源极之间的信号线被灼伤，另一方面会影响对驱动晶体管的老化效果。
本公开实施例提供了一种像素电路，该像素电路不仅能够避免像素电路中的信号线被灼伤，而且可以确保各个晶体管的老化效果较好。
图1是本公开实施例提供的一种像素电路的结构示意图。如图1所示，该像素电路包括：数据写入电路01、发光控制电路02和驱动电路03，
数据写入电路01分别与第一栅极信号端Gate_N、数据信号端DATA、第一节点N1、第二节点N2和第三节点N3耦接(即，电连接)。该数据写入电路01用于响应于第一栅极信号端Gate_N提供的第一栅极驱动信号，控制数据信号端DATA与第一节点N1的通断，以及控制第二节点N2与第三节点N3的通断。
例如，该数据写入电路01可以在第一栅极驱动信号的电位为第一电位时，控制数据信号端DATA与第一节点N1导通，并控制第二节点N2与第三节点N3导通。以及，该数据写入电路01可以在第一栅极驱动信号的电位为第二电位时，控制数据信号端DATA与第一节点N1断开连接，并控制第二节点N2与第三节点N3断开连接。在数据信号端DATA与第一节点N1导通时，数据信号端DATA提供的数据信号可以经该数据写入电路01传输至第一节点N1。在第二节点N2与第三节点N3导通时，该数据写入电路01可以调节第二节点N2的电位和第三节点N3的电位。控制数据信号端DATA与第一节点N1导通，并控制第二节点N2与第三节点N3导通的阶段也可以称为补偿阶段。
可选的，在本公开实施例中，第一电位相对于第二电位可以为高电位，即第一电位相对于第二电位可以较大。并且，对于N型晶体管而言，第一电位(即，高电位)可以为有效电位，第二电位(即，低电位)可以为无效电位。对于P型晶体管而言，第一电位可以为无效电位，第二电位可以为有效电位。
发光控制电路02分别与发光控制信号端EM、第二栅极信号端Gate_P、驱动电源端VDD、第一节点N1、第二节点N2和发光元件L1耦接。发光控制电路02用于响应于发光控制信号端EM提供的发光控制信号和第二栅极信号端Gate_P提供的第二栅极驱动信号，控制驱动电源端VDD与第一节点N1的通断，以及响应于发光控制信号，控制第二节点N2与发光元件L1的通断。
其中，该发光控制电路02中，耦接发光控制信号端EM的晶体管和耦接第二栅极信号端Gate_P的晶体管的类型可以不同。如，耦接发光控制信号端EM的晶体管可以为N型晶体管，相应的，耦接第二栅极信号端Gate_P的晶体管即可以为P型晶体管。或者，耦接发光控制信号端EM的晶体管可以为P型晶体管，相应的，耦接第二栅极信号端Gate_P的晶体管即可以为N型晶体管。
例如，假设耦接发光控制信号端EM的晶体管为P型晶体管，耦接第二栅极信号端Gate_P的晶体管为N型晶体管。则基于上述对第一电位和第二电位的介绍可知，在本公开实施例中，发光控制电路02可以在发光控制信号的电位为第二电位，且第二栅极驱动信号的电位为第一电位时，控制驱动电源端VDD与第一节点N1导通，以及在发光控制信号的电位为第二电位时，控制第二节点N2与发光元件L1导通。发光控制电路02可以在发光控制信号的电位为第一电位，且第二栅极驱动信号的电位为第二电位时，控制驱动电源端VDD与第一节点N1断开连接，以及在发光控制信号的电位为第一电位时，控制第二节点N2与发光元件L1断开连接。在驱动电源端VDD与第一节点N1导通时，驱动电源端VDD提供的驱动电源信号可以经发光控制电路02传输至第一节点N1。在第二节点N2与发光元件L1导通时，第二节点N2处的电位可以经发光控制电路02传输至发光元件L1，以驱动发光元件L1发光。控制驱动电源端VDD与第一节点N1导通，并控制第二节点N2与发光元件L1导通的阶段也可以称为发光阶段。
基于上述记载可知，在本公开实施例中，发光控制电路02需要既响应于发光控制端EM提供的发光控制信号，又响应于第二栅极信号端Gate_P提供的第二栅极驱动信号，来控制驱动电源端VDD与第一节点N1之间的通断。且，所响应的发光控制信号的电位与第二栅极驱动信号的电位不同，即耦接发光控制信号端EM的晶体管和耦接第二栅极信号端Gate_P的晶体管的类型不同。如此，在对驱动电路03中的晶体管进行老化处理时，即便数据写入电路01写入至第一节点N1的数据信号的电位较大，耦接于驱动电源端VDD与第一节点N1之间，且耦接发光控制端EM的晶体管和耦接第二栅极信号端Gate_P的晶体管中，总存在一个晶体管的栅源电压差Vgs不会大于其阈值电压Vth，即存在一个晶体管处于可靠关断状态。进而，驱动电源端VDD与第一节点N1之间即无法形成回路，确保了老化效果较好。此外，也避免了耦接驱动电源端VDD与第一节点N1的信号线，因驱动电源端VDD与第一节点N1之间形成回路而被灼伤的现象。
需要说明的是，参考图1可以看出，发光控制电路02可以与发光元件L1的阳极耦接，发光元件L1的阴极还可以与下拉电源端VSS耦接。
驱动电路03分别与第一节点N1、第二节点N2和第三节点N3耦接，驱动电路03用于响应于第一节点N1的电位和第三节点N3的电位，向第二节点N2传输驱动信号。
例如，驱动电路03可以基于第一节点N1的电位和第三节点N3的电位，向第二节点N2传输驱动信号(如，驱动电流)。在发光控制电路02控制该第二节点N2与发光元件L1导通时，驱动电路03传输至第二节点N2的驱动电流即可以进一步传输至发光元件L1，发光元件L1在该驱动电流的驱动下发光。
综上所述，本公开实施例提供了一种像素电路。该像素电路中，发光控制电路不仅与发光控制信号端耦接，还与第二栅极信号端耦接，发光控制电路能够在发光控制信号端和第二栅极信号端的双重控制下，可靠控制驱动电源端与第一节点之间的通断。且，耦接发光控制信号端的晶体管和耦接第二栅极信号端的晶体管的类型不同。如此，可以通过灵活设置各个信号端的电位，使得在补偿阶段，即便数据写入电路传输至第一节点的数据信号的电位较大，发光控制电路也能可靠控制驱动电源端与第一节点断开连接，即控制第一节点与驱动电源端之间无法形成回路，进而确保了老化效果较好。
可选的，本公开实施例记载的发光控制电路02中，耦接发光控制信号端EM的晶体管可以为P型晶体管，耦接第二栅极信号端Gate_P的晶体管可以为N型晶体管。如此，在对驱动电路03包括的晶体管进行老化处理时，较大电位的数据信号不会使得耦接第二栅极信号端Gate_P的N型晶体管导通，相应的，驱动电源端VDD与第一节点N1之间即无法形成回路，确保了老化效果较好，且降低了信号线被灼伤的风险。
图2是本公开实施例提供的另一种像素电路的结构示意图。如图2所示，发光控制电路02可以包括：第一发光控制子电路021和第二发光控制子电路022。
其中，该第一发光控制子电路021可以分别与发光控制信号端EM、第二栅极信号端Gate_P、驱动电源端VDD和第一节点N1耦接。该第一发光控制子电路021可以用于响应于发光控制信号和第二栅极驱动信号，控制驱动电源端VDD与第一节点N1的通断。
例如，假设耦接发光控制信号端EM的晶体管为P型晶体管，耦接第二栅极信号端Gate_P的晶体管为N型晶体管。则该第一发光控制子电路021可以在发光控制信号的电位为第二电位，且第二栅极驱动信号的电位为第一电位时，控制驱动电源端VDD与第一节点N1导通。以及，该第一发光控制子电路021可以在发光控制信号的电位为第一电位，且第二栅极驱动信号的电位为第二电位时，控制驱动电源端VDD与第一节点N1断开连接。
该第二发光控制子电路022可以分别与发光控制信号端EM、第二节点N2和发光元件L1耦接。该第二发光控制子电路022可以用于响应于发光控制信号，控制第二节点N2与发光元件L1的通断。
例如，假设耦接发光控制信号端EM的晶体管为P型晶体管，则该第二发光控制子电路022可以在发光控制信号的电位为第二电位时，控制第二节点N2与发光元件L1导通。以及，该第二发光控制子电路022可以在发光控制信号的电位为第一电位时，控制第二节点N2与发光元件L1断开连接。
图3是本公开实施例提供的又一种像素电路的结构示意图。如图3所示，数据写入电路01可以包括：数据写入子电路011和补偿子电路012。
其中，该数据写入子电路011可以分别与第一栅极信号端Gate_N、数据信号端DATA和第一节点N1耦接。该数据写入子电路011可以用于响应于第一栅极驱动信号，控制数据信号端DATA与第一节点N1的通断。
例如，假设耦接第一栅极信号端Gate_N的晶体管均为N型晶体管，则该数据写入子电路011可以在第一栅极驱动信号的电位为第一电位时，控制数据信号端DATA与第一节点N1导通。以及，该数据写入子电路011可以在第一栅极驱动信号的电位为第二电位时，控制数据信号端DATA与第一节点N1断开连接。
该补偿子电路012可以分别与第一栅极信号端Gate_N、第二节点N2和第三节点N3耦接。该补偿子电路012可以用于响应于第一栅极驱动信号，控制第二节点N2与第三节点N3的通断。
例如，假设耦接第一栅极信号端Gate_N的晶体管均为N型晶体管，则该补偿子电路012可以在第一栅极驱动信号的电位为第一电位时，控制第二节点N2与第三节点N3导通。以及，该补偿子电路012可以在第一栅极驱动信号的电位为第二电位时，控制第二节点N2与第三节点N3断开连接。
图4是本公开实施例提供的另一种像素电路的结构示意图。如图4所示，本公开实施例记载的像素电路还可以包括：第一复位电路04和第二复位电路05。
其中，该第一复位电路04可以分别与复位信号端RST、复位电源端Vinit和第三节点N3耦接。该第一复位电路04可以用于响应于复位信号端RST提供的复位信号，控制复位电源端Vinit与第三节点N3的通断。
例如，假设该第一复位电路04包括的晶体管，即耦接复位信号端RST的晶体管为N型晶体管，则该第一复位电路04可以在复位信号的电位为第一电位时，控制复位电源端Vinit与第三节点N3导通。以及，第一复位电路04可以在复位信号的电位为第二电位时，控制复位电源端Vinit与第三节点N3断开连接。在复位电源端Vinit与第三节点N3导通时，复位电源端Vinit提供的复位电源信号可以经该第一复位电路04传输至第三节点N3，以实现对第三节点N3的复位。控制复位电源端Vinit与第三节点N3导通的阶段也可以称为初始化阶段，像素电路的工作过程一般包括依次执行的初始化阶段、补偿阶段和发光阶段。
该第二复位电路05可以分别与第二栅极信号端Gate_P、复位电源端Vinit和发光元件L1耦接。该第二复位电路05可以用于响应于第二栅极驱动信号，控制复位电源端Vinit与发光元件L1的通断。其中，该第二复位电路05可以与发光元件L1的阳极耦接。
例如，假设该第二复位电路05包括的晶体管，即耦接第二栅极信号端Gate_P的晶体管为P型晶体管，则该第二复位电路05可以在第二栅极驱动信号的电位为第二电位时，控制复位电源端Vinit与发光元件L1导通。以及，该第二复位电路05可以在第二栅极驱动信号的电位为第二电位时，控制复位电源端Vinit与发光元件L1断开连接。在复位电源端Vinit与发光元件L1导通时，复位电源端Vinit提供的复位电源信号可以经该第二复位电路05传输至发光元件L1，以实现对发光元件L1的复位。
图5是本公开实施例提供的另一种像素电路的结构示意图。如图5所示，该像素电路还可以包括：调节电路06。
其中，该调节电路06可以分别与第三节点N3和驱动电源端VDD耦接。该调节电路06可以用于基于驱动电源信号，调节第三节点N3的电位。
图6是本公开实施例提供的另一种像素电路的结构示意图。如图6所示，第一发光控制子电路021可以包括：第一发光控制晶体管T1和第二发光控制晶体管T2。第二发光控制子电路022可以包括：第三发光控制晶体管T3。数据写入子电路011可以包括：数据写入晶体管T4。补偿子电路012可以包括：补偿晶体管T5。第一复位电路04可以包括：第一复位晶体管T6。第二复位电路05可以包括：第二复位晶体管T7。驱动电路03可以包括：驱动晶体管T8。调节电路06可以包括：存储电容Cst。
其中，第一发光控制晶体管T1的栅极可以与发光控制信号端EM耦接，第一发光控制晶体管T1的第一极可以与驱动电源端VDD耦接，第一发光控制晶体管T1的第二极可以与第二发光控制晶体管T2的第一极耦接。
第二发光控制晶体管T2的栅极可以与第二栅极信号端Gate_P耦接，第二发光控制晶体管T2的第二极可以与第一节点N1耦接。
第三发光控制晶体管T3的栅极可以与发光控制信号端EM耦接，第三发光控制晶体管T3的第一极可以与第二节点N2耦接，第三发光控制晶体管T3的第二极可以与发光元件L1耦接。
数据写入晶体管T4的栅极可以与第一栅极信号端Gate_N耦接，数据写入晶体管T4的第一极可以与数据信号端DATA耦接，数据写入晶体管T4的第二极可以与第一节点N1耦接。
补偿晶体管T5的栅极可以与第一栅极信号端Gate_N耦接，补偿晶体管T5的第一极可以与第二节点N2耦接，补偿晶体管T5的第二极可以与第三节点N3耦接。
第一复位晶体管T6的栅极可以与复位信号端RST耦接，第一复位晶体管T6的第一极可以与复位电源端Vinit耦接，第一复位晶体管T6的第二极可以与第三节点N3耦接。
第二复位晶体管T7的栅极可以与第二栅极信号端Gate_P耦接，第二复位晶体管T7的第一极可以与复位电源端Vinit耦接，第二复位晶体管T7的第二极可以与发光元件L1耦接。
驱动晶体管T8的栅极可以与第三节点N3耦接，驱动晶体管T8的第一极可以与第一节点N1耦接，驱动晶体管T8的第二极可以与第二节点N2耦接。
存储电容Cst的一端可以与驱动电源端VDD耦接，存储电容Cst的另一端可以与第三节点N3耦接。
结合上述实施例可知，在本公开实施例中，第一发光控制晶体管T1、第三发光控制晶体管T3、驱动晶体管T8以及第二复位晶体管T7可以均为P型晶体管。第二发光控制晶体管T2、数据写入晶体管T4、补偿晶体管T5和第一复位晶体管T6可以均为N型晶体管。
可选的，各个晶体管也可以为薄膜晶体管(Thin Film Transistor，TFT)，且可以为金属氧化物半导体(Metal Oxide Semiconductor，MOS)型晶体管。
可选的，本公开实施例记载的各个N型晶体管可以均为氧化物(oxide)晶体管，各个P型晶体管可以均为低温多晶硅(Low Temperature Poly-Silicon，LTPS)晶体管。氧化物材料可以包括铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。
在此基础上，本公开实施例记载的第一发光控制晶体管T1、第三发光控制晶体管T3、驱动晶体管T8以及第二复位晶体管T7等P型晶体管也可以称为LTPS PMOS TFT。第二发光控制晶体管T2、数据写入晶体管T4、补偿晶体管T5和第一复位晶体管T6等N型晶体管也可以称为IGZO NMOS TFT。由该8个晶体管构成的像素电路也可以称为LTPO类像素电路。
需要说明的是，在能够可靠阻止驱动电源端VDD与第一节点N1之间形成回路的前提下，本公开实施例记载的像素电路除了可以为图6所示的8T1C(即，包括8个晶体管和1个电容)的结构之外，还可以为包括其他数量的晶体管的结构。如可以为6T1C结构。本公开实施例对此不做限定。
结合图6所示像素电路，目前，像素电路仅包括耦接于驱动电源端VDD和第一节点N1之间，且与发光控制信号端EM耦接的一个发光控制晶体管(即，本公开实施例记载的的第一发光控制晶体管T1)。该发光控制晶体管仅响应于发光控制信号控制驱动电源端VDD与第一节点N1之间的通断。此外，仅第一复位晶体管T6和补偿晶体管T5为N型晶体管，其余晶体管均为P型晶体管。受晶体管的特性影响，P型晶体管相对于N型晶体管而言，漏电更为严重。
经测试，在采用老化设备(aging recipe)对该结构下的驱动晶体管T8进行老化处理时，在对第三节点N3进行复位的初始化阶段，较大电位的数据信号会造成数据写入晶体管T4的栅源电压差Vgs大于数据写入晶体管T4的阈值电压Vth，数据写入晶体管T4误开启，该较大电位的数据信号被误写入至第一节点N1。如此，进一步导致第一发光控制晶体管T1的栅源电压差Vgs大于第一发光控制晶体管T1的阈值电压Vth，第一发光控制晶体管T1误开启。进而，驱动电源端VDD与第一节点N1之间形成回路。此外，在向第一节点N1写入数据信号的补偿阶段，较大电位的数据信号也会导致第一发光控制晶体管T1误开启。进而，驱动电源端VDD与第一节点N1之间形成回路。
经测试，驱动电源端VDD与第一节点N1之间形成的回路，一方面会导致耦接驱动电源端VDD与第一节点N1的信号线上电流较大，即驱动电源端VDD与第一节点N1之间存在较大漏电流。该较大的漏电流极易灼伤信号线。另一方面会导致写入至第一节点N1的数据信号发生分流，一部分流入该回路，另一部分流入驱动晶体管T8。该分流的发生导致数据信号无法可靠写入至驱动晶体管T8的第一极，从而影响对驱动晶体管T8的老化效果。
示例的，以目前的像素电路结构为例，表1示出了在不同老化条件下对驱动晶体管T8进行老化处理的处理结果。其中，测试条件1和测试条件2中，像素电路所耦接的驱动电源端VDD提供的驱动电源信号的电位Vdd均为2伏特(V)。像素电路所耦接的下拉电源端VSS提供的电源信号的电位Vss均为-11V。像素电路所耦接的复位电源端Vinit提供的复位电源信号的电位Vint均为-3V。像素电路所耦接的交流信号端(如，复位信号端RST和发光控制信号端EM)提供的信号中，高电位Vgh均为7V，低电位Vgl均为-13V。测试条件1中，数据信号端DATA提供的数据信号的电位Vdata为12V，在该条件下，可以使得驱动晶体管T8的栅源电压差Vgs达到-5V。测试条件2中，数据信号端DATA提供的数据信号的电位Vdata为8V，在该条件下，可以使得驱动晶体管T8的栅源电压差Vgs达到-1V。
表1
Figure BDA0003158438050000151
结合表1的测试结果显示可以看出，12V电位的数据信号下，驱动电源端VDD与第一节点N1之间的电流Ivdd会达到-303毫安(mA)，该电流易造成耦接于驱动电源端VDD与第一节点N1之间的信号线发生灼伤。8V电位的数据信号下，驱动电源端VDD与第一节点N1之间的电流Ivdd会达到-54mA，该电流一般不会造成耦接于驱动电源端VDD与第一节点N1之间的信号线发生灼伤。但是，为达到对P型驱动晶体管T8的可靠老化处理，一般均设置数据信号的电位为12V，甚至更大，如此即容易造成信号线发生灼伤。
可选的，图7和图8还分别示出了测试条件1和测试条件2对应的Ivdd仿真结果。对比图7和图8也可以看出，12V电位的数据信号下，Ivdd的稳定性较差。其中，图7和图8中横轴均表示时间t，纵轴均表示电流Ivdd。
而在本公开实施例中，通过新增第二发光控制晶体管T2，且设置该第二发光控制晶体管T2和数据写入晶体管T4均为N型晶体管，使得在对驱动晶体管T8进行老化处理时，较大电位的数据信号无法造成初始化阶段和补偿阶段中，驱动电源端VDD与第一节点N1之间形成回路。如此，不仅有效降低了信号线发生灼伤的风险，而且可以确保相同的老化设备对驱动晶体管T8进行老化处理的处理效果。并且，在正常点灯(即，显示装置正常显示)时，较大电位的数据信号也不会导致发光阶段第一节点N1与数据信号端DATA之间形成回路，即不会形成第一节点N1到数据信号端DATA的漏电，有效缓解了显示装置的显示亮度不均匀(mura)的mura现象。
除此之外，因N型晶体管的漏电程度小于P型晶体管的漏电程度，故在本公开实施例中，通过设置调节第三节点N3电位的补偿晶体管T5和对第三节点N3进行复位的第一复位晶体管T6均为N型晶体管，可以避免漏电对第三节点N3的电位造成影响，即可以更好的维持第三节点N3的电位。因该第三节点N3为驱动晶体管T8的栅极，故确保了驱动晶体管T8的输出效果较好，进而进一步降低了黑画面或低灰阶下出现亮点的比例。
再者，虽然本公开实施例相对于相关技术新增了第二发光控制晶体管T2，且设置了数据写入晶体管T4为N型晶体管。但是，因该第二发光控制晶体管T2耦接的信号端与第二复位晶体管T7耦接的信号端相同，均为第二栅极信号端Gate_P，即该第二发光控制晶体管T2的栅极时序与第二复位晶体管T7的栅极时序相同。且该数据写入晶体管T4耦接的信号端与补偿晶体管T5耦接的信号端相同，均为的第一栅极信号端Gate_N，即该数据写入晶体管T4的栅极时序与补偿晶体管T5的栅极时序相同。故，无需新增为像素电路耦接的信号端提供信号的驱动电路(如，栅极驱动电路)，避免了成本的增加。
综上所述，本公开实施例提供了一种像素电路。该像素电路中，发光控制电路不仅与发光控制信号端耦接，还与第二栅极信号端耦接，发光控制电路能够在发光控制信号端和第二栅极信号端的双重控制下，可靠控制驱动电源端与第一节点之间的通断。且，耦接发光控制信号端的晶体管和耦接第二栅极信号端的晶体管的类型不同。如此，可以通过灵活设置各个信号端的电位，使得在补偿阶段，即便数据写入电路传输至第一节点的数据信号的电位较大，发光控制电路也能可靠控制驱动电源端与第一节点断开连接，即控制第一节点与驱动电源端之间无法形成回路，进而确保了老化效果较好。
图9是本公开实施例提供的一种像素电路的驱动方法流程图，该方法可以应用于上述附图所示的像素电路中。如图9所示，该方法可以包括：
步骤901、补偿阶段，第一栅极信号端提供的第一栅极驱动信号的电位，发光控制信号端提供的发光控制信号的电位，以及数据信号端提供的数据信号的电位均为第一电位，第二栅极信号端提供的第二栅极驱动信号的电位为第二电位，数据写入电路响应于第一栅极驱动信号，控制数据信号端与第一节点导通，以及控制第二节点与第三节点导通，发光控制电路中耦接发光控制信号端的晶体管和耦接第二栅极信号端的晶体管，响应于发光控制信号和第二栅极驱动信号，控制驱动电源端与第一节点断开连接，发光控制电路中耦接发光控制信号端的晶体管还响应于发光控制信号，控制第二节点与发光元件断开连接。
步骤902、发光阶段，第一栅极驱动信号的电位、数据信号的电位，以及发光控制信号的电位均为第二电位，第二栅极驱动信号的电位为第一电位，数据写入电路响应于第一栅极驱动信号，控制数据信号端与第一节点断开连接，以及控制第二节点与第三节点断开连接，发光控制电路中耦接发光控制信号端的晶体管和耦接第二栅极信号端的晶体管，响应于发光控制信号和第二栅极驱动信号，控制驱动电源端与第一节点导通，发光控制电路中耦接发光控制信号端的晶体管还响应于发光控制信号，控制第二节点与发光元件导通，驱动电路响应于第一节点的电位和第三节点的电位，向第二节点传输驱动信号。
其中，如上述实施例记载，在本公开实施例中，发光控制电路中，耦接发光控制信号端的晶体管和耦接第二栅极信号端的晶体管的类型不同。
可选的，结合图10，在本公开实施例记载的像素电路还包括第一复位电路04和第二复位电路05的基础上，参考图10示出的另一种像素电路的驱动方法流程图可知，在补偿阶段之前，即在步骤901之前，驱动方法还可以包括：
步骤903、初始化阶段，复位信号端提供的复位信号的电位，第二栅极驱动信号的电位，以及发光控制信号的电位均为第一电位，第一栅极驱动信号的电位和数据信号的电位均为第二电位，第一复位电路响应于复位信号，控制复位电源端与第三节点导通，第二复位电路响应于第二栅极驱动信号，控制复位电源端与发光元件导通，数据写入电路响应于第一栅极驱动信号，控制数据信号端与第一节点断开连接，以及控制第二节点与第三节点断开连接，发光控制电路中耦接发光控制信号端的晶体管和耦接第二栅极信号端的晶体管，响应于发光控制信号和第二栅极驱动信号，控制驱动电源端与第一节点断开连接，发光控制电路中耦接发光控制信号端的晶体管还响应于发光控制信号，控制第二节点与发光元件断开连接。
以图8所示的像素电路，第一电位相对于第二电位为高电位为例，对本公开实施例记载的像素电路的驱动原理进行如下介绍。图11是本公开实施例提供的一种像素电路中各信号端的时序图。如图11所示：
在初始化阶段t1，复位信号端RST提供的复位信号的电位，第二栅极信号端Gate_P提供的第二栅极驱动信号的电位，以及发光控制信号端EM提供的发光控制信号的电位均为第一电位。第一栅极信号端Gate_N提供的第一栅极驱动信号的电位和数据信号端DATA提供的数据信号的电位均为第二电位。相应的，第二发光控制晶体管T2和第一复位晶体管T6均开启。第一发光控制晶体管T1、第三发光控制晶体管T3、数据写入晶体管T4、补偿晶体管T5和第二复位晶体管T7均关断。如此，复位电源端Vinit提供的第二电位的复位电源信号可以经开启的第一复位晶体管T6传输至第三节点N3，实现对第三节点N3的复位，驱动晶体管T8关断。
需要说明的是，在本公开实施例中，因数据写入晶体管T4和第二发光控制晶体管T2均为N型晶体管，故在该初始化阶段t1，即便数据信号的电位较大，也不会使得数据写入晶体管T4的栅源电压差Vgs大于数据写入晶体管T4的阈值电压Vth，相应的，数据写入晶体管T4能够可靠保持关断状态，数据信号无法写入至第一节点N1。进而，在较大电位的数据信号无法写入至第一节点N1的前提下，第二发光控制晶体管T2的栅源电压差Vgs即不会大于第二发光控制晶体管T2的阈值电压Vth，相应的，第二发光控制晶体管T2也能够可靠保持关断状态，第一节点N1与驱动电源端VDD之间无法形成回路。由此，如上述实施例记载，一方面避免了耦接于第一节点N1与驱动电源端VDD之间的信号线发生灼伤，另一方面确保了对驱动晶体管T8的老化效果可以较好。
在补偿阶段t2，复位信号的电位和第二栅极驱动信号的电位均跳变为第二电位，第一栅极驱动信号的电位和数据信号的电位均跳变为第一电位，且发光控制信号的电位保持为第一电位。在存储电容Cst的自举作用下，第三节点N3的电位保持为第二电位。相应的，数据写入晶体管T4、补偿晶体管T5、第二复位晶体管T7和驱动晶体管T8均开启，第一发光控制晶体管T1、第二发光控制晶体管T2、第三发光控制晶体管T3和第一复位晶体管T6均关断。如此，第一电位的数据信号能够经开启的数据写入晶体管T4传输至第一节点N1，再经开启的驱动晶体管T8传输至第二节点N2，补偿晶体管T5基于第二节点N2的电位调节第三节点N3的电位，使得最终写入至第三节点N3的电位与驱动晶体管T8的阈值电压Vth无关。由此避免了驱动晶体管T8的阈值电压Vth对驱动晶体管T8最终输出的驱动电流造成影响。此外，第二电位的复位电源信号可以经开启的第二复位晶体管T7传输至发光元件L1，实现对发光元件L1的复位。
需要说明的是，在本公开实施例中，因第二发光控制晶体管T2为N型晶体管，故在该补偿阶段t2，写入至第一节点N1的较大电位的数据信号也不会使得第二发光控制晶体管T2的栅源电压差Vgs大于第二发光控制晶体管T2的阈值电压Vth。相应的，第二发光控制晶体管T2依然能够可靠保持关断状态，第一节点N1与驱动电源端VDD之间无法形成回路。
在发光阶段t3，复位信号的电位保持为第二电位，第二栅极驱动信号的电位均跳变为第一电位，第一栅极驱动信号的电位、数据信号的电位和发光控制信号的电位均跳变为第二电位。在存储电容Cst的自举作用下，第三节点N3的电位保持为第二电位。相应的，第一发光控制晶体管T1、第二发光控制晶体管T2、第三发光控制晶体管T3和驱动晶体管T8均开启，数据写入晶体管T4、补偿晶体管T5、第一复位晶体管T6和第二复位晶体管T7均关断。如此，驱动电源端VDD提供的驱动电源信号能够经开启的第一发光控制晶体管T1和第二发光控制晶体管T2传输至第一节点N1，驱动晶体管T8能够基于第三节点N3的电位和传输至第一节点N1的电位，向第二节点N2传输驱动电流。然后，该驱动电流可以再经开启的第三发光控制晶体管T3传输至发光元件L1的阳极，发光元件L1的阳极与阴极之间产生压差，发光元件L1发光。
综上所述，本公开实施例提供了一种像素电路的驱动方法。该方法中，发光控制电路能够在补偿阶段，在发光控制信号端和第二栅极信号端的双重控制下，可靠控制驱动电源端与第一节点之间断开连接。且，耦接发光控制信号端的晶体管和耦接第二栅极信号端的晶体管的类型不同。如此，在补偿阶段，即便数据写入电路传输至第一节点的数据信号的电位较大，发光控制电路也能可靠控制驱动电源端与第一节点断开连接，即控制第一节点与驱动电源端之间无法形成回路，进而确保了老化效果较好。
图12是本公开实施例提供的一种显示装置的结构示意图。如图12所示，该显示装置000可以包括：多个像素P1，至少一个像素P1可以包括：发光元件L1，以及如上述附图所示的像素电路00。
其中，像素电路00与发光元件L1耦接，像素电路00可以用于驱动发光元件L1发光。示例的，参考图12，其示出的显示装置000的多个像素P1阵列排布，且每个像素P1均包括相互耦接的像素电路00和发光元件L1。
可选的，该显示装置可以为：有机发光二极管(organic light emitting diode，OLED)显示装置、有源矩阵有机发光二极管(active-matrix organic light-emittingdiode，AMOLED)显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框等任何具有显示功能的产品或部件。
可选的，本公开实施例记载的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。
同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。
“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。
“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (15)

1.一种像素电路，其特征在于，所述像素电路包括：
数据写入电路，所述数据写入电路分别与第一栅极信号端、数据信号端、第一节点、第二节点和第三节点耦接，所述数据写入电路用于响应于所述第一栅极信号端提供的第一栅极驱动信号，控制所述数据信号端与所述第一节点的通断，以及控制所述第二节点与所述第三节点的通断；
发光控制电路，所述发光控制电路分别与发光控制信号端、第二栅极信号端、驱动电源端、所述第一节点、所述第二节点和所述发光元件耦接，所述发光控制电路用于响应于所述发光控制信号端提供的发光控制信号和所述第二栅极信号端提供的第二栅极驱动信号，控制所述驱动电源端与所述第一节点的通断，以及响应于所述发光控制信号，控制所述第二节点与所述发光元件的通断；
驱动电路，所述驱动电路分别与所述第一节点、所述第二节点和所述第三节点耦接，所述驱动电路用于响应于所述第一节点的电位和所述第三节点的电位，向所述第二节点传输驱动信号；
其中，所述发光控制电路中，耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管的类型不同。
2.根据权利要求1所述的像素电路，其特征在于，所述发光控制电路中，耦接所述发光控制信号端的晶体管为P型晶体管，耦接所述第二栅极信号端的晶体管为N型晶体管。
3.根据权利要求1或2所述的像素电路，其特征在于，所述发光控制电路包括：第一发光控制子电路和第二发光控制子电路；
所述第一发光控制子电路分别与所述发光控制信号端、所述第二栅极信号端、所述驱动电源端和所述第一节点耦接，所述第一发光控制子电路用于响应于所述发光控制信号和所述第二栅极驱动信号，控制所述驱动电源端与所述第一节点的通断；
所述第二发光控制子电路分别与所述发光控制信号端、所述第二节点和所述发光元件耦接，所述第二发光控制子电路用于响应于所述发光控制信号，控制所述第二节点与所述发光元件的通断。
4.根据权利要求3所述的像素电路，其特征在于，所述第一发光控制子电路包括：第一发光控制晶体管和第二发光控制晶体管；所述第二发光控制子电路包括：第三发光控制晶体管；
所述第一发光控制晶体管的栅极与所述发光控制信号端耦接，所述第一发光控制晶体管的第一极与所述驱动电源端耦接，所述第一发光控制晶体管的第二极与所述第二发光控制晶体管的第一极耦接；
所述第二发光控制晶体管的栅极与所述第二栅极信号端耦接，所述第二发光控制晶体管的第二极与所述第一节点耦接；
所述第三发光控制晶体管的栅极与所述发光控制信号端耦接，所述第三发光控制晶体管的第一极与所述第二节点耦接，所述第三发光控制晶体管的第二极与所述发光元件耦接。
5.根据权利要求1或2所述的像素电路，其特征在于，所述数据写入电路包括：数据写入子电路和补偿子电路；
所述数据写入子电路分别与所述第一栅极信号端、所述数据信号端和所述第一节点耦接，所述数据写入子电路用于响应于所述第一栅极驱动信号，控制所述数据信号端与所述第一节点的通断；
所述补偿子电路分别与所述第一栅极信号端、所述第二节点和所述第三节点耦接，所述补偿子电路用于响应于所述第一栅极驱动信号，控制所述第二节点与所述第三节点的通断。
6.根据权利要求5所述的像素电路，其特征在于，所述数据写入子电路包括：数据写入晶体管；所述补偿子电路包括：补偿晶体管；且，所述数据写入晶体管和所述补偿晶体管均为N型晶体管；
所述数据写入晶体管的栅极与所述第一栅极信号端耦接，所述数据写入晶体管的第一极与所述数据信号端耦接，所述数据写入晶体管的第二极与所述第一节点耦接；
所述补偿晶体管的栅极与所述第一栅极信号端耦接，所述补偿晶体管的第一极与所述第二节点耦接，所述补偿晶体管的第二极与所述第三节点耦接。
7.根据权利要求1或2所述的像素电路，其特征在于，所述像素电路还包括：第一复位电路和第二复位电路；
所述第一复位电路分别与复位信号端、复位电源端和所述第三节点耦接，所述第一复位电路用于响应于所述复位信号端提供的复位信号，控制所述复位电源端与所述第三节点的通断；
所述第二复位电路分别与所述第二栅极信号端、所述复位电源端和所述发光元件耦接，所述第二复位电路用于响应于所述第二栅极驱动信号，控制所述复位电源端与所述发光元件的通断。
8.根据权利要求7所述的像素电路，其特征在于，所述第一复位电路包括：第一复位晶体管；所述第二复位电路包括：第二复位晶体管；且，所述第一复位晶体管为N型晶体管，所述第二复位晶体管为P型晶体管；
所述第一复位晶体管的栅极与所述复位信号端耦接，所述第一复位晶体管的第一极与所述复位电源端耦接，所述第一复位晶体管的第二极与所述第三节点耦接；
所述第二复位晶体管的栅极与所述第二栅极信号端耦接，所述第二复位晶体管的第一极与所述复位电源端耦接，所述第二复位晶体管的第二极与所述发光元件耦接。
9.根据权利要求1或2所述的像素电路，其特征在于，所述像素电路还包括：调节电路；
所述调节电路分别与所述第三节点和所述驱动电源端耦接，所述调节电路用于基于所述驱动电源信号，调节所述第三节点的电位。
10.根据权利要求9所述的像素电路，其特征在于，所述调节电路包括：存储电容；
所述存储电容的一端与所述驱动电源端耦接，所述存储电容的另一端与所述第三节点耦接。
11.根据权利要求1或2所述的像素电路，其特征在于，所述驱动电路包括：驱动晶体管，且所述驱动晶体管为P型晶体管；
所述驱动晶体管的栅极与所述第三节点耦接，所述驱动晶体管的第一极与所述第一节点耦接，所述驱动晶体管的第二极与所述第二节点耦接。
12.根据权利要求1或2所述的像素电路，其特征在于，所述像素电路包括的N型晶体管均为氧化物晶体管，P型晶体管均为低温多晶硅晶体管。
13.一种像素电路的驱动方法，其特征在于，所述方法包括：
补偿阶段，第一栅极信号端提供的第一栅极驱动信号的电位，发光控制信号端提供的发光控制信号的电位，以及数据信号端提供的数据信号的电位均为第一电位，第二栅极信号端提供的第二栅极驱动信号的电位为第二电位；数据写入电路响应于所述第一栅极驱动信号，控制所述数据信号端与第一节点导通，以及控制第二节点与第三节点导通；发光控制电路中耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管，响应于所述发光控制信号和所述第二栅极驱动信号，控制驱动电源端与所述第一节点断开连接，所述发光控制电路中耦接所述发光控制信号端的晶体管还响应于所述发光控制信号，控制所述第二节点与发光元件断开连接；
发光阶段，所述第一栅极驱动信号的电位、所述数据信号的电位，以及所述发光控制信号的电位均为第二电位，所述第二栅极驱动信号的电位为第一电位；所述数据写入电路响应于所述第一栅极驱动信号，控制所述数据信号端与第一节点断开连接，以及控制所述第二节点与所述第三节点断开连接；所述发光控制电路中耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管，响应于所述发光控制信号和所述第二栅极驱动信号，控制所述驱动电源端与所述第一节点导通，所述发光控制电路中耦接所述发光控制信号端的晶体管还响应于所述发光控制信号，控制所述第二节点与所述发光元件导通；驱动电路响应于所述第一节点的电位和所述第三节点的电位，向所述第二节点传输驱动信号；
其中，所述发光控制电路中，耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管的类型不同。
14.根据权利要求13所述的方法，其特征在于，在所述补偿阶段之前，所述方法还包括：
初始化阶段，复位信号端提供的复位信号的电位，所述第二栅极驱动信号的电位，以及所述发光控制信号的电位均为第一电位，所述第一栅极驱动信号的电位和所述数据信号的电位均为第二电位；第一复位电路响应于所述复位信号，控制复位电源端与所述第三节点导通，第二复位电路响应于所述第二栅极驱动信号，控制所述复位电源端与所述发光元件导通；所述数据写入电路响应于所述第一栅极驱动信号，控制所述数据信号端与第一节点断开连接，以及控制所述第二节点与所述第三节点断开连接；所述发光控制电路中耦接所述发光控制信号端的晶体管和耦接所述第二栅极信号端的晶体管，响应于所述发光控制信号和所述第二栅极驱动信号，控制所述驱动电源端与所述第一节点断开连接，所述发光控制电路中耦接所述发光控制信号端的晶体管还响应于所述发光控制信号，控制所述第二节点与发光元件断开连接。
15.一种显示装置，其特征在于，所述显示装置包括：多个像素，至少一个所述像素包括：发光元件，以及如权利要求1至12任一所述的像素电路；
其中，所述像素电路与所述发光元件耦接，用于驱动所述发光元件发光。
CN202110784168.6A 2021-07-12 2021-07-12 像素电路及其驱动方法、显示装置 Pending CN113539174A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110784168.6A CN113539174A (zh) 2021-07-12 2021-07-12 像素电路及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110784168.6A CN113539174A (zh) 2021-07-12 2021-07-12 像素电路及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN113539174A true CN113539174A (zh) 2021-10-22

Family

ID=78127444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110784168.6A Pending CN113539174A (zh) 2021-07-12 2021-07-12 像素电路及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN113539174A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038419A (zh) * 2021-11-29 2022-02-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN114220370A (zh) * 2021-12-06 2022-03-22 Tcl华星光电技术有限公司 像素电路
CN114299859A (zh) * 2021-12-30 2022-04-08 湖北长江新型显示产业创新中心有限公司 一种阵列基板及其驱动方法、显示面板和显示装置
WO2023201468A1 (zh) * 2022-04-18 2023-10-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
WO2023225906A1 (zh) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 驱动背板、显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080905A1 (en) * 2003-05-07 2007-04-12 Toshiba Matsushita Display Technology Co., Ltd. El display and its driving method
KR20180081655A (ko) * 2017-01-06 2018-07-17 삼성디스플레이 주식회사 유기발광 표시장치
CN108630151A (zh) * 2018-05-17 2018-10-09 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
US20190164491A1 (en) * 2017-11-30 2019-05-30 Lg Display Co., Ltd. Electroluminescent display device
CN111179854A (zh) * 2020-02-19 2020-05-19 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN111276096A (zh) * 2020-03-26 2020-06-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN112116890A (zh) * 2020-10-15 2020-12-22 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080905A1 (en) * 2003-05-07 2007-04-12 Toshiba Matsushita Display Technology Co., Ltd. El display and its driving method
KR20180081655A (ko) * 2017-01-06 2018-07-17 삼성디스플레이 주식회사 유기발광 표시장치
US20190164491A1 (en) * 2017-11-30 2019-05-30 Lg Display Co., Ltd. Electroluminescent display device
CN108630151A (zh) * 2018-05-17 2018-10-09 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN111179854A (zh) * 2020-02-19 2020-05-19 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN111276096A (zh) * 2020-03-26 2020-06-12 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN112116890A (zh) * 2020-10-15 2020-12-22 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038419A (zh) * 2021-11-29 2022-02-11 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN114220370A (zh) * 2021-12-06 2022-03-22 Tcl华星光电技术有限公司 像素电路
CN114220370B (zh) * 2021-12-06 2024-02-20 Tcl华星光电技术有限公司 像素电路
US12087194B2 (en) 2021-12-06 2024-09-10 Tcl China Star Optoelectronics Technology Co., Ltd. Pixel circuit
CN114299859A (zh) * 2021-12-30 2022-04-08 湖北长江新型显示产业创新中心有限公司 一种阵列基板及其驱动方法、显示面板和显示装置
WO2023201468A1 (zh) * 2022-04-18 2023-10-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
WO2023225906A1 (zh) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 驱动背板、显示面板及显示装置

Similar Documents

Publication Publication Date Title
US12002415B2 (en) Display panel and display device
US10403201B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
US10490136B2 (en) Pixel circuit and display device
CN110136650B (zh) 像素电路、其驱动方法、阵列基板及显示装置
US11972732B2 (en) Pixel circuit, shift register unit, gate driving circuit and display device
CN113539174A (zh) 像素电路及其驱动方法、显示装置
US10984711B2 (en) Pixel driving circuit, display panel and driving method
US20190189054A1 (en) Pixel circuit and driving method for the same, display substrate and display device
CN109801592B (zh) 像素电路及其驱动方法、显示基板
US11620950B2 (en) Pixel driving circuit, driving method, display panel and display device
WO2020155902A1 (zh) 像素驱动电路、像素驱动方法和显示装置
CN112233621B (zh) 一种像素驱动电路、显示面板及电子设备
US11244624B2 (en) Pixel circuit and driving method therefor, display substrate and display device
CN113920935B (zh) 像素驱动电路、显示面板、显示装置及像素驱动方法
US20240212583A1 (en) Pixel driving circuit, driving method thereof, and display panel
CN112365842A (zh) 像素电路及其驱动方法和显示装置
US20210407415A1 (en) Pixel driving circuit and display device
CN217386638U (zh) 像素电路、显示面板和电子设备
CN113140182B (zh) 像素电路、显示基板、显示面板和像素驱动方法
CN113077761B (zh) 像素电路、像素驱动方法和显示装置
CN114120920B (zh) 像素电路及其驱动方法、显示面板、显示装置
CN111883064B (zh) 像素驱动电路及其驱动方法、显示面板与显示装置
US20240265862A1 (en) Pixel circuit and driving method thereof, and display device
CN112908266A (zh) 显示面板、像素驱动电路及其驱动方法
CN116434701A (zh) 像素电路、驱动方法及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211022