CN217386638U - 像素电路、显示面板和电子设备 - Google Patents

Abstract

本申请提供像素电路、显示面板和电子设备。像素电路包括：初始化控制单元、数据写入控制单元、驱动三极管、发光单元、阈值电压补偿单元和第二开关元件，初始化控制单元连接驱动三极管的漏极；驱动三极管的源极连接数据写入控制单元和第二开关元件的第一端；第二开关元件的第二端连接第一电路节点；发光单元连接第一电路节点；阈值电压补偿单元包括开关元件和电容，电容的第一端连接第一电路节点；电容的第二端连接第二电路节点；开关元件的第一端连接第二电路节点；开关元件的第二端连接初始化控制单元；以及，驱动三极管的栅极连接第二电路节点。能够通过该阈值电压补偿单元对阈值电压进行补偿，从而降低显示面板的亮度不均的情况。

Description

像素电路、显示面板和电子设备

技术领域

本申请涉及显示技术领域，具体而言，涉及像素电路、像素电路的控制方法和显示面板。

背景技术

有源矩阵有机发光二极体(Active matrix organic light emitting diode，AMOLED)显示面板由于生成产本低、省电等有点，越来越多的应用到了诸如手机、电脑、电视等电子设备。在AMOLED显示面板中包括多个像素电路，而由于各个像素电路中的三极管的阈值电压可能不同，导致AMOLED显示面板出现容易出现亮度不均的情况。

实用新型内容

本申请实施例的目的在于提供像素电路、像素电路的控制方法和显示面板，用于解决现有技术中的问题。

本申请实施例第二方面提供了一种像素电路，其特征在于，包括：初始化控制单元、数据写入控制单元、驱动三极管、发光单元、阈值电压补偿单元和第二开关元件，其中：

所述初始化控制单元连接所述驱动三极管的漏极；

所述驱动三极管的源极连接数据写入控制单元和所述第二开关元件的第一端；

所述第二开关元件的第二端连接第一电路节点；

所述发光单元连接所述第一电路节点；

所述阈值电压补偿单元包括开关元件和电容，其中：所述电容的第一端连接所述第一电路节点；所述电容的第二端连接第二电路节点；所述开关元件的第一端连接所述第二电路节点；所述开关元件的第二端连接所述初始化控制单元；以及，

所述驱动三极管的栅极连接所述第二电路节点。

于一实施例中，所述数据写入控制单元具体包括第一P型晶体管，其中：

所述第一P型晶体管的源极连接数据电压；

所述第一P型晶体管的漏极连接所述驱动三极管的源极；以及，

所述第一P型晶体管的栅极连接模拟电压。

于一实施例中，所述第二开关元件具体包括第二P型晶体管，其中：

所述第二P型晶体管的栅极连接扫描电压；

所述第二P型晶体管的源极连接所述驱动三极管的源极；

所述第二P型晶体管的漏极连接所述第一电路节点。

于一实施例中，所述开关元件具体包括第一N型晶体管，其中：

所述第一N型晶体管的栅极连接扫描电压；

所述第一N型晶体管的漏极连接所述初始化控制单元；以及，

所述第一N型晶体管的源极连接所述第二电路节点。

于一实施例中，所述像素电路还包括第三开关元件，其中：

所述第三开关元件的第一端连接所述第一电路节点；

所述第三开关元件的第二端连接标准电压。

于一实施例中，所述第三开关元件具体包括第二N型晶体管，其中：

所述第二N型晶体管的源极连接所述第一电路节点；

所述第二N型晶体管的漏极连接所述标准电压；以及，

所述第二N型晶体管的栅极连接扫描电压。

于一实施例中，所述初始化控制单元具体包括第三N型晶体管，其中：

所述第三N型晶体管的栅极连接模拟电压；

所述第三N型晶体管的源极连接所述驱动三极管的漏极和所述开关元件的第二端；以及，

所述第三N型晶体管的漏极连接阳极电压。

于一实施例中，所述驱动三极管具体包括N型晶体管。

本申请实施例第二方面提供了一种显示面板，包括本申请实施例所提供的像素电路。

本申请实施例第三方面提供了一种电子设备，包括本申请实施例所提供的显示面板。

采用本申请实施例所提供的一种像素电路，该像素电路包括：初始化控制单元、数据写入控制单元、驱动三极管、发光单元、阈值电压补偿单元和第二开关元件，其中：所述初始化控制单元连接所述驱动三极管的漏极；所述驱动三极管的源极连接数据写入控制单元和所述第二开关元件的第一端；所述第二开关元件的第二端连接第一电路节点；所述发光单元连接所述第一电路节点；所述阈值电压补偿单元包括开关元件和电容，其中：所述电容的第一端连接所述第一电路节点；所述电容的第二端连接第二电路节点；所述开关元件的第一端连接所述第二电路节点；所述开关元件的第二端连接所述初始化控制单元；以及，所述驱动三极管的栅极连接所述第二电路节点。能够通过该阈值电压补偿单元对阈值电压进行补偿，从而降低显示面板的亮度不均的情况。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请一实施例提供的显示面板的具体结构示意图；

图2为本申请一实施例提供的像素电路的具体结构示意图；

图3为本申请另一实施例提供的像素电路的具体结构示意图；

图4为本申请一实施例提供的，像素电路控制方法的具体流程示意图；

图5为本申请一实施例提供的操作时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请的描述中，诸如“第一”、“第二”、“第三”等术语仅用于区分描述，而不能理解为指示或暗示相对重要性或先后顺序。

如前所述，现有的AMOLED显示面板中，由于各个像素电路中三极管的阈值电压的不同，导致AMOLED显示面板出现容易出现亮度不均的情况。

基于此，本申请实施例提供了一种像素电路、像素电路控制方法、显示面板以及电子设备，能够用于解决该问题。如图1所示，为本申请实施例所提供的显示面板的具体结构示意图。该显示面板可以为AMOLED显示面板，该显示面板包括多个像素电路1，这些像素电路1呈阵列分布，并且通过互相之间的协同工作以实现显示面板对图像的显示。在实际应用中该显示面板还可以包括基板，使各像素电路1能够设置于基板上；当然，该显示面板还可以包括保护壳、外接电源等，这里对此不再一一说明。

本申请实施例还可以提供一种电子设备，该电子设备包括本申请实施例所提供的显示面板，当然还可以包括诸如存储器、处理器等其他部件。在实际应用中，该电子设备可以是手机、平板电脑、笔记本电脑、台式电脑或其组成的大型服务器或服务器集群等。

如图2所示，为本申请实施例所提供的像素电路1的具体结构示意图，该像素电路1包括初始化控制单元10、数据写入控制单元20、驱动三极管30、发光单元40、阈值电压补偿单元50和第二开关元件60，并且该阈值电压补偿单元50包括开关元件51和电容52，其中，对于该像素电路1中各个元件的连接关系，可以包括如下所示的连接关系：

初始化控制单元10连接驱动三极管30的漏极；驱动三极管30的源极连接数据写入控制单元20和第二开关元件60的第一端；比如，该驱动三极管30的源极连接该像素电路1中的第三电路节点B(如图2所示)，并且数据写入控制单元20和第二开关元件60的第一端也连接到该第三电路节点B。

第二开关元件60的第二端连接该像素电路1中的第一电路节点N1，并且发光单元40也连接该第一电路节点N1(如图2所示)。

阈值电压补偿单元中的电容52的第一端，也连接第一电路节点N1；并且，该电容52的第二端连接像素电路1中的第二电路节点N2(如图2所示)，并且驱动三极管30的栅极也连接该第二电路节点N2。

阈值电压补偿单元中的开关元件51的第一端，也连接第二电路节点N2，并且该开关元件51的第二端连接初始化控制单元10。比如，该开关元件51的第二端连接像素电路1中的第四电路节点A(如图2所示)，并且初始化控制单元10也连接该第四电路节点A，以及该驱动三极管30的漏极也连接该第四电路节点A。

在实际应用中，该驱动三极管30可以具体包括N型晶体管，比如N型的mos晶体管(Metal-Oxide-Semiconductor)。这样，该N型晶体管包括源极、漏极和栅极，并且在该像素电路1中，该N型晶体管的漏极连接第四电路节点A，并通过该第四电路节点A分别连接初始化控制单元10和开关元件51的第二端；该N型晶体管的源极连接第三电路节点B，并通过该第三电路节点B分别连接数据写入控制单元20和第二开关元件60的第一端；该N型晶体管的栅极连接第二电路节点N2，并通过该第二电路节点N2分别连接电容52的第二端和开关元件51的第一端。

通常该驱动三极管30还可以为Oxide类型器件(氧化物半导体器件)，以确保漏电流在fA级别。

发光单元40的阳极连接第一电路节点N1，并且该发光单元40的阴极可以连接阴极电压ELVSS。在实际应用中，该发光单元40可以为有机电至发光单元或其他类型的发光单元，这里对此并不限定。

如图3所示，数据写入控制单元20可以具体包括第一P型晶体管，其中，该第一P型晶体管可以为P型二极管或P型三极管，比如可以为P型的mos晶体管。在该第一P型晶体管具体为P型三极管的情况下，该第一P型晶体管的源极连接数据电压VData，并且该第一P型晶体管的漏极连接驱动三极管30的源极，该第一P型晶体管的栅极连接模拟电压(如图3所示的EM)。

这样，能够通过调控模拟电压的大小，来控制第一P型晶体管的导通或断开，比如当该模拟电压较低时，该第一P型晶体管导通，此时数据电压写入驱动三极管30；或者，当该模拟电压较高时，该第一P型晶体管断开。

进一步结合图3所示，在该像素电路中，第二开关元件60可以具体包括第二P型晶体管，其中，该第二P型晶体管也可以为P型二极管或P型三极管，比如该第二P型晶体管为P型的mos晶体管。在该第二P型晶体管具体为P型三极管的情况下，该第二P型晶体管的栅极连接扫描电压(如图3所示的SCAN)，该第二P型晶体管的源极连接驱动三极管30的源极，并且该第二P型晶体管的漏极连接第一电路节点N1。这样，当该扫描电压较低时，该第二P型晶体管导通；或者，当该扫描电压较高时，该第一P型晶体管断开。

如图3所示，该开关元件51可以具体包括第一N型晶体管，其中，该第一N型晶体管可以为N型二极管或N型三极管，比如可以为N型的mos晶体管。在该第一N型晶体管具体为N型三极管的情况下，该第一N型晶体管的栅极也可以连接扫描电压SCAN，该第一N型晶体管的漏极连接初始化控制单元10，并且该第一N型晶体管的源极连接第二电路节点N2。这样，当该扫描电压较低时，该第一N型晶体管断开；或者，当该扫描电压较高时，该第一N型晶体管导通。

进一步结合图3所示，该像素电路1还可以包括第三开关元件70，该第三开关元件70的第一端连接第一电路节点N1，并且该第三开关元件70的第二端连接标准电压。这样可以通过该第三开关元件70的导通，从而利用标准电压(如图3所示的Vint)对该第一电路节点N1的电压进行初始化；当然，在需要时也可以控制将该第三开关元件70断开，比如在对第一电路节点N1进行初始化之后，断开该第三开关元件70。

在实际应用中，该第三开关元件70可以具体包括第二N型晶体管，其中，该第二N型晶体管可以为N型二极管或N型三极管，比如可以为N型的mos晶体管。

在该第二N型晶体管具体为N型三极管的情况下，该第二N型晶体管的源极连接第一电路节点N1，并且该第二N型晶体管的漏极连接标准电压Vint。另外，还可以将该第二N型晶体管的栅极连接扫描电压SCAN，从而通过控制该扫描电压SCAN的大小，来控制该第二N型晶体管的导通或断开。

需要说明的是，初始化控制单元10能够用于对像素电路1中第二电路节点N2的电压进行初始化，比如可以控制导通开关元件51，同时控制关闭第二开关元件60，此时在该像素电路1中，第四电路节点A和第二电路节点N2的电压值被初始化。

在实际应用中，该初始化控制单元10可以具体包括第三N型晶体管，其中，该第三N型晶体管可以为N型二极管或N型三极管，比如可以为N型的mos晶体管。

在该第三N型晶体管具体为N型三极管的情况下，该第三N型晶体管的栅极连接模拟电压EM；该第三N型晶体管的源极连接驱动三极管30的漏极和开关元件51的第二端，比如该第三N型晶体管的源极连接第四电路节点A，并且驱动三极管30的漏极也连接该第四电路节点A，开关元件51的第二端也连接该第四电路节点A；另外，该第三N型晶体管的漏极连接阳极电压ELVDD。

需要说明的是，在图3所示的像素电路1中，开关元件51具体可以为N型三极管(即上述的第一N型晶体管)，此时该第三N型晶体管的源极所连接的为该第一N型晶体管的漏极。

上述是对本申请实施例所提供的像素电路1结构的具体说明，基于该像素电路1，本申请实施例还提供了一种像素电路控制方法，也能够解决现有技术中的问题。如图4所示为该方法的具体流程示意图，该方法包括：

步骤S81：导通开关元件，并通过初始化控制单元控制对第二电路节点的电压进行初始化；

步骤S82：断开初始化控制单元，并通过数据写入控制单元控制向驱动三极管写入数据电压；

步骤S83：断开开关元件，并导通所述第二开关元件，以利用阳极电压生成的驱动电流驱动所述发光单元。

这里可以结合图2和图3所示的像素电路，对上述步骤S81～步骤S83进行统一说明。

在该像素电路控制方法中包括三个阶段，分别为初始化阶段、数据写入阶段和发光阶段。其中，步骤S81为初始化阶段，此时主要用于对第二电路节点N2的电压进行初始化，比如可以导通阈值电压补偿单元50中的开关元件51，并且断开第二开关元件60和数据写入控制单元20，然后通过初始化控制单元10控制对第二电路节点的电压进行初始化；当然，在该像素电路包括第三开关元件70的情况下，此时在对第二电路节点N2的电压进行初始化的过程中，还可以导通该第三开关元件70，从而对第一电路节点N1的电压进行初始化。

在初始化阶段结束之后，可以进行步骤S82的数据写入阶段，此时断开初始化控制单元10，并且继续保持开关元件51的导通以及第二开关元件60的断开，然后通过数据写入控制单元20控制向驱动三极管写入数据电压。

在写入数据电压之后，可以进行步骤S83的发光阶段，此时断开数据写入控制单元20和开关元件51，并且导通第二开关元件60，从而利用阳极电压ELVDD生成的驱动电流驱动发光单元40进行发光。

为了便于理解，这里可以结合图3所示的像素电路1，以及图4所示的扫描电压SCAN和模拟电压EM的操作时序图，对该像素电路控制方法进行进一步的说明。

在图3所示的像素电路1中，初始化控制单元10具体为第三N型晶体管(该第三N型晶体管具体为N型三极管)，并且该第三N型晶体管的栅极连接模拟电压EM，该第三N型晶体管的源极连接第四电路节点A，并且该第三N型晶体管的漏极连接阳极电压ELVDD。

该数据写入控制单元20为第一P型晶体管(该第一P型晶体管具体为P型三极管)，其中，该第一P型晶体管的源极连接数据电压VData，并且该第一P型晶体管的漏极连接第三电路节点B极，该第一P型晶体管的栅极连接模拟电压EM。

驱动三极管30可以具体包括N型晶体管。该驱动三极管30的栅极连接第二电路节点N2，该驱动三极管30的源极连接第三电路节点B，并且该驱动三极管30的漏极连接第四电路节点A。

发光单元40的阳极连接第一电路节点N1，并且该发光单元40的阴极连接阴极电压ELVSS。

对于阈值电压补偿单元50中的电容52，该电容52的第一端连接第一电路节点N1，并且该电容52的第二端连接第二电路节点N2。对于阈值电压补偿单元50中的开关元件51，该开关元件51可以具体包括第一N型晶体管(该第一N型晶体管具体为N型三极管)，此时该第一N型晶体管的栅极连接扫描电压SCAN，该第一N型晶体管的漏极连接第四电路节点A，并且该第一N型晶体管的源极连接第二电路节点N2。

第二开关元件60具体为第二P型晶体管(该第二P型晶体管具体为P型三极管)，此时该第二P型晶体管的栅极连接扫描电压SCAN，该第二P型晶体管的源极连接第三电路节点B，并且该第二P型晶体管的漏极连接第一电路节点N1。

该像素电路1中的第三开关元件70具体包括第二N型晶体管(该第二N型晶体管具体为N型三极管)，此时该第二N型晶体管的源极连接第一电路节点N1，该第二N型晶体管的漏极连接标准电压Vint，并且该第二N型晶体管的栅极连接扫描电压SCAN。

结合图5所示的操作时序图。在T0时间段，此时扫描电压SCAN为低压，模拟电压EM为高压。

在T1时间段进行初始化，此时扫描电压SCAN为高压，模拟电压EM也为高压。在该T1时间段内，第三N型晶体管(即初始化控制单元10)、第一N型晶体管(即开关元件51)和第二N型晶体管(即第三开关元件70)导通，而第一P型晶体管(即数据写入控制单元20)和第二P型晶体管(即第二开关元件60)断开。

表1

编号	电路节点	电压
			1	N1	Vint
2	N2	ELVDD
			3	B	-
4	A	ELVDD

利用标准电压Vint和阳极电压ELVDD对像素电路1的多个电路节点的电压进行初始化，初始化之后该像素电路1中各个电路节点的电压如表1所示。

在T2时间段进行数据写入，此时扫描电压SCAN为高压，模拟电压EM为低压。在该T2时间段内，第一N型晶体管(即开关元件51)、第二N型晶体管(即第三开关元件70)和第一P型晶体管(即数据写入控制单元20)导通，而第三N型晶体管(即初始化控制单元10)和第二P型晶体管(即第二开关元件)断开。此时，通过数据电压VData进行数据的写入，并且由于此时第二电路节点N2的初始电压为T1时间段的电压的ELVDD，对于驱动三极管30而言，此时Vgs电压＝ELVDD-Vdata＞Vth，该Vth为驱动三极管30的阈值电压，因此在该在T2时间段内，数据电压Vdata对电容52进行充电，直到第二电路节点N2的电压调整为Vdata+Vth。在该T2时间段内，第一电路节点N1的电压依然为Vint。其中，该Vgs为驱动三极管30的栅极相对于源极的电压。

在T2时间段之后，该像素电路中各个电路节点的电压如表2所示。

表2

编号	电路节点	电压
			1	N1	Vint
2	N2	Vdata+Vth
			3	B	Vdata
4	A	Vdata+Vth

T3时间段为发光阶段，此时扫描电压SCAN为低压，模拟电压EM为高压。在该T3时间段内，第三N型晶体管(即初始化控制单元10)和第二P型晶体管(即第二开关元件60)导通，而第一N型晶体管(即开关元件51)、第二N型晶体管(即第三开关元件70)和第一P型晶体管(即数据写入控制单元20)断开。

在该发光阶段，由于第二开关元件60导通，第一电路节点N1的电压由Vint调整为Vint+ΔV_N1，并且由于电容52存在，会通过电容52将ΔV_N1电压耦合至第二电路节点N2，因此N2节点电压由上一阶段的Vdata+Vth变为Vdata+Vth+ΔV_N1；此时对于驱动三极管30来说，它的栅极电压为Vdata+Vth+ΔV_N1，源极电压为Vint+ΔV_N1

在该发光阶段，像素电路1中各个电路节点的电压如表3所示。

表3

编号	电路节点	电压
			1	N1	Vint+ΔV_N1
2	N2	Vdata+Vth+ΔV_N1
			3	B	Vint+ΔV_N1
4	A	ELVDD

则，根据如下的驱动三极管30饱和区电流公式I∝(Vgs-Vth)²可知：

I∝(Vdata+Vth+ΔV_N1–Vint-ΔV_N1-Vth)²，即，

I∝(Vdata–Vint)²。从该公式中可以看出，驱动三极管30的阈值电压Vth并不会对电流的大小造成影响，因此通过该像素电路1以及该像素电路控制方法，能够消除阈值电压Vth对电流造成的影响。此时，即使显示面板中各个像素电路的驱动三极管30的阈值电压并不相同，由于该阈值电压的大小不会对电流大小造成影响，因此并不会影响显示面板中各个发光单元的亮度，能够降低显示面板的亮度不均。

另外，本申请实施例所提供的像素电路中，能够通过扫描电压SCAN和模拟电压EM实现对阈值电压的补偿，因此在AMOLED显示面板中只需额外设置两根信号线，分别为扫描电压线和模拟电压线，以提供扫描电压SCAN和模拟电压EM，额外所设置的信号线数量较少，便于实现AMOLED显示面板的轻薄化。

虽然结合附图描述了本实用新型的实施例，但是本领域技术人员可以在不脱离本实用新型的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：初始化控制单元(10)、数据写入控制单元(20)、驱动三极管(30)、发光单元(40)、阈值电压补偿单元(50)和第二开关元件(60)，其中：

所述初始化控制单元(10)连接所述驱动三极管(30)的漏极；

所述驱动三极管(30)的源极连接数据写入控制单元(20)和所述第二开关元件(60)的第一端；

所述第二开关元件(60)的第二端连接第一电路节点(N1)；

所述发光单元(40)连接所述第一电路节点(N1)；

所述阈值电压补偿单元(50)包括开关元件(51)和电容(52)，其中：所述电容(52)的第一端连接所述第一电路节点(N1)；所述电容(52)的第二端连接第二电路节点(N2)；所述开关元件(51)的第一端连接所述第二电路节点(N2)；所述开关元件(51)的第二端连接所述初始化控制单元(10)；以及，

所述驱动三极管(30)的栅极连接所述第二电路节点(N2)。

2.如权利要求1所述的像素电路，其特征在于，所述数据写入控制单元(20)具体包括第一P型晶体管，其中：

所述第一P型晶体管的源极连接数据电压；

所述第一P型晶体管的漏极连接所述驱动三极管(30)的源极；以及，

所述第一P型晶体管的栅极连接模拟电压。

3.如权利要求1所述的像素电路，其特征在于，所述第二开关元件(60)具体包括第二P型晶体管，其中：

所述第二P型晶体管的栅极连接扫描电压；

所述第二P型晶体管的源极连接所述驱动三极管(30)的源极；

所述第二P型晶体管的漏极连接所述第一电路节点(N1)。

4.如权利要求3所述的像素电路，其特征在于，所述开关元件(51)具体包括第一N型晶体管，其中：

所述第一N型晶体管的栅极连接扫描电压；

所述第一N型晶体管的漏极连接所述初始化控制单元(10)；以及，

所述第一N型晶体管的源极连接所述第二电路节点(N2)。

5.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括第三开关元件(70)，其中：

所述第三开关元件(70)的第一端连接所述第一电路节点(N1)；

所述第三开关元件(70)的第二端连接标准电压。

6.如权利要求5所述的像素电路，其特征在于，所述第三开关元件(70)具体包括第二N型晶体管，其中：

所述第二N型晶体管的源极连接所述第一电路节点(N1)；

所述第二N型晶体管的漏极连接所述标准电压；以及，

所述第二N型晶体管的栅极连接扫描电压。

7.如权利要求1所述的像素电路，其特征在于，所述初始化控制单元(10)具体包括第三N型晶体管，其中：

所述第三N型晶体管的栅极连接模拟电压；

所述第三N型晶体管的源极连接所述驱动三极管(30)的漏极和所述开关元件(51)的第二端；以及，

所述第三N型晶体管的漏极连接阳极电压。

8.如权利要求1所述的像素电路，其特征在于，所述驱动三极管(30)具体包括N型晶体管。

9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的像素电路。

10.一种电子设备，其特征在于，包括如权利要求9所述的显示面板。

Images