CN117765880A - 像素电路、驱动方法、电致发光显示面板及显示装置 - Google Patents
像素电路、驱动方法、电致发光显示面板及显示装置 Download PDFInfo
- Publication number
- CN117765880A CN117765880A CN202410027046.6A CN202410027046A CN117765880A CN 117765880 A CN117765880 A CN 117765880A CN 202410027046 A CN202410027046 A CN 202410027046A CN 117765880 A CN117765880 A CN 117765880A
- Authority
- CN
- China
- Prior art keywords
- transistor
- pole
- signal
- pixel circuit
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000004044 response Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical group 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 208000035405 autosomal recessive with axonal neuropathy spinocerebellar ataxia Diseases 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000026058 directional locomotion Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种像素电路、驱动方法、电致发光显示面板及显示装置，在初始化阶段，通过初始化模块响应于第一扫描信号，将初始化信号提供给驱动晶体管的第一极，通过补偿模块响应于第三扫描信号，将驱动晶体管的栅极与第一极导通。在数据写入阶段，通过补偿模块响应于第二扫描信号，将数据信号提供给驱动晶体管的第二极，以及响应于第三扫描信号，将驱动晶体管的栅极与第一极导通。在发光阶段，通过发光控制模块响应于发光控制信号，将第一电源端与驱动晶体管的第一极导通，将驱动晶体管的第二极与发光器件的第一极导通，以驱动发光器件发光。可以通过简单的结构与简单的时序实现对驱动晶体管的阈值电压的补偿。
Description
本申请为申请号为201910105995.0、申请日为2019年01月18日、发明名称为《像素电路、驱动方法、电致发光显示面板及显示装置》的中国专利申请的分案申请，其全部内容通过引用结合在本申请中。
技术领域
本发明涉及显示技术领域，特别涉及一种像素电路、驱动方法、电致发光显示面板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，是当今平板显示器研究领域的热点之一。其中，用于控制OLED进行发光的像素电路的设计是OLED显示器的核心技术内容。由于OLED属于电流驱动，需要稳定的电流来控制其发光。然而，由于工艺制程和器件老化等原因，会使像素电路中驱动OLED发光的驱动晶体管的阈值电压Vth存在不均匀性，这样导致流过OLED的电流会发生变化使得显示亮度不均，从而影响整个图像的显示效果。
发明内容
本发明实施例提供一种像素补偿电路、驱动方法、电致发光显示面板及显示装置，用以使驱动发光器件发光的工作电流保持稳定，提高图像显示亮度的均匀性。
本发明实施例提供了一种像素电路，包括：驱动晶体管、初始化模块、补偿模块、发光控制模块、以及发光器件；
所述初始化模块被配置为响应于第一扫描信号，将初始化信号提供给所述驱动晶体管的第一极；
所述补偿模块被配置为响应于第二扫描信号，将数据信号提供给所述驱动晶体管的第二极；以及响应于第三扫描信号，将所述驱动晶体管的栅极与第一极导通；
所述发光控制模块被配置为响应于发光控制信号，将第一电源端与所述驱动晶体管的第一极导通，以及将所述驱动晶体管的第二极与所述发光器件的第一极导通，驱动所述发光器件发光。
可选地，在本发明实施例中，所述初始化模块包括：第一晶体管；
所述第一晶体管的栅极被配置为接收所述第一扫描信号，所述第一晶体管的第一极被配置为接收所述初始化信号，所述第一晶体管的第二极与所述驱动晶体管的第一极耦接。
可选地，在本发明实施例中，所述补偿模块包括：第二晶体管、第三晶体管以及存储电容；
所述第二晶体管的栅极被配置为接收所述第二扫描信号，所述第二晶体管的第一极被配置为接收所述数据信号，所述第二晶体管的第二极与所述驱动晶体管的第二极耦接；
所述第三晶体管的栅极被配置为接收所述第三扫描信号，所述第三晶体管的第一极与所述驱动晶体管的栅极耦接，所述第三晶体管的第二极与所述驱动晶体管的第一极耦接；
所述存储电容的第一端与所述驱动晶体管的栅极耦接，所述存储电容的第二端与第二电源端或第一电源端耦接。
可选地，在本发明实施例中，所述发光控制模块包括：第四晶体管与第五晶体管；
所述第四晶体管的栅极被配置为接收所述发光控制信号，所述第四晶体管的第一极与所述第一电源端耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第五晶体管的栅极被配置为接收所述发光控制信号，所述第五晶体管的第一极与所述驱动晶体管的第二极耦接，所述第五晶体管的第二极与所述发光器件的第一极耦接。
可选地，在本发明实施例中，所述像素电路还包括：第六晶体管；
所述第六晶体管的栅极被配置为接收所述第一扫描信号，所述第六晶体管的第一极被配置为接收复位信号，所述第六晶体管的第二极与所述发光器件的第一极耦接。
可选地，在本发明实施例中，所述复位信号与所述初始化信号为同一信号。
可选地，在本发明实施例中，所述复位信号的电压小于第二电源端的电压。
相应地，本发明实施例还提供了一种电致发光显示面板，包括上述像素电路。
相应地，本发明实施例还提供了一种显示装置，包括上述电致发光显示面板。
相应地，本发明实施例还提供了一种上述像素电路的驱动方法，包括：
初始化阶段，所述初始化模块响应于第一扫描信号，将初始化信号提供给所述驱动晶体管的第一极；所述补偿模块响应于第三扫描信号，将所述驱动晶体管的栅极与第一极导通；
数据写入阶段，所述补偿模块响应于第二扫描信号，将数据信号提供给所述驱动晶体管的第二极；以及响应于第三扫描信号，将所述驱动晶体管的栅极与第一极导通；
发光阶段，所述发光控制模块响应于发光控制信号，将第一电源端与所述驱动晶体管的第一极导通，以及将所述驱动晶体管的第二极与所述发光器件的第一极导通，驱动所述发光器件发光。
本发明有益效果如下：
本发明实施例提供的像素补偿电路、驱动方法、电致发光显示面板及显示装置，在初始化阶段，通过初始化模块响应于第一扫描信号，将初始化信号提供给驱动晶体管的第一极，以及通过补偿模块响应于第三扫描信号，将驱动晶体管的栅极与第一极导通，从而可以对驱动晶体管的栅极和第一极进行初始化。在数据写入阶段，通过补偿模块响应于第二扫描信号，将数据信号提供给驱动晶体管的第二极，以及响应于第三扫描信号，将驱动晶体管的栅极与第一极导通，从而可以将数据信号的电压以及驱动晶体管的阈值电压写入驱动晶体管的栅极。在发光阶段，通过发光控制模块响应于发光控制信号，将第一电源端与驱动晶体管的第一极导通，以及将驱动晶体管的第二极与发光器件的第一极导通，以驱动发光器件发光。因此，可以通过上述各模块的相互配合，以通过简单的结构与简单的时序实现对驱动晶体管的阈值电压的补偿，从而可以简化制备工艺、降低生产成本以及减小占用面积，有利于高分辨率的显示面板的设计。
附图说明
图1为本发明实施例提供的像素电路的结构示意图；
图2为本发明实施例提供的像素电路的具体结构示意图之一；
图3为本发明实施例提供的信号时序图；
图4为本发明实施例提供的像素电路的具体结构示意图之二；
图5为本发明实施例提供的像素电路的具体结构示意图之三；
图6为本发明实施例提供的驱动方法的流程图；
图7为本发明实施例提供的显示装置的结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的像素补偿电路、驱动方法、电致发光显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本发明实施例提供了一种像素电路，如图1所示，包括：驱动晶体管M0、初始化模块10、补偿模块20、发光控制模块30、以及发光器件L；
初始化模块10被配置为响应于第一扫描信号SCAN1，将初始化信号VINIT提供给驱动晶体管M0的第一极S；
补偿模块20被配置为响应于第二扫描信号SCAN2，将数据信号DATA提供给驱动晶体管M0的第二极D；以及响应于第三扫描信号SCAN3，将驱动晶体管M0的栅极G与第一极S导通；
发光控制模块30被配置为响应于发光控制信号EM，将第一电源端VDD与驱动晶体管M0的第一极S导通，以及将驱动晶体管M0的第二极D与发光器件L的第一极导通，驱动发光器件L发光。
本发明实施例提供的像素电路，在初始化阶段，通过初始化模块响应于第一扫描信号，将初始化信号提供给驱动晶体管的第一极，以及通过补偿模块响应于第三扫描信号，将驱动晶体管的栅极与第一极导通，从而可以对驱动晶体管的栅极和第一极进行初始化。在数据写入阶段，通过补偿模块响应于第二扫描信号，将数据信号提供给驱动晶体管的第二极，以及响应于第三扫描信号，将驱动晶体管的栅极与第一极导通，从而可以将数据信号的电压以及驱动晶体管的阈值电压写入驱动晶体管的栅极。在发光阶段，通过发光控制模块响应于发光控制信号，将第一电源端与驱动晶体管的第一极导通，以及将驱动晶体管的第二极与发光器件的第一极导通，以驱动发光器件发光。因此，可以通过上述各模块的相互配合，以通过简单的结构与简单的时序实现对驱动晶体管的阈值电压的补偿，从而可以简化制备工艺、降低生产成本以及减小占用面积，有利于高分辨率的显示面板的设计。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
实施例一、
在具体实施时，在本发明实施例中，如图1所示，驱动晶体管M0可以为P型晶体管；其中，驱动晶体管M0的第一极S可以作为其源极，驱动晶体管M0的第二极D可以作为其漏极。并且该驱动晶体管M0处于饱和状态时的电流由驱动晶体管M0的源极流向其漏极。当然，在本发明实施例中，仅是以驱动晶体管为P型晶体管为例进行说明的，对于驱动晶体管为N型晶体管的情况，设计原理与本发明相同，也属于本发明保护的范围。
在具体实施时，在本发明实施例中，如图1所示，发光器件L的第二极与第二电源端VSS耦接。进一步地，第一电源端VDD的信号的电压Vdd一般为正值，初始化信号VINIT的电压Vinit一般为负值，第二电源端VSS的信号的电压Vss一般为接地电压或为负值。在实际应用中，上述各电压需要根据实际应用环境来设计确定，在此不作限定。
发光器件一般在驱动晶体管处于饱和状态时的电流的作用下实现发光。并且，一般发光器件具有开启电压，在发光器件两端的电压大于或等于开启电压时进行发光。在具体实施时，在本发明实施例中，发光器件可以包括：电致发光二极管；其中，电致发光二极管的阳极作为发光器件的第一极，电致发光二极管的阴极作为发光器件的第二极。具体地，电致发光二极管可以包括：OLED，或量子点发光二极管(Quantum Dot Light EmittingDiodes，QLED)。
在具体实施时，在本发明实施例中，如图2所示，初始化模块10可以包括：第一晶体管M1；其中，第一晶体管M1的栅极被配置为接收第一扫描信号SCAN1，第一晶体管M1的第一极被配置为接收初始化信号VINIT，第一晶体管M1的第二极与驱动晶体管M0的第一极S耦接。
在具体实施时，在本发明实施例中，第一晶体管M1在第一扫描信号SCAN1的控制下处于导通状态时，可以将初始化信号VINIT提供给驱动晶体管M0的第一极。
在具体实施时，在本发明实施例中，如图2所示，补偿模块20可以包括：第二晶体管M2、第三晶体管M3以及存储电容CST；
第二晶体管M2的栅极被配置为接收第二扫描信号SCAN2，第二晶体管M2的第一极被配置为接收数据信号DATA，第二晶体管M2的第二极与驱动晶体管M0的第二极D耦接；
第三晶体管M3的栅极被配置为接收第三扫描信号SCAN3，第三晶体管M3的第一极与驱动晶体管M0的栅极G耦接，第三晶体管M3的第二极与驱动晶体管M0的第一极S耦接；
存储电容CST的第一端与驱动晶体管M0的栅极G耦接，存储电容CST的第二端与第二电源端VSS耦接。或者，存储电容CST的第二端与第一电源端VDD耦接。
在具体实施时，在本发明实施例中，第二晶体管M2在第二扫描信号SCAN2的控制下处于导通状态时，可以将数据信号DATA提供给驱动晶体管M0的第二极D。第三晶体管M3在第三扫描信号SCAN3的控制下处于导通状态时，可以将驱动晶体管M0的栅极G与第一极S导通，以使驱动晶体管M0处于二极管连接状态。存储电容CST可以存储输入驱动晶体管M0的栅极G的电压。
在具体实施时，在本发明实施例中，如图2所示，发光控制模块可以包括：第四晶体管M4与第五晶体管M5；
第四晶体管M4的栅极被配置为接收发光控制信号EM，第四晶体管M4的第一极与第一电源端VDD耦接，第四晶体管M4的第二极与驱动晶体管M0的第一极S耦接；
第五晶体管M5的栅极被配置为接收发光控制信号EM，第五晶体管M5的第一极与驱动晶体管M0的第二极D耦接，第五晶体管M5的第二极与发光器件L的第一极耦接。
在具体实施时，在本发明实施例中，第四晶体管M4在发光控制信号EM的控制下处于导通状态时，可以将第一电源端VDD与驱动晶体管M0的第一极S导通，以将第一电源端VDD的信号提供给驱动晶体管M0的第一极S。第五晶体管M5在发光控制信号EM的控制下处于导通状态时，可以将驱动晶体管M0的第二极D与发光器件L的第一极导通，以将驱动晶体管M0产生的电流提供给发光器件L，驱动发光器件L发光。
以上仅是举例说明本发明实施例提供的像素电路中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
进一步地，为了简化制备工艺，在具体实施时，在本发明实施例中，如图2所示，当驱动晶体管为P型晶体管时，第一至第五晶体管均为P型晶体管。当然，当驱动晶体管为N型晶体管时，第一至第五晶体管均为N型晶体管。
进一步的，在具体实施时，P型晶体管在高电平作用下截止，在低电平作用下导通；N型晶体管在高电平作用下导通，在低电平作用下截止。
需要说明的是，在本发明实施例中，上述晶体管可以是薄膜晶体管(TFT，ThinFilm Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。在具体实施中，上述晶体管的第一极可以作为其源极，第二极可以作为其漏极；或者，第一极作为其漏极，第二极作为其源极，在此不作具体区分。
下面以图2所示的像素电路为例，结合图3所示的信号时序图对本发明实施例提供的上述像素电路的工作过程作以描述。下述描述中以1表示高电平，0表示低电平，需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各晶体管的栅极上的电压。
一帧时间可以包括：初始化阶段T1、数据写入阶段T2以及发光阶段T3。
在初始化阶段T1，SCNA1＝0、SCNA2＝1、SCNA3＝0、EM＝1。
由于SCNA2＝1，因此第二晶体管M2截止。由于EM＝1，因此第四晶体管M4和第五晶体管M5均截止。由于SCNA1＝0，因此第一晶体管M1导通，并且由于SCNA3＝0，因此第三晶体管M3导通。因此，可以将初始化信号VINIT提供给驱动晶体管M0的第一极S与栅极G，从而对驱动晶体管M0的栅极G和第一极S进行初始化。
在数据写入阶段T2，SCNA1＝1、SCNA2＝0、SCNA3＝0、EM＝1。
由于SCNA1＝1，因此第一晶体管M1截止。由于EM＝1，因此第四晶体管M4和第五晶体管M5均截止。由于SCNA3＝0，因此第三晶体管M3导通，将驱动晶体管M0的栅极G和其第一极S导通，以形成二极管连接方式。由于SCNA2＝0，因此第二晶体管M2导通，以将数据信号DATA提供给驱动晶体管M0的第二极D。数据信号DATA的电压VDATA通过二极管形式的驱动晶体管M0对其栅极G进行充电，直至驱动晶体管M0的栅极G的电压变为：VDATA+Vth时截止。则，存储电容CST两端的电压差为VDATA+Vth-Vss。
在发光阶段T3，SCNA1＝1、SCNA2＝1、SCNA3＝1、EM＝0。
由于SCNA1＝1，因此第一晶体管M1截止。由于SCNA2＝1，因此第二晶体管M2截止。由于SCNA3＝1，因此第三晶体管M3截止。由于EM＝0，因此第四晶体管M4和第五晶体管M5均导通。导通的第四晶体管M4将第一电源端VDD的信号提供给驱动晶体管M0的第一极S，使驱动晶体管M0的第一极S的电压为Vdd。由于存储电容CST的作用，因此驱动晶体管M0的栅极G的电压为：VDATA+Vth。根据饱和状态电流特性可知，流过驱动晶体管M0且用于驱动发光器件L发光的电流IL满足公式：IL＝β(VGS-Vth)2＝β(VDATA-Vdd)2；其中，μn为驱动晶体管M0的电子迁移率、Cox为单位面积的栅氧化层电容，/>为驱动晶体管M0的宽长比，VGS为驱动晶体管M0的栅极G与第一极S之间的电压差。因此，驱动晶体管M0驱动发光器件L发光的电流IL仅与数据信号DATA的电压VDATA以及第一电源端VDD的电压Vdd有关，而与驱动晶体管M0的阈值电压Vth无关，可以解决由于驱动晶体管M0的工艺制程以及长时间的操作造成的阈值电压Vth漂移对驱动发光器件L的电流的影响，从而使驱动发光器件L发光的电流保持稳定，进而保证了发光器件L的正常工作。
并且，现有的像素电路中的驱动晶体管M0的栅极除了与用于补偿阈值电压Vth的晶体管耦接，还与复位电路耦接，从而导致在发光阶段中，驱动晶体管M0的栅极通过耦接的晶体管产生较大漏电，导致驱动晶体管M0的栅极电压衰减，进而导致显示过程中亮度衰减。而本实施例中的像素电路，与驱动晶体管M0的栅极G耦接的晶体管仅有用于补偿阈值电压Vth的第三晶体管M3，因此可以减小显示期间驱动晶体管M0的栅极G通过与之耦接的晶体管的漏电，减小显示过程中因驱动晶体管M0的栅极G电压衰减而导致的亮度衰减，提高亮度稳定性。
实施例二、
本实施例对应的像素电路的具体结构示意图如图4和图5所示，其针对实施例一中的实施方式进行了变形。下面仅说明本实施例与实施例一的区别之处，其相同之处在此不作赘述。
在具体实施时，在本发明实施例中，如图4与图5所示，像素电路还可以包括：第六晶体管M6。其中，如图4所示，第六晶体管M6的栅极被配置为接收第一扫描信号SCAN1，第六晶体管M6的第一极被配置为接收复位信号VRE，第六晶体管M6的第二极与发光器件L的第一极耦接。
在具体实施时，在本发明实施例中，第六晶体管M6在第一扫描信号SCAN1的控制下处于导通状态时，可以将复位信号VRE提供给发光器件L的第一极，以对发光器件L的第一极进行复位。
一般，发光器件(例如OLED)在正向直流驱动电压作用下发光时，由于发光层内杂质离子的定向移动导致在发光层内形成一内部电场，从而降低了供载流子注入的有效电场，导致发光器件的开启电压的增大，引起发光器件的退化，降低发光器件的工作寿命。为了改善上述问题，在具体实施时，在本发明实施例中，复位信号VRE的电压小于第二电源端VSS的电压。这样可以使发光器件处于反向偏压状态，可以抵消显示期间由于发光层内杂质离子的定向移动形成的内部电场，从而可以恢复发光器件的正常特性，减缓发光器件的老化现象。
进一步地，为了降低信号线的设置，节省布线空间，在具体实施时，在本发明实施例中，可以使复位信号与初始化信号设置为同一信号。如图5所示，可以使第六晶体管M6的第一极直接接收初始化信号VINIT。即初始化信号VINIT的电压小于第二电源端VSS的电压。
下面以图5所示的像素电路为例，结合图3所示的信号时序图对本发明实施例提供的上述像素电路的工作过程作以描述。下述描述中以1表示高电平，0表示低电平，需要说明的是，1和0是逻辑电平，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各晶体管的栅极上的电压。
一帧时间可以包括：初始化阶段T1、数据写入阶段T2以及发光阶段T3。
在初始化阶段T1，由于SCNA1＝0，因此第六晶体管M6也导通，以将初始化信号VINIT提供给发光器件L的第一极，以使发光器件L处于反向偏压状态，可以抵消显示期间由于发光层内杂质离子的定向移动形成的内部电场，从而可以恢复发光器件的正常特性，减缓发光器件的老化现象。其余工作过程与实施例一基本相同，在此不作赘述。
在数据写入阶段T2，由于SCNA1＝1，因此第六晶体管M6截止。其余工作过程与实施例一基本相同，在此不作赘述。
在发光阶段T3，由于SCNA1＝1，因此第六晶体管M6截止。其余工作过程与实施例一基本相同，在此不作赘述。
基于同一发明构思，本发明实施例还提供了一种上述像素电路的驱动方法，如图6所示，一帧时间可以包括：初始化阶段、数据写入阶段以及发光阶段。具体地，可以包括如下步骤：
S601、初始化阶段，初始化模块响应于第一扫描信号，将初始化信号提供给驱动晶体管的第一极；补偿模块响应于第三扫描信号，将驱动晶体管的栅极与第一极导通；
S602、数据写入阶段，补偿模块响应于第二扫描信号，将数据信号提供给驱动晶体管的第二极；以及响应于第三扫描信号，将驱动晶体管的栅极与第一极导通；
S603、发光阶段，发光控制模块响应于发光控制信号，将第一电源端与驱动晶体管的第一极导通，以及将驱动晶体管的第二极与发光器件的第一极导通，驱动发光器件发光。
在具体实施时，在本发明实施例中，在初始化阶段，第六晶体管响应于第一扫描信号，将复位信号提到给发光器件的第一极。
其中，该像素电路的驱动方法的驱动原理和具体实施方式与上述像素电路实施例的原理和实施方式相同，因此，该像素电路的驱动方法可参见上述实施例中像素电路的具体实施方式进行实施，在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种电致发光显示面板，包括本发明实施例提供的上述任一种像素电路。该电致发光显示面板解决问题的原理与前述像素电路相似，因此该电致发光显示面板的实施可以参见前述像素电路的实施，重复之处在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述电致发光显示面板。该显示装置解决问题的原理与前述电致发光显示面板相似，因此该显示装置的实施可以参见前述电致发光显示面板的实施，重复之处在此不再赘述。
在具体实施时，如图7所示，本发明实施例提供的显示装置可以为：手机。当然，显示装置还可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的像素补偿电路、驱动方法、电致发光显示面板及显示装置，在初始化阶段，通过初始化模块响应于第一扫描信号，将初始化信号提供给驱动晶体管的第一极，以及通过补偿模块响应于第三扫描信号，将驱动晶体管的栅极与第一极导通，从而可以对驱动晶体管的栅极和第一极进行初始化。在数据写入阶段，通过补偿模块响应于第二扫描信号，将数据信号提供给驱动晶体管的第二极，以及响应于第三扫描信号，将驱动晶体管的栅极与第一极导通，从而可以将数据信号的电压以及驱动晶体管的阈值电压写入驱动晶体管的栅极。在发光阶段，通过发光控制模块响应于发光控制信号，将第一电源端与驱动晶体管的第一极导通，以及将驱动晶体管的第二极与发光器件的第一极导通，以驱动发光器件发光。因此，可以通过上述各模块的相互配合，以通过简单的结构与简单的时序实现对驱动晶体管的阈值电压的补偿，从而可以简化制备工艺、降低生产成本以及减小占用面积，有利于高分辨率的显示面板的设计。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (22)
1.一种像素电路，其特征在于，包括：驱动晶体管、初始化模块、补偿模块、发光控制模块、以及发光器件；
所述初始化模块与第一扫描信号、初始化信号、以及所述驱动晶体管连接；
所述补偿模块与第二扫描信号、第三扫描信号、数据信号、以及所述驱动晶体管连接；
所述发光控制模块与发光控制信号、第一电源端、所述发光器件的第一极、以及所述驱动晶体管连接；
所述初始化模块包括：第一晶体管；
所述第一晶体管的栅极被配置为接收所述第一扫描信号，所述第一晶体管的第一极被配置为接收所述初始化信号，所述第一晶体管的第二极与所述驱动晶体管的第一极耦接；
所述像素电路还包括：第六晶体管；
所述第六晶体管的栅极与所述第一晶体管的栅极被配置为接收同一信号，所述第六晶体管的第一极被配置为接收复位信号，所述第六晶体管的第二极与所述发光器件的第一极耦接。
2.如权利要求1所述的像素电路，其特征在于，所述补偿模块包括：第二晶体管、第三晶体管以及存储电容；
所述第二晶体管的栅极被配置为接收所述第二扫描信号，所述第二晶体管的第一极被配置为接收所述数据信号，所述第二晶体管的第二极与所述驱动晶体管的第二极耦接；
所述第三晶体管的栅极被配置为接收所述第三扫描信号，所述第三晶体管的第一极与所述驱动晶体管的栅极耦接，所述第三晶体管的第二极与所述驱动晶体管的第一极耦接；
所述存储电容的第一端与所述驱动晶体管的栅极耦接，所述存储电容的第二端与第二电源端或第一电源端耦接。
3.如权利要求2所述的像素电路，其特征在于，所述发光控制模块包括：第四晶体管与第五晶体管；
所述第四晶体管的栅极被配置为接收所述发光控制信号，所述第四晶体管的第一极与所述第一电源端耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第五晶体管的栅极被配置为接收所述发光控制信号，所述第五晶体管的第一极与所述驱动晶体管的第二极耦接，所述第五晶体管的第二极与所述发光器件的第一极耦接。
4.如权利要求1所述的像素电路，其特征在于，所述第一晶体管在所述第一扫描信号的控制下，将所述初始化信号提供为所述驱动晶体管的第一极。
5.如权利要求1所述的像素电路，其特征在于，所述第六晶体管在所述第一扫描信号的控制下，将所述复位信号提供给所述发光器件的第一极。
6.如权利要求1所述的像素电路，其特征在于，所述初始化信号与所述复位信号不同。
7.如权利要求6所述的像素电路，其特征在于，所述初始化信号的电压小于所述第二电源端的电压。
8.如权利要求6所述的像素电路，其特征在于，所述复位信号的电压小于所述第二电源端的电压。
9.如权利要求2所述的像素电路，其特征在于，所述第二扫描信号的有效时长小于所述第三扫描信号的有效时长。
10.如权利要求2所述的像素电路，其特征在于，在一帧内，所述第二扫描信号提供的有效信号位于所述第一扫描信号提供的有效信号之后。
11.如权利要求3所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、以及所述第六晶体管中的至少一个包括P型晶体管。
12.如权利要求11所述的像素电路，其特征在于，所述P型晶体管为薄膜晶体管。
13.如权利要求3所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、以及所述第六晶体管中的至少一个包括N型晶体管。
14.如权利要求13所述的像素电路，其特征在于，所述N型晶体管为金属氧化物半导体场效应管。
15.如权利要求2所述的像素电路，其特征在于，所述第一电源端的信号为正值，所述第二电源端的信号的电压为接地电压或为负值。
16.如权利要求1～15任一所述的像素电路，其特征在于，所述发光器件包括电致发光二极管。
17.一种像素电路，其特征在于，包括驱动晶体管、初始化模块、补偿模块、发光控制模块、以及发光器件；
所述初始化模块被配置为响应于第一扫描信号，将初始化信号提供给所述驱动晶体管的第一极；
所述补偿模块被配置为响应于第二扫描信号，将数据信号提供给所述驱动晶体管的第二极，以及响应于第三扫描信号，将所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；
所述发光控制模块被配置为响应于发光控制信号，将第一电源端与所述驱动晶体管的第一极导通，以及将所述驱动晶体管的第二极与所述发光器件的第一极导通，驱动所述发光器件发光；
所述像素电路还包括第六晶体管；
所述第六晶体管的栅极被配置为接收所述第一扫描信号，所述第六晶体管的第一极被配置为接收复位信号，所述第六晶体管的第二极与所述发光器件的第一极耦接。
18.如权利要求17所述的像素电路，其特征在于，所述补偿模块包括：第二晶体管、第三晶体管以及存储电容；
所述第二晶体管的栅极被配置为接收所述第二扫描信号，所述第二晶体管的第一极被配置为接收所述数据信号，所述第二晶体管的第二极与所述驱动晶体管的第二极耦接；
所述第三晶体管的栅极被配置为接收所述第三扫描信号，所述第三晶体管的第一极与所述驱动晶体管的栅极耦接，所述第三晶体管的第二极与所述驱动晶体管的第一极耦接；
所述存储电容的第一端与所述驱动晶体管的栅极耦接，所述存储电容的第二端与第二电源端或第一电源端耦接。
19.如权利要求17所述的像素电路，其特征在于，所述发光控制模块包括：第四晶体管与第五晶体管；
所述第四晶体管的栅极被配置为接收所述发光控制信号，所述第四晶体管的第一极与所述第一电源端耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
所述第五晶体管的栅极被配置为接收所述发光控制信号，所述第五晶体管的第一极与所述驱动晶体管的第二极耦接，所述第五晶体管的第二极与所述发光器件的第一极耦接。
20.如权利要求17所述的像素电路，其特征在于，所述初始化模块包括：第一晶体管；
所述第一晶体管的栅极被配置为接收所述第一扫描信号，所述第一晶体管的第一极被配置为接收所述初始化信号，所述第一晶体管的第二极与所述驱动晶体管的第一极耦接。
21.一种如权利要求1或17所述的像素电路的驱动方法，其特征在于，包括：
初始化阶段，所述初始化模块响应于第一扫描信号，将初始化信号提供给所述驱动晶体管的第一极；第六晶体管响应于所述第一扫描信号，将复位信号提供给发光器件的第一极；
数据写入阶段，所述补偿模块响应于第二扫描信号，将数据信号提供给所述驱动晶体管的第二极；以及响应于第三扫描信号，将所述驱动晶体管的栅极与第一极导通；
发光阶段，所述发光控制模块响应于发光控制信号，将第一电源端与所述驱动晶体管的第一极导通，以及将所述驱动晶体管的第二极与所述发光器件的第一极导通，驱动所述发光器件发光。
22.一种显示装置，其特征在于，包括如权利要求1～20任一所述的像素电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410027046.6A CN117765880A (zh) | 2019-01-18 | 2019-01-18 | 像素电路、驱动方法、电致发光显示面板及显示装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910105995.0A CN109559686A (zh) | 2019-01-18 | 2019-01-18 | 像素电路、驱动方法、电致发光显示面板及显示装置 |
| CN202410027046.6A CN117765880A (zh) | 2019-01-18 | 2019-01-18 | 像素电路、驱动方法、电致发光显示面板及显示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910105995.0A Division CN109559686A (zh) | 2019-01-18 | 2019-01-18 | 像素电路、驱动方法、电致发光显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117765880A true CN117765880A (zh) | 2024-03-26 |
Family
ID=65874187
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410027046.6A Pending CN117765880A (zh) | 2019-01-18 | 2019-01-18 | 像素电路、驱动方法、电致发光显示面板及显示装置 |
| CN201910105995.0A Pending CN109559686A (zh) | 2019-01-18 | 2019-01-18 | 像素电路、驱动方法、电致发光显示面板及显示装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910105995.0A Pending CN109559686A (zh) | 2019-01-18 | 2019-01-18 | 像素电路、驱动方法、电致发光显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN117765880A (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010076B (zh) * | 2019-04-22 | 2021-01-01 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板、显示装置 |
| CN110634440B (zh) * | 2019-08-27 | 2021-06-01 | 武汉华星光电半导体显示技术有限公司 | 像素补偿电路 |
| CN113748455B (zh) | 2020-03-31 | 2023-11-03 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置及其驱动方法 |
| KR20220062844A (ko) * | 2020-11-09 | 2022-05-17 | 엘지디스플레이 주식회사 | 표시장치 |
| CN112509517B (zh) | 2020-11-26 | 2022-07-12 | 合肥维信诺科技有限公司 | 像素电路的驱动方法、显示面板 |
| CN112532899B (zh) * | 2020-11-27 | 2023-06-30 | 京东方科技集团股份有限公司 | 光电转换电路、驱动方法、光电检测基板、光电检测装置 |
| CN117546227A (zh) * | 2022-04-21 | 2024-02-09 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法和显示装置 |
| CN115376463A (zh) * | 2022-08-23 | 2022-11-22 | 北京京东方技术开发有限公司 | 像素电路、驱动方法及显示装置 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100939849B1 (ko) * | 2007-11-12 | 2010-01-29 | 네오뷰코오롱 주식회사 | 유기전계발광장치의 화소 회로 |
| JP2009271200A (ja) * | 2008-05-01 | 2009-11-19 | Sony Corp | 表示装置及びその駆動方法 |
| JP5287024B2 (ja) * | 2008-08-18 | 2013-09-11 | セイコーエプソン株式会社 | 画素回路の駆動方法、発光装置および電子機器 |
| KR101756661B1 (ko) * | 2010-12-10 | 2017-07-11 | 엘지디스플레이 주식회사 | 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상 화소 회로 |
| KR20120065137A (ko) * | 2010-12-10 | 2012-06-20 | 삼성모바일디스플레이주식회사 | 화소, 이를 이용한 표시 장치, 및 그의 구동 방법 |
| KR101843020B1 (ko) * | 2011-10-27 | 2018-05-14 | 엘지디스플레이 주식회사 | 발광다이오드표시장치 |
| KR101399159B1 (ko) * | 2011-12-01 | 2014-05-28 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
| KR20140067583A (ko) * | 2012-11-27 | 2014-06-05 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 표시장치 및 그 구동 방법 |
| CN103000134A (zh) * | 2012-12-21 | 2013-03-27 | 北京京东方光电科技有限公司 | 像素电路及其驱动方法、显示装置 |
| KR20150083371A (ko) * | 2014-01-09 | 2015-07-17 | 삼성디스플레이 주식회사 | 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치 |
| CN103927982B (zh) * | 2014-03-24 | 2016-08-17 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
| CN105976758B (zh) * | 2014-06-04 | 2019-01-22 | 上海天马有机发光显示技术有限公司 | 一种有机发光显示器的像素补偿电路及方法 |
| CN204680360U (zh) * | 2015-02-02 | 2015-09-30 | 信利（惠州）智能显示有限公司 | 一种像素电路及显示装置 |
| CN104658483B (zh) * | 2015-03-16 | 2017-02-01 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路及像素驱动方法 |
| KR102387392B1 (ko) * | 2015-06-26 | 2022-04-19 | 삼성디스플레이 주식회사 | 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치 |
| CN105528992A (zh) * | 2016-01-29 | 2016-04-27 | 深圳市华星光电技术有限公司 | 像素补偿电路、方法、扫描驱动电路及平面显示装置 |
| CN105679236B (zh) * | 2016-04-06 | 2018-11-30 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、阵列基板、显示面板和显示装置 |
| CN105702210B (zh) * | 2016-04-25 | 2018-03-27 | 上海天马微电子有限公司 | 有机发光像素驱动电路及其驱动方法 |
| KR20180067768A (ko) * | 2016-12-12 | 2018-06-21 | 삼성디스플레이 주식회사 | 화소 및 이를 가지는 유기전계발광 표시장치 |
| CN107274830B (zh) * | 2017-07-12 | 2019-07-02 | 上海天马有机发光显示技术有限公司 | 一种像素电路、其驱动方法及有机电致发光显示面板 |
| CN107591124B (zh) * | 2017-09-29 | 2019-10-01 | 上海天马微电子有限公司 | 像素补偿电路、有机发光显示面板及有机发光显示装置 |
| CN107610651B (zh) * | 2017-10-31 | 2019-11-08 | 武汉天马微电子有限公司 | 像素电路、像素电路的驱动方法和显示面板 |
| CN207503616U (zh) * | 2017-10-31 | 2018-06-15 | 昆山国显光电有限公司 | 一种像素电路和显示装置 |
| CN108962138B (zh) * | 2018-04-04 | 2020-10-23 | 信利（惠州）智能显示有限公司 | 像素电路的驱动方法 |
| CN108399888B (zh) * | 2018-05-29 | 2020-03-20 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、像素电路和显示面板 |
| CN108682387B (zh) * | 2018-07-18 | 2020-03-20 | 深圳吉迪思电子科技有限公司 | 一种像素电路、像素电路的衰退补偿方法及显示屏 |
-
2019
- 2019-01-18 CN CN202410027046.6A patent/CN117765880A/zh active Pending
- 2019-01-18 CN CN201910105995.0A patent/CN109559686A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN109559686A (zh) | 2019-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108206008B (zh) | 像素电路、驱动方法、电致发光显示面板及显示装置 | |
| CN110660360B (zh) | 像素电路及其驱动方法、显示面板 | |
| JP7094300B2 (ja) | 画素の駆動回路、画素の駆動方法及び表示装置 | |
| CN117765880A (zh) | 像素电路、驱动方法、电致发光显示面板及显示装置 | |
| CN109712565B (zh) | 一种像素电路、其驱动方法及电致发光显示面板 | |
| CN111179854A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
| CN111540315B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
| WO2020001026A1 (zh) | 像素驱动电路及方法、显示面板 | |
| CN109801592B (zh) | 像素电路及其驱动方法、显示基板 | |
| CN110100275B (zh) | 像素阵列基板及其驱动方法、显示面板、显示装置 | |
| US10984711B2 (en) | Pixel driving circuit, display panel and driving method | |
| CN110164375B (zh) | 像素补偿电路、驱动方法、电致发光显示面板及显示装置 | |
| US20240144884A1 (en) | Pixel driving circuit and display panel | |
| US20220319417A1 (en) | Pixel driving circuit and display panel | |
| CN114550653B (zh) | 像素驱动电路以及显示装置 | |
| CN110010076B (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
| CN111754939B (zh) | 一种像素电路及其驱动方法、显示装置 | |
| CN114270430B (zh) | 像素电路、其驱动方法及显示装置 | |
| JP2022534548A (ja) | ピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置 | |
| CN111354315B (zh) | 显示面板及显示装置、像素驱动方法 | |
| CN110544458A (zh) | 一种像素电路、其驱动方法及显示装置 | |
| CN111261102B (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
| CN110010071B (zh) | 像素补偿电路、其驱动方法、显示面板及显示装置 | |
| CN113066439B (zh) | 一种像素电路、驱动方法、电致发光显示面板及显示装置 | |
| CN112037714A (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |