KR100939849B1 - 유기전계발광장치의 화소 회로 - Google Patents

유기전계발광장치의 화소 회로 Download PDF

Info

Publication number
KR100939849B1
KR100939849B1 KR1020070114880A KR20070114880A KR100939849B1 KR 100939849 B1 KR100939849 B1 KR 100939849B1 KR 1020070114880 A KR1020070114880 A KR 1020070114880A KR 20070114880 A KR20070114880 A KR 20070114880A KR 100939849 B1 KR100939849 B1 KR 100939849B1
Authority
KR
South Korea
Prior art keywords
node
transistor
terminal
light emitting
initialization
Prior art date
Application number
KR1020070114880A
Other languages
English (en)
Other versions
KR20090048823A (ko
Inventor
김태상
Original Assignee
네오뷰코오롱 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오뷰코오롱 주식회사 filed Critical 네오뷰코오롱 주식회사
Priority to KR1020070114880A priority Critical patent/KR100939849B1/ko
Publication of KR20090048823A publication Critical patent/KR20090048823A/ko
Application granted granted Critical
Publication of KR100939849B1 publication Critical patent/KR100939849B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

능동형 유기전계발광장치의 화소 회로가 개시된다. 데이터 신호가 인가되고, 구동 트랜지스터의 문턱전압을 저장하는 구간에서 화소 회로는 구동 트랜지스터의 게이트 단자에 병렬로 연결된 2개의 커패시터를 구비한다. 즉, 스토리지 커패시터와 보조 커패시터가 화소 회로에 구비되고, 2개의 커패시터들에 구동 트랜지스터의 문턱전압이 저장된다. 발광구간에서 구동 트랜지스터의 문턱전압은 보상되고, 문턱전압의 영향은 배제된다. 또한 구동 트랜지스터의 게이트 단자에 병렬로 연결된 커패시터들에 의해 게이트 단자에서의 시정수는 증가한다. 따라서, 박막 트랜지스터에서 누설 전류가 발생하더라도 게이트 단자에서는 일정한 전압을 유지할 수 있다.
유기전계, OLED, 화소회로

Description

유기전계발광장치의 화소 회로{Pixel Circuit of Organic Light Emitting Display}
본 발명은 유기전계발광장치에 관한 것으로, 더욱 상세하게는 능동형 유기전계발광장치의 화소회로에 관한 것이다.
최근의 정보화가 진행됨에 따라 영상, 정보 및 통신산업은 비약적으로 발전해왔다. 특히, 디스플레이 분야에서는 기존의 브라운관이나 액정 디스플레이만으로는 수요자를 충족시키지 못하고 있다.
이러한 문제의 해결방안으로 제시된 디스플레이 장치가 곧 유기전계발광장치라 할 수 있다. 유기전계발광장치는 전극으로부터 전자와 홀이 주입되고, 이들이 여기상태를 거쳐서 재결합하는 것에 의해 발광동작이 일어나는 대표적인 자발광 소자이다. 이러한 유기전계발광장치는 기존의 액정 디스플레이에 비해 넓은 시야각, 빠른 응답속도 및 저전력 등의 다양한 장점을 지니고 있다.
통상적으로 유기전계발광장치는 수동형과 능동형으로 구분된다.
수동형은 애노드 전극과 캐소드 전극 사이에 발광층이 개재되는 구조를 취하고 있으며, 박막 트랜지스터와 같은 능동소자를 구비하지 아니한다.
또한, 능동형은 각각의 화소마다 박막 트랜지스터와 같은 능동소자를 구비하고, 화소의 휘도를 결정하는 데이터 신호를 지속적으로 인가하지 않더라도 일정 기간 동안 발광 동작을 수행할 수 있는 장점을 지닌다.
이러한 능동형 유기전계발광장치에서는 매트릭스 형태로 배치된 다수의 화소들마다 주사신호 및 데이터 신호를 인가하여 구동 전류를 발생시키는 메커니즘을 이용한다. 주사신호는 화소를 선택하는데 사용되며, 데이터 신호는 선택된 화소에 원하는 휘도의 발광 동작을 수행하기 위해 사용된다.
도 1은 종래의 유기전계발광장치의 화소회로를 도시한 회로도이다.
도 1을 참조하면, 스위칭 트랜지스터 Q1의 게이트 단자로 스캔신호 SEL이 인가된다. 스캔신호 SEL이 로우 레벨로 활성화되면, 스위칭 트랜지스터 Q1은 턴온되고, 데이터 신호 DATA는 구동 트랜지스터 Q2 및 스토리지 커패시터 Cst에 인가된다.
스토리지 커패시터를 통해 데이터 신호 DATA는 저장되고, 구동 트랜지스터 Q2는 구동전류 Idr을 발생한다. 발생된 구동전류 Idr에 의해 유기발광 다이오드 OLED는 소정의 휘도로 발광동작을 수행한다.
구동전류 Idr은 하기의 수학식 1에 의해 결정된다.
[수학식 1]
Figure 112007080933868-pat00001
상기 수학식 1에서 K는 상수이며, Vsg는 구동 트랜지스터 Q2의 소스-게이트 간의 전압이며, ｜Vth｜는 구동 트랜지스터 Q2의 문턱전압의 절대치이다.
상술한 스위칭 트랜지스터 및 구동 트랜지스터는 박막 트랜지스터들이며, 기판 상에 비정질의 실리콘을 형성한 다음, 다결정 실리콘으로 변환하는 LTPS(Low Temperature Poly-Silicon) 기술을 이용하여 형성된다. 이러한 다결정 실리콘 상에 트랜지스터를 형성하는 경우, 채널 영역의 그레인(grain)의 결정 방향에 따라 전하의 이동도 및 문턱 전압은 변경된다. 즉, 동일한 제조 공정이 수행되더라도, 인접한 화소마다 서로 다른 문턱 전압을 가지는 문제가 발생된다.
각각의 화소의 구동 트랜지스터들이 서로 다른 문턱 전압을 가지는 경우, 동일한 데이터 신호가 인가되더라도, 서로 다른 휘도로 발광 동작이 수행되는 문제가 발생한다. 즉, 동일한 데이터 신호에 의해 동일한 휘도가 표현되어야 함에도 서로 다른 휘도가 표현되는 문제가 발생한다.
또한, 발광동작이 수행되는 동안, 스캔신호 SEL은 비활성화 상태로서, 스위칭 트랜지스터 Q1은 오프 상태가 된다. 이러한 경우, 구동 트랜지스터 Q2는 스토리지 커패시터 Cst에 저장된 전압에 따라 구동전류를 형성한다. 그러나, LTPS 공정에 의해 제조되는 박막 트랜지스터들은 통상의 반도체 제조공정에 의해 제조되는 트랜지스터에 비해 높은 누설전류를 가진다. 따라서, Cst에 저장된 데이터 신호 DATA는 소정의 시정수에 따라 변경되는 현상이 발생한다. 즉, 발광동작 중에 구동 트랜지스터 Q2의 게이트 단자에 인가되는 전압은 변경되고, 이에 따라 구동 트랜지스터 Q2의 구동 전류는 시간에 따라 변경된다. 결국, 유기발광 다이오드 OLED의 발광특성이 시간에 따라 변경되는 문제점을 노출한다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 박막 트랜지스터의 문턱전압의 영향을 배제하고, 구동 트랜지스터의 게이트 단자에서의 전압의 변동을 최소화할 수 있는 화소 회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은, 선택 신호에 따라 데이터 신호를 제1 노드에 전달하기 위한 제1 스위칭 트랜지스터; 상기 제1 노드 및 제2 노드 사이에 연결되고, 상기 데이터 신호에 따라 구동전류를 발생하기 위한 구동 트랜지스터; 상기 제2 노드 및 상기 구동 트랜지스터의 게이트 단자인 제3 노드 사이에 연결되고, 상기 선택 신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 제2 스위칭 트랜지스터; 상기 제3 노드와 양의전원전압 사이에 연결되고, 상기 구동 트랜지스터의 문턱전압을 보상하기 위한 스토리지 커패시터; 상기 제3 노드에 연결되고 상기 스토리지 커패시터와 병렬연결되어 상기 제3 노드에서의 시정수를 증가시키기 위한 보조 커패시터; 상기 제3 노드에 연결되고, 초기화 제어신호에 따라 상기 스토리지 커패시터 및 상기 보조 커패시터에 대한 초기화 동작을 수행하는 초기화 트랜지스터; 상기 제2 노드와 양의전원전압 사이에 연결되고, 발광제어신호에 따라 온/오프 동작을 수행하는 제1 발광제어 트랜지스터; 상기 제1 노드와 제4 노드 사이에 연결되고, 상기 구동 트랜지스터에서 발생되는 상기 구동전류를 전달하는 제2 발광제어 트랜지스터; 및 상기 제4 노드와 음의전원전압 사이에 연결되고, 상기 구 동전류에 상응하는 발광동작을 수행하기 위한 유기발광 다이오드를 포함하는 유기전계발광장치의 화소회로를 제공한다.
본 발명에 따르면, 화소 회로의 구동 트랜지스터에서의 문턱 전압의 영향은 배제된다. 또한, 보조 커패시터를 스토리지 커패시터에 병렬로 연결하여 구동 트랜지스터의 게이트 단자에서 바라보는 커패시턴스를 증가시킨다. 이를 통해 구동 트랜지스터의 게이트 단자에서의 시정수는 증가한다. 따라서, LTPS 공정에 기인하여 박막 트랜지스터에서 누설전류가 발생되더라도, 구동 트랜지스터의 구동 전류에 영향을 미지는 게이트 단자의 전압의 변동은 최소화된다. 즉, 인가되는 데이터 신호에 상응하는 구동 전류를 형성할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 바람직한 실시예에 따른 화소회로를 도시한 회로도이다.
도 2을 참조하면, 본 실시예에 따른 화소회로는 제1 스위칭 트랜지스터 T1, 제2 스위칭 트랜지스터 T2, 초기화 트랜지스터 T3, 구동 트랜지스터 T4, 제1 발광제어 트랜지스터 T5, 제2 발광제어 트랜지스터 T6, 스토리지 커패시터 Cst, 보조 커패시터 Ccom 및 발광 다이오드 OLED로 구성된다.
제1 스위칭 트랜지스터 T1은 데이터 신호 DATA가 인가되는 라인과 제1 노드 N1 사이에 연결된다. 또한, 스캔신호 SEL에 의해 온/오프 동작을 수행한다. 즉, 제1 스위칭 트랜지스터 T1의 일측 단자는 데이터 신호 DATA가 인가되는 라인에 연결되고, 타측 단자는 제1 노드 N1에 연결된다. 또한, 게이트 단자에는 스캔신호 SEL이 인가된다. 또한, 스캔신호 SEL에 의해 제1 스위칭 트랜지스터 T1이 턴온되는 경우, 데이터 신호 DATA는 제1 스위칭 트랜지스터를 통해 제1 노드 N1에 전달된다.
제2 스위칭 트랜지스터 T2는 제2 노드 N2와 제3 노드 N3 사이에 연결된다. 또한, 제2 스위칭 트랜지스터 T2의 게이트 단자는 스캔신호 SEL에 연결되어, 스캔신호 SEL에 따라 온/오프 동작을 수행한다. 즉, 제2 스위칭 트랜지스터 T2의 일측 단자는 제2 노드 N2에 연결되고, 타측 단자는 제3 노드 N3에 연결된다. 또한, 게이트 단자에는 스캔신호 SEL이 인가된다. 따라서, 제1 스위칭 트랜지스터 T1과 제2 스위칭 트랜지스터 T2의 게이트 단자들은 스캔신호 SEL에 공통연결된다.
초기화 트랜지스터 T3은 초기화신호 VI와 제3 노드 N3 사이에 연결된다. 또한, 초기화 제어신호 INT에 따라 온/오프 동작을 수행한다. 초기화 트랜지스터 T3의 일측 단자는 상기 제3 노드 N3에 연결되고, 타측 단자는 초기화신호 VI에 연결된다. 또한, 게이트 단자에는 초기화 제어신호 INT가 인가된다.
구동 트랜지스터 T4는 제1 노드 N1와 제2 노드 N2 사이에 연결된다. 또한, 구동 트랜지스터 T4의 게이트 단자는 제3 노드 N3의 전압에 따라 구동 전류 Idr을 발생한다. 상기 구동 트랜지스터 T4의 일측 단자는 제1 노드 N1에 연결되고, 타측 단자는 제2 노드 N2에 연결된다. 또한, 게이트 단자는 제3 노드 N3에 연결된다. 따라서, 상기 제2 스위칭 트랜지스터 T2의 턴온 동작에 따라 구동 트랜지스터 T4는 다이오드 연결된다.
제1 발광제어 트랜지스터 T5는 양의전원전압 ELVDD와 제2 노드 N2 사이에 연결되고, 발광제어신호 EM에 의해 온/오프 동작을 수행한다. 즉, 상기 제1 발광제어 트랜지스터 T5의 일측 단자는 양의전원전압 ELVDD가 연결되고, 타측 단자는 제2 노드 N2에 연결된다. 또한, 게이트 단자는 발광제어신호 EM에 연결된다.
제2 발광제어 트랜지스터 T6은 제1 노드 N1과 제4 노드 N4 사이에 연결된다. 또한, 상기 제1 발광제어 트랜지스터 T5와 동일하게 발광제어신호 EM에 의해 온/오프 동작을 수행한다. 상기 제2 발광제어 트랜지스터 T6의 일측 단자는 제1 노드 N1에 연결되고, 타측 단자는 제4 노드 N4에 연결된다. 또한, 게이트 단자는 발광제어신호 EM에 연결된다.
스토리지 커패시터 Cst는 제3 노드 N3와 양의전원전압 ELVDD 사이에 연결된다. 또한, 보조 커패시터 Ccom은 제3 노드 N3과 초기화 제어신호 INT 사이에 연결된다.
유기발광 다이오드 OLED는 제4 노드 N4와 음의전원전압 ELVSS 사이에 연결된다. 구동 트랜지스터 T4에서 발생되는 구동전류 Idr에 의해 유기발광 다이오드 OLED는 소정의 휘도로 발광동작을 수행한다.
도 3은 상기 도 2에 도시된 화소회로의 동작을 설명하기 위한 타이밍도이다.
도 3을 참조하면, 화소회로를 3개의 동작구간으로 나누어 구동된다.
먼저, 초기화 구간 P1에서는 초기화 트랜지스터 T3를 통해 초기화신호 VI를 스토리지 커패시터 Cst 및 보조 커패시터 Ccom에 전달한다. 따라서, 초기화 구간 P1에서 제3 노드 N3의 전압은 VI로 초기화된다.
이어서, 보상 구간 P2에서는 데이터 신호 DATA를 스토리지 커패시터 Cst 및 보조 커패시터 Ccom에 전달한다. 즉, 데이터 신호 DATA 및 구동 트랜지스터 T4의 문턱전압의 절대치
Figure 112007080933868-pat00002
를 커패시터들에 저장한다.
계속해서, 발광 구간 P3에서는 발광제어신호 EM을 활성화하여 발광제어 트랜지스터들을 턴온시켜서 구동 전류 Idr을 발생시킨다. 발생된 구동 전류 Idr에 의해 유기발광 다이오드 OLED는 소정의 휘도로 발광한다. 구동 전류 Idr을 발생하기 위해 구동 트랜지스터 T4에 인가되는 제3 노드 N3의 전압에는 문턱전압의 절대치
Figure 112007080933868-pat00003
가 반영된 상태이다. 따라서, 구동 전류 Idr에서는 구동 트랜지스터 T4의 문턱전압의 영향이 배제된다.
도 4는 본 발명의 바람직한 실시예에 따라 상기 도 2에 도시된 화소회로의 초기화 구간에서의 동작을 설명하기 위한 회로도이다.
도 4를 참조하면, 실선은 신호들이 인가되는 부분을 나타내고, 점선은 트랜지스터의 오프에 의해 신호의 인가가 차단된 부분을 나타낸다.
먼저, 도 4에서 초기화 구간 P1에서는 초기화 제어신호 INT만이 활성화된다. 따라서, 하이레벨을 가지는 초기화 제어신호 INT에 의해 초기화 트랜지스터 T3만이 턴온된다. 턴온된 초기화 트랜지스터 T3을 통해 제3 노드 N3에는 초기화 신호 VI가 인가된다. 따라서, 스토리지 커패시터 Cst, 보조 커패시터 Ccom이 공통연결된 제3 노드 N3은 VI레벨로 초기화된다.
도 5는 본 발명의 바람직한 실시예에 따라 데이터 신호 상기 도 2에 도시된 화소회로의 데이터신호 입력구간에서의 동작을 설명하기 위한 회로도이다.
도 5를 참조하면, 실선은 신호들이 인가되는 부분을 나타내고, 점선은 트랜지스터의 오프에 의해 신호의 인가가 차단된 부분을 나타낸다.
상기 도 3의 보상 구간 P2에서는 초기화 제어신호 INT는 비활성화되고, 스캔신호 SEL은 활성화되며, 데이터 신호 DATA가 입력된다. 비활성화된 초기화 제어신호 INT에 의해 초기화 트랜지스터 T3는 턴오프된다.
또한, 활성화된 스캔신호 SEL에 의해 제1 스위칭 트랜지스터 T1 및 제2 스위칭 트랜지스터 T2는 턴온된다. 턴온된 제1 스위칭 트랜지스터 T1을 통해 데이터 신호 DATA는 제1 노드 N1로 인가된다. 또한, 턴온된 제2 스위칭 트랜지스터 T2에 의해 구동 트랜지스터 T4는 다이오드 연결된다. 구동 트랜지스터 T4가 다이오드 연결되는 경우, 게이트 단자인 제3 노드 N3의 전압은 DATA-
Figure 112007080933868-pat00004
로 세팅된다. 이러한 제3 노드 N3의 전압은 스토리지 커패시터 Cst 및 보조 커패시터 Ccom의 일측단에 저장되는 전압이 된다. 따라서, 스토리지 커패시터 Cst에는 ELVDD-(DATA-
Figure 112007080933868-pat00005
)의 전압차가 저장되며, 보조 커패시터 Ccom에는 INT-(DATA-
Figure 112007080933868-pat00006
)의 전압차가 저장된다.
도 6은 본 발명의 바람직한 실시예에 따라 데이터 신호 상기 도 2에 도시된 화소회로의 발광 구간에서의 동작을 설명하기 위한 회로도이다.
도 6을 참조하면, 실선은 신호들이 인가되는 부분을 나타내고, 점선은 트랜지스터의 오프에 의해 신호의 인가가 차단된 부분을 나타낸다.
상기 도 3에서 발광구간 P3에서 스캔신호 SEL은 비활성화되고, 발광제어신호 EM은 활성화된다. 활성화된 발광제어신호 EM에 의해 제1 발광제어 트랜지스터 T5 및 제2 발광제어 트랜지스터 T6은 턴온된다. 따라서, 양의전원전압 ELVDD 및 음의전원전압 ELVSS 사이에는 전류경로가 형성된다.
또한, 비활성화된 스캔신호 SEL에 의해 제1 선택 트랜지스터 T1 및 제2 선택 트랜지스터 T2는 턴오프된다. 턴오프된 제1 선택 트랜지스터 T1에 의해 데이터 신호 DATA의 유입은 차단된다.
기 저장된 제3 노드 N3의 전압 DATA-
Figure 112007080933868-pat00007
에 의해 구동 트랜지스터 T4는 구동 전류 Idr을 발생시킨다. 예컨대, 상기 구동 트랜지스터 T4가 활성영역에서 동작하는 경우, 구동 전류 Idr은 하기의 수학식 2로 표현된다.
[수학식 2]
Figure 112007080933868-pat00008
Figure 112007080933868-pat00009
Figure 112007080933868-pat00010
상기 수학식 2에서 나타나는 바와 같이 구동 전류 Idr에서 구동 트랜지스터 T4의 문턱 전압
Figure 112007080933868-pat00011
의 영향은 배제된다.
또한, 스토리지 커패시터 Cst 이외에 보조 커패시터 Ccom은 제3 노드 N3에 대해 병렬연결된다. 따라서, 제3 노드 N3에서 바라보는 커패시턴스는 Cst+Ccom이 되며, 구동 전류를 발생시키는 발광구간에서 구동 트랜지스터 T4의 게이트 단에 인가되는 제3 노드 N3의 전압을 소정 기간 동안 유지시킨다.
즉, 병렬로 연결된 커패시터들에 의해 제3 노드 N3에서의 시정수는 증가하며, 시정수의 증가에 의해 구동 트랜지스터 T4의 게이트 전압은 일정하게 유지될 수 있다.
통상적으로, 능동형 유기전계발광장치에서 트랜지스터들은 LTPS(Low Temperature Poly-Silicon) 공정을 이용하여 형성한다. 즉, 박막 트랜지스터들은 비정질 상태로 실리콘 박막을 형성한 다음, 레이저를 조사하여 폴리실리콘으로 형성된다. 이러한 LTPS 공정을 이용하여 트랜지스터를 형성하는 경우, 반도체 기판 상에 형성하는 트랜지스터에 비해 높은 누설전류를 발생한다. 즉, 제어신호를 통해 트랜지스터를 오프시킨다 하더라도 오프 상태의 트랜지스터에는 누설전류가 발생한다.
본 발명에서는 구동 트랜지스터 T4의 게이트 단자인 제3 노드 N3에 병렬로 커패시터들을 배치하고, 증가된 커패시턴스를 이용하여 시정수를 증가시킨다. 따라서 증가된 시정수에 의해 누설전류의 발생에도 불구하고, 일정한 게이트 전압을 유지할 수 있으며, 구동 트랜지스터 T4의 문턱전압의 영향을 배제할 수 있다.
또한, 상기 도 2 내지 도 6에서는 트랜지스터들 T1, T2 및 T3은 NMOS로 묘사된다. 그러나, NMOS 트랜지스터 대신에 PMOS 트랜지스터로 구성될 수 있다. 만일, 트랜지스터들 T1, T2 및 T3이 PMOS인 경우, 상기 도 3의 타이밍도에서 초기화 제어신호 INT와 스캔신호 SEL은 반전된 상태로 인가되어야 한다.
도 1은 종래의 유기전계발광장치의 화소회로를 도시한 회로도이다.
도 2는 본 발명의 바람직한 실시예에 따른 화소회로를 도시한 회로도이다.
도 3은 상기 도 2에 도시된 화소회로의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 바람직한 실시예에 따라 상기 도 2에 도시된 화소회로의 초기화 구간에서의 동작을 설명하기 위한 회로도이다.
도 5는 본 발명의 바람직한 실시예에 따라 데이터 신호 상기 도 2에 도시된 화소회로의 데이터신호 입력구간에서의 동작을 설명하기 위한 회로도이다.
도 6은 본 발명의 바람직한 실시예에 따라 데이터 신호 상기 도 2에 도시된 화소회로의 발광 구간에서의 동작을 설명하기 위한 회로도이다.

Claims (5)

  1. 일측 단자가 데이터 신호에 연결되고, 타측 단자가 제1 노드에 연결되며, 게이트 단자가 스캔신호에 연결되어, 상기 스캔신호에 따라 상기 데이터 신호를 상기 제1 노드에 전달하기 위한 제1 스위칭 트랜지스터;
    상기 제1 노드에 일측 단자가 연결되고, 제2 노드에 타측 단자가 연결되며, 게이트 단자가 제3 노드에 연결되어, 상기 데이터 신호에 따라 구동전류를 발생하기 위한 구동 트랜지스터;
    상기 제2 노드에 일측 단자가 연결되고, 상기 구동 트랜지스터의 게이트 단자인 상기 제3 노드에 타측 단자가 연결되며, 게이트 단자가 스캔 신호에 연결되어, 상기 스캔신호에 따라 상기 구동 트랜지스터를 다이오드 연결시키는 제2 스위칭 트랜지스터;
    상기 제3 노드와 양의전원전압 사이에 연결되고, 상기 구동 트랜지스터의 문턱전압을 보상하기 위한 스토리지 커패시터;
    상기 제3 노드와 초기화 제어신호 사이에 연결되고 상기 제3 노드에서의 시정수를 증가시키기 위한 보조 커패시터;
    일측 단자가 상기 제3 노드에 연결되고, 타측 단자가 초기화 신호에 연결되며, 게이트 단자가 상기 초기화 제어신호에 연결되어, 상기 초기화 제어신호에 따라 상기 스토리지 커패시터 및 상기 보조 커패시터에 대한 초기화 동작을 수행하는 초기화 트랜지스터;
    일측 단자가 상기 제2 노드에 연결되고, 타측 단자가 상기 양의전원전압에 연결되며, 게이트 단자가 발광제어신호에 연결되어, 상기 발광제어신호에 따라 온/오프 동작을 수행하는 제1 발광제어 트랜지스터;
    일측 단자가 상기 제1 노드에 연결되고, 타측 단자가 제4 노드 사이에 연결되며, 게이트 단자가 상기 발광제어신호에 연결되어, 상기 구동 트랜지스터에서 발생되는 상기 구동전류를 전달하는 제2 발광제어 트랜지스터; 및
    상기 제4 노드와 음의전원전압 사이에 연결되고, 상기 구동전류에 상응하는 발광동작을 수행하기 위한 유기발광 다이오드를 포함하는 유기전계발광장치의 화소회로.
  2. 제1항에 있어서, 상기 화소회로는,
    상기 초기화 트랜지스터를 턴온하여 상기 스토리지 커패시터 및 상기 보조 커패시터를 초기화시키는 초기화 구간,
    상기 제1 스위칭 트랜지스터 및 상기 제2 스위칭 트랜지스터를 턴온하여 상기 데이터 신호 및 상기 구동 트랜지스터의 문턱전압을 상기 제3 노드에 저장하기 위한 보상 구간 및
    상기 제1 발광제어 트랜지스터 및 상기 제2 발광제어 트랜지스터를 턴온하여 상기 구동전류를 상기 유기발광 다이오드에 공급하는 발광 구간으로 나누어 동작하는 것을 특징으로 하는 유기전계발광장치의 화소회로.
  3. 제2항에 있어서, 상기 보조 커패시터는 상기 보상 구간에서 상기 제3 노드를 통해 상기 데이터 신호와 상기 구동 트랜지스터의 문턱전압의 차이를 저장하고, 상기 발광 구간에서 상기 구동 트랜지스터의 문턱전압을 보상하는 것을 특징으로 하는 유기전계발광장치의 화소회로.
  4. 제2항에 있어서, 상기 보조 커패시터는 상기 발광구간에서 상기 제3 노드에서의 시정수를 증가시키는 것을 특징으로 하는 유기전계발광장치의 화소회로.
  5. 제1항에 있어서, 상기 제1 스위칭 트랜지스터, 상기 제2 스위칭 트랜지스터 및 상기 초기화 트랜지스터는 NMOS인 것을 특징으로 하는 유기전계발광장치의 화소회로.
KR1020070114880A 2007-11-12 2007-11-12 유기전계발광장치의 화소 회로 KR100939849B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070114880A KR100939849B1 (ko) 2007-11-12 2007-11-12 유기전계발광장치의 화소 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070114880A KR100939849B1 (ko) 2007-11-12 2007-11-12 유기전계발광장치의 화소 회로

Publications (2)

Publication Number Publication Date
KR20090048823A KR20090048823A (ko) 2009-05-15
KR100939849B1 true KR100939849B1 (ko) 2010-01-29

Family

ID=40857724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070114880A KR100939849B1 (ko) 2007-11-12 2007-11-12 유기전계발광장치의 화소 회로

Country Status (1)

Country Link
KR (1) KR100939849B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912987B2 (en) 2012-05-29 2014-12-16 Samsung Display Co., Ltd. Organic light emitting display device and driving method thereof

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682691B1 (ko) 2010-07-20 2016-12-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101793176B1 (ko) 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
JP2012128407A (ja) * 2010-11-24 2012-07-05 Canon Inc 有機ｅｌ表示装置
JP5890656B2 (ja) 2011-11-09 2016-03-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 電気光学装置の駆動方法および電気光学装置
KR101964768B1 (ko) 2012-09-10 2019-04-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR101994657B1 (ko) 2012-12-12 2019-07-02 삼성디스플레이 주식회사 유기전계발광 표시장치
CN103236237B (zh) 2013-04-26 2015-04-08 京东方科技集团股份有限公司 一种像素单元电路及其补偿方法、以及显示装置
KR101478096B1 (ko) * 2013-12-06 2015-01-06 숭실대학교산학협력단 전압보상형 화소회로 및 그 구동방법
TWI514352B (zh) * 2014-05-20 2015-12-21 Au Optronics Corp 有機發光二極體顯示器之像素驅動電路及其操作方法
KR20180032560A (ko) * 2015-08-07 2018-03-30 선전 로욜 테크놀로지스 컴퍼니 리미티드 화소 회로 및 구동 방법, 디스플레이 패널
CN105405395B (zh) 2016-01-04 2017-11-17 京东方科技集团股份有限公司 一种像素结构、其驱动方法及相关显示装置
CN106128360B (zh) 2016-09-08 2018-11-13 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN109559686B (zh) * 2019-01-18 2024-06-11 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246204A (ja) * 2003-02-14 2004-09-02 Sony Corp 画素回路、表示装置、および画素回路の駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246204A (ja) * 2003-02-14 2004-09-02 Sony Corp 画素回路、表示装置、および画素回路の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912987B2 (en) 2012-05-29 2014-12-16 Samsung Display Co., Ltd. Organic light emitting display device and driving method thereof

Also Published As

Publication number Publication date
KR20090048823A (ko) 2009-05-15

Similar Documents

Publication Publication Date Title
KR100939849B1 (ko) 유기전계발광장치의 화소 회로
EP3462437B1 (en) Organic light emitting display device and method for driving the same
CN108417182B (zh) 像素和具有像素的显示设备
KR100560479B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100497247B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100370286B1 (ko) 전압구동 유기발광소자의 픽셀회로
KR101127582B1 (ko) 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
KR100624137B1 (ko) 유기 전계 발광 표시장치의 화소회로 및 그의 구동방법
KR101058114B1 (ko) 화소 회로, 유기 전계 발광 표시 장치
KR102030632B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US7456580B2 (en) Light emitting device
US20050017934A1 (en) Organic light emitting device pixel circuit and driving method therefor
US7825881B2 (en) Organic light emitting display device
US20150002558A1 (en) Light-emitting display apparatus and driving method thereof
CN104751804A (zh) 一种像素电路、其驱动方法及相关装置
KR20150070718A (ko) 유기전계 발광 표시장치
JP2006146219A (ja) 表示装置及びその駆動方法
KR102637292B1 (ko) 유기 발광 다이오드 표시 장치
KR102540994B1 (ko) 화소 및 이를 포함하는 표시 장치
US10665163B2 (en) Pixel circuit, driving method thereof, array substrate and display device
CN109389937B (zh) 一种像素电路、显示装置及像素电路的驱动方法
US20170193919A1 (en) Organic light emitting display device
KR20060024869A (ko) 발광 표시 장치 및 그 구동 방법
CN115700868A (zh) 用于显示装置的像素电路
KR100683772B1 (ko) 유기 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141215

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee