JP5890656B2 - 電気光学装置の駆動方法および電気光学装置 - Google Patents

電気光学装置の駆動方法および電気光学装置 Download PDF

Info

Publication number
JP5890656B2
JP5890656B2 JP2011245724A JP2011245724A JP5890656B2 JP 5890656 B2 JP5890656 B2 JP 5890656B2 JP 2011245724 A JP2011245724 A JP 2011245724A JP 2011245724 A JP2011245724 A JP 2011245724A JP 5890656 B2 JP5890656 B2 JP 5890656B2
Authority
JP
Japan
Prior art keywords
transistor
node
optical device
electro
terminal connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011245724A
Other languages
English (en)
Other versions
JP2013101265A (ja
Inventor
石井　良
良 石井
浩文 勝瀬
浩文 勝瀬
武志 奥野
武志 奥野
直明 古宮
直明 古宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to JP2011245724A priority Critical patent/JP5890656B2/ja
Priority to KR1020120056802A priority patent/KR20130051394A/ko
Priority to US13/609,226 priority patent/US9236001B2/en
Publication of JP2013101265A publication Critical patent/JP2013101265A/ja
Application granted granted Critical
Publication of JP5890656B2 publication Critical patent/JP5890656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、電気光学装置の駆動方法および電気光学装置に関する。
テレビ受像機の表示部には、透過型あるいは半透過反射型の液晶パネルを備えた液晶表示装置や、有機ＥＬ素子が構成された有機ＥＬ表示パネルを備えた有機ＥＬ表示装置が広く用いられている。このような電気光学装置は、近年では高解像度化や三次元画像の表示に伴って、画素回路の駆動の高速化が求められている。
駆動の高速化に伴い、画素回路中の駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に取ることができず、表示品位の劣化が大きな問題となっている。これらの問題を解決するためには、画素回路のトランジスタ数、キャパシタ数の増加が避けられなかったが、画素回路の素子数を削減した技術として、例えば特許文献１，２等がある。
特開２０１０−１１３２３０号公報 特開２００５−０９９７７３号公報
しかし、これらの技術では、駆動トランジスタのスレッショルド電圧補償と画素回路のデータ書き込みと基準電位書き込みとを各走査線選択期間中に行う必要があるので、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に取ることができず、表示品位の劣化が避けられないという問題があった。この問題は、特に三次元画像表示のために面順次駆動を行う場合、走査線選択期間がさらに短くなるため、顕著となる。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能な、新規かつ改良された電気光学装置の駆動方法および電気光学装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、第１電源と、第２電源と、複数のデータ線と、複数の走査線と、複数の信号線と、データ線と走査線とが交わる領域に設けられる複数の画素回路と、を備え、画素回路は、第１電源から第２電源へ電流が流れることにより発光する発光素子と、第１端子が前記第１電源側に、ゲートが第２ノードに、第２端子が前記第２電源側にそれぞれ接続されている第１トランジスタと、第１端子が前記第２ノードに、ゲートが前記信号線に、第２端子が前記第１トランジスタの前記第２端子にそれぞれ接続されている第２トランジスタと、第１端子がデータ線に、ゲートが走査線に、第２端子が第１ノードにそれぞれ接続されている第３トランジスタと、一の端子が前記第１ノードに、他の端子が前記第２ノードに接続されているキャパシタと、を備え、発光素子が全ての画素回路において１フレーム中の所定の期間に一斉に発光する電気光学装置において、発光素子を非発光状態にして、信号線に印加するパルスの変化により第２トランジスタをオンする第１ステップと、第２トランジスタをオンした後に、走査線を順次排他的に選択し、選択された走査線にゲートが接続されている第３トランジスタをオンして、対応するデータ電圧をデータ線から第３トランジスタを介して第１ノードに書き込む第２ステップと、を備えることを特徴とする、電気光学装置の駆動方法が提供される。
かかる方法によれば、発光素子を非発光状態にして、信号線に印加するパルスの変化により第２トランジスタをオンした後に、走査線を順次排他的に選択し、選択された走査線にゲートが接続されている第３トランジスタをオンして、選択された画素に対応するデータ電圧をデータ線から第３トランジスタを介して第１ノードに書き込む。その結果、本発明のある観点による電気光学装置の駆動方法は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。
第２ステップの後に全ての走査線を同時に選択して第３トランジスタをオンすることにより所定の基準電圧をデータ線から第３トランジスタを介して第１ノードに書き込む第３ステップをさらに備えていてもよい。
第３ステップの後に、第１電源から第２電源へ電流を流して、第２ノードの電圧値に対応する明るさで発光素子を発光させる第４ステップをさらに備えていてもよい。
電気光学装置は、複数の制御線をさらに備え、画素回路は、第１端子が前記第１トランジスタの前記第２端子に、ゲートが前記制御線に、第２端子が前記発光素子のアノードにそれぞれ接続されている第４トランジスタをさらに備え、第４ステップにおいて、制御線に印加するパルスの変化により第４トランジスタをオンさせることで第１電源から第２電源に電流を流すようにしてもよい。
第４ステップにおいて、第２電源の電位を第１電源の電位より低くすることで第１電源から第２電源に電流を流すようにしてもよい。
第３ステップにおいて、第２トランジスタを全てのラインで一斉にオフさせるようにしてもよい。
第３ステップにおいて、第２トランジスタをライン毎に順次オフさせるようにしてもよい。
電気光学装置は、複数のリセット線と、リセット電源と、をさらに備え、画素回路は、第１端子が第２ノードに、ゲートがリセット線に、第２端子がリセット電源にそれぞれ接続されている第５トランジスタをさらに備え、第４ステップの後に、リセット線に印加するパルスの変化により第５トランジスタをオンさせることで第２ノードをリセット電源に接続して所定のリセット電位に設定するようにしてもよい。
電気光学装置は、複数のリセット線をさらに備え、画素回路は、第１端子が第２ノードに、ゲートがリセット線に、第２端子がデータ線にそれぞれ接続されている第６トランジスタをさらに備え、第４ステップの後に、データ線の電位を所定のリセット電位に設定し、リセット線に印加するパルスの変化により第６トランジスタをオンさせることで第２ノードをデータ線に接続して所定のリセット電位に設定するようにしてもよい。
また、上記課題を解決するために、本発明の別の観点によれば、第１電源と、第２電源と、複数のデータ線と、複数の走査線と、複数の信号線と、データ線と走査線とが交わる領域に設けられる複数の画素回路と、を備え、画素回路は、第１電源から第２電源へ電流が流れることにより発光する発光素子と、第１端子が前記第１電源側に、ゲートが第２ノードに、第２端子が第２トランジスタのドレインおよび前記前記第２電源側にそれぞれ接続されている第１トランジスタと、第１端子が前記第２ノードに、ゲートが前記信号線に、第２端子が前記第１トランジスタの前記第２端子にそれぞれ接続されている第２トランジスタと、第１端子がデータ線に、ゲートが走査線に、第２端子が第１ノードにそれぞれ接続されている第３トランジスタと、一の端子が第１ノードに、他の端子が第２ノードに接続されているキャパシタと、を備え、発光素子が全ての画素回路において１フレーム中の所定の期間に一斉に発光し、第１トランジスタのスレッショルド電圧を補償している間に、走査線の走査により選択された画素に対応するデータ電圧を、データ線から第３トランジスタを介して第１ノードに書き込むことを特徴とする、電気光学装置が提供される。
上記電気光学装置は、複数の制御線をさらに備え、画素回路は、第１端子が第１トランジスタの第２端子に、ゲートが制御線に、第２端子が発光素子のアノードにそれぞれ接続されている第４トランジスタをさらに備えていてもよい。
上記電気光学装置は、複数のリセット線と、リセット電源と、をさらに備え、画素回路は、第１端子が第２ノードに、ゲートがリセット線に、第２端子がリセット電源にそれぞれ接続されている第５トランジスタをさらに備えていてもよい。
上記電気光学装置は、複数のリセット線をさらに備え、画素回路は、第１端子が第２ノードに、ゲートがリセット線に、第２端子がデータ線にそれぞれ接続されている第６トランジスタをさらに備えていてもよい。
第１トランジスタ、第２トランジスタ、および第３トランジスタは、いずれもＰチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。
以上説明したように本発明によれば、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能な、新規かつ改良された電気光学装置の駆動方法および電気光学装置を提供することができる。
本発明の第１の実施形態にかかる電気光学装置の画素回路１００の構成を示す説明図である。 本発明の第１の実施形態に係る電気光学装置の画素回路１００を駆動させるための各信号のタイミングチャートを示す説明図である。 本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。 本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。 本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。 本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。 本発明の第１の実施形態に係る電気光学装置の画素回路１００を駆動させるための各信号のタイミングチャートの変形例を示す説明図である。 本発明の第２の実施形態にかかる電気光学装置の画素回路２００の構成を示す説明図である。 本発明の第２の実施形態に係る電気光学装置の画素回路２００を駆動させるための各信号のタイミングチャートを示す説明図である。 本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である。 本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である 本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である 本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である 本発明の第３の実施形態にかかる電気光学装置の画素回路３００の構成を示す説明図である。 本発明の第４の実施形態にかかる電気光学装置の画素回路４００の構成を示す説明図である。 本発明の第３の実施形態にかかる電気光学装置の画素回路３００および本発明の第４の実施形態にかかる電気光学装置の画素回路４００を駆動させるための各信号のタイミングチャートを示す説明図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
＜１．第１の実施形態＞
［電気光学装置の画素回路の構成］
まず、本発明の第１の実施形態に係る電気光学装置の画素回路の構成について説明する。図１は、本発明の第１の実施形態にかかる電気光学装置の画素回路１００の構成を示す説明図である。本発明の第１の実施形態にかかる電気光学装置は、図１に示した画素回路１００が、ｎ行の走査線とｍ列のデータ線との交点にマトリクス状に配置された構造を有するものである。以下、図１を用いて本発明の第１の実施形態に係る電気光学装置の画素回路の構成について説明する。
図１に示したように、本発明の第１の実施形態にかかる電気光学装置の画素回路１００は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、第４トランジスタＭ４と、キャパシタＣＳＴと、発光素子ＯＬＥＤと、を含んで構成される。
第１トランジスタＭ１は、第１端子が第１電源ＥＬＶＤＤに、ゲートが第２ノードＮ２に、第２端子が第２トランジスタＭ２の第２端子および第４トランジスタＭ４の第１端子に、それぞれ接続されている。
第２トランジスタＭ２は、第１端子が第２ノードＮ２に、ゲートが信号線ＧＣに、第２端子が第１トランジスタＭ１の上記第２端子および第４トランジスタＭ４の第１端子に、それぞれ接続されている。
第３トランジスタＭ３は、第１端子がデータ線ＤＡＴＡに、ゲートが走査線ＳＣＡＮに、第２端子が第１ノードＮ１に、それぞれ接続されている。
第４トランジスタＭ４は、ゲートが制御線ＥＭに、第２端子が発光素子ＯＬＥＤのエミッタに、それぞれ接続されている。
画素回路１００における第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３および第４トランジスタＭ４は、いずれもＰチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
キャパシタＣＳＴは、一の端子が第１ノードＮ１に、他の端子が第２ノードＮ２に、それぞれ接続されている。
走査線ＳＣＡＮは、第３トランジスタＭ３をオン・オフするための制御パルスを供給するものである。走査線ＳＣＡＮに供給される制御パルスによって第３トランジスタＭ３はオン・オフされる。
データ線ＤＡＴＡは、画素回路１００にデータ信号を供給するものである。走査線ＳＣＡＮに供給される制御パルスによって第３トランジスタＭ３がオンになると、その画素回路１００に対応するデータ電圧が、第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。
信号線ＧＣは、第２トランジスタＭ２をオン・オフするための制御パルスを供給するものである。信号線ＧＣに供給される制御パルスによって第２トランジスタＭ２はオン・オフされる。
制御線ＥＭは、第４トランジスタＭ４をオン・オフするための制御パルスを供給するものである。制御線ＥＭに供給される制御パルスによって第４トランジスタＭ４はオン・オフされ、第４トランジスタＭ４がオンになっている期間で、画素回路１００の第２ノードＮ２に保持されている電位に応じた電流を発光素子ＯＬＥＤに流す。
発光素子ＯＬＥＤは、例えば有機ＥＬ素子で構成され、アノードとカソードとの間を流れる電流量に応じて自発光する素子である。本実施形態では、上述したように、制御線ＥＭに供給される制御パルスによって第４トランジスタＭ４がオンになっている期間に、画素回路１００の第２ノードＮ２に保持されている電位に応じた電流が発光素子ＯＬＥＤに流れ、この電流によって発光素子ＯＬＥＤは自発光する。
本発明の第１の実施形態に係る電気光学装置では、全ての画素回路１００について、第４トランジスタＥＭを一斉にオンにするための制御パルスが制御線ＥＭにより供給される。これにより、本発明の第１の実施形態に係る電気光学装置は面順次駆動される。
以上、図１を用いて本発明の第１の実施形態に係る電気光学装置の画素回路１００の構成について説明した。次に、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動方法について説明する。
［電気光学装置の画素回路の駆動方法］
図２は、本発明の第１の実施形態に係る電気光学装置の画素回路１００を駆動させるための各信号のタイミングチャートを示す説明図であり、図３Ａ〜図３Ｄは、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動状態を示す説明図である。以下、図２および図３Ａ〜図３Ｄを用いて、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動方法について説明する。
図２に示したタイミングチャートには、１行目の走査線ＳＣＡＮ（１）、２行目の走査線ＳＣＡＮ（２）、ｎ行目の走査線ＳＣＡＮ（ｎ）にそれぞれ供給される制御パルス、信号線ＧＣに供給される制御パルス、制御線ＥＭに供給される制御パルス、データ線ＤＡＴＡに供給されるデータ信号の状態が図示されている。
図２の期間（ａ）および図３Ａにおいて、制御線ＥＭをハイにすることにより、第４トランジスタＭ４をオフした状態とし、信号線ＧＣをローにすることで、第２トランジスタＭ２をオンする。この結果、発光素子ＯＬＥＤは非発光状態となり、第１トランジスタＭ１はダイオード接続状態となる。第２トランジスタＭ２がオンされ第１トランジスタＭ１がダイオード接続状態となることで、ノードＮ２の電圧が、ＥＬＶＤＤ−Ｖｔｈ（Ｖｔｈは第１トランジスタＭ１のスレッショルド電圧）に向かって変動し始める。図３Ａでは、ＥＬＶＤＤ＝１２Ｖ、Ｖｔｈ＝１Ｖとしている。これにより、第２ノードＮ２の電位は１１Ｖとなる。もちろん、本発明ではＥＬＶＤＤおよびＶｔｈの値はかかる例に限定されるものではない。
続いて、図２の期間（ｂ）および図３Ｂにおいて、各走査線ＳＣＡＮ（１）、ＳＣＡＮ（２）、・・・、ＳＣＡＮ（ｎ）が順次排他的に選択され、選択された走査線上の第３トランジスタＭ３がオンする。選択された走査線上の第３トランジスタＭ３がオンすると、その選択された画素に対応するデータ電圧ＶＤＡＴＡが、データ線ＤＡＴＡから、第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。
図２の期間（ｂ）において、データ線ＤＡＴＡから供給されるデータ電圧ＶＤＡＴＡ（図３Ｂでは７Ｖ〜１４Ｖの範囲を有する）は、階調レベルと、後述する基準電位Ｖｂａｓとによって適宜設定される。図２の期間（ｂ）においても、第１トランジスタＭ１はダイオード接続状態を維持しているので、第２ノードＮ２はＥＬＶＤＤ−Ｖｔｈになるまで変動し続けることになり、キャパシタＣＳＴに充電される電圧は、第１ノードＮ１を基準とすると、ＥＬＶＤＤ−Ｖｔｈ−ＶＤＡＴＡとなる。
続いて、図２の期間（ｃ）および図３Ｃにおいて、信号線ＧＣをハイにすることで、第２トランジスタＭ２をオフするとともに、全走査線ＳＣＡＮ（１）、ＳＣＡＮ（２）、・・・、ＳＣＡＮ（ｎ）を同時選択することにより、全ての画素回路１００の第３トランジスタＭ３をオンする。
図２の期間（ｃ）において、データ電圧ＶＤＡＴＡを基準電位Ｖｂａｓ（図３Ｃでは９Ｖ）とすることにより、第３トランジスタＭ３を介して全ての画素回路１００の第１ノードＮ１に電位Ｖｂａｓが書き込まれる。第１ノードＮ１に電位Ｖｂａｓが書き込まれることに伴い、第２ノードＮ２の電位は、キャパシタＣＳＴの容量結合により、ＥＬＶＤＤ−Ｖｔｈ−ＶＤＡＴＡ＋Ｖｂａｓとなる。従って、データ電圧ＶＤＡＴＡが７Ｖ〜１４Ｖの範囲を有する場合は、第２ノードＮ２の電位は６Ｖ〜１３Ｖの範囲を有することになる。
続いて、図２の期間（ｄ）および図３Ｄにおいて、全ての画素回路１００について、制御線ＥＭをローにすることで、全ての画素回路１００において同時に第４トランジスタＭ４をオンする。第４トランジスタＭ４がオンになることで、各画素回路１００の第２ノードＮ２が保持する電位に応じた発光素子ＯＬＥＤの発光が行われる。
また、図２の期間（ｃ）から引き続いて第３トランジスタＭ３がオンしたままなので、第１ノードＮ１は基準電位Ｖｂａｓに維持される。第１ノードＮ１が基準電位Ｖｂａｓに維持されることよって、第２ノードＮ２の電位（ＥＬＶＤＤ−Ｖｔｈ−ＶＤＡＴＡ＋Ｖｂａｓ）が、期間（ｄ）の間保持される。
以上、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動方法について説明した。本発明の第１の実施形態に係る電気光学装置の画素回路１００をこのように駆動させることで、画素回路１００のレイアウト上大きな面積を占めるキャパシタを、キャパシタＣＳＴの１個に収めることができる。
また本発明の第１の実施形態に係る電気光学装置の画素回路１００は、面順次駆動において、第１トランジスタＭ１のスレッショルド電圧の補償時間の拡大と、データ書き込み時間の拡大を実現できる。これにより、本発明の第１の実施形態に係る電気光学装置は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。
そして本発明の第１の実施形態に係る電気光学装置の画素回路１００は、データ保持期間中は第１ノードＮ１が基準電位Ｖｂａｓに維持されているので、第２ノードＮ２のデータ保持電圧レベルを一定に保つことができる。
また、本発明の第１の実施形態に係る電気光学装置を、三次元画像の表示に用いる場合には、画像を表示する表示期間と画像データの書き込みを行なう非表示期間とを繰り返すことになるが、図２の期間（ａ）から期間（ｃ）の、発光素子ＯＬＥＤの非発光期間は全画面が黒表示となり、図２の期間（ｄ）で全画面が同時に表示状態となる。従って、ユーザが三次元画像として視認するためのシャッタ眼鏡のシャッタ制御タイミングを、発光期間と非発光期間とで同期させることにより、片方の眼用の画像にもう片方の眼用の画像が漏れ込む、いわゆるクロストークのない高品位表示が得られる。
なお、本発明においては、電気光学装置の画素回路１００の駆動方法はかかる例に限定されない。次に、本発明の第１の実施形態に係る電気光学装置の画素回路１００の駆動方法の変形例について説明する。
図４は、本発明の第１の実施形態に係る電気光学装置の画素回路１００を駆動させるための各信号のタイミングチャートの変形例を示す説明図である。図４に示したタイミングチャートは、図２に示したものと異なり、信号線ＧＣに供給される制御パルスが各行で異なっている。従って図４には、１行目の信号線ＧＣ（１）に供給される制御パルス、２行目の信号線ＧＣ（２）に供給される制御パルス、・・・、ｎ行目の信号線ＧＣ（ｎ）に供給される制御パルスを図示している。
１行目の信号線ＧＣ（１）に供給される制御パルスは、図４の期間（ｂ）において１行目の走査線ＳＣＡＮ（１）が選択された後、１行目の走査線ＳＣＡＮ（１）に供給される制御パルスがローからハイに切り替わるタイミングで、ローからハイに切り替わる。１行目の走査線ＳＣＡＮ（１）に供給される制御パルスがローからハイに切り替わるタイミングで１行目の信号線ＧＣ（１）に供給される制御パルスをローからハイに切り替えることで、その行の画素回路１００の第２トランジスタＭ２をオフする。
走査線ＳＣＡＮの選択が完了した時点で第２トランジスタＭ２をオフすることで、第２ノードＮ２の電位を安定化させることができ、その後の期間（ｃ）においてデータ線から基準電位を印加することで、より所望の電位を第２ノードＮ２に保持することが可能となる。
以上説明したように本発明の第１の実施形態に係る電気光学装置の画素回路１００は、第１トランジスタＭ１のスレッショルド電圧を補償している間に、選択された画素に対応するデータ電圧ＶＤＡＴＡが、データ線ＤＡＴＡから第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。
これにより、本発明の第１の実施形態に係る電気光学装置の画素回路１００は、画素回路１００のレイアウト上大きな面積を占めるキャパシタを、キャパシタＣＳＴの１個に収めつつ、かつ、面順次駆動において、第１トランジスタＭ１のスレッショルド電圧の補償時間の拡大と、データ書き込み時間の拡大を実現できる。これにより、本発明の第１の実施形態に係る電気光学装置は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。
本発明の第１の実施形態に係る電気光学装置の画素回路１００は、全ての信号線ＧＣの制御タイミングを同一にしてもよく、行毎に変えても良い。信号線ＧＣの制御タイミングを行毎に変える場合は、走査線ＳＣＡＮの選択が完了した時点で第２トランジスタＭ２をオフすることで、第２ノードＮ２の電位を安定化させることができ、その後の期間（ｃ）においてデータ線から基準電位を印加することで、より所望の電位を第２ノードＮ２に保持することが可能となる。
＜２．第２の実施形態＞
［電気光学装置の画素回路の構成］
次に、本発明の第２の実施形態に係る電気光学装置の画素回路の構成について説明する。図５は、本発明の第２の実施形態にかかる電気光学装置の画素回路２００の構成を示す説明図である。本発明の第２の実施形態にかかる電気光学装置は、図５に示した画素回路２００が、ｎ行の走査線とｍ列のデータ線との交点にマトリクス状に配置された構造を有するものである。以下、図５を用いて本発明の第２の実施形態に係る電気光学装置の画素回路の構成について説明する。
図５に示したように、本発明の第２の実施形態にかかる電気光学装置の画素回路２００は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、キャパシタＣＳＴと、発光素子ＯＬＥＤと、を含んで構成される。図５に示した画素回路２００は、図１に示した画素回路１００から第４トランジスタＭ４が削除された構成を有している。
第１トランジスタＭ１は、第１端子が第１電源ＥＬＶＤＤに、ゲートが第２ノードＮ２に、第２端子が第２トランジスタＭ２の第２端子および発光素子ＯＬＥＤのアノードに、それぞれ接続されている。
第２トランジスタＭ２は、第１端子が第２ノードＮ２に、ゲートが信号線ＧＣに、第２端子が第１トランジスタＭ１のドレインおよび発光素子ＯＬＥＤのアノードに、それぞれ接続されている。
第３トランジスタＭ３は、第１端子がデータ線ＤＡＴＡに、ゲートが走査線ＳＣＡＮに、第２端子が第１ノードＮ１に、それぞれ接続されている。
画素回路２００における第１トランジスタＭ１、第２トランジスタＭ２および第３トランジスタＭ３は、いずれもＰチャネル型のＭＯＳＦＥＴである。
キャパシタＣＳＴは、一の端子が第１ノードＮ１に、他の端子が第２ノードＮ２に、それぞれ接続されている。
走査線ＳＣＡＮは、第３トランジスタＭ３をオン・オフするための制御パルスを供給するものである。走査線ＳＣＡＮに供給される制御パルスによって第３トランジスタＭ３はオン・オフされる。
データ線ＤＡＴＡは、画素回路２００にデータ信号を供給するものである。走査線ＳＣＡＮに供給される制御パルスによって第３トランジスタＭ３がオンになると、その画素回路２００に対応するデータ電圧が、第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。
信号線ＧＣは、第２トランジスタＭ２をオン・オフするための制御パルスを供給するものである。信号線ＧＣに供給される制御パルスによって第２トランジスタＭ２はオン・オフされる。
発光素子ＯＬＥＤは、例えば有機ＥＬ素子で構成され、アノードとカソードとの間を流れる電流量に応じて自発光する素子である。本実施形態では、第２電源ＥＬＶＳＳの電位が第１電源ＥＬＶＤＤの電位より低くなると、画素回路２００の第２ノードＮ２に保持されている電位に応じた電流が発光素子ＯＬＥＤに流れ、この電流によって発光素子ＯＬＥＤは自発光する。
本発明の第２の実施形態に係る電気光学装置では、全ての画素回路２００について、第２電源ＥＬＶＳＳの電位が第１電源ＥＬＶＤＤの電位より低くなる制御が行われる。これにより、本発明の第２の実施形態に係る電気光学装置は面順次駆動される。
以上、図５を用いて本発明の第２の実施形態に係る電気光学装置の画素回路２００の構成について説明した。次に、本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動方法について説明する。
［電気光学装置の画素回路の駆動方法］
図６は、本発明の第２の実施形態に係る電気光学装置の画素回路２００を駆動させるための各信号のタイミングチャートを示す説明図であり、図７Ａ〜図７Ｄは、本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動状態を示す説明図である。以下、図６および図７Ａ〜図７Ｄを用いて、本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動方法について説明する。
図６に示したタイミングチャートには、１行目の走査線ＳＣＡＮ（１）、２行目の走査線ＳＣＡＮ（２）、ｎ行目の走査線ＳＣＡＮ（ｎ）にそれぞれ供給される制御パルス、信号線ＧＣに供給される制御パルス、およびデータ線ＤＡＴＡに供給されるデータ信号の状態が図示されている。図２に示したタイミングチャートからは制御線ＥＭに供給される制御パルスの状態が削除された替わりに第２電源ＥＬＶＳＳの電圧レベルの状態が図示されており、その他の点は図２に示したタイミングチャートと同一である。
図６の期間（ａ）および図７Ａにおいて、第２電源ＥＬＶＳＳをハイにした状態で、信号線ＧＣをローにすることで、第２トランジスタＭ２をオンする。この結果、発光素子ＯＬＥＤは非発光状態となり、第１トランジスタＭ１はダイオード接続状態となる。第２トランジスタＭ２がオンされ第１トランジスタＭ１はダイオード接続状態となることで、ノードＮ２の電圧が、ＥＬＶＤＤ−Ｖｔｈ（Ｖｔｈは第１トランジスタＭ１のスレッショルド電圧）に向かって変動し始める。図７Ａでは、ＥＬＶＤＤ＝１２Ｖ、Ｖｔｈ＝１Ｖとしている。もちろん、本発明ではＥＬＶＤＤおよびＶｔｈの値はかかる例に限定されるものではない。
続いて、図６の期間（ｂ）および図７Ｂにおいて、各走査線ＳＣＡＮ（１）、ＳＣＡＮ（２）、・・・、ＳＣＡＮ（ｎ）が順次排他的に選択され、選択された走査線上の第３トランジスタＭ３がオンする。選択された走査線上の第３トランジスタＭ３がオンすると、その選択された画素に対応するデータ電圧ＶＤＡＴＡが、データ線ＤＡＴＡから、第３トランジスタＭ３を介して第１ノードＮ１に書き込まれる。
図６の期間（ｂ）において、データ線ＤＡＴＡから供給されるデータ電圧ＶＤＡＴＡ（図７Ｂでは７Ｖ〜１４Ｖの範囲を有する）は、階調レベルと、後述する基準電位Ｖｂａｓとによって適宜設定される。図６の期間（ｂ）においても、第１トランジスタＭ１はダイオード接続状態を維持しているので、第２ノードＮ２はＥＬＶＤＤ−Ｖｔｈになるまで変動し続けることになり、キャパシタＣＳＴに充電される電圧は、第１ノードＮ１を基準とすると、ＥＬＶＤＤ−Ｖｔｈ−ＶＤＡＴＡとなる。
続いて、図６の期間（ｃ）および図７Ｃにおいて、信号線ＧＣをハイにすることで、第２トランジスタＭ２をオフするとともに、全走査線ＳＣＡＮ（１）、ＳＣＡＮ（２）、・・・、ＳＣＡＮ（ｎ）を同時選択することにより、全ての画素回路２００の第３トランジスタＭ３をオンする。
図６の期間（ｃ）において、データ電圧ＶＤＡＴＡを基準電位Ｖｂａｓ（図７Ｃでは９Ｖ）とすることにより、第３トランジスタＭ３を介して全ての画素回路２００の第１ノードＮ１に電位Ｖｂａｓが書き込まれる。第１ノードＮ１に電位Ｖｂａｓが書き込まれることに伴い、第２ノードＮ２の電位は、キャパシタＣＳＴの容量結合により、ＥＬＶＤＤ−Ｖｔｈ−ＶＤＡＴＡ＋Ｖｂａｓとなる。従って、データ電圧ＶＤＡＴＡが７Ｖ〜１４Ｖの範囲を有する場合は、第２ノードＮ２の電位は６Ｖ〜１３Ｖの範囲を有することになる。
続いて、図６の期間（ｄ）および図７Ｄにおいて、全ての画素回路２００について、第２電源ＥＬＶＳＳをローにすることで、全ての画素回路２００において同時に発光素子ＯＬＥＤに電流を流す。第２電源ＥＬＶＳＳをローにすることで、各画素回路２００の第２ノードＮ２が保持する電位に応じた発光素子ＯＬＥＤの発光が行われる。
また、図６の期間（ｃ）から引き続いて第３トランジスタＭ３がオンしたままなので、第１ノードＮ１は基準電位Ｖｂａｓに維持される。第１ノードＮ１が基準電位Ｖｂａｓに維持されることよって、第２ノードＮ２の電位（ＥＬＶＤＤ−Ｖｔｈ−ＶＤＡＴＡ＋Ｖｂａｓ）が、期間（ｄ）の間保持される。
以上、本発明の第２の実施形態に係る電気光学装置の画素回路２００の駆動方法について説明した。本発明の第２の実施形態に係る電気光学装置の画素回路２００をこのように駆動させることで、画素回路２００のレイアウト上大きな面積を占めるキャパシタを、キャパシタＣＳＴの１個に収めることができる。
また本発明の第２の実施形態に係る電気光学装置の画素回路２００は、面順次駆動において、第１トランジスタＭ１のスレッショルド電圧の補償時間の拡大と、データ書き込み時間の拡大を実現できる。これにより、本発明の第２の実施形態に係る電気光学装置は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。
そして本発明の第２の実施形態に係る電気光学装置の画素回路２００は、データ保持期間中は第１ノードＮ１が基準電位Ｖｂａｓに維持されているので、第２ノードＮ２のデータ保持電圧レベルを一定に保つことができる。
＜３．第３の実施形態＞
［電気光学装置の画素回路の構成］
次に、本発明の第３の実施形態に係る電気光学装置の画素回路の構成について説明する。図８は、本発明の第３の実施形態にかかる電気光学装置の画素回路３００の構成を示す説明図である。本発明の第３の実施形態にかかる電気光学装置は、図８に示した画素回路３００が、ｎ行の走査線とｍ列のデータ線との交点にマトリクス状に配置された構造を有するものである。以下、図８を用いて本発明の第３の実施形態に係る電気光学装置の画素回路の構成について説明する。
図８に示したように、本発明の第３の実施形態にかかる電気光学装置の画素回路３００は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、第４トランジスタＭ４と、第５トランジスタＭ５と、キャパシタＣＳＴと、発光素子ＯＬＥＤと、を含んで構成される。図８に示した画素回路３００は、図１に示した画素回路１００に第５トランジスタＭ５が追加された構成を有している。
第５トランジスタＭ５は、第１端子が第２ノードＮ２に、ゲートがリセット線ＲＳＴに、第２端子がリセット電源ＶＲＳＴに、それぞれ接続されている。第５トランジスタＭ５は、発光素子ＯＬＥＤに電流を流して発光素子ＯＬＥＤを発光させた後に、第２ノードＮ２をリセット電源ＶＲＳＴに接続して所定のリセット電位ＶＲＳＴに設定するものである。
より具体的には、図２における期間（ｄ）の発光期間終了後、期間（ａ）の第１トランジスタＭ１のダイオード接続が開始される前までの間に、第１トランジスタＭ１を十分オンさせるだけの所定のリセット電位ＶＲＳＴを第２ノードＮ２に書き込む。
発光素子ＯＬＥＤを発光させた後に、第２ノードＮ２をリセット電源ＶＲＳＴに接続して所定のリセット電位ＶＲＳＴに設定することで、特に前フレームの表示が暗階調であった場合の、第１トランジスタＭ１のスレッショルド補償完了までの時間を短縮させることができる。
＜４．第４の実施形態＞
［電気光学装置の画素回路の構成］
次に、本発明の第４の実施形態に係る電気光学装置の画素回路の構成について説明する。図９は、本発明の第４の実施形態にかかる電気光学装置の画素回路４００の構成を示す説明図である。本発明の第４の実施形態にかかる電気光学装置は、図９に示した画素回路４００が、ｎ行の走査線とｍ列のデータ線との交点にマトリクス状に配置された構造を有するものである。以下、図９を用いて本発明の第４の実施形態に係る電気光学装置の画素回路の構成について説明する。
図９に示したように、本発明の第４の実施形態にかかる電気光学装置の画素回路４００は、第１トランジスタＭ１と、第２トランジスタＭ２と、第３トランジスタＭ３と、第４トランジスタＭ４と、第６トランジスタＭ６と、キャパシタＣＳＴと、発光素子ＯＬＥＤと、を含んで構成される。図９に示した画素回路３００は、図８に示した画素回路３００から第５トランジスタＭ５が削除され、第６トランジスタＭ６が追加された構成を有している。
第６トランジスタＭ６は、第１端子が第２ノードＮ２に、ゲートがリセット線ＲＳＴに、第２端子がデータ線ＤＡＴＡに、それぞれ接続されている。第６トランジスタＭ６は、図８に示した画素回路３００の第５トランジスタＭ５と同様に、発光素子ＯＬＥＤに電流を流して発光素子ＯＬＥＤを発光させた後に、第２ノードＮ２を所定のリセット電位ＶＲＳＴに設定するものである。
本発明の第４の実施形態にかかる電気光学装置の画素回路４００は、第６トランジスタＭ６の第２端子をデータ線ＤＡＴＡへ接続し、上述のリセットタイミングにおいてデータ線ＤＡＴＡからリセット電位ＶＲＳＴを供給することにより、本発明の第３の実施形態にかかる電気光学装置の画素回路３００と同様の効果を得ることができる。そして本発明の第４の実施形態にかかる電気光学装置の画素回路４００は、本発明の第３の実施形態にかかる電気光学装置の画素回路３００において設けられていたリセット電位ＶＲＳＴ用の電源線が不要となるので、さらなる高解像度化への対応も可能となる。
図１０は、本発明の第３の実施形態にかかる電気光学装置の画素回路３００および本発明の第４の実施形態にかかる電気光学装置の画素回路４００を駆動させるための各信号のタイミングチャートを示す説明図である。図１０に示したタイミングチャートは、図２に示したタイミングチャートに、リセット線ＲＳＴに印加される制御パルスの状態が図示されている。
リセット線ＲＳＴに印加される制御パルスは、図１０に示したように、期間（ｄ）の後で次フレームの期間（ａ）が始まるまでの期間（ｅ）においてローにするものである。期間（ｅ）において、リセット線ＲＳＴに印加される制御パルスをローにすることで、第５トランジスタＭ５または第６トランジスタＭ６がオンされ、第２ノードＮ２が所定のリセット電位ＶＲＳＴに設定される。第２ノードＮ２を所定のリセット電位ＶＲＳＴに設定することで、特に前フレームの表示が暗階調であった場合の、第１トランジスタＭ１のスレッショルド補償完了までの時間を短縮させることができる。
＜５．まとめ＞
以上説明したように本発明の各実施形態によれば、第１トランジスタＭ１のスレッショルド電圧を補償している間に、選択された画素に対応するデータ電圧ＶＤＡＴＡを、データ線ＤＡＴＡから第３トランジスタＭ３を介して第１ノードＮ１に書き込む。これにより、画素回路のレイアウト上大きな面積を占めるキャパシタを１個に収めつつ、かつ、面順次駆動において、第１トランジスタＭ１のスレッショルド電圧の補償時間の拡大と、データ書き込み時間の拡大を実現できる。そして、本発明の各実施形態に係る電気光学装置は、画素回路の素子数を削減しつつ、駆動トランジスタのスレッショルド電圧補償時間およびデータ書き込み時間を十分に確保することで表示品位の劣化を避けることが可能となる。また、本発明の各実施形態に係る電気光学装置の画素回路は、データ保持期間中は第１ノードＮ１が基準電位Ｖｂａｓに維持されているので、第２ノードＮ２のデータ保持電圧レベルを一定に保つことができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１００、２００、３００、４００ 画素回路
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６ トランジスタ
ＯＬＥＤ 発光素子
ＣＳＴ キャパシタ
ＳＣＡＮ 走査線
ＤＡＴＡ データ線
ＧＣ 信号線
ＥＭ 制御線
ＲＳＴ リセット線
ＥＬＶＤＤ 第１電源
ＥＬＶＳＳ 第２電源
ＶＲＳＴ リセット電源

Claims (13)

  1. 第１電源と、第２電源と、複数のデータ線と、複数の走査線と、複数の信号線と、複数の制御線と、前記データ線と前記走査線とが交わる領域に設けられる複数の画素回路と、を備え、
    前記画素回路は、
    前記第１電源から前記第２電源へ電流が流れることにより発光する発光素子と、
    第１端子が前記第１電源側に、ゲートが第２ノードに、第２端子が前記第２電源側にそれぞれ接続されている第１トランジスタと、
    第１端子が前記第２ノードに、ゲートが前記信号線に、第２端子が前記第１トランジスタの前記第２端子にそれぞれ接続されている第２トランジスタと、
    第１端子がデータ線に、ゲートが走査線に、第２端子が第１ノードにそれぞれ接続されている第３トランジスタと、
    第１端子が前記第１トランジスタの前記第２端子に、ゲートが前記制御線に、第２端子が前記発光素子のアノードにそれぞれ接続されている第４トランジスタと、
    一の端子が前記第１ノードに、他の端子が前記第２ノードに接続されているキャパシタと、
    を備え、
    前記発光素子が全ての前記画素回路において１フレーム中の所定の期間に一斉に発光する電気光学装置において、
    前記第４トランジスタをオフすることによって前記発光素子を非発光状態にして、前記信号線に印加するパルスの変化により前記第２トランジスタをオンする第１ステップと、
    前記第２トランジスタのオンが維持された状態で、前記複数の走査線を順次排他的に選択し、選択された前記走査線にゲートが接続されている前記第３トランジスタをオンして、対応するデータ電圧を前記データ線から前記第３トランジスタを介して前記第１ノードに書き込む第２ステップと、
    を備えることを特徴とする、電気光学装置の駆動方法。
  2. 前記第２ステップの後に、全ての前記走査線を同時に選択して前記第３トランジスタをオンすることにより所定の基準電圧を前記データ線から前記第３トランジスタを介して前記第１ノードに書き込む第３ステップをさらに備えることを特徴とする、請求項１に記載の電気光学装置の駆動方法。
  3. 前記第３ステップの後に、前記第１電源から前記第２電源へ電流を流して、前記第２ノードの電圧値に対応する明るさで前記発光素子を発光させる第４ステップをさらに備えることを特徴とする、請求項２に記載の電気光学装置の駆動方法。
  4. 前記第４ステップにおいて、前記制御線に印加するパルスの変化により前記第４トランジスタをオンさせることで前記第１電源から前記第２電源に電流を流すことを特徴とする、請求項３に記載の電気光学装置の駆動方法。
  5. 前記第４ステップにおいて、前記第２電源の電位を前記第１電源の電位より低くすることで前記第１電源から前記第２電源に電流を流すことを特徴とする、請求項３に記載の電気光学装置の駆動方法。
  6. 前記第３ステップにおいて、前記第２トランジスタを全ての画素回路において一斉にオフさせることを特徴とする、請求項２に記載の電気光学装置の駆動方法。
  7. 前記第２ステップにおいて、前記第２トランジスタを前記走査線毎に順次オフさせることを特徴とする、請求項２に記載の電気光学装置の駆動方法。
  8. 前記電気光学装置は、複数のリセット線と、リセット電源と、をさらに備え、
    前記画素回路は、第１端子が前記第２ノードに、ゲートが前記リセット線に、第２端子が前記リセット電源にそれぞれ接続されている第５トランジスタをさらに備え、
    前記第４ステップの後に、前記リセット線に印加するパルスの変化により前記第５トランジスタをオンさせることで前記第２ノードを前記リセット電源に接続して所定のリセット電位に設定することを特徴とする、請求項３に記載の電気光学装置の駆動方法。
  9. 前記電気光学装置は、複数のリセット線をさらに備え、
    前記画素回路は、第１端子が前記第２ノードに、ゲートが前記リセット線に、第２端子が前記データ線にそれぞれ接続されている第６トランジスタをさらに備え、
    前記第４ステップの後に、前記データ線の電位を所定のリセット電位に設定し、前記リセット線に印加するパルスの変化により前記第６トランジスタをオンさせることで前記第２ノードを前記データ線に接続して前記所定のリセット電位に設定することを特徴とする、請求項３に記載の電気光学装置の駆動方法。
  10. 第１電源と、第２電源と、複数のデータ線と、複数の走査線と、複数の信号線と、複数の制御線と、前記データ線と前記走査線とが交わる領域に設けられる複数の画素回路と、を備え、
    前記画素回路は、
    前記第１電源から前記第２電源へ電流が流れることにより発光する発光素子と、
    第１端子が前記第１電源側に、ゲートが第２ノードに、第２端子が第２トランジスタのドレインおよび前記第２電源側にそれぞれ接続されている第１トランジスタと、
    第１端子が前記第２ノードに、ゲートが前記信号線に、第２端子が前記第１トランジスタの前記第２端子にそれぞれ接続されている第２トランジスタと、
    第１端子がデータ線に、ゲートが走査線に、第２端子が第１ノードにそれぞれ接続されている第３トランジスタと、
    第１端子が前記第１トランジスタの前記第２端子に、ゲートが前記制御線に、第２端子が前記発光素子のアノードにそれぞれ接続されている第４トランジスタと、
    一の端子が前記第１ノードに、他の端子が前記第２ノードに接続されているキャパシタと、
    を備え、
    前記発光素子が全ての前記画素回路において１フレーム中の所定の期間に一斉に発光し、
    前記第４トランジスタをオフすることによって前記発光素子を非発光状態にして、前記信号線に印加するパルスの変化により前記第２トランジスタがオンし、
    前記第２トランジスタのオンが維持された状態で、前記複数の走査線を順次排他的に選択し、選択された前記走査線にゲートが接続されている前記第３トランジスタをオンして、対応するデータ電圧を前記データ線から前記第３トランジスタを介して前記第１ノードに書き込む
    ことを特徴とする、電気光学装置。
  11. 複数のリセット線と、リセット電源と、をさらに備え、
    前記画素回路は、第１端子が前記第２ノードに、ゲートが前記リセット線に、第２端子が前記リセット電源にそれぞれ接続されている第５トランジスタをさらに備えることを特徴とする、請求項１０に記載の電気光学装置。
  12. 複数のリセット線をさらに備え、
    前記画素回路は、第１端子が前記第２ノードに、ゲートが前記リセット線に、第２端子が前記データ線にそれぞれ接続されている第６トランジスタをさらに備えることを特徴とする、請求項１０に記載の電気光学装置。
  13. 前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタは、いずれもＰチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする、請求項１０に記載の電気光学装置。

JP2011245724A 2011-11-09 2011-11-09 電気光学装置の駆動方法および電気光学装置 Active JP5890656B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011245724A JP5890656B2 (ja) 2011-11-09 2011-11-09 電気光学装置の駆動方法および電気光学装置
KR1020120056802A KR20130051394A (ko) 2011-11-09 2012-05-29 전기 광학 장치의 구동 방법 및 전기 광학 장치
US13/609,226 US9236001B2 (en) 2011-11-09 2012-09-10 Method of driving electro-optic device and electro-optic device in which light emitting elements emit light concurrently in a period during one frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011245724A JP5890656B2 (ja) 2011-11-09 2011-11-09 電気光学装置の駆動方法および電気光学装置

Publications (2)

Publication Number Publication Date
JP2013101265A JP2013101265A (ja) 2013-05-23
JP5890656B2 true JP5890656B2 (ja) 2016-03-22

Family

ID=48223351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011245724A Active JP5890656B2 (ja) 2011-11-09 2011-11-09 電気光学装置の駆動方法および電気光学装置

Country Status (3)

Country Link
US (1) US9236001B2 (ja)
JP (1) JP5890656B2 (ja)
KR (1) KR20130051394A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6225511B2 (ja) 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
CN104361857A (zh) * 2014-11-04 2015-02-18 深圳市华星光电技术有限公司 有机发光显示器像素驱动电路
CN104464630B (zh) * 2014-12-23 2018-07-20 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
CN104575392B (zh) 2015-02-02 2017-03-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法
CN105679239B (zh) * 2016-03-10 2018-06-22 北京大学深圳研究生院 一种集成栅极驱动电路、amoled像素电路及面板
CN105632408B (zh) * 2016-03-23 2018-06-05 信利（惠州）智能显示有限公司 一种oled像素驱动电路及显示装置
CN105632409B (zh) * 2016-03-23 2018-10-12 信利（惠州）智能显示有限公司 有机显示面板像素驱动方法及电路
JP6755689B2 (ja) * 2016-03-30 2020-09-16 株式会社Ｊｏｌｅｄ 表示装置
CN106851255B (zh) 2017-03-29 2018-09-14 京东方科技集团股份有限公司 立体显示驱动方法、装置和显示设备
CN106991976A (zh) * 2017-06-14 2017-07-28 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN109256086A (zh) 2017-07-12 2019-01-22 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
US10573237B2 (en) * 2017-12-29 2020-02-25 Shenzhen China Star Oproelectronics Semiconductor Display Technology Co., Ltd. Pixel and display device having the pixel
CN108389549B (zh) * 2018-01-30 2019-09-24 上海天马微电子有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN109256092B (zh) * 2018-10-18 2020-07-28 天津大学 基于otft的实现阈值电压补偿的像素驱动电路及驱动方法
JP7779056B2 (ja) * 2021-09-22 2025-12-03 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4048969B2 (ja) * 2003-02-12 2008-02-20 セイコーエプソン株式会社 電気光学装置の駆動方法及び電子機器
JP4608999B2 (ja) 2003-08-29 2011-01-12 セイコーエプソン株式会社 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP2006309104A (ja) * 2004-07-30 2006-11-09 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
KR100592646B1 (ko) * 2004-11-08 2006-06-26 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
KR101166589B1 (ko) 2006-02-14 2012-07-18 엘지디스플레이 주식회사 유기 발광 다이오드 구동 장치
KR100739334B1 (ko) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소와 이를 이용한 유기전계발광 표시장치 및 그의구동방법
WO2009050923A1 (ja) 2007-10-18 2009-04-23 Sharp Kabushiki Kaisha 電流駆動型表示装置
KR100939849B1 (ko) 2007-11-12 2010-01-29 네오뷰코오롱 주식회사 유기전계발광장치의 화소 회로
EP2309478B1 (en) 2008-08-07 2014-08-27 Sharp Kabushiki Kaisha Display apparatus and method of driving the same
JP2010113230A (ja) 2008-11-07 2010-05-20 Sony Corp 画素回路及び表示装置と電子機器
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101073281B1 (ko) 2010-05-10 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
US20130113690A1 (en) 2013-05-09
KR20130051394A (ko) 2013-05-20
US9236001B2 (en) 2016-01-12
JP2013101265A (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
JP5890656B2 (ja) 電気光学装置の駆動方法および電気光学装置
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
CN110520922B (zh) 显示驱动电路、方法、以及显示设备
US11380246B2 (en) Electroluminescent display device having pixel driving
KR101964769B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
US8344975B2 (en) EL display device with voltage variation reduction transistor
KR102123395B1 (ko) 표시 장치 및 그 구동 방법
US20110109610A1 (en) Display device and electronic apparatus
KR101360768B1 (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
US9336711B2 (en) Display device and display driving method
US8237632B2 (en) Display apparatus, method of driving display apparatus, and electronic apparatus
WO2010134263A1 (ja) 表示装置及びその駆動方法
KR20050021296A (ko) 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기
KR101360767B1 (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
JP2015045830A (ja) 電気光学装置
EP2178073A1 (en) Organic light emitting display
KR102715269B1 (ko) 게이트 드라이버, 유기발광표시장치 및 그의 구동방법
KR20160008705A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US20160232843A1 (en) Display device
KR20150005922A (ko) 전기 광학 장치 및 그 구동 방법
JP2010002736A (ja) Ｅｌ表示装置
JP2005274973A (ja) 表示装置および表示装置制御方法
WO2016045590A1 (zh) Amoled像素单元及其驱动方法、amoled显示装置
US10482814B2 (en) Display device and method for driving same
JP6789796B2 (ja) 表示装置および駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160219

R150 Certificate of patent or registration of utility model

Ref document number: 5890656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250