KR101058114B1 - 화소 회로, 유기 전계 발광 표시 장치 - Google Patents

화소 회로, 유기 전계 발광 표시 장치 Download PDF

Info

Publication number
KR101058114B1
KR101058114B1 KR1020090110361A KR20090110361A KR101058114B1 KR 101058114 B1 KR101058114 B1 KR 101058114B1 KR 1020090110361 A KR1020090110361 A KR 1020090110361A KR 20090110361 A KR20090110361 A KR 20090110361A KR 101058114 B1 KR101058114 B1 KR 101058114B1
Authority
KR
South Korea
Prior art keywords
electrode
control signal
transistor
level
driving transistor
Prior art date
Application number
KR1020090110361A
Other languages
English (en)
Other versions
KR20110053708A (ko
Inventor
정경훈
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090110361A priority Critical patent/KR101058114B1/ko
Priority to US12/832,935 priority patent/US8552943B2/en
Publication of KR20110053708A publication Critical patent/KR20110053708A/ko
Application granted granted Critical
Publication of KR101058114B1 publication Critical patent/KR101058114B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

본 발명의 실시예들은, n형 트랜지스터를 이용한 회소 회로를 포함하는 유기 발광 표시 장치를 구현할 때, 배선의 개수를 줄이고, 구동 트랜지스터의 문턱 전압을 보상하며, 유기 전계 발광 다이오드의 캐소드 전원 전압을 전달하는 배선의 기생 저항 성분으로 인한 IR 전압 강하를 해소할 수 있는 화소 회로, 상기 화소 회로를 이용한 유기 전계 발광 장치를 제공한다.

Description

화소 회로, 유기 전계 발광 표시 장치{A pixel circuit, and a organic electro-luminescent display apparatus for the same}
본 발명의 실시예들은 n형 트랜지스터들을 이용하여 구현된 화소 회로, 상기 화소 회로를 이용한 유기 전계 발광 표시 장치에 관한 것이다.
평판표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode : OLED)를 이용하여 화상을 표시한다. 이러한, 유기 전계 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동된다. 유기 전계 발광 표시 장치는 기본적으로 입력 데이터에 대응되는 데이터 구동 신호를 복수의 화소 회로들에 인가하여 각 화소들의 휘도를 조절함으로써, 입력 데이터를 영상으로 변환하여 사용자에게 제공한다.
본 발명의 실시예들은, N형 트랜지스터를 이용하여 유기 발광 표시 장치를 구현할 때, 구동 트랜지스터의 문턱 전압과 유기 전계 발광 다이오드의 캐소드 전원 전압이 유기 전계 발광 다이오드에 출력되는 구동 전류에 영향을 주는 문제점을 해결하기 위한 것이다.
본 발명의 일 측면에 따르면, 제1 전극 및 제2 전극을 구비하는 발광 소자;
제1 전극 및 제2 전극을 구비하고, 게이트 전극에 인가되는 전압에 따른 구동 전류를 출력하는 구동 트랜지스터; 제1단과, 상기 구동 트랜지스터의 상기 게이트 전극에 연결된 제2단을 구비하는 제1커패시터; 게이트 전극으로 인가되는 주사 제어 신호에 응답하여 데이터 신호를 상기 커패시터의 상기 제1단에 전달하는 제2 트랜지스터; 게이트 전극으로 인가되는 상기 주사 제어 신호에 응답하여, 상기 구동 트랜지스터를 다이오드 연결시키는 제3 트랜지스터; 에미션 제어 신호에 응답하여, 상기 구동 트랜지스터의 상기 제1전극에 제1전원 전압을 인가하는 제4 트랜지스터; 및 상기 에미션 제어 신호에 응답하여 서스테인 전압을 커패시터의 제1단에 인가하는 제5 트랜지스터를 포함하며, 상기 구동 트랜지스터 및 상기 제2 내지 제5 트랜지스터들은 n형 트랜지스터인, 화소 회로를 개시한다.
여기서, 상기 제2 트랜지스터는, 상기 데이터 신호에 연결된 제1 전극 및 상기 제1커패시터의 제1단에 연결된 제2 전극을 구비하고, 제3 트랜지스터는, 상기 구동 트랜지스터의 상기 게이트 전극과 연결된 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극과 연결된 제2 전극을 구비할 수 있다.
여기서 상기 발광 소자는 유기 전계 발광 다이오드(OLED, Organic Light Emitting Diodes)일 수 있다.
여기서 상기 주사 제어 신호 및 상기 에미션 제어 신호는 같은 주기의 신호일 수 있다.
여기서 상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터는 N형 MOSFET(metal-oxide semiconductor field effect transistor)일 수 있다.
여기서 상기 구동 트랜지스터의 상기 제1 전극은 드레인 전극이고, 상기 구동 트랜지스터의 상기 제2 전극은 소스 전극일 수 있다.
여기서 상기 구동 트랜지스터의 상기 게이트 전압에 연결된 제1단 및 상기 발광 소자의 상기 제1전극에 연결된 제2단을 구비하는 제2 커패시터; 를 더 포함할 수 있다.
여기서 게이트 전극으로 인가되는 상기 주사 제어 신호에 응답하여, 상기 발광 소자의 제1전극에 레퍼런스 전압을 인가하는 제6 트랜지스터; 를 더 포함할 수 있다.
여기서 상기 레퍼런스 전압은 상기 서스테인 전압일 수 있다.
여기서 상기 주사 제어 신호, 및 상기 에미션 제어 신호는, 제1 레벨의 상기 주사 제어 신호 및 상기 에미션 제어 신호를 갖는 제1 구간; 상기 데이터 신호가 상기 화소 회로에 유효한 레벨을 갖고, 상기 제1 레벨의 상기 주사 제어 신호 및 상기 제2 레벨의 에미션 제어 신호를 갖는 제2 구간; 및 상기 제2 레벨의 상기 주사 제어 신호 및 상기 제1레벨의 상기 에미션 제어신호를 갖는 제3 구간; 을 갖도록 구동되고, 상기 제1 레벨은 상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터들이 턴 온되는 레벨이고, 상기 제2 레벨은 상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터들이 턴 오프되는 레벨일 수 있다.
본 발명의 다른 측면에 따르면, 복수의 화소들; 상기 복수의 화소들 각각에 에미션 제어 신호를 출력하는 제1주사구동부 및주사 제어 신호를 출력하는 제2주사구동부; 및 데이터 신호를 생성하여, 상기 복수의 화소들에 출력하는 데이터 구동부를 포함하고, 상기 복수의 화소들 각각은, 애노드 전극 및 캐소드 전극을 구비하는 유기 전계 발광 다이오드; 제1 전극 및 제2 전극을 구비하고, 게이트 전극에 인가되는 전압에 따른 구동 전류를 출력하는 구동 트랜지스터; 제1단과, 상기 구동 트랜지스터의 상기 게이트 전극에 연결된 제2단을 구비하는 제1커패시터; 게이트 전극으로 인가되는 주사 제어 신호에 응답하여 데이터 신호를 상기 커패시터의 상기 제1단에 전달하는 제2 트랜지스터; 게이트 전극으로 인가되는 상기 주사 제어 신호에 응답하여, 상기 구동 트랜지스터를 다이오드 연결시키는 제3 트랜지스터; 에미션 제어 신호에 응답하여, 상기 구동 트랜지스터의 상기 제1전극에 제1전원 전압을 인가하는 제4 트랜지스터; 및 상기 에미션 제어 신호에 응답하여 서스테인 전압을 커패시터의 제1단에 인가하는 제5 트랜지스터; 를 포함하고, 상기 구동 트랜지스터 및 상기 제2 내지 제5 트랜지스터들은 n형 트랜지스터인, 유기 전계 발광 표시 장치를 개시한다.
여기서 상기 주사 제어 신호 및 상기 에미션 제어 신호는 같은 주기의 신호일 수 있다.
여기서 상기 구동 트랜지스터의 상기 제1 전극은 드레인 전극이고, 상기 구동 트랜지스터의 상기 제2 전극은 소스 전극일 수 있다.
여기서 상기 구동 트랜지스터의 상기 게이트 전압에 연결된 제1단 및 상기 유기 전게 발광 다이오드의 상기 애노드 전극에 연결된 제2단을 구비하는 제2 커패시터; 를 더 포함할 수 있다.
여기서 게이트 전극으로 인가되는 상기 주사 제어 신호에 응답하여, 상기 발광 소자의 애노드 전극에 레퍼런스 전압을 인가하는 제6 트랜지스터; 를 더 포함할 수 있다.
여기서 상기 레퍼런스 전압은 상기 서스테인 전압일 수 있다.
여기서 상기 제1주사 구동부 및 제2주사 구동부는, 제1 레벨의 상기 주사 제어 신호 및 상기 에미션 제어 신호를 갖는 제1 구간; 상기 데이터 신호가 상기 화소 회로에 유효한 레벨을 갖고, 상기 제1 레벨의 상기 주사 제어 신호 및 상기 제2 레벨의 에미션 제어 신호를 갖는 제2 구간; 및 상기 제2 레벨의 상기 주사 제어 신호 및 상기 제1레벨의 상기 에미션 제어신호를 갖는 제3 구간; 을 갖도록 구동되고, 상기 제1 레벨은 상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터들이 턴 온되는 레벨이고, 상기 제2 레벨은 상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터들이 턴 오프되는 레벨일 수 있다.
본 발명의 실시예들에 따르면, 유기 전계 발광 소자에 출력되는 구동 전류가 구동 트랜지스터의 문턱 전압 및 유기 전계 발광 소자의 캐소드 전원 전압에 관계없이 결정되기 때문에, 종래 구동 트랜지스터의 문턱 전압 편차 및 유기 전계 발광 소자의 캐소드 전원 전압을 전달하는 배선의 기생 저항 성분으로 인한 IR 드롭(drop)을 제거할 수 있다. 또한 본 발명의 일실시예에 따르면 각 화소 회로에 인가되는 배선의 개수를 줄일 수 있는 효과가 있다.
일반적으로 유기 전계 발광 표시 장치는 형광성 유기화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, 행렬 형태로 배열된 복수개의 화소들을 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 화소에 포함된 유기 발광 소자는 다이오드 특성을 가져서 유기 전계 발광 다이오드(OLED)로 불린다.
도 1은 유기 전계 발광 다이오드의 구조를 도시한 도면이다.
유기 전계 발광 다이오드(OLED)는 ITO로 이루어진 애노드 전극층(Anode), 유기 박막, 및 금속으로 이루어진 캐소드 전극층(Cathod)이 적층된 구조를 가진다. 상기 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한다. 이외에도 상기 유기 박막은 정공 주입층(Hole Injecting Layer, HIL) 또는 전자 주입층(Electron Injecting Layer, EIL)을 더 포함할 수 있다.
이러한 OLED는 박막 트랜지스터를 상기 OLED의 애노드 전극에 연결하고 상기 박막 트랜지스터의 게이트 전극에 연결된 커패시터의 용량에 의해 유지된 데이터 전압에 따라 구동할 수 있다.
도 2는 p형 트랜지스터로 구현된 예시적인 화소 회로를 나타낸 도면이다.
도 2를 참조하면, 선택주사선(Sn)의 선택신호에 의해 스위칭 트랜지스터(M2)가 턴 온되고, 상기 턴 온에 의해 데이터선(Dm)으로부터의 데이터 전압이 구동 트랜지스터(M1)의 게이트 단에 전달되며, 데이터 전압과 제1전원 전압(ELVDD)의 전위차가 구동 트랜지스터(M1)의 게이트 단과 소스 전극 사이에 연결된 커패시터(C1)에 저장된다. 상기 전위차에 의해 구동전류(IOLED)가 유기 전계 발광 다이오드(OLED)에 흘러, 유기 전계 발광 다이오드(OLED)가 발광하게 된다. 이때, 인가되는 데이터 전압의 전압 레벨에 따라 소정의 명암 계조 표시가 가능하게 된다.
그러나 이와 같이 복수 개의 화소 회로들의 구동 트랜지스터(M1)들은 문턱 전압이 서로 다르게 형성될 수 있다. 구동 트랜지스터(M1)의 문턱 전압이 다르면, 각 화소 회로들의 구동 트랜지스터(M1)들로부터 출력되는 전류량이 달라져 균일한 화상을 구현할 수 없는 문제가 있다. 이와 같은 구동 트랜지스터(M1)의 문턱 전압 편차는 유기 발광 표시장치가 대면적화 될수록 더욱 심각해 질 수 있으며, 이는 유기 발광 표시장치의 화질 저하를 야기할 수 있다. 따라서 유기 발광 표시장치의 화소 회로는 균일한 화질을 갖기 위해서는 화소 회로 내 구동 트랜지스터(M1)의 문턱 전압을 보상해 주어야 한다.
도 2의 화소 회로를 살펴보면, 스위칭 트랜지스터(M2) 및 구동 트랜지스 터(M1)는 PMOS 트랜지스터로 구성되어 있으며, 커패시터(C1)의 일측 단자가 제1전원 전압(ELVDD)에 접속되어 있고 타측 단자가 A 노드에 접속되어 있다. 구동 트랜지스터(M1)의 소스 전극은 제1전원 전압(ELVDD)에 접속되어 있고, 드레인 전극은 발광 다이오드(OLED)의 애노드 전극에 접속되어 있다.
이 경우에는 항상 커런트 소스로 동작하게 되는데, 구동 트랜지스터(M1)의 게이트 단은 데이터 전압을 가지며, 구동 트랜지스터(M1)의 소스 전극은 제1전원 전압(ELVDD)을 가진다. 즉 구동 트랜지스터(M1)의 소스 단이 항상 제1전원 전압(ELVDD)로 고정되므로, 유기 발광 다이오드의 발광시 전압이 Vgs에 영향을 미치지 않는다.
이와 같은 도 2의 스위칭 트랜지스터(M2) 및 구동 트랜지스터(M1)를 n형 트랜지스터로 구성하는 경우를 가정해 보자. 이 경우, 커패시터(C1)는 구동 트랜지스터(M1)의 게이트 단과 드레인 전극 사이에 연결되게 된다.
이 경우에는 구동 트랜지스터(M1)의 소스(Source) 전극이 고정되어 있지 않고, 로드가 연결된 소스 팔로워(source follower)타입이 된다. 따라서 Vgs는 유기 전계 발광 다이오드의 캐소드 전압(ELVSS) 및 유기 전계 발광 다이오드의 발광시 전압에 영향을 받게 된다.
캐소드 전원 전압(ELVSS)은 전원으로부터 캐소드 전원 전압을 전달하는 배선의 기생 저항 성분으로 인한 IR 전압 강하, 각각의 화소로 유입되는 전류로 인한 전압 강하 등의 문제 때문에 그 크기가 변화하게 된다. 결국 n형 트랜지스터로 구현한 화소 회로는 소스 단의 전압이 불안정하여 영상의 휘도가 일정하지 않은 문제 가 발생할 수 있다.
또한 n형 트랜지스터로 구현한 화소 회로는 유기 발광 다이오드(OLED)의 발광시 전압이 Vgs에 영향을 미치게 된다. 따라서 유기 발광 다이오드의 온도에 따른 특성 및 편차와 열화에 따른 변화 등에 민감해 질 수 밖에 없다.
이하, 본 발명의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명에 따른 유기 전계 발광 표시 장치(300)의 일 실시예를 나타낸 도면이다.
도 3을 참조하여 설명하면, 본 발명에 따른 유기 발광 표시장치(300)는 화소부(310), 제1주사 구동부(302), 제2주사 구동부(304), 데이터 구동부(306), 및 전원 공급부(308)를 포함한다.
상술한 제1주사 구동부(302), 제2주사 구동부(304), 데이터 구동부(306), 및 전원 공급부(308)는 하나의 IC 칩으로 구현될 수도 있다.
화소부(310)는 유기 전계 발광 다이오드(미도시)를 각각 구비하는 n×m 개의 화소 회로(P; P11, P12, P21, P22,,,, Pnm)와, 행방향으로 형성되어 주사 제어 신호( S1, S2, ...,Sn)를 전달하는 n 개의 주사선, 열 방향으로 형성되어 데이터 신호(D1, D2,..., Dm), 를 전달하는 m 개의 데이터 선행방향으로 형성되어 에미션 제어 신호(E1, E2,..., En)를 전달하는 n개의 에미션 제어선을 포함한다.
상기 화소 회로(P)는 상기 주사 제어 신호, 상기 데이터 신호 및 상기 에미션 제어 신호 외에도, 제1 전원 전압 (ELVDD), 제 2 전원 전압(ELVSS), 서스테인 전압(Vsus), 레퍼런스 전압(Vref) 을 인가받아 화소 회로에 구비된 유기 전계 발광 다이오드(미도시)를 발광시켜 화상을 표시한다. 본 발명의 다른 실시 예에 따르면 전원의 배선을 줄이기 위하여, 상기 레퍼런스 전압(Vref) 을 인가하는 노드에, 레퍼런스 전압(Vref) 대신 서스테인 전압(Vsus), 을 인가할 수도 있다. 이러한 실시예에 따르면 레퍼런스 전압(Vref) 을 인가하는 전원의 배선이 줄어드는 효과가 있다.
제1주사 구동부(302)는 발광 제어선과 접속되어 화소부(310)에 에미션 제어 신호(E1, E2, ...,En)를 인가하는 수단이다. 제2주사 구동부(304)는 주사선과 접속되어 화소부(310)에 주사 제어 신호(S1, S2, ...,Sn)를 인가하는 수단이다. 데이터 구동부(306)는 데이터 선과 접속되어 화소부(310)에 데이터 신호(D1, D2,..., Dm)를 인가하는 수단이다. 이 때, 데이터 구동부(306)는 프로그래밍(programming) 기간 동안 복수의 화소 회로(P)에 데이터 전류를 공급한다. 전원 공급부(308)는 화소 회로(P)에 공급되는 제1 전원 전압 (ELVDD), 제 2 전원 전압(ELVSS), 서스테인 전압(Vsus), 레퍼런스 전압(Vref) 등을 공급한다.
도 4는 도 3에 채용된 본 발명에 대한 화소 회로(P)의 일 실시예를 나타낸 회로도이다.
도 4에서는 n형 m열에 위치한 화소 회로(Pnm)를 예로 들어 설명하기로 하며, 상기 화소 회로(Pnm)는 데이터 구동부(306)로부터 데이터선을 통해 데이터 신호(Dm)를 인가받고, 데이터 신호(Dm)에 따른 구동 전류를 OLED에 출력한다.
본 발명의 일 실시예에 따른 화소 회로(Pnm)는 구동 트랜지스터(T1), 제2 내지 제5 트랜지스터(T2, T3, T4, 및 T5), 발광소자(OLED), 커패시터(C1)를 포함한다.
본 발명의 화소 회로(Pnm)에 포함되는 구동 트랜지스터(T1), 제2 내지 제5 트랜지스터(T2, T3, T4, 및 T5)는 n형 트랜지스터 이며, N타입 MOSFET(metal-oxide semiconductor field effect transistor) 일 수 있다. N형 트랜지스터는 게이트 전극에 인가되는 신호가 하이 레벨(제1 레벨)이면 턴 온 되고, 로우 레벨(제2 레벨)이면 턴 오프된다. 산화물 또는 비정질-실리콘(amorphous-Si) 을 이용한 트랜지스터 공정은 폴리-실리콘(Poly-Si)에 비하여 저비용으로 구현할 수 있다. 그런데 산화물 또는 비정질-실리콘(amorphous-Si) 트랜지스터를 백본으로 사용하는 디스플레이 패널에서는 소자의 특성 산포가 보상되는 n형 트랜지스터로만 화소 회로를 구현해야 한다. 따라서 본 발명의 일 실시예에서는 n형 트랜지스터로 구성된 화소 회로를 제시한다.
구동 트랜지스터(T1)는 드레인 전극에 대응하는 제1전극(D) 및 소스 전극에 대응하는 제2전극(S)을 구비하고, 게이트 전극에 인가되는 전압에 따른 구동 전류를 출력한다.
제2 트랜지스터(T2)는 제1전극이 데이터 라인에 연결되어 있으며, 제2전극은 제1커패시터의 제1단과 함께 제1노드(N1)에 연결되어 있다. 제2 트랜지스터(T2)는 게이트 전극으로 인가되는 주사 제어 신호(Sn)에 응답하여 데이터 신호(Dm)를 제1노드(N1)에 전달한다.
제3 트랜지스터(T3)는 제1전극이 상기 제1트랜지스터의 제2단과 함께 제2노드(N2)에 연결되어 있으며, 제2전극이 상기 구동 트랜지스터(T1)의 제1 전극에 연결되어 있다. 제3 트랜지스터(T3)는 게이트 전극으로 인가되는 상기 주사 제어 신호(Sn)에 응답하여, 상기 구동 트랜지스터(T1)를 다이오드 연결(diode connection)시킨다.
제4 트랜지스터(T4)는 제1전극이 제1전원 전압(ELVDD)에 연결되며, 제2전극이 상기 구동 트랜지스터(T1)의 제1 전극에 연결되어 있다. 제4 트랜지스터(T4)는 에미션 제어 신호(En)에 응답하여, 상기 구동 트랜지스터(T1)의 상기 제1 전극에 제1전원 전압(ELVDD)을 인가한다.
제5 트랜지스터(T5)는 제1전극이 상기 제1 커패시터의 제1전극과 함께 상기 제1노드에 연결되며, 제2전극이 서스테인 전압(Vsus)에 연결된다. 제5 트랜지스터(T5)는 에미션 제어 신호(En)에 응답하여 서스테인 전압(Vsus)을 제1노드로 인가한다.
발광 소자는 유기 전계 발광 다이오드(OLED)이며, 도 1에 설명한 구조를 가진다. OLED는 애노드 전극에 대응하는 제1 전극 및 캐소드 전극에 대응하는 제2 전극을 구비한다. 본 발명의 일 실시예에 의하면 OLED의 애노드 전극은 구동 트랜지스터(T1)의 소스 전극에 연결되어 있으며, 캐소드 전극은 제2 전원 전압(ELVSS)에 연결되어 있다.
제1커패시터(C1)는 제1단이 상기 제1노드(N1)에 연결되어 있으며, 제2전극이 상기 구동 트랜지스터(T1)의 게이트 전극에 연결된다.
도 5는 본 발명의 일 실시예에 따른 구동 신호들의 타이밍도이다.
도 6 내지 도 9는 도 5의 타이밍도에 따른 도 4의 화소 회로의 동작을 순차적으로 나타낸 도면이다.
도 5를 참고하면, (A) 구간에는, 주사 제어 신호(Sn) 는 제2레벨을 가지고, 에미션 제어 신호(En)가 1레벨을 가진다. 따라서 제4 및 제5 트랜지스터(T4 및 T5)가 턴 온되며, 제2 및 제3 트랜지스터(T2 및 T3)는 턴 오프된다.
도 6은 (A) 구간에서 화소 회로의 동작을 나타낸 도면이다.
도 6을 참고하면, 에미션 제어 신호(En)에 의하여 제4 트랜지스터(T4)가 턴 온 되어 있어 구동 트랜지스터(T1)과 OLED를 통해 이전 프레임의 데이터 신호(Dm), 즉 이번 프레임의 구동 트랜지스터(T1)의 게이트 전극의 전압, 에 대응하는 구동 전류(Ioled)가 흘러 OLED가 발광한다. 또한 제5 트랜지스터(T5)가 턴 온 되어 있으므로, 서스테인 전압(Vsus)이 제1 커패시터(C1)의 일단으로 인가되어 상기 제1 커패시터(C1)는 구동 트랜지스터(T1)의 게이트 전압을 유지하는 역할을 한다.
다음으로 (B)구간 동안, 초기화 동작이 수행된다. (B)구간 동안, 주사 제어 신호(Sn) 및 에미션 제어 신호(En)는 모두 제1 레벨이다. 따라서 제2 내지 제5 트랜지스터(T2 내지 T5)는 모두 턴 온 된다.
도 7는 (B)구간에서 화소 회로의 동작을 나타낸 도면이다.
(B)구간 동안, 제3 트랜지스터 및 제4 트랜지스터(T3 및 T4)가 턴 온 되어 구동 트랜지스터(T1)의 게이트 전극이 제1전원 전압(ELVDD)로 초기화 된다. 또한 제2 및 제5 트랜지스터(T2 및 T5)가 턴 온되어 제2 트랜지스터(T2)의 제1전극이 데 이터 라인과 연결되고, 제5 트랜지스터(T5)의 제2전극에 연결되는 서스테인 전압(Vsus)이 제1노드(N1)로 인가된다. 따라서 제1노드(N1)가 서스테인 전압(Vsus)로 초기화된다. 이 때 상기 데이터 라인은 데이터 신호(Dm)을 출력하는 것이 아니라 하이 임피던스(Hi-Z, Hi-impedance) 상태로 있어 제1노드(N1)로 인가되는 서스테인 전압(Vsus)과의 전기적인 쇼트(Short)를 방지한다. 다른 예로 데이터 신호(Dm)를 출력하는 데이터 구동부(306)의 출력단자와 데이터 라인 사이에 스위칭 소자를 형성하여 (B)구간 동안 전기적인 연결을 끊을 수도 있다.
다음으로, (C)구간 동안, 주사 제어 신호(Sn)는 제1 레벨로 유지되고, 에미션 제어 신호(En)는 제2 레벨로 변화한다. 이에 따라 제2 및 제3 트랜지스터(T2 및 T3)가 턴 온 된다. 제4 및 제5 트랜지스터(T4 및 T5)는 턴 오프 된다.
도 8은 (C)구간에서 화소 회로의 동작을 나타낸 도면이다.
(C)구간 동안, 데이터 기입이 이루어지며, 구동 트랜지스터(T1)가 다이오드 연결되어 구동 트랜지스터(T1)의 문턱 전압을 보상한다. 제2 트랜지스터(T2)가 턴 온되면서 현재 프레임의 데이터 신호(Dm)가 인가되어 제1노드(N1)의 전압은 데이터 전압(Vdata)이 된다. 또한 구동 트랜지스터(T1)는 제3 트랜지스터(T3)에 의해 다이오드 연결되어, 제3 트랜지스터(T3)의 제1 전극과 제2 전극 사이에, 구동 트랜지스터(T1)의 문턱 전압(Vth)만큼의 전압이 걸린다.
다음으로 (D)구간 동안, 주사 제어 신호(Sn)가 제2 레벨을 유지하고, 에미션 제어 신호(En)는 제1 레벨로 변화한다. 따라서 제4 및 제5 트랜지스터(T4 및 T5)가 턴 온되며, 제2 및 제3 트랜지스터(T2 및 T3)는 턴 오프된다.
도 9는 (D)구간에서 화소 회로의 동작을 나타낸 도면이다.
(D)구간 동안, OLED에 전류를 흘려 발광시킨다. 제5 트랜지스터(T5)가 턴 온 되어 제1노드(N1)의 전압이 기존 데이터 전압(Vdata)에서 서스테인 전압(Vsus)으로 변화한다. 제1노드(N1)의 전압이 종래 Vdata 에서 Vsus로 변화함에 따라, 제1노드(N1)의 전압 변화량인 (Vsus-Vdata)만큼 제1 커패시터(C1)를 통하여 제2 노드(N2)의 전압을 변화시킨다. 결국, 구동 트랜지스터(T1)의 게이트 전압과 소스 전압 사이의 전압은 (Vsus-Vdata) + Vth가 된다. 따라서 구동 트랜지스터(T1)의 게이트 전압과 소스 전압의 차에 해당하는 전압 레벨에 따른 구동 전류가 구동 트랜지스터에서 발생하고 제4 트랜지스터(T4)가 턴 온 되어 있으므로, 구동 트랜지스터(T1)와 OLED를 통하여 OLED 구동 전류가 흐르게 된다. 이 때, 구동 트랜지스터(T1)의 소스 전극의 전압은 OLED의 애노드 전극의 전압과 동일하고, OLED의 애노드 전극의 전압은 ELVSS+VOLED이다. 여기서 VOLED는 OLED의 발광시 OLED 양단에 걸리는 전압이다. 구동 트랜지스터(T1)의 게이트 전극의 전압은 제2노드의 전압이므로 수학식 1과 같이 변화한다.
Figure 112009070214311-pat00001
그러므로 (D)구간 동안, 구동 트랜지스터(T1)의 Vgs는 수학식 2와 같다.
Figure 112009070214311-pat00002
Vgs에 의해 결정되는 구동 전류(IOLED)는 수학식 3 및 수학식 4와 같이 결정된다. 여기서, k=β/2 이고, k 는 상수이며, β 는 이득계수(gain factor)에 해당한다.
Figure 112009070214311-pat00003
Figure 112009070214311-pat00004
Figure 112009070214311-pat00005
따라서 본 발명의 일 실시예에 따른 화소 회로에서 출력되는 구동 전류(IOLED)는 OLED의 애노드 전극의 전압, 캐소드 전원 전압(ELVSS), 및 구동 트랜지스터(T1)의 문턱 전압(Vth)에 무관하게 결정된다. 이로 인해, 본 발명의 실시예들은 OLED 애노드 전극의 전압에 의해 구동 전류(IOLED)의 크기가 변화하여, 데이터 신호(Dm)의 전압을 증가시켜야 하거나, 화질이 저하되는 문제점을 해결할 수 있다. 또한 본 발명의 실시예들은 캐소드 전원 전압(ELVSS)의 IR 드롭에 의해 화질이 저하되는 문제점을 해결할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 화소 회로의 구조를 나타낸 도면이다.
본 발명의 다른 실시예에 따르면, 구동 트랜지스터(T1)의 게이트 전극과 소 스 전극( 즉 OLED의 애노드 전극) 사이에 상기 구동 트랜지스터(T1)의 문턱 전압을 유지시켜주는 제2커패시터(C2)를 추가할 수 있다. 따라서 본 실시예에 의한 화소 회로의 구동 방법은 도 4에 도시된 화소 회로의 구동 방법과 동일하며 OLED가 발광하는 경우 제2 커패시터(C2)는 제1 커패시터(C1)와 함께 추가적인 스토리지 커패시터의 역할을 할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 화소 회로의 구조를 나타낸 도면이다.
본 발명의 또 다른 실시예에 다르면, 구동 트랜지스터(T1)의 소스 전극과 OLED 애노드 전극 사이에 제6 트랜지스터(T6)가 연결된다. 제6 트랜지스터(T6)는 주사 제어 신호에 대응하여 레퍼런스 전압(Vref)을 구동 트랜지스터(T1)의 소스 전극으로 인가한다. 본 실시 예에 의하면, (B)구간 및 (C)구간에서 주사 제어 신호가 제1레벨이 될 때 제6 트랜지스터(T6)는 턴 온 된다. 이 때 구동 트랜지스터(T1)의 소스 전압을 레퍼런스 전압(Vref)으로 고정한다. 즉, 본 발명에 의한 화소 회로의 초기화 시기, 및 데이터 기입과 구동 트랜지스터의 문턱 전압 보상 시기,에 구동 트랜지스터(T1)의 소스 전압을 고정해 주는 역할을 한다. 여기서 레퍼런스 전압(Vref)의 크기는 제2전원 전압(ELVSS)과 OLED의 문턱 전압의 합보다 작아야 한다. 만약 레퍼런스 전압의 크기가 제2전원 전압(ELVSS)과 OLED의 문턱 전압의 합보다 크다면, 화소 회로의 초기화 시기, 및 데이터 기입과 구동 트랜지스터(T1)의 문턱 전압 보상 시기에 전압 차에 의하여 OLED에 전류가 흘러 OLED가 발광되는 문제가 발생하기 때문이다.
도 12는 본 발명의 또 다른 실시예에 따른 화소 회로의 구조를 나타낸 도면이다.
본 실시 예에 따르면, 도 10에서 추가된 제2 커패시터(C2)와 도 11에서 추가된 제6 트랜지스터(T6)를 모두 추가한 것이다. 따라서 구동 방법은 도 10 및 도 11의 내용과 동일하므로 구체적인 설명은 생략하기로 한다.
도 13는 본 발명의 또 다른 실시예에 따른 화소 회로의 구조를 나타낸 도면이다.
본 실시 예에 따르면 , 구동 트랜지스터의 소스 전극과 OLED 애노드 전극 사이에 제6 트랜지스터(T6)가 연결된다. 제6 트랜지스터(T6)는 주사 제어 신호에 대응하여 서스테인 전압(Vsus)을 구동 트랜지스터(T1)의 소스 전극으로 인가한다. 여기서는 도 12와 같이 별도의 레퍼런스 전압(Vref)을 인가하지 않고 서스테인 전압(Vsus)을 이용한다. 이로부터 전원 및 배선이 감소되는 효과가 있다.
도 14는 본 발명의 또 다른 실시예에 따른 화소 회로의 구조를 나타낸 도면이다.
본 실시 예에 따르면 도 12의 화소 회로에 도 13의 서스테인 전압을 인가시키는 제6 트랜지스터(T6)의 구성을 모두 추가한 것이다.
도 15는 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치 구동 방법의 흐름도이다.
S101 단계는 도 5의 (B)구간 및 (C) 구간에 해당한다. 먼저, 주사 제어 신호(Sn)에 응답하여 구동 트랜지스터(T1)의 게이트 전극을 제1전원 전압(ELVDD)으로 초기화시킨다. 또한 상기 화소 회로에 포함된 커패시터(C1)의 일단을 서스테인 전압으로 초기화 시키며, 이 때, 상기 데이터 신호를 상기 화소 회로로 인가하는 데이터 라인은 플로팅 상태가 되도록 한다.
또한 주사 제어 신호(Sn)에 응답하여, 제2 트랜지스터(T2)를 통해 데이터 신호(Dm)가 화소 회로에 인가되고, 제3트랜지스터(T3)가 구동 트랜지스터(T1)와 다이오드 연결되어 구동 트랜지스터(T1)의 문턱 전압을 보상한다. 구체적으로 제1 커패시터(C1)에는 데이터 전압과 구동 트랜지스터(T1)의 문턱 전압의 차이에 대응하는 전압이 충전된다.
다음으로, S102단계는 도 5의 (D) 구간에 해당한다. 에미션 제어 신호(En)에 응답하여, 제5 트랜지스터(T5)가 턴온 되어 서스테인 전압(Vsus)을 화소 회로로 인가하며, 이에 따라 구동 트랜지스터(T1)의 게이트 전압이 변화된다. 또한, OLED의 애노드 전극으로 구동 전류(IOLED)가 출력된다(S102). 구동 전류(IOLED)는 수학식 4에 나타난 바와 같이, 제1 커패시터(C1)에 저장된 데이터 신호(Dm)의 전압 레벨(Vdata)에 따라 그 크기가 결정되며, OLED는 구동 전류(IOLED)의 크기에 따른 휘도의 빛을 방출한다.
이제까지 본 발명에 대하여 바람직한 실시예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 특허청구범위에 의해 청구된 발명 및 청구된 발명과 균등한 발명들은 본 발명에 포함된 것으로 해석되어야 한다.
도 1은 유기 전계 발광 다이오드의 구조를 도시한 도면이다.
도 2는 p형 트랜지스터로 구현된 예시적인 화소 회로를 나타낸 도면이다.
도 3은 본 발명에 따른 유기 전계 발광 표시 장치(300)의 일 실시예를 나타낸 도면이다.
도 4는 도 3에 채용된 본 발명에 대한 화소 회로(P)의 일 실시예를 나타낸 회로도이다.
도 5는 본 발명의 일 실시예에 따른 구동 신호들의 타이밍도이다.
도 6 내지 도 9는 도 5의 타이밍도에 따른 도 4의 화소 회로의 동작을 순차적으로 나타낸 도면이다.
도 10 내지 도 14는 본 발명의 다른 실시예에 따른 화소 회로의 구조를 나타낸 도면이다.
도 15는 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치 구동 방법의 흐름도이다.
<도면의 주요 부분에 대한 설명>
300 : 유기 발광 표시장치
302 : 제1주사 구동부
304 : 제2 주사 구동부
306 : 데이터 구동부
308 : 전원 공급부
310 : 화소부

Claims (17)

  1. 제1 단 및 제2 단을 구비하는 발광 소자;
    제1 전극 및 상기 발광 소자의 상기 제1 단과 전기적으로 연결되는 제2 전극을 구비하고, 게이트 전극에 인가되는 전압에 따른 구동 전류를 출력하는 구동 트랜지스터;
    제1단과, 상기 구동 트랜지스터의 상기 게이트 전극에 연결된 제2단을 구비하는 제1커패시터;
    게이트 전극으로 인가되는 주사 제어 신호에 응답하여 데이터 신호를 상기 제1커패시터의 상기 제1단에 전달하는 제2 트랜지스터;
    게이트 전극으로 인가되는 상기 주사 제어 신호에 응답하여, 상기 구동 트랜지스터를 다이오드 연결시키는 제3 트랜지스터;
    에미션 제어 신호에 응답하여, 상기 구동 트랜지스터의 상기 제1전극에 제1전원 전압을 인가하는 제4 트랜지스터;
    상기 에미션 제어 신호에 응답하여 서스테인 전압을 상기 제1커패시터의 제1단에 인가하는 제5 트랜지스터; 및
    상기 구동 트랜지스터의 상기 게이트 전압에 연결된 제1단 및 상기 발광 소자의 상기 제1전극에 연결된 제2단을 구비하는 제2 커패시터;
    를 포함하며,
    상기 구동 트랜지스터 및 상기 제2 내지 제5 트랜지스터들은 n형 트랜지스터인, 화소 회로.
  2. 제1항에 있어서,
    상기 제2 트랜지스터는, 상기 데이터 신호에 연결된 제1 전극 및 상기 제1커패시터의 제1단에 연결된 제2 전극을 구비하고,
    제3 트랜지스터는, 상기 구동 트랜지스터의 상기 게이트 전극과 연결된 제1 전극 및 상기 구동 트랜지스터의 상기 제1 전극과 연결된 제2 전극을 구비하는, 화소 회로.
  3. 제1항에 있어서,
    상기 발광 소자는 유기 전계 발광 다이오드(OLED, Organic Light Emitting Diodes)인, 화소 회로.
  4. 제1항에 있어서,
    상기 주사 제어 신호 및 상기 에미션 제어 신호는 같은 주기의 신호인, 화소 회로.
  5. 제1항에 있어서,
    상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터는 N형 MOSFET(metal-oxide semiconductor field effect transistor)인, 화소 회로.
  6. 제1항에 있어서,
    상기 구동 트랜지스터의 상기 제1 전극은 드레인 전극이고, 상기 구동 트랜 지스터의 상기 제2 전극은 소스 전극인, 화소 회로.
  7. 삭제
  8. 제1항에 있어서
    게이트 전극으로 인가되는 상기 주사 제어 신호에 응답하여, 상기 발광 소자의 제1전극에 레퍼런스 전압을 인가하는 제6 트랜지스터;
    를 더 포함하는, 화소 회로.
  9. 제8항에 있어서
    상기 레퍼런스 전압은 상기 서스테인 전압인, 화소 회로.
  10. 제1항에 있어서,
    상기 주사 제어 신호, 및 상기 에미션 제어 신호는,
    제1 레벨의 상기 주사 제어 신호 및 상기 에미션 제어 신호를 갖는 제1 구간;
    상기 데이터 신호가 상기 화소 회로에 유효한 레벨을 갖고, 상기 제1 레벨의 상기 주사 제어 신호 및 상기 제2 레벨의 에미션 제어 신호를 갖는 제2 구간; 및
    상기 제2 레벨의 상기 주사 제어 신호 및 상기 제1레벨의 상기 에미션 제어신호를 갖는 제3 구간; 을 갖도록 구동되고,
    상기 제1 레벨은 상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터들이 턴 온되는 레벨이고, 상기 제2 레벨은 상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터들이 턴 오프되는 레벨인, 화소 회로.
  11. 복수의 화소들;
    상기 복수의 화소들 각각에 에미션 제어 신호를 출력하는 제1주사구동부 및주사 제어 신호를 출력하는 제2주사구동부; 및
    데이터 신호를 생성하여, 상기 복수의 화소들에 출력하는 데이터 구동부를 포함하고, 상기 복수의 화소들 각각은,
    애노드 전극 및 캐소드 전극을 구비하는 유기 전계 발광 다이오드;
    제1 전극 및 상기 유기 전계 발광 다이오드의 상기 애노드 전극과 전기적으로 연결되는 제2 전극을 구비하고, 게이트 전극에 인가되는 전압에 따른 구동 전류를 출력하는 구동 트랜지스터;
    제1단과, 상기 구동 트랜지스터의 상기 게이트 전극에 연결된 제2단을 구비하는 제1커패시터;
    게이트 전극으로 인가되는 주사 제어 신호에 응답하여 데이터 신호를 상기 제1 커패시터의 상기 제1단에 전달하는 제2 트랜지스터;
    게이트 전극으로 인가되는 상기 주사 제어 신호에 응답하여, 상기 구동 트랜지스터를 다이오드 연결시키는 제3 트랜지스터;
    에미션 제어 신호에 응답하여, 상기 구동 트랜지스터의 상기 제1전극에 제1전원 전압을 인가하는 제4 트랜지스터;
    상기 에미션 제어 신호에 응답하여 서스테인 전압을 상기 제1 커패시터의 제1단에 인가하는 제5 트랜지스터; 및
    상기 구동 트랜지스터의 상기 게이트 전압에 연결된 제1단 및 상기 유기 전게 발광 다이오드의 상기 애노드 전극에 연결된 제2단을 구비하는 제2 커패시터;
    를 포함하며,
    상기 구동 트랜지스터 및 상기 제2 내지 제5 트랜지스터들은 n형 트랜지스터인, 유기 전계 발광 표시 장치.
  12. 제11항에 있어서,
    상기 주사 제어 신호 및 상기 에미션 제어 신호는 같은 주기의 신호인, 유기 전계 발광 표시 장치.
  13. 제11항에 있어서,
    상기 구동 트랜지스터의 상기 제1 전극은 드레인 전극이고, 상기 구동 트랜지스터의 상기 제2 전극은 소스 전극인, 유기 전계 발광 표시 장치.
  14. 삭제
  15. 제11항에 있어서
    게이트 전극으로 인가되는 상기 주사 제어 신호에 응답하여, 상기 발광 소자의 애노드 전극에 레퍼런스 전압을 인가하는 제6 트랜지스터;
    를 더 포함하는, 유기 전계 발광 표시 장치.
  16. 제15항에 있어서
    상기 레퍼런스 전압은 상기 서스테인 전압인, 유기 전계 발광 표시 장치.
  17. 제11항에 있어서,
    상기 제1주사 구동부 및 제2주사 구동부는,
    제1 레벨의 상기 주사 제어 신호 및 상기 에미션 제어 신호를 갖는 제1 구간;
    상기 데이터 신호가 상기 화소 회로에 유효한 레벨을 갖고, 상기 제1 레벨의 상기 주사 제어 신호 및 상기 제2 레벨의 에미션 제어 신호를 갖는 제2 구간; 및
    상기 제2 레벨의 상기 주사 제어 신호 및 상기 제1레벨의 상기 에미션 제어신호를 갖는 제3 구간; 을 갖도록 구동되고,
    상기 제1 레벨은 상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터들이 턴 온되는 레벨이고, 상기 제2 레벨은 상기 구동 트랜지스터 및 상기 제2 내지 5 트랜지스터들이 턴 오프되는 레벨인, 유기 전계 발광 표시 장치.
KR1020090110361A 2009-11-16 2009-11-16 화소 회로, 유기 전계 발광 표시 장치 KR101058114B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090110361A KR101058114B1 (ko) 2009-11-16 2009-11-16 화소 회로, 유기 전계 발광 표시 장치
US12/832,935 US8552943B2 (en) 2009-11-16 2010-07-08 Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110361A KR101058114B1 (ko) 2009-11-16 2009-11-16 화소 회로, 유기 전계 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20110053708A KR20110053708A (ko) 2011-05-24
KR101058114B1 true KR101058114B1 (ko) 2011-08-24

Family

ID=44010978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110361A KR101058114B1 (ko) 2009-11-16 2009-11-16 화소 회로, 유기 전계 발광 표시 장치

Country Status (2)

Country Link
US (1) US8552943B2 (ko)
KR (1) KR101058114B1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI415076B (zh) * 2010-11-11 2013-11-11 Au Optronics Corp 有機發光二極體之像素驅動電路
TWI418880B (zh) * 2010-12-10 2013-12-11 Au Optronics Corp 主動式液晶面板
TW201239849A (en) * 2011-03-24 2012-10-01 Hannstar Display Corp Pixel circuit of light emitting diode display and driving method thereof
KR101859474B1 (ko) * 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
TW201315284A (zh) * 2011-09-19 2013-04-01 Wintek Corp 發光元件驅動電路
KR101615332B1 (ko) 2012-03-06 2016-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
US10832616B2 (en) 2012-03-06 2020-11-10 Samsung Display Co., Ltd. Pixel arrangement structure for organic light emitting diode display
KR102022991B1 (ko) * 2012-10-31 2019-09-19 엘지디스플레이 주식회사 유기발광 표시장치
KR101954782B1 (ko) * 2012-10-31 2019-03-06 엘지디스플레이 주식회사 유기발광 표시장치
EP2915161B1 (en) * 2012-11-05 2020-08-19 University of Florida Research Foundation, Inc. Brightness compensation in a display
KR101992405B1 (ko) 2012-12-13 2019-06-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101987078B1 (ko) * 2012-12-27 2019-10-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN103236236A (zh) * 2013-04-24 2013-08-07 京东方科技集团股份有限公司 像素驱动电路、阵列基板以及显示装置
KR102055383B1 (ko) * 2013-08-22 2019-12-13 삼성디스플레이 주식회사 화소 회로 및 이를 이용한 표시장치
CN103700347B (zh) * 2014-01-10 2015-11-04 深圳市华星光电技术有限公司 有机发光二极管的驱动电路
KR20160053050A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광표시장치
CN105989791A (zh) * 2015-01-27 2016-10-05 上海和辉光电有限公司 Oled像素补偿电路和oled像素驱动方法
TWI543143B (zh) * 2015-04-16 2016-07-21 友達光電股份有限公司 像素控制電路及像素陣列控制電路
KR102481520B1 (ko) 2015-07-31 2022-12-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
KR102406605B1 (ko) * 2015-08-27 2022-06-09 삼성디스플레이 주식회사 유기전계발광 표시장치
CN105427795A (zh) * 2016-01-11 2016-03-23 京东方科技集团股份有限公司 像素驱动电路、方法、像素结构及显示器件
CN105679239B (zh) * 2016-03-10 2018-06-22 北京大学深圳研究生院 一种集成栅极驱动电路、amoled像素电路及面板
KR102633522B1 (ko) * 2016-10-25 2024-02-07 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동장치
CN106991968B (zh) * 2017-05-27 2020-11-27 京东方科技集团股份有限公司 像素补偿电路及补偿方法、显示装置
CN107170407A (zh) * 2017-07-17 2017-09-15 京东方科技集团股份有限公司 像素单元电路、像素电路、驱动方法和显示装置
CN107342044B (zh) * 2017-08-15 2020-03-03 上海天马有机发光显示技术有限公司 像素电路、显示面板和像素电路的驱动方法
TWI658448B (zh) * 2018-02-23 2019-05-01 友達光電股份有限公司 像素校正、補償驅動電路，以及適用其之像素校正及補償方法
CN110619851A (zh) * 2019-09-24 2019-12-27 京东方科技集团股份有限公司 像素电路、驱动方法及显示装置
CN110890055A (zh) * 2019-11-25 2020-03-17 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
CN110890056A (zh) * 2019-11-25 2020-03-17 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
CN110782842A (zh) * 2019-11-25 2020-02-11 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
CN111028780A (zh) * 2019-12-03 2020-04-17 武汉华星光电半导体显示技术有限公司 Amoled的像素补偿电路
CN111599314A (zh) * 2020-04-30 2020-08-28 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
CN114093320A (zh) * 2021-11-26 2022-02-25 长沙惠科光电有限公司 像素电路、像素驱动方法及显示装置
CN115440161B (zh) * 2022-11-09 2023-03-24 惠科股份有限公司 像素驱动电路和显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
KR100658618B1 (ko) 2004-05-19 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
KR101160830B1 (ko) * 2005-04-21 2012-06-29 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100846591B1 (ko) 2006-12-01 2008-07-16 삼성에스디아이 주식회사 유기전계발광 표시장치 및 이의 구동방법
KR101288595B1 (ko) 2007-03-07 2013-07-22 엘지디스플레이 주식회사 유기 발광다이오드 표시장치와 그 구동방법
KR101472124B1 (ko) 2007-08-10 2014-12-15 엘지디스플레이 주식회사 전계 발광 화소, 그를 포함한 전계 발광 패널, 그 전계발광 패널을 구동하는 구동 장치 및 방법
KR100889675B1 (ko) * 2007-10-25 2009-03-19 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR101368006B1 (ko) 2007-11-05 2014-03-13 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
KR101361981B1 (ko) * 2008-02-19 2014-02-21 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR101282996B1 (ko) * 2008-11-15 2013-07-04 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치 및 그 구동방법
KR101058107B1 (ko) 2009-09-14 2011-08-24 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기 발광 표시장치

Also Published As

Publication number Publication date
US20110115772A1 (en) 2011-05-19
KR20110053708A (ko) 2011-05-24
US8552943B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
KR101058114B1 (ko) 화소 회로, 유기 전계 발광 표시 장치
KR101058115B1 (ko) 화소 회로, 유기 전계 발광 표시 장치
KR101127582B1 (ko) 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
KR101030003B1 (ko) 화소 회로, 유기 전계 발광 표시 장치, 및 그 구동 방법
KR101097325B1 (ko) 화소 회로 및 유기 전계 발광 표시 장치
US8736523B2 (en) Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same
JP5676114B2 (ja) 発光表示装置及び発光表示装置の駆動方法
KR101058108B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
KR101042956B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시장치
JP4786737B2 (ja) 発光表示装置
US8823613B2 (en) Pixel circuit including initialization circuit and organic electroluminescent display including the same
KR101058116B1 (ko) 화소 회로 및 유기 전계 발광 표시 장치
JP4396848B2 (ja) 発光表示装置
KR100578813B1 (ko) 발광 표시 장치 및 그 구동 방법
JP4070696B2 (ja) 発光表示装置，発光表示装置の駆動方法，および発光表示装置の表示パネル
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
JP2004029791A (ja) 発光表示装置及びその表示パネルと駆動方法
CN110603580A (zh) Oled像素补偿电路及驱动方法、显示装置
KR20230133578A (ko) 화소 회로와 그 구동 방법 및 그것을 구비하는 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 9