JP7094300B2 - 画素の駆動回路、画素の駆動方法及び表示装置 - Google Patents

Description

本発明は、表示技術分野に関し、特に、画素の駆動回路、画素の駆動方法及び表示装置に関する。

有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）は、電流型発光デバイスとして、自発光、高速応答、広視野角及びフレキシブル基板に製作可能であるなどの特徴を有しているので、高性能表示分野でますます利用されている。ＯＬＥＤ表示装置は、異なる駆動方式によってＰＭＯＬＥＤ（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ Ｄｒｉｖｉｎｇ ＯＬＥＤ、パッシブマトリクス式有機発光ダイオード）及びＡＭＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｄｒｉｖｉｎｇ ＯＬＥＤ、アクティブマトリクス式有機発光ダイオード）の２つに分かれている。ＡＭＯＬＥＤ表示デバイスは、低い製造コスト、高い応答速度、省エネルギー、携帯機器の直流駆動に適用可能であり、広い動作温度範囲などの利点を有するので、表示技術の開発者からますます多くの注目を集めている。

従来のＡＭＯＬＥＤ表示パネルは、部分的に表示輝度が不均一であるという問題が存在している。

なお、上記の背景技術にて公開された情報は、本発明の背景に対する理解を深めるためのものに過ぎないため、当業者に知られている従来技術を構成しない情報を含むことができる。

本発明は、少なくともある程度で関連技術における制限及び欠陥による１つ又は複数の問題点を解決できる画素の駆動回路、画素の駆動方法及び表示装置を提供することを目的とする。

本発明の一態様によれば、電界発光素子を駆動するための画素の駆動回路を提供し、前記画素の駆動回路は、
制御端が第１走査信号を受信し、第１端が初期化信号を受信する第１スイッチング素子と、
制御端が前記第１走査信号を受信し、第１端が前記初期化信号を受信する第２スイッチング素子と、
制御端が第２走査信号を受信し、第１端がデータ信号を受信し、第２端が前記第２スイッチング素子の第２端に接続される第３スイッチング素子と、
制御端が前記第２走査信号を受信し、第１端が前記第１スイッチング素子の第２端に接続される第４スイッチング素子と、
制御端が第３走査信号を受信し、第１端が前記初期化信号を受信し、第２端が前記第２スイッチング素子の第２端に接続される第５スイッチング素子と、
制御端が前記第１スイッチング素子の第２端に接続され、第１端が第１電源信号を受信し、第２端が前記第４スイッチング素子の第２端に接続される駆動トランジスタと、
制御端が制御信号を受信し、第１端が前記駆動トランジスタの第２端に接続され、第２端が前記電界発光素子の第１極に接続される第６スイッチング素子と、
第１端が前記第３スイッチング素子の第２端に接続され、第２端が前記駆動トランジスタの制御端に接続される第１蓄積コンデンサーと、
第１端が前記駆動トランジスタの制御端に接続され、第２端が前記駆動トランジスタの第１端に接続される第２蓄積コンデンサーと、を備える。

本発明の別の態様によれば、上記の画素の駆動回路を駆動するための画素の駆動方法を提供し、前記画素の駆動方法は、
初期化段階において、前記初期化信号がそれぞれ前記第１スイッチング素子及び前記第２スイッチング素子を介して前記駆動トランジスタの制御端及び前記第１蓄積コンデンサーの第１端に伝送されるように、前記第１走査信号を用いて前記第１スイッチング素子及び前記第２スイッチング素子をオンにするステップと、
補償段階において、前記データ信号が前記第３スイッチング素子を介して前記第１蓄積コンデンサーの第１端に伝送され、且つ前記第１電源信号及び前記駆動トランジスタの閾値電圧を前記駆動トランジスタの制御端に書き込むように、前記第２走査信号を利用して前記第３スイッチング素子及び前記第４スイッチング素子をオンにするステップと、
データ電圧の書き込み段階において、前記初期化信号が前記第５スイッチング素子を介して前記第１蓄積コンデンサーの第１端に伝送されるように、前記第３走査信号を利用して前記第５スイッチング素子をオンにするステップと、
駆動段階において、制御信号を利用して第６スイッチング素子をオンにすることによって、前記駆動トランジスタが前記第２蓄積コンデンサーの電圧の制御によりオンされ、且つ前記第１電源信号の作用により駆動電流を出力し前記第６スイッチング素子を流れて、前記電界発光素子を駆動し発光させるステップと、を含む。

本発明のさらに別の態様によれば、上記の画素の駆動回路を備える表示装置を提供する。

図面を参照しながら、例示的な実施形態を詳細に説明することによって、本発明の上記及び他の特徴とメリットは、より明瞭となる。なお、以下の記載における図面は、ただ本発明の一部の実施形態に過ぎず、当業者にとって、創造的な労働を付与しない前提で、このような図面によって他の図面を得ることができる。

本発明の一例示的な実施形態に提供される画素の駆動回路の模式図１である。 本発明の一例示的な実施形態に提供される画素の駆動回路の模式図２である。 本発明の一例示的な実施形態に提供される画素の駆動回路の模式図３である。 本発明の一例示的な実施形態に提供される画素の駆動回路の動作タイミングチャートである。 本発明の一例示的な実施形態に提供される初期化段階における画素の駆動回路の等価回路図１である。 本発明の一例示的な実施形態に提供される補償段階における画素の駆動回路の等価回路図である。 本発明の一例示的な実施形態に提供されるデータ電圧の書き込み段階における画素の駆動回路の等価回路図である。 本発明の一例示的な実施形態に提供される駆動段階における画素の駆動回路の等価回路図１である。 本発明の一例示的な実施形態に提供される駆動段階における画素の駆動回路の等価回路図２である。 本発明の一例示的な実施形態に提供される初期化段階における画素の駆動回路の等価回路図２である。

以下、図面を参照しながら、例示的な実施形態をより全般的に説明する。しかしながら、例示的な実施形態は、様々な形態で実施されることができ、本明細書にて説明する実施形態に限定されるものであると理解されるべきではない。逆に、このような実施形態を提供することは、本発明をより全般的に全面にさせ、例示的な実施形態の構想を全般的に当業者に伝えるためある。以下説明する特徴、構造又は特性は、何れの適切な様態で１つ又は複数の実施形態に組み合わせることができる。以下の説明において、多くの具体的な細部を提供することにより、本発明に係る実施形態に対する完全の理解を与える。しかしながら、当業者が理解すべきは、特定の細部のうちの一つ又は複数がなくても本発明に係る技術案を実現でき、或いは、他の方法、要素、材料、装置、ステップなどを採用することができることである。その他の場合に、本発明の各様態を不明瞭にすることを避けるために、公知の技術案は詳しく示し又は説明しない。

なお、図面は本発明の模式的な図示に過ぎず、必ずしも縮尺通りに描かれていない。図面において、同じ図面符号は、同じ又は類似する要素を示すので、それらの詳細な記述は省略する。

多数のＡＭＯＬＥＤ表示パネルにおいて、各ＯＬＥＤは、いずれもアレイ基板上の１つの画素ユニットにおける複数のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）スイッチからなる駆動回路により駆動されて発光することで、表示を実現する。

しかしながら、ＡＭＯＬＥＤ表示パネルが高い解像度又はより大きなサイズへ発展することに伴い、より多くの画素及びより長い導線が必要となるので、導線のシート抵抗と総抵抗もますます大きくなっている。導線の異なる抵抗により、各画素回路で得られる電源電圧が異なる。従って、同じデータ信号電圧が入力された場合、異なる画素は異なる電流及び輝度を出力するため、パネルの表示輝度が不均一になる。

例示的な本実施形態において、電界発光素子を駆動させるための画素の駆動回路を提供する。上記画素の駆動回路は、図１に示すように、第１スイッチング素子Ｔ１と、第２スイッチング素子Ｔ２と、第３スイッチング素子Ｔ３と、第４スイッチング素子Ｔ４と、第５スイッチング素子Ｔ５と、駆動トランジスタＤＴと、第６スイッチング素子Ｔ６と、第１蓄積コンデンサーＣ１と、第２蓄積コンデンサーＣ２と、を備えることができる。

第１スイッチング素子Ｔ１の制御端は、第１走査信号Ｓｎを受信し、第１スイッチング素子Ｔ１の第１端は、初期化信号Ｖｉｎｉｔを受信し、
第２スイッチング素子Ｔ２の制御端は、前記第１走査信号Ｓｎを受信し、第２スイッチング素子Ｔ２の第１端は、前記初期化信号Ｖｉｎｉｔを受信し、
第３スイッチング素子Ｔ３の制御端は、第２走査信号Ｓｎ＋１を受信し、第３スイッチング素子Ｔ３の第１端は、データ信号Ｄａｔａを受信し、第３スイッチング素子Ｔ３の第２端は、前記第２スイッチング素子Ｔ２の第２端に接続され、
第４スイッチング素子Ｔ４の制御端は、前記第２走査信号Ｓｎ＋１を受信し、第４スイッチング素子Ｔ４の第１端は、前記第１スイッチング素子Ｔ１の第２端に接続され、
第５スイッチング素子Ｔ５の制御端は、第３走査信号Ｓｎ＋２を受信し、第５スイッチング素子Ｔ５の第１端は、前記初期化信号Ｖｉｎｉｔを受信し、第５スイッチング素子Ｔ５の第２端は、前記第２スイッチング素子Ｔ２の第２端に接続され、
駆動トランジスタＤＴの制御端は、前記第１スイッチング素子Ｔ１の第２端に接続され、駆動トランジスタＤＴの第１端は、第１電源信号ＶＤＤを受信し、駆動トランジスタＤＴの第２端は、前記第４スイッチング素子Ｔ４の第２端に接続され、
第６スイッチング素子Ｔ６の制御端は、制御信号Ｅｍを受信し、第６スイッチング素子Ｔ６の第１端は、前記駆動トランジスタＤＴの第２端に接続され、第６スイッチング素子Ｔ６の第２端は、前記電界発光素子の第１極に接続され、前記電界発光素子の第２極は、第２電源信号ＶＳＳを受信し、
第１蓄積コンデンサーＣ１の第１端は、前記第３スイッチング素子Ｔ３の第２端に接続され、第１蓄積コンデンサーＣ１の第２端は、前記駆動トランジスタＤＴの制御端に接続され、
第２蓄積コンデンサーＣ２の第１端は、前記駆動トランジスタＤＴの制御端に接続され、第２蓄積コンデンサーＣ２の第２端は、前記駆動トランジスタＤＴの第１端に接続されている。

例示的な本実施形態において、電界発光素子は、駆動トランジスタＤＴを流れる電流により制御されて発光する電流駆動型の電界発光素子であり、例えば、ＯＬＥＤが挙げられるが、例示的な本実施形態における電界発光素子はこれに限定されない。

本発明の例示的な実施形態に提供される画素の駆動回路は、第１スイッチング素子Ｔ１～第６スイッチング素子Ｔ６と、駆動トランジスタＤＴと、第１蓄積コンデンサーＣ１と、第２蓄積コンデンサーＣ２と、を備える。上記画素の駆動回路の動作過程において、第３走査信号Ｓｎ＋２が加えられ、そして、第２蓄積コンデンサーＣ２の両端がそれぞれ駆動トランジスタＤＴの制御端及び第１端に接続されているので、駆動段階では、第１蓄積コンデンサーＣ１の第１端がフローティングし、第１電源信号ＶＤＤの急激な変化が第２蓄積コンデンサーＣ２の第１端にミラーリングされることによって、駆動トランジスタＤＴの制御端と第１端との間の電圧差を一定に維持させ、出力電流が一致されることを確保するので、表示輝度に対する電源ラインのＩＲドロップの影響が解消され、各画素の表示輝度の均一性を確保することができる。一方、初期化信号Ｖｉｎｉｔをそれぞれ前記駆動トランジスタＤＴの制御端と前記第１蓄積コンデンサーＣ１の第１端とに伝送させて第１蓄積コンデンサーＣ１、第２蓄積コンデンサーＣ２及び駆動トランジスタＤＴの制御端に対して初期化を行うように、第１走査信号Ｓｎを利用して前記第１スイッチング素子Ｔ１及び前記第２スイッチング素子Ｔ２をオンにすることによって、前のフレームによる残留信号の影響を解消する。

これに基づいて、上記画素の駆動回路は、図２に示すように、第７スイッチング素子Ｔ７をさらに備えることができる。

第７スイッチング素子Ｔ７の制御端が前記制御信号Ｅｍを受信し、第７スイッチング素子Ｔ７の第１端及び第７スイッチング素子Ｔ７の第２端を前記第１蓄積コンデンサーＣ１の第２端に接続させることによって、駆動段階において、前記第７スイッチング素子Ｔ７は、第４スイッチング素子Ｔ４がジャンプする時の電荷移動による駆動トランジスタＤＴの閾値電圧のずれ量に対して補償する。

これに基づいて、上記画素の駆動回路は、図３に示すように、第８スイッチング素子Ｔ８をさらに備えることができる。

第８スイッチング素子Ｔ８の制御端は、前記第１走査信号Ｓｎを受信し、第８スイッチング素子Ｔ８の第１端は、前記初期化信号Ｖｉｎｉｔを受信し、第８スイッチング素子Ｔ８の第２端は、前記電界発光素子の第１極に接続されている。初期化段階において、第１走査信号Ｓｎを利用して第８スイッチング素子Ｔ８をオンにすることによって、初期化信号Ｖｉｎｉｔを第８スイッチング素子Ｔ８を介して電界発光素子の第１極に伝送させることで、電界発光素子の第１極と第２極との間の電圧差を低下させ、そして、グレースケールが低い場合、電界発光素子の輝度を低減させることによって、画素のコントラストを向上させることができる。

例示的な本実施形態において、前記第１スイッチング素子Ｔ１～第８スイッチング素子Ｔ８は、それぞれ第１トランジスタ～第８トランジスタに対応することができ、各トランジスタは、いずれも制御端と、第１端と、第２端とを備える。具体的には、各トランジスタの制御端がグリッドであってもよく、第１端がソースであってもよく、第２端がドレインであってもよい。或いは、各トランジスタの制御端がグリッドであってもよく、第１端がドレインであってもよく、第２端がソースであってもよい。なお、各トランジスタは、エンハンスメント型トランジスタ又はディプレッション型トランジスタであってもよいが、例示的な本実施形態では、これに対して特に限定しない。

これに基づいて、すべての前記スイッチング素子は、いずれもＮ型薄膜トランジスタであってもよい。この場合、すべてのスイッチング素子の駆動電圧が高レベルであり、前記第１電源信号ＶＤＤが高レベルであることができる。前記電界発光素子の第２極は低レベル信号を受信することができ、即ち、第２電源信号ＶＳＳが低レベルであることができる。前記電界発光素子の第１極が陽極であり、前記電界発光素子の第２極が陰極である。

或いは、すべての前記スイッチング素子は、いずれもＰ型薄膜トランジスタであってもよい。この場合、すべてのスイッチング素子の駆動電圧が低レベルであり、前記第１電源信号ＶＤＤが低レベルであることができる。前記電界発光素子の第２極が高レベル信号を受信することができ、即ち、第２電源信号ＶＳＳが高レベルであることができる。前記電界発光素子の第１極が陰極であり、前記電界発光素子の第２極が陽極である。

本発明の例示的な実施形態において、図１に示す画素の駆動回路を駆動するための画素回路の駆動方法をさらに提供する。

以下、すべてのスイッチング素子がＰ型薄膜トランジスタである場合を一例とし、図４に示す画素の駆動回路の動作タイミングチャートと組み合わせて、図１における画素の駆動回路の動作過程を詳細に説明する。すべてのスイッチング素子がいずれもＰ型薄膜トランジスタであるので、すべての前記スイッチング素子のオン信号はいずれも低レベルである。第１電源信号ＶＤＤが低レベルであり、第２電源信号ＶＳＳが高レベルである。上記駆動タイミングチャートには、第１走査信号Ｓｎ、第２走査信号Ｓｎ＋１、第３走査信号Ｓｎ＋２、制御信号Ｅｍ及びデータ信号Ｄａｔａが示されている。

初期化段階（即ち、第１期間ｔ１）において、前記初期化信号Ｖｉｎｉｔがそれぞれ前記第１スイッチング素子Ｔ１及び前記第２スイッチング素子Ｔ２を介して前記駆動トランジスタＤＴの制御端と前記第１蓄積コンデンサーＣ１の第１端とに伝送されるように、前記第１走査信号Ｓｎを利用して前記第１スイッチング素子Ｔ１及び前記第２スイッチング素子Ｔ２をオンにする。例示的な本実施形態において、第１走査信号Ｓｎが低レベルであり、第２走査線Ｓｎ＋１が高レベルであり、第３走査線Ｓｎ＋２が高レベルであり、制御信号Ｅｍが高レベルであり、図５に示すように、第１スイッチング素子Ｔ１及び前記第２スイッチング素子Ｔ２がオンされ、第３スイッチング素子Ｔ３～第６スイッチング素子Ｔ６がオフされる。初期化信号Ｖｉｎｉｔがそれぞれ第１スイッチング素子Ｔ１及び第２スイッチング素子Ｔ２を介して前記駆動トランジスタＤＴの制御端（即ち、第２蓄積コンデンサーＣ２の第１端）と第１蓄積コンデンサーＣ１の第１端とに伝送され、第１蓄積コンデンサーＣ１、第２蓄積コンデンサーＣ２及び駆動トランジスタＤＴの制御端に対して初期化を行うことで、前のフレームによる残留信号の影響を解消する。

補償段階（即ち、第１期間ｔ２）において、前記データ信号Ｄａｔａが前記第３スイッチング素子Ｔ３を介して前記第１蓄積コンデンサーＣ１の第１端に伝送され、そして、前記第１電源信号ＶＤＤ及び前記駆動トランジスタＤＴの閾値電圧が前記駆動トランジスタＤＴの制御端に書き込まれるように、前記第２走査信号Ｓｎ＋１を利用して前記第３スイッチング素子Ｔ３及び前記第４スイッチング素子Ｔ４をオンにする。例示的な本実施形態において、第１走査信号Ｓｎが高レベルであり、第２走査線Ｓｎ＋１が低レベルであり、第３走査線Ｓｎ＋２が高レベルであり、制御信号Ｅｍが高レベルであり、図６に示すように、第３スイッチング素子Ｔ３及び第４スイッチング素子Ｔ４がオンされ、第１スイッチング素子Ｔ１～第２スイッチング素子Ｔ２及び第５スイッチング素子Ｔ５～第６スイッチング素子Ｔ６がオフされる。データ信号Ｄａｔａは、高レベルであり、第３スイッチング素子Ｔ３を介して第１蓄積コンデンサーＣ１の第１端に書き込まれるので、第１蓄積コンデンサーＣ１の第１端の電圧がＤａｔａになる。第４スイッチング素子Ｔ４がオンされることによって、駆動トランジスタＤＴの制御端と駆動トランジスタＤＴの第２端が接続されるので、駆動トランジスタＤＴの制御端の電位（即ち、第１蓄積コンデンサーＣ１の第２端の電位、第２蓄積コンデンサーＣ２の第１端の電位）がＶＤＤ＋Ｖｔｈになる。ここで、Ｖｔｈは、駆動トランジスタＤＴの閾値電圧である。

データ電圧の書き込み段階（即ち、第１期間ｔ３）において、前記初期化信号Ｖｉｎｉｔが前記第５スイッチング素子Ｔ５を介して前記第１蓄積コンデンサーＣ１の第１端に伝送されるように、前記第３走査信号Ｓｎ＋２を利用して前記第５スイッチング素子Ｔ５をオンにする。例示的な本実施形態において、第１走査信号Ｓｎが高レベルであり、第２走査線Ｓｎ＋１が高レベルであり、第３走査線Ｓｎ＋２が低レベルであり、制御信号Ｅｍが高レベルであり、図７に示すように、第５スイッチング素子Ｔ５がオンされ、第１スイッチング素子Ｔ１～第４スイッチング素子Ｔ４及び第６スイッチング素子Ｔ６がオフされる。初期化信号Ｖｉｎｉｔが第５スイッチング素子Ｔ５を介して第１蓄積コンデンサーＣ１の第１端に伝送されることにより、第１蓄積コンデンサーＣ１の第１端の電圧がＤａｔａからＶｉｎｉｔに変化する。第１蓄積コンデンサーＣ１の第２端（即ち、駆動トランジスタＤＴの制御端、第２蓄積コンデンサーＣ２の第１端）がフローティングし、そして、第１蓄積コンデンサーＣ１及び第２蓄積コンデンサーＣ２が分圧する機能を有するので、第１蓄積コンデンサーＣ１の第２端の電位（即ち、駆動トランジスタＤＴの制御端の電位、第２蓄積コンデンサーＣ２の第１端の電位）がＶＤＤ＋Ｖｔｈ＋（Ｃ１／（Ｃ１＋Ｃ２））（Ｖｉｎｉｔ－Ｄａｔａ）にジャンプする。

駆動段階（即ち、第１期間ｔ４）において、前記制御信号Ｅｍを利用して第６スイッチング素子Ｔ６をオンにすることで、前記駆動トランジスタＤＴが前記第２蓄積コンデンサーＣ２の電圧の制御によりオンされ、そして、駆動電流が前記第１電源信号ＶＤＤの作用により出力されて前記第６スイッチング素子Ｔ６を流れることによって、前記電界発光素子を駆動し発光させる。例示的な本実施形態において、第１走査信号Ｓｎが高レベルであり、第２走査線Ｓｎ＋１が高レベルであり、第３走査線Ｓｎ＋２が高レベルであり、制御信号Ｅｍが低レベルであり、図８に示すように、第６スイッチング素子Ｔ６がオンされ、第１スイッチング素子Ｔ１～第５スイッチング素子Ｔ５がオフされる。この時、第６スイッチング素子Ｔ６の第１端が第６スイッチング素子Ｔ６の第２端に接続され、駆動トランジスタＤＴの第１端の電位がＶＤＤになり、そして、駆動トランジスタＤＴの制御端の電圧が第１蓄積コンデンサーＣ１の第２端の電位であるＶＤＤ＋Ｖｔｈ＋（Ｃ１／（Ｃ１＋Ｃ２））（Ｖｉｎｉｔ－Ｄａｔａ）になる。

これに基づいて、駆動トランジスタＤＴの駆動電流の計算式は、以下である。
Ｉｏｎ＝Ｋ×（Ｖｇｓ－Ｖｔｈ）２＝Ｋ×（Ｖｇ－Ｖｓ－Ｖｔｈ）２
＝Ｋ×（ＶＤＤ＋Ｖｔｈ＋（Ｃ１／（Ｃ１＋Ｃ２））（Ｖｉｎｉｔ－Ｄａｔａ）－ＶＤＤ－Ｖｔｈ）２
＝Ｋ×（Ｃ１／（Ｃ１＋Ｃ２））（Ｖｉｎｉｔ－Ｄａｔａ）２
ここで、Ｖｇｓは、駆動トランジスタＤＴのグリッドとソースとの間の電圧差であり、Ｖｇは、駆動トランジスタＤＴのグリッド電圧であり、Ｖｓは、駆動トランジスタのソース電圧である。

これから分かるように、駆動トランジスタＤＴの駆動電流は、駆動トランジスタＤＴの閾値電圧Ｖｔｈ及び第１電源信号ＶＤＤ電圧のいずれかにも関係ない。第３走査信号Ｓｎ＋２を加え、そして第２蓄積コンデンサーＣ２の両端がそれぞれ駆動トランジスタＤＴの制御端及び第１端に接続されているので、駆動段階において、第１蓄積コンデンサーＣ１の第１端がフローティングし、第１電源信号ＶＤＤの急激な変化が第２蓄積コンデンサーＣ２の第１端にミラーリングされることによって、駆動トランジスタＤＴの制御端と第１端との間の電圧差を一定に維持させ、出力電流が一致されることを確保するので、表示輝度に対する電源ラインのＩＲドロップの影響が解消され、各画素の表示輝度の均一性を確保することができる。

すべてをＰ型薄膜トランジスタで使用することは、次の利点がある。例えば、ノイズの抑制能力が強いことや、低レベルによる導通であるので、充電管理において低レベルの実現が容易であることや、Ｐ型薄膜トランジスタの製造プロセスが簡単で安価であることや、Ｐ型薄膜トランジスタの安定性がより良好であることなどが挙げられる。

異なる信号が同時にジャンプする場合、異なる信号の間が互いに影響する可能性がある。このような現象を回避するために、図４に示すように、初期化段階（即ち、第１期間ｔ１）と補償段階（即ち、第１期間ｔ２）との間に維持段階を設けることによって、異なる信号が異なる期間でジャンプするようにさせる。同様に、補償段階（即ち、第１期間ｔ２）とデータ電圧の書き込み段階（即ち、第１期間ｔ３）との間にも維持段階を設けることによって、異なる信号が異なる期間でジャンプするようにさせる。

図１を基にして、前記画素の駆動回路は、第７スイッチング素子Ｔ７をさらに備えることができる。図２に示すように、第７スイッチング素子Ｔ７の制御端は、前記制御信号Ｅｍを受信し、第７スイッチング素子Ｔ７の第１端及び第７スイッチング素子Ｔ７の第２端は、いずれも前記第１蓄積コンデンサーＣ１の第２端に接続される。前記画素の駆動方法は、図９に示すように、前記駆動段階（即ち、第１期間ｔ４）において、前記制御信号Ｅｍを利用して前記第７スイッチング素子Ｔ７をオンにすることによって、前記第７スイッチング素子Ｔ７は、前記第４スイッチング素子Ｔ４がジャンプする時の電荷移動による電圧のずれに対して補償するステップを、さらに含むことができる。

図１を基にして、前記画素の駆動回路は、第８スイッチング素子Ｔ８をさらに備えることができる。図３に示すように、第８スイッチング素子Ｔ８の制御端は、前記第１走査信号Ｓｎを受信し、第８スイッチング素子Ｔ８の第１端は、前記初期化信号Ｖｉｎｉｔを受信し、第８スイッチング素子Ｔ８の第２端は、前記電界発光素子の第１極に接続される。前記画素の駆動方法は、初期化段階（即ち、第１期間ｔ１）において、図１０に示すように、前記第１走査信号Ｓｎを利用して第８スイッチング素子Ｔ８をオンにさせることによって、前記初期化信号Ｖｉｎｉｔが前記第８スイッチング素子Ｔ８を介して前記電界発光素子の第１極に伝送されるように、電界発光素子の第１極と第２極との間の電圧差を低下させ、そして、グレースケールが低い場合、電界発光素子の輝度を低減させ、画素のコントラストを向上させるステップをさらに含む。

なお、上記の具体的な実施形態において、すべてのスイッチング素子がいずれもＰ型薄膜トランジスタであるが、当業者は、本発明に提供される画素の駆動回路に応じてすべてのスイッチング素子がいずれもＮ型薄膜トランジスタである画素の駆動回路を容易に取得することができる。本発明の例示的な実施形態において、すべてのスイッチング素子が、いずれもＮ型薄膜トランジスタであってもよい。すべてのスイッチング素子がいずれもＮ型薄膜トランジスタであるので、前記スイッチング素子のオン信号がいずれも高レベルである。第１電源信号ＶＤＤが高レベルであり、第２電源信号ＶＳＳが低レベルである。勿論、本発明に提供される画素の駆動回路は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）回路などに変更されることができ、本実施形態に提供される画素の駆動回路に限定されないが、ここではその説明を省略する。

例示的な本実施形態は、上記の画素の駆動回路を備える表示装置をさらに提供する。上記表示装置は、走査信号を提供するための複数の走査線と、データ信号を提供するための複数のデータ線と、上記の走査線及びデータ線に電気的に接続される複数の画素の駆動回路と、を備える。ここで、少なくとも１つの画素の駆動回路は、例示的な本実施形態における上記のいずれかの画素の駆動回路を備える。上記の画素の駆動回路は、第１電源信号ＶＤＤの急激な変化を第２蓄積コンデンサーＣ２の第１端にミラーリングさせるので、駆動トランジスタＤＴの制御端と第１端との間の電圧差が一定に維持され、出力電流が一致されることを確保し、また、表示輝度に対する電源ラインのＩＲドロップの影響が解消され、各画素の表示輝度の均一性を確保することで、表示の品質を大幅に向上させる。ここで、前記表示装置は、例えば、携帯電話、タブレットＰＣ、テレビ、ノート型パソコン、デジタルフォトフレーム、ナビゲータなどの表示機能を有する任意の製品又は部品を含むことができる。

なお、前記表示装置における各モジュールユニットの具体的な細部は、既に対応する画素の駆動回路において詳細に説明されたので、ここではその説明を省略する。

なお、上記の詳細な説明において、動作を実行するための機器のモジュール又はユニットの一部が言及されたが、このような区画は必須ではない。実際に、本発明の実施形態によると、上記のモジュール又はユニットのうちの２つ又はそれ以上の特徴及び機能は、１つのモジュール又はユニットに具現化され得る。逆に、上記の１つのモジュール又はユニットの特徴及び機能は、さらに複数のモジュール又はユニットに区画して具現化され得る。

また、図面において、本発明の方法の各ステップを特定の順序で説明したものの、所望の結果を達成できるため、必ず、これらのステップを特定の順序で実行すること、又は示されているすべてのステップを実行することを要求又は示唆するものではない。追加的又は代替的には、一部のステップを省略したり、複数のステップを１つのステップに合併して実行したり、及び／又は１つのステップを複数のステップに分解して実行したりすることができる。

当業者は、明細書に対する理解、及び明細書に記載された発明に対する実施を介して、本発明の他の実施形態を容易に獲得することができる。本願は、本発明に対する任意の変形、用途、又は適応的な変化を含み、このような変形、用途、又は適応的な変化は、本発明の一般的な原理に従い、本発明では開示していない本技術分野の公知知識、又は通常の技術手段を含む。明細書及び実施形態は、単に例示的なものであって、本発明の本当の範囲と主旨は、添付の特許請求の範囲によって示される。

Claims (9)

1. 電界発光素子を駆動するための画素の駆動回路であって、
   制御端が第１走査信号を受信し、第１端が初期化信号を受信する第１スイッチング素子と、
   制御端が前記第１走査信号を受信し、第１端が前記初期化信号を受信する第２スイッチング素子と、
   制御端が第２走査信号を受信し、第１端がデータ信号を受信し、第２端が前記第２スイッチング素子の第２端に接続される第３スイッチング素子と、
   制御端が前記第２走査信号を受信し、第１端が前記第１スイッチング素子の第２端に接続される第４スイッチング素子と、
   制御端が第３走査信号を受信し、第１端が前記初期化信号を受信し、第２端が前記第２スイッチング素子の第２端に接続される第５スイッチング素子と、
   制御端が前記第１スイッチング素子の第２端に接続され、第１端が第１電源信号を受信し、第２端が前記第４スイッチング素子の第２端に接続される駆動トランジスタと、
   制御端が制御信号を受信し、第１端が前記駆動トランジスタの第２端に接続され、第２端が前記電界発光素子の第１極に接続される第６スイッチング素子と、
   第１端が前記第３スイッチング素子の第２端に接続され、第２端が前記駆動トランジスタの制御端に接続される第１蓄積コンデンサーと、
   第１端が前記駆動トランジスタの制御端に接続され、第２端が前記駆動トランジスタの第１端に接続される第２蓄積コンデンサーと、
   制御端が前記第１走査信号を受信し、第１端が前記初期化信号を受信し、第２端が前記電界発光素子の第１極に接続される第８スイッチング素子と、を備え、
   前記第１走査信号を利用して前記第８スイッチング素子をオンする時、前記初期化信号を前記第８スイッチング素子を介して前記電界発光素子の第１極に伝送させることにより、前記電界発光素子の第１極と第２極との間の電圧差を低下させ、
   前記初期化信号は、前記第１蓄積コンデンサー、前記第２蓄積コンデンサー及び前記駆動トランジスタの制御端に対して初期化を行うものであり、
   前記制御信号は、前記第６スイッチング素子をオンにさせるものである
   画素の駆動回路。
2. 制御端が前記制御信号を受信し、第１端及び第２端がいずれも前記第１蓄積コンデンサーの第２端に接続される第７スイッチング素子をさらに備える
   請求項１に記載の画素の駆動回路。
3. 前記すべてのスイッチング素子は、いずれもＮ型薄膜トランジスタであり、
   前記第１電源信号は高レベルであり、
   前記電界発光素子の第２極は低レベル信号を受信する
   請求項１に記載の画素の駆動回路。
4. 前記すべてのスイッチング素子は、いずれもＰ型薄膜トランジスタであり、
   前記第１電源信号は低レベルであり、
   前記電界発光素子の第２極は高レベル信号を受信する
   請求項１に記載の画素の駆動回路。
5. 請求項１に記載の画素の駆動回路を駆動するための画素の駆動方法であって、
   初期化段階において、前記初期化信号がそれぞれ前記第１スイッチング素子及び前記第２スイッチング素子を介して前記駆動トランジスタの制御端及び前記第１蓄積コンデンサーの第１端に伝送されるように、前記第１走査信号を利用して前記第１スイッチング素子及び前記第２スイッチング素子をオンにするステップと、
   補償段階において、前記データ信号が前記第３スイッチング素子を介して前記第１蓄積コンデンサーの第１端に伝送され、且つ前記第１電源信号を前記駆動トランジスタの第１端に書き込み、前記駆動トランジスタの閾値電圧を前記駆動トランジスタの制御端に書き込むように、前記第２走査信号を利用して前記第３スイッチング素子及び前記第４スイッチング素子をオンにするステップと、
   データ電圧の書き込み段階において、前記初期化信号が前記第５スイッチング素子を介して前記第１蓄積コンデンサーの第１端に伝送されるように、前記第３走査信号を利用して前記第５スイッチング素子をオンにするステップと、
   駆動段階において、前記制御信号を利用して第６スイッチング素子をオンにすることによって、前記駆動トランジスタが前記第２蓄積コンデンサーの電圧の制御によりオンされ、且つ前記第１電源信号の作用により駆動電流を出力し前記第６スイッチング素子を流れて、前記電界発光素子を駆動し発光させるステップと、を含む
   画素の駆動方法。
6. 前記画素の駆動回路は、
   制御端が前記制御信号を受信し、第１端及び第２端がいずれも前記第１蓄積コンデンサーの第２端に接続される第７スイッチング素子をさらに備え、
   前記画素の駆動方法は、
   前記駆動段階において、前記制御信号を利用して前記第７スイッチング素子をオンにすることによって、前記第７スイッチング素子は、前記第４スイッチング素子が前記補償段階においてオンする時の電荷移動による前記駆動トランジスタの閾値電圧のずれ量に対して補償するステップをさらに含む
   請求項５に記載の画素の駆動方法。
7. 前記画素の駆動方法は、
   前記初期化段階において、前記初期化信号が前記第８スイッチング素子を介して前記電界発光素子の第１極に伝送されるように、前記第１走査信号を利用して前記第８スイッチング素子をオンにするステップをさらに含む
   請求項５に記載の画素の駆動方法。
8. 前記すべてのスイッチング素子のオン信号は、いずれも高レベルであり、或いは低レベルである
   請求項６に記載の画素の駆動方法。
9. 請求項１から請求項４のうちいずれか一項に記載の画素の駆動回路を備える表示装置。

Images