CN111276096A - 像素驱动电路及其驱动方法、显示装置 - Google Patents

Abstract

本公开一些实施例公开了一种像素驱动电路及其驱动方法、显示装置，涉及显示技术领域，能够改善像素驱动电路中用于控制发光器件发光的薄膜晶体管阈值电压漂移问题，从而改善显示屏在显示黑画面时出现的显示不稳定的问题。该像素驱动电路包括至少两个发光控制子电路。每个发光控制子电路与一个发光控制信号端耦接，不同发光控制子电路与不同的发光控制信号端耦接。至少两个发光控制子电路串接于第一电源电压信号端与第二电源电压信号端之间。本公开实施例提供的像素驱动电路应用于显示装置中，以驱动显示装置的子像素发光。

Description

像素驱动电路及其驱动方法、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示装置。

背景技术

随着显示技术的进步，作为显示装置核心的半导体元件技术也随之得到了很大的进步。有机发光二极管(Organic Light Emitting Diode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点，而越来越多地被应用于高性能显示装置当中。

目前，随着柔性OLED显示装置的技术不断提升，出现了可折叠的OLED显示装置。示例性的，可折叠的OLED显示装置的屏幕包括两个子屏，两个子屏之间利用弯折区域过渡，弯折区域也能够进行显示，弯折区域设置铰链等装置，实现屏幕的弯折或展平。

例如，在屏幕展平时，整个屏幕均能够进行显示，从而实现大屏幕显示。又如，在屏幕弯折时，可利用其中一个子屏进行显示，另一个子屏用做键盘或者用于其他功能的实现。再如，在某些场景下，例如看电影，可利用其中一个子屏进行显示，另一个子屏显示黑画面。

在可折叠的显示装置中的一个子屏进行显示，另一个子屏显示黑画面的情况下，会出现显示黑画面的子屏显示不稳定的问题。

发明内容

本公开一些实施例的目的在于提供一种像素驱动电路及其驱动方法、显示装置，能够改善像素驱动电路中用于控制发光器件发光的薄膜晶体管阈值电压漂移问题，从而改善显示屏在显示黑画面时出现的显示不稳定的问题。

为达到上述目的，本公开一些实施例提供了如下技术方案：

第一方面，提供了一种像素驱动电路。所述像素驱动电路包括至少两个发光控制子电路。每个发光控制子电路与一个发光控制信号端耦接，不同发光控制子电路与不同的发光控制信号端耦接。发光控制子电路被配置为在来自该发光控制子电路所耦接的发光控制信号端的发光控制信号的控制下打开或关闭。所述至少两个发光控制子电路串接于第一电源电压信号端与第二电源电压信号端之间，该至少两个发光控制子电路中的一个发光控制子电路与第一电源电压信号端耦接，该至少两个发光控制子电路中的另外一个发光控制子电路通过发光器件与第二电源电压信号端耦接。

在本公开上述实施例所提供的像素驱动电路中，设置有至少两个发光控制子电路，所述至少两个发光控制子电路串接于第一电源电压信号端与第二电源电压信号端之间，且不同的发光控制子电路与不同的发光控制信号端耦接，所述至少两个发光控制子电路能够在不同的发光控制信号的控制下打开或关闭。

由此，通过控制所述至少两个发光控制子电路中至少一个发光控制子电路不与其它发光控制子电路同时关闭，能够使得至少一个发光控制子电路在其它发光控制子电路关闭时处于打开的状态。这样，通过控制所述至少两个发光控制子电路轮流打开，可在保证像素驱动电路所控制的发光器件一直不发光的基础上，避免了各发光控制子电路包括的薄膜晶体管因长时间受控于发光控制信号的非工作电平，而长时间处于关断状态，也就减轻了由此引起的薄膜晶体管阈值电压漂移的问题，从而减小了薄膜晶体管的漏电几率和漏电量，改善了显示屏在显示黑画面时显示不稳定性的问题。

在一些实施例中，发光控制子电路包括至少一个发光控制晶体管。每个发光控制晶体管的控制极与一个发光控制信号端耦接。在发光控制子电路包括多个发光控制晶体管的情况下，同一发光控制子电路所包括的各发光控制晶体管的控制极与同一发光控制信号端耦接，各发光控制晶体管串接于第一电源电压信号端与第二电源电压信号端之间。

在一些实施例中，所述像素驱动电路包括第一发光控制子电路和第二发光控制子电路。第一发光控制子电路，包括第一发光控制晶体管和第二发光控制晶体管。第二发光控制子电路，包括第三发光控制晶体管和第四发光控制晶体管。第一发光控制晶体管的控制极与第一发光控制信号端耦接，第一发光控制晶体管的第一极与第一电源电压信号端耦接，第一发光控制晶体管的第二极与第三发光控制晶体管的第一极耦接。第二发光控制晶体管的控制极与第一发光控制信号端耦接，第二发光控制晶体管的第一极与第一节点耦接，第二发光控制晶体管的第二极与第四发光控制晶体管的第一极耦接。第三发光控制晶体管的控制极与第二发光控制信号端耦接，第三发光控制晶体管的第二极与第二节点耦接。第四发光控制晶体管的控制极与第二发光控制信号端耦接，第四发光控制晶体管的第二极通过发光器件与第二电源电压信号端耦接。

或者，第一发光控制晶体管的控制极与第一发光控制信号端耦接，第一发光控制晶体管的第一极与第一电源电压信号端耦接，第一发光控制晶体管的第二极与第三发光控制晶体管的第一极耦接。第二发光控制晶体管的控制极与第一发光控制信号端耦接，第二发光控制晶体管的第一极与第四发光控制晶体管的第二极耦接，第二发光控制晶体管的第二极通过发光器件与第二电源电压信号端耦接。第三发光控制晶体管的控制极与第二发光控制信号端耦接，第三发光控制晶体管的第二极与第二节点耦接。第四发光控制晶体管的控制极与第二发光控制信号端耦接，第四发光控制晶体管的第一极与第一节点耦接。

或者，第一发光控制晶体管的控制极与第一发光控制信号端耦接，第一发光控制晶体管的第一极与第三发光控制晶体管的第二极耦接，第一发光控制晶体管的第二极与第二节点耦接。第二发光控制晶体管的控制极与第一发光控制信号端耦接，第二发光控制晶体管的第一极与第一节点耦接，第二发光控制晶体管的第二极与第四发光控制晶体管的第一极耦接。第三发光控制晶体管的控制极与第二发光控制信号端耦接，第三发光控制晶体管的第一极与第一电源电压信号端耦接。第四发光控制晶体管的控制极与第二发光控制信号端耦接，第四发光控制晶体管的第二极通过发光器件与第二电源电压信号端耦接。

或者，第一发光控制晶体管的控制极与第一发光控制信号端耦接，第一发光控制晶体管的第一极与所述第三发光控制晶体管的第二极耦接，第一发光控制晶体管的第二极与第二节点耦接。第二发光控制晶体管的控制极与第一发光控制信号端耦接，第二发光控制晶体管的第一极与第四发光控制晶体管的第二极耦接，第二发光控制晶体管的第二极与通过发光器件与第二电源电压信号端耦接。第三发光控制晶体管的控制极与第二发光控制信号端耦接，第三发光控制晶体管的第一极与第一电源电压信号端耦接。第四发光控制晶体管的控制极与第二发光控制信号端耦接，第四发光控制晶体管的第一极与第一节点耦接。其中，第一节点和第二节点为位于第一电源电压信号端与第二电源电压信号端之间且经过发光器件的支路上的等效电路节点。

在一些实施例中，所述像素驱动电路还包括数据写入子电路。数据写入子电路与扫描信号端、数据信号端、第一电源电压信号端和每个发光控制子电路耦接。数据写入子电路被配置为在来自扫描信号端的扫描信号的控制下，写入来自数据信号端的数据信号。

在一些实施例中，数据写入子电路包括第一晶体管、第二晶体管、第三晶体管和存储电容。其中，第一晶体管的控制极与扫描信号端耦接，第一晶体管的第一极与数据信号端耦接，第一晶体管的第二极与第一节点耦接。第二晶体管的控制极与存储电容的第一端耦接，第二晶体管的第一极与第二节点耦接，第二晶体管的第二极与第一节点耦接。第三晶体管的控制极与扫描信号端耦接，第三晶体管的第一极与第一节点耦接，第三晶体管的第二极与存储电容的第一端耦接。存储电容的第二端与第一电源电压信号端耦接。

在一些实施例中，所述像素驱动电路还包括复位子电路。复位子电路与复位信号端、初始化信号端、扫描信号端、数据写入子电路和发光器件耦接。复位子电路被配置为在来自复位信号端的复位信号的控制下，将来自初始化信号端的初始化信号传输至数据写入子电路，以对数据写入子电路进行复位；及在来自扫描信号端的扫描信号的控制下，将初始化信号传输至发光器件，以对发光器件进行初始化。

在一些实施例中，复位子电路包括第四晶体管和第五晶体管。其中，第四晶体管的控制极与复位信号端耦接，第四晶体管的第一极与初始化信号端耦接，第四晶体管的第二极与数据写入子电路耦接。第五晶体管的控制极与扫描信号端耦接，第五晶体管的第一极与初始化信号端耦接，第五晶体管的第二极与发光器件耦接。

第二方面，提供了一种像素驱动电路的驱动方法，包括如上述任一项所述的像素驱动电路。所述驱动方法包括：在包括所述像素驱动电路的显示屏需要显示黑画面的情况下，像素驱动电路所包括的至少两个发光控制子电路各自所耦接的发光控制信号端轮流输入具有工作电平的发光控制信号，至少两个发光控制子电路在具有工作电平的发光控制信号的控制下轮流打开。其中，各发光控制子电路不同时打开，以使发光器件不发光。以及，在包括所述像素驱动电路的显示屏需要显示图像的情况下，至少两个发光控制子电路各自所耦接的发光控制信号端均输入具有工作电平的发光控制信号，至少两个发光控制子电路在具有工作电平的发光控制信号的控制下均打开，以使发光器件发光。

本公开实施例所提供的像素驱动电路的驱动方法所能实现的有益效果，与上述实施例所述的像素驱动电路所能达到的有益效果相同，在此不做赘述。

第三方面，提供了一种显示装置，包括至少两个子屏，所述至少两个子屏中的至少一个子屏为目标子屏，所述目标子屏的每个子像素包括如上述实施例所述的像素驱动电路；所述像素驱动电路配置为，在所述目标子屏需要显示黑画面的情况下，在来自至少两个发光控制信号端的发光控制信号的控制下，使所述目标子屏的每个子像素所包括的发光器件不发光。

在一些实施例中，所述目标子屏还包括发光驱动电路。发光驱动电路包括至少两组发光驱动子电路，每组包括多个发光驱动子电路。每组的多个发光驱动子电路分别与目标子屏的多行子像素耦接。其中，每个发光驱动子电路与一行子像素中各像素驱动电路的一个发光控制信号端耦接。每个子像素的像素驱动电路的至少两个发光控制信号端分别与不同组的发光驱动子电路耦接。发光驱动子电路被配置为，向其所耦接的像素驱动电路传输发光控制信号。

本公开实施例所提供的显示装置所能实现的有益效果，与上述实施例所提供的像素驱动电路所能达到的有益效果相同，在此不做赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

在附图中：

图1为本公开实施例提供的一种显示装置的结构图；

图2为本公开实施例提供的一种显示装置的像素布置图；

图3为本公开实施例提供的一种显示装置的像素架构图；

图4为本公开实施例提供的一种像素驱动电路的结构图；

图5a为本公开实施例提供的另一种像素驱动电路的结构图；

图5b为本公开实施例提供的又一种像素驱动电路的结构图；

图5c为本公开实施例提供的又一种像素驱动电路的结构图；

图5d为本公开实施例提供的再一种像素驱动电路的结构图；

图6为本公开实施例提供的一种像素驱动电路的时序图；

图7为本公开实施例提供的另一种像素驱动电路的时序图；

图8为本公开实施例提供的又一种像素驱动电路的时序图；

图9本公开实施例提供的一种显示装置的驱动架构图。

具体实施方式

为便于理解，下面结合说明书附图，对本公开一些实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是所提出的技术方案的一部分实施例，而不是全部的实施例。基于本公开的一些实施例，本领域技术人员所能获得的所有其他实施例，均属于本公开保护的范围。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

本公开一些实施例提供一种显示装置，该显示装置包括至少两个子屏，其中至少一个子屏可以在其它子屏显示图像时，显示黑画面。示例性的，如图1所示，该显示装置可折叠，该可折叠的显示装置包括两个子屏，即第一子屏A和第二子屏B。第一子屏A和第二子屏B之间利用弯折区域C过渡，弯折区域C也能够进行显示，弯折区域C设置铰链等装置，实现屏幕的弯折或展平。其中，第一子屏A和第二子屏B可以同时用于显示图像；或者，第一子屏A屏用于显示图像时，第二子屏B屏显示黑画面；又或者，第二子屏B屏用于显示图像时，第一子屏A屏显示黑画面。

上述显示装置例如可以是手机、平板电脑、个人数字助理(Personal DigitalAssistant，PDA)、车载电脑、可穿戴显示设备等，例如可以为手表。本公开实施例对上述显示装置的具体形式不做特殊限制。

如图2所示，上述显示装置包括有效显示区AA和位于该有效显示区AA周边的周边区BB。

上述有效显示区AA包括多个子像素P。为了方便说明，本公开中上述多个子像素P是以矩阵形式排列为例进行的说明。这种情况下，沿水平方向X排列成一排的子像素P称为一行子像素，沿竖直方向Y排列成一排的子像素P称为一列子像素P，一行子像素P可以与一根栅线GL连接，一列子像素P可以与一根数据线DL连接。

子像素P内设置有用于控制子像素P进行显示的像素驱动电路100，像素驱动电路100设置在显示面板的衬底基板上。与子像素P连接的栅线GL用于向子像素P的像素驱动电路100传输扫描信号Gate；与子像素P连接的数据线DL用于向子像素P的像素驱动电路100传输数据信号Data，数据信号Data来自与各条数据线DL耦接的源极驱动器S。

以下以显示装置为有机发光二极管显示装置为例，对子像素中的像素驱动电路100进行举例说明。当然，显示装置也可以是量子点发光二极管(Quantum Dot LightEmitting Diodes，简称QLED)显示装置，或者发光二极管(Light Emitting Diodes，简称LED)显示装置。

示例性的，如图3所示，像素驱动电路100包括多个薄膜晶体管(图3中未示出薄膜晶体管)和发光器件L。像素驱动电路100与发光控制信号线EM连接，像素驱动电路100中包括用于控制发光器件L发光的薄膜晶体管，该薄膜晶体管与发光控制信号线EM耦接，其受控于发光控制信号线EM所传输的发光控制信号而打开。

对于上述包括至少两个子屏的显示装置而言，其每个子屏均包括多个上述子像素P，每个子像素P均包括像素驱动电路100和与该像素驱动电路100耦接的发光器件L。

以显示装置包括第一子屏A和第二子屏B为例，在某些场景下，需要显示装置中的一个子屏显示图像，另一个子屏显示黑画面。本文中以显示装置中的第一子屏A屏用于显示图像，第二子屏B屏显示给画面为例进行说明。这种情况下，在一个帧周期内，仍然对第一子屏A所包括的各行子像素P和第二子屏B所包括的各行子像素P进行正常的逐行扫描充电。

为了使第二子屏B显示黑画面，相关技术中会让用于提供发光控制信号的驱动芯片持续输出具有非工作电平的发光控制信号，这种情况可被称为驱动芯片输出高阻状态，以使像素驱动电路100中用于控制发光器件L发光的薄膜晶体管持续处于关断状态，从而第二子屏B显示黑画面，这样可节省驱动芯片的功耗，称这种显示模式为局部显示模式。

在局部显示模式下，上述薄膜晶体管长时间处于相同的电压(即非工作电平)的作用下，容易引起该薄膜晶体管的阈值电压的漂移。例如，若薄膜晶体管为P型晶体管，P型晶体管的非工作电平为高电平，则该P型晶体管长时间处于高电平的发光控制信号的作用下，会出现阈值电压的正向漂移。这样，导致薄膜晶体管漏电流增加，造成第二子屏B显示的黑画面不稳定，例如出现闪烁等问题。

为了解决上述问题，请参阅图4和图5a～图5d，本公开的一些实施例提供了一种像素驱动电路100，该像素驱动电路100包括至少两个发光控制子电路30。示例性的，像素驱动电路100包括的发光控制子电路30的数量为两个、三个或者四个等。

每个发光控制子电路30与一个发光控制信号端EM耦接，不同发光控制子电路与不同的发光控制信号端耦接。

在一些实施例中，每个发光控制信号端EM与一条发光控制信号线耦接，用于传输发光控制信号至其所耦接的发光控制子电路30中。

发光控制子电路30被配置为在来自该发光控制子电路30所耦接的发光控制信号端的发光控制信号的控制下打开或关闭。

上述至少两个发光控制子电路30串接于第一电源电压信号端VDD与第二电源电压信号端VSS之间。示例性的，如图4所示，该至少两个发光控制子电路30中的一个发光控制子电路30与第一电源电压信号端VDD耦接，该至少两个发光控制子电路30中的另外一个发光控制子电路30通过发光器件L与第二电源电压信号端VSS耦接。

上述发光器件L可以为OLED、QLED和LED等具有自发光特性的二极管。本领域技术人员可以根据实际需求选择设置。

在一些实施例中，第一电源电压端VDD被配置为传输直流高电平信号。这里，将第一电源电压端VDD所传输的信号称为第一电压信号，以下各实施例与此相同，不再赘述。

在一些实施例中，第二电源电压端VSS被配置为传输直流低电平信号。这里，将第二电源电压端VSS所传输的信号称为第二电压信号，示例性的，该第二电压信号的电压值小于第一电压信号的电压值，以下各实施例与此相同，不再赘述。

需要说明的是，在本文中，发光控制信号线、发光控制信号端，以及后续出现的发光控制信号和发光驱动子电路使用相同的符号“EM”，这仅仅是为了方便描述，并不代表它们是相同的部件或信号。

在上述实施例中，像素驱动电路100包括串接于第一电源电压信号端VDD与第二电源电压信号端VSS之间的至少两个发光控制子电路，所述至少两个发光控制子电路分别与不同的发光控制信号端耦接。基于此，在显示装置中的子像素包括上述像素驱动电路100的情况下，当需要该子像素所处的屏幕显示黑画面时，可控制所述至少两个发光控制子电路30中的至少一个发光控制子电路30关闭，使第一电源电压信号端VDD与第二电源电压信号端VSS之间线路保持断路，发光器件L不发光；同时，控制所述至少两个发光控制子电路30中的至少一个发光控制子电路30打开，以避免该发光控制子电路30长时间处于高阻状态下，即避免其长时间处于的非工作电平的发光控制信号的作用下，从而避免了该发光控制子电路30长时间处于关闭状态。

这样，通过使所述至少两个发光控制子电路30中的各发光控制子电路30轮流打开，其余发光控制子电路30关闭，可在保证像素驱动电路100所控制的发光器件L一直不发光的基础上，避免了各发光控制子电路30包括的薄膜晶体管因长时间受控于发光控制信号的非工作电平，而长时间处于关断状态，也就减轻了由此引起的薄膜晶体管阈值电压漂移的问题，从而减小了薄膜晶体管的漏电几率和漏电量，改善了显示屏在显示黑画面时显示不稳定性的问题。

示例性的，如图4所示，像素驱动电路100包括两个发光控制子电路30，这两个发光控制子电路30分别为第一发光控制子电路31和第二发光控制子电路32。这两个发光控制子电路30分别与不同的发光控制信号端EM耦接，以接收不同的发光控制信号。这样，可控制第一发光控制子电路31和第二发光控制子电路32交替打开和关闭。例如，在第一发光控制子电路31打开时，第二发光控制子电路32关闭；或者，在第一发光控制子电路31关闭时，第二发光控制子电路32打开。

在一些实施例中，发光控制子电路30包括至少一个发光控制晶体管。每个发光控制晶体管的控制极与一个发光控制信号端耦接。例如，每个发光控制子电路包括发光控制晶体管的数量为一个、两个或者三个等，本领域技术人员可根据实际需求选择设置。其中，在发光控制子电路30包括多个发光控制晶体管的情况下，同一发光控制子电路30所包括的各发光控制晶体管的控制极与同一发光控制信号端耦接，各发光控制晶体管串接于第一电源电压信号端VDD与第二电源电压信号端VSS之间。

例如，如图5a～图5d所示，每个发光控制子电路30包括两个发光控制晶体管T。在像素驱动电路100包括第一发光控制子电路31和第二发光控制子电路32的情况下，第一发光控制子电路31包括第一发光控制晶体管T1和第二发光控制晶体管T2；第二发光控制子电路32包括第三发光控制晶体管T3和第四发光控制晶体管4。

请参阅图5a，第一发光控制晶体管T1的控制极与第一发光控制信号端EM1耦接，第一发光控制晶体管T1的第一极与第一电源电压信号端VDD耦接，第一发光控制晶体管T1的第二极与第三发光控制晶体管T3的第一极耦接。

第二发光控制晶体管T2的控制极与第一发光控制信号端EM1耦接，第二发光控制晶体管T2的第一极与第一节点n1耦接，第二发光控制晶体管T2的第二极与第四发光控制晶体管T4的第一极耦接。

第三发光控制晶体管T3的控制极与第二发光控制信号端EM2耦接，第三发光控制晶体管T3的第二极与第二节点n2耦接。

第四发光控制晶体管T4的控制极与第二发光控制信号端EM2耦接，第四发光控制晶体管T4的第二极通过发光器件与第二电源电压信号端VSS耦接。

或者，请参阅图5b，第一发光控制晶体管T1的控制极与第一发光控制信号端EM1耦接，第一发光控制晶体管T1的第一极与第一电源电压信号端VDD耦接，第一发光控制晶体管T1的第二极与第三发光控制晶体管T3的第一极耦接。

第二发光控制晶体管T2的控制极与第一发光控制信号端EM1耦接，第二发光控制晶体管T2的第一极与第四发光控制晶体管T4的第二极耦接，第二发光控制晶体管T2的第二极通过发光器件L与第二电源电压信号端VSS耦接。

第三发光控制晶体管T3的控制极与第二发光控制信号端EM2耦接，第三发光控制晶体管T3的第二极与第二节点n2耦接。

第四发光控制晶体管T4的控制极与第二发光控制信号端EM2耦接，第四发光控制晶体管T4的第一极与第一节点n1耦接。

或者，请参阅图5c，第一发光控制晶体管T1的控制极与第一发光控制信号端EM1耦接，第一发光控制晶体管T1的第一极与第三发光控制晶体管T3的第二极耦接，第一发光控制晶体管T1的第二极与第二节点n2耦接。

第二发光控制晶体管T2的控制极与第一发光控制信号端EM1耦接，第二发光控制晶体管T2的第一极与第一节点n1耦接，第二发光控制晶体管T2的第二极与第四发光控制晶体管T4的第一极耦接。

第三发光控制晶体管T3的控制极与第二发光控制信号端EM2耦接，第三发光控制晶体管T3的第一极与第一电源电压信号端VDD耦接。

第四发光控制晶体管T4的控制极与第二发光控制信号端EM2耦接，第四发光控制晶体管T4的第二极通过发光器件L与第二电源电压信号端VSS耦接。

或者，请参阅图5d，第一发光控制晶体管T1的控制极与第一发光控制信号端EM1耦接，第一发光控制晶体管T1的第一极与第三发光控制晶体管T3的第二极耦接，第一发光控制晶体管T1的第二极与第二节点n2耦接。

第二发光控制晶体管T2的控制极与第一发光控制信号端EM1耦接，第二发光控制晶体管T2的第一极与第四发光控制晶体管T4的第二极耦接，第二发光控制晶体管T2的第二极与通过发光器件L与第二电源电压信号端VSS耦接。

第三发光控制晶体管T3的控制极与第二发光控制信号端EM2耦接，第三发光控制晶体管T3的第一极与第一电源电压信号端VDD耦接。

第四发光控制晶体管T4的控制极与第二发光控制信号端VSS耦接，第四发光控制晶体管T4的第一极与第一节点n1耦接。

其中，第一节点n1和第二节点n2为位于第一电源电压信号端VDD与第二电源电压信号端VSS之间，且经过发光器件L的支路上的等效电路节点。可以理解的是，第一节点n1和第二节点n2之间可能连接有一些电路元件(如薄膜晶体管)，也可能没有连接电路元件。在第一节点n1和第二节点n2之间没有连接部件的情况下，第一节点n1和第二节点n2为同一个节点，即第三发光控制晶体管T3和第二发光控制晶体管T2直接通过该节点相连。

在本公开的实施例提供的像素驱动电路100中，第一节点n1、第二节点n2，以及下面会提及的第三节点n3和第四节点n4，并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。

在上述实施例中，第一发光控制晶体管T1和第二发光控制晶体管T2受控与第一发光控制信号端EM1所传输的第一发光控制信号而同时打开或关闭，在种情况下，第一发光控制子电路31打开或关闭。第三发光控制晶体管T3和第四发光控制晶体管T4受控与第二发光控制信号端EM2所传输的第二发光控制信号而同时打开或关闭，在种情况下，第二发光控制子电路32打开或关闭。这样，当第一发光控制信号端EM1和第二发光控制信号端EM2交替输出具有工作电平的发光控制信号时，第一发光控制子电路31和第二发光控制子电路32交替打开。

需要说明的是，在像素驱动电路100包括两个发光控制子电路30，每个发光控制子电路30包括两个发光控制控制晶体管的情况下，图5a～图5d示出了上述四个发光控制控制晶体管T1～T4的几种可能的连接方式，在本公开另外一些实施例中，晶体管T1～T4还可以有其它的连接方式。例如，晶体管T1、T2串接于第一电源电压信号端VDD与第二节点n2之间，晶体管T3、T4串接于发光器件L与第一节点n1之间；又如，晶体管T3、T4串接于第一电源电压信号端VDD与第二节点n2之间，晶体管T1、T2串接于发光器件L与第一节点n1之间；本公开的实施例不限于此。

在一些实施例中，如图4所示，像素驱动电路100还包括数据写入子电路10。数据写入子电路10与扫描信号端Gate、数据信号端Data、第一电源电压信号端VDD和每个发光控制子电路30耦接。

其中，扫描信号端Gate与扫描信号线GL耦接，用于向数据写入子电路10传输扫描信号。数据信号端Data与数据信号线DL耦接，用于向数据写入子电路10传输数据信号。

数据写入子电路10被配置为在来自扫描信号端Gate的扫描信号的控制下，写入来自数据信号端Data的数据信号。并且，数据写入子电路10还用于在来自扫描信号端Gate的扫描信号的控制下，对像素驱动电路100中的驱动晶体管的阈值电压进行补偿，以在发光器件L发光的阶段，抵消掉驱动晶体管的阈值电压对发光器件的发光电流的影响。

请参阅图5a～图5d，示例性地，数据写入子电路10包括第一晶体管T01、第二晶体管T02、第三晶体管T03和存储电容Cst。其中，第一晶体管T01的控制极与扫描信号端Gate耦接，第一晶体管T01的第一极与数据信号端Data耦接，第一晶体管T01的第二极与第二节点n2耦接。

第二晶体管T02的控制极与存储电容Cst的第一端(也即第三节点n3)耦接，第二晶体管T02的第一极与第二节点n2耦接，第二晶体管T02的第二极与第一节点n1耦接。

第三晶体管T03的控制极与扫描信号端Gate耦接，第三晶体管T03的第一极与第一节点n1耦接，第三晶体管T03的第二极与存储电容Cst的第一端(也即第三节点n3)耦接。

存储电容Cst的第二端与第一电源电压信号端VDD耦接。

本公开的实施例中，电容可以是通过工艺制程单独制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容的各个电容电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现。电容也可以是晶体管之间的寄生电容，或者通过晶体管本身与其他器件、线路来实现，又或者利用电路自身线路之间的寄生电容来实现。

在一些实施例中，如图4所示，像素驱动电路100还包括复位子电路20。如图1所示，复位子电路20与复位信号端Reset、初始化信号端Vinit、扫描信号端Gate、数据写入子电路10和发光器件L耦接。例如，在发光器件L的阴极与第二电源电压信号端VSS耦接的情况下，复位子电路20与发光器件L的阳极(即第四节点n4)耦接。

复位子电路20被配置为在来自复位信号端Reset的复位信号的控制下，将来自初始化信号端Vinit的初始化信号传输至数据写入子电路10，以对数据写入子电路10进行复位；及，在来自扫描信号端Gate的扫描信号的控制下，将初始化信号传输至发光器件L，以对发光器件L进行初始化。

请继续参阅图5a～图5d，复位子电路20包括第四晶体管T04和第五晶体管T05。

其中，第四晶体管T04的控制极与复位信号端Reset耦接，第四晶体管T04的第一极与初始化信号端Vinit耦接，第四晶体管T04的第二极与数据写入子电路10耦接。例如，在数据写入子电路10包括存储电容Cst的情况下，第四晶体管T04的第二极与存储电容Cst的第一端(也即第三节点n3)耦接。

第五晶体管T05的控制极与扫描信号端Gate耦接，第五晶体管T05的第一极与初始化信号端Vinit耦接，第五晶体管T05的第二极与发光器件L耦接。例如，在发光器件L的阴极与第二电源电压信号端VSS耦接的情况下，第五晶体管T05的第二极与发光器件L的阳极(即第四节点n4)耦接。

需要说明的是，本公开的实施例提供的像素驱动电路100中所采用的晶体管可以为薄膜晶体管(Thin Film Transistor)，简称TFT)、场效应晶体管(metal oxidesemiconductor，简称MOS)或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。

像素驱动电路100所采用的各薄膜晶体管的控制极为晶体管的栅极，第一极为薄膜晶体管的源极和漏极中一者，第二极为薄膜晶体管的源极和漏极中另一者。由于薄膜晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的薄膜晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在薄膜晶体管为P型晶体管的情况下，薄膜晶体管的第一极为源极，第二极为漏极；示例性的，在薄膜晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。

另外，在本公开的实施例提供的像素驱动电路100中，均以薄膜晶体管为P型晶体管为例进行说明。需要说明的是，本公开的实施例包括但不限于此。例如，本公开的实施例提供的像素驱动电路100中的一个或多个薄膜晶体管也可以采用N型晶体管，只需将选定类型的薄膜晶体管的各极参照本公开的实施例中的相应薄膜晶体管的各极相应连接，并且使相应的电压端提供对应的高电平电压或低电平电压即可。

在本公开的实施例中，数据写入电路10、复位子电路20、各发光控制电路30的具体实现方式不局限于上面描述的方式，其可以为任意使用的实现方式，例如为本领域技术人员熟知的常规连接方式，只需保证实现相应功能即可。上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不适用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的原理，对此不再赘述。

基于上述任一项实施例所述的像素驱动电路100的结构，本公开的一些实施例提供了一种像素驱动电路100的驱动方法。

在显示装置中包括上述像素驱动电路100的子屏(以下称此屏为目标子屏)需要显示黑画面的情况下，该像素驱动电路100中的至少两个发光控制子电路30各自所耦接发光控制信号端EM轮流输入具有工作电平的发光控制信号，所述至少两个发光控制子电路30在具有工作电平的发光控制信号的控制下轮流打开，从而使得各发光控制子电路30不同时打开，保证发光器件L在子屏需要显示黑画面时不发光，并且各发光控制子电路30并不会长时间处于关断状态，避免了由此引起的薄膜晶体管阈值电压漂移，而导致的子屏显示黑画面时不稳定的问题。

在目标子屏需要显示图像(例如，显示彩色画面)的情况下，像素驱动电路100所包括的至少两个发光控制子电路30各自所耦接的发光控制信号端EM均输入具有工作电平的发光控制信号，所述至少两个发光控制子电路30在具有工作电平的发光控制信号的控制下均打开，以使发光器件L发光，实现图像显示。

示例性的，以下结合图6对图5a所示的像素驱动电路100的具体工作过程进行详细的说明。在下面的描述中，像素驱动电路100中的各个晶体管为P型晶体管，第一电源电压端VDD所传输的第一电压信号为高电平信号，第二电源电压端VSS所传输的信号为低电平信号为例进行说明。本领域技术人员应当了解，在上述像素驱动电路100中，第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路导通，则发光器件L发光。

如图6所示，在包括像素驱动电路100的子屏需要显示黑画面的情况下，该像素驱动电路100的驱动过程至少包括第一阶段P1、第二阶段P2、第三阶段P3和第四阶段P4。示例性的，在下面的描述中，“0”表示低电平，“1”表示高电平。

在第一阶段P1，EM1＝0，Reset＝0，Gate＝1，EM2＝1。

在此情况下，第四晶体管T04打开，第一晶体管T01、第二晶体管T02、第三晶体管T03和第五晶体管T05关闭。

第一发光控制晶体管T1和第二发光控制晶体管T2打开，第三发光控制晶体管T3和第四发光控制晶体管T4关闭，从而第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为断路，发光器件L不发光。

在第二阶段P2，EM1＝1，Reset＝1，Gate＝0，EM2＝0。

在此情况下，第一晶体管T01、第二晶体管T02、第三晶体管T03和第五晶体管T05打开，第四晶体管T04关闭。

第三发光控制晶体管T3和第四发光控制晶体管T4打开，第一发光控制晶体管T1和第二发光控制晶体管T2关闭，从而第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为断路，发光器件L不发光。

在第三阶段P3，EM1＝0，Reset＝1，Gate＝1，EM2＝1。

在此情况下，第一晶体管T01、第二晶体管T02、第三晶体管T03、第四晶体管T04和第五晶体管T05关闭。

第一发光控制晶体管T1和第二发光控制晶体管T2打开，第三发光控制晶体管T3和第四发光控制晶体管T4关闭，从而第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为断路，发光器件L不发光。

在第四阶段P4，EM1＝1，Reset＝1，Gate＝1，EM2＝0。

在此情况下，第一晶体管T01、第二晶体管T02、第三晶体管T03、第四晶体管T04和第五晶体管T05关闭。

第三发光控制晶体管T3和第四发光控制晶体管T4打开，第一发光控制晶体管T1和第二发光控制晶体管T2关闭，从而第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为断路，发光器件L不发光。

由上述驱动过程可知，通过控制第一发光控制信号EM1和第二发光控制信号EM2交替为高电平(即非工作电平)，及交替为低电平(即工作电平)，使得第一发光控制子电路31所包括第一发光控制晶体管T1和第二发光控制晶体管T2，与第二发光控制子电路32所包括第三发光控制晶体管T3和第四发光控制晶体管T4，交替打开，及交替关闭。这样，保证了在子屏显示黑画面的时候，各发光控制晶体管不会一直出于高电平状态下，从而也就避免了由此引起的发光控制晶体管的阈值电压正向漂移，减小了发光控制晶体管的漏电流，保证了所显示的黑画面的稳定性。

由图6可知，第一发光控制信号EM1和第二发光控制信号EM2为相互反相的两个信号。在另一些实施例中，如图7所示，在第P1’阶段、第P2’阶段、第P3’阶段和第P4’阶段过程中，第一发光控制信号EM1和第二发光控制信号EM2并不是严格反相的两个信号，例如，这两个发光控制信号的高电平的持续时间小于低电平的持续时间，以保证每个发光控制信号所控制的发光控制晶体管的工作稳定性。

以上说明的是像素驱动电路100在子屏需要显示黑画面的情况下的驱动过程。下面结合图8，对像素驱动电路100正常进行显示时的驱动过程。

如图8所示，在一个帧周期中，像素驱动电路100的驱动过程可以分为第五阶段P5、第六阶段P6和第七阶段P7。

在第五阶段P5，EM1＝1，Reset＝0，Gate＝1，EM2＝1。

在此情况下，第四晶体管T04打开，第一晶体管T01、第二晶体管T02、第三晶体管T03和第五晶体管T05关闭。来自初始化信号端Vinit的初始化信号传输至第三节点n3，对存储电容Cst进行复位。

第一发光控制晶体管T1第二发光控制晶体管T2、第三发光控制晶体管T3和第四发光控制晶体管T4关闭，第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为断路，发光器件L不发光。

在第六阶段P6，EM1＝1，Reset＝1，Gate＝0，EM2＝1。

在此情况下，第一晶体管T01、第二晶体管T02和第三晶体管T03打开，第四晶体管T04关闭，存储电容Cst充电，来自数据信号端Data的数据信号写入存储电容Cst中，并且第一晶体管T01(作为驱动晶体管)的阈值电压写入存储电容Cst中。

第五晶体管T05打开，来自初始化信号端Vinit的初始化信号传输至第四节点n4，对发光器件L的阳极进行初始化。

第一发光控制晶体管T1第二发光控制晶体管T2、第三发光控制晶体管T3和第四发光控制晶体管T4关闭，第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为断路，发光器件L不发光。

在第七阶段P7，EM1＝0，Reset＝1，Gate＝1，EM2＝0。

在此情况下，第一晶体管T01、第三晶体管T03、第四晶体管T04和第五晶体管T05关闭。

存储电容Cst放电，第三节点n3保持低电位，第二晶体管T02保持打开。并且，第一发光控制晶体管T1第二发光控制晶体管T2、第三发光控制晶体管T3和第四发光控制晶体管T4打开，第一电源电压信号端VDD与第二电源电压信号端VSS之间的线路为通路，发光器件L发光，从而像素驱动电路100所述的子像素可实现显示功能。

可以理解的是，在包括上述像素驱动电路100的子屏需要显示黑画面或者正常显示图像的情况下，图5b、图5c和图5d提供的像素驱动电路100的驱动过程与上述实施例相近，在此不再赘述。

在本公开的一些实施例所提供的显示装置中，其所包括的至少两个子屏中至少有一个子屏为目标子屏，该目标子屏包括上述像素驱动电路100，该像素驱动电路100被配置为在目标子屏需要显示黑画面的情况下，在来自至少两个发光控制信号端的发光控制信号的控制下，使目标子屏的每个子像素所包括的发光器件不发光。

有上面关于像素驱动电路100的描述可知，上述目标子屏在显示黑画面时，具有显示稳定性高的优点。

示例性的，显示装置所包括的全部子屏均包括上述像素驱动电路100，也就是说，显示装置的全部子屏均为目标子屏。这样，在使用显示装置时，可利用任意一个或几个子屏显示黑画面，其余子屏正常显示图像，可满足用户的多种需求。

在一些实施例中，请参阅图9，上述显示装置的目标子屏还包括发光驱动电路200。发光驱动电路200包括至少两组发光驱动子电路EM，每组包括多个发光驱动子电路EM。每组的多个发光驱动子电路EM分别与目标子屏的多行子像素耦接。

其中，每个发光驱动子电路EM与一行子像素中各像素驱动电路100的一个发光控制信号端EM耦接。每个子像素的像素驱动电路100的至少两个发光控制信号端EM分别与不同组的发光驱动子电路EM耦接。

发光驱动子电路EM被配置为向其所耦接的像素驱动电路100传输发光控制信号。

发光驱动电路200所包括的至少两组发光驱动子电路EM的设置方式可以有多种。例如，各组发光驱动子电路EM均设置于屏幕的同一侧；又如，各组发光驱动子电路EM分别设置于屏幕的相对的两侧。

每组所包括的各发光驱动子电路EM相互级联，第一级发光驱动子电路EM接收发光初始信号ESTV，然后其余各级发光驱动子电路EM对发光初始信号ESTV逐级进行移位寄存，从而逐行向各行子像素传输发光控制信号。

请参阅图9，以显示装置包括第一子屏A和第二子屏B，每个子屏的子像素的像素驱动电路均包括两个发光控制子电路为例，对发光驱动电路200的结构进行示例性的说明。

假设第一子屏A包括n行子像素、n条栅线GL和2n条发光控制信号线EM，其中每行子像素对应设置一条栅线GL和两条发光控制信号线EM1、EM2，两条发光控制信号线EM1、EM2分别与该行中各子像素的像素驱动电路的两个发光控制子电路耦接。第二子屏B包括m行子像素、m条栅线GL和2m条发光控制信号线EM，其中每行子像素对应设置一条栅线GL和两条发光控制信号线EM1、EM2，两条发光控制信号线EM1、EM2分别与该行中各子像素的像素驱动电路的两个发光控制子电路耦接。

此处，n与m可以相等，也可以不相等，本公开实施例对此并不限定。

上述显示装置的第一子屏A和第二子屏B均为目标子屏，即二者均包括上述像素驱动电路100，二者中的任一个都可以在另一个子屏显示图像时，显示黑画面。

第一子屏A的发光驱动电路包括两组发光驱动子电路，其中一组分别为EM1_1～EM1_n，另外一组分别为EM2_1～EM2_n。发光驱动子电路EM1_1～EM1_n分别与第一子屏A所包括的n行子像素对应的n条发光控制信号线EM1耦接；发光驱动子电路EM2_1～EM2_n分别与第一子屏A所包括的n行子像素对应的n条发光控制信号线EM2耦接。发光驱动子电路EM1_1接收发光初始化信号ESTV1-A；发光驱动子电路EM2_1接收发光初始化信号ESTV2-A。

在第一子屏A显示黑画面时，发光初始化信号ESTV1-A与发光初始化信号ESTV2-A的时序可参考图6和图7中所示出的EM1和EM2的时序；在第一子屏A正常显示图像时，发光初始化信号ESTV1-A与发光初始化信号ESTV2-A的时序可参考图8中所示出的EM1和EM2的时序。

发光驱动子电路EM1_1～EM1_n和发光驱动子电路EM2_1～EM2_n可设置于第一子屏A的同一侧，也可设置于第一子屏A的相对的两侧(如图9所示)。

第二子屏B的发光驱动电路包括两组发光驱动子电路，其中一组为EM1_(n+1)～EM1_(n+m)，另外一组为EM2_(n+1)～EM2_(n+m)。发光驱动子电路EM1_(n+1)～EM1_(n+m)分别与第二子屏B所包括的m行子像素对应的m条发光控制信号线EM1耦接；发光驱动子电路EM2_(n+1)～EM2_(n+m)分别与第二子屏B所包括的m行子像素对应的m条发光控制信号线EM2耦接。发光驱动子电路EM1_(n+1)接收发光初始化信号ESTV1-B；发光驱动子电路EM2_(n+1)接收发光初始化信号ESTV2-B。

在第二子屏B显示黑画面时，发光初始化信号ESTV1-B与发光初始化信号ESTV2-B的时序可参考图6和图7中所示出的EM1和EM2的时序；在第二子屏B正常显示图像时，发光初始化信号ESTV1-B与发光初始化信号ESTV2-B的时序可参考图8中所示出的EM1和EM2的时序。

发光驱动子电路EM1_(n+1)～EM1_(n+m)和发光驱动子电路EM2_(n+1)～EM2_(n+m)可设置于第二子屏B的同一侧，也可设置于第二子屏B的相对的两侧(如图9所示)。

此处，上述显示装置还包括栅极驱动电路300，栅极驱动电路300包括多个级联的移位寄存器GOA，各移位寄存电路GOA分别与各条栅线GL耦接，用于向栅线GL传输扫描信号，以对各行子像素进行逐行扫描驱动。栅极驱动电路300可以采用单侧驱动的方式(即各移位寄存电路GOA设置于屏幕的同一侧)，可以采用双侧驱动的方式(即各移位寄存电路GOA分别设置于屏幕的两侧)，图9示出了双侧驱动的方式。本领域技术人员可以根据实际需求选择设置。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：至少两个发光控制子电路；

每个所述发光控制子电路与一个发光控制信号端耦接，不同发光控制子电路与不同的发光控制信号端耦接；

所述发光控制子电路被配置为，在来自该发光控制子电路所耦接的发光控制信号端的发光控制信号的控制下打开或关闭；

所述至少两个发光控制子电路串接于第一电源电压信号端与第二电源电压信号端之间，所述至少两个发光控制子电路中的一个发光控制子电路与所述第一电源电压信号端耦接，所述至少两个发光控制子电路中的另外一个发光控制子电路通过发光器件与所述第二电源电压信号端耦接。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述发光控制子电路包括：至少一个发光控制晶体管；每个所述发光控制晶体管的控制极与一个所述发光控制信号端耦接；

在所述发光控制子电路包括多个发光控制晶体管的情况下，同一发光控制子电路所包括的各发光控制晶体管的控制极与同一发光控制信号端耦接，各发光控制晶体管串接于所述第一电源电压信号端与所述第二电源电压信号端之间。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路包括：第一发光控制子电路和第二发光控制子电路；

所述第一发光控制子电路包括：第一发光控制晶体管和第二发光控制晶体管，所述第二发光控制子电路包括：第三发光控制晶体管和第四发光控制晶体管；

所述第一发光控制晶体管的控制极与第一发光控制信号端耦接，所述第一发光控制晶体管的第一极与所述第一电源电压信号端耦接，所述第一发光控制晶体管的第二极与所述第三发光控制晶体管的第一极耦接；所述第二发光控制晶体管的控制极与所述第一发光控制信号端耦接，所述第二发光控制晶体管的第一极与第一节点耦接，所述第二发光控制晶体管的第二极与所述第四发光控制晶体管的第一极耦接；所述第三发光控制晶体管的控制极与第二发光控制信号端耦接，所述第三发光控制晶体管的第二极与第二节点耦接；所述第四发光控制晶体管的控制极与所述第二发光控制信号端耦接，所述第四发光控制晶体管的第二极通过所述发光器件与所述第二电源电压信号端耦接；或者，

所述第一发光控制晶体管的控制极与第一发光控制信号端耦接，所述第一发光控制晶体管的第一极与所述第一电源电压信号端耦接，所述第一发光控制晶体管的第二极与所述第三发光控制晶体管的第一极耦接；所述第二发光控制晶体管的控制极与所述第一发光控制信号端耦接，所述第二发光控制晶体管的第一极与所述第四发光控制晶体管的第二极耦接，所述第二发光控制晶体管的第二极通过所述发光器件与所述第二电源电压信号端耦接；所述第三发光控制晶体管的控制极与第二发光控制信号端耦接，所述第三发光控制晶体管的第二极与第二节点耦接；所述第四发光控制晶体管的控制极与所述第二发光控制信号端耦接，所述第四发光控制晶体管的第一极与第一节点耦接；或者，

所述第一发光控制晶体管的控制极与第一发光控制信号端耦接，所述第一发光控制晶体管的第一极与所述第三发光控制晶体管的第二极耦接，所述第一发光控制晶体管的第二极与第二节点耦接；所述第二发光控制晶体管的控制极与所述第一发光控制信号端耦接，所述第二发光控制晶体管的第一极与第一节点耦接，所述第二发光控制晶体管的第二极与所述第四发光控制晶体管的第一极耦接；所述第三发光控制晶体管的控制极与第二发光控制信号端耦接，所述第三发光控制晶体管的第一极与所述第一电源电压信号端耦接；所述第四发光控制晶体管的控制极与所述第二发光控制信号端耦接，所述第四发光控制晶体管的第二极通过所述发光器件与所述第二电源电压信号端耦接；或者，

所述第一发光控制晶体管的控制极与第一发光控制信号端耦接，所述第一发光控制晶体管的第一极与所述第三发光控制晶体管的第二极耦接，所述第一发光控制晶体管的第二极与第二节点耦接；所述第二发光控制晶体管的控制极与所述第一发光控制信号端耦接，所述第二发光控制晶体管的第一极与所述第四发光控制晶体管的第二极耦接，所述第二发光控制晶体管的第二极与通过所述发光器件与所述第二电源电压信号端耦接；所述第三发光控制晶体管的控制极与第二发光控制信号端耦接，所述第三发光控制晶体管的第一极与所述第一电源电压信号端耦接；所述第四发光控制晶体管的控制极与所述第二发光控制信号端耦接，所述第四发光控制晶体管的第一极与第一节点耦接；

其中，所述第一节点和所述第二节点为位于所述第一电源电压信号端与所述第二电源电压信号端之间且经过所述发光器件的支路上的等效电路节点。

4.根据权利要求1～3中任一项所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：数据写入子电路；

所述数据写入子电路与扫描信号端、数据信号端、所述第一电源电压信号端和每个所述发光控制子电路耦接；

所述数据写入子电路被配置为，在来自所述扫描信号端的扫描信号的控制下，写入来自所述数据信号端的数据信号。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述数据写入子电路包括：第一晶体管、第二晶体管、第三晶体管和存储电容；其中，

所述第一晶体管的控制极与所述扫描信号端耦接，所述第一晶体管的第一极与所述数据信号端耦接，所述第一晶体管的第二极与第一节点耦接；

所述第二晶体管的控制极与所述存储电容的第一端耦接，所述第二晶体管的第一极与第二节点耦接，所述第二晶体管的第二极与第一节点耦接；

所述第三晶体管的控制极与所述扫描信号端耦接，所述第三晶体管的第一极与所述第一节点耦接，所述第三晶体管的第二极与所述存储电容的第一端耦接；

所述存储电容的第二端与所述第一电源电压信号端耦接。

6.根据权利要求4所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：复位子电路；

所述复位子电路与复位信号端、初始化信号端、扫描信号端、所述数据写入子电路和所述发光器件耦接；

所述复位子电路被配置为，在来自所述复位信号端的复位信号的控制下，将来自所述初始化信号端的初始化信号传输至所述数据写入子电路，以对所述数据写入子电路进行复位；及，在来自所述扫描信号端的扫描信号的控制下，将所述初始化信号传输至所述发光器件，以对所述发光器件进行初始化。

7.根据权利要求6所述的像素驱动电路，其特征在于，

所述复位子电路包括：第四晶体管和第五晶体管；其中，

所述第四晶体管的控制极与所述复位信号端耦接，所述第四晶体管的第一极与所述初始化信号端耦接，所述第四晶体管的第二极与所述数据写入子电路耦接；

所述第五晶体管的控制极与所述扫描信号端耦接，所述第五晶体管的第一极与所述初始化信号端耦接，所述第五晶体管的第二极与所述发光器件耦接。

8.一种如权利要求1～7中任一项所述像素驱动电路的驱动方法，其特征在于，所述驱动方法包括：

在包括所述像素驱动电路的显示屏需要显示黑画面的情况下，所述至少两个发光控制子电路各自所耦接的发光控制信号端轮流输入具有工作电平的发光控制信号，所述至少两个发光控制子电路在所述具有工作电平的发光控制信号的控制下轮流打开；其中，各发光控制子电路不同时打开，以使发光器件不发光；

在包括所述像素驱动电路的显示屏需要显示图像的情况下，所述至少两个发光控制子电路各自所耦接的发光控制信号端均输入具有工作电平的发光控制信号，所述至少两个发光控制子电路在所述具有工作电平的发光控制信号的控制下均打开，以使发光器件发光。

9.一种显示装置，包括至少两个子屏，其特征在于，所述至少两个子屏中的至少一个子屏为目标子屏，所述目标子屏的每个子像素包括如权利要求1～7中任一项所述像素驱动电路；

所述像素驱动电路配置为，在所述目标子屏需要显示黑画面的情况下，在来自至少两个发光控制信号端的发光控制信号的控制下，使所述目标子屏的每个子像素所包括的发光器件不发光。

10.根据权利要求9所述的显示装置，其特征在于，所述目标子屏还包括：发光驱动电路，所述发光驱动电路包括至少两组发光驱动子电路，每组包括多个发光驱动子电路；

每组的多个发光驱动子电路分别与所述目标子屏的多行子像素耦接；其中，每个发光驱动子电路与一行子像素中各像素驱动电路的一个发光控制信号端耦接；

每个子像素的像素驱动电路的至少两个发光控制信号端分别与不同组的发光驱动子电路耦接；

所述发光驱动子电路被配置为，向其所耦接的像素驱动电路传输发光控制信号。

Images