KR102595701B1 - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR102595701B1
KR102595701B1 KR1020207020366A KR20207020366A KR102595701B1 KR 102595701 B1 KR102595701 B1 KR 102595701B1 KR 1020207020366 A KR1020207020366 A KR 1020207020366A KR 20207020366 A KR20207020366 A KR 20207020366A KR 102595701 B1 KR102595701 B1 KR 102595701B1
Authority
KR
South Korea
Prior art keywords
transistor
electrode
wiring
electrically connected
drain
Prior art date
Application number
KR1020207020366A
Other languages
English (en)
Other versions
KR20200097332A (ko
Inventor
가즈노리 와타나베
게이 다카하시
스스무 가와시마
고우헤이 도요타카
고지 구스노키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200097332A publication Critical patent/KR20200097332A/ko
Application granted granted Critical
Publication of KR102595701B1 publication Critical patent/KR102595701B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

화상 품질을 높일 수 있는 표시 장치를 제공한다. 제 1 화소 회로와, 제 2 화소 회로를 가지고, 각 화소 회로에는 기억 노드가 제공되고, 상기 기억 노드에 제 1 신호가 유지될 수 있다. 제 1 신호는 용량 결합에 의하여 제 2 신호에 부가되고, 표시 소자에 공급할 수 있다. 따라서, 표시 장치에서는 보정된 화상을 표시할 수 있다. 또한, 제 1 화소 회로와 제 2 화소 회로에서 신호선을 공유함으로써 화소의 개구율을 높일 수 있다.

Description

표시 장치 및 전자 기기
본 발명의 일 형태는 표시 장치에 관한 것이다.
또한, 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서, 더 구체적으로 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 촬상 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로는 반도체 장치의 일 형태이다. 또한 기억 장치, 표시 장치, 촬상 장치, 전자 기기는 반도체 장치를 가지는 경우가 있다.
트랜지스터에 적용 가능한 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목되고 있다. 산화물 반도체로서는, 예를 들어 산화 인듐, 산화 아연 등의 일원계 금속의 산화물뿐만 아니라, 다원계 금속의 산화물도 알려져 있다. 다원계 금속의 산화물 중에서도 특히 In-Ga-Zn 산화물(이하, IGZO라고도 부름)에 관한 연구가 활발하게 진행되고 있다.
IGZO에 관한 연구에 의하여, 산화물 반도체에서 단결정도 비정질도 아닌 CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(비특허문헌 1 내지 비특허문헌 3 참조). 비특허문헌 1 및 비특허문헌 2에서는, CAAC 구조를 가지는 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술도 개시되어 있다. 또한, CAAC 구조 및 nc 구조보다 결정성이 낮은 산화물 반도체이더라도, 미소한 결정을 가지는 것이 비특허문헌 4 및 비특허문헌 5에 나타나 있다.
또한, IGZO를 활성층으로서 사용한 트랜지스터는 매우 낮은 오프 전류를 가지고(비특허문헌 6 참조), 그 특성을 이용한 LSI 및 디스플레이가 보고되어 있다(비특허문헌 7 및 비특허문헌 8 참조).
또한, 오프 전류가 매우 낮은 트랜지스터를 메모리 셀에 사용하는 구성의 기억 장치가 특허문헌 1에 개시되어 있다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 일본 공개특허공보 특개2011-119674호
[비특허문헌]
(비특허문헌 1) S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186
(비특허문헌 2) S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
(비특허문헌 3) S. Ito et al., "The Proceedings of AM-FPD'13 Digest of Technical Papers", 2013, p.151-154
(비특허문헌 4) S. Yamazaki et al., "ECS Journal of Solid State Science and Technology", 2014, volume 3, issue 9, p.Q3012-Q3022
(비특허문헌 5) S. Yamazaki, "ECS Transactions", 2014, volume 64, issue 10, p.155-164
(비특허문헌 6) K. Kato et al., "Japanese Journal of Applied Physics", 2012, volume 51, p.021201-1-021201-7
(비특허문헌 7) S. Matsuda et al., "2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, p.T216-T217
(비특허문헌 8) S. Amano et al., "SID Symposium Digest of Technical Papers", 2010, volume 41, issue 1, p.626-629
표시 장치에서는 고해상도화가 진행되어, 8K4K(화소수: 7680Х4320) 해상도 또는 그 이상의 해상도로 표시를 수행할 수 있는 하드웨어가 개발되고 있다. 또한, 휘도 조정으로 화상 품질을 높이는 HDR(하이 다이내믹 레인지) 표시 기술의 도입도 진행되고 있다.
표시 장치에 의하여 적절한 표시를 수행하기 위해서는, 화상 데이터를 표시 장치의 해상도에 맞출 필요가 있다. 예를 들어, 표시 장치의 해상도가 8K4K이고 화상 데이터가 4K2K(화소수: 3840Х2160)용인 경우에는, 데이터수를 4배로 변환하지 않으면 전(全)화면 표시를 할 수 없다. 반대로, 표시 장치의 해상도가 4K2K이고 화상 데이터가 8K4K용인 경우에는, 데이터수를 1/4로 변환할 필요가 있다.
또한, HDR 처리에 의한 화상 데이터의 생성이나 데이터 수의 변환에는 전용 회로가 필요하므로 소비전력도 높아진다는 문제가 있다. 적어도 원래의 화상 데이터는 변환하지 않고 표시 장치의 화소에 입력할 수 있는 것이 바람직하다.
따라서, 본 발명의 일 형태에서는, 화상 폼질을 높일 수 있는 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, 화상 데이터를 변환하지 않고 적절한 표시를 수행할 수 있는 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, HDR 표시를 수행할 수 있는 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, 업컨버트 동작을 수행할 수 있는 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, 표시 화상의 휘도를 높일 수 있는 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, 2개의 화상을 겹쳐 표시할 수 있는 표시 장치를 제공하는 것을 목적 중 하나로 한다.
또는, 소비전력이 낮은 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는, 신뢰성이 높은 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는 신규 표시 장치 등을 제공하는 것을 목적 중 하나로 한다. 또는, 상기 표시 장치의 구동 방법을 제공하는 것을 목적 중 하나로 한다. 또는 신규 반도체 장치 등을 제공하는 것을 목적 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제의 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 다른 일 형태는 제 1 화소 회로와, 제 2 화소 회로와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선과, 제 5 배선과, 제 6 배선을 가지고, 제 1 화소 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량 소자와, 제 1 회로 블록을 가지고, 제 2 화소 회로는 제 3 트랜지스터와, 제 4 트랜지스터와, 제 2 용량 소자와, 제 2 회로 블록을 가지고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 1 용량 소자의 다른 쪽 전극은 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 회로 블록과 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 2 용량 소자의 다른 쪽 전극은 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 회로 블록과 전기적으로 접속되고, 제 2 트랜지스터의 게이트 및 제 4 트랜지스터의 게이트는 제 1 배선과 전기적으로 접속되고, 제 1 트랜지스터의 게이트는 제 2 배선과 전기적으로 접속되고, 제 3 트랜지스터의 게이트는 제 3 배선과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 4 배선과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽 및 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 5 배선과 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 6 배선과 전기적으로 접속되고, 제 1 회로 블록은 제 1 표시 소자를 가지고, 제 2 회로 블록은 제 2 표시 소자를 가지는 표시 장치이다.
또한, 본 발명의 다른 일 형태는 제 1 화소 회로와, 제 2 화소 회로와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선과, 제 5 배선과, 제 6 배선을 가지고, 제 1 화소 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량 소자와, 제 1 회로 블록을 가지고, 제 2 화소 회로는 제 3 트랜지스터와, 제 4 트랜지스터와, 제 2 용량 소자와, 제 2 회로 블록을 가지고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 1 용량 소자의 다른 쪽 전극은 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 회로 블록과 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 2 용량 소자의 다른 쪽 전극은 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 회로 블록과 전기적으로 접속되고, 제 2 트랜지스터의 게이트는 제 1 배선과 전기적으로 접속되고, 제 4 트랜지스터의 게이트는 제 2 배선과 전기적으로 접속되고, 제 1 트랜지스터의 게이트 및 제 3 트랜지스터의 게이트는 제 3 배선과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 4 배선과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽 및 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 5 배선과 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 6 배선과 전기적으로 접속되고, 제 1 회로 블록은 제 1 표시 소자를 가지고, 제 2 회로 블록은 제 2 표시 소자를 가지는 표시 장치이다.
상술한 표시 장치에 있어서, 제 1 회로 블록은 제 5 트랜지스터와, 제 6 트랜지스터와, 제 3 용량 소자와, 제 1 표시 소자로서 제 1 유기 EL 소자를 가지고, 제 2 회로 블록은 제 7 트랜지스터와, 제 8 트랜지스터와, 제 4 용량 소자와, 제 2 표시 소자로서 제 2 유기 EL 소자를 가지고, 제 1 유기 EL 소자의 한쪽 전극은 제 6 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 3 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 3 용량 소자의 한쪽 전극은 제 5 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 5 트랜지스터의 게이트는 제 3 용량 소자의 다른 쪽 전극과 전기적으로 접속되고, 제 3 용량 소자의 다른 쪽 전극은 제 1 용량 소자의 다른 쪽 전극과 전기적으로 접속되고, 제 2 유기 EL 소자의 한쪽 전극은 제 8 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 8 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 4 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 4 용량 소자의 한쪽 전극은 제 7 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 7 트랜지스터의 게이트는 제 4 용량 소자의 다른 쪽 전극과 전기적으로 접속되고, 제 4 용량 소자의 다른 쪽 전극은 제 2 용량 소자의 다른 쪽 전극과 전기적으로 접속되는 구성으로 할 수 있다.
상술한 표시 장치에 있어서, 제 1 회로 블록은 제 9 트랜지스터와, 제 5 용량 소자와, 제 1 표시 소자로서 제 1 액정 소자를 가지고, 제 2 회로 블록은 제 10 트랜지스터와, 제 6 용량 소자와, 제 2 표시 소자로서 제 2 액정 소자를 가지고, 제 1 액정 소자의 한쪽 전극은 제 5 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 5 용량 소자의 한쪽 전극은 제 9 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 용량 소자의 다른 쪽 전극과 전기적으로 접속되고, 제 2 액정 소자의 한쪽 전극은 제 6 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 6 용량 소자의 한쪽 전극은 제 10 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 10 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 용량 소자의 다른 쪽 전극과 전기적으로 접속되는 구성으로 할 수 있다.
상술한 표시 장치에 있어서, 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고, 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가지는 것이 바람직하다.
또한 본 발명의 다른 일 형태는 상술한 표시 장치와, 카메라를 가지는 전자 기기이다.
본 발명의 일 형태를 사용함으로써, 화상 품질을 높일 수 있는 표시 장치를 제공할 수 있다. 또는, 화상 데이터를 변환하지 않고 적절한 표시를 수행할 수 있는 표시 장치를 제공할 수 있다. 또는, HDR 표시를 수행할 수 있는 표시 장치를 제공할 수 있다. 또는, 업컨버트 동작을 수행할 수 있는 표시 장치를 제공할 수 있다. 또는, 표시 화상의 휘도를 높일 수 있는 표시 장치를 제공할 수 있다. 또는, 2개의 화상을 겹쳐 표시할 수 있는 표시 장치를 제공할 수 있다.
또는, 소비전력이 낮은 표시 장치를 제공할 수 있다. 또는, 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는, 신규 표시 장치 등을 제공할 수 있다. 또는, 상기 표시 장치의 구동 방법을 제공할 수 있다. 또는 신규 반도체 장치 등을 제공할 수 있다.
도 1은 화소 회로를 설명하는 도면.
도 2는 화소 회로의 동작을 설명하는 타이밍 차트.
도 3은 화소 회로를 설명하는 도면.
도 4는 화소 회로의 동작을 설명하는 타이밍 차트.
도 5는 화상 데이터의 보정 및 화상의 합성을 설명하는 도면.
도 6은 회로 블록을 설명하는 도면.
도 7은 회로 블록을 설명하는 도면.
도 8은 화소 회로를 설명하는 도면.
도 9는 표시 장치를 설명하는 블록도.
도 10은 뉴럴 네트워크의 구성예를 설명하는 도면.
도 11은 시뮬레이션에 사용하는 화소 어레이의 구성을 설명하는 도면.
도 12는 시뮬레이션의 결과를 설명하는 도면.
도 13은 시뮬레이션의 결과를 설명하는 도면.
도 14는 화소의 구성을 설명하는 도면.
도 15는 화소의 개구율을 설명하는 도면.
도 16은 표시 장치를 설명하는 도면.
도 17은 터치 패널을 설명하는 도면.
도 18은 표시 장치를 설명하는 도면.
도 19는 표시 장치를 설명하는 도면.
도 20은 트랜지스터를 설명하는 도면.
도 21은 트랜지스터를 설명하는 도면.
도 22는 트랜지스터를 설명하는 도면.
도 23은 트랜지스터를 설명하는 도면.
도 24는 전자 기기를 설명하는 도면.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재된 실시형태의 내용에 한정하여 해석되는 것은 아니다. 또한 이하에서 설명하는 발명의 구성에서 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복 설명은 생략하는 경우가 있다. 또한 도면을 구성하는 같은 요소의 해칭을 다른 도면 간에서 적절히 생략 또는 변경하는 경우도 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태인 표시 장치에 대하여 도면을 참조하여 설명한다.
본 발명의 일 형태는, 화소 내에서 화상 데이터를 보정하는 기능을 가지는 표시 장치이다. 각 화소에는 기억 노드가 제공되고, 상기 기억 노드에 제 1 데이터가 유지될 수 있다. 제 1 데이터에는 용량 결합으로 제 2 데이터가 부가되고, 표시 소자에 공급될 수 있다. 또는, 상기 기억 노드에 제 2 데이터를 기록한 후에 제 1 데이터를 용량 결합으로 부가할 수도 있다.
따라서, 표시 장치에서는 보정된 화상을 표시할 수 있다. 상기 보정에 의하여, 화상의 업컨버트를 수행할 수 있다. 또는, 표시부에서의 일부 또는 전체의 화상을 보정함으로써 HDR의 표시를 수행할 수 있다. 또는, 제 1 데이터 및 제 2 데이터로서 같은 화상 데이터를 사용함으로써, 표시 화상의 휘도를 대폭 향상시킬 수 있다. 또는, 제 1 데이터 및 제 2 데이터로서 상이한 화상 데이터를 사용함으로써, 임의의 화상을 겹쳐 표시할 수 있다.
또한, 본 발명의 일 형태를 사용함으로써, 고해상도용 및 저해상도용의 2개의 화상 데이터에 대하여 업컨버트 또는 다운컨버트하지 않고 적절한 표시를 수행할 수 있다. 고해상도로 표시하는 경우에는, 각 화소가 가지는 제 1 트랜지스터를 경유하여 각 화소에 개별의 데이터를 공급한다. 저해상도로 표시하는 경우에는, 복수의 화소와 전기적으로 접속되는 제 2 트랜지스터를 경유하여 상기 복수의 화소에 동일한 데이터를 공급한다.
여기서, 고해상도용 화상 데이터란, 예를 들어, 8K4K(화소수: 7680Х4320)에 대응하는 정보량을 가지는 데이터에 상당한다. 또한, 저해상도용 화상 데이터란, 예를 들어, 4K2K(화소수: 3840Х2160)에 대응하는 정보량을 가지는 데이터에 상당한다. 즉, 고해상도용 화상 데이터와 저해상도용 화상 데이터의 유효한 데이터수(유효한 화소수에 대응함)의 비율은 4:1인 것을 전제로 한다.
또한, 데이터수(화소수)의 비율이 4:1이면, 상기 예에 한정되지 않고, 고해상도용 화상 데이터가 4K2K에 대응하는 데이터, 저해상도용 화상 데이터가 Full HD(화소수: 1920Х1080)에 대응하는 데이터이어도 좋다. 또는, 고해상도용 화상 데이터가 16K8K(화소수: 15360Х8640)에 대응하는 데이터, 저해상도용 화상 데이터가 8K4K에 대응하는 데이터이어도 좋다.
<화소의 구성예 1>
도 1은 본 발명의 일 형태의 표시 장치에 사용할 수 있는 화소 회로(10)를 설명하는 도면이다.
화소 회로(10[k,n])는 트랜지스터(101a)와, 트랜지스터(103a)와, 용량 소자(104a)와, 회로 블록(110a)을 가진다. 화소 회로(10[k,n+1])는 화소 회로(10[k,n])와 인접하고, 트랜지스터(101b)와, 트랜지스터(103b)와, 용량 소자(104b)와, 회로 블록(110b)을 가진다.
회로 블록(110a) 및 회로 블록(110b)은 각각 트랜지스터, 용량 소자, 및 표시 소자 등을 가질 수 있다. 표시 소자로서는 다양한 소자를 사용할 수 있지만, 대표적으로는 발광 소자, 액정 소자 등을 사용할 수 있다. 발광 소자로서는 LED(Light Emitting Diode), OLED(Organic LED), QLED(Quantum-dot LED), 반도체 레이저 등의 발광 소자를 들 수 있다. 소형 LED(마이크로 LED라고도 함), 예를 들어 다이의 면적이 10000μm2 이하의 LED는 적합하게 사용할 수 있다. 액정 소자로서는 투과형, 반사형, 반투과형 등을 사용할 수 있다. 또한 표시 소자로서, 셔터 방식 또는 광간섭 방식의 MEMS(Micro Electro Mechanical Systems) 소자나, 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 또는 전자 분류체(電子粉流體, Electronic Liquid Powder(등록 상표)) 방식 등을 적용한 표시 소자를 적용할 수 있다.
화소 회로(10[k,n])에 있어서, 트랜지스터(101a)의 소스 및 드레인 중 한쪽은 용량 소자(104a)의 한쪽 전극과 전기적으로 접속된다. 용량 소자(104a)의 다른 쪽 전극은 트랜지스터(103a)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(103a)의 소스 및 드레인 중 한쪽은 회로 블록(110a)과 전기적으로 접속된다.
화소 회로(10[k,n+1])에 있어서, 트랜지스터(101b)의 소스 및 드레인 중 한쪽은 용량 소자(104b)의 한쪽 전극과 전기적으로 접속된다. 용량 소자(104b)의 다른 쪽 전극은 트랜지스터(103b)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(103b)의 소스 및 드레인 중 한쪽은 회로 블록(110b)과 전기적으로 접속된다.
여기서, 트랜지스터(103a), 용량 소자(104a), 및 회로 블록(110a)이 접속되는 노드를 노드(N1a)라고 한다. 트랜지스터(103b), 용량 소자(104b), 및 회로 블록(110b)이 접속되는 노드를 노드(N1b)라고 한다. 또한, 회로 블록(110a) 및 회로 블록(110b)의 요소는 각각 노드(N1a) 및 노드(N1b)를 부유 상태로 할 수 있다.
트랜지스터(101a) 및 용량 소자(104a)가 접속되는 노드를 N2a라고 한다. 트랜지스터(101b) 및 용량 소자(104b)가 접속되는 노드를 N2b라고 한다.
트랜지스터(101a)의 게이트는 배선(122[k])과 전기적으로 접속된다. 트랜지스터(101b)의 게이트는 배선(123[k])과 전기적으로 접속된다. 트랜지스터(103a)의 게이트 및 트랜지스터(103b)의 게이트는 배선(121[k])과 전기적으로 접속된다. 트랜지스터(101a)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(101b)의 소스 및 드레인 중 다른 쪽은 배선(125[m])과 전기적으로 접속된다. 바꿔 말하면, 트랜지스터(101a) 및 트랜지스터(101b)는 배선(125[m])을 공유한다. 트랜지스터(103a)의 소스 및 드레인 중 다른 쪽은 배선(124[n])과 전기적으로 접속된다. 트랜지스터(103b)의 소스 및 드레인 중 다른 쪽은 배선(124[n+1])과 전기적으로 접속된다.
배선(121[k]), 배선(122[k]), 및 배선(123[k])은 트랜지스터의 동작을 제어하기 위한 신호선으로서의 기능을 가질 수 있다. 배선(124[n]), 배선(124[n+1]), 및 배선(125[m])은 제 1 데이터 또는 제 2 데이터를 공급하는 신호선으로서의 기능을 가질 수 있다.
본 발명의 일 형태에서는 하나의 신호선(배선(125[m]))으로, 행 방향으로 인접한 2개의 화소에 제 1 데이터 또는 제 2 데이터를 공급할 수 있다. 즉, 적은 배선 수로 화소를 구성할 수 있다.
또한, 본 명세서 등에 있어서, 배선(121)의 연장 방향을 행 방향 또는 수평 방향, 배선(125)의 연장 방향을 열 방향 또는 수직 방향이라고 기재한다.
노드(N1a)는 기억 노드이고, 트랜지스터(103a)를 도통시킴으로써, 배선(124[n])에 공급된 데이터가 노드(N1a)에 기록될 수 있다. 또한, 트랜지스터(103a)를 비도통으로 함으로써, 상기 데이터가 노드(N1a)에 유지될 수 있다. 노드(N1b)는 기억 노드이고, 트랜지스터(103b)를 도통시킴으로써, 배선(124[n+1])에 공급된 데이터가 노드(N1b)에 기록될 수 있다. 또한, 트랜지스터(103b)를 비도통으로 함으로써, 상기 데이터가 노드(N1b)에 유지될 수 있다.
트랜지스터(103a) 및 트랜지스터(103b)에 오프 전류가 매우 낮은 트랜지스터를 사용함으로써, 노드(N1a) 및 노드(N1b)의 전위를 장시간 유지할 수 있다. 상기 트랜지스터에는, 예를 들어 금속 산화물을 채널 형성 영역에 사용한 트랜지스터(이하, OS 트랜지스터)를 적합하게 사용할 수 있다.
또한, 트랜지스터(103a) 및 트랜지스터(103b)뿐만 아니라, 화소를 구성하는 이 외의 트랜지스터에 OS 트랜지스터를 적용하여도 좋다. 또한, 트랜지스터(103a) 및 트랜지스터(103b)에, Si을 채널 형성 영역에 가지는 트랜지스터(이하, Si 트랜지스터)를 적용하여도 좋다. 또는, OS 트랜지스터와 Si 트랜지스터의 양쪽을 사용하여도 좋다. 또한, 상기 Si 트랜지스터로서는, 비정질 실리콘을 가지는 트랜지스터, 결정성 실리콘(대표적으로는, 저온 폴리실리콘, 단결정 실리콘)을 가지는 트랜지스터 등을 들 수 있다.
OS 트랜지스터에 사용하는 반도체 재료로서는, 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적으로는, 인듐을 포함하는 산화물 반도체 등이고, 예를 들어 후술하는 CAAC-OS 또는 CAC-OS 등을 사용할 수 있다. CAAC-OS는 결정을 구성하는 원자가 안정적이고, 신뢰성을 중시하는 트랜지스터 등에 적합하다. 또한, CAC-OS는 고이동도 특성을 나타내므로, 고속 구동을 수행하는 트랜지스터 등에 적합하다.
OS 트랜지스터가 가지는 반도체층은 에너지 갭이 크기 때문에 OS 트랜지스터는 매우 낮은 오프 전류 특성을 나타낸다. 또한, OS 트랜지스터는 임팩트 이온화, 애벌란시(avalanche) 항복, 및 단채널 효과 등이 일어나기 어렵다는 등, Si 트랜지스터와는 상이한 특징을 가지고, 신뢰성이 높은 회로를 형성할 수 있다.
OS 트랜지스터가 가지는 반도체층은, 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다.
반도체층을 구성하는 산화물 반도체가 In-M-Zn계 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 InM, Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비로서 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한 성막되는 반도체층의 원자수비는 각각, 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
반도체층으로서는, 캐리어 밀도가 낮은 산화물 반도체를 사용한다. 예를 들어, 반도체층에는 캐리어 밀도가 1Х1017/cm3 이하, 바람직하게는 1Х1015/cm3 이하, 더 바람직하게는 1Х1013/cm3 이하, 더 바람직하게는 1Х1011/cm3 이하, 더 바람직하게는 1Х1010/cm3 미만이고, 1Х10-9/cm3 이상인 산화물 반도체를 사용할 수 있다. 이러한 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부른다. 상기 산화물 반도체는 결함 준위 밀도가 낮고, 안정된 특성을 가지는 산화물 반도체라고 할 수 있다.
또한, 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성의 반도체층을 사용하면 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
반도체층을 구성하는 산화물 반도체에서, 14족 원소의 하나인 실리콘이나 탄소가 포함되면, 산소 결손이 증가되어 n형화된다. 그러므로, 반도체층에서의 실리콘이나 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2Х1018atoms/cm3 이하, 바람직하게는 2Х1017atoms/cm3 이하로 한다.
또한, 알칼리 금속 및 알칼리 토금속은 산화물 반도체와 결합하면 캐리어를 생성하는 경우가 있고, 트랜지스터의 오프 전류가 증대되는 경우가 있다. 그러므로, 반도체층에서의 알칼리 금속 또는 알칼리 토금속의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 1Х1018atoms/cm3 이하, 바람직하게는 2Х1016atoms/cm3 이하로 한다.
또한 반도체층을 구성하는 산화물 반도체에 질소가 포함되어 있으면, 캐리어인 전자가 발생하고 캐리어 밀도가 증가되어 n형화되기 쉽다. 이 결과, 질소가 포함된 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로 반도체층에서의 질소 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)는 5Х1018atoms/cm3 이하로 하는 것이 바람직하다.
또한 반도체층은 예를 들어 비단결정 구조이어도 좋다. 비단결정 구조는, 예를 들어 c축으로 배향된 결정을 가지는 CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor), 다결정 구조, 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조에서, 비정질 구조는 결함 준위 밀도가 가장 높고, CAAC-OS는 결함 준위 밀도가 가장 낮다.
비정질 구조의 산화물 반도체막은 예를 들어 원자 배열이 무질서하며 결정 성분을 가지지 않는다. 또는, 비정질 구조의 산화물막은 예를 들어 완전한 비정질 구조이며, 결정부를 가지지 않는다.
또한 반도체층이 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 2종류 이상을 가지는 혼합막이어도 좋다. 혼합막은 예를 들어 상술한 영역 중 어느 2종류 이상의 영역을 포함하는 단층 구조 또는 적층 구조를 가지는 경우가 있다.
이하에서는, 비단결정의 반도체층의 일 형태인 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS란, 예를 들어 산화물 반도체를 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한, 이하에서는 산화물 반도체에서, 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이, 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크상 또는 패치상이라고도 한다.
또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리됨으로써 모자이크상이 되고, 모자이크상의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상이라고도 함)이다.
즉, CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합되는 구성을 가지는 복합 산화물 반도체이다. 또한 본 명세서에서 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을, 제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다는 것으로 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1?0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조란, 복수의 IGZO의 나노 결정이 c축 배향을 가지고 또한 a-b면에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. CAC-OS란 In, Ga, Zn, 및 O를 포함한 재료 구성에서, 일부에 Ga을 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크상으로 무작위로 분산되어 있는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막과, Ga을 주성분으로 하는 막의 2층으로 이루어지는 구조를 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는, 명확한 경계를 관찰할 수 없는 경우가 있다.
또한 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어 있는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크상으로 무작위로 분산되어 있는 구성을 말한다.
CAC-OS는 예를 들어 기판을 가열하지 않는 조건에서 스퍼터링법에 의하여 형성할 수 있다. 또한 CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉, X선 회절 측정으로부터 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는 것을 알 수 있다.
또한 CAC-OS는, 프로브 직경이 1nm인 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역과, 상기 링 영역에 복수의 휘점이 관측된다. 따라서, 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과 상이한 성질을 가진다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크상인 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 발현된다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써 누설 전류가 억제되어 양호한 스위칭 동작을 실현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 다양한 반도체 장치의 구성 재료로서 적합하다.
도 2의 (A)에 나타낸 타이밍 차트를 사용하여 화소 회로(10[k,n]) 및 화소 회로(10[k,n+1])에서 화상 데이터에 보정 데이터를 부가하는 동작의 일례를 설명한다. 또한 이하의 설명에서는 고전위를 "H"로, 저전위를 "L"로, 코먼 전위를 "Vcom"으로 나타낸다. 또한, 보정 데이터를 "Vpa" 및 "Vpb", 화상 데이터를 "Vs"라고 한다. 또한, "Vpa" 및 "Vpb"는 임의의 제 1 데이터, "Vs"는 임의의 제 2 데이터라고 할 수도 있다. 여기서는 전위의 분배, 결합, 또는 손실에 있어서, 회로의 구성이나 동작 타이밍 등에 기인하는 자세한 변화는 감안하지 않는다. 또한, 용량 결합에 의한 전위의 변화는 공급 측과 피공급 측의 용량비에 의존하지만, 설명을 쉽게 하기 위하여, 노드의 용량값은 충분히 작은 것으로 가정한다.
시각 T1에 배선(121[k])의 전위를 "H", 배선(122[k])의 전위를 "H", 배선(123[k])의 전위를 "H"로 하면, 트랜지스터(101a), 트랜지스터(103a), 트랜지스터(101b), 및 트랜지스터(103b)가 도통된다.
T1-T2 기간에 배선(124[n])의 전위를 "Vpa", 배선(124[n+1])의 전위를 "Vpb"로 하면, 노드(N1a)에 배선(124[n])의 전위(보정 데이터 "Vpa")가 기록되고, 노드(N1b)에 배선(124[n+1])의 전위(보정 데이터 "Vpb")가 기록된다. 배선(125[m])의 전위를 "Vcom"으로 하면, 노드(N2a) 및 노드(N2b) 각각에 배선(125[m])의 전위("Vcom")가 기록된다.
시각 T2에 배선(121[k])의 전위를 "L", 배선(122[k])의 전위를 "H", 배선(123[k])의 전위를 "H"로 하면, 트랜지스터(103a) 및 트랜지스터(103b)가 비도통이 되고, 노드(N1a)에 보정 데이터 "Vpa", 노드(N1b)에 보정 데이터 "Vpb"가 유지된다. 또한, 용량 소자(104a)에 "Vpa-Vcom"가 유지되고, 용량 소자(104b)에 "Vpb-Vcom"가 유지된다.
또한, 보정을 수행하지 않는 경우는 상기 동작에 있어서, 보정 데이터 "Vpa" 및 "Vpb"로서 "Vcom"과 같은 전위를 인가하면 좋다.
T2-T3 기간에 배선(125[m])의 전위를 "Vs"로 하면, 노드(N2a)에 배선(125[m])의 전위(화상 데이터 "Vs")가 기록된다. 용량 소자(104a)의 용량 결합에 의하여 노드(N1a)의 전위에 배선(125[m])의 전위 "Vs"가 부가된다. 이때, 노드(N1a)의 전위는 "Vpa-Vcom+Vs"이고, 트랜지스터(101a) 이외의 기생 용량을 고려하지 않는 경우에 있어서, "Vcom"=0이면, 노드(N1a)의 전위는 "Vpa+Vs"가 된다.
시각 T3에 배선(121[k])의 전위를 "L", 배선(122[k])의 전위를 "L", 배선(123[k])의 전위를 "H"로 하면, 트랜지스터(101a)가 비도통이 되고, 노드(N1a)의 전위는 "Vpa+Vs"로 유지된다.
T3-T4 기간에 배선(125[m])의 전위를 "Vs"로 하면, 노드(N2b)에 배선(125[m])의 전위(화상 데이터 "Vs")가 기록된다. 용량 소자(104b)의 용량 결합에 의하여 노드(N1b)의 전위에 배선(125[m])의 전위 "Vs"가 부가된다. 이때, 노드(N1b)의 전위는 "Vpb-Vcom+Vs"이고, 트랜지스터(101a) 이외의 기생 용량을 고려하지 않는 경우에 있어서, "Vcom"=0이면, 노드(N1b)의 전위는 "Vpb+Vs"가 된다.
시각 T4에 배선(121[k])의 전위를 "L", 배선(122[k])의 전위를 "L", 배선(123[k])의 전위를 "L"로 하면, 트랜지스터(101b)가 비도통이 되고, 노드(N1b)의 전위는 "Vpb+Vs"로 유지된다.
그 후, 회로 블록(110a) 및 회로 블록(110b)이 가지는 표시 소자 각각에서, 노드(N1a) 및 노드(N1b)의 전위에 따른 표시 동작을 수행한다.
도 2의 (A)에 나타낸 타이밍 차트와 다른 예를 도 2의 (B)에 나타내었다. 도 2의 (B)는 T2-T3 기간에 배선(122[k])의 전위를 "L"로 하는 점에서 도 2의 (A)에 나타낸 타이밍 차트와 다르다. 도 2의 (B)에 나타낸 타이밍 차트로 함으로써, 화소 회로(10[k,n+1]) 내에서 불필요한 구동을 줄일 수 있다.
또한 도 2의 (A), (B)의 동작은 각각 1수평 기간 내에서 연속적으로 수행할 수 있다.
<화소의 구성예 2>
도 3은 본 발명의 일 형태의 표시 장치에 사용할 수 있는 화소 회로(11)를 설명하는 도면이다.
도 3에 나타낸 화소 회로(11)는 각 트랜지스터와 각 배선의 접속의 구성이 도 1에 도시된 화소 회로(10)와 상이하다. 화소 회로(11[k,n+1])는 화소 회로(11[k,n])와 인접한다. 화소 회로(11[k,n]) 내의 구성은 화소 회로(10[k,n])의 기재를 참조할 수 있으므로 자세한 설명을 생략한다. 화소 회로(11[k,n+1]) 내의 구성은 화소 회로(10[k,n+1])의 기재를 참조할 수 있으므로 자세한 설명을 생략한다.
트랜지스터(101a)의 게이트는 배선(123[k])과 전기적으로 접속된다. 트랜지스터(101b)의 게이트는 배선(123[k])과 전기적으로 접속된다. 트랜지스터(103a)의 게이트는 배선(121[k])과 전기적으로 접속된다. 트랜지스터(103b)의 게이트는 배선(122[k])과 전기적으로 접속된다. 트랜지스터(103a)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(103b)의 소스 및 드레인 중 다른 쪽은 배선(125[m])과 전기적으로 접속된다. 바꿔 말하면, 트랜지스터(103a) 및 트랜지스터(103b)는 배선(125[m])을 공유한다. 트랜지스터(101a)의 소스 및 드레인 중 다른 쪽은 배선(124[n])과 전기적으로 접속된다. 트랜지스터(101b)의 소스 및 드레인 중 다른 쪽은 배선(124[n+1])과 전기적으로 접속된다.
도 4의 (A)에 나타낸 타이밍 차트를 사용하여 화소 회로(11[k,n]) 및 화소 회로(11[k,n+1])에서 화상 데이터에 보정 데이터를 부가하는 동작의 일례를 설명한다.
시각 T1에 배선(121[k])의 전위를 "H", 배선(122[k])의 전위를 "H", 배선(123[k])의 전위를 "H"로 하면, 트랜지스터(101a), 트랜지스터(103a), 트랜지스터(101b), 및 트랜지스터(103b)가 도통된다.
T1-T2 기간에 배선(125[m])의 전위를 "Vs"로 하면, 노드(N1a)에 배선(125[m])의 전위(화상 데이터 "Vs")가 기록된다. 배선(124[n])의 전위를 "Vcom", 배선(124[n+1])의 전위를 "Vcom"으로 하면, 노드(N2a)에 배선(124[n])의 전위("Vcom")가 기록된다.
시각 T2에 배선(121[k])의 전위를 "L", 배선(122[k])의 전위를 "H", 배선(123[k])의 전위를 "H"로 하면, 트랜지스터(103a)가 비도통이 되고, 노드(N1a)에 화상 데이터 "Vs"가 유지된다. 또한, 용량 소자(104a)에는 "Vs-Vcom"이 유지된다.
T2-T3 기간에 배선(124[n])의 전위를 "Vpa"로 하면, 노드(N2a)에 배선(124[n])의 전위(화상 데이터 "Vpa")가 기록된다. 용량 소자(104a)의 용량 결합에 의하여 노드(N1a)의 전위에 배선(124[n])의 전위 "Vpa"가 부가된다. 이때, 노드(N1a)의 전위는 "Vs-Vcom+Vpa"이고, 트랜지스터(101a) 이외의 기생 용량을 고려하지 않는 경우에 있어서, "Vcom"=0이면, 노드(N1a)의 전위는 "Vpa+Vs"가 된다. 배선(125[m])의 전위를 "Vs"로 하면, 노드(N1b)에 배선(125[m])의 전위(화상 데이터 "Vs")가 기록된다. 배선(124[n+1])의 전위를 "Vcom"으로 하면, 노드(N2b)에 배선(124[n+1])의 전위("Vcom")가 기록된다.
시각 T3에 배선(121[k])의 전위를 "L", 배선(122[k])의 전위를 "H", 배선(123[k])의 전위를 "H"로 하면, 트랜지스터(103b)가 비도통이 되고, 노드(N1b)에 화상 데이터 "Vs"가 유지된다. 또한, 용량 소자(104b)에는 "Vs-Vcom"이 유지된다.
T3-T4 기간에 배선(124[n+1])의 전위를 "Vpb"로 하면, 노드(N2b)에 배선(124[n+1])의 전위(화상 데이터 "Vpb")가 기록된다. 용량 소자(104b)의 용량 결합에 의하여 노드(N1b)의 전위에 배선(124[n+1])의 전위 "Vpb"가 부가된다. 이때, 노드(N1b)의 전위는 "Vs-Vcom+Vpb"이고, 트랜지스터(101a) 이외의 기생 용량을 고려하지 않는 경우에 있어서, "Vcom"=0이면, 노드(N1b)의 전위는 "Vpb+Vs"가 된다. 또한, 보정을 수행하지 않는 경우는 상기 동작에 있어서, 보정 데이터 "Vpa" 및 "Vpb"로서 "Vcom"과 같은 전위를 공급하면 좋다.
시각 T4에 배선(121[k])의 전위를 "L", 배선(122[k])의 전위를 "L", 배선(123[k])의 전위를 "L"로 하면, 트랜지스터(101a) 및 트랜지스터(101b)가 비도통이 되고, 노드(N1a)의 전위는 "Vpa+Vs", 노드(N1b)의 전위는 "Vpb+Vs"로 유지된다.
그 후, 회로 블록(110a) 및 회로 블록(110b)이 가지는 표시 소자 각각에 있어서, 노드(N1a) 및 노드(N1b)의 전위에 따른 표시 동작을 수행한다.
도 4의 (A)에 나타낸 타이밍 차트와 다른 예를 도 4의 (B)에 나타내었다. 도 4의 (B)는 T1-T2 기간에 배선(122[k])의 전위를 "L"로 하는 점에서 도 4의 (A)에 나타낸 타이밍 차트와 다르다. 도 4의 (B)에 나타낸 타이밍 차트로 함으로써, 화소 회로(10[k,n+1]) 내에서 불필요한 구동을 줄일 수 있다.
또한 도 4의 (A) 및 (B)의 동작은 각각 1수평 기간 내에서 연속적으로 수행할 수 있다.
여기서, 화상 데이터의 보정 동작에 대하여, 도 5의 (A)를 사용하여 설명한다.
도 5의 (A)에 도시된 도면은 수평 수직 방향의 4화소(P1 내지 P4)를 나타내고 있으며, 왼쪽으로부터, 입력되는 화상 데이터(Vs1, Vs2, Vs3), 입력되는 보정 데이터(+Vp1, Vp0, -Vp1), 생성되는 보정 후의 화상 데이터이다. 또한, 이하의 설명에 있어서, 표시 소자는 화상 데이터의 전위가 상대적으로 높을 때에 고휘도, 낮을 때에 저휘도의 표시를 수행할 수 있는 것으로 한다.
예를 들어, 화소(P1)에 있어서, 화상 데이터 "Vs1"에 대하여 양의 보정 데이터 "+Vp1"이 적용되면, 화상 데이터는 "Vs1+Vp1"이 되고, 휘도가 상승한다. 화소(P2 및 P3)에 있어서, 화상 데이터 "Vs2"에 대하여 실질적으로 보정을 안 한 보정 데이터 "Vp0"이 적용되면, 화상 데이터는 "Vs2+Vp0=Vs2"가 되고, 휘도는 변화되지 않는다. 화소(P4)에 있어서, 화상 데이터 "Vs3"에 대하여 음의 보정 데이터 "-Vp1"이 적용되면, 화상 데이터는 "Vs3-Vp1"이 되고, 휘도가 저하한다.
이러한 화상 데이터와 보정 데이터의 조합에 의하여 업컨버트, HDR 표시, 표시 장치 고유의 표시 불균일의 보정, 화소가 가지는 트랜지스터의 문턱 전압의 보정 등을 수행할 수 있다.
업컨버트 동작에서는, 예를 들어, 4화소 모두에 같은 화상 데이터를 공급한다. 보정에 의하여 각각의 화소에서 상이한 화상의 표시를 수행할 수 있다. 예를 들어, 8K4K의 화소수를 가진 표시 장치의 특정한 4화소에 4K2K의 화소수를 가진 표시 장치의 특정한 1화소에 적용되는 데이터를 입력하여, 해상도를 향상시킨 표시를 수행할 수 있다.
또한, 넓은 의미에서는 화상 데이터의 보정이지만, 상이한 화상을 겹쳐 표시시킬 수 있다. 도 5의 (B)는 표시부 전체의 화상을 나타낸 것이며, 왼쪽으로부터 화상 데이터 "Vs"로 구성된 제 1 화상, 보정 데이터 "Vpa" 및 "Vpb"로 구성된 제 2 화상, 제 1 화상 및 제 2 화상이 합성된 화상이다.
이러한 화상 데이터와 보정 데이터의 조합에 있어서는, 상이한 화상의 합성 표시 외에 표시 화상 전체의 휘도 향상 등을 수행할 수 있다. 예를 들어, 문자의 삽입이나 AR(Augmented Reality) 표시 등에 적용할 수 있다.
도 6의 (A) 내지 (C)는 회로 블록(110a) 및 회로 블록(110b)에 적용할 수 있는 회로 블록(110)으로서 표시 소자에 EL 소자를 포함하는 구성의 예를 나타낸 것이다.
도 6의 (A)에 도시된 구성은 트랜지스터(111)와, 용량 소자(113)와, EL 소자(114)를 가진다. 트랜지스터(111)의 소스 및 드레인 중 한쪽은 EL 소자(114)의 한쪽 전극과 전기적으로 접속된다. EL 소자(114)의 한쪽 전극은 용량 소자(113)의 한쪽 전극과 전기적으로 접속된다. 용량 소자(113)의 다른 쪽 전극은 트랜지스터(111)의 게이트와 전기적으로 접속된다. 트랜지스터(111)의 게이트는 노드(N1a) 또는 노드(N1b)에 전기적으로 접속된다.
트랜지스터(111)의 소스 및 드레인 중 다른 쪽은 배선(128)과 전기적으로 접속된다. EL 소자(114)의 다른 쪽 전극은 배선(129)과 전기적으로 접속된다. 배선(128, 129)은 전원을 공급하는 기능을 가진다. 예를 들어, 배선(128)은 고전위 전원을 공급할 수 있다. 또는, 배선(129)은 저전위 전원을 공급할 수 있다.
도 6의 (A)에 도시된 구성에서는, 노드(N1a) 또는 노드(N1b)의 전위가 트랜지스터(111)의 문턱 전압 이상이 되었을 때 EL 소자(114)에 전류가 흐른다. 따라서, 도 2의 (A)에 나타낸 타이밍 차트의 시각 T1의 단계에서 EL 소자(114)의 발광이 시작되는 경우가 있어, 용도가 한정되는 경우가 있다.
도 6의 (B)는, 도 6의 (A)의 구성에 트랜지스터(112)를 부가한 구성을 나타낸 것이다. 트랜지스터(112)의 소스 및 드레인 중 한쪽은 트랜지스터(111)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(112)의 소스 및 드레인 중 다른 쪽은 EL 소자(114)와 전기적으로 접속된다. 트랜지스터(112)의 게이트는 배선(126)과 전기적으로 접속된다. 배선(126)은 트랜지스터(112)의 도통을 제어하는 신호선으로서의 기능을 가질 수 있다.
상기 구성에서는, 노드(N1a) 또는 노드(N1b)의 전위가 트랜지스터(111)의 문턱 전압 이상이며 트랜지스터(112)가 도통되었을 때 EL 소자(114)에 전류가 흐른다. 따라서, 도 2의 (A)에 나타낸 타이밍 차트의 시각 T4 이후에 EL 소자(114)의 발광을 시작할 수 있어, 보정을 따르는 동작에 적합하다.
도 6의 (C)는, 도 6의 (B)의 구성에 트랜지스터(115)를 부가한 구성을 나타낸 것이다. 트랜지스터(115)의 소스 및 드레인 중 한쪽은 트랜지스터(111)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(115)의 소스 및 드레인 중 다른 쪽은 배선(130)과 전기적으로 접속된다. 트랜지스터(115)의 게이트는 배선(131)과 전기적으로 접속된다. 배선(131)은 트랜지스터(115)의 도통을 제어하는 신호선으로서의 기능을 가질 수 있다. 또한, 트랜지스터(115)의 게이트는 배선(122)과 전기적으로 접속되어도 좋다.
배선(130)은 기준 전위 등의 특정 전위의 공급원과 전기적으로 접속할 수 있다. 배선(130)으로부터 트랜지스터(111)의 소스 및 드레인 중 한쪽에 특정한 전위를 공급함으로써, 화상 데이터의 기록을 안정화시킬 수도 있다.
또한, 배선(130)은 회로(120)와 접속할 수 있어, 모니터선으로서의 기능을 가질 수도 있다. 회로(120)는 상기 특정 전위의 공급원, 트랜지스터(111)의 전기 특성을 취득하는 기능, 및 보정 데이터를 생성하는 기능 중 하나 이상을 가질 수 있다.
배선(130)을 모니터선으로서 기능시키는 경우, 상술한 보정 데이터 "Vpa" 및 "Vpb"로서, 트랜지스터(111)의 문턱 전압을 보정하는 전위를 회로(120)에서 생성할 수 있다.
도 7의 (A) 내지 (C)는 회로 블록(110a) 및 회로 블록(110b)에 적용할 수 있는 회로 블록(110)으로서 표시 소자에 액정 소자를 포함하는 구성의 예를 나타낸 것이다.
도 7의 (A)에 도시된 구성은 용량 소자(116) 및 액정 소자(117)를 가진다. 액정 소자(117)의 한쪽 전극은 용량 소자(116)의 한쪽 전극과 전기적으로 접속된다. 용량 소자(116)의 한쪽 전극은 노드(N1a) 또는 노드(N1b)에 전기적으로 접속된다.
용량 소자(116)의 다른 쪽 전극은 배선(132)과 전기적으로 접속된다. 액정 소자(117)의 다른 쪽 전극은 배선(133)과 전기적으로 접속된다. 배선(132, 133)은 전원을 공급하는 기능을 가진다. 예를 들어, 배선(132, 133)은 GND나 0V 등의 기준 전위나 임의의 전위를 공급할 수 있다.
상기 구성에서는, 노드(N1a) 또는 노드(N1b)의 전위가 액정 소자(117)의 동작 문턱값 이상이 되었을 때 액정 소자(117)의 동작이 시작된다. 따라서, 도 2의 (A)에 나타낸 타이밍 차트의 시각 T1의 단계에서 표시 동작이 시작되는 경우가 있어, 용도가 한정되는 경우가 있다. 다만, 투과형 액정 표시 장치의 경우에는 도 2의 (A)에 나타낸 시각 T4까지 백라이트를 소등하는 등의 동작을 병용함으로써, 불필요한 표시 동작이 수행되어도 시인을 억제할 수 있다.
도 7의 (B)는 도 7의 (A)의 구성에 트랜지스터(118)를 부가한 구성을 나타낸 것이다. 트랜지스터(118)의 소스 및 드레인 중 한쪽은 용량 소자(116)의 한쪽 전극과 전기적으로 접속된다. 트랜지스터(118)의 소스 및 드레인 중 다른 쪽은 노드(N1a) 또는 노드(N1b)와 전기적으로 접속된다. 트랜지스터(118)의 게이트는 배선(126)과 전기적으로 접속된다. 배선(126)은 트랜지스터(118)의 도통을 제어하는 신호선으로서의 기능을 가질 수 있다.
상기 구성에서는 트랜지스터(118)의 도통에 따라 액정 소자(117)에 노드(N1a) 또는 노드(N1b)의 전위가 인가된다. 따라서, 도 2의 (A)에 나타낸 타이밍 차트의 시각 T4 이후에 액정 소자의 동작을 시작할 수 있어, 보정을 따르는 동작에 적합하다.
또한, 트랜지스터(118)가 비도통인 상태에서는 용량 소자(116) 및 액정 소자(117)에 공급된 전위가 계속 유지되므로, 화상 데이터를 재기록하기 전에 용량 소자(116) 및 액정 소자(117)에 공급된 전위를 리셋하는 것이 바람직하다. 상기 리셋은 예를 들어, 배선(124)에 리셋 전위를 공급하고, 트랜지스터(118)를 동시에 도통시키면 좋다.
도 7의 (C)는 도 7의 (B)의 구성에 트랜지스터(119)를 부가한 구성을 나타낸 것이다. 트랜지스터(119)의 소스 및 드레인 중 한쪽은 액정 소자(117)의 한쪽 전극과 전기적으로 접속된다. 트랜지스터(119)의 소스 및 드레인 중 다른 쪽은 배선(130)과 전기적으로 접속된다. 트랜지스터(119)의 게이트는 배선(131)과 전기적으로 접속된다. 배선(131)은 트랜지스터(119)의 도통을 제어하는 신호선으로서의 기능을 가질 수 있다. 또한, 트랜지스터(119)의 게이트는 배선(122)과 전기적으로 접속되어도 좋다.
배선(130)과 전기적으로 접속되는 회로(120)는 상술한 도 6의 (C)의 설명과 같고, 또한 용량 소자(116) 및 액정 소자(117)에 공급된 전위를 리셋하는 기능을 가져도 좋다.
또한, 도 8의 (A) 및 (B)에 도시된 바와 같이, 트랜지스터(101a), 트랜지스터(103a), 트랜지스터(101b), 및 트랜지스터(103b)는 백 게이트를 제공한 구성이어도 좋다. 도 8의 (A)는 백 게이트가 프런트 게이트와 전기적으로 접속된 구성을 도시한 것이고, 온 전류를 높이는 효과를 가진다. 도 8의 (B)는 백 게이트가 정전위를 공급할 수 있는 배선(134)과 전기적으로 접속된 구성을 도시한 것이고, 트랜지스터의 문턱 전압을 제어할 수 있다. 또한, 도 6의 (A) 내지 (C) 및 도 7의 (A) 내지 (C)에 나타낸 회로 블록(110)이 가지는 트랜지스터에도 백 게이트를 제공하여도 좋다.
도 9의 (A)는 본 발명의 일 형태의 표시 장치의 블록도의 일례를 나타낸 것이다. 상기 표시 장치는 화소 회로(11)가 매트릭스상으로 제공된 화소 어레이(17)와, 로 드라이버(row driver)(13)와, 칼럼 드라이버(column driver)(14)와, 회로(15)와, 선택 회로(16)를 가진다.
로 드라이버(13)는 예를 들어, 시프트 레지스터(20) 및 버퍼 회로(21)를 조합한 구성으로 할 수 있다. 버퍼 회로(21)의 도통을 제어함으로써, 배선(121) 또는 배선(122)에 데이터를 출력할 수 있다.
칼럼 드라이버(14)는 예를 들어, 시프트 레지스터(22) 및 버퍼 회로(23)를 조합한 구성으로 할 수 있다. 버퍼 회로(23)의 도통을 제어함으로써, 배선(124) 및 배선(125)에 데이터를 출력할 수 있다.
회로(15)는 보정 데이터를 생성하는 기능을 가진다. 또한, 회로(15)는 보정 데이터를 생성하기 위한 외부 기기라고도 할 수 있다.
로 드라이버(13)는 트랜지스터(101a), 트랜지스터(103a), 트랜지스터(101b), 및 트랜지스터(103b)의 도통을 제어할 수 있다. 칼럼 드라이버(14)는 배선(124) 및 배선(125)에 보정 데이터 또는 화상 데이터를 공급할 수 있다.
회로(15)에는, 고해상도용 화상 데이터 "VsH"(예를 들어, 8K4K 데이터) 또는 저해상도용 화상 데이터 "VsL"(예를 들어, 4K2K 데이터)가 입력된다. 화상 데이터 "VsH"가 입력되었을 때에는 보정 데이터 "Vp1"이 생성되고, 화상 데이터 "VsL"이 입력되었을 때에는 보정 데이터 "Vp2"가 생성된다.
선택 회로(16)는 회로(15)에서 생성된 보정 데이터 "Vp1", "Vp2" 외에, 외부에서 생성된 보정 데이터 "Vp1", "Vp2" 또는 화상 데이터 "VsH", "VsL"을 칼럼 드라이버(14)에 출력할 수 있다.
도 9의 (A)에 도시된 구성에서는, 예를 들어 저해상도이고 보정하지 않는 표시 동작을 수행하는 경우에 각 드라이버의 출력단(output stage)을 절반으로 할 수 있으므로, 소비전력을 저감시킬 수 있다.
회로(15)는 뉴럴 네트워크를 가져도 좋다. 예를 들어, 방대한 화상을 교사 데이터로서 학습한 딥 뉴럴 네트워크를 사용함으로써, 정확도가 높은 보정 데이터를 생성할 수 있다.
도 10의 (A)에 나타낸 바와 같이, 뉴럴 네트워크(NN)는 입력층(IL), 출력층(OL), 중간층(은닉층)(HL)으로 구성할 수 있다. 입력층(IL), 출력층(OL), 중간층(HL)은 각각 하나 또는 복수의 뉴런(유닛)을 가진다. 또한 중간층(HL)은 1층이어도 좋고 2층 이상이어도 좋다. 2층 이상의 중간층(HL)을 가지는 뉴럴 네트워크는 DNN(딥 뉴럴 네트워크)이라고 부를 수도 있고, 딥 뉴럴 네트워크를 사용한 학습은 심층 학습이라고 부를 수도 있다.
입력층(IL)의 각 뉴런에는 입력 데이터가 입력되고, 중간층(HL)의 각 뉴런에는 앞의 층 또는 뒤의 층의 뉴런의 출력 신호가 입력되고, 출력층(OL)의 각 뉴런에는 앞의 층의 뉴런의 출력 신호가 입력된다. 또한 각 뉴런은 앞뒤의 층의 모든 뉴런과 결합되어도 좋고(전(全)결합), 일부의 뉴런과 결합되어도 좋다.
도 10의 (B)에 뉴런에 의한 연산의 예를 나타내었다. 여기서는, 뉴런(N)과, 뉴런(N)에 신호를 출력하는 앞의 층의 2개의 뉴런을 나타내었다. 뉴런(N)에는 앞의 층의 뉴런의 출력(x1)과, 앞의 층의 뉴런의 출력(x2)이 입력된다. 그리고, 뉴런(N)에서, 출력(x1)과 가중치(w1)의 곱셈 결과(x1w1)와, 출력(x2)과 가중치(w2)의 곱셈 결과(x2w2)의 합(x1w1+x2w2)이 계산된 후, 필요에 따라 바이어스(b)가 가산되어, 값(a=x1w1+x2w2+b)이 얻어진다. 그리고, 값(a)은 활성화 함수(h)를 사용하여 변환되고, 뉴런(N)으로부터 출력 신호(y=h(a))가 출력된다.
이와 같이, 뉴런에 의한 연산에는, 앞의 층의 뉴런의 출력과 가중치의 곱을 더하는 연산, 즉 적화 연산(product-sum operation)이 포함된다(상기 x1w1+x2w2). 이 적화 연산은 프로그램을 사용하여 소프트웨어상에서 수행되어도 좋고, 하드웨어에 의하여 수행되어도 좋다. 하드웨어에 의하여 적화 연산을 수행하는 경우에는 적화 연산 회로를 사용할 수 있다. 이 적화 연산 회로로서는 디지털 회로를 사용하여도 좋고, 아날로그 회로를 사용하여도 좋다.
적화 연산 회로는 Si 트랜지스터로 구성되어도 좋고 OS 트랜지스터로 구성되어도 좋다. 특히 OS 트랜지스터는 오프 전류가 매우 작기 때문에, 적화 연산 회로의 아날로그 메모리를 구성하는 트랜지스터로서 적합하다. 또한 Si 트랜지스터와 OS 트랜지스터의 양쪽을 사용하여 적화 연산 회로를 구성하여도 좋다.
또한, 보정 데이터의 생성은 회로(15)에 한정되지 않고 상술한 회로(120)에서 수행할 수도 있다(도 9의 (B) 참조). 또한 표시부에서 그레이스케일의 표시를 수행하고, 상기 표시의 휘도를 휘도계로 판독한 데이터나 상기 표시의 사진을 판독한 데이터를 바탕으로 보정 데이터를 생성하여도 좋다. 또한, 표시의 휘도를 검출할 수 있는 센서(24)를 제공하고, 표시 소자의 열화를 검출하여 보정 데이터를 생성할 수 있는 회로(25)를 제공하여도 좋다(도 9의 (C) 참조).
도 1에 나타낸 화소 회로(10[k,n]) 및 화소 회로(10[k,n+1])에 도 7의 (A)에 도시된 회로 블록을 적용한 구성(도 11 참조)의 시뮬레이션 결과를 설명한다.
트랜지스터의 크기를 모두 L/W=4μm/4μm, 용량 소자(104a) 및 용량 소자(104b)의 용량값을 100fF, 용량 소자(116a) 및 용량 소자(116b)의 용량값을 50fF, 액정 소자(117a) 및 액정 소자(117b)의 용량값을 20fF, 공통 배선(132) 및 공통 배선(133)의 전위를 둘 다 0V로 하였다. 또한, 회로 시뮬레이션 소프트웨어에는 SPICE를 사용하였다.
화소 회로(10[k,n]) 및 화소 회로(10[k,n+1])의 동작의 시뮬레이션 결과를 도 12의 (A) 내지 (C), 도 13의 (A) 내지 (C)에 나타내었다. 도 12의 (A) 내지 (C), 도 13의 (A) 내지 (C)에 있어서, 세로축은 각 배선의 전위를, 가로축은 타이밍 차트에 따른 시각을 나타낸 것이다.
도 12의 (A)는 화소 회로(10[k,n])에 있어서, 트랜지스터(101a) 및 트랜지스터(103a)의 게이트에 접속되는 배선(121[k]) 및 배선(122[k])의 전위를 나타낸 도면이다. 도 12의 (B)는 보정 데이터 "Vpa"를 공급하는 배선(124[n]) 및 화상 데이터 "Vs"를 공급하는 배선(125[m])의 전위를 나타낸 도면이다. 도 12의 (C)는 화소 회로(10[k,n])의 노드(N1a) 및 노드(N2a)의 전위를 나타낸 시뮬레이션 결과이다.
도 13의 (A)는 화소 회로(10[k,n+1])에 있어서, 트랜지스터(101b) 및 트랜지스터(103b)의 게이트에 접속되는 배선(121[k]) 및 배선(123[k])의 전위를 나타낸 도면이다. 도 13의 (B)는 보정 데이터 "Vpb"를 공급하는 배선(124[n+1]) 및 화상 데이터 "Vs"를 공급하는 배선(125[m])의 전위를 나타낸 도면이다. 도 13의 (C)는 화소 회로(10[k,n+1])의 노드(N1b) 및 노드(N2b)의 전위를 나타낸 시뮬레이션 결과이다.
도 12의 (C)에 나타낸 바와 같이, 화소 회로(10[k,n])에 있어서, T1-T2 기간에서 노드(N1a)에 배선(124[n])의 전위(Vpa)의 전위가 기록되고, T2-T3 기간에서 용량 결합에 의하여 노드(N1a)의 전위가 상승하는 것을 확인할 수 있었다. 또한, 도 13의 (C)에 나타낸 바와 같이, 화소 회로(10[k,n+1])에 있어서, T1-T2 기간에서 노드(N1b)에 배선(124[n+1])의 전위(Vpb)의 전위가 기록되고, T3-T4 기간에서 용량 결합에 의하여 노드(N1b)의 전위가 하강하는 것을 확인할 수 있었다.
도 14는 본 발명의 일 형태의 화소를 컬러 표시를 수행할 수 있는 EL 표시 장치에 적용한 경우의 일례를 나타낸 것이다. 일반적으로 컬러 표시를 수행할 수 있는 표시 장치의 화소는 R(적색), G(녹색), B(청색)의 각각의 색을 발하는 부화소의 조합을 가진다. 도 14에서는, 수평 방향으로 배열되는 부화소 회로(10R), 부화소 회로(10G), 부화소 회로(10B)의 3가지 색의 부화소가 하나의 화소를 구성하고, 수평 방향 2화소, 수직 방향 3화소의 총 6화소를 나타내었다. 상술한 바와 같이, 본 발명의 일 형태에서는, 인접한 화소에서 배선(125)을 공유할 수 있다.
스트라이프 배열에서는, 각각의 부화소가 같은 간격으로 배치되는 것이 바람직하지만, 각 부화소에서 배선이나 트랜지스터를 공유하는 경우는 각 부화소의 간격(동일한 기능을 가지는 요소의 간격)을 일정하게 하는 것이 어려운 경우가 있다.
그러므로, 부화소 회로(10R), 부화소 회로(10G), 부화소 회로(10B)와 접속되는 화소 전극을 각각, 전극(26R, 26G, 26B)으로 하였을 때, 도 14에 도시된 바와 같이 전극(26R, 26G, 26B)을 같은 간격으로 배치하는 구성으로 하는 것이 바람직하다. 또한, 화소 전극은 각 부화소의 요소라고도 할 수 있지만, 여기서는 설명을 쉽게 하기 위하여 다른 요소로 하였다. 상기 구성은 톱 이미션형 EL 표시 장치 또는 반사형 액정 표시 장치에 유효하다.
여기서, 화소의 개구율에 대하여, 도 15를 사용하여 설명한다. 도 15는 본 발명의 일 형태를 적용한 화소의 레이아웃의 일례이다. 수평 방향으로 배열되는 부화소(31R), 부화소(31G), 부화소(31B)의 3가지 색의 부화소가 하나의 화소(31)를 구성하는 예를 도시한 것이고, 수평 방향으로 2화소, 수직 방향으로 1화소의 총 2화소(6부화소)를 도시한 것이다. 또한, 설명을 이해하기 쉽게 하기 위하여, 도 15에서는 배선(121), 배선(122), 배선(123), 배선(124), 및 배선(125)만을 도시하고, 화소 회로를 생략하였다.
배선(121), 배선(122), 배선(123), 배선(124), 및 배선(125)이 차지하는 면적이 크면, 화소의 개구율이 작게 되는 경우가 있다. 따라서, 화소 내에 있어서, 배선(121), 배선(122), 배선(123), 배선(124), 및 배선(125)이 차지하는 면적은 작은 것이 바람직하다.
도 15에 있어서, 화소(31)의 수직 방향의 길이를 H31, 수평 방향의 길이를 W31로 나타내었다. 부화소(31R), 부화소(31G), 부화소(31B)의 수평 방향의 길이를 각각 W31R, W31G, W31B로 나타내었다. 도 15는 W31R와 W31G와 W31B가 같은 예를 도시한 것이다. 또한, H31과 W31이 같은, 즉 화소(31)가 정방형인 예를 도시한 것이다. 따라서, 도 15에 있어서, W31R, W31G, 및 W31B는 각각 H31의 3분의 1과 같다.
부화소(31R)를 사용하여, 배선이 차지하는 면적에 대하여 설명한다. 상술한 바와 같이, 본 발명의 일 형태는 인접한 부화소(31R)와 부화소(31G)가 배선(125[m])을 공유하고, 수평 방향으로 배선(121[k]), 배선(122[k]), 및 배선(123[k])의 3개의 배선을 가진다. 배선(125[m])을 공유함으로써, 수평 방향의 배선이 하나 증가되는 경우, 증가될 배선을 배선(123[k])으로 하면 하나의 부화소에서 배선(123)이 차지하는 면적은 W31RХW123이 된다. 배선(125[m])을 공유함으로써, 하나의 부화소에서 배선(125[m])이 차지하는 면적은 H31ХW124χ2가 된다. 따라서, W123과 W125가 같은 경우, 면적의 증가량인 W31RХW123보다, 감소량인 H31ХW124χ2가 크므로, 화소에서 차지하는 배선의 면적을 작게 할 수 있다. 즉, 본 발명의 일 형태에서는 화소의 개구율을 크게 할 수 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 액정 소자를 사용한 표시 장치의 구성예와, EL 소자를 사용한 표시 장치의 구성예에 대하여 설명한다. 또한 본 실시형태에 있어서, 실시형태 1에서 설명한 표시 장치의 요소, 동작, 및 기능의 설명은 생략한다.
도 16의 (A) 내지 (C)는 본 발명의 일 형태를 사용할 수 있는 표시 장치의 구성을 도시한 도면이다.
도 16의 (A)에서, 제 1 기판(4001) 위에 제공된 표시부(215)를 둘러싸도록 밀봉재(4005)가 제공되고, 밀봉재(4005) 및 제 2 기판(4006)으로 표시부(215)가 밀봉되어 있다.
표시부(215)에는 실시형태 1에 나타낸 화소 어레이를 제공할 수 있다. 또한, 이하에서 설명하는 주사선 구동 회로는 로 드라이버에 상당하고, 신호선 구동 회로는 칼럼 드라이버에 상당한다.
도 16의 (A)에서는, 주사선 구동 회로(221a), 신호선 구동 회로(231a), 신호선 구동 회로(232a), 및 공통선 구동 회로(241a)는 각각이 인쇄 기판(4041) 위에 제공된 집적 회로(4042)를 복수로 가진다. 집적 회로(4042)는 단결정 반도체 또는 다결정 반도체로 형성되어 있다. 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)는 실시형태에 나타낸 칼럼 드라이버의 기능을 가진다. 주사선 구동 회로(221a)는 실시형태 1에 나타낸 로 드라이버의 기능을 가진다. 공통선 구동 회로(241a)는 실시형태 1에 나타낸 배선에 규정의 전위를 공급하는 기능을 가진다.
주사선 구동 회로(221a), 공통선 구동 회로(241a), 신호선 구동 회로(231a), 및 신호선 구동 회로(232a)에 공급되는 각종 신호 및 전위는 FPC(Flexible printed circuit)(4018)를 통하여 공급된다.
주사선 구동 회로(221a) 및 공통선 구동 회로(241a)가 가지는 집적 회로(4042)는 표시부(215)에 선택 신호를 공급하는 기능을 가진다. 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)가 가지는 집적 회로(4042)는 표시부(215)에 화상 데이터를 공급하는 기능을 가진다. 집적 회로(4042)는 제 1 기판(4001) 위의 밀봉재(4005)에 의하여 둘러싸여 있는 영역과는 다른 영역에 실장되어 있다.
또한, 집적 회로(4042)의 접속 방법은 특별히 한정되는 것은 아니고, 와이어 본딩법, COG(Chip On Glass)법, TCP(Tape Carrier Package)법, COF(Chip On Film)법 등을 사용할 수 있다.
도 16의 (B)는 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)에 포함되는 집적 회로(4042)를 COG법에 의하여 실장하는 예를 도시한 것이다. 또한, 구동 회로의 일부 또는 전체를 표시부(215)와 같은 기판 위에 일체로 형성하여, 시스템 온 패널(system-on-panel)을 형성할 수 있다.
도 16의 (B)에서는, 주사선 구동 회로(221a) 및 공통선 구동 회로(241a)를 표시부(215)와 같은 기판 위에 형성하는 예를 도시하였다. 구동 회로를 표시부(215) 내의 화소 회로와 동시에 형성함으로써, 부품 점수를 삭감할 수 있다. 따라서, 생산성을 높일 수 있다.
또한, 도 16의 (B)에서는, 제 1 기판(4001) 위에 제공된 표시부(215)와, 주사선 구동 회로(221a) 및 공통선 구동 회로(241a)를 둘러싸도록, 밀봉재(4005)가 제공되어 있다. 또한 표시부(215), 주사선 구동 회로(221a), 및 공통선 구동 회로(241a) 위에 제 2 기판(4006)이 제공되어 있다. 따라서, 표시부(215), 주사선 구동 회로(221a), 및 공통선 구동 회로(241a)는 제 1 기판(4001)과 밀봉재(4005)와 제 2 기판(4006)에 의하여, 표시 소자와 함께 밀봉되어 있다.
또한, 도 16의 (B)에서는, 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)를 별도로 형성하고 제 1 기판(4001)에 실장한 예를 도시하였지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성하고 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부를 별도로 형성하고 실장하여도 좋다. 또한, 도 16의 (C)에 도시된 바와 같이, 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)를 표시부(215)와 같은 기판 위에 형성하여도 좋다.
또한, 표시 장치는 표시 소자가 밀봉된 상태인 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등이 실장된 상태인 모듈을 포함하는 경우가 있다.
또한 제 1 기판 위에 제공된 표시부 및 주사선 구동 회로는 트랜지스터를 복수로 가진다. 상기 트랜지스터로서, 위의 실시형태에서 나타낸 트랜지스터를 적용할 수 있다.
주변 구동 회로가 가지는 트랜지스터와, 표시부의 화소 회로가 가지는 트랜지스터의 구조는 같아도 좋고, 상이하여도 좋다. 주변 구동 회로가 가지는 트랜지스터는, 모두 같은 구조이어도 좋고, 2종류 이상의 구조가 조합되어 사용되어도 좋다. 마찬가지로, 화소 회로가 가지는 트랜지스터는 모두 같은 구조이어도 좋고, 2종류 이상의 구조가 조합되어 사용되어도 좋다.
또한, 제 2 기판(4006) 위에는 입력 장치(4200)를 제공할 수 있다. 도 16에 도시된 표시 장치에 입력 장치(4200)를 제공한 구성은 터치 패널로서 기능할 수 있다.
본 발명의 일 형태의 터치 패널이 가지는 검지 소자(센서 소자라고도 함)에 한정은 없다. 손가락이나 스타일러스 등의 피검지체의 근접 또는 접촉을 검지할 수 있는 다양한 센서를 검지 소자로서 적용할 수 있다.
센서의 방식으로서는 예를 들어, 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다.
본 실시형태에서는, 정전 용량 방식의 검지 소자를 가지는 터치 패널을 예로 들어 설명한다.
정전 용량 방식으로서는, 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 또한, 투영형 정전 용량 방식으로서는, 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면, 동시 다점 검지가 가능하게 되기 때문에 바람직하다.
본 발명의 일 형태의 터치 패널은 따로 제작된 표시 장치와 검지 소자를 접합시키는 구성, 표시 소자를 지지하는 기판 및 대향 기판 중 한쪽 또는 양쪽에 검지 소자를 구성하는 전극 등을 제공하는 구성 등, 다양한 구성을 적용할 수 있다.
도 17의 (A), (B)에 터치 패널의 일례를 도시하였다. 도 17의 (A)는 터치 패널(4210)의 사시도이다. 도 17의 (B)는 입력 장치(4200)의 사시 개략도이다. 또한, 명료화를 위하여 대표적인 구성 요소만을 도시하였다.
터치 패널(4210)은 따로 제작된 표시 장치와 검지 소자를 접합시킨 구성이다.
터치 패널(4210)은 입력 장치(4200)와 표시 장치를 가지고, 이들이 중첩되어 제공되어 있다.
입력 장치(4200)는 기판(4263), 전극(4227), 전극(4228), 복수의 배선(4237), 복수의 배선(4238), 및 복수의 배선(4239)을 가진다. 예를 들어, 전극(4227)은 배선(4237) 또는 배선(4239)과 전기적으로 접속할 수 있다. 또한, 전극(4228)은 배선(4239)과 전기적으로 접속할 수 있다. FPC(4272b)는 복수의 배선(4237) 및 복수의 배선(4238)의 각각과 전기적으로 접속된다. FPC(4272b)에는 IC(4273b)를 제공할 수 있다.
또는, 표시 장치의 제 1 기판(4001)과 제 2 기판(4006) 사이에 터치 센서를 제공하여도 좋다. 제 1 기판(4001)과 제 2 기판(4006) 사이에 터치 센서를 제공하는 경우에는 정전 용량 방식의 터치 센서 외에, 광전 변환 소자를 사용한 광학식의 터치 센서를 적용하여도 좋다.
도 18의 (A) 및 (B)는 도 16의 (B)에서 쇄선 N1-N2로 나타낸 부분의 단면도이다. 도 18의 (A) 및 (B)에 도시된 표시 장치는 전극(4015)을 가지고, 전극(4015)은 FPC(4018)가 가지는 단자와 이방성 도전층(4019)을 통하여 전기적으로 접속된다. 또한, 도 18의 (A) 및 (B)에서는, 전극(4015)은 절연층(4112), 절연층(4111), 및 절연층(4110)에 형성된 개구에서 배선(4014)과 전기적으로 접속되어 있다.
전극(4015)은 제 1 전극층(4030)과 같은 도전층으로 형성되고, 배선(4014)은 트랜지스터(4010) 및 트랜지스터(4011)의 소스 전극 및 드레인 전극과 같은 도전층으로 형성되어 있다.
또한, 제 1 기판(4001) 위에 제공된 표시부(215)와 주사선 구동 회로(221a)는 트랜지스터를 복수로 가지며, 도 18의 (A) 및 (B)에는, 표시부(215)에 포함되는 트랜지스터(4010) 및 주사선 구동 회로(221a)에 포함되는 트랜지스터(4011)를 예시하였다. 또한 도 18의 (A) 및 (B)에서는, 트랜지스터(4010) 및 트랜지스터(4011)로서 보텀 게이트형 트랜지스터를 예시하였지만, 톱 게이트형 트랜지스터이어도 좋다.
도 18의 (A) 및 (B)에서는, 트랜지스터(4010) 및 트랜지스터(4011) 위에 절연층(4112)이 제공되어 있다. 또한, 도 18의 (B)에서는, 절연층(4112) 위에 격벽(4510)이 형성되어 있다.
또한, 트랜지스터(4010) 및 트랜지스터(4011)는 절연층(4102) 위에 제공되어 있다. 또한, 트랜지스터(4010) 및 트랜지스터(4011)는 절연층(4111) 위에 형성된 전극(4017)을 가진다. 전극(4017)은 백 게이트 전극으로서 기능할 수 있다.
또한, 도 18의 (A) 및 (B)에 도시된 표시 장치는 용량 소자(4020)를 가진다. 용량 소자(4020)는 트랜지스터(4010)의 게이트 전극과 같은 공정으로 형성된 전극(4021)과, 소스 전극 및 드레인 전극과 같은 공정으로 형성된 전극을 가진다. 각각의 전극은 절연층(4103)을 개재(介在)하여 중첩되어 있다.
일반적으로, 표시 장치의 화소부에 제공되는 용량 소자의 용량은, 화소부에 배치되는 트랜지스터의 누설 전류 등을 고려하여 전하가 소정의 기간 유지될 수 있도록 설정된다. 용량 소자의 용량은 트랜지스터의 오프 전류 등을 고려하여 설정하면 좋다.
표시부(215)에 제공된 트랜지스터(4010)는 표시 소자와 전기적으로 접속된다. 도 18의 (A)는, 표시 소자로서 액정 소자를 사용한 액정 표시 장치의 일례를 나타낸 것이다. 도 18의 (A)에서 표시 소자인 액정 소자(4013)는, 제 1 전극층(4030), 제 2 전극층(4031), 및 액정층(4008)을 포함한다. 또한, 배향막으로서 기능하는 절연층(4032), 절연층(4033)이 액정층(4008)을 개재하도록 제공되어 있다. 제 2 전극층(4031)은 제 2 기판(4006) 측에 제공되고, 제 1 전극층(4030)과 제 2 전극층(4031)은 액정층(4008)을 개재하여 중첩된다.
또한, 스페이서(4035)는 절연층을 선택적으로 에칭함으로써 얻어지는 주(柱)상의 스페이서이고, 제 1 전극층(4030)과 제 2 전극층(4031)의 간격(셀 갭)을 제어하기 위하여 제공된다. 또한, 구(球)상의 스페이서를 사용하여도 좋다.
또한, 필요에 따라, 블랙 매트릭스(차광층), 착색층(컬러 필터), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등을 적절히 제공하여도 좋다. 예를 들어, 편광 기판 및 위상차 기판에 의한 원편광을 사용하여도 좋다. 또한, 광원으로서 백라이트, 사이드 라이트 등을 사용하여도 좋다. 또한, 상기 백라이트 및 사이드 라이트로서 마이크로 LED 등을 사용하여도 좋다.
도 18의 (A)에 도시된 표시 장치에서는, 제 2 기판(4006)과 제 2 전극층(4031) 사이에, 차광층(4132), 착색층(4131), 절연층(4133)이 제공되어 있다.
차광층으로서 사용할 수 있는 재료로서는, 카본 블랙, 타이타늄 블랙, 금속, 금속 산화물, 복수의 금속 산화물의 고용체를 포함하는 복합 산화물 등을 들 수 있다. 차광층은 수지 재료를 포함하는 막이어도 좋고, 금속 등 무기 재료의 박막이어도 좋다. 또한, 차광층에 착색층의 재료를 포함하는 막의 적층막을 사용할 수도 있다. 예를 들어, 어떤 색의 광을 투과하는 착색층에 사용하는 재료를 포함하는 막과, 다른 색의 광을 투과하는 착색층에 사용하는 재료를 포함하는 막의 적층 구조를 사용할 수 있다. 착색층과 차광층의 재료를 공통화함으로써, 장치를 공통화할 수 있을 뿐만 아니라 공정도 간략화할 수 있어 바람직하다.
착색층에 사용할 수 있는 재료로서는, 금속 재료, 수지 재료, 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다. 차광층 및 착색층은 예를 들어, 잉크젯법 등을 사용하여 형성할 수 있다.
또한, 도 18의 (A) 및 (B)에 도시된 표시 장치는 절연층(4111)과 절연층(4104)을 가진다. 절연층(4111)과 절연층(4104)으로서, 불순물 원소를 투과하기 어려운 절연층을 사용한다. 절연층(4111)과 절연층(4104) 사이에 트랜지스터의 반도체층이 개재됨으로써, 외부로부터의 불순물의 침입을 방지할 수 있다.
또한, 표시 장치에 포함되는 표시 소자로서 일렉트로루미네선스를 이용하는 발광 소자(EL 소자)를 적용할 수 있다. EL 소자는 한 쌍의 전극 사이에 발광성 화합물을 포함하는 층('EL층'이라고도 함)을 가진다. EL 소자의 문턱 전압보다 큰 전위차를 한 쌍의 전극 사이에 발생시키면, EL층에 양극 측으로부터 정공이 주입되고, 음극 측으로부터 전자가 주입된다. 주입된 전자와 정공은 EL층에서 재결합하고, EL층에 포함되는 발광성 화합물이 발광한다.
또한, EL 소자는 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로, 전자(前者)는 유기 EL 소자, 후자(後者)는 무기 EL 소자라고 불린다.
유기 EL 소자에서는 전압을 인가함으로써, 한쪽 전극으로부터 전자가, 다른 쪽 전극으로부터 정공이 각각 EL층에 주입된다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성 유기 화합물이 여기 상태를 형성하고, 이 여기 상태가 기저 상태로 되돌아갈 때 발광한다. 이와 같은 메커니즘 때문에 이러한 발광 소자는 전류 여기형 발광 소자라고 불린다.
또한, EL층은 발광성 화합물 외에, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블록 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 가져도 좋다.
EL층은 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법에 의하여 형성될 수 있다.
무기 EL 소자는 그 소자 구성에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 가지는 것이며, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층 사이에 두고, 또한 그것을 전극 사이에 둔 구조를 가지고, 발광 메커니즘은 금속 이온의 내각 전자 전이(inner-shell electron transition)를 이용하는 국재형 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
발광 소자는 발광을 추출하기 위하여, 적어도 한 쌍의 전극 중 한쪽이 투명하면 좋다. 그리고, 기판 위에 트랜지스터 및 발광 소자를 형성하고, 상기 기판과는 반대 측의 면으로부터 발광을 추출하는 상면 사출(top emission) 구조나, 기판 측의 면으로부터 발광을 추출하는 하면 사출(bottom emission) 구조나, 양쪽의 면으로부터 발광을 추출하는 양면 사출(dual emission) 구조의 발광 소자가 있고, 어느 사출 구조를 가지는 발광 소자이든 적용할 수 있다.
도 18의 (B)는 표시 소자로서 발광 소자를 사용한 발광 표시 장치("EL 표시 장치"라고도 함)의 일례를 나타낸 것이다. 표시 소자인 발광 소자(4513)는 표시부(215)에 제공된 트랜지스터(4010)와 전기적으로 접속되어 있다. 또한, 발광 소자(4513)의 구성은 제 1 전극층(4030), 발광층(4511), 제 2 전극층(4031)의 적층 구조이지만, 이 구조에 한정되지 않는다. 발광 소자(4513)로부터 추출되는 광의 방향 등에 따라 발광 소자(4513)의 구조는 적절히 변경할 수 있다.
격벽(4510)은 유기 절연 재료 또는 무기 절연 재료를 사용하여 형성한다. 특히 감광성 수지 재료를 사용하여 제 1 전극층(4030) 위에 개구부를 형성하고 그 개구부의 측면이 연속한 곡률을 가지고 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
발광층(4511)은 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.
발광 소자(4513)의 발광색은, 발광층(4511)을 구성하는 재료에 따라 백색, 적색, 녹색, 청색, 시안, 마젠타, 또는 황색 등으로 할 수 있다.
컬러 표시를 실현하는 방법으로서는, 발광색이 백색인 발광 소자(4513)와 착색층을 조합하는 방법과, 화소마다 발광색이 상이한 발광 소자(4513)를 제공하는 방법이 있다. 전자의 방법은 후자의 방법보다 생산성이 높다. 한편, 후자의 방법에서는 화소마다 발광층(4511)을 나누어 형성할 필요가 있으므로 전자의 방법보다 생산성이 떨어진다. 다만, 후자의 방법은 전자의 방법보다 색 순도가 높은 발광색을 얻을 수 있다. 후자의 방법에 더하여 발광 소자(4513)에 마이크로캐비티 구조를 부여함으로써, 색 순도를 더 높일 수 있다.
발광층(4511)은 퀀텀닷(quantum dot) 등의 무기 화합물을 가져도 좋다. 예를 들어, 퀀텀닷을 발광층에 사용함으로써, 발광 재료로서 기능시킬 수도 있다.
산소, 수소, 수분, 이산화탄소 등이 발광 소자(4513)에 들어가지 않도록, 제 2 전극층(4031) 및 격벽(4510) 위에 보호층을 형성하여도 좋다. 보호층으로서는 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, DLC(Diamond Like Carbon) 등을 형성할 수 있다. 또한, 제 1 기판(4001), 제 2 기판(4006), 및 밀봉재(4005)로 밀봉된 공간에는 충전재(4514)가 제공되어 밀봉되어 있다. 이와 같이, 외기에 노출되지 않도록, 기밀성이 높고 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
충전재(4514)로서는, 질소나 아르곤 등의 불활성 기체 외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVC(폴리바이닐클로라이드), 아크릴계 수지, 폴리이미드, 에폭시계 수지, 실리콘(silicone)계 수지, PVB(폴리바이닐뷰티랄), 또는 EVA(에틸렌바이닐아세테이트) 등을 사용할 수 있다. 또한 충전재(4514)에 건조제가 포함되어도 좋다.
밀봉재(4005)에는 유리 프릿 등의 유리 재료나, 2액 혼합형 수지 등의 상온에서 경화되는 경화 수지, 광 경화성 수지, 열 경화성 수지 등의 수지 재료를 사용할 수 있다. 또한, 밀봉재(4005)에 건조제가 포함되어도 좋다.
또한, 필요에 따라 발광 소자의 사출면에 편광판 또는 원 편광판(타원 편광판을 포함함), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 제공하여도 좋다. 또한, 편광판 또는 원 편광판에 반사 방지막을 제공하여도 좋다. 예를 들어, 표면의 요철에 의하여 반사광을 확산시켜, 비침을 저감시킬 수 있는 안티글레어 처리를 수행할 수 있다.
또한 발광 소자를 마이크로캐비티 구조로 함으로써, 색 순도가 높은 광을 추출할 수 있다. 또한 마이크로캐비티 구조와 컬러 필터를 조합함으로써, 비침이 저감되어 표시 화상의 시인성을 높일 수 있다.
표시 소자에 전압을 인가하는 제 1 전극층 및 제 2 전극층(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 함)에서는, 추출하는 광의 방향, 전극층이 제공되는 장소, 및 전극층의 패턴 구조에 따라 투광성, 반사성을 선택하면 좋다.
제 1 전극층(4030), 제 2 전극층(4031)에는, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 인듐 주석 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 투광성을 가지는 도전성 재료를 사용할 수 있다.
또한, 제 1 전극층(4030), 제 2 전극층(4031)은 텅스텐(W), 몰리브데넘(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 나이오븀(Nb), 탄탈럼(Ta), 크로뮴(Cr), 코발트(Co), 니켈(Ni), 타이타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 또는 그 금속 질화물로부터 1종류 이상을 사용하여 형성될 수 있다.
또한, 제 1 전극층(4030), 제 2 전극층(4031)은 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 사용하여 형성될 수 있다. 도전성 고분자로서는 소위 ð전자 공액 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리싸이오펜 또는 그 유도체, 또는 아닐린, 피롤, 및 싸이오펜 중 2종 이상으로 이루어지는 공중합체 또는 그 유도체 등이 있다.
또한, 트랜지스터는 정전기 등에 의하여 파괴되기 쉽기 때문에, 구동 회로 보호용 보호 회로를 제공하는 것이 바람직하다. 보호 회로는 비선형 소자를 사용하여 구성되는 것이 바람직하다.
또한, 도 19에 도시된 바와 같이, 트랜지스터나 용량 소자가 높이 방향으로 중첩되는 영역을 가지는 적층 구조로 하여도 좋다. 예를 들어, 구동 회로를 구성하는 트랜지스터(4011) 및 트랜지스터(4022)를 중첩시켜 배치하면, 슬림 베젤의 표시 장치로 할 수 있다. 또한, 화소 회로를 구성하는 트랜지스터(4010), 트랜지스터(4023), 용량 소자(4020) 등이 일부에서도 중첩되는 영역을 가지도록 배치하면 개구율이나 해상도를 향상시킬 수 있다. 또한, 도 19에서는 도 18의 (A)에 도시된 액정 표시 장치에 적층 구조를 응용한 예를 도시하였지만, 도 18의 (B)에 도시된 EL 표시 장치에 응용하여도 좋다.
또한, 화소 회로에 있어서, 전극이나 배선에 가시광에 대한 투광성이 높은 투광성 도전막을 사용함으로써, 화소 내의 광의 투과율을 높일 수 있어, 실질적으로 개구율을 향상시킬 수 있다. 또한, OS 트랜지스터를 사용하는 경우는 반도체층도 투광성을 가지므로, 개구율을 더 높일 수 있다. 이들은 트랜지스터 등을 적층 구조로 하지 않는 경우에 있어서도 유효하다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 위의 실시형태에 나타낸 각 트랜지스터로 치환하여 사용할 수 있는 트랜지스터의 일례에 대하여, 도면을 참조하여 설명한다.
본 발명의 일 형태의 표시 장치는 보텀 게이트형 트랜지스터나 톱 게이트형 트랜지스터 등의 다양한 형태의 트랜지스터를 사용하여 제작할 수 있다. 따라서, 기존의 제조 라인에 맞추어, 사용되는 반도체층의 재료나 트랜지스터 구조를 용이하게 치환할 수 있다.
<보텀 게이트형 트랜지스터>
도 20의 (A1)은 보텀 게이트형 트랜지스터의 일종인 채널 보호형 트랜지스터(810)의 채널 길이 방향의 단면도이다. 도 20의 (A1)에서, 트랜지스터(810)는 기판(771) 위에 형성된다. 또한, 트랜지스터(810)는 기판(771) 위에 절연층(772)을 개재하여 전극(746)을 가진다. 또한, 전극(746) 위에 절연층(726)을 개재하여 반도체층(742)을 가진다. 전극(746)은 게이트 전극으로서 기능할 수 있다. 절연층(726)은 게이트 절연층으로서 기능할 수 있다.
또한, 반도체층(742)의 채널 형성 영역 위에 절연층(741)을 가진다. 또한, 반도체층(742)의 일부와 접하고, 절연층(726) 위에 전극(744a) 및 전극(744b)을 가진다. 전극(744a)은 소스 전극 및 드레인 전극 중 한쪽으로서 기능할 수 있다. 전극(744b)은 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능할 수 있다. 전극(744a)의 일부 및 전극(744b)의 일부는 절연층(741) 위에 형성된다.
절연층(741)은 채널 보호층으로서 기능할 수 있다. 채널 형성 영역 위에 절연층(741)을 제공함으로써, 전극(744a) 및 전극(744b)의 형성 시에 발생하는 반도체층(742)의 노출을 방지할 수 있다. 따라서, 전극(744a) 및 전극(744b)의 형성 시에, 반도체층(742)의 채널 형성 영역이 에칭되는 것을 방지할 수 있다. 본 발명의 일 형태에 따르면, 전기 특성이 양호한 트랜지스터를 실현할 수 있다.
또한, 트랜지스터(810)는 전극(744a), 전극(744b), 및 절연층(741) 위에 절연층(728)을 가지고, 절연층(728) 위에 절연층(729)을 가진다.
반도체층(742)에 산화물 반도체를 사용하는 경우, 전극(744a) 및 전극(744b)에서 적어도 반도체층(742)과 접하는 부분에, 반도체층(742)의 일부로부터 산소를 빼앗아, 산소 결손을 발생시킬 수 있는 재료를 사용하는 것이 바람직하다. 반도체층(742)에서 산소 결손이 발생한 영역은 캐리어 농도가 증가되고, 상기 영역은 n형화되어, n형 영역(n+층)이 된다. 따라서, 상기 영역은 소스 영역 또는 드레인 영역으로서 기능할 수 있다. 반도체층(742)에 산화물 반도체를 사용하는 경우, 반도체층(742)으로부터 산소를 빼앗아, 산소 결손을 발생시킬 수 있는 재료의 일례로서, 텅스텐, 타이타늄 등을 들 수 있다.
반도체층(742)에 소스 영역 및 드레인 영역이 형성됨으로써, 전극(744a) 및 전극(744b)과 반도체층(742)의 접촉 저항을 저감할 수 있다. 따라서, 전계 효과 이동도나 문턱 전압 등의 트랜지스터의 전기 특성을 양호한 것으로 할 수 있다.
반도체층(742)에 실리콘 등의 반도체를 사용하는 경우에는, 반도체층(742)과 전극(744a) 사이 및 반도체층(742)과 전극(744b) 사이에, n형 반도체 또는 p형 반도체로서 기능하는 층을 제공하는 것이 바람직하다. n형 반도체 또는 p형 반도체로서 기능하는 층은 트랜지스터의 소스 영역 또는 드레인 영역으로서 기능할 수 있다.
절연층(729)은 외부로부터 트랜지스터로의 불순물의 확산을 방지하거나 저감하는 기능을 가지는 재료를 사용하여 형성하는 것이 바람직하다. 또한, 필요에 따라 절연층(729)을 생략할 수도 있다.
도 20의 (A2)에 도시된 트랜지스터(811)는, 절연층(729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(723)을 가지는 점이 트랜지스터(810)와 다르다. 전극(723)은 전극(746)과 마찬가지의 재료 및 방법으로 형성할 수 있다.
일반적으로, 백 게이트 전극은 도전층으로 형성되고, 게이트 전극과 백 게이트 전극으로 반도체층의 채널 형성 영역을 개재하도록 배치된다. 따라서, 백 게이트 전극은 게이트 전극과 마찬가지로 기능시킬 수 있다. 백 게이트 전극의 전위는 게이트 전극과 동일한 전위로 하여도 좋고, 접지 전위(GND 전위)나 임의의 전위로 하여도 좋다. 또한, 백 게이트 전극의 전위를 게이트 전극과 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
전극(746) 및 전극(723)은 양쪽 모두 게이트 전극으로서 기능할 수 있다. 따라서, 절연층(726), 절연층(728), 및 절연층(729)은 각각이 게이트 절연층으로서 기능할 수 있다. 또한, 전극(723)은 절연층(728)과 절연층(729) 사이에 제공하여도 좋다.
또한, 전극(746) 및 전극(723) 중 한쪽을 "게이트 전극"이라고 하는 경우, 다른 쪽을 "백 게이트 전극"이라고 한다. 예를 들어, 트랜지스터(811)에서, 전극(723)을 "게이트 전극"이라고 하는 경우, 전극(746)을 "백 게이트 전극"이라고 한다. 또한, 전극(723)을 "게이트 전극"으로서 사용하는 경우에는, 트랜지스터(811)를 톱 게이트형 트랜지스터의 일종이라고 생각할 수 있다. 또한, 전극(746) 및 전극(723) 중 어느 한쪽을 "제 1 게이트 전극"이라고 하고, 다른 쪽을 "제 2 게이트 전극"이라고 하는 경우가 있다.
반도체층(742)을 사이에 두고 전극(746) 및 전극(723)을 제공함으로써, 또한, 전극(746) 및 전극(723)을 동일한 전위로 함으로써, 반도체층(742)에서 캐리어가 흐르는 영역이 막 두께 방향에서 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터(811)의 온 전류가 커짐과 함께, 전계 효과 이동도가 높아진다.
따라서, 트랜지스터(811)는 점유 면적에 대하여 큰 온 전류를 가지는 트랜지스터이다. 즉, 요구되는 온 전류에 대하여 트랜지스터(811)의 점유 면적을 작게 할 수 있다. 본 발명의 일 형태에 따르면, 트랜지스터의 점유 면적을 작게 할 수 있다. 따라서, 본 발명의 일 형태에 따르면, 집적도가 높은 반도체 장치를 실현할 수 있다.
또한, 게이트 전극과 백 게이트 전극은 도전층으로 형성되기 때문에, 트랜지스터의 외부에서 생기는 전계가 채널이 형성되는 반도체층에 작용하지 않도록 하는 기능(특히 정전기 등에 대한 전계 차폐 기능)을 가진다. 또한, 백 게이트 전극을 반도체층보다 크게 형성하고, 백 게이트 전극으로 반도체층을 덮음으로써, 전계 차폐 기능을 높일 수 있다.
또한, 백 게이트 전극을 차광성을 가지는 도전막으로 형성함으로써, 백 게이트 전극 측으로부터 반도체층에 광이 입사되는 것을 방지할 수 있다. 따라서, 반도체층의 광 열화를 방지하고, 트랜지스터의 문턱 전압이 시프트되는 등의 전기 특성의 열화를 방지할 수 있다.
본 발명의 일 형태에 따르면, 신뢰성이 양호한 트랜지스터를 실현할 수 있다. 또한, 신뢰성이 양호한 반도체 장치를 실현할 수 있다.
도 20의 (B1)은, 도 20의 (A1)과는 다른 구성의 채널 보호형 트랜지스터(820)의 채널 길이 방향의 단면도이다. 트랜지스터(820)는 트랜지스터(810)와 거의 같은 구조를 가지지만, 절연층(741)이 반도체층(742)의 단부를 덮고 있는 점이 다르다. 또한, 반도체층(742)과 중첩되는 절연층(741)의 일부를 선택적으로 제거하여 형성한 개구부에서, 반도체층(742)과 전극(744a)이 전기적으로 접속된다. 또한, 반도체층(742)과 중첩되는 절연층(741)의 일부를 선택적으로 제거하여 형성한 다른 개구부에서, 반도체층(742)과 전극(744b)이 전기적으로 접속된다. 절연층(741)에서 채널 형성 영역과 중첩되는 영역은 채널 보호층으로서 기능할 수 있다.
도 20의 (B2)에 도시된 트랜지스터(821)는 절연층(729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(723)을 가지는 점이 트랜지스터(820)와 다르다.
절연층(741)을 제공함으로써, 전극(744a) 및 전극(744b)의 형성 시에 발생하는 반도체층(742)의 노출을 방지할 수 있다. 따라서, 전극(744a) 및 전극(744b)의 형성 시에 반도체층(742)의 박막화를 방지할 수 있다.
또한, 트랜지스터(820) 및 트랜지스터(821)는 전극(744a)과 전극(746) 사이의 거리와 전극(744b)과 전극(746) 사이의 거리가 트랜지스터(810) 및 트랜지스터(811)보다 길다. 따라서, 전극(744a)과 전극(746) 사이에 발생하는 기생 용량을 작게 할 수 있다. 또한, 전극(744b)과 전극(746) 사이에 발생하는 기생 용량을 작게 할 수 있다. 본 발명의 일 형태에 따르면, 전기 특성이 양호한 트랜지스터를 실현할 수 있다.
도 20의 (C1)은 보텀 게이트형 트랜지스터의 하나인 채널 에칭형 트랜지스터(825)의 채널 길이 방향의 단면도이다. 트랜지스터(825)는 절연층(741)을 사용하지 않고 전극(744a) 및 전극(744b)을 형성한다. 이 때문에, 전극(744a) 및 전극(744b)의 형성 시에 노출되는 반도체층(742)의 일부가 에칭되는 경우가 있다. 한편, 절연층(741)을 제공하지 않기 때문에, 트랜지스터의 생산성을 높일 수 있다.
도 20의 (C2)에 도시된 트랜지스터(826)는 절연층(729) 위에 백 게이트 전극으로서 기능할 수 있는 전극(723)을 가지는 점이 트랜지스터(825)와 다르다.
도 21의 (A1) 내지 (C2)에 트랜지스터(810, 811, 820, 821, 825, 826)의 채널 폭 방향의 단면도를 각각 도시하였다.
도 21의 (B2), (C2)에 도시된 구조에서는, 게이트 전극과 백 게이트 전극이 접속되고, 게이트 전극과 백 게이트 전극의 전위가 동일한 전위가 된다. 또한, 반도체층(742)은 게이트 전극과 백 게이트 전극 사이에 있다.
게이트 전극 및 백 게이트 전극의 각각의 채널 폭 방향의 길이는, 반도체층(742)의 채널 폭 방향의 길이보다 길고, 반도체층(742)의 채널 폭 방향 전체는 절연층(726, 741, 728, 729)를 개재하여 게이트 전극 또는 백 게이트 전극으로 덮인 구성이다.
상기 구성으로 함으로써, 트랜지스터에 포함되는 반도체층(742)을 게이트 전극 및 백 게이트 전극의 전계에 의하여 전기적으로 둘러쌀 수 있다.
트랜지스터(821) 또는 트랜지스터(826)와 같이, 게이트 전극 및 백 게이트 전극의 전계에 의하여, 채널 형성 영역이 형성되는 반도체층(742)을 전기적으로 둘러싸는 트랜지스터의 디바이스 구조를 Surrounded channel(S-channel) 구조라고 부를 수 있다.
S-channel 구조로 함으로써, 게이트 전극 및 백 게이트 전극 중 한쪽 또는 양쪽에 의하여 채널을 유발시키기 위한 전계를 효과적으로 반도체층(742)에 인가할 수 있으므로, 트랜지스터의 전류 구동 능력이 향상되어, 높은 온 전류 특성을 얻을 수 있다. 또한, 온 전류를 높게 할 수 있으므로, 트랜지스터를 미세화하는 것이 가능하다. 또한, S-channel 구조로 함으로써, 트랜지스터의 기계적 강도를 높일 수 있다.
<톱 게이트형 트랜지스터>
도 22의 (A1)에 예시된 트랜지스터(842)는, 톱 게이트형 트랜지스터의 하나이다. 전극(744a) 및 전극(744b)은 절연층(728) 및 절연층(729)에 형성한 개구부에서 반도체층(742)과 전기적으로 접속된다.
또한, 전극(746)과 중첩되지 않는 절연층(726)의 일부를 제거하고, 전극(746)과 남은 절연층(726)을 마스크로서 사용하여 불순물(755)을 반도체층(742)에 도입함으로써, 반도체층(742) 중에 자기 정합(셀프 얼라인먼트)적으로 불순물 영역을 형성할 수 있다. 트랜지스터(842)는 절연층(726)이 전극(746)의 단부를 넘어 연장되는 영역을 가진다. 반도체층(742)의 절연층(726)을 통하여 불순물(755)이 도입된 영역의 불순물 농도는, 절연층(726)을 통하지 않고 불순물(755)이 도입된 영역보다 작다. 반도체층(742)은 전극(746)과 중첩되지 않는 영역에 LDD(Lightly Doped Drain) 영역이 형성된다.
도 22의 (A2)에 도시된 트랜지스터(843)는 전극(723)을 가지는 점이 트랜지스터(842)와 다르다. 트랜지스터(843)는 기판(771) 위에 형성된 전극(723)을 가진다. 전극(723)은 절연층(772)을 개재하여 반도체층(742)과 중첩되는 영역을 가진다. 전극(723)은 백 게이트 전극으로서 기능할 수 있다.
또한, 도 22의 (B1)에 도시된 트랜지스터(844) 및 도 22의 (B2)에 도시된 트랜지스터(845)와 같이, 전극(746)과 중첩되지 않는 영역의 절연층(726)을 모두 제거하여도 좋다. 또한, 도 22의 (C1)에 도시된 트랜지스터(846) 및 도 22의 (C2)에 도시된 트랜지스터(847)와 같이, 절연층(726)을 남겨도 좋다.
트랜지스터(842) 내지 트랜지스터(847)도, 전극(746)을 형성한 후에, 전극(746)을 마스크로서 사용하여 불순물(755)을 반도체층(742)에 도입함으로써, 반도체층(742) 중에 자기 정합적으로 불순물 영역을 형성할 수 있다. 본 발명의 일 형태에 따르면, 전기 특성이 양호한 트랜지스터를 실현할 수 있다. 또한, 본 발명의 일 형태에 따르면, 집적도가 높은 반도체 장치를 실현할 수 있다.
도 23의 (A1) 내지 (C2)에 트랜지스터(842, 843, 844, 845, 846, 847)의 채널 폭 방향의 단면도를 각각 도시하였다.
트랜지스터(843), 트랜지스터(845), 및 트랜지스터(847)는, 각각 상술한 S-channel 구조이다. 다만, 이에 한정되지 않고, 트랜지스터(843), 트랜지스터(845), 및 트랜지스터(847)를 S-channel 구조로 하지 않아도 된다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 발명의 일 형태에 따른 표시 장치를 사용할 수 있는 전자 기기로서, 표시 기기, 퍼스널 컴퓨터, 기록 매체를 가지는 화상 기억 장치 또는 화상 재생 장치, 휴대 전화, 휴대용을 포함하는 게임기, 휴대 정보 단말기, 전자책 단말기, 비디오 카메라, 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 24의 (A) 내지 (F)에 도시하였다.
도 24의 (A)는 디지털 카메라를 도시한 것이고, 하우징(961), 셔터 버튼(962), 마이크로폰(963), 스피커(967), 표시부(965), 조작 키(966), 줌 레버(968), 렌즈(969) 등을 가진다. 표시부(965)에 본 발명의 일 형태의 표시 장치를 사용함으로써, 다양한 화상의 표시를 수행할 수 있다.
도 24의 (B)는 디지털 사이니지를 도시한 것이고, 대형의 표시부(922)를 가진다. 예를 들어, 기둥(921)의 측면에 장착된다. 표시부(922)에 본 발명의 일 형태의 표시 장치를 사용함으로써, 표시 품위가 높은 표시를 수행할 수 있다.
도 24의 (C)는 휴대 전화기를 도시한 것이고, 하우징(951), 표시부(952), 조작 버튼(953), 외부 접속 포트(954), 스피커(955), 마이크로폰(956), 카메라(957) 등을 가진다. 상기 휴대 전화기는, 표시부(952)에 터치 센서를 구비한다. 전화를 걸거나, 또는 문자를 입력하는 등의 모든 조작은 손가락이나 스타일러스 등으로 표시부(952)를 터치함으로써 수행할 수 있다. 또한, 하우징(951) 및 표시부(952)는 가요성을 가지고, 도시된 바와 같이 굴곡시켜 사용할 수 있다. 표시부(952)에 본 발명의 일 형태의 표시 장치를 사용함으로써, 다양한 화상의 표시를 수행할 수 있다.
도 24의 (D)는 휴대 정보 단말기를 도시한 것이고, 하우징(911), 표시부(912), 스피커(913), 카메라(919) 등을 가진다. 표시부(912)가 가지는 터치 패널 기능에 의하여 정보의 입출력을 수행할 수 있다. 표시부(912)에 본 발명의 일 형태의 표시 장치를 사용함으로써, 다양한 화상의 표시를 수행할 수 있다.
도 24의 (E)는 텔레비전를 도시한 것이고, 하우징(971), 표시부(973), 조작 키(974), 스피커(975), 통신용 접속 단자(976), 광 센서(977) 등을 가진다. 표시부(973)에는 터치 센서가 제공되고, 입력 조작을 수행할 수도 있다. 표시부(973)에 본 발명의 일 형태의 표시 장치를 사용함으로써, 다양한 화상의 표시를 수행할 수 있다.
도 24의 (F)는 정보 처리 단말기를 도시한 것이고, 하우징(901), 표시부(902), 표시부(903), 센서(904) 등을 가진다. 표시부(902) 및 표시부(903)는 하나의 표시 패널로 이루어지고 가요성을 가진다. 또한, 하우징(901)도 가요성을 가지고, 도시된 바와 같이 굴곡시켜 사용할 수 있을뿐더러, 태블릿 단말기와 같이 평판 형상으로 하여 사용할 수도 있다. 센서(904)는 하우징(901)의 형상을 감지할 수 있고, 예를 들어 하우징이 구부러졌을 때 표시부(902) 및 표시부(903)의 표시를 전환할 수 있다. 표시부(902) 및 표시부(903)에 본 발명의 일 형태의 표시 장치를 사용함으로써, 다양한 화상의 표시를 수행할 수 있다.
본 실시형태는 다른 실시형태 등에 기재된 구성과 적절히 조합하여 실시할 수 있다.
10: 화소 회로, 10B: 부화소 회로, 10G: 부화소 회로, 10R: 부화소 회로, 11: 화소 회로, 13: 로 드라이버(row driver), 14: 칼럼 드라이버(column driver), 15: 회로, 16: 선택 회로, 17: 화소 어레이, 20: 시프트 레지스터, 21: 버퍼 회로, 22: 시프트 레지스터, 23: 버퍼 회로, 24: 센서, 25: 회로, 26B: 전극, 26G: 전극, 26R: 전극, 31: 화소, 31B: 부화소, 31G: 부화소, 31R: 부화소, 101a: 트랜지스터, 101b: 트랜지스터, 103a: 트랜지스터, 103b: 트랜지스터, 104a: 용량 소자, 104b: 용량 소자, 110a: 회로 블록, 110b: 회로 블록, 111: 트랜지스터, 112: 트랜지스터, 113: 용량 소자, 114: EL 소자, 115: 트랜지스터, 116: 용량 소자, 116a: 용량 소자, 116b: 용량 소자, 117: 액정 소자, 117a: 액정 소자, 117b: 액정 소자, 118: 트랜지스터, 119: 트랜지스터, 120: 회로, 121: 배선, 122: 배선, 123: 배선, 124: 배선, 125: 배선, 126: 배선, 128: 배선, 129: 배선, 130: 배선, 131: 배선, 132: 배선, 133: 배선, 134: 배선, 215: 표시부, 221a: 주사선 구동 회로, 231a: 신호선 구동 회로, 232a: 신호선 구동 회로, 241a: 공통선 구동 회로, 723: 전극, 726: 절연층, 728: 절연층, 729: 절연층, 741: 절연층, 742: 반도체층, 744a: 전극, 744b: 전극, 746: 전극, 755: 불순물, 771: 기판, 772: 절연층, 810: 트랜지스터, 811: 트랜지스터, 820: 트랜지스터, 821: 트랜지스터, 825: 트랜지스터, 826: 트랜지스터, 842: 트랜지스터, 843: 트랜지스터, 844: 트랜지스터, 845: 트랜지스터, 846: 트랜지스터, 847: 트랜지스터, 901: 하우징, 902: 표시부, 903: 표시부, 904: 센서, 911: 하우징, 912: 표시부, 913: 스피커, 919: 카메라, 921: 기둥, 922: 표시부, 951: 하우징, 952: 표시부, 953: 조작 버튼, 954: 외부 접속 포트, 955: 스피커, 956: 마이크로폰, 957: 카메라, 961: 하우징, 962: 셔터 버튼, 963: 마이크로폰, 965: 표시부, 966: 조작 키, 967: 스피커, 968: 줌 레버, 969: 렌즈, 971: 하우징, 973: 표시부, 974: 조작 키, 975: 스피커, 976: 통신용 접속 단자, 977: 광 센서, 4001: 기판, 4005: 밀봉재, 4006: 기판, 4008: 액정층, 4010: 트랜지스터, 4011: 트랜지스터, 4013: 액정 소자, 4014: 배선, 4015: 전극, 4017: 전극, 4018: FPC, 4019: 이방성 도전층, 4020: 용량 소자, 4021: 전극, 4030: 전극층, 4031: 전극층, 4032: 절연층, 4033: 절연층, 4035: 스페이서, 4041: 인쇄 기판, 4042: 집적 회로, 4102: 절연층, 4103: 절연층, 4104: 절연층, 4110: 절연층, 4111: 절연층, 4112: 절연층, 4131: 착색층, 4132: 차광층, 4133: 절연층, 4200: 입력 장치, 4210: 터치 패널, 4227: 전극, 4228: 전극, 4237: 배선, 4238: 배선, 4239: 배선, 4263: 기판, 4272b: FPC, 4273b: IC, 4510: 격벽, 4511: 발광층, 4513: 발광 소자, 4514: 충전재

Claims (18)

  1. 표시 장치로서,
    제 1 화소 회로와, 제 2 화소 회로와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선과, 제 5 배선과, 제 6 배선을 가지고,
    상기 제 1 화소 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량 소자와, 제 1 회로 블록을 가지고,
    상기 제 2 화소 회로는 제 3 트랜지스터와, 제 4 트랜지스터와, 제 2 용량 소자와, 제 2 회로 블록을 가지고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 1 용량 소자의 다른 쪽 전극은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 회로 블록과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 2 용량 소자의 다른 쪽 전극은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 회로 블록과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트 및 상기 제 4 트랜지스터의 게이트는 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트는 상기 제 3 배선과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 4 배선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽 및 상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 5 배선과 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 6 배선과 전기적으로 접속되고,
    상기 제 1 회로 블록은 제 3 용량 소자 및 제 1 표시 소자를 가지고,
    상기 제 2 회로 블록은 제 4 용량 소자 및 제 2 표시 소자를 가지고,
    상기 제 1 표시 소자의 한쪽 전극은 상기 제 3 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 3 용량 소자의 한쪽 전극은 상기 제 1 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 2 표시 소자의 한쪽 전극은 상기 제 4 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 4 용량 소자의 한쪽 전극은 상기 제 2 용량 소자의 다른 쪽 전극과 전기적으로 접속되는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 회로 블록은 제 5 트랜지스터와, 상기 제 3 용량 소자와, 상기 제 1 표시 소자로서 제 1 액정 소자를 가지고,
    상기 제 2 회로 블록은 제 6 트랜지스터와, 상기 제 4 용량 소자와, 상기 제 2 표시 소자로서 제 2 액정 소자를 가지고,
    상기 제 1 액정 소자의 한쪽 전극은 상기 제 3 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 3 용량 소자의 한쪽 전극은 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 2 액정 소자의 한쪽 전극은 상기 제 4 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 4 용량 소자의 한쪽 전극은 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 용량 소자의 다른 쪽 전극과 전기적으로 접속되는, 표시 장치.
  3. 제 1 항에 있어서,
    상기 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고,
    상기 금속 산화물은 In과, Zn과, M을 가지고,
    상기 M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 및 Hf 중 어느 하나인, 표시 장치.
  4. 전자 기기로서,
    제 1 항에 기재된 표시 장치와,
    카메라를 가지는, 전자 기기.
  5. 제 1 항에 있어서,
    상기 제 1 표시 소자의 한쪽 전극은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 1 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 2 표시 소자의 한쪽 전극은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 2 용량 소자의 다른 쪽 전극과 전기적으로 접속되는, 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 2 트랜지스터 및 상기 제 4 트랜지스터 각각은 채널 형성 영역에 금속 산화물을 가지고,
    상기 제 1 트랜지스터 및 상기 제 3 트랜지스터 각각은 채널 형성 영역에 실리콘을 가지는, 표시 장치.
  7. 표시 장치로서,
    제 1 화소 회로와, 제 2 화소 회로와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선과, 제 5 배선과, 제 6 배선을 가지고,
    상기 제 1 화소 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량 소자와, 제 1 회로 블록을 가지고,
    상기 제 2 화소 회로는 제 3 트랜지스터와, 제 4 트랜지스터와, 제 2 용량 소자와, 제 2 회로 블록을 가지고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 1 용량 소자의 다른 쪽 전극은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 회로 블록과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 2 용량 소자의 다른 쪽 전극은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 회로 블록과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 4 트랜지스터의 게이트는 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트 및 상기 제 3 트랜지스터의 게이트는 상기 제 3 배선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 4 배선과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽 및 상기 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 5 배선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 6 배선과 전기적으로 접속되고,
    상기 제 1 회로 블록은 제 5 트랜지스터와, 제 6 트랜지스터와, 제 3 용량 소자와, 제 1 표시 소자를 가지고,
    상기 제 2 회로 블록은 제 7 트랜지스터와, 제 8 트랜지스터와, 제 4 용량 소자와, 제 2 표시 소자를 가지고,
    상기 제 1 표시 소자의 한쪽 전극은 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 3 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 3 용량 소자의 한쪽 전극은 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 5 트랜지스터의 게이트는 상기 제 3 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 3 용량 소자의 다른 쪽 전극은 상기 제 1 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 2 표시 소자의 한쪽 전극은 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 8 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 4 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 4 용량 소자의 한쪽 전극은 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 7 트랜지스터의 게이트는 상기 제 4 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 4 용량 소자의 다른 쪽 전극은 상기 제 2 용량 소자의 다른 쪽 전극과 전기적으로 접속되는, 표시 장치.
  8. 제 7 항에 있어서,
    상기 제 1 표시 소자의 한쪽 전극은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 1 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 2 표시 소자의 한쪽 전극은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 2 용량 소자의 다른 쪽 전극과 전기적으로 접속되는, 표시 장치.
  9. 제 8 항에 있어서,
    상기 제 2 트랜지스터 및 상기 제 4 트랜지스터 각각은 채널 형성 영역에 금속 산화물을 가지고,
    상기 제 1 트랜지스터 및 상기 제 3 트랜지스터 각각은 채널 형성 영역에 실리콘을 가지는, 표시 장치.
  10. 제 7 항에 있어서,
    상기 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고,
    상기 금속 산화물은 In과, Zn과, M을 가지고,
    상기 M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 및 Hf 중 어느 하나인, 표시 장치.
  11. 전자 기기로서,
    제 7 항에 기재된 표시 장치와,
    카메라를 가지는, 전자 기기.
  12. 제 7 항에 있어서,
    상기 제 1 표시 소자 및 상기 제2 표시 소자 각각은 유기 EL 소자인, 표시 장치.
  13. 표시 장치로서,
    제 1 화소 회로와, 제 2 화소 회로와, 제 1 배선과, 제 2 배선과, 제 3 배선과, 제 4 배선과, 제 5 배선과, 제 6 배선을 가지고,
    상기 제 1 화소 회로는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 용량 소자와, 제 1 회로 블록을 가지고,
    상기 제 2 화소 회로는 제 3 트랜지스터와, 제 4 트랜지스터와, 제 2 용량 소자와, 제 2 회로 블록을 가지고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 1 용량 소자의 다른 쪽 전극은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 회로 블록과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 2 용량 소자의 다른 쪽 전극은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 회로 블록과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 4 트랜지스터의 게이트는 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트 및 상기 제 3 트랜지스터의 게이트는 상기 제 3 배선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 4 배선과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽 및 상기 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 5 배선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 6 배선과 전기적으로 접속되고,
    상기 제 1 회로 블록은 제 5 트랜지스터와, 제 3 용량 소자와, 제 1 표시 소자를 가지고,
    상기 제 2 회로 블록은 제 6 트랜지스터와, 제 4 용량 소자와, 제 2 표시 소자를 가지고,
    상기 제 1 표시 소자의 한쪽 전극은 상기 제 3 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 3 용량 소자의 한쪽 전극은 상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 1 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 2 표시 소자의 한쪽 전극은 상기 제 4 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 4 용량 소자의 한쪽 전극은 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 용량 소자의 다른 쪽 전극과 전기적으로 접속되는, 표시 장치.
  14. 제 13 항에 있어서,
    상기 제 1 표시 소자 및 상기 제2 표시 소자 각각은 액정 소자인, 표시 장치.
  15. 제 13 항에 있어서,
    상기 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 가지는, 표시 장치.
  16. 제 13 항에 있어서,
    상기 제 2 트랜지스터 및 상기 제 4 트랜지스터 각각은 채널 형성 영역에 금속 산화물을 가지고,
    상기 제 1 트랜지스터 및 상기 제 3 트랜지스터 각각은 채널 형성 영역에 실리콘을 가지는, 표시 장치.
  17. 전자 기기로서,
    제 13 항에 기재된 표시 장치와,
    카메라를 가지는, 전자 기기.
  18. 삭제
KR1020207020366A 2017-12-22 2018-12-19 표시 장치 및 전자 기기 KR102595701B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-245985 2017-12-22
JP2017245985 2017-12-22
PCT/IB2018/060298 WO2019123288A1 (ja) 2017-12-22 2018-12-19 表示装置および電子機器

Publications (2)

Publication Number Publication Date
KR20200097332A KR20200097332A (ko) 2020-08-18
KR102595701B1 true KR102595701B1 (ko) 2023-10-27

Family

ID=66993183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020366A KR102595701B1 (ko) 2017-12-22 2018-12-19 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US11100855B2 (ko)
JP (1) JP7278962B2 (ko)
KR (1) KR102595701B1 (ko)
CN (1) CN111448608A (ko)
WO (1) WO2019123288A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488553B2 (en) * 2018-12-17 2022-11-01 HKC Corporation Limited Display panel and display device
KR20210116657A (ko) 2019-02-05 2021-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170162113A1 (en) * 2015-12-04 2017-06-08 Apple Inc. Display With Light-Emitting Diodes

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533074B2 (ja) 1997-10-20 2004-05-31 日本電気株式会社 Ｖｒａｍ機能内蔵のｌｅｄパネル
JP3618687B2 (ja) 2001-01-10 2005-02-09 シャープ株式会社 表示装置
KR101043673B1 (ko) 2004-03-31 2011-06-22 엘지디스플레이 주식회사 스토리지 인버젼을 위한 스토리지 드라이버
JP2005331891A (ja) 2004-05-21 2005-12-02 Eastman Kodak Co 表示装置
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2008026350A1 (fr) 2006-08-30 2008-03-06 Sharp Kabushiki Kaisha Dispositif d'affichage
KR101371604B1 (ko) 2007-11-26 2014-03-06 삼성디스플레이 주식회사 액정 표시 장치
JP2009288734A (ja) 2008-06-02 2009-12-10 Sony Corp 画像表示装置
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP2012058335A (ja) 2010-09-06 2012-03-22 Seiko Epson Corp 電気光学装置および電子機器
JP5804732B2 (ja) 2011-03-04 2015-11-04 株式会社Ｊｏｌｅｄ 駆動方法、表示装置および電子機器
KR20120110387A (ko) 2011-03-29 2012-10-10 삼성전자주식회사 화소 회로 및 화소 회로의 구동 방법
JP2013076812A (ja) 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
KR101528148B1 (ko) 2012-07-19 2015-06-12 엘지디스플레이 주식회사 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
JP6227125B2 (ja) 2014-04-25 2017-11-08 シャープ株式会社 液晶表示装置
TWI655442B (zh) * 2014-05-02 2019-04-01 日商半導體能源研究所股份有限公司 輸入／輸出裝置
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2016177035A (ja) 2015-03-19 2016-10-06 株式会社Ｊｖｃケンウッド 液晶表示装置
JP2017027012A (ja) 2015-07-24 2017-02-02 株式会社ジャパンディスプレイ 表示装置
US10140940B2 (en) 2015-07-24 2018-11-27 Japan Display Inc. Display device
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
CN109565277B (zh) * 2016-08-30 2024-03-22 株式会社半导体能源研究所 接收差分信号的接收器、包括接收器的ic以及显示装置
KR102472837B1 (ko) 2017-08-11 2022-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US20200194527A1 (en) 2017-08-31 2020-06-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2019045614A (ja) 2017-08-31 2019-03-22 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2019045613A (ja) 2017-08-31 2019-03-22 株式会社半導体エネルギー研究所 表示装置および電子機器
CN111052213A (zh) 2017-09-15 2020-04-21 株式会社半导体能源研究所 显示装置及电子设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170162113A1 (en) * 2015-12-04 2017-06-08 Apple Inc. Display With Light-Emitting Diodes

Also Published As

Publication number Publication date
US11100855B2 (en) 2021-08-24
JPWO2019123288A1 (ja) 2021-01-21
JP7278962B2 (ja) 2023-05-22
KR20200097332A (ko) 2020-08-18
CN111448608A (zh) 2020-07-24
US20200312238A1 (en) 2020-10-01
WO2019123288A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
JP7351991B2 (ja) 液晶表示装置
US11392005B2 (en) Display device and electronic device
JP7177962B2 (ja) 表示装置、電子機器
KR102595701B1 (ko) 표시 장치 및 전자 기기
JP7477672B2 (ja) 表示装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant