CN101013558B - 半导体器件 - Google Patents

Abstract

本发明提供一种半导体器件，其能够降低晶体管特性变化的影响，即使在负载的电压-电流特性改变时也能提供预定的电流，并且即使信号电流的量很小时也可以充分地提高信号的写速度。在该半导体器件中，电流-电压转换元件和晶体管串联连接；且放大器电路检测当电流流到电流-电压转换元件时施加的电压，并根据该电压设定晶体管的栅-源电压。因此，由于该放大器电路具有低输出阻抗，所以即使信号电流的量小时，也可以充分地提高信号的写速度。

Description

半导体器件

技术领域

本发明涉及一种半导体器件，其具有利用晶体管控制提供给负载的电流的功能。尤其是，本发明涉及一种由通过电流改变亮度的电流-驱动发光元件形成的像素，和包括用来驱动像素的信号线驱动电路的显示器件。

背景技术

作为利用由有机发光二极管(也称为OLED、有机EL元件、电致发光(EL)元件等)代表的自发光元件的显示器件的驱动方法，已知的有简单矩阵驱动方法和有源矩阵驱动方法。前一方法具有简单的结构，但具有例如难以实现大的和高亮度的显示器件的问题。近年来，有源矩阵方法得到了发展，其中通过提供在像素电路内部的薄膜晶体管(TFT)控制流过发光元件的电流。

已知有源矩阵显示器件具有以下问题，即由于驱动TFT的电流特性的变化(variation)导致流过发光元件的电流改变，由此导致亮度变化。也就是，在有源矩阵显示器件的情况下，用来提供流过发光元件的电流的驱动TFT用作像素电路，而驱动TFT的特性变化是个问题，由此流过发光元件的电流改变并且亮度变化。考虑到这个问题，提出了各种用来抑制亮度变化的电路，即使像素电路中的驱动TFT的特性变化也不改变流过发光元件的电流(例如，参见专利文献1至4)。

专利文献1至3中的每一个都公开了一种电路结构，用来防止由于排列在像素电路中的驱动TFT的特性的变化导致的流过发光元件的电流值的改变。该结构称为电流-写像素、电流-输入像素等。此外，专利文献4公开了一种用来抑制由于源驱动电路中TFT的变化导致的信号电流的改变的电路结构。

图54示出了已在专利文献1中公开的常规有源矩阵显示器件的第一结构的实例。图54中的像素包括源极信号线5401、第一至第三栅极信号线5402至5404、电流源线5405、TFT5406至5409、储能电容器5410、EL元件5411和信号电流输入电流源5412。

参考图55A至55E描述从信号电流的写入到发光的操作。在这些图中表示每个部分的附图标记与图54中的附图标记对应。图55A至55C每个示意地示出了电流。图55D示出了在写信号电流时流过每个通路的电流的关系。图55E示出了在写信号电流时在储能电容器5410中积累的电压，也就是，TFT5408的栅-源电压。

首先，将脉冲输入到第一栅极信号线5402和第二栅极信号线5403，并使TFT 5406和5407导通。这时，流过源极信号线的电流，也就是，信号电流为Idata。

由于电流Idata流过源极信号线，所以在如图55A所示的像素中电流通路被分成I1和I2。在图55D中示出了这些关系。注意，无庸置疑满足Idata＝I1+I2。

在TFT 5406导通的瞬间电荷还没有保持在电容器5410中；因此，TFT5408处于截止状态。因而，满足I2＝0和Idata＝I1。换句话说，在此期间只有用来在储能电容器5410中积聚电荷的电流流动。

之后，随着电荷在储能电容器5410中逐渐积聚，在两个电极之间开始产生电位差(图55E)。当两个电极之间的电位差达到Vth(图55E中的点A)时，TFT 5408导通，并产生I2。如上所述，由于满足Idata＝I1+I2，所以电流仍然流动，并进一步在储能电容器中积聚电荷，同时I1逐渐降低。

在储能电容器5410中电荷持续积累，直到两个电极之间的电位差，也就是TFT 5408的栅-源电压达到所希望的值，也就是电压(VGS)足够高，以能够向TFT 5408提供电流Idata。当电荷停止积聚时(图55E中的点B)，电流I1停止流动，且那时对应于VGS的电流流向TFT 5408；由此，满足Idata＝I2(图55B)，这导致一个稳定状态。由此，信号的写操作结束。最后，结束第一棚极信号线5402和第二栅极信号线5403的选择，以截止TFT 5406和5407。

随后，开始发光操作。脉冲输入到第三栅极信号线5404，以导通TFT 5409。由于储能电容器5410保持之前已写入的VGS，所以TFT 5408处于导通状态，并且电流Idata从电流源线5405流出，由此EL元件5411发光。假如设定TFT5408工作在饱和状态，即使TFT 5408的源-漏电压改变，Idata也可以保持流动而不变化。

以这种方式，输出设定电流的操作在下文中称为输出操作。作为电流-写像素的优点，因为施加电流Idata所需的栅-源电压保持在储能电容器5410中，即使TFT 5408的特性等变化，所希望的电流也可以精确地提供到EL元件。因此，可以抑制由于TFT特性的变化导致的亮度变化。

前述的实例涉及用来校正由像素电路中驱动TFT的变化导致的电流改变的技术；然而，相同的问题也在源驱动电路中出现。专利文献4公开了一种用来防止由源驱动电路中TFT的变化导致的信号电流改变的电路结构，所述TFT的变化是在制造过程中产生的。

此外，已知发光元件的驱动电路，其提供有电流源电路(1)和驱动控制电路(2a)，它们具有如下的结构，与从提供电流以驱动发光元件(EL)的供电晶体管(supply transistor)(M5)流出的电流(Ir)具有相同电流值的电流(Is)通过参考晶体管(M4)流向驱动控制电路(2a)，并且可以实施控制，以便电流(Is)接近所希望的设定电流值(Idrv)，并且基于电流(Is)、参考晶体管(M4)的源-漏电压数据(Vs)和供电晶体管(M5)的源-漏电压数据(Vr，Vdrv)，使源-漏电压数据(Vs，Vr)变为彼此相等(参见专利文献5)。

此外，已知驱动电路，其由以下部件构成：在第一电源和第二电源之间串联提供的发光元件；用来驱动发光元件的驱动晶体管；用来将用于控制驱动晶体管的控制信号引导到驱动晶体管的棚极的第一开关晶体管；用来比较发光元件和驱动晶体管的连接点的电压，和示出输入到显示器件的像素的亮度的控制电压的差动放大器，以产生控制信号，其被配置以便控制信号被引导到第一开关晶体管通向驱动晶体管的栅极(见专利文献6)。

以这种方式，在常规技术中，配置驱动电路，以便信号电流和用于驱动TFT的电流，或信号电流和当发光时流向发光元件的电流彼此相等或成比例。

[专利文献1]PCT国际申请No.2002-517806的日文译文

[专利文献2]PCT国际公布No.01/06484

[专利文献3]PCT国际申请No.2002-514320的日文译文

[专利文献4]PCT国际公布No.02/39420

[专利文献5]PCT国际申请No.2003-108069的日文译文

[专利文献6]PCT国际申请No.2003-58106的日文译文

发明内容

然而，用来向驱动TFT和发光元件提供信号电流的导线的寄生电容十分大；因此，当信号电流的量小时，用来改变导线的寄生电容的时间常数变长，这使信号写速度减慢。也就是，问题是即使当信号电流被提供到晶体管时，直到在栅极端子上产生提供电流所需的电压也要花费很长时间，由此信号写速度变慢。

而且，如图55A所示，当输入电流时，TFT 5408的栅极端子和漏极端子彼此连接。因此，栅-源电压(Vgs)和漏-源电压(Vds)相等。如图55C所示，另一方面，当电流提供到负载时，由负载的特性确定漏-源电压。

图56示出了流到TFT 5408和EL元件5411的电流和施加给它们每个的电压的关系。而且，图57示出了在图56示出的结构中EL元件5411的电压-电流特性5701和TFT 5408的电压-电流特性。图中的每个交叉点对应于工作点。

首先，在电流值大的情况下(在TFT 5408的栅-源电压的绝对值大的情况下)，由于以TFT 5408的电压-电流特性5702a输入电流时满足Vgs＝Vds，所以TFT 5408工作在工作点5704处。然后，当电流施加到EL元件5411时，EL元件5411的电压-电流特性5701和TFT 5408的电压-电流特性5702a的交叉点为工作点5705a。也就是，漏-源电压在输入电流时和电流提供到EL元件5411时不同。然而，在饱和区电流值为常量，因此，适量的电流可以提供到EL元件5411。

然而，在实际的晶体管中，在很多情况下由于纽结(厄列)效应不能流过恒定值的电流。因此，当电流提供到EL元件5411时，EL元件5411的电压-电流特性5701和TFT 5408的电压-电流特性5702c的交叉点为工作点5705c，其改变了电流值。

另一方面，在电流值小的情况下(TFT 5408的栅-源电压的绝对值小的情况下)，由于以TFT 5408的电压-电流特性5703a输入电流时满足Vgs＝Vds，所以在工作点5706处进行工作。当电流提供到EL元件5411时，EL元件5411的电压-电流特性5701和TFT 5408的电压-电流特性5703a的交叉点为工作点5707a。

考虑到纽结(厄列)效应，当电流提供到EL元件5411时，EL元件5411的电压-电流特性5701和TFT 5408的电压-电流特性5703c的交叉点为工作点5707c。因此，在向EL元件5411提供电流时的电流值与输入电流时的电流值不同。

当将在电流值大的情况(TFT 5408的栅-源电压的绝对值大的情况下)和电流值小的情况(TFT 5408的栅-源电压的绝对值小的情况下)相比较时，在前一种情况下，工作点5704的电流值和工作点5705c的电流值彼此偏离得不是很大。也就是，在输入电流时刻和向EL元件5411提供电流时刻之间，晶体管的漏-源电压变化不是很大。然而，在电流值小的情况下，工作点5706的电流值和工作点5707c的电流值彼此没有很大的偏离。也就是，在输入电流时刻和向EL元件5411提供电流时刻之间，晶体管的漏-源电压变化很大。因此，电流值也偏离很大。

结果，更大的电流量流到EL元件5411。因此，在用低亮度显示图像的情况下，实际显示了更亮的图像。因此，即使需要显示黑色时，也出现微光发射。结果，对比度恶化。

在图54中所示的结构的情况下，TFT 5408的栅极和漏极在输入信号电流时连接。也就是，满足Vgs＝Vds。在普通的晶体管中，在满足Vgs＝0的情况下，电流几乎不流动。然而，电流根据阈值电压(Vth)的值流动。例如，当在p沟道晶体管的情况下满足Vth>0时，且当在n沟道晶体管的情况下满足Vth<0时，电流流动。在这种情况下，当满足Vgs＝Vds时，晶体管工作在线性区，不工作在饱和区。因此，在图55A中晶体管工作在线性区。因此，倘若晶体管工作在图55C的饱和区，电流值在图55A和55C之间改变。

也就是，当满足Vgs＝Vds时，阈值电压(Vth)允许在满足Vgs＝0时电流流动的晶体管仅工作在线性区；由此，其不能工作在饱和区。

例如，在图54和图55A到55E中所示的结构中，TFT 5408工作在饱和区。因此，如图58所示，当EL元件5411的电压-电流特性5701a由于恶化而移位时，工作点仅从工作点5705a改变到工作点5705b。也就是，即使施加到EL元件5411的电压或TFT 5408的漏-源电压改变，流到EL元件5411的电流也不改变。从而，可以降低EL元件5411的图像烧伤(image burn-in)。

在专利文献6中描述的结构的情况下，EL元件和驱动晶体管的连接点的电压和示出输入到显示器件的像素的亮度的控制电压相比较。因此，当EL元件的电压-电流特性移位时，流到EL元件5411的电流改变。也就是，产生EL元件5411的图像烧伤。

在专利文献5中描述的结构的情况下，在电流特性方面晶体管M7和晶体管M9需要相等。如果电流特性不同，流到发光元件(EL)的电流也不同。同样，在电流特性方面，晶体管M8和晶体管M11，与晶体管M10和晶体管M12需要相等。由此，在很多晶体管中电流特性需要相等。如果电流特性不相等，流到EL元件的电流就不同。因此，产生了很多问题，例如制造产量降低，高成本、电路布局面积大和功耗增加。

考虑到上述问题，本发明提供一种半导体器件，其能够降低晶体管特性变化的影响，即使在负载的电压-电流特性变化时也能提供预定的电流，并且即使信号电流的量很小时也可以充分地提高信号的写速度。

在本发明的半导体器件中，电流-电压转换元件和晶体管串联连接；并且放大器电路检测当电流流到电流-电压转换元件时施加的电压，并根据该电压设定晶体管的栅-源电压。

本发明的半导体器件的第一结构是：包括电流-电压转换元件、晶体管和放大器电路；电流-电压转换元件连接到晶体管的源极端子和漏极端子中的一个；放大器电路的第一输入端子连接到晶体管的源极端子和漏极端子中的一个；预定的电位输入到放大器电路的第二输入端子；放大器电路的输出端子连接到晶体管的栅极；并且放大器电路控制晶体管的栅极端子的电位，以便放大器电路的第一输入端予和第二输入端子具有预定的电位差。

本发明的一个模式是一种半导体器件，其包括用晶体管来控制提供到负载的电流的电路，其中该晶体管的源极端子和漏极端子中的一个连接到电流-电压转换元件；并提供放大器电路，其通过控制晶体管的棚极端子的电位来控制在电流-电压转换元件中产生的电压，以便晶体管工作在饱和区。

本发明的一个模式是一种半导体器件，其包括晶体管和放大器电路，其中该晶体管的源极端子和漏极端子中的一个提供有预定的电位，而源极端子和漏极端子中的另一个连接到电流-电压转换元件；该放大器电路的第一输入端子连接到该晶体管的源极端子和漏极端子中的另一个，第二输入端子提供有预定的电位，且输出端子连接到晶体管的栅极端子。

本发明的一个模式是一种半导体器件，其包括晶体管和放大器电路，其中在该晶体管的源极端子和漏极端子中的一个和栅极端子之间提供有电容器，且该晶体管的源极端子和漏极端子中的另一个连接到电流-电压转换元件；放大器电路的第一输入端子连接到晶体管的源极端子和漏极端子中的另一个，其第二输入端子提供有预定的电位，且输出端子连接到晶体管的栅极端子。

本发明的一个模式是一种半导体器件，其包括晶体管、放大器电路和电容器；晶体管的源极端子和漏极端子中的一个提供有预定的电位，且源极端子和漏极端子中的另一个连接到电流-电压转换元件；放大器电路的第一输入端子连接到该晶体管的源极端子和漏极端子中的另一个，第二输入端子提供有预定的电位，且输出端子连接到晶体管的栅极端子；电容器的一个电极连接到晶体管的栅极端子且另一个电极提供有预定的电位。

本发明的一个模式是具有上述结构的半导体器件，其中晶体管为n沟道晶体管。

本发明的一个模式是具有上述结构的半导体器件，其中晶体管为p沟道晶体管。

本发明的半导体器件的第二结构是：包括电流-电压转换元件、晶体管和放大器电路；该电流-电压转换元件连接到该晶体管的源极端子和漏极端子中的一个；预定的电位施加到晶体管的栅极端子；放大器电路的第一输入端子连接到晶体管的源极端子和漏极端子中的一个；放大器电路的第二输入端子连接到晶体管的栅极端子；放大器电路的输出端子连接到晶体管的源极端子和漏极端子中的另一个；且放大器电路控制晶体管的源极端子和漏极端子中的另一个的电位，以便第一输入端子和第二输入端子具有预定的电位差。

在下文中，具体地描述本发明的半导体器件的第二结构。

本发明的一个模式是一种半导体器件，其包括用晶体管来控制提供给负载的电流的电路。在该半导体器件中，晶体管的源极端子和漏极端子中的一个连接到电流-电压转换元件；并提供放大器电路，其通过控制晶体管的源极端子和漏极端子中的另一个的电位来控制在电流-电压转换元件中产生的电压，以便晶体管工作在饱和区。

本发明的一个模式是一种半导体器件，其包括晶体管和放大器电路，晶体管的源极端子和漏极端子中的一个连接到电流-电压转换元件且棚极端子提供有预定的电位；放大器电路的第一输入端子连接到晶体管的源极端子和漏极端子中的一个，第二输入端子连接到晶体管的栅极端子，且输出端子连接到晶体管的源极端子和漏极端子中的另一个。

本发明的一个模式是一种半导体器件，其包括晶体管和放大器电路，晶体管的棚极端子与源极端子和漏极端子中的一个之间提供有电容器，其源极端予和漏极端子中的另一个连接到电流-电压转换元件；放大器电路的第一输入端子连接到晶体管的源极端子和漏极端子中的另一个，第二输入端子连接到晶体管的栅极端子，且输出端子连接到晶体管的源极端予和漏极端子中的一个。

本发明的一个模式是一种半导体器件，其包括晶体管、放大器电路和电容器，晶体管的源极端子和漏极端子中的一个连接到电流-电压转换元件，其栅极端子提供有预定的电位；放大器电路的第一输入端子连接到该晶体管的源极端子和漏极端子中的一个，第二输入端子连接到晶体管的棚极端子，且输出端子连接到晶体管的源极端子和漏极端子中的另一个；电容器的一个电极连接到晶体管的栅极端子且另一个电极提供有预定的电位。

本发明的一个模式是具有上述结构的半导体器件，其中晶体管为n沟道晶体管。

本发明的一个模式是具有上述结构的半导体器件，其中晶体管为p沟道晶体管。

注意不同的模式可以应用到用于本说明书的开关，只要其能控制电流流动，由此可以应用电开关、机械开关等。其可以是晶体管、二极管或用它们构成的逻辑电路。因此，在利用晶体管作为开关的情况下，没有具体地限制其极性(导电性)。然而，当截止电流优选为小时，优选使用具有更小的截止电流极性的晶体管。例如，具有LDD区或多栅极结构的晶体管具有小截止电流。此外，在用作开关的晶体管的源极端子的电位靠近低电位侧电源(Vss，GND，0V等)时希望使用n沟道晶体管，而在源极端子的电位靠近高电位侧电源(Vdd等)时使用p沟道晶体管。由于这可以增加晶体管的栅-源电压的绝对值，所以有助于晶体管有效地作为开关。注意，通过利用n沟道和p沟道晶体管，也可以应用CMOS开关。

在本发明中，“连接”意思是“电连接”。因此，在预定的连接中可以提供其它元件、开关等。

注意不同的模式可以应用到显示元件。例如，可以使用通过电磁效应改变其对比度的显示介质，例如EL元件(有机EL元件、无机EL元件或包含有机材料和无机材料的EL元件)、电子放电元件、液晶元件或电子墨。注意利用EL元件的显示器件包括EL显示器；利用电子放电元件的显示器件包括场发射显示器(FED)、SED型平板显示器(平面传导电子发射显示器)等；利用液晶元件的显示器件包括液晶显示器；并且利用电子墨的显示器件包括电子纸。

注意没有限制适用于本发明的晶体管的类型。从而，下面的晶体管适用于本发明：利用由非晶硅和多晶硅代表的非单晶半导体膜的薄膜晶体管(TFT)；利用半导体基片或SOI基片形成的MOS晶体管；结式晶体管；双极晶体管；利用有机半导体或碳纳米管的晶体管；和其它晶体管。没有限制其上提供晶体管的基片的类型；因此，晶体管可以提供在单晶基片、SOI基片、玻璃基片、塑料基片等上。

注意任何类型的晶体管可以使用和形成在任何基片上，作为本发明的晶体管。因此，可以在玻璃基片、塑料基片、单晶基片、SOI基片或任何其它基片上形成所有电路。可选地，可以在某个基片上形成部分电路，而在其它基片上形成另一部分电路。也就是，所有的电路不需要形成在同一基片上。例如，一部分电路可以利用TFT形成在玻璃基片上，而另一部分电路可以形成在单晶基片上，成为可以通过COG(玻璃上芯片)提供在玻璃基片上的IC芯片。可选地，该IC芯片可以利用TAB(带自动粘合)或印刷基片连接到玻璃基片。

注意在本说明书中，一个像素对应图像的最小单元。因此，在由R(红)、G(绿)和B(蓝)彩色元件形成的全色显示器件的情况下，由一点R色元件、一点G色元件和一点B色元件形成一个像素。

注意在本说明书中，像素以矩阵排列的情况对应于以纵向条和横向条彼此交叉的栅格图案排列像素的情况，并对应于在利用三色元件(例如，RGB)进行全色显示时以称为德耳塔图案排列三色元件的点的情况。此外，根据彩色元件的点，发光区的尺寸可以不同。

注意，晶体管是至少具有三个端子的元件，三个端子包括棚极、漏区和源区。在漏区和源区之间提供沟道形成区。这里，很难确定源区或漏区，因为它们依赖于晶体管的结构、工作条件等。因此，在本实施例模式中，每个用作源的区域和用作漏的区域可以称为第一端子或第二端子。

注意，在本说明书中，半导体器件对应于包括具有半导体元件(晶体管、二极管等)的电路的器件。此外，显示器件可以不仅包括显示面板的主体，还包括柔性印刷电路(FPC)或印刷线路板(PWB)；在显示板的主体中，多个包括显示元件的像素和用来驱动像素的外围驱动电路形成在基片上。发光器件具体对应于利用自发光显示元件的显示器件。

本发明的半导体器件可以减少晶体管特性变化的影响，即使负载的电压-电流特性改变也可提供预定的电流，并且即使在信号电流量小的情况下也能提高信号写速度。

附图说明

图1是示出本发明的半导体器件的图。

图2是示出本发明的半导体器件的图。

图3是示出本发明的半导体器件的图。

图4A和4B是分别示出本发明的半导体器件的图。

图5是示出本发明的半导体器件的图。

图6A和6B是分别示出本发明的半导体器件的操作的图。

图7是示出本发明的半导体器件的图。

图8是示出本发明的半导体器件的操作的图。

图9是示出本发明的半导体器件的操作的图。

图10是示出本发明的半导体器件的操作的图。

图11是示出本发明的半导体器件的图。

图12是示出本发明的半导体器件的图。

图13是示出本发明的半导体器件的图。

图14是示出本发明的半导体器件的图。

图15A和15B是分别示出本发明的半导体器件的操作的图。

图16是示出本发明的半导体器件的图。

图17是示出本发明的半导体器件的操作的图。

图18是示出本发明的半导体器件的操作的图。

图19是示出本发明的半导体器件的操作的图。

图20是示出本发明的半导体器件的图。

图21是示出本发明的半导体器件的图。

图22是示出本发明的半导体器件的图。

图23A和23B是分别示出本发明的半导体器件的操作的图。

图24是示出本发明的半导体器件的图。

图25是示出本发明的半导体器件的图。

图26是示出本发明的半导体器件的图。

图27A和27B是分别示出本发明的半导体器件的操作的图。

图28是示出本发明的半导体器件的操作的图。

图29是示出在本发明的半导体器件被应用到部分像素和信号线驱动电路的情况下的结构的图。

图30A到30D是分别示出在本发明的半导体器件被应用到部分像素和信号线驱动电路的情况下像素的操作的图。

图31是示出在本发明的半导体器件被应用到部分像素和信号线驱动电路的情况下的结构的图。

图32是示出在本发明的半导体器件被应用到部分像素和信号线驱动电路的情况下的结构的图。

图33A到33D是分别示出在本发明的半导体器件被应用到部分像素和信号线驱动电路的情况下像素的操作的图。

图34是示出在本发明的半导体器件被应用到部分像素和信号线驱动电路的情况下的结构的图。

图35A到35D是分别示出在本发明的半导体器件被应用到部分像素和信号线驱动电路的情况下像素的操作的图。

图36是示出显示器件的图。

图37是示出显示器件的图。

图38A和38B是示出显示面板的图。

图39A和39B是分别示出能够应用到显示器件的发光元件的图。

图40A到40C是示出显示面板的图。

图41是示出显示面板的图。

图42A和42B是分别示出可以应用于像素的晶体管和电容器的结构的图。

图43A和43B是分别示出可以应用于像素的晶体管和电容器的结构的图。

图44A和44B是分别示出显示面板的图。

图45A和45B是分别示出显示面板的图。

图46A和46B是分别示出可以应用于像素的晶体管和电容器结构的图。

图47A和47B是分别示出可以应用于像素的晶体管和电容器结构的图。

图48A和48B是分别示出可以应用于像素的晶体管和电容器结构的图。

图49A和49B是分别示出可以应用于像素的晶体管和电容器结构的图。

图50A到50H是分别示出具有用于显示部分的显示器件的电子设备的图。

图51是示出EL模块的实例的图。

图52是示出ELTV接收机主要结构的方块图。

图53是示出移动电话的结构实例的图。

图54是示出常规像素结构的图。

图55A到55E是分别示出常规像素结构的操作的图。

图56是示出常规像素结构的图。

图57是示出常规电路的操作点的图。

图58是示出常规电路的操作点的图。

图59是示出本发明的半导体器件的图。

图60是示出本发明的半导体器件的图。

图61是示出在本发明的半导体器件应用到部分信号线驱动电路的情况下的结构的图。

图62是示出在本发明的半导体器件应用到部分信号线驱动电路的情况下的结构的图。

图63是示出像素布局的图。

图64是示出本发明的半导体器件的图。

图65是示出本发明的半导体器件的图。

图66是示出本发明的半导体器件的图。

图67是示出本发明的半导体器件的图。

具体实施方式

虽然将参考附图以实施例模式和实施例的方式全面地描述本发明，但是要理解，对本领域的技术人员来说各种改变和修改将是显而易见的。因此，除非这些改变和修改偏离了本发明的精神和范围，否则它们应该被解释为包含于其中。

(实施例模式1)

本发明的基本原理可以应用到由能够通过流过其的电流值控制发光亮度的发光元件形成其像素的显示器件。作为典型的发光元件给出了EL元件。

此外，本发明不仅可以应用到具有例如EL元件的发光元件的像素，也可以应用到具有电流源的各种模拟电路。在本实施例模式中，描述本发明的原理。

首先，在图1中示出了基于本发明的基本原理的半导体器件的基本结构。该半导体器件包括晶体管101、电容器102、电流-电压转换元件103和放大器电路104。注意，晶体管101是n沟道晶体管。

晶体管101的第一端子(源极端子和漏极端子中的一个)连接到导线105，第二端子(源极端子和漏极端子中的另一个)通过电流-电压转换元件103连接到导线107，和其栅极端子通过电容器102连接到导线106。高电源电位Vdd提供给导线107，而低电源电位Vss提供给导线105和106。注意，满足Vdd>Vss。

注意，仅需要电容器102来保持晶体管101的栅-源电压。换句话说，当连接到作为晶体管101的源极端子的第一端子的导线105的电位不变时，电容器102仅需要来保持晶体管101的栅极电位。因此，当电容器102能够保持晶体管101的栅极电位时，提供到导线106的电位没有限制。提供到导线105和106的电位可以相同；由此，导线105和106可以是连续的导线，而不是单独的导线。注意，由于提供电容器102用来保持晶体管101的栅极电位，所以当电容器102可以被晶体管101的栅极电容代替时，就不必提供电容器102。

放大器电路104的第一输入端子连接到晶体管101的第二端子和电流-电压转换元件103之间的导线，第二输入端子连接到导线108，且其输出端子连接到晶体管101的棚极端子。注意，预定的电位提供到导线108。此外，晶体管101的第二端子和电流-电压转换元件103之间的导线与放大器电路104的第一输入端子的连接点是节点109。

随后，对操作进行描述。放大器电路104的第一输入端子检测电流-电压转换元件103的电压。换句话说，节点109的电位输入到放大器电路104的第一输入端子。此外，放大器电路104从输出端子输出电位，以便第一输入端子和第二输入端子具有预定的电位差。换句话说，放大器电路104控制晶体管101的栅极电位，以便节点109和导线108具有预定的电位差。注意，预定的电位差包括0V的情况。

由此，晶体管101可以获得使节点109具有所希望电位的栅极电位。使得节点109具有所希望的电位，由此施加到电流-电压转换元件103的电压可以是所希望的电压。在这种情况下，相对于施加到电流-电压转换元件103的所希望电压的电流Idata流入电流-电压转换元件103。此外，电流Idata还流入晶体管101。晶体管101具有提供Idata所需的棚-源电压。

在这种情况下晶体管101具有用来提供Idata的适当电平的栅-源电压，而不依赖于电流特性(例如迁移率和阈值电压)或尺寸(棚极宽度和栅极长度)。因此，电流Idata可以施加到晶体管101，即使半导体器件中分别对应于晶体管101的晶体管的电流特性或尺寸不同。因此，晶体管101可以作为电流源，并向不同的负载(其它晶体管、像素、信号线驱动电路等)提供电流。

注意，晶体管(这里为了简化为n沟道晶体管)的工作区通常可以分为线性区域和饱和区。当漏-源电压为Vds、栅-源电压为Vgs以及阈值电压为Vth时，线性区域和饱和区之间的界面是满足(Vgs-Vth)＝Vds时的界面。在满足(Vgs-Vth)>Vds的情况下，晶体管工作在线性区域，并且电流值根据Vds和Vgs的电平确定。另一方面，在满足(Vgs-Vth)<Vds的情况下，晶体管工作在饱和区，并且理论上，即使Vds改变，电流值也几乎不改变。也就是，电流仅通过Vgs的电平确定。

因此，根据晶体管101的漏-源电压Vds、栅-源电压Vgs和阈值电压Vth，确定晶体管101工作的一个区域。也就是，在满足(Vgs-Vth)<Vds的情况下，晶体管101工作在饱和区。在该饱和区，即使在理想情况下Vds改变，流过晶体管的电流值也几乎不改变。因此，即使在电流Idata流向晶体管101、即在进行设定操作的情况下，和从晶体管101向负载提供电流的情况下之间Vds改变，流过晶体管101的电流值也不改变。

然而，即使晶体管工作在饱和区，由于扭结(厄列)效应也可能改变电流值。在这种情况下，可以通过控制放大器电路104的第二输入端子的电位来控制节点109的电位，即晶体管101的第二端子(在这种情况下为漏极端子)的电位；因此，可以降低扭结(厄列)效应。

例如，通过根据电流Idata的量适当地控制放大器电路104的第二输入端子的电位，在进行设定操作的情况和进行输出操作的情况之间，Vds可以近似相等。

即使在负载的电压-电流特性由于退化等而改变的情况下，通过适当地控制输入到放大器电路104的第二输入端子的电位，可以使得在进行设定操作情况下的Vds与在进行输出操作的情况下的Vds近似相等。因此，可以提供适当的电流量。由此，在负载为EL元件等的情况下，可以防止图象烧伤。

注意放大器电路104具有低输出阻抗。因此，其可以提供大量电流。由此，这可以使晶体管101的栅极端子迅速具有所希望的电位。也就是，增加了电流Idata的写速度，其可以完成快速写。此外，即使电流Idata的量小，也可以使得晶体管101的棚极端子迅速地具有所希望的电位；因此，可以防止信号的写缺陷(writing defect)。

放大器电路104具有检测第一输入端子和第二输入端子之间的电位差并对其进行放大以便输出的功能。在图1中，放大器电路104的第一输入端子和晶体管101的第二端子(在这种情况下为漏极端子)连接，放大器电路104的输出端子和晶体管101的栅极端子连接。当晶体管101的棚极电位改变时，晶体管101的漏极电位也改变，由此放大器电路104的第一输入端子的电位也改变。当晶体管101的漏极电位改变时，放大器电路104的第一输入端子也改变，这也改变了放大器电路104的输出电位。另外，晶体管101的栅极电位也改变了。也就是，形成了反馈电路。因此，通过前述的反馈操作，从放大器电路104输出稳定每个端子的状态的电位。

也就是说，在图1中，从放大器电路104向晶体管101的栅极端子输出稳定晶体管101的第二端子(这里为漏极端予)的电位的电位。在这时可以通过提供给导线108的电位来控制晶体管101的漏极电位。因此，通过施加到导线108的电位可以控制施加到电流-电压转换元件103的电压。换句话说，可以控制施加到晶体管101的电流Idata。

如上所述，通过利用包括放大器电路104的反馈电路，可以设定用来向晶体管101提供所希望电流的栅极电位。这时，由于使用放大器电路104，所以可以快速地完成晶体管101栅极电位的设定；由此，可以用短时间结束写入。然后，设定了的晶体管101可以用作电流源电路并向各种负载提供电流。

注意，电流-电压转换元件103可以是当施加电流时在其端子之间产生电压的元件，由此可以应用电阻元件、整流元件等。图3示出将电阻元件应用到电流-电压转换元件103的情况。在图3中的半导体器件中，电阻元件303对应于图1中的电流-电压转换元件103。同时，图4A和4B每个都示出了将二极管连接的晶体管作为整流元件应用到图1中的半导体器件的电流-电压转换元件103的情况。图4A中半导体器件的晶体管401和图4B中半导体器件的晶体管402每个都对应于图1中的电流-电压转换元件103。p沟道晶体管401的第一端子(源极端子和漏极端子中的一个)连接到导线107，第二端子(源极端子和漏极端子中的另一个)连接到晶体管101的栅极端子和第二端子。n沟道晶体管402的第一端子(源极端子和漏极端子中的一个)连接到晶体管101的第二端子，且第二端子(源极端子和漏极端子中的另一个)连接到栅极端子和导线107。

注意，在图1中，n沟道晶体管用作设定栅-源电压的晶体管；然而，本发明并不限于此。图12示出了在应用p沟道晶体管情况下的结构。

图12中示出的半导体器件包括晶体管1201、电容器1202、电流-电压转换元件1203和放大器电路1204。注意，晶体管1201是p沟道晶体管。

晶体管1201的第一端子(源极端子和漏极端子中的一个)连接到导线1205，第二端子(源极端子和漏极端子中的另一个)通过电流-电压转换元件1203连接到导线1207，且其栅极端子通过电容器1202连接到导线1206。注意，低电源电位Vss提供给导线1207，而高电源电位Vdd提供给导线1205和1206。这里，满足Vss<Vdd。

注意，仅需要电容器1202保持晶体管1201的栅-源电压。换句话说，当连接到作为晶体管1201的源极端子的第一端子的导线1205的电位不变时，电容器1202仅需要保持晶体管1201的栅极电位。因此，当电容器1202能够保持晶体管1201的栅极电位时，提供到导线1206的电位没有限制。提供到导线1205和1206的电位可以相同；由此，导线1205和1206可以是连续的导线，而不是单独的导线。注意，由于提供电容器1202是用来保持晶体管1201的栅极电位，所以当电容器1202可以被晶体管1201的栅极电容代替时，就不必提供电容器1202。

放大器电路1204的第一输入端子连接到晶体管1201的第二端子和电流-电压转换元件1203之间的导线，第二输入端子连接到导线1208，且其输出端子连接到晶体管1201的栅极端子。注意，预定的电位提供到导线1208。此外，晶体管1201的第二端子和电流-电压转换元件1203之间的导线和放大器电路1204的第一输入端子的交叉点是节点1209。

随后，简要地描述操作。放大器电路1204的第一输入端子检测电流-电压转换元件1203的电压。换句话说，节点1209的电位输入到放大器电路1204的第一输入端子。此外，放大器电路1204从输出端子输出电位，以便第一输入端子和第二输入端子具有预定的电位差。换句话说，放大器电路1204控制晶体管1201的栅极电位，以便节点1209的电位和提供给导线1208的电位之间的差为预定的电位差。注意，预定的电位差包括0V的情况。

由此，晶体管1201可以获得使节点1209具有所希望电位的栅极电位。使得节点1209具有所希望的电位，由此施加到电流-电压转换元件1203的电压可以是所希望的电压。在这种情况下，相对于施加到电流-电压转换元件1203的所希望电压的电流Idata流入电流-电压转换元件1203。此外，电流Idata还流入晶体管1201。晶体管1201具有提供Idata所需的栅-源电压。

在这种情况下晶体管1201具有用来提供Idata的适当电平的栅-源电压，而不依赖于晶体管1201的电流特性(例如迁移率和阈值电压)或尺寸(棚极宽度和栅极长度)。因此，电流Idata可以施加到晶体管1201，即使半导体器件中分别对应于晶体管1201的晶体管的电流特性或尺寸不同。因此，晶体管1201可以作为电流源，并向不同的负载(其它晶体管、像素、信号线驱动电路等)提供电流。

此外，当电流Idata流到晶体管1201时，也就是，即使在进行设定操作的情况和在从晶体管1201向负载提供电流的情况之间Vds改变，流过晶体管1201的电流值也不改变。然而，即使晶体管工作在饱和区，由于扭结(厄列)效应也可能改变电流值。在这种情况下，可以通过控制放大器电路1204的第二输入端子的电位来控制节点1209的电位，即晶体管1201的第二端子(在这里为漏极端子)的电位；因此，可以降低扭结(厄列)效应。

例如，通过根据电流Idata的量适当地控制放大器电路104的第二输入端子的电位，在进行设定操作的情况和进行输出操作的情况之间，Vds可以近似相等。

即使在负载的电压-电流特性由于退化等而改变的情况下，通过适当地控制输入到放大器电路1204的第二输入端子的电位，可以使得在进行设定操作情况下的Vds与在进行输出操作的情况下的Vds近似相等。因此，可以提供适当的电流量。由此，在负载为EL元件等的情况下，可以防止图象烧伤。

注意放大器电路1204具有低输出阻抗。因此，其可以提供大量电流。由此，这可以使晶体管1201的栅极端子迅速具有所希望的电位。也就是，增加了电流Idata的写速度，其可以完成快速写。此外，即使电流Idata的量小，可以使得晶体管1201的棚极端子迅速地具有所希望的电位；因此，可以防止信号的写缺陷。

放大器电路1204具有检测第一输入端子和第二输入端子之间的电位差并对其进行放大以便输出的功能。在图12中，放大器电路1204的第一输入端子和晶体管1201的第二端子(在这种情况下为漏极端子)连接，放大器电路1204的输出端予和晶体管1201的栅极端子连接。当晶体管1201的栅极电位改变时，晶体管1201的漏极电位也改变，由此，放大器电路1204的第一输入端子的电位也改变。当晶体管1201的漏极电位改变时，放大器电路1204的第一输入端子也改变，这也改变了放大器电路1204的输出电位。另外，晶体管1201的栅极电位也改变了。也就是，形成了反馈电路。因此，通过前述的反馈操作，从放大器电路1204输出稳定每个端予的状态的电位。

也就是说，在图12中，从放大器电路1204向晶体管1201的栅极端子输出稳定晶体管1201的漏极端子的电位的电位。在这时可以通过提供给导线1208的电位来控制晶体管1201的漏极电位。因此，通过施加到导线1208的电位可以控制施加到电流-电压转换元件1203的电压。换句话说，可以控制施加到晶体管1201的电流Idata。

如上所述，通过利用包括放大器电路1204的反馈电路，可以设定用来向晶体管1201提供所希望电流的栅极电位。这时，由于使用放大器电路1204，所以可以快速地完成晶体管1201栅极电位的设定；由此，可以用短时间结束写入。然后，设定了的晶体管1201可以用作电流源并向各种负载提供电流。

(实施例模式2)

在实施例模式1中，通过检测串联连接到电流-电压转换元件的晶体管的漏极电位和通过放大器电路设定该晶体管的漏极电位，来控制流过晶体管的电流。在本实施例模式中，描述通过检测串联连接到电流-电压转换元件的晶体管的漏极电位和通过放大器电路设定该晶体管的源极电位来控制流过晶体管的电流的结构。

图20中示出的半导体器件包括晶体管2001、电容器2002、电流-电压转换元件2003和放大器电路2004。注意，晶体管2001是n沟道晶体管。

晶体管2001的第一端子(源极端子和漏极端子中的一个)连接到放大器电路2004的输出端子，第二端子(源极端子和漏极端子中的另一个)通过电流-电压转换元件2003连接到导线2005，且其栅极端子连接到导线2007。而且，晶体管2001的栅极端子连接到放大器电路2004的第二输入端子，也通过电容器2002连接到导线2006。此外，放大器电路2004的第一端子连接到晶体管2001的第二端子和电流-电压转换元件2003之间的导线。晶体管2001的第二端子和电流-电压转换元件2003之间的导线与放大器电路2004的第一输入端子的交叉点是节点2008。高电源电位Vdd提供给导线2005，低电源电位Vss提供给导线2006，且预定的电位提供给导线2007。这里，满足Vss<Vdd。

注意，仅需要电容器2002保持晶体管2001的栅-源电压。换句话说，当放大器电路2004的输出持续提供到作为晶体管2001的源极端子的第一端子时，电容器2002仅需要保持晶体管2001的栅极电位。因此，由于仅需要电容器2002保持晶体管2001的栅极电位，所以提供到导线2006的电位没有限制。注意，当电容器2002可以被晶体管2001的栅极电容代替时，就不必提供电容器2002。

随后，简要地描述操作。放大器电路2004的第一输入端子检测电流-电压转换元件2003的电压。换句话说，节点2008的电位输入到放大器电路2004的第一输入端子。此外，放大器电路2004从输出端子输出电位，以便第一输入端子和第二输入端子具有预定的电位差。换句话说，放大器电路2004控制晶体管2001的源极电位，以便节点2008的电位和提供给导线2007的电位之间的差为预定的电位差。

由此，晶体管2001可以获得使节点2008具有所希望电位的源极电位。使得节点2008具有所希望的电位，由此施加到电流-电压转换元件2003的电压可以是所希望的电压。在这种情况下，相对于施加到电流-电压转换元件2003的所希望电压的电流Idata流入电流-电压转换元件2003。此外，电流Idata还流入晶体管2001。晶体管2001具有提供Idata所需的栅-源电压。

在这种情况下晶体管2001具有用来提供Idata的适当电平的栅-源电压，而不依赖于晶体管2001的电流特性(例如迁移率和阈值电压)或尺寸(棚极宽度和栅极长度)。因此，晶体管2001可以施加电流Idata，即使半导体器件中分别对应于晶体管2001的晶体管的电流特性或尺寸不同。因此，晶体管2001可以作为电流源，并向不同的负载(其它晶体管、像素、信号线驱动电路等)提供电流。

此外，当电流Idata流到晶体管2001时，也就是，即使在进行设定操作的情况和在从晶体管2001向负载提供电流的情况之间Vds改变，流过晶体管2001的电流值也不改变。然而，即使晶体管工作在饱和区，由于扭结(厄列)效应也可能改变电流值。在这种情况下，可以通过控制放大器电路2004的第二输入端子的电位来控制节点2008的电位，即晶体管2001的第二端子的电位；因此，可以降低扭结(厄列)效应。

例如，通过根据电流Idata的量适当地控制放大器电路2004的第二输入端子的电位，在进行设定操作的情况和进行输出操作的情况之间，Vds可以近似相等。

即使在负载的电压-电流特性由于退化等而改变的情况下，通过适当地控制输入到放大器电路2004的第二输入端子的电位，可以使得在进行设定操作情况下的Vds与在进行输出操作的情况下的Vds近似相等。因此，可以提供适当的电流量。由此，在负载为EL元件等的情况下，可以防止图象烧伤。

注意放大器电路2004具有低输出阻抗。因此，其可以提供大量电流。由此，这可以快速地设定晶体管2001的源极电位。也就是，增加了电流Idata的写速度，其可以完成快速写。此外，即使电流Idata的量小，可以使得晶体管2001的源极端子迅速地具有所希望的电位；因此，可以防止信号的写缺陷。

放大器电路2004具有检测第一输入端子和第二输入端子之间的电位差并对其进行放大以便输出的功能。在图20中，放大器电路2004的第一输入端子和晶体管2001的第二端子(在这种情况下为漏极端子)连接，放大器电路2004的输出端子和晶体管2001的第一端子(在这种情况下为源极端子)连接。当晶体管2001的漏极电位改变时，放大器电路2004的第一输入端子的电位也改变，由此放大器电路2004的输出电位也改变，且晶体管2001的源极电位也改变。当晶体管2001的源极电位改变时，其漏极电位也改变。也就是，形成了反馈电路。因此，通过前述的反馈操作，从放大器电路2004输出稳定每个端子的状态的电位。

也就是说，在图20中，从放大器电路2004向晶体管2001的源极端子输出稳定晶体管2001的漏极端子的电位的电位。在这时可以通过提供给导线2007的电位来控制晶体管2001的漏极电位。因此，通过施加到导线2007的电位可以控制施加到电流-电压转换元件2003的电压。换句话说，可以控制施加到晶体管2001的电流Idata。

如上所述，通过利用包括放大器电路2004的反馈电路，可以设定用来向晶体管2001提供所希望电流的源极电位。这时，由于使用放大器电路2004，所以可以快速地完成晶体管2001源极电位的设定；由此可以用短时间结束写入。然后，设定了的晶体管2001可以用作电流源电路并向各种负载提供电流。

注意在图20中，n沟道晶体管用作晶体管；然而，p沟道晶体管可以应用为本实施例模式中描述的半导体器件。图24示出了那种情况的结构。

图24示出的半导体器件包括晶体管2401、电容器2402、电流-电压转换元件2403和放大器电路2404。注意，晶体管2401是p沟道晶体管。

晶体管2401的第一端子(源极端子和漏极端子中的一个)连接到放大器电路2404的输出端子，第二端子(源极端子和漏极端子中的另一个)通过电流-电压转换元件2403连接到导线2405，且其栅极端子连接到导线2407。而且，晶体管2401的栅极端子连接到放大器电路2404的第二输入端子，也通过电容器2402连接到导线2406。此外，放大器电路2404的第一端子连接到晶体管2401的第二端予和电流-电压转换元件2403之间的导线。注意预定的电位提供到导线2407。晶体管2401的第二端子和电流-电压转换元件2403之间的导线与放大器电路2404的第一输入端子的交叉点是节点2408。低电源电位Vss提供给导线2405，高电源电位Vdd提供给导线2406，且预定的电位提供给导线2407。这里，满足Vss<Vdd。

注意仅需要电容器2402保持晶体管2401的栅-源电压。换句话说，当放大器电路2404的输出持续提供到作为晶体管2401的源极端子的第一端子时，电容器2402仅需要保持晶体管2401的棚极电位。因此，由于仅需要电容器2402保持晶体管2401的栅极电位，所以提供到导线2406的电位没有限制。注意，当电容器2402可以被晶体管2401的栅极电容代替时，就不必提供电容器2402。

随后，简要地描述操作。放大器电路2404的第一输入端子检测电流-电压转换元件2403的电压。换句话说，节点2408的电位输入到放大器电路2404的第一输入端子。然后，放大器电路2404从输出端子输出电位，以便第一输入端子和第二输入端子具有预定的电位差。换句话说，放大器电路2404控制晶体管2401的源极电位，以便节点2408的电位和提供给导线2407的电位之间的差为预定的电位差。

由此，晶体管2401可以获得使节点2408具有所希望电位的源极电位。使得节点2408具有所希望的电位，由此施加到电流-电压转换元件2403的电压可以是所希望的电压。在这种情况下，相对于施加到电流-电压转换元件2403的所希望电压的电流Idata流入电流-电压转换元件2403。此外，电流Idata还流入晶体管2401。晶体管2401具有提供Idata所需的栅-源电压。

在这种情况下晶体管2401具有用来提供Idata的适当电平的栅-源电压，而不依赖于电流特性(例如迁移率和阈值电压)或尺寸(栅极宽度和棚极长度)。因此，晶体管2401可以施加电流Idata，即使半导体器件中对应于晶体管2401的晶体管的电流特性或尺寸不同。因此，晶体管2401可以作为电流源，并向不同的负载(其它晶体管、像素、信号线驱动电路等)提供电流。

此外，当电流Idata流到晶体管2401时，也就是，即使在进行设定操作的情况和在从晶体管2401向负载提供电流的情况之间Vds改变，流过晶体管2401的电流值也不改变。然而，即使晶体管工作在饱和区，由于扭结(厄列)效应也可能改变电流值。在这种情况下，可以通过控制放大器电路2404的第二输入端子的电位来控制节点2408的电位，即晶体管2401的第二端子(这里为漏极端子)的电位；因此，可以降低扭结(厄列)效应。

例如，通过根据电流Idata的量适当地控制放大器电路2404的第二输入端子的电位，在进行设定操作的情况和进行输出操作的情况之间，Vds可以近似相等。

即使在负载的电压-电流特性由于退化等而改变的情况下，通过适当地控制输入到放大器电路2404的第二输入端子的电位，可以使得在进行设定操作情况下的Vds与在进行输出操作的情况下的Vds近似相等。因此，可以提供适当的电流量。由此，在负载为EL元件等的情况下，可以防止图象烧伤。

注意放大器电路2404具有低输出阻抗。因此，其可以提供大量电流。由此，这可以快速地设定晶体管2401的源极电位。也就是，增加了电流Idata的写速度，其可以完成快速写。此外，即使电流Idata的量小，可以使得晶体管2401的源极端子迅速地具有所希望的电位；因此，可以防止信号的写缺陷。

放大器电路2404具有检测第一输入端子和第二输入端子之间的电位差并对其进行放大以便输出的功能。在图24中，放大器电路2404的第二输入端子和晶体管2401的第二端子(在这种情况下为漏极端子)连接，且放大器电路2404的输出端子和晶体管2401的第一端子(在这种情况下为源极端子)连接。当晶体管2401的漏极电位改变时，放大器电路2404的第一输入端子的电位也改变，由此，放大器电路2404的输出电位也改变，且晶体管2401的源极电位也改变。当晶体管2401的源极电位改变时，其漏极电位也改变。也就是，形成了反馈电路。因此，通过前述的反馈操作，从放大器电路2404输出稳定每个端子的状态的电位。

也就是说，在图24中，从放大器电路2404向晶体管2401的源极端子输出稳定晶体管2401的漏极端子的电位的电位。在这时可以通过提供给导线2407的电位来控制晶体管2401的漏极电位。因此，通过施加到导线2407的电位可以控制施加到电流-电压转换元件2403的电压。换句话说，可以控制施加到晶体管2401的电流Idata。

如上所述，通过利用包括放大器电路2404的反馈电路，可以设定用来向晶体管2401提供所希望电流的源极电位。这时，由于使用放大器电路2404，所以可以快速地完成晶体管2401源极电位的设定；由此可以用短时间结束写入。然后，设定了的晶体管2401可以用作电流源电路并向各种负载提供电流。

(实施例模式3)

在本实施例模式中，描述能够应用为实施例模式1和2中描述的半导体器件的放大器电路的结构。运算放大器或差分放大器电路可以用作放大器电路。此外，电压反馈运算放大器或电流反馈运算放大器可以用作放大器电路。可选地，可以使用另外提供有各种校正电路例如相位补偿电路的运算放大器电路。注意，在本实施例模式中描述的放大器电路可以用于后面描述的其它实施例模式。

注意，运算放大器电路通常这样操作，使得非反相输入端子的电位和反相输入端子的电位彼此相等；然而，由于在某些情况下特性等方面的变化导致非反相输入端子的电位和反相输入端子的电位不相同。也就是，在某些情况下产生偏移电压。在那些情况中，与普通的运算放大器类似，可以将非反相输入端子的电位和反相输入端子的电位控制成相等以便用于工作。然而，在本实施例模式中，可以控制运算放大器工作在饱和区。因此，在运算放大器中可以产生偏移电压，并且只要晶体管可以工作在饱和区，不同的偏移电压不影响半导体器件的工作。由此，即使利用电流特性显著不同的晶体管形成运算放大器，半导体器件仍可以正常地工作。

首先，描述可以应用为实施例模式1中描述的半导体器件的放大器电路的结构。图2示出了将运算放大器应用为图1的半导体器件的放大器电路104的情况。也就是，运算放大器201用作图1中的放大器电路104。运算放大器201具有非反相输入端子、反相输入端子和输出端子。非反相输入端子对应于放大器电路104的第一输入端子。反相输入端子对应于放大器电路104的第二输入端子。输出端子对应于放大器电路104的输出端子。

运算放大器201放大非反相输入端子与反相输入端子之间的电位差，从输出端子输出电压。换句话说，在节点109的电位，即运算放大器201的非反相输入端子的电位高于提供给导线108的电位，即运算放大器201的反相输入端子的电位的情况下，运算放大器201的输出电压为正电压。当通过来自运算放大器201的输出使晶体管101具有更高的栅极电位，并且流过晶体管101的电流量增大时，节点109具有更低的电位。此外，运算放大器201的非反相输入端子也具有更低的电位。因而，降低了运算放大器201的非反相输入端子和反相输入端子之间的电位差。然后，运算放大器201具有更小的输出电压绝对值。

换句话说，在节点109的电位，即运算放大器201的非反相输入端子的电位低于提供给导线108的电位，即运算放大器201的反相输入端子的电位的情况下，运算放大器201的输出电压为负电压。当通过来自运算放大器201的输出使晶体管101具有更低的棚极电位，并且流过晶体管101的电流量减小时，节点109具有更高的电位。此外，运算放大器201的非反相输入端子也具有更高的电位。因而，减少了运算放大器201的非反相输入端子和反相输入端子之间的电位差。于是，运算放大器201具有更小的输出电压绝对值。

由此，运算放大器201的第一输入端子和第二输入端子具有特定的电位差，由此稳定了节点109的电位。注意特定的电位差包括0V的情况，也就是，运算放大器201的非反相输入端子和反相输入端子之间的电位差近似为0V的所谓的假想短路状态。在这种结构中，运算放大器201以负反馈布置连接。

接下来，图13示出了将运算放大器应用为图12的半导体器件的放大器电路1204的情况。也就是，运算放大器1301用作图12中的放大器电路1204。运算放大器1301具有非反相输入端子、反相输入端子和输出端子。非反相输入端子对应于放大器电路1204的第一输入端子。反相输入端子对应于放大器电路1204的第二输入端子。输出端子对应于放大器电路1204的输出端子。

运算放大器1301放大非反相输入端子与反相输入端子之间的电位差，从输出端子输出电压。换句话说，在节点1209的电位、即运算放大器1301的非反相输入端子的电位高于提供给导线1208的电位、即运算放大器1301的反相输入端子的电位的情况下，运算放大器1301的输出电压为正电压。当通过来自运算放大器1301的输出使晶体管1201具有更高的栅极电位，并且流过晶体管1201的电流量增大时，节点1209具有更低的电位。此外，运算放大器1301的非反相输入端子也具有更低的电位。因而，降低了运算放大器1301的非反相输入端子和反相输入端子之间的电位差。然后，运算放大器1301具有更低的输出电压电平。由此，稳定了节点1209的电位，以便运算放大器1301的第一输入端子和第二输入端子具有特定的电位差。在这种结构中，运算放大器1301以负反馈布置连接。

接下来，图11示出了将差分放大器电路应用为图1的半导体器件的放大器电路104的情况。也就是，运算放大器1101用作图1中的放大器电路104。该差分放大器电路1101包括第一晶体管1102、第二晶体管1103、第三晶体管1104和第四晶体管1105。

第一晶体管1102的第一端子(源极端子和漏极端子中的一个)连接到导线1107，第二端子(源极端子和漏极端子中的另一个)连接到第三晶体管1104的第二端子(源极端子和漏极端子中的一个)，且栅极端子在节点109连接到晶体管101的第二端子。

第二晶体管1103的第一端子(源极端子和漏极端子中的一个)连接到导线1107，第二端子(源极端子和漏极端子中的另一个)连接到第四晶体管1105的第二端子(源极端予和漏极端子中的一个)，且棚极端子连接到导线108。

第三晶体管1104的栅极端子连接到第三晶体管1104的第二端子和第四晶体管1105的棚极端子，第三晶体管1104的第一端子(源极端子和漏极端子中的另一个)连接到导线1106。

第四晶体管1105的第一端子(源极端子和漏极端子中的另一个)连接到导线1106。第二晶体管1103的第二端子与第四晶体管1105的第二端子连接的节点1108连接到晶体管101的棚极端子。

高电源电位Vdd提供到导线1106，而低电源电位提供到导线1107。第一晶体管1102的栅极端子对应于放大器电路104的第一输入端子。第二晶体管1103的栅极端子对应于放大器电路104的第二输入端子。节点1108对应于放大器电路104的输出端子。

这里，简要描述差分放大器电路1101的操作。第三晶体管1104具有彼此连接的第二端子和栅极端子。也就是，第三晶体管1104的第二端子为漏极端子；因此，第三晶体管1104具有彼此连接的漏极端子和棚极端子，并工作在饱和区。此外，第一晶体管1102的栅-源电压由节点109的电位确定，且节点109的电位由第一晶体管1102的栅-源电压的值确定。于是，节点1109的电位也输入到第四晶体管1105的棚极端子。由此，确定了第四晶体管1105的栅-源电压。此外，第二晶体管1103的栅-源电压由提供给导线108的电位确定。节点108的电位由第四晶体管1105的栅-源电压和第二晶体管1103的栅-源电压的值确定。

这里，描述第一晶体管1102和第二晶体管1103具有相同的特性并且第三晶体管1104和第四晶体管1105具有相同特性的情况。在这种情况下，当节点109的电位和提供给导线108的电位彼此相等时，节点1109的电位和节点1108的电位彼此相等；而当节点109的电位高于提供给导线108的电位时，节点1109的电位接近导线1107的电位。于是，第四晶体管1105具有更高的栅-源电压的电平，而节点1108的电位接近导线1106的电位。因而，从差分放大器电路1101的输出端子输出的电位变高。

于是，晶体管101具有更高的栅极电位；由此，晶体管101具有更高的栅-源电压的电平。也就是，流过晶体管101的电流量增加了。因而，流过电流-电压转换元件103的电流量增加了；因此，增加了电流-电压转换元件103的电压降落，且节点109的电位变低。

当节点109的电位低于提供给导线108的电位时，节点1109的电位接近导线1106的电位。于是，第四晶体管1105具有更低的栅-源电压电平，且节点1108的电位接近导线1107的电位。因而，从差分放大器电路1101的输出端子输出的电位变低。

于是，晶体管101具有更低的栅极电位；由此，晶体管101具有更低的栅-源电压电平。也就是，流过晶体管101的电流量降低了。因而，流过电流-电压转换元件103的电流量减小了；因此，减小了电流-电压转换元件103的电压降落，且节点109的电位变高。

由此，具有该结构的半导体器件工作，使得当节点109的电位高于提供给导线108的电位时，节点109具有更低的电位；且当节点109的电位低于提供给导线108的电位时，节点109具有更高的电位。差分放大器电路1101工作，以便节点109的电位和导线108的电位彼此相等。注意，在第一晶体管1102和第二晶体管1103具有不同的特性的情况下，差分放大器电路1101工作，以便节点109和导线108具有预定的电位差。也就是说，在本实施例模式中描述的半导体器件处于负反馈布置。

随后，描述将运算放大器应用为实施例模式2中描述的半导体器件的放大器电路的情况。

图21示出了将运算放大器应用为图20的半导体器件的放大器电路2004的情况。也就是，运算放大器2101用作图20中的放大器电路2004。运算放大器2101具有非反相输入端子、反相输入端子和输出端子。非反相输入端子对应于放大器电路2004的第二输入端予。反相输入端子对应于放大器电路2004的第一输入端子。输出端子对应于放大器电路2004的输出端子。

注意，具有这种结构的半导体器件工作，使得当节点2008的电位高于提供给导线2007的电位时，节点2008具有更低的电位；且当节点2008的电位低于提供给导线2007的电位时，节点2008具有更高的电位。也就是说，在本实施例模式中描述的半导体器件处于负反馈布置。

接下来，图25示出了将运算放大器应用到图24中的半导体器件的放大器电路2404的情况。也就是，运算放大器2501用作图24中的放大器电路2404。运算放大器2501具有非反相输入端子、反相输入端子和输出端子。非反相输入端子对应于放大器电路2404的第二输入端子。反相输入端子对应于放大器电路2404的第一输入端子。输出端子对应于放大器电路2404的输出端子。

注意，具有这种结构的半导体器件工作，使得当节点2408的电位高于提供给导线2407的电位时，节点2408具有更低的电位；且当节点2408的电位低于提供给导线2407的电位时，节点2408具有更高的电位。也就是说，在本实施例模式中描述的半导体器件处于负反馈布置。

(实施例模式4)

在该实施例模式中，描述了在设定了栅源电压的晶体管用作电流源向负载提供电流的情况下，实施例模式1到3中描述的半导体器件的结构。

首先，图5示出了在利用实施例模式1的图1中所示的半导体器件的基本原理的情况下，利用设定了栅-源电压的晶体管作为电流源向负载提供电流的半导体器件的结构。注意，在图5的结构中与图1中的相同的部分用相同的附图标记表示。

图5中的半导体器件，通过利用设定了栅-源电压的晶体管101作为电流源，可以向负载501提供电流。负载501连接在晶体管101的第二端子和导线505之间。开关502连接在负载501和晶体管101的第二端子之间。开关503连接在晶体管101的第二端子和节点109之间。开关504连接在放大器电路104的输出端子和晶体管101的栅极端予之间。注意，高电源电位Vdd2施加到导线505。至于高电源电位Vdd2，满足Vdd2<Vss，且其可以等于或不同于提供给导线107的高电源电位Vdd。因此，导线505可以是与导线107相同的导线。

随后，参考图6A和6B描述具有这种结构的半导体器件的操作。

图6A示出了具有这种结构的半导体器件的设定操作。开关503和504导通且开关502断开，由此电流流到电流-电压转换元件103。然后，节点109的电位输入到放大器电路104的第一输入端子，且放大器电路104设定晶体管101的棚极端子的电位，以便第一输入端子和第二输入端子具有预定的电位差。由此，确定晶体管101的栅-源电压。也就是，完成信号电流的写入。接下来，开关504和503断开。当开关504处于断开状态时，晶体管101的棚-源电压可以保持在电容器102中。由此，晶体管101可以用作电流源。

此外，图6B示出了具有这种结构的半导体器件的输出操作。开关503和504断开且开关502导通，由此由晶体管101设定的电流可以施加到负载501。

注意，如图66所示，晶体管6601可以应用到图5中的开关502，以连接晶体管6601的栅极端子和晶体管101的栅极端子。因而，在输出操作中晶体管101和晶体管6601用作多栅极晶体管。因此，可以使在输出操作中施加给负载501的电流量比在设定操作中设定的电流小。也就是说，可以通过设定操作中的大电流量设定晶体管的栅-源电压。

接下来，图14示出了在利用设定了栅-源电压的晶体管作为电流源向负载提供电流的情况下，实施例模式1的图12中示出的半导体器件的结构。注意，在图14的结构中与图12中的相同的部分用相同的附图标记表示。

图14中的半导体器件，通过利用设定了栅-源电压的晶体管1201作为电流源，可以向负载1401提供电流。负载1401连接在晶体管1201的第二端子和导线1405之间。开关1402连接在负载1401和晶体管1201的第二端子之间。开关1403连接在晶体管1201的第二端子和节点1209之间。开关1404连接在放大器电路1204的输出端子和晶体管1201的棚极端子之间。注意，低电源电位Vss2提供到导线1405。至于低电源电位Vss2，满足Vss2<Vdd，且其可以等于或不同于提供给导线1207的低电源电位Vss。因此，导线1405可以是与导线1207相同的导线。

随后，参考图15A和15B描述具有这种结构的半导体器件的操作。

图15A示出了具有这种结构的半导体器件的设定操作。开关1403和1404导通且开关1402断开，由此电流流到电流-电压转换元件1203。然后，节点1209的电位输入到放大器电路1204的第一输入端子，且放大器电路1204设定晶体管1201的栅极端子的电位，以便第一输入端子和第二输入端子具有预定的电位差。由此，确定晶体管1201的栅-源电压。也就是，完成信号电流的写入。接下来，开关1404和1403断开。当开关1404处于断开状态时，晶体管1201的栅-源电压可以保持在电容器1202中。由此，晶体管1201可以用作电流源。

此外，图15B示出了具有这种结构的半导体器件的输出操作。开关1403和1404断开且开关1402导通，由此由晶体管1201设定的电流可以施加到负载1401。

接下来，图22示出了在利用设定了栅-源电压的晶体管作为电流源向负载提供电流的情况下，实施例模式2的图20中所示的半导体器件的结构。注意，在图22的结构中与图20中的相同的部分用相同的附图标记表示。

图22中的半导体器件，通过利用设定了栅-源电压的晶体管2001作为电流源，可以向负载2201提供电流。负载2201连接在晶体管2001的第二端子和导线2207之间。开关2202连接在负载2201和晶体管2001的第二端子之间。开关2205连接在晶体管2001的第二端子和节点2008之间。开关2204连接在放大器电路2004的输出端子和晶体管2001的第一端子之间。开关2203连接在放大器电路2004的第二输入端子和晶体管2001的栅极端子之间。晶体管2001的第一端子通过开关2206连接到导线2208。注意，高电源电位Vdd2提供到导线2207。至于高电源电位Vdd2，满足Vdd2>Vss，且其可以等于或不同于提供给导线2005的高电源电位Vdd。因此，导线2207可以是与导线2005相同的导线。

随后，参考图23A和23B描述具有这种结构的半导体器件的操作。

图23A示出了具有这种结构的半导体器件的设定操作。开关2203、2204和2205导通且开关2202和2206断开，由此电流流到电流-电压转换元件2003。然后，节点2008的电位输入到放大器电路2004的第一输入端子，且放大器电路2004设定晶体管2001的源极端子的电位，以便第一输入端子和第二输入端子具有预定的电位差。由此，设定晶体管2001的栅-源电压。也就是，完成信号电流的写入。接下来，图23B示出了具有这种结构的半导体器件的输出操作。开关2203、2204和2205断开。当开关2203处于断开状态时，晶体管2001的栅极电位可以保持在电容器2002中。由此，晶体管2001可以用作电流源。开关2202和2206处于导通状态，由晶体管2001设定的电流可以施加到负载2201。

注意，在导线2006不连接到晶体管2001的源极端子且特定的电位提供到导线2006的情况下，某些情况下在设定操作(图23A)和输出操作(图23B)之间晶体管2001的源极电位变化。在那种情况下，晶体管2001的栅-源电压也可以变化。当晶体管2001的栅-源电压变化，流过晶体管2001的电流值变化。因此，在设定操作和输出操作之间晶体管2001的栅-源电压需要相同。为了实现这一点，例如，导线2006可以连接到晶体管2001的源极端子，这样，即使晶体管2001的源极电位变化，但是由于栅极电位的变化导致栅-源电压相同。

或者，可以控制导线2208的电位，以便与在设定操作中的放大器电路2004的输出电位相同。例如，导线2208可以连接到电压跟随电路等，以控制导线2208的电位。

或者，如图28所示，在输出操作中也可以从放大器电路2004提供的电流。

注意如图67所示，晶体管6701可以应用为图22中的开关2202，以连接晶体管6701的栅极端子和晶体管2001的栅极端子。因而，在输出操作中晶体管2001和晶体管6701用作多栅极晶体管。因此，可以使在输出操作中施加到负载2201的电流量比在设定操作中设定的电流量小。也就是说，通过设定操作中的大电流量，可以设定晶体管的栅-源电压。

接下来，图26示出了在利用设定了棚-源电压的晶体管作为电流源向负载提供电流的情况下，实施例模式2的图24中所示的半导体器件的结构。注意，在图26的结构中与图24中的相同的部分用相同的附图标记表示。

图26中的半导体器件，通过利用设定了栅-源电压的晶体管2401作为电流源，可以向负载2601提供电流。负载2601连接在晶体管2401的第二端子和导线2607之间。开关2602连接在负载2601和晶体管2401的第二端子之间。开关2605连接在晶体管2401的第二端子和节点2408之间。开关2604连接在放大器电路2404的输出端子和晶体管2401的第一端子之间。开关2603连接在放大器电路2404的第一输入端子和晶体管2401的栅极端予之间。晶体管2401的第一端子通过开关2606连接到导线2608。注意，低电源电位Vss2施加到导线2607。至于低电源电位Vss2，满足Vss2<Vdd，且其可以等于或不同于提供给导线2405的低电源电位Vss。因此，导线2607可以是与导线2405相同的导线。注意，在本实施例模式中，导线2406连接到晶体管2401的第一端子(这里为源极端子)。

随后，参考图27A和27B描述具有这种结构的半导体器件的操作。

图27A示出了具有这种结构的半导体器件的设定操作。开关2605、2603和2604导通且开关2602和2606断开，由此电流流到电流-电压转换元件2403。然后，节点2408的电位输入到放大器电路2404的第一输入端子，且放大器电路2404设定晶体管2401的源极端子的电位，以便第一输入端子和第二输入端子具有预定的电位差。由此，设定晶体管2401的栅-源电压。也就是，完成信号电流的写入。接下来，开关2603、2604和2605断开。当开关2603和2604处于断开状态时，晶体管2401的栅-源电压可以保持在电容器2402中。由此，晶体管2401可以用作电流源。

此外，图27B示出了具有这种结构的半导体器件的输出操作。开关2605、2604和2603断开且开关2602和2606导通，由此由晶体管2401设定的电流可以施加到负载2601。

(实施例模式5)

在该实施例模式中，描述能够放大或抑制在设定操作中设定的电流以在输出操作中输出的半导体器件。也就是，电流反射镜电路用作本发明的半导体器件，或在设定操作和输出操作之间改变作为电流源的晶体管的棚长度。

首先，图59示出了在利用实施例模式4的图5中示出的半导体器件的基本原理的情况下，利用电流反射镜电路的半导体器件的结构。注意，与图5中相同的部分用相同的附图标记表示，并省略了它们的描述。

在图59中，半导体器件包括连接到晶体管101的棚极端子的晶体管5901。晶体管5901的第一端子(源极端子和漏极端子中的一个)连接到导线5902，其第二端子(源极端子和漏极端子中的另一个)通过负载5903连接到导线5904。注意导线5902优选具有与导线105近似相等的电位。因而，晶体管101和晶体管5901具有近似相等的栅-源电压；因此，可以容易的设定流过晶体管5901的电流。

随后，描述图59中半导体器件的操作。

在设定操作中开关503和504导通。然后，放大器电路104设定晶体管101的栅极电位，以便节点109和导线108具有预定的电位差。由此，可以设定流过晶体管101的电流Idata。

在这种情况下，晶体管5901的棚极端子具有与晶体管101的棚极端子近似相等的电位。因此，当导线105和导线5902具有近似相等的电位时，晶体管101和晶体管5901具有近似相等的栅-源电压。由此，当晶体管101的沟道长度和沟道宽度分别用L1和W1表示，以及晶体管5901的沟道长度和沟道宽度分别用L2和W2表示时，设计晶体管101和5901以便满足(W1/L1)＝(W2/L2)。因而，电流Idata也流到晶体管5901。

在输出操作中开关503和504断开。然后，晶体管101和晶体管5901的栅极电位保持在电容器102中。也就是，晶体管101和晶体管5901的棚-源电压保持在电容器102中。由此，由晶体管5901设定的电流施加给负载5903。

此外，当设计晶体管101和5901以便满足(W1/L1)>(W2/L2)时，在设定操作中流过晶体管101的电流可以小于在输出操作中流过晶体管5901的电流。也就是，可以通过比希望在输出操作中施加给负载的电流量大的电流量来设定5901的电流。因此，可以快速地完成设定操作。

同时，可以设计晶体管101和5901以便满足(W1/L1)<(W2/L2)。在那种情况下，在输出操作中将比在设定操作中流过晶体管101的电流更大的电流量施加给负载5903。

随后，图60示出了在利用实施例模式4的图22中示出的半导体器件的基本原理的情况下，利用电流反射镜电路的半导体器件的结构。注意，与图22中相同的部分用相同的附图标记表示，并省略了它们的描述。在图60中，半导体器件包括连接到晶体管2001的栅极端子的晶体管6001。晶体管6001的第一端子(源极端子和漏极端子中的一个)连接到导线2006，且其第二端子(源极端子和漏极端子中的另一个)通过负载6002连接到导线6003。

随后，描述图60中的半导体器件的操作。

在设定操作中开关2203、2204和2205导通且开关2206断开，由此电流流到电流-电压转换元件2003。然后，放大器电路2004控制晶体管2001的源极电位，以便节点2008和导线2007具有预定的电位差。由此，可以设定流过晶体管2001的电流Idata。

在这种情况下，晶体管2001和晶体管6001具有近似相等的电压。由此，当晶体管2001的沟道长度和沟道宽度分别用L1和W1表示，且晶体管6001的沟道长度和沟道宽度分别用L2和W2表示时，设计晶体管2001和6001以便满足(W1/L1)＝(W2/L2)。因而，电流Idata也流到晶体管6001。

在输出操作中开关2203、2204和2205断开且开关2206导通。然后，晶体管2001和晶体管6001的栅-源电压保持在电容器102中。由此，由晶体管6001设定的电流施加给负载6002。

此外，当设计晶体管2001和6001以便满足(W1/L1)>(W2/L2)时，在设定操作中流过晶体管2001的电流可以小于在输出操作中流过晶体管6001的电流。也就是，可以通过比希望在输出操作中施加给负载的电流量大的电流量来设定6001的电流。因此，可以快速地完成设定操作。

同时，可以设计晶体管2001和6001以便满足(W1/L1)<(W2/L2)。在那种情况下，在输出操作中将比在设定操作中流过晶体管2001的电流更大的电流量施加给负载6002。

随后，描述在设定操作和输出操作之间改变作为电流源的晶体管的栅极长度的结构。

首先，图64示出了在利用实施例模式4的图5示出的半导体器件的基本原理的情况下，在设定操作中设定了用来提供所希望电流的栅-源电压的晶体管和在输出操作中用作电流源并具有在设定操作中设定的栅-源电压的晶体管具有不同的栅极长度的结构。注意与图5中相同的部分用相同的附图标记表示，并省略了它们的描述。

图64示出的半导体器件包括串联连接到晶体管101的晶体管6401。也就是，晶体管6401的第一端子(源极端子和漏极端子中的一个)连接到晶体管101的第二端子，晶体管6401的第二端子(源极端子和漏极端子中的另一个)通过开关503连接到电流-电压转换元件103，且其棚极端子连接到晶体管101的棚极端子。此外，晶体管6401的第一端子和第二端子通过开关6402连接。也就是，当开关6402导通时，晶体管6401的第一端子和第二端子，即源极端子和漏极端子短路。

接下来，对操作进行描述。在设定操作中开关503、504和6402导通且开关502断开，由此电流流到电流-电压转换元件103。然后，电流也流到晶体管101。注意，晶体管6401的源极端子和漏极端子通过开关6402短路，由此，没有电流流到晶体管6401。

放大器电路2004控制晶体管101的栅极电位，以便节点109和导线108具有预定的电位差。由此，可以设定流到晶体管101的电流Idata。

在输出操作中开关503、504和6402断开且开关502导通，由此晶体管101和6401用作多栅极晶体管。然后，由晶体管101和6401设定的电流流到负载501。

这里，当晶体管101的沟道长度和晶体管6401的沟道长度分别用L1和L2表示时，在设定操作中设定了栅-源电压的晶体管的沟道长度为L1，而在输出操作中用作电流源并具有在设定操作中设定的栅源电压的晶体管的沟道长度为L1+L2。在输出操作中比在设定操作中设定的电流小的电流量流到负载501。也就是，可以通过比在输出操作中希望施加到负载501的电流量大的电流量进行设定操作。

注意，当开关6402在设定操作中断开且在输出操作中导通时，比在设定操作中的电流量更大的电流量可以被施加到负载501。

接下来，图65示出了在利用实施例模式4的图22示出的半导体器件的基本原理的情况下，在设定操作中设定了用来提供所希望电流的栅-源电压的晶体管和在输出操作中用作电流源并具有设定操作中设定的栅-源电压的晶体管具有不同的棚极长度的结构。注意与图22中相同的部分用相同的附图标记表示，并省略了它们的描述。

图65示出的半导体器件包括串联连接到晶体管2001的晶体管6501。也就是，晶体管6501的第一端子(源极端子和漏极端予中的一个)连接到晶体管2001的第二端子，晶体管6501的第二端子(源极端子和漏极端子中的另一个)通过开关2205连接到电流-电压转换元件2003，且其栅极端子连接到晶体管2001的栅极端子。此外，晶体管6501的第一端子和第二端子通过开关6502连接。也就是，当开关6502导通时，晶体管6501的第一端子和第二端子，即源极端子和漏极端子短路。

注意开关6502在设定操作中导通，且在输出操作中断开，在输出操作中比在设定操作中设定的电流量小的电流量流到负载2201。也就是，可以通过比在输出操作中希望施加到负载2201的电流量大的电流量进行设定操作。此外，开关6502在设定操作中断开，且在输出操作中导通，比在设定操作中的电流量大的电流量施加到负载2201。

(实施例模式6)

在该实施例模式中，描述实施例模式3中描述的半导体器件的结构，其包括用来设定输入到运算放大器的一个输入端子的电位的电路。

首先，图7示出了包括用来设定输入到实施例模式1的图2示出的半导体器件的运算放大器201的反相输入端子的电位的电路的半导体器件。注意，与图2中相同的部分用相同的附图标记表示，并省略了它们的描述。

在图7中的半导体器件中，开关702和电流源701连接在导线707与连接晶体管101的第二端予和电流-电压转换元件103的导线之间。开关703连接在节点109和晶体管101的第二端子之间。开关704连接在运算放大器201的输出端子和晶体管101的栅极端子之间。开关705连接在运算放大器201的输出端子和反相输入端予之间。此外，运算放大器201的反相输入端子通过电容器706连接到导线708。

首先，描述用来设定输入到运算放大器的反相输入端子的电位的操作。如图8所示，开关702和705导通且开关703和704断开，由此流到电流源701的电流Idata流到电流-电压转换元件103。于是，这时节点109的电位输入到运算放大器201的非反相输入端子。注意当开关705导通时，运算放大器201的非反相输入端子和输出端子连接，且运算放大器201用作电压跟随器。也就是，运算放大器201输出与输入到非反相输入端子的电位近似相等的电位。然后，在电容器706中存储用于该电位的电荷。

如图9所示，开关705断开，同时开关702处于导通状态且开关703和704处于断开状态，由此电容器706保持与节点109的电位近似相等的电位。也就是，节点109的电位可以持续输入到运算放大器201的反相输入端子。

接下来，描述用来设定晶体管101的栅-源电压的设定操作。如图10所示，开关702和705断开且开关703和704导通，由此电压从运算放大器201输入，以便节点109的电位和输入到反相输入端子的电位具有预定的差异。因而，与流到电流源701的电流Idata近似相等的电流流到晶体管101。也就是，晶体管101具有足够提供电流Idata的栅-源电压。由此，当开关704断开时，可以保持晶体管101的栅-源电压，并完成设定操作。

接下来，图16示出了实施例模式1中的图12示出的半导体器件的结构，其包括用来设定输入到运算放大器的一个输入端子的电位的电路。注意在图16的结构中与图12中的相同的部分用相同的附图标记表示。

在图16中的半导体器件中，开关1602和电流源1601连接在导线1607与连接晶体管1201的第二端子和电流-电压转换元件1203的导线之间。开关1603连接在节点1209和晶体管1201的第二端子之间。开关1604连接在运算放大器1301的输出端子和晶体管1201的栅极端子之间。开关1605连接在运算放大器1301的输出端子和反相输入端子之间。此外，运算放大器1301的反相输入端子通过电容器1606连接到导线1608。

首先，描述用来设定输入到运算放大器的反相输入端子的电位的操作。如图17所示，开关1602和1605导通且开关1603和1604断开，由此流到电流源1601的电流Idata流到电流-电压转换元件1203。于是，这时节点1209的电位输入到运算放大器1301的非反相输入端子。注意当开关1605导通时，运算放大器1301的非反相输入端子和输出端子连接，且运算放大器1301用作电压跟随器。也就是，运算放大器1301输出与输入到非反相输入端子的电位近似相等的电位。然后，在电容器1606中存储用于该电位的电荷。

如图18所示，开关1605断开，同时开关1602处于导通状态且开关1603和1604处于断开状态，由此电容器1606保持与节点1209的电位近似相等的电位。也就是，节点1209的电位可以持续输入到运算放大器1301的反相输入端子。

接下来，描述用来设定晶体管1201的栅-源电压的设定操作。如图19所示，开关1602和1605断开且开关1603和1604导通，由此电压从运算放大器1301输出，以便节点109的电位和输入到反相输入端子的电位具有预定的差异。因而，与流到电流源1601的电流Idata近似相等的电流流到晶体管1201。也就是，晶体管1201具有足够提供电流Idata的栅-源电压。由此，当开关1604断开时，可以保持晶体管1201的栅-源电压，并完成设定操作。

(实施例模式7)

本发明可以应用到其像素由能够通过流过的电流值控制发光亮度的发光元件形成的显示器件。代表性地，本发明可以应用到EL元件。

因此，在本实施例模式中，描述将实施例模式3中描述的半导体器件的结构应用到显示器件的像素的情况。

首先，图29示出了将实施例模式3的图2示出的半导体器件的结构应用到像素的情况。像素2917包括晶体管2907，电容器2908，发光元件2909，开关2910、2911和2912，第一信号线2918，第二信号线2919和电源线2920。注意，预定的电位提供加到发光元件2909的反电极2916。

晶体管2907的棚极端子通过电容器2908连接到电源线2920，其第一端子(源极端子和漏极端子中的一个)连接到电源线2920，且其第二端予(源极端子和漏极端子中的另一个)通过开关2912连接到发光元件2909的像素电极。晶体管2907的第二端予还通过开关2911连接到第一信号线2918。晶体管2907的栅极端子还通过开关2910连接到第二信号线2919。

此外，第一信号线2918通过电流-电压转换元件2901连接到导线2913，通过开关2902和电流源2906连接到导线2914，且连接到运算放大器2903的非反相输入端子。运算放大器2903的反相输入端子通过电容器2905连接到导线2915。运算放大器2903的输出端子连接到第二信号线2919。运算放大器2903的反相输入端子通过开关2904连接到输出端子。

接下来，参考图30A至30D对操作进行描述。注意，利用具有与图30A至30D相同结构的图29中的附图标记进行描述，虽然在图30A至30D中没有示出附图标记。

首先，如图30A所示，开关2902和2904导通，由此由电流源2906设定的电流流到电流-电压转换元件2901。此时，在电流-电压转换元件2901中产生电压。然后，由于电流-电压转换元件2901导致的电压降落，输入到运算放大器2903的非反相输入端子的电位降低。也就是，输入到运算放大器2903的非反相输入端子的电位比导线2913的电位低在电流-电压转换元件2901中产生的电位。此时，运算放大器2903的反相输入端子和输出端子电连接；因此，运算放大器2903用作电压跟随器。也就是，从运算放大器2903的输出端子提供电流，直到电容器2905的一个电极的电位变为近似等于非反相输入端子的电位。当停止从运算放大器2903的输出端子提供电流时，开关2904断开，如图30B所示。然后，运算放大器2903的反相输入端子的电位保持在电容器2905中。

如图30C所示，开关2902断开，且开关2910和2911导通，由此电位从运算放大器2903的输出端子提供到晶体管2907的棚极端子，以便非反相输入端子和反相输入端子具有相同的电位。也就是，当运算放大器2903的非反相输入端子的电位高于其反相输入端子的电位时，从运算放大器2903的输出端子提供电位，以便晶体管2907的栅极电位为高。因此，流到晶体管2907的电流量增加。因而，流到电流-电压转换元件2901的电流量增加，其增加了电压降落。因此，输入到运算放大器2903的非反相输入端予的电位变低。同时，当运算放大器2903的非反相输入端子的电位低于其反相输入端子的电位时，从运算放大器2903的输出端子提供电位，以便晶体管2907的栅极电位变低。因此流到晶体管2907的电流量降低。从而，流到电流-电压转换元件2901的电流量降低，其减小了电压降落。因此，输入到运算放大器2903的非反相输入端子的电位变高。当运算放大器2903的非反相输入端子和反相输入端子具有近似相等的电位时，信号电流Idata流到电流-电压转换元件2901和晶体管2907。由此，完成向像素的信号写入。

在发光期间，如图30D所示，开关2910和2911断开且开关2912导通，由此为晶体管2907设定的电流从反电极2916流到发光元件2909和晶体管2910。

接下来，图31示出了将实施例模式3的图2示出的半导体器件的结构应用到像素的情况。像素3119包括开关3107和3108，信号存储单元3109，电流源电路3110，发光元件3111，信号线3112，导线3113和3114，以及电源线3120。注意，预定的电位施加到发光元件3111的反电极3118。

电源线3120通过电流源电路3110和开关3108连接到发光元件3111的像素电极。信号存储单元3109通过开关3107连接到信号线3112。通过导线3113和3114为电流源电路3110设定电流。当开关3107处于导通状态，且信号从信号线3112输入到信号存储单元3109时，信号存储在信号存储单元3109中。通过存储在信号存储单元3109中的信号控制开关3108的导通/断开。在开关3108导通同时信号存储在信号存储单元3109中的情况下，为电流源电路3110设定的电流流到发光元件3111。

此外，导线3113通过电流-电压转换元件3101连接到导线3115，通过开关3102和电流3106连接到导线3116，且连接到运算放大器3103的非反相输入端子。运算放大器3103的反相输入端子通过电容器3105连接到导线3117。运算放大器3103的输出端子通过开关3104连接到反相输入端子，并且也连接到导线3114。

注意，图32示出了电流源电路3110的一个结构实例，并参考图33描述其操作。图32中的结构是图31中的电流源电路3110的结构的详细图；因此，公共部分用相同的附图标记表示并省略了它们的描述。

首先，描述图32的结构。电流源电路3110包括晶体管3201、电容器3202和开关3203、3204、3205和3206。晶体管3201的第一端子(源极端子和漏极端子中的一个)通过开关3108连接到发光元件3111的像素电极，并且通过开关3204连接到导线3207。晶体管3201的栅极端子通过电容器3202连接到第一端子，并且通过开关3203连接到导线3114。晶体管3201的第二端子(源极端子和漏极端子中的另一个)通过开关3206连接到电源线3120，并且通过开关3205连接到导线3113。

首先，如图33A所示，开关3102和3104导通，由此由电流源3106设定的电流流到电流-电压转换元件3101。此时，在电流-电压转换元件3101中产生电压。然后，由于电流-电压转换元件3101导致的电压降落，使输入到运算放大器3103的非反相输入端子的电位降低。也就是，输入到运算放大器3103的非反相输入端子的电位比导线3115的电位低在电流-电压转换元件3101中产生的电位。此时，运算放大器3103的非反相输入端子和反相输入端子电连接；因此，运算放大器3103用作电压跟随器。也就是，从运算放大器3103的输出端子提供电流，直到电容器3105的一个电极的电位变为近似等于非反相输入端子的电位。当停止从运算放大器3103的输出端子提供电流时，开关3104断开，如图33B所示。然后，运算放大器3105的反相输入端子的电位保持在电容器3105中。

如图33C所示，开关3102断开，且开关3203、3204和3205导通，由此电位从运算放大器3103的输出端子提供到晶体管3201的棚极端子，以便非反相输入端子和反相输入端子具有相同的电位。也就是，当运算放大器3103的非反相输入端子的电位高于其反相输入端子的电位时，从运算放大器3103的输出端子提供电位，以便晶体管3201的栅极电位为高。因此，流到晶体管3201的电流量增加。因而，流到电流-电压转换元件3101的电流量增加，其增加了电压降落。因此，输入到运算放大器3103的非反相输入端子的电位变低。同时，当运算放大器3103的非反相输入端子的电位低于其反相输入端子的电位时，从运算放大器3103的输出端予提供电位，以便晶体管3201的栅极电位变低。因此流到晶体管3201的电流量降低。从而，流到电流-电压转换元件3101的电流量降低，其减小了电压降落。因此，输入到运算放大器3103的非反相输入端子的电位变高。当运算放大器3103的非反相输入端子和反相输入端子具有近似相等的电位时，信号电流Idata流到电流-电压转换元件3101和晶体管3201。由此，完成对该像素的电流源电路3110的编程。

在向像素写信号期间，开关3203、3204和3205断开且开关3206导通。此外，开关3107导通，由此信号从信号线3112被输入到信号存储单元3109。信号存储单元3109存储该输入的信号。通过存储在信号存储单元3109中的信号控制开关3108的导通/断开。当开关3108导通时，由晶体管3201设定的电流流到发光元件3111。

接下来，图34示出了将实施例模式3的图21示出的半导体器件的结构应用到像素的情况。像素3424包括晶体管3408，电容器3409，发光元件3410，开关3411、3412、3413、3414和3415，信号线3416和导线3417和3418。注意，预定的电位施加到发光元件3410的反电极3422。

晶体管3408的栅极端子通过开关3411连接到导线3418，其第一端子(源极端子和漏极端子中的一个)通过开关3415连接到导线3417，且其第二端子(源极端子和漏极端子中的另一个)通过开关3412连接到信号线3416。晶体管3408的第一端子还通过开关3414连接到导线3423。晶体管3408的第二端子还通过开关3413连接到发光元件3410的像素电极。晶体管3408的棚极端子和第一端子通过电容器3409连接。

此外，信号线3416通过电流-电压转换元件3401连接到导线3420，通过开关3402和电流源3419连接到导线3421，且连接到运算放大器3403的反相输入端子。运算放大器3403的非反相输入端子连接到导线3418，且其输出端子连接到导线3417。此外，信号线3416还通过开关3402、3406和3407以及缓冲器3405连接到导线3418，并且通过开关3402和3406以及电容器3404连接到导线3425。

接下来，参考图35A至35D对操作进行描述。注意，利用具有与图35A至35D相同结构的图34中的附图标记进行描述，虽然在图35A至35D中没有示出附图标记。

首先，如图35A所示，开关3402和3406导通，由此由电流源3418设定的电流流到电流-电压转换元件3401。此时，在电流-电压转换元件3401中产生电压。然后，由于电流-电压转换元件3401导致的电压降落，输入到电容器3404的一个电极的电位降低。也就是，输入到电容器3404的一个电极的电位比导线3420的电位低在电流-电压转换元件3401中产生的电位。同时，如图35B所示，开关3406断开，从而输入到电容器3404的一个电极的电位由电容器3404保持，因为电容器3404的另一个电极连接到提供有预定电位的导线3425。

如图35C所示，开关3402断开，且开关3407、3411和3412导通，由此从缓冲器3405输出近似等于保持在电容器3404中的电位。然后从缓冲器3405输出的电位施加到导线3418，并输入到运算放大器3403的非反相输入端子和晶体管3408的栅极端子。此外，电流从导线3420通过电流-电压转换元件3401和晶体管3408流到运算放大器3403的输出端子。

输入到运算放大器3403的反相输入端子的电位比导线3420的电位低在电流-电压转换元件3401中产生的电位。然后，运算放大器3403从输出端子输出电位，以便非反相输入端子和反相输入端子具有预定的电位差。

由此，在电容器3409中积聚用于晶体管3408的栅-源电压的电荷。

在发光期间，如图35D所示，开关3407、3411、3412和3415断开且开关3413和3414导通，由此为晶体管3408设定的电流从反电极3422通过发光元件3410和晶体管3408流到导线3423。

(实施例模式8)

在本实施例模式中，描述显示器件、信号线驱动电路等的结构和操作。本发明的半导体器件可以应用到信号线驱动电路和像素的一部分。

如图36所示，显示器件包括像素部分3601、扫描线驱动电路3602和信号线驱动电路3610。该扫描线驱动电路3602顺序地向像素部分3601输出选择信号。该信号线驱动电路3610顺序地向像素部分3601输出视频信号。像素部分3601通过根据视频信号控制光的状态来显示图像。从信号线驱动电路3610输入到像素部分3601的视频信号通常是电流。也就是，根据从信号线驱动电路3610输入的视频信号(电流)，布置在每个像素中的显示元件和用来控制显示元件的元件改变它们的状态。EL元件、用于FED(场致发射显示器)的元件等是布置在像素中的显示元件的实例。

注意可以提供多个扫描线驱动电路3602和信号线驱动电路3610。

在信号线驱动电路3610的结构中，其可以分成多个部分。例如，其可以被分成移位寄存器3603、第一锁存电路3604、第二锁存电路3605和数字-模拟转换电路3606。数字-模拟转换电路3606具有将电压转换成电流的功能，并且也可以具有进行伽玛校正的功能。也就是，数字-模拟转换电路3606具有向像素输出电流(视频信号)的电路，也就是本发明可以应用的电流源电路。

如图31所示，在某些情况下，根据像素的结构，用于视频信号的数字电压信号和用来控制像素中的电流源电路的电流输入到该像素。在那种情况下，数字-模拟转换电路3606不具有数字-模拟转换功能，但是具有将电压转换成电流的功能和向像素输出电流作为用于控制的电流的电路，也就是本发明可以应用的电流源电路。

此外，像素具有例如EL元件的显示元件。该像素具有向显示元件输出电流(视频信号)的电路，也就是本发明可以应用的电流源电路。

简要描述信号线驱动电路3610的操作。通过利用触发电路(FF)等的多个列形成移位寄存器3603，且时钟信号(S-CLK)、起动脉冲(SP)和反转时钟信号(S-CLKb)输入到移位寄存器3603。根据这些信号顺序地输出采样脉冲。

将从移位寄存器3603输出的采样脉冲输入到第一锁存电路3604。视频信号从视频信号线3608输入到第一锁存电路3604，并且根据采样脉冲输入的时序将视频信号保持在每列中。注意，在布置数字-模拟转换电路3606的情况下，视频信号具有数字值。此外，在这个阶段的视频信号通常为电压。但是，在第一锁存电路3604和第二锁存电路3605可以存储模拟值的情况下，在很多情况下可以省略数字-模拟转换电路3606。在那种情况下，在多数情况中视频信号为电流。而且，在输出到像素部分3601的数据具有二进制值，也就是数字值的情况下，在多数情况中可以省略数字-模拟转换电路3606。

当视频信号被保持直到第一锁存电路3604的最后一列时，锁存脉冲在水平回描期间从锁存控制线3609输入，并且保持在第一锁存电路3604中的视频信号被一次传送到第二锁存电路3605。在那之后，保持在第二锁存电路3605中的一列视频信号一次输入到数字-模拟转换电路3606。然后，从数字-模拟转换电路3606输出的信号输入到像素部分3601。

在保持在第二锁存电路3605内的视频信号输入到数字-模拟转换电路3606和像素部分3601的同时，再次从移位寄存器3603输出采样脉冲。也就是，同时进行两个操作。由此，可以进行逐行顺序驱动。随后，重复该操作。

也就是，具有图62示出的结构的电路包括于数字-模拟转换电路3606。注意，在图62中为了简化描述了3位的情况。有基本电流源电路6201A、6201B和6201C，且在设定操作中的电流量分别为Ic、2×Ic和4×Ic。基本电流源电路6201A、6201B和6201C分别连接到电流源电路6202A、6202B和6202C。因此，在输出操作中，Ic、2×Ic和4×Ic的电流量分别输出到电流源电路6202A、6202B和6202C。电流源电路6202A、6202B和6202C串联连接到开关6203A、6203B和6203C。通过从图36所示的第二锁存电路3605输出的视频信号控制该开关。然后，从每个电流源电路和开关输出的总电流输出到负载，也就是信号线。这样进行操作，使模拟电流输出到像素，作为视频信号。

在数字-模拟转换电路3606的电流源电路为进行设定操作和输出操作的电路，也就是从不同的电流源电路向其输入电流和能够输出不受晶体管特性变化的影响的电流的电路的情况下，需要用来向电流源电路提供电流的电路。在那种情况下，设置参考电流源电路3614。

注意，在对电流源电路进行设定操作的情况下，需要控制其时序。在那种情况下，可以设置专用的驱动电路(例如移位寄存器)来控制设定操作。或者，可以通过利用从用来控制第一锁存电路的移位寄存器输出的信号来控制对电流源电路的设定操作。也就是，第一锁存电路和电流源电路这两者可以通过一个移位寄存器控制。在那种情况下，从用来控制第一锁存电路的移位寄存器输出的信号可以直接输入到电流源电路。或者，为了分开第一锁存电路的控制和电流源电路的控制，可以通过一个用来控制所述分开的电路来控制电流源电路。或者，可以通过利用从第二锁存电路输出的信号来控制对电流源电路的设定操作。从第二锁存电路输出的信号通常为视频信号。因此，为了分开利用其作为视频信号的情况和控制电流源电路的情况，可以通过控制所述分开的电路来控制电流源电路。

注意，信号线驱动电路和其一部分(电流源电路、放大器电路等)不位于与像素部分3601相同的基片上，并且在某些情况下例如利用外部的IC芯片形成。

注意，信号线驱动电路等的结构并不限于图36所示的。

例如，在第一锁存电路3604和第二锁存电路3605能够存储模拟值的情况下，如图37所示，视频信号(模拟电流)可以从参考电流源电路3614向第一锁存电路3604输入。此外，在某些情况下第二锁存电路3605并不包括于图37中。在那种情况下，通常在第一锁存电路3604中设置大量的电流源电路。

在这种情况下，本发明可以应用到图36中数字-模拟转换电路3606中的电流源电路。在数字-模拟转换电路3606中有多个单元电路，并且电流源电路和放大器电路设置在参考电流源电路3614中。

或者，在图37中，本发明可以应用到第一锁存电路3604中的电流源电路。在第一锁存电路3604中有多个单元电路，并且基本电流源和附加电流源设置在参考电流源电路3614中。例如，如图61所示，提供基本电流源电路6101和对应于每列的像素的电流源电路6102。

或者，本发明可以应用到图36和37中的像素部分3601中的像素(其中的电流源电路)。在像素部分3601中有多个单元电路，并且电流源电路和放大器电路设置在信号线驱动电路3610中。

也就是，提供电流的电路位于电路的不同部分。需要这种电流源电路输出精确的电流。因此，通过利用不同的电流源电路来设定这种电流源电路，以便晶体管可以输出精确的电流。也需要不同的电流源电路输出精确的电流。因此，存在作为参考的电流源电路，根据其顺序地设定电流源晶体管。从而，电流源电路可以输出精确的电流。因此，本发明可以应用到这种部分。

(实施例模式9)

在本实施例模式中，参考图38A和38B，描述实施例模式1中描述的显示面板的结构。

注意图38A是显示面板的俯视图，而图38B是沿着图38A的线A-A′的截面图。该显示面板包括信号线驱动电路3801、像素部分3802、第一扫描线驱动电路3803和第二扫描线驱动电路3806，其通过虚线示出。此外，还提供了密封基片3804和密封材料3805。被密封材料3805包围的部分为空间3807。

注意，导线3808是用来传送向第一扫描线驱动电路3803、第二扫描线驱动电路3806和信号线驱动电路3801输入的信号的导线，并从用作外部输入端子的FPC(柔性印制电路)3809接收视频信号、时钟信号、起始脉冲信号等。通过COG(玻璃上芯片)等，IC芯片(每个都包括存储电路、缓冲电路等的半导体芯片)3819A和3819B安装在FPC3809和显示面板的连接部分上。注意，这里仅示出了FPC3809，然而，印刷线路板(PWB)可以附着于FPC3809。本说明书中的显示器件不仅包括显示面板的主体，还包括具有附着在其上的FPC或PWB的部分。

接下来参考图38B描述截面结构。在基片3810上形成像素部分3802和外围驱动电路(第一扫描线驱动电路3803、第二扫描线驱动电路3806和信号线驱动电路3801)。这里，示出了信号线驱动电路3801和像素部分3802。

注意信号线驱动电路3801包括TFT 3820和3821。此外，在本实施例模式中，示出了在一个基片上形成了外围驱动电路的显示面板；然而，本发明并不限于此。外围驱动电路的一些或全部可以形成在IC芯片等之内，并通过COG等安装。

此外，像素部分3802包括TFT 3811和3812。注意TFT 3812的源极连接到第一电极(像素电极)3813。形成绝缘膜3814，以便覆盖第一电极3813的末端部分。这里，正光敏丙烯酸树脂膜用作绝缘膜3814。

为了获得良好的覆盖，形成绝缘膜3814以便在绝缘膜3814的顶端部分或底端部分上形成具有曲率的曲面。例如，在利用正光敏丙烯酸作为绝缘膜3814的材料的情况下，优选地是，仅绝缘膜3814的顶端部分具有曲面，其具有曲率半径(0.2到3μm)。而且，可以使用通过光可变为不可溶解于蚀刻剂的负光敏丙烯酸、或通过光可变为溶解于蚀刻剂的正光敏丙烯酸作为绝缘膜3814。

在第一电极3813上形成包含有机化合物的层3816和第二电极(反电极)3817。这里，优选利用具有高功函数的材料作为用于第一电极3813的材料，第一电极3813作为阳极。例如，可以使用氧化铟锡(ITO)膜、氧化铟锌(IZO)膜、氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等的单层，氮化钛膜和包含铝作为主要成分的膜的叠层，氮化钛膜、包含铝作为主要成分的膜和氮化钛膜的三层结构等。注意，对于叠层结构，导线的阻抗低，可以获得良好的欧姆接触，并可获得阳极的功能。

通过利用淀积掩模的汽相淀积或喷墨，形成包含有机化合物的层3816。属于元素周期表第4族的金属络合物用作包含有机化合物的层3816的一部分。此外，也可以与低分子材料或高分子材料结合使用。此外，作为用于包含有机化合物的层3816的材料，通常使用有机化合物的单层或叠层；然而，在本实施例模式中，无机化合物可以用于由有机化合物形成的膜的一部分。而且，也可以使用已知的三态材料。

此外，作为用作形成在包含有机化合物的层3816上的第二电极3817的材料，可以使用具有低功函数的材料(Al，Ag，Li，Ca，或它们的合金，例如MgAg、MgIn、AILi、CaF₂或氮化钙)。在从包含有机化合物的层3816产生的光穿过第二电极3817的情况下，优选使用薄化金属薄膜和透光导电膜(ITO(氧化铟锡)膜、氧化铟氧化锌合金(In₂O₃-ZnO)、氧化锌(ZnO)等)的叠层。

此外，通过用密封材料3805将密封基片3804附着在基片3810上，在由基片3810、密封基片3804和密封材料3805围绕的空间3807中提供发光元件3818。注意，空间3807可以用密封材料3805以及隋性气体(氮、氩等)填充。

注意，环氧基树脂优选用作密封材料3805。此外，优选这些材料尽可能地不传送湿气或氧气。作为用于密封基片3804的材料，可以使用玻璃基片，石英基片，由FRP(玻璃纤维增强塑料)、PVF(聚氟乙烯)、聚酯薄膜、聚酯、丙烯酸等形成的塑料基片。

如上所述，可以获得显示面板。注意，上述的结构是一个实例，并且本发明的显示面板的结构并不限于此。注意，本发明的半导体器件可以应用到在本实施例模式中描述的显示面板的信号线驱动电路或像素。

如图38A和38B所示，通过在一个基片上形成信号线驱动电路3801、像素部分3802、第一扫描线驱动电路3803和第二扫描线驱动电路3806，可以降低显示器件的成本。

注意，本显示面板的结构不限于图38A示出的结构，其中信号线驱动电路3801、像素部分3802、第一扫描线驱动电路3803和第二扫描线驱动电路3806形成在相同的基片上；与信号线驱动电路3801对应的图44A中示出的信号线驱动电路4401可以形成在IC芯片中，且通过COG等安装在显示面板上。注意，在图44A中基片4400、像素部分4402、第一扫描线驱动电路4403、第二扫描线驱动电路4404、FPC4405、IC芯片4406和4407、密封基片4408和密封材料4409分别对应于图38A中的基片3810、像素部分3802、第一扫描线驱动电路3803、第二扫描线驱动电路3806、FPC3809、IC芯片3819A和3819B、密封基片3804和密封材料3805。

也就是，只有需要高速工作的信号线驱动电路利用CMOS等形成在IC芯片中，由此实现低功耗。此外，通过将IC芯片形成于由硅晶片等形成的半导体芯片之中，可以实现更高速的操作和更低的功耗。

通过在作为像素部分4402的同一基片上形成第二扫描线驱动电路4403和第一扫描线驱动电路4404，可以实现成本降低。

以这种方式，可以实现高清晰度显示器件的成本降低。此外，通过将包括功能电路(存储器或缓冲器)的IC芯片安装在FPC4405和基片4400的连接部分，可以有效地利用基片面积。

而且，与图38A中示出的信号线驱动电路3801、第一扫描线驱动电路3803和第二扫描线驱动电路3806对应的图44B中示出的信号线驱动电路4411、第一扫描线驱动电路4414和第二扫描线驱动电路4413可以形成在IC芯片中，并通过COG等安装在显示面板上。在这种情况下，可以实现低功耗和高清晰度显示器件。因此，为了获得具有低功耗的显示器件，优选将多晶硅用于像素部分中使用的晶体管的半导体层。注意，图44B中的基片4410、像素部分4412、FPC4415、IC芯片4416和4417、密封基片4418和密封材料4419分别对应于图38A中的基片3810、像素部分3802、FPC3809、IC芯片3819A和3819B、密封基片3804和密封材料3805。

此外，通过将非晶硅用作像素部分4412的晶体管的半导体层，可以进一步实现成本降低。而且，可以制造大显示面板。

此外，在像素的行方向和列方向上不一定提供第二扫描线驱动电路、第一扫描线驱动电路和信号线驱动电路。例如，如图45A所示，形成于IC芯片的外围驱动电路4501可以具有图44B示出的第一扫描线驱动电路4414、第二扫描线驱动电路4413和信号线驱动电路4411的功能。注意，图45A中的基片4500、像素部分4502、FPC4504、IC芯片4505和4506、密封基片4507和密封材料4508分别对应于图38A中的基片3810、像素部分3802、FPC3809、IC芯片3819A和3819B、密封基片3804和密封材料3805。

图45B示出了示出图45A所示的显示器件的导线的连接的示意图。提供了基片4510、外围驱动电路4511、像素部分4512和FPC4513和4514。信号和电源电位从FPC4513外部地输入到外围驱动电路4511。来自外围驱动电路4511的输出被输入到行方向中的导线和列方向中的导线，所述导线连接到像素部分4512中的像素。

此外，图39A和39B示出了可以应用到发光元件3818的发光元件的实例。也就是，参考图39A和39B，描述可以应用到实施例模式1至4中描述的像素的发光元件的结构。

在图39A示出的发光元件中，按顺序在基片3901上叠置阳极3902、由空穴注入材料形成的空穴注入层3903、由空穴传送材料形成的空穴传送层3904、发光层3905、由电子传送材料形成的电子传送层3906、由电子注入材料形成的电子注入层3907和阴极3908。这里，发光层3905可以仅用一种发光材料形成；然而，其也可以用两种或多种材料形成。本发明的结构并不限于此。

除图39A示出的每个功能层都叠置的叠层结构之外，还有广泛的变化，例如，由高分子化合物形成的元件，在发光层中利用从三重激发态发光的三态发光材料的高效元件。这也能够应用到发白光元件，利用空穴阻挡层等，通过控制载流子的复合区域，将发光区分成两个区域，就可以获得发白光元件。

可以通过在具有阳极3902(氧化铟锡：ITO)的基片3901上顺次气相沉积空穴注入材料、空穴传送材料和发光材料形成图39A所示的本发明的元件。接下来，气相沉积电子传送材料和电子注入材料，且最后气相沉积阴极3908。

如下是适合于空穴注入材料、空穴传送材料、电子传送材料、电子注入材料和发光材料的材料。

作为空穴注入材料，例如卟啉基化合物的有机化合物、苯二甲蓝染料(在下文中称为“H₂Pc”)、铜酞菁(在下文中称为“CuPc”)等是有效的。此外，也可以使用具有电离电位的值比要使用的空穴传送材料的电离电位的值小且具有空穴传送功能的材料作为空穴注入材料。还有通过化学掺杂导电高分子化合物获得的材料，该化合物包括聚苯胺和用聚磺苯乙烯(在下文中称为“PSS”)掺杂的聚乙烯二氧噻吩(polyethylene dioxythiophene)(在下文中称为“PEDOT”)。同样，在阳极的平面化方面，绝缘体的高分子化合物是有效的，并且通常使用聚酰亚胺(在下文中称为“PI”)。此外，也可以使用无机化合物，除例如金或铂的金属薄膜外，其还包括氧化铝的极薄膜(在下文中称为“氧化铝”)。

更广泛地用作空穴传送材料的是芳香胺基(也就是，具有苯环-氮键)化合物。广泛使用的材料包括4，4’-二(二苯氨基)-联苯(4，4’-bis(diphenylamino)-biphenyl)(在下文中称为“TAD”)；其衍生物例如4，4’-bis[N-(3-methylphenyl)-N-phenyl-amino]-biphenyl(在下文中称为“TPD”)；4，4’-bis[N-(1-naphthyl)-N-phenyl-amino]-biphenyl(在下文中称为“α-NPD”)；和星爆式芳香胺化合物，例如，4，4’，4”-tris(N，N-diphenyl-amino)-triphenylamine(在下文中称为“TDATA”)和4，4’，4”-tris[N-(3-methylphenyl)-N-phenyl-amino]-triphenylamine(在下文中称为“MTDATA”)。

作为电子传送材料，通常使用金属络合物，其包括具有喹啉构架或苯并喹啉构架的金属络合物，例如Alq₃、BAlq、tri(4-methyl-8-quinolato)aluminum(在下文中称为“Almq”)或bis(10-hydroxybenzo[h]-quinolinato)beryllium(在下文中称为“BeBq”)；另外，具有唑基或噻唑配合基的金属络合物，例如，bis[2-(2-hydroxyphenyl)-benzoxazolato]zinc(在下文中称为“Zn(BOX)₂”)或bis[2-(2-hydroxyphenyl)-benzothiazolato]zinc(在下文中称为“Zn(BTZ)₂”)。此外，除金属络合物之外，恶二唑衍生物，例如，2-(4-biphenylyl)-5-(4-tert-butylphenyl)-1，3，4-oxadiazole(在下文中称为“PBD”)和OXD-7；三唑衍生物，例如，TAZ和3-(4-tert-butylphenyl)-4-(4-ethylphenyl)-5-(4-biphenylyl)-2，3，4-triazole(在下文中称为“p-EtTAZ”)；和菲咯啉衍生物，例如，红菲绕啉(在下文中称为“BPhen”)和BCP；具有电子传送特性。

作为电子注入材料，可以使用上述的电子传送材料。另外，通常使用，绝缘体极薄膜，例如，金属卤化物例如氟化钙、氟化锂或氟化铯，碱金属氧化物例如氧化锂等。此外，例如乙酰基丙酮酸锂(lithium acetyl acetonate)(在下文中称为“Li(acac)”)或8-quinolinolato-lithiumm(在下文中称为“Liq”)的碱金属络合物也是有效的。

作为发光材料，除了上述的金属络合物例如Alq₃、Almq、BeBq、BAlq、Zn(BOX)₂和Zn(BTZ)₂之外，各种荧光颜料也是有效的。该荧光颜料包括蓝色的4，4’-二(2，2-二苯基-乙烯基)-联苯(4，4’-bis(2，2-diphenyl-vinyl)-biphenyl)和红橙色的4-(dicyanomethylene)-2-methyl-6-(p-dimethylaminostysyl)-4H-pyran等。而且，可以利用三态发光材料，其主要包括用铂或铱作为中心金属的络合物。作为三态发光材料，已知的有三(2-苯基吡啶)铱，bis(2-(4’-tryl)pyridinato-N，C^2’)acetylacetonato iridium(在下文中称为“acacIr(tpy)₂”)，2，3，7，8，12，13，17，18-octaethyl-21H，23Hporphyrin-platinum等。

通过结合利用每个都具有如上述功能的材料，可以形成高度可靠的发光元件。

如图39B所示，可以使用以与图39A的顺序相反的顺序形成其中的层的发光元件。也就是，按如下顺序在基片3911上叠置阴极3918、由电子注入材料形成的电子注入层3917、由电子传送材料形成的电子传送层3916、发光层3915、由空穴传送材料形成的空穴传送层3914、由空穴注入材料形成的空穴注入层3913和阳极3912。

另外，为了提取发光元件发射的光，至少需要阳极和阴极中的一个来透射光。在基片上形成TFT和发光元件；并且存在具有顶发射结构、具有底发射结构和具有双发射结构的发光元件，顶发射结构是通过与基片相对的表面进行发光的结构，底发射结构是通过基片一侧的表面进行发光的结构，而双发射结构是分别通过与基片相对的表面和基片一侧的表面进行发光的结构。本发明的像素的结构可以应用到具有任何发射结构的发光元件。

参考图40A描述具有顶发射结构的发光元件。

在基片4000上形成驱动TFT4001，并形成与驱动TFT4001的源极相接触的第一电极4002，在其上形成包含有机化合物的层4003和第二电极4004。

此外，第一电极4002是发光元件的阳极。第二电极4004是发光元件的阴极。也就是，在第一电极4002和第二电极4004之间插入包含有机化合物的层4003的区域对应于发光元件。

此外，作为用于作为阳极的第一电极4002的材料，优选使用具有高功函数的材料。例如，可以使用氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等的单层，氮化钛膜和包含铝作为主要成分的膜的叠层，氮化钛膜、包含铝作为主要成分的膜和氮化钛膜三层的叠层，等等。在用叠层结构的情况下，导线的阻抗低，可以获得更好的欧姆接触，并且可以进一步获得阳极的功能。通过利用反射光的金属膜，可以形成不透射光的阳极。

作为用于起阴极作用的第二电极4004的材料，优选使用由具有低功函数的材料(Al、Ag、Li、Ca，或它们的合金例如，MgAg、MgIn、AILi、CaF₂、或氮化钙)形成的金属薄膜和(氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)，等的)光透射导电膜的叠层。通过以这种方式利用金属薄膜和光透射导电膜，可以形成能够透射光的阴极。

以这种方式，如图40A中的箭头所示，来自发光元件的光可以提取到顶表面。也就是，在应用图38A示出的显示面板的情况下，光发射到密封基片3804一侧。因此，在将具有顶发射结构的发光元件利用到显示器件的情况下，透射光的基片用作密封基片3804。

在提供光学膜的情况下，光学膜可以提供在密封基片3804的上方。

注意，由用作阴极和具有低功函数的材料，例如MgAg、MgIn或AILi形成的金属膜可以用于第一电极4002。对于第二电极4004，可以使用光透射膜，例如ITO(氧化铟锡)膜或氧化铟锌(IZO)膜。因而，利用这种结构，可以提高顶发光的透射率。

此外，参考图40B，描述具有底发射结构的发光元件。由于除了光发射结构之外与图40A的结构相同，所以使用与图40A相同的附图标记。

这里，作为用于作为阳极的第一电极4002的材料，优选使用具有高功函数的材料。例如，可以使用光透射膜，如氧化铟锡(ITO)膜或氧化铟锌(IZO)膜。通过利用光透射导电膜，可以形成能够透射光的阳极。

作为用于起阴极作用的第二电极4004的材料，可以使用由具有低功函数的材料(Al、Ag、Li、Ca，或它们的合金例如，MgAg、MgIn、AILi、CaF₂、或氮化钙)形成的金属薄膜。通过利用反射光的金属薄膜，可以形成不能透射光的阴极。

以这种方式，如图40B中的箭头所示，来自发光元件的光可以提取到底表面。也就是，在应用图38A和38B示出的显示面板的情况下，光发射到基片3810一侧。因此，在将具有底发射结构的发光元件利用到显示器件的情况下，透射光的基片用作基片3810。

在提供光学膜的情况下，光学膜可以提供在基片3810的上方。

参考图40C，描述具有双发射结构的发光元件。由于除了光发射结构之外与图40A的结构相同，所以使用与图40A相同的附图标记。

这里，作为用于作为阳极的第一电极4002的材料，优选使用具有高功函数的材料。例如，可以使用光透射膜，如ITO(氧化铟锡)膜或氧化铟锌(IZO)膜。通过利用光透射导电膜，可以形成能够传送光的阳极。

作为用于起阴极作用的第二电极4004的材料，优选使用由具有低功函数的材料(Al、Ag、Li、Ca，或它们的合金例如，MgAg、MgIn、AILi、CaF₂、或氮化钙)形成的金属薄膜和光透射导电膜(ITO(氧化铟锡)、氧化铟氧化锌(In₂O₃-ZnO)合金、氧化锌(ZnO)等)的叠层。通过以这种方式利用金属薄膜和光透射导电膜，可以形成能够透射光的阴极。

以这种方式，如图40C中的箭头所示，来自发光元件的光可以提取到两个表面。也就是，在应用图38A和38B示出的显示面板的情况下，光发射到基片3810侧和密封基片3804侧。因此，在将具有双发射结构的发光元件利用到显示器件的情况下，透射光的基片用作基片3810和密封基片3804。

在提供光学膜的情况下，可以在基片3810和密封基片3804这两者上都提供光学膜。

通过利用白光发射元件和彩色滤光器，本发明还可以应用到能够实现全色显示的显示器件。

如图41所示，在基片4100上形成基膜4102，并且在其上形成驱动TFT4101。形成与驱动TFT 4101的源极接触的第一电极4103，并且在其上形成包含有机化合物的层4104和第二电极4105。

第一电极4103是发光元件的阳极。第二电极4105是发光元件的阴极。也就是，在第一电极4103和第二电极4105之间插入包含有机化合物的层4104的区域对应于发光元件。在图41所示的结构中，发射白光。在该发光元件上提供红色滤光器4106R、绿色滤光器4106G和蓝色滤光器4106B，由此可以进行全色显示。此外，提供用来分开这些彩色滤光器的黑基体(也称为BM)4107。

发光元件的前述结构可以结合使用，并且可以适当地用于具有本发明的像素结构的显示器件。上述的显示面板和发光元件的结构是实例，无庸置疑，本发明的像素结构可以应用于具有其它结构的显示器件。

接下来，描述显示面板的像素部分的部分截面图。

首先，参考图42A和42B与图43A和43B，描述利用结晶半导体膜(多晶硅(p-Si:H)膜)作为晶体管的半导体层的情况。

这里，例如，利用已知的膜沉积方法，通过在基片上形成非晶硅(a-Si)膜，获得半导体层。注意，该半导体膜不限于非晶硅膜，并且可以使用具有非晶结构的任何半导体膜(包括微晶半导体膜)。此外，可以使用具有非晶结构的复合半导体膜，例如非晶硅锗膜。

然后，通过激光器结晶、利用RTA或退火炉的热结晶、利用促进结晶的金属元素的热结晶等，结晶非晶硅膜。无庸置疑，可以结合地进行这些结晶。

作为前述结晶的结果，在非晶半导体膜的部分中形成结晶区域。

另外，具有部分增加的结晶度的结晶半导体膜被图案化成所希望的形状，并且形成具有结晶区域的岛状半导体膜。该半导体膜用作晶体管的半导体层。注意，图案化用来处理膜形状，这意味着通过光刻技术形成膜图案(包括在感光丙烯酸中形成接触孔和处理光敏丙烯酸使得成为隔离物)，通过光刻技术形成掩模图案并利用该掩模图案蚀刻等。

如图42A和42B所示，在基片42101上形成基膜42102，并在其上形成半导体层。该半导体层包括位于驱动晶体管42118中的沟道形成区42103和用作源和漏区的杂质区42105；和位于电容器42119中的沟道形成区42106、LDD区42107和用作下电极的杂质区42108。注意，可以对沟道形成区42103和42106进行沟道掺杂。

作为基片，可以使用玻璃基片、石英基片、陶瓷基片、塑料基片等。可以利用氮化铝(AIN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层或它们的叠层形成基膜42102。

在半导体层上形成电容器的栅极42110和上电极42111，在它们之间插入棚极绝缘膜42109。

形成层间绝缘膜42112，以覆盖驱动晶体管42118和电容器42119。然后，在层间绝缘膜42112中形成接触孔，穿过该接触孔导线42113和杂质区42105连接。形成与导线42113接触的像素电极42114，并形成层间绝缘体42115以覆盖像素电极42114和导线42113的末端部分。这里，利用正光敏丙稀酸树脂膜形成层间绝缘体42115。然后，在像素电极42114上形成包含有机化合物的层42116和反电极42117。由此，发光元件42120对应于在像素电极42114和反电极42117之间插入包含有机化合物的层42116的区域。

另外，如图42B所示，可以提供区域42201，以与形成电容器42119的下电极的一部分的LDD区域中的上电极42111交叠。注意，与图42A中相同的部分用相同的附图标记表示，并省略了它们的描述。

另外，如图43A所示，可以提供第二上电极42301，其形成在与和驱动晶体管42118的杂质区42105接触的导线42113相同的层中。注意，与图42A中的共用的部分用相同的附图标记表示，并省略了它们的描述。通过在第二上电极42301和上电极42111之间插入层间绝缘膜42112形成第二电容器。另外，由于第二上电极42301与杂质区42108接触，所以具有在上电极42111和沟道形成区42106之间插入栅绝缘膜42109这样一种结构的第一电容器，和具有在上电极42111和第二上电极42301之间插入层间绝缘膜42112这样一种结构的第二电容器并联，以便获得具有第一和第二电容器的电容器42302。由于电容器42302具有第一和第二电容器的总电容量，所以可以在小区域中形成具有大容量的电容器。也就是，利用本发明的像素结构中的电容器将导致进一步提高的孔径比。

或者，可以采用图43B所示的电容器的结构。在基片43101上形成基膜43102，并在其上形成半导体层。该半导体层包括沟道形成区43103和用作驱动晶体管43118的源和漏区的杂质区43105。注意，可以对沟道形成区43103进行沟道掺杂。

作为基片，可以使用玻璃基片、石英基片、陶瓷基片、塑料基片等。可以利用氮化铝(AIN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层或它们的叠层形成基膜43102。

在半导体层上形成栅极43107和第一电极43108，在它们之间插入栅绝缘膜43106。

形成第一层间绝缘膜43109，以覆盖驱动晶体管43118和第一电极43108。然后，在第一层间绝缘膜43109中形成接触孔，通过该接触孔导线43110和杂质区43105接触。另外，在与导线43110相同的层中并用与导线43110相同的材料形成第二电极43111。

此外，形成第二层间绝缘膜43112，以覆盖导线43110和第二电极43111。然后，在第二层间绝缘膜43112中形成接触孔，通过该接触孔形成与导线43110接触的像素电极43113。在与像素电极43113相同的层中并用与像素电极43113相同的材料形成第三电极43114。这里，电容器43119由第一电极43108、第二电极43111和第三电极43114形成。

形成绝缘膜43115以覆盖像素电极43113的末端部分和第三电极43114，在其上形成包含有机化合物的层43116和反电极43117。然后，发光元件43120对应于在像素电极43113和反电极43117之间插入包含有机化合物的层43116的区域。

如上所述，可以给出图42A和42B与图43A和43B示出的每个结构，作为利用结晶半导体膜用于其半导体层的晶体管的结构。注意，具有图42A和42B与图43A和43B示出的结构的晶体管是具有顶棚结构的晶体管的实例。也就是，该晶体管可以是p沟道晶体管或n沟道晶体管。在该晶体管为n沟道晶体管的情况下，可以形成LDD区，以与栅极交叠或不交叠，或与栅极部分交叠。此外，该栅极可以具有锥形的形状，且LDD区可以以自对准的方式提供在栅极的锥形部分的下方。另外，栅极的数目不限于两个，并可以使用具有三个或更多个栅极的多栅极结构，或也可以使用单栅极结构。

接下来，作为利用多晶硅(p-Si:H)作为其半导体层的晶体管的结构，图46A示出了利用下述晶体管的显示面板的部分截面图，该晶体管具有栅极插入在基片和半导体层之间的结构，也就是，具有栅极位于半导体层下面的底栅结构的晶体管。

在基片4601上形成基膜4602。然后，在基膜4602上形成栅极4603。在与栅极相同的层中并用与栅极相同的材料形成第一电极4604。作为栅极4603的材料，可以使用加入了磷的多晶硅。除多晶硅之外，可以使用作为金属和硅的化合物的硅化物。

然后，形成栅绝缘膜4605，以覆盖栅极4603和第一电极4604。作为栅绝缘膜4605，使用氧化硅膜、氮化硅膜等。

在栅绝缘膜4605上形成半导体层。该半导体层包括，位于驱动晶体管4622中的沟道形成区4606、LDD区域4607和用作源或漏区的杂质区4608，和沟道形成区4609、LDD区域4610和杂质区4611，其用作电容器4623的第二电极。注意，可以对沟道形成区4606和4609进行沟道掺杂。

作为基片，可以使用玻璃基片、石英基片、陶瓷基片、塑料基片等。可以利用氮化铝(AIN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层或它们的叠层形成基膜4602。

形成第一层间绝缘膜4612，以覆盖半导体层。然后，在第一层间绝缘膜4612上形成接触孔，通过该接触孔导线4613和杂质区4608相接触。在与导线4613相同的层中用与导线4613相同的材料形成第三电极4614。用第一电极4604、第二电极和第三电极4614形成电容器4623。

另外，在第一层间绝缘膜4612中形成开口部分4615。形成第二层间绝缘膜4616，以覆盖驱动晶体管4622、电容器4623和开口部分4615。然后，在第二层间绝缘膜4616中形成接触孔，通过该接触孔形成像素电极4617。然后，形成绝缘膜4618，以覆盖像素电极4617的末端部分。例如，可以使用正光敏丙稀酸树脂膜。随后，在像素电极4617上形成包含有机化合物的层4619和反电极4620。由此，发光元件4621对应于这样一个区域，其中在像素电极4617和反电极4620之间插入包含有机化合物的层4619。开口部分4615位于发光元件4621的下方。也就是，在从基片侧提取从发光元件4621发射的光的情况下，由于存在开口部分4615，可以提高透射率。

此外，可以在与图46A中的像素电极4617相同的层中并用与其相同的材料形成第四电极4624，以获得如图46B所示的结构。在这种情况下，可以用第一电极4604、第二电极、第三电极4614和第四电极4624形成电容器4625。

接下来，描述利用非晶硅(a-Si:H)膜作为晶体管的半导体层的情况。图47A和47B示出了顶栅晶体管的情况，以及图48A、48B、49A和49B示出了底栅晶体管的情况。

图47A示出了具有向前交错结构的晶体管的截面图，使用非晶硅作为其半导体层。在基片4701上形成基膜4702。此外，在基膜4702上形成像素电极4703。另外，在与像素电极4703相同的层中并用与像素电极4703相同的材料形成第一电极4704。

作为基片，可以使用玻璃基片、石英基片、陶瓷基片、塑料基片等。可以利用氮化铝(AIN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层或它们的叠层形成基膜4702。

在基膜4702上形成导线4705和4706，并用导线4705覆盖像素电极4703的末端部分。在导线4705和4706上分别形成每个都具有N型导电性的N型半导体层4707和4708。另外，在导线4705和4706之间和在基膜4702上形成半导体层4709，其部分地延伸以覆盖N型半导体层4707和4708。注意，该半导体层用非晶半导体膜形成，例如非晶硅(a-Si:H)膜或微晶半导体(μ-Si:H)膜。然后，在半导体层4709上形成栅绝缘膜4710，并在与栅绝缘膜4710相同的层中并用与栅绝缘膜4710相同的材料形成绝缘膜4711，而且也在第一电极4704上。注意，作为栅绝缘膜4710，使用氧化硅膜、氮化硅膜等。

在栅绝缘膜4710上形成栅极4712。另外，在与棚极相同的层中并用与栅极相同的材料形成第二电极4713，并且在第一电极4704上，绝缘膜4711插在它们中间。电容器4719对应于这样一个区域，其中在第一电极4704和第二电极4713之间插入绝缘膜4711。形成层间绝缘膜4714，以覆盖像素电极4703、驱动晶体管4718和电容器4719的末端部分。

在层间绝缘膜4714上形成包含有机化合物的层4715和反电极4716，且像素电极4703位于层间绝缘膜4714的开口部分。由此，发光元件4717对应于这样一个区域，其中在像素电极4703和反电极4716之间插入包含有机化合物的层4715。

如图47A所示的第一电极4704可像如图47B所示的第一电极4720那样形成。在与导线4705和4706相同的层中并用与其相同的材料形成第一电极4720。

图48A和48B是显示面板的部分截面图，该显示面板具有用非晶硅作为其半导体层的底栅晶体管。

在基片4801上形成基膜4802。在基膜4802上在相同的层中并用相同的材料形成栅极4803和第一电极4804。作为栅极4803的材料，可以使用加入了磷的多晶硅。除多晶硅外，可以使用作为金属和硅的化合物的硅化物。

然后，形成栅绝缘膜4805以覆盖栅极4803和第一电极4804。作为栅绝缘膜4805，使用氧化硅膜、氮化硅膜等。

在栅绝缘膜4805上形成半导体层4806。另外，在与半导体层4806相同的层中并用与半导体层4806相同的材料形成半导体层4807。

作为基片，可以使用玻璃基片、石英基片、陶瓷基片、塑料基片等。可以利用氮化铝(AIN)、氧化硅(SiO₂)、氮氧化硅(SiO_xN_y)等的单层或它们的叠层形成基膜4802。

在半导体层4806上形成具有N型导电性的N型半导体层4808和4809，并在半导体层4807上形成N型半导体层4810。

在N型半导体层4808和4809上分别形成导线4811和4812，并在N型半导体层4810上，在与导线4811和4812相同的层中用与导线4811和4812相同的材料形成导电层4813。

由此，用半导体层4807、N型半导体层4810和导电层4813形成第二电极。注意，形成了具有在第二电极和第一电极4804之间插入栅绝缘膜4805的结构的电容器4820。

延伸导线4811的一个末端部分，并形成像素电极4814以与延伸导线4811的上部接触。

另外，形成绝缘膜4815，以覆盖像素电极4814、驱动晶体管4819和电容器4820的末端部分。

然后，在像素电板4814和绝缘膜4815上形成包含有机化合物的层4816和反电极4817。发光元件4818对应于这样一个区域，其中在像素电极4814和反电极4817之间插入包含有机化合物的层4816。

半导体层4807和作为电容器的第二电极的一部分的N型半导体层4810不是必须需要的。也就是，第二电极可以是导电层4813，以使电容器可具有在第一电极4804和导电层4813之间插入栅绝缘膜的结构。

注意，在形成图48A中的导线4811之前形成像素电极4814，由此可以获得图48B所示的电容器4822，其具有在第一电极4804和由像素电极4814形成的第二电极4821之间插入栅绝缘膜4805的结构。

虽然图48A和48B示出了倒转交错沟道蚀刻晶体管，但也可以使用沟道-保护晶体管。参考图49A和49B描述沟道-保护晶体管。

图49A示出的沟道-保护晶体管与图48A示出的沟道蚀刻驱动晶体管4819的不同之处在于：在半导体层4806中的沟道形成区上提供用作蚀刻掩模的绝缘体4901。除这一点外的共同部分用相同的附图标记表示。

类似地，图49B示出的沟道-保护晶体管与图48B示出的沟道蚀刻驱动晶体管4819的不同之处在于：在半导体层4806中的沟道形成区上提供用作蚀刻掩模的绝缘体4901。除这一点外的共同部分用相同的附图标记表示。

通过利用非晶半导体膜作为包括于本发明的像素中的晶体管的半导体层(沟道形成区，源区，漏区等)，可以降低制造成本。

注意，可以应用本发明的像素结构的晶体管和电容器的结构不限于上述的结构，且可以使用晶体管和电容器的各种结构。

(实施例模式10)

本发明的显示器件可以应用到各种电子设备的电路部分，尤其是组成电子设备的显示部分的电路。该电子设备包括照相机例如摄影机和数字照相机、护目镜型显示器、导航系统、音频再现设备(汽车音频部件立体声系统，音频部件立体声系统等)、计算机、游戏机、便携式信息终端(移动电脑、手机、移动游戏机、电子书等)、具有记录介质的图象再现设备(具体地，用来再现记录介质例如数字化视频光盘(DVD)并具有用来显示再现图象的显示器的设备)等。

图50A示出了显示器，其包括机架50001、支撑座50002、显示部分50003、扬声器部分50004、视频输入终端50005等。注意，该显示器包括用来显示例如个人计算机的信息、接收电视广播和显示广告的所有显示设备。

图50B示出了照相机，其包括主体50101、显示部分50102、图象接收部分50103、操作按键50104、外接端口50105、快门50106等。

图50C示出了计算机，其包括主体50201、机架50202、显示部分50203、键盘50204、外部连接端口50205、指点鼠标50206等。

图50D示出了移动计算机，其包括主体50301、显示部分50302、开关50303、操作键盘50304、红外端口50305等。

图50E示出了具有记录介质的便携式图像再现设备(具体地，DVD再现设备)，其包括主体50401、机架50402、显示部分A 50403、显示部分B50404、记录介质(DVD等)读取部分50405、操作按键(50406)、扬声器部分50407等。

图50F示出了护目镜型显示器，其包括主体50501、显示部分50502和臂部分50503。

图50G示出了摄像机，其包括主体50601、显示部分50602、机架50603、外部连接端口50604、遥控接收部分50605、图像接收部分50606、电池50607、音频输入部分50608、操作按键50609、目镜部分50610等。

图50H示出了移动电话，其包括主体50701、机架50702、显示部分50703、音频输入部分50704、音频输出部分50705、操作按键50706、外部连接端口50707、天线50708等。

由此，本发明可以应用到各种电子设备。

(实施例模式11)

在本实施例模式中，参考图53描述了移动电话的结构实例。

显示面板5310并入机架5300，以自由地连接和分开。根据显示面板5310的尺寸，机架5300的形状和尺寸可以适当地改变。提供有显示面板5310的机架5300安装在印刷电路板5301中，以作为模块装配。

显示面板5310通过FPC5311连接到印刷电板5301。在印刷电路板5301上形成扬声器5302、麦克风5303、传送和接收电路5304、和包括CPU和控制器等的信号处理电路5305等。这种模块、输入装置5306和电池5307相结合，保存在机架5309中。设置显示面板5310的像素部分，以从形成在机架5309中的开口窗口可以看到。

通过利用TFT在同一基片上形成像素部分和一部分外围驱动电路(在多个驱动电路中工作频率低的驱动电路)，可以形成显示面板5310；将一部分外围驱动电路(在多个驱动电路中工作频率高的驱动电路)形成在IC芯片中；和通过COG(玻璃上芯片)在显示面板5310上安装该IC芯片。或者，该IC芯片可以通过利用TAB(带自动粘合)或印刷电路板连接到玻璃基片。注意，图44A示出了这种显示面板的结构的实例，其中在同一基片上形成一部分外围驱动电路作为像素部分，并且通过COG等安装提供有另一部分驱动电路的IC芯片。通过使用上述的结构，可以降低显示器件的功耗，并且可以使移动电话每次充电的寿命变长。另外，可以实现移动电话的成本减少。

另外，为了进一步降低功耗，如图44B和45A所示，可以利用TFT在基片上形成像素部分，所有的外围驱动电路可以形成在IC芯片中，并且可以通过COG(玻璃上芯片)等在显示面板上安装IC芯片。图2的像素结构用作像素部分，并且非晶半导体膜用作晶体管的半导体层，由此降低了制造成本。

注意，在本实施例模式中描述的结构是移动电话的实例，并且本发明的半导体器件的原理不仅可以应用到具有上述结构的移动电话，也可以应用到具有不同结构的移动电话。

(实施例模式12)

图51示出了组合显示面板5101和电路板5102的EL模块。该显示面板5101包括像素部分5103、扫描线驱动电路5104和信号线驱动电路5105。在电路板5102上形成控制电路5106、信号线驱动电路5107等。通过连接导线5108使显示面板5101和电路板5102彼此连接。作为连接导线，可以使用FPC等。

通过利用TFT在同一基片上形成像素部分和一部分外围驱动电路(在多个驱动电路中工作频率低的驱动电路)可以形成显示面板5101；将一部分外围驱动电路(在多个驱动电路中工作频率高的驱动电路)形成在IC芯片中；和通过COG(玻璃上芯片)等在显示面板5101上安装该IC芯片。可选地，该IC芯片可以通过利用TAB(带自动粘合)或印刷电路板安装到显示面板5101上。注意，图44A示出了在同一基片上形成一部分外围驱动电路作为像素部分且通过COG等安装提供有另一部分驱动电路的IC芯片的结构的实例。

另外，为了进一步降低功耗，可以在玻璃基片上利用TFT形成像素部分，所有的外围驱动电路可以形成在IC芯片中，并且可以通过COG(玻璃上芯片)等在显示面板上安装该IC芯片。

优选地是，在非晶半导体膜应用于组成像素的晶体管的半导体层的情况下，利用TFT在基片上形成像素部分，将所有驱动电路形成在IC芯片中，并且通过COG(玻璃上芯片)将IC芯片安装在显示面板上。注意，图44B示出了在基片上形成像素部分并通过COG等将提供有外围驱动电路的IC芯片安装在基片上的结构的实例。

用上述的EL模块可以实现EL电视接收机。图52是示出EL电视接收机的主要结构的方块图。调谐器5201接收视频信号和音频信号。通过视频信号放大器电路5202，用来将从视频信号放大器电路5202输出的信号转换成对应于红、绿、蓝每个颜色的彩色信号的视频信号处理电路5203，和用来将视频信号转换成驱动电路的输入标准的控制电路5106，处理该视频信号。该控制电路5106将信号输出到扫描线侧和信号线侧中的每一个。在用数字方式驱动的情况下，可以使用在信号线侧提供信号驱动电路5107以通过分成m个信号来提供输入数字信号的结构。

通过调谐器5201接收的音频信号被传送到音频信号放大器电路5204，其输出通过音频信号处理电路5205提供给扬声器5206。控制电路5207接收来自输入部分5208的接收电台(接收频率)和音量控制数据，并将信号传送到调谐器5201和音频信号处理单元5205。

通过将图51示出的EL模块并入机架50001，如图50A所示，可以实现TV接收机。通过EL模块组成显示部分50003。另外，适当地提供扬声器部分50004、视频输入端子50005等。

无庸置疑，本发明的半导体器件的原理还可以应用到个人计算机的监视器的电路部分、车站或机场的信息显示面板、街道上的广告板等。

[实施例1]

在该实施例模式中，描述在将本发明的半导体器件应用到显示设备的情况下像素布局的结构实例。

图63示出了图29示出的像素2917的像素布局。

图63中的像素包括扫描线6301、导线6302、晶体管6307、电容器6308、像素电极6309、开关晶体管6310、6311和6312、第一信号线6318、第二信号线6319和电源线6320。

由电连接到晶体管6307的栅极端子的导线和一部分电源线6320形成电容器6308。晶体管6307的第一端子(源极端子和漏极端子中的一个)连接到电源线6320；其第二端子(源极端子和漏极端子中的另一个)连接到开关晶体管6312的第一端子(源极端子和漏极端子中的一个)和开关晶体管6311的第一端子(源极端子和漏极端子中的一个)；并且其栅极端子连接到开关晶体管6310的第一端子(源极端子和漏极端子中的一个)。开关晶体管6310的第二端子(源极端子和漏极端子中的另一个)连接到第二信号线6319。开关晶体管6311的第二端子(源极端子和漏极端子中的另一个)连接到第一信号线6318。开关晶体管6310和6311的栅极端子连接到扫描线6301。开关晶体管6312的棚极端子连接到导线6302且其第二端子(源极端子和漏极端子中的另一个)连接到像素电极6309。

注意，晶体管6307，电容器6308，开关晶体管6310、6311和6312，第一信号线6318，第二信号线6319，和电源线6320分别对应于包括于图29中的像素中的晶体管2907，电容器2908，开关2910、2911和2912，第一信号线2918，第二信号线2919，和电源线2920。在像素电极6309上形成包含有机化合物的层和反电极，并由此形成了图29所示的发光元件2909。

注意，本发明的像素布局是一个实例，且本发明并不限于此。

本申请以2005年12月2日在日本专利局提交的日本专利申请序列号no.2005-350023为基础，其全部内容作为参考并入这里。

Claims (5)

1.一种半导体器件，包括：

晶体管；

第一开关；

第二开关；

第三开关；

第四开关；

电容器；

电流源；

电流-电压转换元件，当施加电流时在其端子之间产生电压，其中该电流-电压转换元件通过所述第二开关电连接到所述晶体管的源极端子和漏极端子中的一个；和

放大器电路，其具有第一输入端子和第二输入端子，其中该放大器电路通过控制所述晶体管的栅-源电压来控制在所述电流-电压转换元件中产生的所述电压，

其中所述放大器电路的输出端子通过所述第一开关连接至所述晶体管的栅极，

其中由所述电流-电压转换元件所检测的电压被输入到所述放大器电路的所述第一输入端子，

其中所述电流源通过所述第三开关电连接至所述电流-电压转换元件，

其中所述电流源连接至所述第三开关的第一端子，

其中所述电流-电压转换元件连接至所述第三开关的第二端子，

其中所述第二开关的第二端子连接至所述晶体管的所述源极端子和所述漏极端子中的所述一个，

其中所述第二开关的第一端子连接至节点，该节点为所述晶体管的所述源极端子和所述漏极端子中的所述一个与所述电流-电压转换元件之间的第一导线与所述放大器电路的所述第一输入端子的连接点，

其中所述第四开关连接在所述放大器电路的所述第二输入端子与所述放大器电路的所述输出端子之间，并且

其中所述电容器的一个电极连接至所述放大器电路的所述第二输入端子，所述电容器的另一个电极连接至第二导线。

2.一种半导体器件，包括：

晶体管；

第一开关；

第二开关；

第三开关；

第四开关；

电容器；

电流源；

电流-电压转换元件，当施加电流时在其端子之间产生电压，其中该电流-电压转换元件通过所述第二开关电连接到所述晶体管的源极端子和漏极端子中的一个；和

放大器电路，其具有第一输入端子和第二输入端子，其中该放大器电路通过控制所述晶体管的棚极端子的电位来控制在所述电流-电压转换元件中产生的所述电压，

其中所述放大器电路的输出端子通过所述第一开关连接至所述晶体管的所述栅极端子，

其中所述电流源通过所述第三开关电连接至所述电流-电压转换元件，

其中所述电流源连接至所述第三开关的第一端子，

其中所述电流-电压转换元件连接至所述第三开关的第二端子，

其中所述第二开关的第二端子连接至所述晶体管的所述源极端子和所述漏极端子中的所述一个，

其中所述第二开关的第一端子连接至节点，该节点为所述晶体管的所述源极端子和所述漏极端子中的所述一个与所述电流-电压转换元件之间的第一导线与所述放大器电路的所述第一输入端子的连接点，

其中所述第四开关连接在所述放大器电路的所述第二输入端子与所述放大器电路的所述输出端子之间，并且

其中所述电容器的一个电极连接至所述放大器电路的所述第二输入端子，所述电容器的另一个电极连接至第二导线。

3.一种半导体器件，包括：

第一开关；

第二开关；

第三开关；

第四开关；

电容器；

电流源；

电流-电压转换元件，当施加电流时在其端子之间产生电压；

晶体管，其中该晶体管的源极端子和漏极端子中的一个电连接到提供有电位的第一导线，并且该晶体管的源极端子和漏极端子中的另一个通过所述第二开关电连接到所述电流-电压转换元件；和

放大器电路，其具有第一输入端子和第二输入端子，其中该放大器电路的所述第一输入端子通过所述第二开关电连接到所述晶体管的源极端子和漏极端子中的所述另一个，并且该放大器电路的输出端子通过所述第一开关电连接到所述晶体管的棚极端子，

其中所述电流源通过所述第三开关电连接至所述电流-电压转换元件，

其中所述电流源连接至所述第三开关的第一端子，

其中所述电流-电压转换元件连接至所述第三开关的第二端子，

其中所述第二开关的第二端子连接至所述晶体管的所述源极端子和所述漏极端子中的所述另一个，

其中所述第二开关的第一端子连接至节点，该节点为所述晶体管的所述源极端子和所述漏极端子中的所述另一个与所述电流-电压转换元件之间的第二导线与所述放大器电路的所述第一输入端子的连接点，

其中所述第四开关连接在所述放大器电路的所述第二输入端子与所述放大器电路的所述输出端子之间，并且

其中所述电容器的一个电极连接至所述放大器电路的所述第二输入端子，所述电容器的另一个电极连接至第三导线。

4.一种半导体器件，包括：

第一开关；

第二开关；

第三开关；

第四开关；

第一电容器；

电流源；

电流-电压转换元件，当施加电流时在其端子之间产生电压；

晶体管，其中该晶体管的源极端子和漏极端子中的一个电连接到提供有电位的第一导线，并且该晶体管的源极端子和漏极端子中的另一个通过所述第二开关电连接到所述电流-电压转换元件；

第二电容器，其中该第二电容器的一个电极电连接到所述晶体管的栅极端子，并且该第二电容器的另一个电极电连接到所述晶体管的源极端子和漏极端子中的所述一个；和

放大器电路，其具有第一输入端子和第二输入端子，其中该放大器电路的所述第一输入端子通过所述第二开关电连接到所述晶体管的源极端子和漏极端子中的所述另一个，并且该放大器电路的输出端子通过所述第一开关电连接到所述晶体管的棚极端子，

其中所述电流源通过所述第三开关电连接至所述电流-电压转换元件，

其中所述电流源连接至所述第三开关的第一端子，

其中所述电流-电压转换元件连接至所述第三开关的第二端子，

其中所述第二开关的第二端子连接至所述晶体管的所述源极端子和所述漏极端子中的所述另一个，

其中所述第二开关的第一端子连接至节点，该节点为所述晶体管的所述源极端子和所述漏极端子中的所述另一个与所述电流-电压转换元件之间的第二导线与所述放大器电路的所述第一输入端子的连接点，

其中所述第四开关连接在所述放大器电路的所述第二输入端子与所述放大器电路的所述输出端子之间，并且

其中所述第一电容器的一个电极连接至所述放大器电路的所述第二输入端子，所述第一电容器的另一个电极连接至第三导线。

5.根据权利要求1至4中任何一项所述的半导体器件，其中所述电流-电压转换元件为电阻。