KR101307164B1 - 디스플레이 장치 및 전자 장치 - Google Patents

디스플레이 장치 및 전자 장치 Download PDF

Info

Publication number
KR101307164B1
KR101307164B1 KR1020060120699A KR20060120699A KR101307164B1 KR 101307164 B1 KR101307164 B1 KR 101307164B1 KR 1020060120699 A KR1020060120699 A KR 1020060120699A KR 20060120699 A KR20060120699 A KR 20060120699A KR 101307164 B1 KR101307164 B1 KR 101307164B1
Authority
KR
South Korea
Prior art keywords
transistor
electrode
light emitting
electrically connected
wiring
Prior art date
Application number
KR1020060120699A
Other languages
English (en)
Other versions
KR20070058357A (ko
Inventor
순페이 야마자키
하지메 기무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070058357A publication Critical patent/KR20070058357A/ko
Application granted granted Critical
Publication of KR101307164B1 publication Critical patent/KR101307164B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 목적은 단락점을 절연시키는데 충분한 역방향 전류가 흐르고 비정질 실리콘을 이용하는 트랜지스터가 사용되는 디스플레이 장치를 제공하는 것이다. 이 디스플레이 장치는 비디오 신호의 입력을 제어하는 스위칭 트랜지스터, 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터 및 발광 소자에 인가될 수 있는 역방향 바이어스 전류를 포함한다. 게다가, 상술된 트랜지스터들은 N-채널 트랜지스터들이다.
순방향 바이어스 전류, 역방향 바이어스 전류, 스위칭 트랜지스터, 발광 소자, N-채널 트랜지스터

Description

디스플레이 장치 및 전자 장치{Display device and electronic device}
도 1은 본 발명의 디스플레이 장치에 사용되는 픽셀의 회로도.
도 2는 본 발명의 디스플레이 장치에 사용되는 픽셀의 회로도들.
도 3은 디지털 타임 계조 방법이 본 발명의 디스플레이 장치에 사용되는 경우의 타이밍 차트를 도시한 도면.
도 4는 계조 디스플레이가 본 발명의 디스플레이 장치에서 아날로그 방법을 사용하여 수행되는 경우의 타이밍 차트를 도시한 도면.
도 5는 본 발명의 디스플레이를 도시한 도면.
도 6은 본 발명의 디스플레이의 픽셀부의 구성을 도시한 도면.
도 7은 본 발명의 디스플레이 장치에 사용되는 픽셀의 회로도.
도 8a 내지 도 8c는 본 발명의 디스플레이 장치에 사용되는 픽셀의 회로도들.
도 9a 및 도 9b는 디지털 타임 계조 방법이 본 발명의 디스플레이 장치에서 수행되는 경우의 타이밍 차트를 각각 도시한 도면들.
도 10a 및 도 10b는 계조 디스플레이가 본 발명의 디스플레이 장치에서 아날로그 방법을 사용하여 수행되는 경우의 타이밍 차트를 각각 도시한 도면들.
도 11은 본 발명의 디스플레이 장치에 사용되는 픽셀의 회로도.
도 12a 내지 도 12c는 본 발명의 디스플레이 장치에 사용되는 픽셀의 회로도들.
도 13은 본 발명의 디스플레이 장치에 사용되는 픽셀의 회로도.
도 14a 및 도 14b는 디지털 타임 계조 방법이 본 발명의 디스플레이 장치에서 수행되는 경우의 타이밍 차트를 각각 도시한 도면들.
도 15a 및 도 15b는 계조 디스플레이가 본 발명의 디스플레이 장치에서 아날로그 방법을 사용하여 수행되는 경우의 타이밍 차트를 각각 도시한 도면들.
도 16은 본 발명의 디스플레이 장치에 사용되는 픽셀의 회로도.
도 17a 내지 도 17c는 본 발명의 디스플레이 장치에서 사용되는 픽셀의 회로도들.
도 18은 본 발명의 디스플레이 장치에서 사용되는 픽셀의 회로도.
도 19a 및 도 19b는 디지털 타임 계조 방법이 본 발명의 디스플레이 장치에서 수행되는 경우의 타이밍 차트를 각각 도시한 도면들.
도 20a 및 도 20b는 계조 디스플레이가 본 발명의 디스플레이 장치에서 아날로그 방법을 사용하여 수행되는 경우의 타이밍 차트를 각각 도시한 도면들.
도 21은 본 발명의 디스플레이 장치에서 사용되는 픽셀의 회로도.
도 22a 내지 도 22c는 본 발명이 디스플레이 장치에서 사용되는 픽셀의 회로도들.
도 23a 및 도 23b는 디지털 타임 계조 방법이 본 발명의 디스플레이 장치에서 수행되는 경우의 타이밍 차트를 각각 도시한 도면들.
도 24는 본 발명의 디스플레이 장치에서 사용되는 픽셀의 회로도.
도 25a 내지 도 25c는 본 발명의 디스플레이 장치에서 사용되는 픽셀의 회로도들.
도 26은 본 발명의 디스플레이 장치에서 사용되는 픽셀의 회로도.
도 27a 내지 도 27c는 본 발명의 디스플레이 장치에서 사용되는 픽셀의 회로도들.
도 28a 및 도 28b는 본 발명의 디스플레이 장치에서 사용되는 디스플레이 패널을 도시한 도면.
도 29a 및 도 29b는 본 발명의 디스플레이 장치에서 사용되는 디스플레이 패널을 도시한 도면들.
도 30a 및 도 30b는 본 발명의 디스플레이 장치에서 사용되는 디스플레이 패널을 도시한 도면들.
도 31a 및 도 31b는 본 발명의 디스플레이 장치에서 사용되는 디스플레이 패널을 도시한 도면들.
도 32a 내지 도 32c는 본 발명의 디스플레이 장치에서 사용되는 디스플레이 패널을 도시한 도면들.
도 33은 본 발명의 디스플레이 장치에서 사용되는 디스플레이 패널을 도시한 도면들.
도 34a 및 도 34b는 본 발명의 디스플레이 장치에서 사용되는 디스플레이 패널을 도시한 도면들.
도 35a 및 도 35b는 본 발명의 디스플레이 장치에서 사용되는 디스플레이 패널을 도시한 도면들.
도 36a 및 도 36b는 본 발명의 디스플레이 장치에서 사용되는 디스플레이 패널을 도시한 도면들.
도 37은 본 발명의 디스플레이 장치에서 사용되는 제어기의 구조를 도시한 도면.
도 38은 본 발명의 디스플레이 장치의 구조를 도시한 블록도.
도 39는 본 발명의 디스플레이 장치에 사용되는 디스플레이 제어기의 구조를 도시한 도면.
도 40은 본 발명의 디스플레이 장치에서 사용되는 소스 신호선 드라이버 회로의 구성을 도시한 도면.
도 41은 본 발명의 디스플레이 장치에 사용되는 게이트 신호선 드라이버 회로의 구성을 도시한 도면.
도 42는 본 발명의 픽셀의 레이아웃 도.
도 43a 내지 도 43h는 본 발명의 디스플레이 장치가 적용될 수 있는 전자 장치를 각각 도시한 도면들.
도 44는 본 발명의 디스플레이 장치가 적용될 수 있는 전자 장치를 도시한 도면.
도 45는 본 발명의 디스플레이 장치가 적용될 수 있는 전자 장치를 도시한 도면.
도 46은 본 발명의 디스플레이 장치가 적용될 수 있는 전자 장치를 도시한 도면.
도 47a 및 도 47b는 본 발명의 디스플레이 장치가 적용될 수 있는 전자 장치를 도시한 도면들.
도 48a 및 도 48b는 본 발명의 디스플레이 장치가 적용될 수 있는 전자 장치를 각각 도시한 도면들.
*도면의 주요 부분에 대한 부호의 설명*
101: 스위칭 트랜지스터,
102: 구동 트랜지스터
103: AC 트랜지스터
104: 발광 소자
본 발명은 발광 소자를 사용하는 디스플레이 장치에 관한 것이다. 게다가, 본 발명은 디스플레이부에서 디스플레이 장치를 포함하는 전자 장치에 관한 것이다.
최근에, 기판 위에 TFT(박막 트랜지스터와 같은 기판을 형성하는 기술이 급격하게 개발되었고 능동 매트릭스 디스플레이 장치의 개발이 촉진되었다.
게다가, 소위 자체 발광 디스플레이 장치가 관심을 끌고 있는데, 이는 발광 다이오드(LED)와 같은 발광 소자를 사용하여 각각 형성되는 픽셀들을 갖는다. 이와 같은 자체-발광 디스플레이 장치에 사용되는 발광 소자로서, 관심을 끌고 있고 유기 EL 디스플레이 등에 사용되기 시작한 유기 발광 다이오드(또한 OLED라 칭함), 유기 EL 소자, 전기루미네슨스(EL) 소자를 들 수 있다. 발광 소자가 자체 발광형이기 때문에, 이는 액정 디스플레이 장치와 같은 백라이트와 같은 광원을 필요로 하지 않는다. 따라서, 이와 같은 발광 소자는 더욱 경량이고 얇은 디스플레이 장치들을 실현할 것으로 기대된다. 최근, 액정 TV 이후에 광-스크린 EL 디스플레이의 개발이 촉진되어 왔다.
EL 디스플레이를 실제로 사용 시에, EL층의 열화 때문에 발광 소자의 짧은 수명이 문제가 되었다. EL 층 수명의 길이에 영향을 미치는 요인들로서, EL 디스플레이를 구동하는 장치의 구조, EL층을 구성하는 유기 EL 재료의 특성, 전극 재료, 제조 단계들의 조건들 등이 제공될 수 있다.
상기 제공된 팩터들 이외에도, EL 디스플레이의 구동 방법은 EL 층 수명의 길이에 영향을 미치는 팩터들 중 하나로서 관심을 끌고 있다. EL 층 발광을 위하여, 직류 전기를 EL층을 샌드위치하는 애노드 및 캐소드에 공급하는 방법이 종래 사용되었다. 다른 말로서, EL 디스플레이는 직류로 구동되고 EL 층에 인가되는 EL 드라이버 전압의 방향은 항상 동일하다.
그러나, 순방향 드라이버 전압 및 역방향 드라이버 전압을 발광 소자에 인가하고 및 단락점(short-circuited point)을 절연시키는데 충분한 전류를 역방향 드라이버 전압이 발광 소자에 인가될 때 상기 단락점으로 공급함으로써 발광 소자의 수명을 연장시킬 수 있는 방법이 제안된다(특허 문헌 1: 일본 공개 특허 출원 번호 2005-202371).
게다가, 픽셀 전극 및 카운터 전극이 단락되고 광이 방출되지 않는 영역이 픽셀 영역에 형성되는 초기 장애가 존재한다. 단락은 다음의 경우들에 발생된다: 이물질(먼지)이 발광 소자의 형성 전에 부착됨; 애노드가 형성될 때 미세 돌기가 애노드에서 발생되고 핀홀이 전기루미네슨트 층에 발생되며; 전기루미네슨트 층의 막 두께가 얇기 때문에 전기루미네슨트 층이 균일하게 형성되지 않고 핀홀이 발생되며 등이다. 이와 같은 초기 장애가 발생되는 픽셀에서, 신호에 따른 발광 및 비발광은 수행되지 않고 거의 모든 전류는 단락점으로 흐르고 전체적으로 소자는 발광을 멈추는 현상이 발생되거나, 특정 픽셀이 발광하거나 발광을 멈추는 현상이 발생된다. 그러므로, 영상 디스플레이가 양호하게 수행되지 않는다.
상술된 초기 장애 이외에도, 시간 지남에 따라 애노드 및 캐소드의 새롭게 발생된 단락으로 인해 초래되는 진행 장애(progressive failure)(또한 시간 열화라 칭함)가 때때로 발생된다. 시간에 따라 새롭게 발생되는 애노드 및 캐소드의 단락화는 애노드가 형성될 때 발생되는 미세 돌기로 인해 발생된다. 다른 말로서, 잠재적인 단락점이 전기루미네슨트가 한 쌍의 전극들 간에 샌드위치되는 적층체(stacked body)에 존재하고 단락점이 시간이 지남에 따라서 드러난다. 게다가, 애노드 및 캐소드의 단락 이외에, 전기루미네슨트 층 및 캐소드 간의 미세 공간이 시간이 지남에 따라서 확장될 때 진행 장애가 발생되고, 전기루미네슨트층 및 캐소 간에 접속 장애가 초래된다.
역방향 드라이버 전압을 인가함으로써, 단락점은 탄화되거나 산화되어 절연됨으로써, 초기 장애가 더욱 발달되는 것을 방지한다. 탄화 또는 산화에 의해 단락점을 절연시키거나 전기루미네슨트 층 및 캐소드 간의 공간 확장을 억압함으로써 진행 장애가 발생되거나 발달되는 것을 또한 방지할 수 있다.
장애의 발달을 억압하기 위하여, 발광 소자는 교류로 구동될 필요가 있다. 교류 전류로 발광 소자를 구동하는 것은, 서로 다른 극성들을 갖는 전압들이 발광 소자에 교대로 인가된다는 것을 의미한다. 다른 말로서, 광 방출에 필요로 되는 순방향 전압 이외에도 역방향 전압은 발광 소자에 인가된다. 세기 및 인가 시간은 순방향 전압 및 역방향 전압 간에 반드시 동일할 필요는 없다. 인가될 역방향 전압의 량이 매우 작은 경우조차도 교류 전류라 칭한다. 본 발명에서, 역방향 전압은 발광 소자에 인가되고 발광 소자는 역방향 바이어스 전류를 인가함으로써 AC-구동됨으로써, 발광 소자의 장애를 억압한다.
단락점을 절연하기 위하여, 단락점을 절연시키는데 충분히 큰 전류가 인가될 필아 있다. 통상적으로, 단락점을 절연시키는데 충분히 큰 전류의 값은 발광 소자가 광을 방출하도록 하는 순방향으로 흐르는 전류의 값보다 훨씬 크게되도록 하는 것이 바람직하다.
다른 한편으로, 이미 확립된 값싼 제조 기술에서, 비정질 실리콘을 사용하는 디스플레이 장치 및 구동 방법이 이슈화되었다. 폴리-실리콘이 반도체 막에 사용되는 경우에, 예를 들어, 결정화 공정이 필요로 된다. 그러나, 레이저 광으로 대 면적 기판을 균일하게 조사하는 것이 어렵다. 그러므로, 대 면적에 비해서 균일한 결 정들을 얻는 것이 어렵다. 따라서, 면적을 확대시키면서 결정화를 필요로 하지 않는 비정질 실리콘을 이용하는 고품질 디스플레이 장치의 제조 및 간단한 제조 공정과 이의 구동 방법이 개발되어 왔다. 그러나, 비정질 실리콘이 사용되는 경우에, 디스플레이 장치는 N-채널 트랜지스터로 구성될 필요가 있는데, 그 이유는 P-채널 트랜지스터가 충분한 동작 특성들 및 기능을 실현할 수 없기 때문이다.
상술된 문제와 관련하여, 본 발명의 목적은 디스플레이 장치 및 이의 구동 방법에 N-채널 트랜지스터들로 구성되는 픽셀을 적용한다. 게다가, 본 발명의 목적은 발광 소자의 수명을 연장시킬 뿐만 아니라 바람직한 발광 특성들을 제공하도록 역방향 전압이 발광 소자에 인가되는 디스플레이 장치를 제공하는 것이다.
본 발명의 구조의 한 가지 특징은 픽셀에서: 제 1 배선, 제 2 배선, 제 3 배선, 및 제 4 배선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 비디오 신호의 입력을 제어하는 제 1 트랜지스터; 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 2 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 3 트랜지스터를 포함하는 것이다. 제 1 트랜지스터의 게이트 전극은 제 1 배선에 전기적으로 접속되며; 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신호가 전송되는 제 2 배선에 전기적으로 접속되고, 다른 하나는 제 2 트랜지스터의 게이트 전극에 전기적으로 접속된다. 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 3 배선에 전기적으로 접속되고 다른 하나는 픽셀 전극에 전기적으로 접속된다. 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 픽셀 전극 및 제 3 트랜지스터 게이트 전극에 전기적으로 접속되고 다른 하나는 제 4 배선에 전기적으로 접속된다. 게다가, 또 다른 특징은 제 1 트랜지스터, 제 2 트랜지스터 및 제 3 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 제 1 트랜지스터, 제 2 트랜지스터, 및 제 3 트랜지스터는 선형 영역에서 동작할 수 있다.
다른 말로서, 상술된 구조는 픽셀에서: 주사선, 신호선, 전력선, 및 전위 제어 선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 비디오 신호의 입력을 제어하는 스위칭 트랜지스터; 발광 소자에 순방향으로 흐르는 전류는 제어하는 구동 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터를 포함한다. 스위칭 트랜지스터의 게이트 전극은 주사선에 전기적으로 접속되고; 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신호가 전송되는 신호선에 전기적으로 접속되고, 다른 하나는 구동 트랜지스터의 게이트 전극에 전기적으로 접속된다. 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 전력선에 전기적으로 접속되고 다른 하나는 픽셀 전극에 전기적으로 접속된다. AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 픽셀 전극 및 AC 트랜지스터의 게이트 전극에 전기적으로 접속되고, 다른 하나는 전위 제어선에 전기적으로 접속된다. 게다가, 또 다른 특징은 스위칭 트랜지스터, 구동 트랜지스터 및 AC 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 스위칭 트랜지스터, 구동 트랜지스터, 및 AC 트랜지스터는 선형 영역에서 동작할 수 있다.
본 발명의 또 다른 특징은 픽셀에서: 제 1 배선, 제 2 배선, 제 3 배선, 및 제 4 배선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 비디오 신호의 입력 을 제어하는 제 1 트랜지스터; 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 2 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 3 트랜지스터를 포함하는 것이다. 제 1 트랜지스터의 게이트 전극은 제 1 배선에 전기적으로 접속되며; 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신호가 전송되는 제 2 배선에 전기적으로 접속되고, 다른 하나는 제 2 트랜지스터의 게이트 전극에 전기적으로 접속된다. 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 3 배선에 전기적으로 접속되고 다른 하나는 픽셀 전극에 전기적으로 접속된다. 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 픽셀 전극에 전기적으로 접속되고 다른 하나는 제 3 배선에 전기적으로 접속된다. 제 3 트랜지스터의 게이트 전극은 제 4 배선에 전기적으로 접속된다. 게다가, 또 다른 특징은 제 1 트랜지스터, 제 2 트랜지스터, 및 제 3 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 제 1 트랜지스터, 제 2 트랜지스터, 및 제 3 트랜지스터는 선형 영역에서 동작할 수 있다. 게다가, 제 4 배선 및 카운터 전극은 서로에 접속될 수 있다.
다른 말로서, 상술된 구조는 픽셀에서: 주사선, 신호선, 전력선 및 배선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 비디오 신호의 입력을 제어하는 스위칭 트랜지스터; 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터를 포함한다. 스위칭 트랜지스터의 게이트 전극은 주사선에 전기적으로 접속되며; 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신호가 전송되는 신호선 에 전기적으로 접속되고 다른 하나는 구동 트랜지스터의 게이트 전극에 전기적으로 접속된다. 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 전력선에 전기적으로 접속되고, 다른 하나는 픽셀 전극에 전기적으로 접속된다. AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 픽셀 전극에 전기적으로 접속되고 다른 하나는 전력선에 전기적으로 접속된다. AC 트랜지스터의 게이트 전극은 배선에 전기적으로 접속된다. 게다가, 또 다른 특징은 스위칭 트랜지스터, 구동 트랜지스터, 및 AC 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 스위칭 트랜지스터, 구동 트랜지스터, 및 AC 트랜지스터는 선형 영역에서 동작할 수 있다. 게다가, 배선 및 카운터 전극은 서로에 접속될 수 있다.
상술된 구조에서, 제 2 트랜지스터의 채널 길이(L1) 대 채널 폭(W1)의 비(L1/W1)는 제 3 트랜지스터의 채널 길이(L2) 대 채널 폭(W2)의 비(L2/W2) 보다 큰 것이 바람직하다. 특히, 제 3 트랜지스터의 채널 길이는 자신의 채널 폭보다 짧거나 동일한 것이 바람직하다.
본 발명의 또 다른 특징은 픽셀에서: 제 1 배선, 제 2 배선, 제 3 배선, 제 4 배선 및 제 5 배선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 비디오 신호의 입력을 제어하는 제 1 트랜지스터; 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 2 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 3 트랜지스터 및 제 4 트랜지스터를 포함하는 것이다. 제 1 트랜지스터의 게이트 전극은 제 1 배선에 전기적으로 접속되며; 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신호가 전송되는 제 2 배선에 전기적으로 접속되고, 다른 하나는 제 2 트랜지스터의 게이트 전극에 전기적으로 접속된다. 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 3 배선에 전기적으로 접속되고 다른 하나는 픽셀 전극에 전기적으로 접속된다. 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 2 트랜지스터의 게이트 전극에 전기적으로 접속되고 다른 하나는 픽셀 전극에 전기적으로 접속된다. 제 3 트랜지스터의 게이트 전극은 제 4 배선에 접속된다. 제 4 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 픽셀 전극 및 제 4 트랜지스터의 게이트 전극에 전기적으로 접속되고 다른 하나는 제 5 배선에 전기적으로 접속된다. 게다가, 또 다른 특징은 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터는 선형 영역에서 동작할 수 있다.
다른 말로서, 상술된 구조는 픽셀에서: 주사선, 신호선, 전력선, 제 1 전위 제어선 및 제 2 전위 제어선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 비디오 신호의 입력을 제어하는 스위칭 트랜지스터; 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 1 AC 트랜지스터 및 제 2 AC 트랜지스터를 포함한다. 스위칭 트랜지스터의 게이트 전극은 주사선에 전기적으로 접속되며; 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신호가 전송되는 신호선에 전기적으로 접속되고 다른 하나는 구동 트랜지스터의 게이트 전극에 전기적으로 접속된다. 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 전력선에 전기적으로 접속되고, 다 른 하나는 픽셀 전극에 전기적으로 접속된다. 제 1 AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 구동 트랜지스터의 게이트 전극에 접속되고 다른 하나는 픽셀 전극에 접속된다. 제 1 AC 트랜지스터의 게이트 전극은 제 1 전위 제어선에 접속된다. 제 2 AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 픽셀 전극 및 제 2 AC 트랜지스터의 게이트 전극에 전기적으로 접속되고 다른 하나는 제 2 전위 제어선에 전기적으로 접속된다. 게다가, 또 다른 특징은 스위칭 트랜지스터, 구동 트랜지스터, 제 1 AC 트랜지스터 및 제 2 AC 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 스위칭 트랜지스터, 구동 트랜지스터, 제 1 AC 트랜지스터 및 제 2 AC 트랜지스터는 선형 영역에서 동작할 수 있다.
상술된 구조에서, 제 2 트랜지스터의 채널 길이(L1) 대 채널 폭(W1)의 비(L1/W1)는 제 4 트랜지스터의 채널 길이(L2) 대 채널 폭(W2)의 비(L2/W2) 보다 큰 것이 바람직하다. 특히, 제 4 트랜지스터의 채널 길이는 자신의 채널 폭보다 짧거나 동일한 것이 바람직하다.
게다가, 상술된 구조에서, 제 2 트랜지스터의 채널 길이 대 채널 폭의 비는 5이상인 것이 바람직하다.
본 발명의 구조의 또 다른 특징은 픽셀에서: 제 1 배선, 제 2 배선 및, 제 3 배선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 2개의 전극들을 포함하는 커패시터 소자; 비디오 신호의 입력을 제어하는 제 1 트랜지스터 및 제 2 트랜지스터; 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 3 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 4 트랜지스터를 포함하는 것이 다. 제 1 트랜지스터 및 제 2 트랜지스터의 게이트 전극들은 제 1 배선에 전기적으로 접속되며; 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신호가 전송되는 제 2 배선에 전기적으로 접속되고, 다른 하나는 픽셀 전극에 전기적으로 접속된다. 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 3 배선에 전기적으로 접속되고 다른 하나는 제 3 트랜지스터의 게이트 전극 및 커패시터 소자에 포함되는 전극들 중 하나에 전기적으로 접속된다. 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 3 배선에 전기적으로 접속되고 다른 하나는 픽셀 전극에 및 커패시터 소자에 포함되는 전극들 중 다른 한 전극에 전기적으로 접속된다. 제 4 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 3 배선에 전기적으로 접속되고 다른 하나는 픽셀 전극 및 제 4 트랜지스터의 게이트 전극에 전기적으로 접속된다. 게다가, 또 다른 특징은 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 제 3 트랜지스터는 포화 영역에서 동작할 수 있고 제 1 트랜지스터, 제 2 트랜지스터 및 제 4 트랜지스터는 선형 영역에서 동작할 수 있다.
다른 말로서, 상술된 구조는 픽셀에서: 주사선, 신호선, 및 전력선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 2개의 전극들을 포함하는 커패시터 소자; 비디오 신호의 입력을 제어하는 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터; 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터를 포함한다. 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터의 게이트 전극은 주사선에 전기적으로 접속된다. 제 1 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신호가 전송되는 신호선에 전기적으로 접속되고 다른 하나는 픽셀 전극에 전기적으로 접속된다. 제 2 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 전력선에 전기적으로 접속되고 다른 하나는 구동 트랜지스터의 게이트 전극 및 커패시터 소자에 포함되는 전극들 중 하나에 전기적으로 접속된다. 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 전력선에 전기적으로 접속되고 다른 하나는 픽셀 전극 및 커패시터 소자에 포함되는 전극들 중 다른 한 전극에 전기적으로 접속된다. AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 전력선에 전기적으로 접속되고 다른 하나는 픽셀 전극 및 AC 트랜지스터의 게이트 전극에 전기적으로 접속된다. 게다가, 또 다른 특징은 제 1 스위칭 트랜지스터, 제 2 스위칭 트랜지스터, 구동 트랜지스터 및 AC 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 구동 트랜지스터는 포화 영역에서 동작될 수 있고 제 1 스위칭 트랜지스터, 제 2 스위칭 트랜지스터, 및 AC 트랜지스터는 선형 영역에서 동작될 수 있다.
본 발명의 또 다른 특징은 픽셀에서: 제 1 배선, 제 2 배선, 제 3 배선 및 제 4 배선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 2개의 전극들을 포함하는 커패시터 소자; 비디오 신호의 입력을 제어하는 제 1 트랜지스터 및 제 2 트랜지스터; 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 3 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 4 트랜지스터를 포함하는 것이다. 제 1 트랜지스터 및 제 2 트랜지스터의 게이트 전극들은 제 1 배선에 전기적으로 접속된다. 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신 호가 전송되는 제 2 배선에 전기적으로 접속되고, 다른 하나는 픽셀 전극에 전기적으로 접속된다. 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 3 배선에 전기적으로 접속되고 다른 하나는 제 3 트랜지스터의 게이트 전극 및 커패시터 소자에 포함되는 전극들 중 하나에 전기적으로 접속된다. 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 3 배선에 전기적으로 접속되고 다른 하나는 픽셀 전극에 및 커패시터 소자에 포함되는 전극들 중 다른 한 전극에 전기적으로 접속된다. 제 4 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 제 4 배선에 전기적으로 접속되고 다른 하나는 픽셀 전극 및 제 4 트랜지스터의 게이트 전극에 전기적으로 접속된다. 게다가, 또 다른 특징은 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 제 3 트랜지스터는 포화 영역에서 동작할 수 있고 제 1 트랜지스터, 제 2 트랜지스터 및 제 4 트랜지스터는 선형 영역에서 동작할 수 있다.
다른 말로서, 상술된 구조는 픽셀에서: 주사선, 신호선, 전력선 및 전위 제어선; 픽셀 전극 및 카운터 전극을 포함하는 발광 소자; 2개의 전극들을 포함하는 커패시터 소자; 비디오 신호의 입력을 제어하는 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터; 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터; 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터를 포함한다. 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터의 게이트 전극은 주사선에 전기적으로 접속된다. 제 1 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 비디오 신호가 전송되는 신호선에 전기적으로 접속되고 다른 하나는 픽셀 전극에 전기적으로 접속된다. 제 2 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 전력선에 전기적으로 접속되고 다른 하나는 구동 트랜지스터의 게이트 전극 및 커패시터 소자에 포함되는 전극들 중 하나에 전기적으로 접속된다. 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 전력선에 전기적으로 접속되고 다른 하나는 픽셀 전극 및 커패시터 소자에 포함되는 전극들 중 다른 한 전극에 전기적으로 접속된다. AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 전위 제어선에 전기적으로 접속되고 다른 하나는 픽셀 전극 및 AC 트랜지스터의 게이트 전극에 전기적으로 접속된다. 게다가, 또 다른 특징은 제 1 스위칭 트랜지스터, 제 2 스위칭 트랜지스터, 구동 트랜지스터 및 AC 트랜지스터 각각은 N-채널 트랜지스터라는 것이다. 구동 트랜지스터는 포화 영역에서 동작될 수 있고 제 1 스위칭 트랜지스터, 제 2 스위칭 트랜지스터, 및 AC 트랜지스터는 선형 영역에서 동작될 수 있다.
상술된 구조에서, 제 3 트랜지스터의 채널 길이(L1) 대 채널 폭(W1)의 비(L1/W1)는 제 4 트랜지스터의 채널 길이(L2) 대 채널 폭(W2)의 비(L2/W2) 보다 큰 것이 바람직하다. 특히, 제 4 트랜지스터의 채널 길이는 자신의 채널 폭보다 짧거나 동일한 것이 바람직하고 제 3 트랜지스터의 채널 길이 대 채널 폭의 비는 5이상인 것이 바람직하다.
게다가, 상술된 구조에서, 발광 소자에 역방향으로 흐르는 전류가 발광 소자에 순방향으로 흐르는 전류보다 크게 되도록 하는 것이 바람직하다. 카운터 전극의 전위는 고정된 전위일 수 있고 제 3 배선의 전위는 발광 소자에 전류가 흐르는 방 향에 따라서 변화될 수 있다.
게다가, 상술된 구조에서 N-채널 트랜지스터는 비정질 실리콘을 이용하는 실리콘일 수 있다.
게다가, 상술된 구조는 디스플레이 장치를 이용하는 전자 장치에 적용될 수 있다.
본 발명의 한 가지 특징은 발광 소자가 활성층으로서 비정질 실리콘을 이용하는 N-채널 TFT를 포함하는 픽셀부(또는 구동 회로)가 제공된 대 면적 기판 위에 형성된다.
상술된 구조를 따르면, 순방향 전압이 발광 소자에 인가될 때 일정한 전류가 발광 소자로 흐를 수 있고, 역방향 전압이 발광 소자에 인가될 때 단락점을 절연시키는데 충분한 전류가 단락점으로 흐를 수 있는 데, 이로 인해 발광 소자의 수명은 연장될 수 있다. 즉, 역방향 전압을 발광 소자로 인가함으로써, 발광 소자의 초기 장애 또는 진행 장애는 억압될 수 있고, 전기루미네슨트 층의 열화로 인해 초래되는 루미넌스가 감소가 방지될 수 있다.
게다가, N-채널 트랜지스터를 이용하는 구동 방법이 본 발명에 사용되기 때문에, 비정질 실리콘이 사용될 수 있다. 트랜지스터의 활성층에 대해서 대량 제조 공정에 적합한 비정질 실리콘을 사용함으로써, 트랜지스터는 대 면적 기판 위에 형성될 수 있고 막 형성 후 반도체 막을 결정화하는 공정은 생략될 수 있다. 그러므로, 제조 비용이 감소될 수 있다. 게다가, 비정질 실리콘이 트랜지스터의 활성층에 사용될 때, 비정질 실리콘의 트랜지스터 기판은 기존의 종래 제조 라인을 이용하여 제조될 수 있음으로 장비 비용이 또한 감소될 수 있다.
게다가, N-채널 트랜지스터들을 이용하면 회로 구성이 동일한 도전형을 갖는 트랜지스터들로 구성되도록 할 수 있다. 이 방식으로, 제조 공정이 간단화 되고 제조 비용들은 감소될 수 있고 수율이 향상될 수 있다.
지금부터, 본 발명의 실시예 모드들이 첨부 도면과 관련하여 설명될 것이다. 그러나, 본 발명은 각종 모드들로 실행될 수 있고, 당업자는 이 모드들 및 상세 내용들을 본 발명의 원리 및 범위를 벗어남이 없이 각종 방법들로 변경될 수 있다는 것을 이해할 것이다. 그러므로, 본 발명은 실시예 모드들의 이하의 설명들로 제한되지 않는 것으로서 해석되어서는 안된다. 후술되는 본 발명의 구조에서, 전체 도면들에서 동일한 부품들에는 동일한 참조번호들이 병기되고 반복 설명은 생략될 수 있다는 점에 유의하여야 한다.
[실시예 모드 1]
(회로 구성 1)
도 1에서, 픽셀을 구성하는 회로의 실시예 모드는 본 발명의 회로 구성(픽셀 구성이라 칭함)도로서 도시된다.
도 1에 도시된 픽셀을 구성하는 회로는 발광 소자(104), 픽셀로 비디오 신호의 입력을 제어하는 스위칭 소자로서 사용되는 트랜지스터(스위칭 트랜지스터(101)), 발광 소자(104)로 흐르는 전류의 값을 제어하는 트랜지스터(구동 트랜지스터(102)), 및 역방향 전압이 발광 소자(104)에 인가될 때 발광 소자(104)로 역방 향 바이어스 전류를 인가하는 트랜지스터(AC 트랜지스터(103))를 포함한다. 스위칭 트랜지스터(101), 구동 트랜지스터(102), 및 AC 트랜지스터(103)는 동일한 도전형을 갖고, N-형 트랜지스터는 본 발명의 특성인 이들 트랜지스터들 각각에 사용된다. 커패시터 소자가 이 실시예 모드에서 제공되지 않지만, 비디오 신호의 전위를 유지하는 커패시터 소자가 제공될 수 있다.
도 1에 도시된 바와 같이, 스위칭 트랜지스터(101)의 게이트 전극은 주사선(G)에 접속된다. 스위칭 트랜지스터(101)의 소스 전극 또는 드레인 전극 중 하나는 신호선(S)에 접속되고 다른 하나는 구동 트랜지스터(102)의 게이트 전극에 접속된다. 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다.
게다가, 이 실시예 모드에서, AC 트랜지스터(103)의 소스 전극 또는 드레인 전극 중 하나는 전위 제어선(W)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다. AC 트랜지스터(103)의 게이트 전극은 발광 소자(104)의 픽셀 전극에 접속되는 AC 트랜지스터(103)의 소스 전극 또는 드레인 전극에 접속된다.
이 명세서에서 "접속되는"은 달리 규정되지 않는 한 "전기적으로 접속되는"을 의미한다는 점에 유의하여야 한다.
게다가, 이 명세서에서, 전위 제어선은 AC 트랜지스터를 제어하기 위하여 전위를 변화시키는 배선이다.
스위칭 트랜지스터(101)가 비선택 상태(오프 상태)일 때, 구동 트랜지스터(102)의 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지 된다. 게이트 전위가 제공되는 커패시터 소자 없이 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지되는 구성이 도 1에 도시되지만, 본 발명은 이 구성으로 제한되지 않고 커패시터 소자가 제공되는 구성이 또한 사용될 수 있다.
게다가, 이 실시예 모드에서, L/W, 즉 구동 트랜스터(102)의 채널 길이(L) 대 채널 폭(W)의 비는 AC 트랜지스터(103)의 L/W 보다 크다. 특히, 구동 트랜지스터(102)에 대해서, L은 W보다 크고 이 비는 5/1 이상인 것이 바람직하다. AC 트랜지스터(103)에 대해서, L은 W보다 짧거나 같다. 이 방식으로, 역방향 전압이 픽셀 내 발광 소자(104)에 인가될 때 역방향으로 흐르는 전류의 값은 순방향 전압이 발광 소자(104)에 인가될 때 순방향으로 흐르는 전류의 값보다 크게될 수 있다.
발광 소자(104)는 애노드 및 캐소드를 포함한다. 이 명세서에서, 캐소드는 애노드가 픽셀 전극으로서 사용되는 경우에 카운터 전극이라 칭하고 애노드는 캐소드가 픽셀 전극으로서 사용되는 경우에 카운터 전극이라 칭한다.
여기서, 스위칭 트랜지스터는 더 작은 누설 전류(오프 상태 전류 및 게이트 누설 전류)를 갖는 구조를 갖는 것이 바람직하다 라고 할 수 있다. 트랜지스터가 오프될 때 소스 및 드레인 간에 흐르는 전류가 오프 상태 전류이고 게이트 절연막을 통해서 게이트 및 소스 또는 게이트 및 드레인 간에 흐르는 전류는 게이트 누설 전류라는 점에 유의하여야 한다.
따라서, 스위칭 트랜지스터(101)로서 사용되는 N-채널 트랜지스터는 저 농도 불순물 영역(또한 얇게 도핑된 드레인: LDD 영역이라 칭함)이 제공되는 구조를 갖는데, 그 이유는 LDD 영역이 제공되는 구조를 갖는 트랜지스터가 오프 상태 전류를 감소시킬 수 있기 때문이다. 게다가, 스위칭 트랜지스터(101)가 발광 소자(104)로 전류를 인가할 때 온 상태 전류를 증가시킬 필요가 있기 때문이다.
더욱 바람직한 모드로서, LDD 영역을 갖는 스위칭 트랜지스터(101)가 제공되고, LDD 영역은 게이트 전극과 중첩하는 영역을 포함한다. 그 후, 스위칭 트랜지스터(101)는 온-상태 전류를 증가시킬 수 있고 핫 전자의 발생을 감소시킬 수 있다. 따라서, 스위칭 트랜지스터(101)의 신뢰성이 개선된다.
게다가, 구동 트랜지스터(102)의 신뢰성은 게이트 전극과 중첩하는 LDD 영역을 갖는 구동 트랜지스터(102)를 제공함으로써 개선된다.
게다가, 오프-상태 전류는 게이트 절연막의 막 두께를 감소시킴으로써 감소될 수 있다. 따라서, 스위칭 트랜지스터(101)의 막 두께는 구동 트랜지스터(102)가 막 두께보다 얇게 만들어질 수 있다.
게다가, 이중-게이트 구조와 같은 다중-게이트 구조를 갖는 트랜지스터로서 스위칭 트랜지스터(101)를 형성함으로써, 게이트 누설 전류는 감소될 수 있다. 또한, 구동 트랜지스터(102)에서, 이중-게이트 구조와 같은 다중-게이트 구조를 사용함으로써, 게이트 누설 전류는 감소될 수 있고 신뢰성은 개선될 수 있다.
특히, 오프-상태 전류가 스위칭 트랜지스터(101)로 흐르면, 구동 트랜지스터(102)의 게이트 커패시턴스는 기록 기간 동안 기록되는 전압을 유지할 수 없다. 그러므로, LDD 영역을 제공하며, 게이트 절연막을 얇게하거나 스위칭 트랜지스터(101)에서 다중-게이트 구조를 사용함으로써 오프 상태 전류가 감소될 수 있는 것이 바람직하다.
이 명세서 전반에 걸쳐서, 발광 소자(EL 소자)는 전계가 발생될 때 광을 방출하는 전기루미네슨트 층(EL 층)이 애노드 및 캐소드 간에 개입되는 구조를 갖는 소자를 의미하지만, 본 발명은 이에 국한되지 않는다.
게다가, 이 명세서에서, 발광 소자는 싱글렛 여기자(singlet exciton)가 접지 상태로 복귀될 때 방출되는 광(형광)을 사용하는 소자 및 트리플렛 여기자가 접지 상태로 복귀될 때 방출되는 광(인광)을 사용하는 소자 둘 다를 의미한다.
전기루미네슨트 층으로서, 정공 주입층, 정공 운반층, 발광 층, 전자 수소층, 전자 주입층, 등이 제공될 수 있다. 발광 소자의 기본적인 구조는 애노드, 발광층 및 캐소드 순서의 적층이다. 이외에도, 애노드, 정공 주입층, 발광층, 전자 주입층 및 캐소드를 이 순서로 적층하는 구조, 애노드, 정공 주입층, 정공 운반층, 발광층, 전자 운반층, 전자 주입층 및 캐소드를 이 순서로 적층하는 구조 등이 존재한다.
전기루미네슨트 층이 정공 주입 층, 정공 운반층, 발광 층, 전자 운반층, 전자 주입층 등이 명백하게 구별되는 적층 구조를 갖는 층으로 제한되지 않는다. 즉, 전기루미네슨트 층은 정공 주입층, 정공 운반층, 발광 층, 전자 운반층, 전자 주입층 등을 형성하는 각 재료가 혼합되는 층을 포함하는 구조를 가질 수 있다. 게다가, 무기 재료가 또한 혼합될 수 있다.
게다가, 저분자 재료, 고분자 재료, 및 중간 분자 재료의 임의의 재료가 발광 소자의 전기루미네슨트 층에 사용될 수 있다.
이 명세서에서, 중간 분자 재료는 승화 특성을 갖지 않고 이의 분자들의 수 는 20 이하 또는 이의 분자 사슬 길이는 10㎛ 이하라는 점에 유의하여야 한다.
다음에, 도 1의 회로 구성의 동작이 도 2a 내지 도 2c와 관련하여 설명될 것이다.
우선, 도 2a의 기록 기간 동안, 주사선(G)에 접속되는 게이트 전극을 갖는 스위칭 트랜지스터(101)는 주사선(G)이 선택될 때 턴온된다. 그 후, 신호선(S)으로 입력되는 비디오 신호의 전위(Vsig)는 스위칭 트랜지스터(101)를 통해서 구동 트랜지스터(102)의 게이트 전극으로 입력되고 구동 트랜지스터(102)의 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지된다. 게다가, 구동 트랜지스터(102)는 비디오 신호의 전위(Vsig)에 의해 턴온됨으로써, 순방향 바이어스 전류는 발광 소자(104)로 흐르고 발광 소자(104)는 광을 방출시키도록 한다.
특히, 전위(Vdd)는 전력선(V)에 공급되고 전위(Vss)는 발광 소자(104)의 카운터 전극에 접속되며, 발광 소자(104)는 광을 방출시킨다. 이때, 전력선(V)에 인가되는 전위(Vss) 및 전위(Vdd)는 Vss<Vdd를 충족하고, GND(접지 전위), 0V 등은 예를 들어 전위(Vss)로서 인가될 수 있다.
다른 한편으로, 이 기록 기간 동안, 전위 제어선(W)의 전위(Vdd2)는 발광 소자(104)의 카운터 전극의 전위(Vss) 보다 높게 되도록 설정된다(즉, Vdd>Vss가 충족된다). 그러므로, 전위 제어선(W)에 접속되는 AC 트랜지스터(103)의 전극은 드레인 전극이 되고, 발광 소자(104)의 픽셀 전극에 접속되는 AC트랜지스터(103)의 전극은 소스 전극이 된다. 게다가, 소스 전극이 AC 트랜지스터(103)의 게이트 전극에 접속되기 때문에, AC 트랜지스터(103)는 오프된다.
구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위 (Vsig)에 의해 턴온되는 경우에 대한 설명이 행해지지만 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)에 의해 턴오프되는 경우에 발광 소자(104)에는 전류가 공급되지 않고 발광 소자(104)는 광을 방출하지 않도록 한다는 점에 유의하여야 한다.
이 명세서에서, "트랜지스터가 온된다는" 것은 트랜지스터의 소스 전극 및 드레인 전극이 게이트 전압에 의해 전기적으로 도통된다는 것을 의미한다. 게다가, "트랜지스터가 오프"된다는 것은 트랜지스터의 소스 전극 및 드레인 전극이 게이트 전압에 의해 전기적으로 도통되지 않는다는 것을 의미한다.
게다가, 명세서에서, "발광 소자로의 역방향 전압을 인가하는" 것은 순방향 전압에 대해서 역방향 전압이 인가되고 역방향 바이어스 전류가 발광 소자로 흐르고 광이 방출되지 않는다는 것을 의미한다.
다음에, 도 2b의 디스플레이 기간 동안, 스위칭 트랜지스터(101)는 주사선(G)의 전위를 제어함으로써 턴오프된다. 기록 기간 동안 기록되는 비디오 신호의 전위 (Vsig)가 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지되기 때문에, 구동 트랜지스터(102)는 온된다. 따라서, 순방향 바이어스 전류는 발광 소자(104)로 흐르고 발광 소자(104)는 광을 방출시킨다.
특히, 기록 기간과 동일한 방식으로, 전위(Vdd)는 전력선(V)에 공급되고 전위(Vss)는 발광 소자(104)의 카운터 전극에 공급되고 나서, 발광 소자(104)는 광을 방출한다. 이 때, 전력선(V)에 인가되는 전위(Vss) 및 전위 (Vdd)는 Vss<Vdd를 충족하고 GND(접지 전위), OV 등은 예를 들어 전위(Vss)로서 인가될 수 있다.
다른 한편으로, 기록 기간과 동일한 방식으로, 전위 제어선(W)의 전위 (Vdd2)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정된다(즉, Vdd2>Vss가 충족). 그러므로, AC 트랜지스터(103)는 오프된다.
이 설명이 구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위(Vsig)에 의해 턴온되는 경우에 대해서 설명이 행해지지만, 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)에 의해 턴오프되는 경우, 전류는 발광 소자(104)로 공급되지 않는다는 점에 유의하라. 그러므로, 이 경우에 디스플레이 기간 동안조차도 발광 소자(104)에 전류가 공급되지 않는다.
다음에, 도 2c의 역방향 바이어스 기간(비발광 기간) 동안, 주사선(G)의 전위는 스위칭 트랜지스터(101)가 오프되도록 제어된다.
다른 한편으로, 전위 제어선(W)의 전위(Vss2)를 발광 소자(104)의 카운터 전극의 전위(Vss) 보다 낮게 되도록 설정함으로써(즉, Vss>Vss2가 충족), 전위 제어선(W)에 접속되는 AC 트랜지스터(103)의 전극은 소스 전극이 되고 발광 소자(104)의 픽셀 전극에 접속되는 전극은 드레인 전극이 된다. 게다가, 드레인 전극이 AC 트랜지스터(103)의 게이트 전극에 접속되기 때문에, AC 트랜지스터(103)는 턴온된다. 따라서, 역방향 전압은 발광 소자(104)에 인가되고 역방향 바이어스 전류는 발광 소자(104) 및 AC 트랜지스터(103)로 흐른다.
구동 트랜지스터(102)가 기록 기간 및 디스플레이 기간 동안 비디오 신호의 전위(Vsig)로 인해 온되는 경우에, 게이트 커패시턴스는 비디오 신호의 전위를 유지함으로써, 구동 트랜지스터는 또한 역방향 바이어스 기간 동안 온된다. 따라서, 순방향 바이어스 전류는 구동 트랜지스터(102)로 흐르지만(도면에 도시되지 않음), 대부분의 전류는 AC트랜지스터(103)로 흐르는데, 이로 인해 이 동작은 특별히 영향받지 않는다. 게다가, 상술된 바와 같이, 구동 트랜지스터(102)의 L/W가 AC 트랜지스터(103)의 L/W 보다 크게 되는 경우에, AC 트랜지스터(103)의 채널 폭(W)은 넓게되고 순방향으로 구동 트랜지스터(102)로 흐르는 바이어스 전류는 AC 트랜지스터(103)로 용이하게 흐른다. 물론, 구동 트랜지스터(102)가 기록 기간 및 디스플레이 기간 동안 오프되는 경우에, 전류는 구동 트랜지스터(102)로 공급되지 않는다.
상술된 바와 같이, AC 트랜지스터(103)로 흐르는 전류가 구동 트랜지스터(102)의 L/W를 AC 트랜지스터(103)의 L/W 보다 크게 되도록 함으로써 구동 트랜지스터(102)로 흐르는 전류보다 크게 될 수 있음을 유의하여야 한다. 다른 말로서, 역방향 바이어스 전류의 값은 순방향 바이어스 전류의 값보다 크게 되고 많은 전류가 역방향 바이어스 기간 동안 발광 소자(104)로 흐를 수 있다.
게다가, 역방향 바이어스 기간 동안 Vss2 및 Vss 간의 전위차는 디스플레이 기간 동안 Vdd 및 Vss 간의 전위차보다 크게될 수 있다. 이 방식으로, 역방향 바이어스 전류의 값은 순방향 바이어스 전류의 값보다 크게 되고 훨씬 더 큰 전류가 역방향 바이어스 기간 동안 발광 소자(104)로 흐를 수 있다.
발광 소자(104)의 카운터 전극의 전위 및 전력선(V)의 전위 각각은 이 실시예 모드에서 고정된 전위이지만, 본 발명은 이에 국한되지 않는다는 점에 유의하여야 한다. 예를 들어, 발광 소자(104)의 카운터 전극의 전위만이 변화될 수 있거나, 전력선(V)의 전위 및 발광 소자(104)의 카운터 전극의 전위 둘 다는 변화될 수 있 다.
다음에, 이와 같은 구조를 갖는 픽셀에서 계조를 표현하는 방법이 설명될 것이다.
계조(gray scale)를 표현하는 방법은 아날로그 방법 및 디지털 방법으로 주로 나뉘어질 수 있다. 아날로그 방법과 비교하면, 디지털 방법은 트랜지스터들의 변화에 의해 손쉽게 영향받지 않고 계조들을 증가시키는데 적합하다는 점에서 이점들을 갖는다. 아날로그 방법이 트랜지스터들의 변화에 의해 제한되지만, 디지털 방법은 TFTs에서 어떤 변화가 있어도 계조 디스플레이를 매우 균질하게 할 수 있다.
디지털 계조 표현 방법의 예로서, 타임 계조 방법이 공지되어 있다. 이 구동 방법은 디스플레이 장치의 각 픽셀이 광을 방출하는 기간을 제어함으로써 계조를 표현한다.
영상을 디스플레이하는 기간이 1 프레임 기간으로서 설정될 때, 한 프레임 기간은 다수의 서브프레임 기간들로 나뉘어질 수 있다.
매 서브프레임 기간 마다, 각 픽셀 발광 또는 비발광에서 발광 소자를 유지함으로써, 즉, 각 픽셀에서 발광 소자가 광을 방출하거나 광을 방출하지 않도록 함으로써, 발광 소자가 1프레임 기간 마다 광을 방출하는 기간이 제어됨으로써, 각 픽셀의 계조를 표현한다.
도 1에 도시된 픽셀을 이용하는 디지털 타임 계조 방법의 구동 방법이 도 3의 타이밍 차트와 관련하여 설명될 것이다. 도 3에서, 역방향 전압은 역방향 바이어스 기간(비발광 기간) BF로서 제 4 비트에서 발광 소자(104)에 인가된다.
영상 디스플레이가 본 발명의 디스플레이 장치를 이용하여 수행될 때, 스크린의 재기록 동작 및 디스플레이 동작은 디스플레이 기간 동안 반복적으로 실행된다. 재기록 동작의 수는 특별히 제한되지 않는다. 그러나, 재기록 동작들은 바람직하게는 초당 적어도 대략 60회 수행됨으로, 영상을 시청하는 사람이 플리커링을 알지 못하도록 한다. 여기서, 재기록 동작을 실행하고 한 스크린(한 프레임)의 동작을 디스플레이하는 기간을 역방향 바이어스 기간을 포함하는 한 프레임 기간(F1)이라 칭한다.
한 프레임 기간(F1)은 도 3에 도시된 바와 같이 기록 기간들(Ta1, Ta2, Ta3 및 Ta4), 디스플레이 기간들(Ts1, Ts2, Ts3 및 Ts4) 및 역방향 바이어스 기간(BF)을 포함하는 4개의 서브프레임 기간들(SF1, SF2, SF3 및 SF4)로 시분할된다. 광 방출을 위한 신호를 수신하는 발광 소자는 디스플레이 기간 동안 발광 상태가 된다. 각 서브프레임 기간의 디스플레이 기간의 길이 비는 제 1 서브프레임 기간(Ta1): 제 2 서브프레임 기간(Ta2): 제 3 서브프레임 기간(Ta3): 제 4 서브프레임 기간(Ta4)=23:22:21:20= 8:4:2:1이다. 따라서, 4-비트 계조가 실현될 수 있다. 비트들 및 계조 레벨들의 수는 이에 제한되지 않는다. 예를 들어, 8-비트 계조는 8개의 서브프레임 기간들을 제공함으로써 제공될 수 있다.
기록 기간 및 디스플레이 기간의 상술된 동작들은 모든 서브프레임 기간들(SF1 내지 SF4)동안 반복되고 역방향 바이어스 기간(BF)는 SF4에서 부가됨으로써, 한 프레임 기간(F1)이 완료된다. 여기서, 서브프레임 기간들(SF1 내지 SF4) 내 의 디스플레이 기간들(Ts1 내지 Ts4)의 길이들은 적절하게 설정되고 계조는 발광 소자(104)가 한 프레임 기간(F1) 마다 광을 방출하는 서브프레임 기간들(SF1 내지 SF4)에서 누적된 총 디스플레이 기간들로 표현된다. 다른 말로서, 계조는 1프레임 기간(F1)에서 총 발광 시간의 합으로 표현된다.
서브프레임 기간들(SF1 내지 SF4)의 각각은 한 프레임에서 불연속적으로 배치될 수 있다는 점에 유의하라. 게다가, 한 서브프레임 기간은 다수의 서브프레임 기간들을 포함할 수 있고, 다수의 서브프레임 기간들은 한 프레임에서 불연속적으로 배치될 수 있다. 계조가 타임 계조 방법을 사용하여 표현되는 경우에, 서브프레임 수는 특별히 제한되지 않는다. 게다가, 각 서브프레임 기간 또는 서브프레임 광이 방출되는 발광 기간의 길이는 특별히 제한되지 않는다. 즉, 서브프레임을 선택하는 방법은 특별히 제한되지 않는다.
게다가, 도 1의 픽셀이 아날로그 방법에 의해 구동되는 경우에, 순방향 전압이 발광 소자에 인가되는 기간, 즉 순방향 바이어스 기간(FF) 및 역방향 전압이 인가되는 기간, 즉 역방향 바이어스 기간(BF)은 도 4에 도시된 바와 같이 한 프레임 기간(F1)에 제공될 수 있다. 순방향 바이어스 기간(FF)에서, 아날로그 비디오 신호는 각 픽셀(Ta: 기록 기간)에 기록됨으로, 발광 소자(104)는 광을 방출하거나 방출하지 않는다(Ts: 디스플레이 기간).
상술된 바와 같이, 본 발명의 구성에 의하면, 단락점을 절연시키는데 충분한 전류는 역방향 전압이 인가될 때 흐를 수 있으므로, 발광 소장의 수명은 연장될 수 있다.게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성됨으로써, 이 제조 비용을 낮출 수 있다.
게다가, 회로 구성 내의 트랜지스터는 N-형 트랜지스터로 형성됨으로써, 비정질 실리콘을 이용하는 트랜지스터가 인가될 수 있도록 한다. 그러므로, 비정질 실리콘을 이용하는 트랜지스터에 대해 이미 확립된 제조 기술이 적용됨으로써, 바람직하고 안정한 동작 특성들을 갖는 디스플레이 장치가 간단하고 값싼 제조 공정을 통해서 얻어질 수 있다.
[실시예 모드 2]
이 실시예 모드에서, 상술된 실시예 모드 1을 사용하여 제조되는 디스플레이 장치를 구성하는 디스플레이 구조가 설명될 것이다.
디스플레이 장치는 디스플레이 및 이 디스플레이로 신호를 입력하는 주변 회로를 포함한다.
디스플레이 구조의 블록도가 도 5에 도시된다. 도 5에서, 디스플레이(300)는 신호선 드라이버 회로(301), 주사선 드라이버 회로(302) 및 픽셀부(303)를 포함한다. 이 픽셀부(303)는 픽셀들이 매트릭스로 배열되는 구조를 갖는다.
박막 트랜지스터(이하부터 TFT라 칭함)는 픽셀부(303) 내의 각 픽셀에 배치된다. 여기서 상기 실시예 모드 1에 설명된 회로 구성을 이용하여 각 픽셀에 대해서 3개의 TFTs가 배열되고 발광 소자가 각 픽셀에 제공되는 디스플레이에 대한 설명이 행해질 것이다.
디스플레이 내의 픽셀부의 구조가 도 6에 도시된다. 픽셀부(310), 신호선들(S1 내지 Sx), 주사선들(G1 내지 Gy), 전력선들(V1 내지 Vx), 및 전위 제어선 들(W1 내지 Wy)가 배열되고 x 칼럼들(x는 자연수) 및 y 로우들(y는 자연수)에 대한 픽셀들이 배열된다. 각 픽셀(311)은 스위칭 트랜지스터(101), 구동 트랜지스터(102), AC 트랜지스터(103) 및 발광 소자(104)를 포함한다.
도 6에 도시된 픽셀(311)은 도 1에 대응하고, 신호선들(S1 내지 Sx)에서 하나의 신호선(S1), 주사선들(G1 내지 Gy)에서 하나의 주사선(G1), 전력선들(V1 내지 Vx)에서 하나의 전력선(V1), 전위 제어선들(W1 내지 Wx)에서 하나의 전위 제어선(W1), 스위칭 트랜지스터(101), 구동 트랜지스터(102), AC 트랜지스터(103) 및 발광 소자(104)를 포함한다.
본 발명과 상술된 구조를 결합함으로써, 발광 소자의 수명은 연장될 수 있다. 게다가, N-형 트랜지스터들로 구성된 픽셀을 이용함으로써, 값싼 디스플레이 장치 및 디스플레이가 제조될 수 있다.
실시예 모드 1에 설명된 도 1의 회로 구성이 이 실시예 모드에서 사용되지만, 본 발명은 이에 제한되지 않고 이 실시예 모드는 다른 실시예 모드들 및 실시예들과 결합하여 실행될 수 있다는 점에 유의하여야 한다.
[실시예 모드 3]
(회로 구성 2)
이 실시예 모드에서, 실시예 모드 1에 설명된 회로 구성과 다른 구성이 설명될 것이다.
도 7에 도시된 픽셀을 구성하는 회로는 발광 소자(104), 픽셀로의 비디오 신호의 입력을 제어하는 스위칭 소자로서 사용되는 트랜지스터(스위칭 트랜지스 터(101)), 발광 소자(104)로 흐르는 전류값을 제어하는 트랜지스터(구동 트랜지스터(102)), 및 역방향 전압이 발광 소자(104)에 인가될 때 발광 소자(104)로 역방향 바이어스 전류를 인가하는 트랜지스터(AC 트랜지스터(103))를 포함한다. 스위칭 트랜지스터(101), 구동 트랜지스터(102) 및 AC 트랜지스터(103)는 동일한 도전형을 갖고, N-형 트랜지스터는 본 발명의 특성인 이들 트랜지스터들 각각에 사용된다. 커패시터 소자가 이 실시예 모드에서 제공되지 않지만, 비디오 신호의 전위를 유지하는 커패시터 소자가 제공될 수 있다.
도 7에 도시된 바와 같이, 스위칭 트랜지스터(101)의 게이트 전극은 주사선(G)에 접속된다. 스위칭 트랜지스터(101)의 소스 전극 또는 드레인 전극 중 하나는 신호선(S)에 접속되고 다른 하나는 구동 트랜지스터(102)의 게이트 전극에 접속된다. 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다.
게다가, 이 실시예 모드에서, AC 트랜지스터(103)의 소스 전극 또는 드레인 전극 중 하나는 구동 트랜지스터(102)의 게이트 전극에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극 및 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극 중 하나에 접속된다. AC 트랜지스터(103)의 게이트 전극은 전위 제어선(W)에 접속된다.
스위칭 트랜지스터(101)가 비선택 상태(오프 상태)일 때, 구동 트랜지스터(102)의 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지된다. 게이트 전위가 도 7에 도시된 커패시터 소자가 제공됨이 없이 구동 트랜지스 터(102)의 게이트 커패시턴스에 의해 유지되지만, 본 발명은 이 구성으로 제한되지 않고 커패시터 소자가 제공되는 구성이 또한 사용될 수 있다.
여기서, 스위칭 트랜지스터가 더 작은 누설 전류(오프 상태 전류 및 게이트 누설 전류)를 갖는 구조를 갖는다라고 일컬을 수 있다. 트랜지스터가 오프될 때 오프-상태 전류가 소스 및 드레인간에 흐르는 전류이고 게이트 누설 전류는 게이트 절연막을 통해서 게이트 및 소스간에 또는 게이트 및 드레인 간에 흐르는 전류라는 점에 유의하여야 한다.
따라서, 스위칭 트랜지스터(101)로서 사용되는 N-채널 트랜지스터는 저 농도 불순물 영역(또한 얇게 도핑된 드레인이라 칭함: LDD 영역)을 갖는 구조를 갖는데, 그 이유는 LDD 영역을 지닌 구조를 갖는 트랜지스터가 오프-상태 전류를 감소시킬 수 있기 때문이다. 게다가, 스위칭 트랜지스터(101)는 전류를 발광 소자(104)에 인가할 때 온-상태 전류를 증가시킬 필요가 있다.
더욱 바람직한 모드로서, LDD 영역은 스위칭 트랜지스터(101)에 제공되고 LDD 영역은 게이트 전극에 중첩하는 영역을 포함한다. 그 후, 스위칭 트랜지스터(101)는 온-상태 전류를 증가시킬 수 있고 핫 전자의 발생을 감소시킬 수 있다. 따라서, 스위칭 트랜지스터(101)의 신뢰성이 개선된다.
게다가, 구동 트랜지스터(102)의 신뢰성은 게이트 전극과 중첩하는 LDD 영역을 갖는 구동 트랜지스터(102)를 제공함으로써 개선된다.
또한, 오프-상태 전류는 게이트 절연막의 막 두께를 감소시킴으로써 감소될 수 있다. 따라서, 스위칭 트랜지스터(101)의 막 두께는 구동 트랜지스터(102)의 막 두께보다 얇게될 수 있다.
게다가, 이중-게이트 구조와 같은 다중-게이트 구조를 갖는 트랜지스터로서 스위칭 트랜지스터(101)를 형성함으로써, 게이트 누설 전류는 감소될 수 있다. 또한 구동 트랜지스터(102)에서, 이중-게이트 구조와 같은 다중-게이트 구조를 사용함으로써, 게이트 누설 전류는 감소될 수 있고, 신뢰성은 개선될 수 있다.
특히, 오프 상태 전류가 스위칭 트랜지스터(101)로 흐르면, 구동 트랜지스터(102)의 게이트 커패시턴스는 기록 기간 동안 기록되는 전압을 유지할 수 없다. 그러므로, LDD 영역을 제공하며, 게이트 절연막을 얇게하거나 스위칭 트랜지스터(101)에서 다중-게이트 구조를 사용함으로써 오프-상태 전류가 감소되는 것이 바람직하다.
다음에, 도 7의 회로 구성의 동작이 도 8a 내지 도 8c와 관련하여 설명될 것이다.
우선, 도 8a의 기록 기간 동안, 주사선(G)에 접속되는 게이트 전극을 갖는 스위칭 트랜지스터(101)는 주사선(G)이 선택될 때 턴온된다. 그 후, 신호선(S)으로 입력되는 비디오 신호의 전위(Vsig)는 스위칭 트랜지스터(101)를 통해서 구동 트랜지스터(102)의 게이트 전극으로 입력되고, 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지된다.
전력선(V)의 전위(Vss1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 같게 되도록 (즉, Vss≥Vss1) 설정됨으로써, 발광 소자(104)가 광을 방출하지 않도록 한다. 전위 Vss로서, 예를 들어, GND(접지 전위), 0V, 등이 인가될 수 있다. 게다가, 역방향 바이어스 전류는 설정된 Vss1 및 Vss간의 전위차에 의해 발광 소자(104)로 흐른다(그러나, Vss1 및 Vss는 동일한 전위를 가질 때, 역방향 바이어스 전류는 흐르지 않는다).
다른 한편으로, 이 기록 기간 동안, 전위 제어선(W)의 전위(Vss2)는 AC 트랜지스터(103)를 오프시키도록 할 정도로 충분히 낮게되도록 설정된다.
구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위 (Vsig)에 의해 턴온되는 경우에 대해 설명되지만, 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)에 의해 턴오프되는 경우에, 전류는 발광 소자(104)에 공급되지 않고 발광 소자(104)는 광을 방출하지 않는다는 점에 유의하여야 한다.
다음에, 도 8b의 디스플레이 기간 동안, 스위칭 트랜지스터(101)는 주사선(G)의 전위를 제어함으로써 턴오프된다. 기록 기간 동안 기록되는 비디오 신호의 전위(Vsig)가 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지되기 때문에, 구동 트랜지스터(102)는 온된다.
게다가, 전력선(V)의 전위(Vdd1)는 발광 소자(104)의 카운터 전극의 전위(Vss) 보다 높게 되도록(즉, Vdd1>Vss 충족) 설정됨으로써, 순방향 바이어스 전류는 발광 소자(104)로 흐르고 발광 소자(104)는 광을 방출시킨다.
다른 한편으로, 기록 기간과 동일한 방식으로, 전위 제어선(W)의 전위(Vss2)는 AC 트랜지스터(103)를 오프시킬 정도로 충분히 낮게 설정된다.
구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위(Vsig)에 의해 턴온되는 경우가 설명되지만, 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)에 의해 턴오프되는 경우에, 전류는 발광 소자(104)에 공급되지 않는다. 그러므로, 이 경우에 디스플레이 기간 동안 조차도 발광 소자(104)에 전류가 공급되지 않는다.
다음에, 도 8c의 역방향 바이어스 기간(비발광 기간) 동안, 주사선(G)의 전위는 스위칭 트랜지스터(101)를 오프시키도록 제어된다.
게다가, 전력선(V)의 전위(Vss3)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮게되도록 설정된다. 즉, 구동 트랜지스터(102)가 Vss>Vss3를 충족하도록 전위를 설정함으로써 턴온되는 경우에, 전력선(V)에 접속되는 구동 트랜지스터(102)의 전극은 소스 전극이 되고 발광 소자(104)의 픽셀 전극에 접속되는 구동 트랜지스터(102)의 전극은 드레인 전극이 된다.
역방향 바이어스 기간 동안 역방향 바이어스 전류의 값이 디스플레이 기간 동안 순방향 바이어스 전류의 값보다 더욱 크게 되도록, Vss3 및 Vss 간의 전위차는 디스플레이 기간 동안 Vdd1 및 Vss 간의 전위차보다 큰 것이 바람직하다. 이 방식으로, 역방향 바이어스 전류의 값은 크게될 수 있고 대 전류는 역방향 바이어스 기간 동안 발광 소자(104)로 흐를 수 있다.
게다가, 전위 제어선(W)의 전위(Vdd2)는 AC 트랜지스터(103)를 턴온시킬 정도로 충분히 높게 되도록 설정된다. 이 방식으로, 구동 트랜지스터(102)의 게이트 전극 및 드레인 전극은 동일한 전위를 갖고 구동 트랜지스터(102)는 턴온된다. 따라서, 역방향 바이어스 전류는 구동 트랜지스터(102)로 흐르고 역방향 바이어스 전류는 또한 발광 소자(104)로 흐른다. 즉, 역방향 전압은 발광 소자(104)로 인가된다.
발광 소자(104)의 카운터 전극의 전위가 실시예 모드에서 고정된 전위이지만, 본 발명은 이에 제한되지 않는다는 점에 유의하여야 한다. 예를 들어, 발광 소자(104)의 카운터 전극의 전위만이 변화될 수 있거나, 전력선(V)의 전위 및 발광 소자(104)의 카운터 전극의 전위 둘 다는 변화될 수 있다.
다음에, 도 7에 도시된 픽셀을 이용하는 디지털 타임 계조 방법의 구동 방법은 도 9a 및 도 9b의 타이밍 차트들과 관련하여 설명될 것이다.
한 프레임 기간(F1)은 도 9a에 도시된 바와 같이 기록 기간들(Ta1, Ta2, Ta3, 및 Ta4) 및 디스플레이 기간들(Ts1, Ts2, Ts3 및 Ts4)을 포함하는 4개의 서브프레임 기간들(SF1, SF2, SF3, 및 SF4) 및 역방향 바이어스 기간(비발광 기간)(BF)로 시간 분할된다. 광 방출을 위한 신호를 수신하는 발광 소자는 디스플레이 기간 동안 발광 상태에 있다. 각 서브프레임 기간의 디스플레이 기간의 길이비는 제 1 서브프레임 기간(Ta1): 제 2 서브프레임 기간(Ta2); 제 3 서브프레임 기간(Ta3); 제 4 서브프레임 기간(Ta4) = 23:22:21:20= 8:4:2:1이다. 따라서, 4-비트 계조가 실현될 수 있다. 비트들의 수 및 계조 레벨들은 이에 제한되지 않는다. 예를 들어, 8-비트 계조는 8개의 서브프레임 기간들을 제공함으로써 제공될 수 있다.
기록 기간 및 디스플레이 기간의 상술된 동작들은 모든 서브프레임 기간들(SF1 내지 SF4)동안 반복되고 역방향 전압이 인가되는 기간이 제공됨으로써, 한 프레임 기간(F1)이 완료된다. 여기서, 서브프레임 기간들(SF1 내지 SF4) 내의 디스플레이 기간들(Ts1 내지 Ts4)의 길이들은 적절하게 설정되고 계조는 발광 소 자(104)가 한 프레임 기간(F1) 마다 광을 방출하는 서브프레임 기간들(SF1 내지 SF4)에서 누적된 총 디스플레이 기간들로 표현된다. 다른 말로서, 계조는 1프레임 기간(F1)에서 총 발광 시간의 합으로 표현된다.
서브프레임 기간들(SF1 내지 SF4)의 각각은 한 프레임에서 불연속적으로 배치될 수 있다는 점에 유의하라. 게다가, 한 서브프레임 기간은 다수의 서브프레임 기간들을 포함할 수 있고, 다수의 서브프레임 기간들은 한 프레임에서 불연속적으로 배치될 수 있다. 계조가 타임 계조 방법을 사용하여 표현되는 경우에, 서브프레임들의 수는 특별히 제한되지 않는다. 게다가, 각 서브프레임 기간 또는 서브프레임 광이 방출되는 발광 기간의 길이는 특별히 제한되지 않는다. 즉, 서브프레임을 선택하는 방법은 특별히 제한되지 않는다.
게다가, 도 23a 및 도 23b에 도시된 바와 같이, 역방향 전압을 인가하는 동작은 한 프레임 기간(F1)에서 서브프레임 기간들(SF1 내지 SF4)에서 각 기록 기간들(Ta1 내지 Ta4)와 동시에 수행될 수 있다. 즉, 도 23a 및 도 23b에서, 기록 기간들(Ta1 내지 Ta4)은 또한 역방향 전압이 기록 동작을 수행함과 동시에 인가되는 역방향 바이어스 기간들이다. 계조가 4-비트 디지털 비디오 신호를 이용하여 표현되는 경우가 도 23a 및 도 23b에 도시되어 있다는 점에 유의하라.
게다가, 도 7의 픽셀이 아날로그 방법에 의해 구동되는 경우에, 순방향 전압이 발광 소자에 인가되는 기간, 즉 순방향 바이어스 기간(FF) 및 역방향 전압이 인가되는 기간, 즉 역방향 바이어스 기간(BF)은 도 10에 도시된 바와 같이 한 프레임 기간(F1)에 제공될 수 있다. 순방향 바이어스 기간(FF)은 기록 기간(Ta) 및 디스플 레이 기간(Ts)으로 시간 분할된다. 순방향 바이어스 기간(FF)에서, 아날로그 비디오 신호는 각 픽셀에 기록됨으로써, 발광 소자(104)는 광을 방출하거나 방출하지 않는다.
상술된 바와 같이, 본 발명의 구성에 의하면, 단락점을 절연시키는데 충분한 전류는 역방향 전압이 인가될 때 흐를 수 있음으로, 발광 소자의 수명은 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성됨으로써, 이 제조 비용을 낮출 수 있다.
게다가, 회로 구성 내의 트랜지스터는 N-형 트랜지스터로 형성됨으로써, 비정질 실리콘을 이용하는 트랜지스터가 인가될 수 있도록 한다. 그러므로, 비정질 실리콘을 이용하는 트랜지스터에 대해 이미 확립된 제조 기술이 적용됨으로써, 바람직하고 안정한 동작 특성들을 갖는 디스플레이 장치가 간단하고 값싼 제조 공정을 통해서 얻어질 수 있다.
[실시예 모드 4]
(회로 구성 3)
이 실시예 모드에서, 실시예 모드 1에 서술된 도 1의 회로 구성과 다른 구성이 설명될 것이다.
도 11에 도시된 픽셀을 구성하는 회로는 발광 소자(104), 픽셀로의 비디오 신호의 입력을 제어하는 스위칭 소자들로서 사용되는 트랜지스터들(제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)), 발광 소자(104)로 흐르는 전류값을 제어하는 트랜지스터(구동 트랜지스터(102)), 및 역방향 전압이 발광 소자(104) 에 인가될 때 발광 소자(104)로 역방향 전류를 인가하는 트랜지스터(AC 트랜지스터(103))를 포함한다. 이 실시예 모드에서, 2개의 전극들을 갖는 커패시터 소자(112)는 비디오 신호의 전위를 유지하기 위하여 제공된다. 그러나, 구동 트랜지스터(102)의 게이트 전위가 구동 트랜지스터(102)의 게이트 커패시턴스 등을 이용함으로써 유지될 수 있을 때, 커패시터 소자(112)는 생략될 수 있다. 제 1 스위칭 트랜지스터(105), 제 2 스위칭 트랜지스터(106), 구동 트랜지스터(102) 및 AC 트랜지스터(103)는 동일한 도전형을 갖고, N-형 트랜지스터는 본 발명의 특성인 이들 트랜지스터들 각각에 대해서 사용된다.
도 11에 도시된 바와 같이, 제 1 스위칭 트랜지스터(105)의 게이트 전극은 제 2 주사선(GL2)에 접속된다. 제 1 스위칭 트랜지스터(105)의 소스 전극 또는 드레인 전극 중 하나는 신호선(S)에 접속되고 다른 하나는 구동 트랜지스터(102)의 소스 전극 및 드레인 전극에 접속된다. 제 2 스위칭 트랜지스터(106)가 게이트 전극은 제 1 주사선(GL1)에 접속된다. 제 2 스위칭 트랜지스터(106)의 소스 전극 또는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 구동 트랜지스터(102)의 게이트 전극 및 커패시터 소자(112)에 접속된다. 신호선(S)은 전류원(113)에 접속된다.
게다가, 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극 및 커패시터 소자(112)에 접속된다. 커패시터 소자(112)의 2개의 전극들 중 하나는 구동 트랜지스터(102)의 게이트 전극에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접 속되는 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극에 접속된다. 구동 트랜지스터(102)는 포화 영역에서 동작하도록 설정된다.
게다가, 이 실시예 모드에서, AC 트랜지스터(103)의 소스 전극 또는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다. AC 트랜지스터(103)의 게이트 전극은 발광 소자(104)의 픽셀 전극에 접속되는 AC 트랜지스터(103)의 소스 전극 또는 드레인 전극에 접속된다.
제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)가 비선택 상태(오프 상태)일 때, 커패시터 소자(112)는 커패시터 소자(112)의 전극들 간에 전위차를 유지하도록 제공된다. 커패시터 소자(112)가 제공되는 구조가 도 11에 도시되지만, 본 발명은 게이트 전위가 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지될 수 있는 경우에 이 구조로 제한되지 않고 커패시터 소자(112)가 생략되는 구조가 사용될 수 있다.
게다가, 이 실시예 모드에서, L/W, 즉 구동 트랜스터(102)의 채널 길이(L) 대 채널 폭(W)의 비는 AC 트랜지스터(103)의 L/W 보다 크다. 특히, 구동 트랜지스터(102)에 대해서, L은 W보다 크고 이 비는 5/1 이상인 것이 바람직하다. AC 트랜지스터(103)에 대해서, L은 W보다 짧거나 같다. 이 방식으로, 역방향 전압이 픽셀 내 발광 소자(104)에 인가될 때 역방향으로 흐르는 전류의 값은 순방향 전압이 발광 소자(104)에 인가될 때 순방향으로 흐르는 전류의 값보다 크게될 수 있다.
여기서, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)는 더 작은 누설 전류(오프 상태 전류 및 게이트 누설 전류)를 갖는 구조를 갖는 것이 바 람직하다라고 할 수 있다. 트랜지스터가 오프될 때 소스 및 드레인 간에 흐르는 전류가 오프 상태 전류이고 게이트 절연막을 통해서 게이트 및 소스 또는 게이트 및 드레인 간에 흐르는 전류는 게이트 누설 전류라는 점에 유의하여야 한다.
따라서, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)로서 사용되는 N-채널 트랜지스터들은 저 농도 불순물 영역(또한 얇게 도핑된 드레인: LDD 영역이라 칭함)을 갖는 구조를 갖는 것이 바람직한데, 그 이유는 LDD 영역을 갖는 구조를 지닌 트랜지스터가 오프 상태 전류를 감소시킬 수 있기 때문이다. 게다가, 제 1 스위칭 트랜지스터(101) 및 제 2 스위칭 트랜지스터(106)가 발광 소자(104)로 전류를 인가할 때 온 상태 전류를 증가시킬 필요가 있다.
더욱 바람직한 모드로서, LDD 영역은 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106) 각각에 제공되고 LDD 영역은 게이트 전극과 중첩하는 영역을 포함한다. 그 후, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)는 온-상태 전류를 증가시킬 수 있고 핫 전자의 발생을 감소시킬 수 있다. 따라서, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)의 신뢰성이 개선된다.
게다가, 구동 트랜지스터(102)의 신뢰성은 게이트 전극과 중첩하는 LDD 영역을 갖는 구동 트랜지스터(102)를 제공함으로써 개선된다.
게다가, 오프-상태 전류는 게이트 절연막의 막 두께를 감소시킴으로써 감소될 수 있다. 따라서, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)의 막 두께는 구동 트랜지스터(102)가 막 두께보다 얇게 될 수 있다.
게다가, 이중-게이트 구조와 같은 다중-게이트 구조를 갖는 트랜지스터로서 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106) 각각을 형성함으로써, 게이트 누설 전류는 감소될 수 있다. 또한, 구동 트랜지스터(102)에서, 이중-게이트 구조와 같은 다중-게이트 구조를 사용함으로써, 게이트 누설 전류는 감소될 수 있고 신뢰성은 개선될 수 있다.
특히, 오프-상태 전류가 제 2 스위칭 트랜지스터(106)로 흐르면, 커패시터 소자(112)는 기록 기간 동안 기록되는 전압을 유지할 수 없다. 그러므로, LDD 영역을 제공하며, 게이트 절연막을 얇게하거나 스위칭 트랜지스터(106)에서 다중-게이트 구조를 사용함으로써 오프 상태 전류가 감소될 수 있는 것이 바람직하다.
다음에, 도 11의 회로 구성의 동작이 도 12a 내지 도 12c와 관련하여 설명될 것이다.
우선, 도 12a의 기록 기간 동안, 제 2 주사선(GL2)에 접속되는 게이트 전극을 갖는 제 1 스위칭 트랜지스터(105) 및 제 1 주사선(GL1)에 접속되는 게이트 전극을 갖는 제 2 스위칭 트랜지스터(106)는 제 1 주사선(GL1) 및 제 2 주사선(GL2)이 선택될 때 턴온된다. 이때, 발광 소자(104)가 소정 루미넌스 계조를 갖는 광을 방출하도록 하는데 필요로 되는 소정의 계조 전류(Idata)는 전류원(113)으로부터 신호선(S)으로 공급된다. 여기서, 전류원(113)은 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮은 신호선(S)에 계조 전류(Idata)를 공급하기 위한 계조 전위(Vdata) 및 전력선(V)(즉, Vss, Vss1>Vdata)의 전위(Vss1)를 설정한다. 전위 Vss로서, 예를 들어, GND(접지 전위), OV 등이 인가될 수 있다.
전력선(V)의 전위(Vss1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 같게 되도록 (즉, Vss≥Vss1) 설정되고 전력선(V)의 전위(Vss1)는 제 2 스위칭 트랜지스터(106)를 통해서 커패시터 소자(112) 및 구동 트랜지스터(102)의 게이트 전극으로 입력된다. 이 방식으로, 전하는 커패시터 소자(112)에 누적된다. 커패시터 소자(112)가 충전될 때, 전압 성분(유지 전압)은 유지되고 구동 트랜지스터(102)는 턴온된다. 게다가, 전력선(V)에 접속되는 구동 트랜지스터(102)의 전극은 드레인 전극이 되고 다른 전극은 소스 전극이 된다. 따라서, 계조 전류(Idata)를 토대로한 기록 전류(Idt)는 구동 트랜지스터(102)를 통해서 공급된다.
상술된 바와 같이, 전류원(113)에 의해 설정된 계조 전류(Idata)를 토대로, Idt는 구동 트랜지스터(102) 및 제 1 스위칭 트랜지스터(105)의 드레인 전류로서 흐르며, 전극들 간의 전위차에 대응하는 전하는 커패시터 소자(112)에 누적되고 전압 성분(유지 전압)은 유지된다. 이때, 기록 전류(Idt)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮게 되고 노드(N1)의 전위는 낮게되는 계조 전위(Vdata)를 토대로 흐름으로써, 역방향 바이어스 전류는 발광 소자(104)로 흐르게 된다. 따라서, 발광 소자(104)는 기록 기간 도안 광을 방출하지 않는다.
게다가, 이 기록 기간 동안, 노드(N1)의 전위는 상술된 기록 전류(Idt)만큼 낮아지고 전력선(V)의 전위(Vss1)는 노드(N1)에 인가되는 전위보다 높게된다. 그러므로, 전력선(V)에 접속되는 AC 트랜지스터(103)의 전극은 드레인 전극이 되고 다른 전극은 소스 전극이 된다. 소스 전극은 AC 트랜지스터(103)의 게이트 전극에 접속됨으로써, AC 트랜지스터(103)를 오프시킨다.
구동 트랜지스터(102)가 계조 전위 (Vdata)에 의해 턴온되는 경우에 대해 설명되었지만, 구동 트랜지스터(102)가 계조 전위(Vdata)에 의해 턴오프되는 경우에, 순방향 바이어스 전류가 발광 소자(104)에 공급되지 않는다는 점에 유의하라. 그러므로, 발광 소자(104)는 이 경우에 광을 방출하지 않는다.
다음에, 도 12b의 디스플레이 기간 동안, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)는 제 1 주사선(GL1)및 제 2 주사선(GL2)의 전위들을 제어함으로써 턴오프되고 이 기록 동안 누적되는 전하(유지 전압), 즉 커패시터 소자(112)의 전극들 간의 전위차는 구동 트랜지스터(102)를 온시키도록 유지된다. 게다가, 전력선(V)의 전위(Vdd1)는 발광 소자(104)의 카운터 전극의 전위(Vss) 보다 높게 되도록 설정됨으로써(Vdd1>Vss), 순방향 바이어스 전류는 발광 소자(104)로 흐르고 발광 소자(104)는 광을 방출시킨다.
다른 한편으로, 전력선(V)의 전위(Vdd1)가 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정되기 때문에, 전력선(V)에 접속되는 AC 트랜지스터(103)의 전극은 드레인 전극이 되고 다른 전극은 소스 전극이 된다. 소스 전극은 AC 트랜지스터(103)의 게이트 전극에 접속되고 AC 트랜지스터(103)은 오프된다.
구동 트랜지스터(102)가 기록 기간 동안 계조 전위(Vdata)에 의해 턴온되는 경우에 대해 설명하였지만, 구동 트랜지스터(102)가 계조 전위(Vdata)에 의해 턴오프되는 경우에, 순방향 바이어스 전류는 발광 소자(104)에 공급되지 않는다. 그러므로, 이 경우에 디스플레이 기간 동안이 아니어도 전류는 발광 소자(104)에 공급되지 않는다.
다음에, 도 12c의 역방향 바이어스 기간(비발광 기간) 동안, 제 1 주사선(GL1)및 제 2 주사선(GL2)의 전위들은 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)가 오프되도록 제어된다.
전력선(V)의 전위(Vss2)를 발광 소자(104)의 카운터 전극의 전위(Vss) 보다 낮게되도록 설정함으로써(즉, Vss>Vss2), 전력선(V)에 접속되는 AC 트랜지스터(103)의 전극은 소스 전극이되고 다른 전극은 드레인 전극이 된다. 따라서, 드레인 전극은 AC 트랜지스터(103)의 게이트 전극에 접속되고 AC 트랜지스터(103)는 턴온된다. 그러므로, 역방향 전압은 발광 소자(104)에 인가되고 역방향 바이어스 전류는 발광 소자(104) 및 AC 트랜지스터(103)로 흐른다.
구동 트랜지스터(102)가 기록 기간 및 디스플레이 기간 동안 온되는 경우에, 커패시터 소자(112)의 전극들 간의 전위차는 기록 전류(Idt)를 토대로 유지됨으로써, 구동 트랜지스터는 또한 역방향 바이어스 기간 동안 온되도록 한다. 따라서, 역방향 바이어스 전류는 구동 트랜지스터(102)로 흐른다. 그러나, 상술된 바와 같이, 구동 트랜지스터(102)의 L/W를 AC트랜지스터(103)의 L/W 보다 크게 설정함으로써, 구동 트랜지스터(102)로 흐르는 전류의 값은 AC 트랜지스터(103)로 흐르는 전류의 값보다 작게 된다. 물론, 구동 트랜지스터(102)가 기록 기간 및 디스플레이 기간 동안 턴오프되는 경우에, 전류는 구동 트랜지스터(102)에 공급되지 않는다.
게다가, 역방향 바이어스 기간 동안 Vss2 및 Vss 간의 전위차는 디스플레이 기간 동안 Vdd1 및 Vss 간의 전위차보다 크게될 수 있다. 이 방식으로, 역방향 바이어스 전류의 값은 순방향 바이어스 전류의 값보다 크게 되고 더 큰 전류는 역방 향 바이어스 기간 동안 발광 소자(104)로 흐를 수 있다.
상술된 회로 구성 이외에도, 제 2 주사선(GL2)이 제공되지 않고 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)의 게이트 전극들이 주사선(G)에 접속되는 구성이 사용될 수 있다. 이 구성은 도 13에 도시된다. 하나의 주사선(G1)을 형성함으로써, 배선들의 수는 감소될 수 있고 픽셀의 개구비는 증가될 수 있다. 이 동작들은 상술된 회로 구성에서 제 1 주사선(GL1) 미 제 2 주사선(GL2)의 동작들은 하나의 주사선(G)에 의해 수행된다는 점을 제외하면 동일함으로, 이 설명은 여기서 생략된다.
다음에, 도 11에 도시된 픽셀을 이용하는 아날로그 타임 계조 방법을 갖는 회로를 구동하는 계조 방법이 도 14a 및 도 14b의 타이밍 차트들과 관련하여 설명될 것이다.
도 14a에 도시된 바와 같이, 순방향 전압이 발광 소자에 인가되는 기간, 즉 순방향 바이어스 기간(FF) 및 역방향 전압이 인가되는 기간, 즉 역방향 바이어스 기간(BF)은 한 프레임 기간(F1)에 포함될 수 있다. 순방향 바이어스 기간(FF)은 기록 기간(Ta) 및 디스플레이 기간(Ts)으로 시간 분할되고 아날로그 비디오 신호는 t순방향 바이어스 기간(FF) 동안 각 픽셀에 기록됨으로써, 발광 소자(104)가 광을 방출하거나 방출하지 않도록 한다.
도 14b는 임의의 로우(row)(i번째 로우)의 타이밍 차트를 도시한다.
신호가 픽셀에 기록되는 기록 기간(Ta(i)) 동안, 계조 전위(Vdata)인 아날로그 신호의 전위는 신호선(S)에 접속되는 전류원(113)에서 설정된다. 이 계조 전 위(Vdata)는 비디오 신호에 대응한다. 비디오 신호가 픽셀에 기록될 때, 고 레벨 전위는 제 1 주사선(GL1) 및 제 2 주사선(GL2)에 인가되고, 제 2 스위칭 트랜지스터(106) 및 제 1 스위칭 트랜지스터(105)는 턴온된다. 게다가, 저 레벨 전위(Vss1)는 전력선(V)의 전위에 인가된다. 여기서, 전력선(V)의 전위(Vss1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 동일하다(즉, Vss≥Vss1).
다음에, 디스플레이 기간 (Ts(i)) 동안, 저 레벨 전위는 제 1 주사선(GL1) 및 제 2 주사선(GL2)에 인가되고 고 레벨 전위(Vdd1)는 전력선(V)의 전위에 인가된다. 여기서, 전력선(V)의 전위(Vdd1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 크게되도록 설정되고(즉, Vdd1>Vss) 발광 소자(104)는 광을 방출한다.
역방향 바이어스 기간(BF) 동안, 저 레벨 전위는 제 1 주사선(GL1) 및 제 2 주사선(GL2)에 유지되고 저 레벨 전위(Vss2)는 전력선(V)의 전위에 인가된다. 여기서, 전력선(V)의 전위(Vss2)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮게되도록 설정된다(즉, Vss>Vss2). 이와 같은 역방향 바이어스 기간의 제공을 통해서, 역방향 전압은 발광 소자에 인가됨으로써 발광 소자의 초기 장애 또는 진행 장애가 억압되고 전기루미네슨트 층의 열화로 인한 휘도의 감소가 방지될 수 있다.
도 11의 픽셀이 디지털 타임 계조 방법에 의해 구동되는 경우에, 하나의 프레임 기간(F1)은 도 15a에 도시된 바와 같이 기록 기간들(Ta1, Ta2, Ta3, 및 Ta4) 및 디스플레이 기간들(Ts1, Ts2, Ts3, 및 Ts4)을 포함하는 4개의 서브프레임 기간들(SF1, SF2, SF3, 및 SF4) 및 역방향 바이어스 기간(비발광 기간)(BF)으로 시간 분할된다. 기록 기간 동안, 광 방출을 위한 신호를 수신하는 발광 소자는 디스플레 이 기간 동안 발광 상태로 변화된다. 기록 기간 및 디스플레이 기간이 교대로 수행된 후, 역방향 바이어스 기간이 수행된다.
4-비트 계조가 이 실시예 모드에서 표현되지만, 비트들 및 계조 레벨들의 수는 이로 제한되지 않는다. 예를 들어, 8-비트 계조는 8개의 서브프레임 기간들을 제공함으로써 제공된다. 게다가, 서브프레임 기간들(SF1 내지 SF4) 각각은 한 프레임에서 불연속적으로 배치될 수 있다. 게다가, 한 서브프레임 기간은 다수의 서브프레임 기간들을 더 포함할 수 있고 다수의 서브프레임 기간들은 한 프레임에서 불연속적으로 배치될 수 있다. 계조가 타임 계조 방법을 이용하여 표현되는 경우에, 서브프레임의 수는 특별히 제한되지 않는다. 게다가, 각 서브프레임 기간 또는 서브프레임 광이 발광되는 발광 기간의 길이는 특별히 제한되지 않는다. 즉, 서브프레임을 선택하는 방법은 특별히 제한되지 않는다.
상술된 바와 같이, 역방향 전압이 인가될 때 단락점을 절연시키는 충분한 전류가 인가되고 발광 소자의 수명은 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성될 수 있음으로, 제조 비용을 낮출 수 있다.
게다가, 회로 구성 내의 트랜지스터는 N-형 트랜지스터로 형성됨으로써, 비정질 실리콘을 이용하는 트랜지스터가 적용될 수 있다. 그러므로, 비정질 실리콘을 이용하는 트랜지스터에 대해 이미 확립된 제조 기술이 적용됨으로써, 바람직하고 안정한 동작 특성들을 갖는 디스플레이 장치가 간단하고 값싼 제조 공정을 통해서 얻어질 수 있다.
[실시예 모드 5]
(회로 구성 4)
이 실시예 모드에서, 실시예 모드 1에 설명된 도 1의 회로 구성과 다른 구성이 설명될 것이다.
도 16에 도시된 픽셀을 구성하는 회로는 발광 소자(104), 픽셀로의 비디오 신호의 입력을 제어하는 스위칭 소자들로서 사용되는 트랜지스터들(제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)), 발광 소자(104)로 흐르는 전류값을 제어하는 트랜지스터(구동 트랜지스터(102)), 및 역방향 전압이 발광 소자(104)에 인가될 때 발광 소자(104)로 역방향 전류를 인가하는 트랜지스터(AC 트랜지스터(103))를 포함한다. 이 실시예 모드에서, 2개의 전극들을 갖는 커패시터 소자(112)는 비디오 신호의 전위를 유지하기 위하여 제공된다. 그러나, 구동 트랜지스터(102)의 게이트 전위가 구동 트랜지스터(102)의 게이트 커패시턴스 등을 이용함으로써 유지되는 경우에, 커패시터 소자(112)는 생략될 수 있다. 제 1 스위칭 트랜지스터(105), 제 2 스위칭 트랜지스터(106), 구동 트랜지스터(102) 및 AC 트랜지스터(103)는 동일한 도전형을 갖고, N-형 트랜지스터는 본 발명의 특성인 이들 트랜지스터들 각각에 대해서 사용된다.
도 16에 도시된 바와 같이, 제 1 스위칭 트랜지스터(105)의 게이트 전극은 제 2 주사선(GL2)에 접속된다. 제 1 스위칭 트랜지스터(105)의 소스 전극 또는 드레인 전극 중 하나는 신호선(S)에 접속되고 다른 하나는 구동 트랜지스터(102)의 소스 전극 및 드레인 전극에 접속된다. 제 2 스위칭 트랜지스터(106)의 게이트 전극은 제 1 주사선(GL1)에 접속된다. 제 2 스위칭 트랜지스터(106)의 소스 전극 또 는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 구동 트랜지스터(102)의 게이트 전극 및 커패시터 소자(112)에 접속된다. 신호선(S)은 전류원(113)에 접속된다.
게다가, 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극 및 커패시터 소자(112)에 접속된다. 커패시터 소자(112)의 2개의 전극들 중 하나는 구동 트랜지스터(102)의 게이트 전극에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속되는 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극에 접속된다. 구동 트랜지스터(102)는 포화 영역에서 동작하도록 설정된다.
게다가, 이 실시예 모드에서, AC 트랜지스터(103)의 소스 전극 또는 드레인 전극 중 하나는 발광 소자(104)의 픽셀 전극에 접속되고 다른 하나는 전위 제어선(W)에 접속된다. AC 트랜지스터(103)의 게이트 전극은 전위 제어선(W)에 접속되는 AC 트랜지스터(103)의 소스 전극 또는 드레인 전극에 접속된다.
제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)가 비선택 상태(오프 상태)일 때, 커패시터 소자(112)는 커패시터 소자(112)의 전극들 간에 전위차를 유지하도록 제공된다. 커패시터 소자(112)가 제공되는 구조가 도 16에 도시되지만, 본 발명은 게이트 전위가 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지될 수 있는 경우에 이 구조로 제한되지 않고 커패시터 소자(112)가 생략되는 구조가 사용될 수 있다.
게다가, 이 실시예 모드에서, L/W, 즉 구동 트랜스터(102)의 채널 길이(L) 대 채널 폭(W)의 비는 AC 트랜지스터(103)의 L/W 보다 크다. 특히, 구동 트랜지스터(102)에 대해서, L은 W보다 크고 이 비는 5/1 이상인 것이 바람직하다. AC 트랜지스터(103)에 대해서, L은 W보다 짧거나 같다. 이 방식으로, 역방향 전압이 픽셀 내 발광 소자(104)에 인가될 때 역방향으로 흐르는 전류의 값은 순방향 전압이 발광 소자(104)에 인가될 때 순방향으로 흐르는 전류의 값보다 크게될 수 있다.
여기서, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)는 더 작은 누설 전류(오프 상태 전류 및 게이트 누설 전류)를 갖는 구조를 갖는 것이 바람직하다라고 할 수 있다. 트랜지스터가 오프될 때 소스 및 드레인 간에 흐르는 전류가 오프 상태 전류이고 게이트 절연막을 통해서 게이트 및 소스 또는 게이트 및 드레인 간에 흐르는 전류는 게이트 누설 전류라는 점에 유의하여야 한다.
따라서, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)로서 사용되는 N-채널 트랜지스터들은 저 농도 불순물 영역(또한 얇게 도핑된 드레인: LDD 영역이라 칭함)을 지닌 구조를 갖는 것이 바람직한데, 그 이유는 LDD 영역을 갖는 구조를 지닌 트랜지스터가 오프 상태 전류를 감소시킬 수 있기 때문이다. 게다가, 제 1 스위칭 트랜지스터(101) 및 제 2 스위칭 트랜지스터(106)가 발광 소자(104)로 전류를 인가할 때 온 상태 전류를 증가시킬 필요가 있다.
더욱 바람직한 모드로서, LDD 영역은 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106) 각각에 제공되고 LDD 영역은 게이트 전극과 중첩하는 영역을 포함한다. 그 후, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)는 온-상태 전류를 증가시킬 수 있고 핫 전자의 발생을 감소시킬 수 있다. 따라서, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)의 신뢰성이 개선된다.
게다가, 구동 트랜지스터(102)의 신뢰성은 게이트 전극과 중첩하는 LDD 영역을 갖는 구동 트랜지스터(102)를 제공함으로써 개선된다.
게다가, 오프-상태 전류는 게이트 절연막의 막 두께를 감소시킴으로써 감소될 수 있다. 따라서, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)의 막 두께는 구동 트랜지스터(102)가 막 두께보다 얇게 될 수 있다.
게다가, 이중-게이트 구조와 같은 다중-게이트 구조를 갖는 트랜지스터로서 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106) 각각을 형성함으로써, 게이트 누설 전류는 감소될 수 있다. 또한, 구동 트랜지스터(102)에서, 이중-게이트 구조와 같은 다중-게이트 구조를 사용함으로써, 게이트 누설 전류는 감소될 수 있고 신뢰성은 개선될 수 있다.
특히, 오프-상태 전류가 제 2 스위칭 트랜지스터(106)로 흐르면, 커패시터 소자(112)는 기록 기간 동안 기록되는 전압을 유지할 수 없다. 그러므로, LDD 영역을 제공하며, 게이트 절연막을 얇게하거나 제 2 스위칭 트랜지스터(106)에서 다중-게이트 구조를 사용함으로써 오프 상태 전류가 감소될 수 있는 것이 바람직하다.
다음에, 도 16의 회로 구성의 동작이 도 17a 내지 도 17c와 관련하여 설명될 것이다.
우선, 도 17a의 기록 기간 동안, 제 2 주사선(GL2)에 접속되는 게이트 전극을 갖는 제 1 스위칭 트랜지스터(105) 및 제 1 주사선(GL1)에 접속되는 게이트 전 극을 갖는 제 2 스위칭 트랜지스터(106)는 제 1 주사선(GL1) 및 제 2 주사선(GL2)이 선택될 때 턴온된다. 이때, 발광 소자(104)가 소정 루미넌스 계조를 갖는 광을 방출하도록 하는데 필요로 되는 소정의 계조 전류(Idata)는 전류원(113)으로부터 신호선(S)으로 공급된다. 여기서, 전류원(113)은 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮은 신호선(S)에 계조 전류(Idata)를 공급하기 위한 계조 전위(Vdata) 및 전력선(V)(즉, Vss, Vss1>Vdata)의 전위(Vss1)를 설정한다. 전위 Vss로서, 예를 들어, GND(접지 전위), OV 등이 인가될 수 있다.
전력선(V)의 전위(Vss1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 같게 되도록 (즉, Vss≥Vss1) 설정되고 전력선(V)의 전위(Vss1)는 제 2 스위칭 트랜지스터(106)를 통해서 커패시터 소자(112) 및 구동 트랜지스터(102)의 게이트 전극으로 입력된다. 이 방식으로, 전하는 커패시터 소자(112)에 누적된다. 커패시터 소자(112)가 충전될 때, 전압 성분(유지 전압)은 유지되고 구동 트랜지스터(102)는 턴온된다. 게다가, 전력선(V)에 접속되는 구동 트랜지스터(102)의 전극은 드레인 전극이 되고 다른 전극은 소스 전극이 된다. 따라서, 계조 전류(Idata)를 토대로 한 기록 전류(Idt)는 구동 트랜지스터(102)를 통해서 공급된다.
상술된 바와 같이, 전류원(113)에 의해 설정된 계조 전류(Idata)에 의해, Idt는 구동 트랜지스터(102) 및 제 1 스위칭 트랜지스터(105)의 드레인 전류로서 흐르며, 전극들 간의 전위차에 대응하는 전하는 커패시터 소자(112)에 누적되고 전압 성분(유지 전압)은 유지된다. 이 때, 기록 전류(Idt)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮게 되고 노드(N1)의 전위는 낮게되는 계조 전위(Vdata) 를 토대로 흐름으로써, 역방향 바이어스 전류는 발광 소자(104)로 흐르게 된다. 따라서, 발광 소자(104)는 기록 기간 동안 광을 방출하지 않는다.
다른 한편으로, 이 기록 기간 동안, 전위 제어선(W)의 전위(Vdd3)는 발광 소자(104)의 카운터 전극의 전위(Vss) 보다 높게 되도록 설정된다(즉, Vdd3>Vss). 그러므로, 전위 제어선(W)에 접속되는 AC 트랜지스터(103)의 전극은 드레인 전극이 되고, 다른 전극은 소스 전극이 된다. 소스 전극이 AC 트랜지스터(103)의 게이트 전극에 접속됨으로, AC 트랜지스터(103)은 오프된다.
구동 트랜지스터(102)가 계조 전위(Vdata)에 의해 턴온되는 경우에 대한 설명이 행해졌지만 구동 트랜지스터(102)가 계조 전위(Vdata)에 의해 턴오프되는 경우에, 순방향 바이어스 전류는 발광 소자(104)에 공급되지 않는다는 점에 유의하여야 한다. 그러므로, 발광 소자(104)는 이 경우에 광을 방출하지 않는다.
다음에, 도 17b의 디스플레이 기간 동안, 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)는 제 1 주사선(GL1)의 전위 및 제 2 주사선(GL2)의 전위를 제어함으로써 턴오프되고 기록 기간 동안 누적되는 전하(유지 전압), 즉 커패시터 소자(112)의 전극들 간의 전위차는 구동 트랜지스터(102)가 온되도록 유지된다. 게다가, 전력선(V)의 전위(Vdd1)은 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정됨으로써(Vdd1>Vss) 순방향 바이어스 전류는 발광 소자(104)로 흐르고 발광 소자(104)는 광을 방출시킨다
다른 한편으로, 기록 기간과 동일한 방식으로, 전위 제어선(W)의 전위(Vdd3)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정된다. 따라서, 전위 제어선(W)에 접속되는 AC 트랜지스터(103)의 전극이 드레인 전극이 되고 다른 전극은 소스 전극이 된다. 소스 전극이 AC 트랜지스터(103)의 게이트 전극에 접속되고 AC 트랜지스터(103)는 오프된다.
이 설명이 구동 트랜지스터(102)가 기록 기간 동안 계조 전위(Vdata)에 의해 턴온되는 경우에 대해서 설명이 행해지지만, 구동 트랜지스터(102)가 계조 전위(Vdata)에 의해 턴오프되는 경우에, 순방향 바이어스 전류는 발광 소자(104)로 공급되지 않는다. 그러므로, 디스플레이 기간 동안이 아니어도 발광 소자(104)에 전류가 공급되지 않는다.
다음에, 도 17c의 역방향 바이어스 기간(비발광 기간) 동안, 제 1 주사선(GL1)및 제 2 주사선(GL2)의 전위들은 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)가 오프되도록 제어된다.
전위 제어선(W)의 전위(Vss3)를 발광 소자(104)의 카운터 전극의 전위(Vss) 보다 낮게되도록 설정함으로써(즉, Vss>Vdd3), 전위 제어선(W)에 접속되는 AC 트랜지스터(103)의 전극은 소스 전극이 되고 다른 전극은 드레인 전극이 된다. 따라서, 드레인 전극은 AC 트랜지스터(103)의 게이트 전극에 접속되고 AC 트랜지스터(103)는 턴온된다. 그러므로, 역방향 전압은 발광 소자(104)에 인가되고 역방향 바이어스 전류는 발광 소자(104) 및 AC 트랜지스터(103)로 흐른다.
다른 한편으로, 전력선(V)의 전위(Vss2)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 같게 되도록 설정된다(즉, Vss>Vss2). 게다가, 구동 트랜지스터(102)가 기록 기간 및 디스플레이 기간 동안 온되는 경우에, 커패시터 소 자(112)의 전극들 간의 전위차는 기록 전류(Idt)를 토대로 유지됨으로써, 구동 트랜지스터는 또한 역방향 바이어스 기간 동안 온되도록 한다.
따라서, 전력선(V)의 전위(Vss2)에 대해서 설정된 전위로 인해, 역방향 바이어스 전류는 구동 트랜지스터(102)로 흐른다(설정된 전위(Vss2가 Vss와 동일할 때 전류가 흐르지 않도록 한다는 점에 유의하여야 한다). 그러나, 상술된 바와 같이, 구동 트랜지스터(102)의 L/W를 AC트랜지스터(103)의 L/W 보다 크게 설정함으로써, 구동 트랜지스터(102)로 흐르는 전류의 값은 AC 트랜지스터(103)로 흐르는 전류의 값보다 작게 된다. 물론, 구동 트랜지스터(102)가 기록 기간 및 디스플레이 기간 동안 턴오프되는 경우에, 전류는 구동 트랜지스터(102)에 공급되지 않는다.
게다가, 역방향 바이어스 기간 동안 발광 소자의 카운터 전극의 전위(Vss) 및 전위 제어선(W)의 전위(Vss3) 간의 전위차는 디스플레이 기간 동안 발광 소자(104)의 카운터 전극의 전위(Vss) 및 전력선(V)의 전위(Vdd1) 간의 전위차보다 크게될 수 있다. 이 방식으로, 역방향 바이어스 전류의 값은 순방향 바이어스 전류의 값보다 크게 되고 더 큰 전류는 역방향 바이어스 기간 동안 발광 소자(104)로 흐를 수 있다.
상술된 회로 구성 이외에도, 제 2 주사선(GL2)이 제공되지 않고 제 1 스위칭 트랜지스터(105) 및 제 2 스위칭 트랜지스터(106)의 게이트 전극들이 주사선(G)에 접속되는 구성이 사용될 수 있다. 이 구성은 도 18에 도시된다. 하나의 주사선(G)을 형성함으로써, 배선들의 수는 감소될 수 있고 픽셀의 개구비는 증가될 수 있다. 이 동작들은 상술된 회로 구성에서 제 1 주사선(GL1) 및 제 2 주사선(GL2)의 동작 들은 하나의 주사선(G)에 의해 수행된다는 점을 제외하면 동일함으로, 이 설명은 여기서 생략된다.
다음에, 도 16에 도시된 픽셀을 이용하여 아날로그 타임 계조 방법을 갖는 회로를 구동하는 계조 방법이 도 19a 및 도 19b의 타이밍 차트들과 관련하여 설명될 것이다.
도 14a에 도시된 바와 같이, 순방향 전압이 발광 소자에 인가되는 기간, 즉 순방향 바이어스 기간(FF) 및 역방향 전압이 인가되는 기간, 즉 역방향 바이어스 기간(BF)은 한 프레임 기간(F1)에 포함될 수 있다. 순방향 바이어스 기간(FF)은 기록 기간(Ta) 및 디스플레이 기간(Ts)으로 시간 분할되고 아날로그 비디오 신호는 순방향 바이어스 기간(FF) 동안 각 픽셀에 기록됨으로써, 발광 소자(104)가 광을 방출하거나 방출하지 않도록 한다.
도 19b는 임의의 로우(i번째 로우)의 타이밍 차트를 도시한다.
신호가 픽셀에 기록되는 기록 기간(Ta(i)) 동안, 계조 전위(Vdata)인 아날로그 신호의 전위는 신호선(S)에 접속되는 전류원(113)에서 설정된다. 이 계조 전위(Vdata)는 비디오 신호에 대응한다. 비디오 신호가 픽셀에 기록될 때, 고 레벨 전위는 제 1 주사선(GL1) 및 제 2 주사선(GL2)에 인가되고, 제 2 스위칭 트랜지스터(106) 및 제 1 스위칭 트랜지스터(105)는 턴온된다. 게다가, 저 레벨 전위(Vss1)는 전력선(V)의 전위에 인가되고 고 레벨 전위(Vdd3)는 전위 제어선(W)의 전위에 인가된다. 여기서, 전력선(V)의 전위(Vss1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 동일하다(즉, Vss≥Vss1). 게다가, 전위 제어선(W)의 전 위(Vdd3)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정된다(즉, Vdd3>Vss).
다음에, 디스플레이 기간 (Ts(i)) 동안, 저 레벨 전위는 제 1 주사선(GL1) 및 제 2 주사선(GL2)에 인가되고 고 레벨 전위(Vdd1)는 전력선(V)의 전위에 인가된다. 게다가, 전위 제어선(W)의 전위는 고 레벨 전위(Vdd3)에 유지된다. 여기서, 전력선(V)의 전위(Vdd1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 크게되도록 설정되고(즉, Vdd1>Vss) 발광 소자(104)는 광을 방출한다. 게다가, 전위 제어선(W)의 전위(Vdd3)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정된다(즉, Vdd3>Vss).
역방향 바이어스 기간(BF) 동안, 저 레벨 전위는 제 1 주사선(GL1) 및 제 2 주사선(GL2)에 유지된다. 저 레벨 전위(Vss2)는 전력선(V)의 전위에 인가되고 저 레벨 전위(Vss3)는 전위 제어선(W)의 전위에 인가된다. 여기서, 전력선(V)의 전위(Vss2)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 같게 되도록 설정된다(즉, Vss>Vss2). 게다가, 전위 제어선(W)의 전위(Vss3)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮게되도록 설정된다(즉, Vss>Vss3). 이와 같은 역방향 바이어스 기간의 제공을 통해서, 역방향 전압은 발광 소자에 인가됨으로써 발광 소자의 초기 장애 또는 진행 장애가 억압되고 전기루미네슨트 층의 열화로 인한 휘도의 감소가 방지될 수 있다.
전력선(V)이 전위에 대해서, 기록 기간 동안 전위(Vss1) 및 역방향 바이어스 기간 동안 전위(Vss2)가 발광 소자(104)의 카운터 전극의 전위(Vss)와 동일하게 될 수 있다는 점에 유의하여야 한다. Vss1 및 Vss2가 Vss보다 낮은 경우에, 이들은 동일한 전위일 수 있거나 이들은 서로로부터 상이한 전위들일 수 있다.
도 16의 픽셀이 디지털 타임 계조 방법에 의해 구동되는 경우에, 하나의 프레임 기간(F1)은 도 20a에 도시된 바와 같이 기록 기간들(Ta1, Ta2, Ta3, 및 Ta4) 및 디스플레이 기간들(Ts1, Ts2, Ts3, 및 Ts4)을 포함하는 4개의 서브프레임 기간들(SF1, SF2, SF3, 및 SF4) 및 역방향 바이어스 기간(비발광 기간)(BF)으로 시간 분할된다. 기록 기간 동안, 광 방출을 위한 신호를 수신하는 발광 소자는 디스플레이 기간 동안 발광 상태로 변화된다. 기록 기간 및 디스플레이 기간이 교대로 수행된 후, 역방향 바이어스 기간이 수행된다.
4-비트 계조가 이 실시예 모드에서 표현되지만, 비트들 및 계조 레벨들의 수는 이로 제한되지 않는다. 예를 들어, 8-비트 계조는 8개의 서브프레임 기간들을 제공함으로써 제공된다. 게다가, 서브프레임 기간들(SF1 내지 SF4) 각각은 한 프레임에서 불연속적으로 배치될 수 있다. 게다가, 한 서브프레임 기간은 다수의 서브프레임 기간들을 더 포함할 수 있고 다수의 서브프레임 기간들은 한 프레임에서 불연속적으로 배치될 수 있다. 계조가 타임 계조 방법을 이용하여 표현되는 경우에, 서브프레임의 수는 특별히 제한되지 않는다. 게다가, 각 서브프레임 기간 또는 서브프레임 광이 발광되는 발광 기간의 길이는 특별히 제한되지 않는다. 즉, 서브프레임을 선택하는 방법은 특별히 제한되지 않는다.
상술된 바와 같이, 역방향 전압이 인가될 때 단락점을 절연시키는 데 충분한 전류가 인가되고 발광 소자의 수명은 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성될 수 있음으로, 제조 비용을 낮출 수 있다.
게다가, 회로 구성 내의 트랜지스터는 N-형 트랜지스터로 형성됨으로써, 비정질 실리콘을 이용하는 트랜지스터가 적용될 수 있다. 그러므로, 비정질 실리콘을 이용하는 트랜지스터에 대해 이미 확립된 제조 기술이 적용됨으로써, 바람직하고 안정한 동작 특성들을 갖는 디스플레이 장치가 간단하고 값싼 제조 공정을 통해서 얻어질 수 있다.
[실시예 모드 6]
(회로 구성 5)
이 실시예 모드에서, 실시예 모드 1에 설명된 도 1의 회로 구성과 다른 구성이 설명될 것이다.
도 21에 도시된 픽셀을 구성하는 회로는 발광 소자(104), 픽셀로의 비디오 신호의 입력을 제어하는 스위칭 소자로서 사용되는 트랜지스터(스위칭 트랜지스터(101)), 발광 소자(104)로 흐르는 전류값을 제어하는 트랜지스터(구동 트랜지스터(102)), 및 역방향 전압이 발광 소자(104)에 인가될 때 발광 소자(104)로 역방향 바이어스 전류를 인가하는 트랜지스터(AC 트랜지스터(103))를 포함한다. 스위칭 트랜지스터(101), 구동 트랜지스터(102) 및 AC 트랜지스터(103)는 동일한 도전형을 갖고, N-형 트랜지스터는 본 발명의 특성인 이들 트랜지스터들 각각에 사용된다. 커패시터 소자가 이 실시예 모드에서 제공되지 않지만, 비디오 신호의 전위를 유지하는 커패시터 소자가 제공될 수 있다.
도 21에 도시된 바와 같이, 스위칭 트랜지스터(101)의 게이트 전극은 주사 선(G)에 접속된다. 스위칭 트랜지스터(101)의 소스 전극 또는 드레인 전극 중 하나는 신호선(S)에 접속되고 다른 하나는 구동 트랜지스터(102)의 게이트 전극에 접속된다. 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다.
게다가, 이 실시예 모드에서, AC 트랜지스터(103)의 소스 전극 또는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다. AC 트랜지스터(103)의 게이트 전극은 배선(110)에 접속된다.
이 실시예 모드에서, 배선(110) 및 발광 소자(104)의 카운터 전극은 서로에 접속되는 경우의 동작이 설명될 것이다. 배선(110) 및 발광 소자(104)의 카운터 전극을 서로에 접속함으로써 전력 소모는 감소될 수 있다. 게다가, 발광 소자(104)의 카운터 전극 및 배선(110)이 서로에 접촉하기 때문에, 배선(110)은 발광 소자(104)의 카운터 전극의 보조 전극으로서 기능함으로써, 발광 소자(104)의 카운터 전극의 저항을 감소시킨다. 그 후, 발광 소자(104)의 카운터 전극의 막 두께는 감소될 수 있고 발광 소자(104) 및 배선(110)의 카운터 전극의 전송 팩터들은 증가될 수 있다. 따라서, 더 높은 루미넌스가 발광 소자(104)에 의해 방출되는 광이 최상부 면으로부터 추출되는 최상부 발광 구조를 통해서 얻어질 수 있다. 배선(110) 및 발광 소자(104)가 서로에 접속되지 않는 구조가 환경에 따라서 사용될 수 있다는 점에 유의하여야 한다.
스위칭 트랜지스터(101)가 비선택 상태(오프 상태)일 때, 구동 트랜지스터(102)의 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지 된다. 게이트 전위가 제공되는 커패시터 소자 없이 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지되는 구성이 도 21에 도시되지만, 본 발명은 이 구성으로 제한되지 않고 커패시터 소자가 제공되는 구성이 또한 사용될 수 있다는 점에 유의하여야 한다.
게다가, 이 실시예 모드에서, L/W, 즉 구동 트랜스터(102)의 채널 길이(L) 대 채널 폭(W)의 비는 AC 트랜지스터(103)의 L/W 보다 크다. 특히, 구동 트랜지스터(102)에 대해서, L은 W보다 크고 더욱 바람직하게는 이 비는 5/1 이상이다. AC 트랜지스터(103)에 대해서, L은 W보다 짧거나 같다. 이 방식으로, 역방향 전압이 픽셀 내 발광 소자(104)에 인가될 때 역방향으로 흐르는 전류의 값은 순방향 전압이 발광 소자(104)에 인가될 때 순방향으로 흐르는 전류의 값보다 크게될 수 있다.
여기서, 스위칭 트랜지스터가 더 작은 누설 전류(오프 상태 전류 및 게이트 누설 전류)를 갖는 구조를 갖는다라고 일컬을 수 있다. 트랜지스터가 오프될 때 오프-상태 전류가 소스 및 드레인간에 흐르는 전류이고 게이트 누설 전류는 게이트 절연막을 통해서 게이트 및 소스간에 또는 게이트 및 드레인 간에 흐르는 전류라는 점에 유의하여야 한다.
따라서, 스위칭 트랜지스터(101)로서 사용되는 N-채널 트랜지스터는 저 농도 불순물 영역(또한 얇게 도핑된 드레인이라 칭함: LDD 영역)을 갖는 구조를 갖는데, 그 이유는 LDD 영역을 지닌 구조를 갖는 트랜지스터가 오프-상태 전류를 감소시킬 수 있기 때문이다. 게다가, 스위칭 트랜지스터(101)는 전류를 발광 소자(104)에 인가할 때 온-상태 전류를 증가시킬 필요가 있기 때문이다.
더욱 바람직한 모드로서, LDD 영역은 스위칭 트랜지스터(101)에 제공되고 LDD 영역은 게이트 전극에 중첩하는 영역을 포함한다. 그 후, 스위칭 트랜지스터(101)는 온-상태 전류를 증가시킬 수 있고 핫 전자의 발생을 감소시킬 수 있다. 따라서, 스위칭 트랜지스터(101)의 신뢰성이 개선된다.
게다가, 구동 트랜지스터(102)의 신뢰성은 또한 게이트 전극과 중첩하는 LDD 영역을 갖는 구동 트랜지스터를 제공함으로써 개선된다.
또한, 오프-상태 전류는 게이트 절연막의 막 두께를 감소시킴으로써 감소될 수 있다. 따라서, 스위칭 트랜지스터(101)의 막 두께는 구동 트랜지스터(102)의 막 두께보다 얇게될 수 있다.
게다가, 이중-게이트 구조와 같은 다중-게이트 구조를 갖는 트랜지스터로서 스위칭 트랜지스터(101)를 형성함으로써, 게이트 누설 전류는 감소될 수 있다. 또한 구동 트랜지스터(102)에서, 이중-게이트 구조와 같은 다중-게이트 구조를 사용함으로써, 게이트 누설 전류는 감소될 수 있고, 신뢰성은 개선될 수 있다.
특히, 오프 상태 전류가 스위칭 트랜지스터(101)로 흐르면, 구동 트랜지스터(102)의 게이트 커패시턴스는 기록 기간 동안 기록되는 전압을 유지할 수 없다. 그러므로, LDD 영역을 제공하며, 게이트 절연막을 얇게하거나 스위칭 트랜지스터(101)에서 다중-게이트 구조를 사용함으로써 오프-상태 전류가 감소되는 것이 바람직하다.
다음에, 도 21의 회로 구성의 동작이 도 22a 내지 도 22c와 관련하여 설명될 것이다.
우선, 도 22a의 기록 기간 동안, 주사선(G)에 접속되는 게이트 전극을 갖는 스위칭 트랜지스터(101)는 주사선(G)이 선택될 때 턴온된다. 그 후, 신호선(S)으로 입력되는 비디오 신호의 전위(Vsig)는 스위칭 트랜지스터(101)를 통해서 구동 트랜지스터(102)의 게이트 전극으로 입력되고, 구동 트랜지스터(102)의 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지된다.
전력선(V)의 전위(Vss1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 같게 되도록 (즉, Vss≥Vss1가 충족) 설정됨으로써, 발광 소자(104)가 광을 방출하지 않도록 한다. 전위 Vss로서, 예를 들어, GND(접지 전위), 0V, 등이 인가될 수 있다. 게다가, 역방향 바이어스 전류는 설정된 Vss1 및 Vss간의 전위차에 의해 발광 소자(104)로 흐른다(그러나, Vss1 및 Vss는 동일한 전위일 때, 역방향 바이어스 전류는 흐르지 않는다).
AC 트랜지스터(103)의 게이트 전극에 접속되는 배선(110)의 전위는 발광 소자(104)의 카운터 전극의 전위(Vss)와 동일하게 되는데, 그 이유는 발광 소자(104)의 카운터 전극에 접속되기 때문이다. 그러므로, 배선(110)의 전위는 전력선(V)의 전위(Vss1)보다 높거나 같은 Vss가 된다.
따라서, Vss1이 Vss보다 낮게되는 경우에, 전력선(V)에 접속되는 AC 트랜지스터의 전극은 소스 전극이 되고 AC 트랜지스터(103)의 소스 전극의 전위는 게이트 전극의 전위보다 낮게 된다. 그러므로, AC 트랜지스터(103)는 턴온되고 역방향 바이어스 전류는 발광 소자(104)로 흐른다. 게다가, Vss1이 Vss와 동일하게 되는 경우에, AC 트랜지스터는 턴오프되고 전류는 발광 소자(104)로 흐르지 않는다. 따라 서, Vss1이 Vss보다 낮거나 같게되는 경우 조차도, 발광 소자(104)는 기록 기간 동안 광을 방출하지 않는다.
구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위 (Vsig)에 의해 턴온되는 경우에 대해 설명되지만, 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)의 전위에 의해 턴오프되지 않는 경우에, 순방향 바이어스 전류는 발광 소자(104)에 공급되지 않고 발광 소자(104)는 광을 방출하지 않는다는 점에 유의하여야 한다.
다음에, 도 22b의 디스플레이 기간 동안, 스위칭 트랜지스터(101)는 주사선(G)의 전위를 제어함으로써 턴오프되고 기록 기간 동안 기록되는 비디오 신호의 전위(Vsig)가 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지됨으로, 구동 트랜지스터(102)는 온된다.
게다가, 전력선(V)의 전위(Vdd1)는 발광 소자(104)의 카운터 전극의 전위(Vs) 보다 높게 되도록(즉, Vdd1>Vss 충족) 설정됨으로써, 순방향 바이어스 전류가 발광 소자(104)로 흐르고 발광 소자(104)는 광을 방출시킨다.
다른 한편으로, 전력선(V)의 전위(Vdd1)가 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정되기 때문에, AC 트랜지스터(103)의 게이트 전극에 접속되는 배선(110)의 전위(Vss)는 전력선(V)의 전위(Vdd1) 보다 낮게된다. 게다가, 전력선(V)에 접속되는 AC 트랜지스터(103)의 전극이 드레인 전극이 되고 AC 트랜지스터(103)의 드레인 전극이 게이트 전극의 전위보다 높게됨으로써, AC 트랜지스터(103)는 턴오프되도록 한다.
이 설명이 구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위(Vsig)에 의해 턴온되지만, 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)에 의해 턴오프되는 경우에, 순방향 바이어스 전류는 발광 소자(104)에 공급되지 않는다는 점에 유의하여야 한다. 그러므로, 이 경우에 디스플레이 기간 동안이 아니어도 순방향 바이어스 전류는 발광 소자(104)에 공급되지 않는다.
다음에, 도 22c의 역방향 바이어스 기간(비발광 기간) 동안, 주사선(G)의 전위는 스위칭 트랜지스터(101)가 오프되도록 제어된다.
게다가, 전력선(V)의 전위(Vss1')는 발광 소자(104)의 카운터 전극의 전위(Vss) 보다 낮게되도록 설정된다(즉, Vss>Vss1'). 이와 같이 행함으로써, 전력선(V)에 접속되는 AC 트랜지스터(103)의 전극은 소스 전극이 되고 AC 트랜지스터의 게이트 전극의 전위는 소스 전극보다 높게 되도록 함으로써, AC 트랜지스터(103)를 턴온시킨다. 그러므로, 역방향 전압은 발광 소자(104)에 인가되고 역방향 바이어스 전류는 발광 소자(104) 및 AC 트랜지스터(103)로 흐른다.
구동 트랜지스터(102)가 기록 기간 및 디스플레이 기간 동안 비디오 신호의 전위(Vsig)로 인해 온되는 경우에, 게이트 커패시턴스는 역방향 바이어스 기간 도안 비디오 신호의 전위(Vsig)를 유지함으로써 구동 트랜지스터(102)가 온되도록 한다. 따라서, 역방향 바이어스 전류는 구동 트랜지스터(102)로 흐른다. 그러나, 상술된 바와 같이, 구동 트랜지스터(102)의 L/W를 AC트랜지스터(103)의 L/W 보다 크게 만듬으로써, 구동 트랜지스터(102)로 흐르는 전류의 값은 AC 트랜지스터(103)로 흐르는 전류의 값보다 작게 된다. 물론, 구동 트랜지스터(102)가 기록 기간 및 디 스플레이 기간 동안 오프되는 경우에, 전류는 구동 트랜지스터(102)에 공급되지 않는다.
게다가, 역방향 바이어스 기간 동안 Vss1' 및 Vss 간의 전위차는 디스플레이 기간 동안 Vdd1 및 Vss 간의 전위차보다 크게될 수 있다. 이 방식으로, 역방향 바이어스 전류의 값은 순방향 바이어스 전류의 값보다 크게 되고 더 큰 전류는 역방향 바이어스 기간 동안 발광 소자(104)로 흐를 수 있다.
전력선(V)의 전위가 변화되는 동작이 이 실시예 모드에서 설명되었지만, 본 발명은 이에 국한되지 않는다. 예를 들어, 발광 소자(104)의 카운터 전극의 전위(즉, AC 트랜지스터(103)의 게이트 전극에 접속되는 배선(110)의 전위)만이 변화될 수 있거나 전력선(V)의 전위 및 발광 소자의 카운터 전극의 전위는 변화될 수 있다.
다음에, 도 21에 도시된 디지털 타임 계조 방법의 구동 방법은 도 9a, 도 9b, 도 10a, 도 10b, 도 23a 및 도 23b의 타이밍 차트들을 따른다. 이 방법은 도 9a, 도 9b, 도 10a, 도 10b, 도 23a 및 도 23b에서 행해진 설명과 유사함으로, 이에 대한 설명은 여기서 생략된다.
상술된 바와 같이, 본 발명의 구조에서, 역방향 전압이 인가될 때 단락점을 절연시키는 데 충분한 전류가 흐를 수 있고 발광 소자의 수명은 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성될 수 있음으로, 제조 비용을 낮출 수 있다.
게다가, 회로 구성 내의 트랜지스터는 N-형 트랜지스터로 형성됨으로써, 비 정질 실리콘을 이용하는 트랜지스터가 적용될 수 있다. 그러므로, 비정질 실리콘을 이용하는 트랜지스터에 대해 이미 확립된 제조 기술이 적용됨으로써, 바람직하고 안정한 동작 특성들을 갖는 디스플레이 장치가 간단하고 값싼 제조 공정을 통해서 얻어질 수 있다.
[실시예 모드 7]
(회로 구성 6)
이 실시예 모드에서, 실시예 모드 1에 설명된 도 1의 회로 구성과 다른 구성이 설명될 것이다.
도 24에 도시된 픽셀을 구성하는 회로는 발광 소자(104), 픽셀로의 비디오 신호의 입력을 제어하는 스위칭 소자들로서 사용되는 트랜지스터들(스위칭 트랜지스터(101)), 발광 소자(104)로 흐르는 전류값을 제어하는 트랜지스터(구동 트랜지스터(102)), 및 역방향 전압이 발광 소자(104)에 인가될 때 발광 소자(104)로 역방향 전류를 인가하는 트랜지스터(제 1 AC 트랜지스터(107) 및 제 2 AC 트랜지스터(108))를 포함한다. 스위칭 트랜지스터(101), 구동 트랜지스터(102), 제 1 AC 트랜지스터(107), 및 제 2 AC 트랜지스터(106)는 동일한 도전형을 갖고, N-형 트랜지스터는 본 발명의 특성인 이들 트랜지스터들 각각에 대해서 사용된다. 커패시터 소자가 이 실시예 모드에서 제공되지 않지만, 비디오 신호의 전위를 유지하는 커패시터 소자가 제공될 수 있다.
도 24에 도시된 바와 같이, 스위칭 트랜지스터(101)의 게이트 전극은 주사선(G)에 접속된다. 스위칭 트랜지스터(101)의 소스 전극 또는 드레인 전극 중 하나 는 신호선(S)에 접속되고 다른 하나는 구동 트랜지스터(102)의 게이트 전극에 접속된다. 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극은 전력선(V)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다.
게다가, 이 실시예 모드에서, 제 1 AC 트랜지스터(107)의 소스 전극 또는 드레인 전극 중 하나는 구동 트랜지스터(102)의 게이트 전극에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 그리고 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나에 접속된다. 제 1 AC 트랜지스터(107)의 게이트 전극은 제 2 전위 제어선(XL)에 접속된다. 게다가, 제 2 AC 트랜지스터(108)의 소스 전극 또는 드레인 전극 중 하나는 제 1 전위 제어 선(WL)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다. 제 2 AC 트랜지스터(108)의 게이트 전극은 발광 소자(104)의 픽셀 전극에 접속되는 제 2 AC 트랜지스터(108)의 소스 전극 또는 드레인 전극에 접속된다.
스위칭 트랜지스터(101)가 비선택 상태(오프 상태)일 때, 구동 트랜지스터(102)의 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지된다. 게이트 전위가 제공되는 커패시터 소자 없이 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지되는 구성이 도 24에 도시되지만, 본 발명은 이 구성으로 제한되지 않고 커패시터 소자가 제공되는 구성이 또한 사용될 수 있다는 점에 유의하여야 한다.
게다가, L/W, 즉 구동 트랜스터(102)의 채널 길이(L) 대 채널 폭(W)의 비는 제 2 AC 트랜지스터(108)의 L/W 보다 크다. 특히, 구동 트랜지스터(102)에 대해서, L은 W보다 크고 더욱 바람직하게는 이 비는 5/1 이상이다. 제 2 AC 트랜지스터(108)에 대해서, L은 W보다 짧거나 같다. 이 방식으로, 역방향 전압이 픽셀 내 발광 소자(104)에 인가될 때 역방향으로 흐르는 전류의 값은 순방향 전압이 발광 소자(104)에 인가될 때 순방향으로 흐르는 전류의 값보다 크게될 수 있다.
여기서, 스위칭 트랜지스터가 더 작은 누설 전류(오프 상태 전류 및 게이트 누설 전류)를 갖는 구조를 갖는다라고 일컬을 수 있다. 트랜지스터가 오프될 때 오프-상태 전류가 소스 및 드레인간에 흐르는 전류이고 게이트 누설 전류는 게이트 절연막을 통해서 게이트 및 소스간에 또는 게이트 및 드레인 간에 흐르는 전류라는 점에 유의하여야 한다.
따라서, 스위칭 트랜지스터(101)로서 사용되는 N-채널 트랜지스터는 저 농도 불순물 영역(또한 얇게 도핑된 드레인이라 칭함: LDD 영역)을 갖는 구조를 갖는데, 그 이유는 LDD 영역을 지닌 구조를 갖는 트랜지스터가 오프-상태 전류를 감소시킬 수 있기 때문이다. 게다가, 스위칭 트랜지스터(101)는 전류를 발광 소자(104)에 인가할 때 온-상태 전류를 증가시킬 필요가 있기 때문이다.
더욱 바람직한 모드로서, LDD 영역은 스위칭 트랜지스터(101)에 제공되고 LDD 영역은 게이트 전극에 중첩하는 영역을 포함한다. 그 후, 스위칭 트랜지스터(101)는 온-상태 전류를 증가시킬 수 있고 핫 전자의 발생을 감소시킬 수 있다. 따라서, 스위칭 트랜지스터(101)의 신뢰성이 개선된다.
게다가, 구동 트랜지스터(102)의 신뢰성은 또한 게이트 전극과 중첩하는 LDD 영역을 갖는 구동 트랜지스터를 제공함으로써 개선된다.
또한, 오프-상태 전류는 게이트 절연막의 막 두께를 감소시킴으로써 감소될 수 있다. 따라서, 스위칭 트랜지스터(101)의 막 두께는 구동 트랜지스터(102)의 막 두께보다 얇게될 수 있다.
게다가, 이중-게이트 구조와 같은 다중-게이트 구조를 갖는 트랜지스터로서 스위칭 트랜지스터(101)를 형성함으로써, 게이트 누설 전류는 감소될 수 있다. 또한 구동 트랜지스터(102)에서, 이중-게이트 구조와 같은 다중-게이트 구조를 사용함으로써, 게이트 누설 전류는 감소될 수 있고, 신뢰성은 개선될 수 있다.
특히, 오프 상태 전류가 스위칭 트랜지스터(101)로 흐르면, 구동 트랜지스터(102)의 게이트 커패시턴스는 기록 기간 동안 기록되는 전압을 유지할 수 없다. 그러므로, LDD 영역을 제공하며, 게이트 절연막을 얇게하거나 스위칭 트랜지스터(101)에서 다중-게이트 구조를 사용함으로써 오프-상태 전류가 감소되는 것이 바람직하다.
다음에, 도 24의 회로 구성의 동작이 도 25a 내지 도 25c와 관련하여 설명될 것이다.
우선, 도 25a의 기록 기간 동안, 주사선(G)에 접속되는 게이트 전극을 갖는 스위칭 트랜지스터(101)는 주사선(G)이 선택될 때 턴온된다. 그 후, 신호선(S)으로 입력되는 비디오 신호의 전위(Vsig)는 스위칭 트랜지스터(101)를 통해서 구동 트랜지스터(102)의 게이트 전극으로 입력되고, 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지된다.
전력선(V)의 전위(Vss1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 같게 되도록 (즉, Vss≥Vss1가 충족) 설정됨으로써, 발광 소자(104)가 광을 방출하지 않도록 한다. 전위 Vss로서, 예를 들어, GND(접지 전위), 0V, 등이 인가될 수 있다. 게다가, 역방향 바이어스 전류는 설정된 Vss1 및 Vss간의 전위차에 의해 발광 소자(104)로 흐른다(그러나, Vss1 및 Vss는 동일한 전위일 때, 역방향 바이어스 전류는 흐르지 않는다).
다른 한편으로, 이 기록 기간 동안, 제 2 전위 제어선(XL)의 전위(Vss3)는 제 1 AC 트랜지스터(107)를 오프시킬 정도로 충분히 낮게 설정된다. 게다가, 제 1 전위 제어선(WL)의 전위(Vdd2)은 발광 소자의 카운터 전극의 전위(Vss)보다 높게 되도록 설정(즉, Vdd2>Vss가 충족)됨으로써, 제 1 전위 제어선(WL)에 접속되는 제 2 AC 트랜지스터(108)의 전극은 드레인 전극이 되고, 발광 소자(104)의 픽셀 전극에 접속되는 제 2 AC 트랜지스터(108)의 전극은 소스 전극이 된다. 게다가, 소스 전극이 제 2 AC 트랜지스터(108)의 게이트 전극에 접속됨으로써, 제 2 AC 트랜지스터(108)는 오프된다.
구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위(Vsig)에 의해 턴온되는 경우에 대한 설명이 행해졌지만, 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)에 의해 턴오프되는 경우에, 전류는 발광 소자(104)에 공급되지 않고 발광 소자(104)는 광을 방출하지 않는다는 점에 유의하여야 한다.
다음에, 도 25b의 디스플레이 기간 동안, 스위칭 트랜지스터(101)는 주사선(G)의 전위를 제어함으로써 턴오프된다. 기록 기간 동안 기록되는 비디오 신호의 전위(Vsig)가 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지되기 때문에, 구동 트랜지스터(102)는 온된다. 게다가, 전력선(V)의 전위(Vdd1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정됨으로써(즉, Vdd1>Vss 충족) 순방향 바이어스 전류는 발광 소자(104)로 흐르고 발광 소자(104)는 광을 방출시킨다
다른 한편으로, 기록 기간과 동일한 방식으로, 제 2 전위 제어선(XL)의 전위(Vss3)는 제 1 AC 트랜지스터(107)를 턴오프시킬 정도로 충분히 낮게 설정된다. 게다가, 제 1 전위 제어선(WL)의 전위는 발광 소자의 카운터 전극의 전위보다 높게 되도록 설정된다(즉, Vdd2>Vss 충족). 따라서, 제 1 전위 제어선(WL)에 접속되는 제 2 AC 트랜지스터(108)의 전극은 드레인 전극이 되고 발광 소자(104)의 픽셀 전극에 접소되는 AC 트랜지스터(108)의 전극은 소스 전극이 된다. 게다가, 소스 전극이 제 2 AC 트랜지스터(108)의 게이트 전극에 접속됨으로, 제 2 AC 트랜지스터(108)는 디스플레이 기간 동안 오프된다.
구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위(Vsig)에 의해 턴온되는 경우에 대한 설명이 행해졌지만, 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)에 의해 턴오프되는 경우에, 전류는 발광 소자(104)에 공급되지 않는다. 그러므로 전류는 이 경우에 디스플레이 기간 동안이 아니어도 발광 소자(104)에 공급되지 않는다는 점에 유의하여야 한다.
다음에, 도 25c의 역방향 바이어스 기간(비발광 기간) 동안, 스위칭 트랜지스터(101)는 주사선(G)의 전위를 제어함으로써 턴오프된다.
게다가, 전력선(V)의 전위(Vss1')은 발광 소자(104)의 카운터 전극의 전 위(Vss) 보다 낮게되도록 설정된다(즉, Vss>Vss1' 충족). 이 조건하에서 그리고 구동 트랜지스터(102)가 턴온되는 경우에, 전력선(V)에 접속되는 구동 트랜지스터(102)의 전극은 소스 전극이 되고, 발광 소자(104)의 픽셀 전극에 접속되는 구동 트랜지스터(102)의 전극은 드레인 전극이 된다.
게다가, 제 2 전위 제어선(XL)의 전위(Vdd3)는 제 1 AC 트랜지스터(107)를 턴온시킬 정도로 충분히 높게 되도록 설정된다. 이 방식으로, 구동 트랜지스터(102)의 게이트 전극 및 드레인 전극은 동일한 전위를 갖고 구동 트랜지스터(102)는 온된다.
게다가, 제 1 전위 제어선(WL)의 전위(Vss2)를 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮게되도록 설정함으로써(즉, Vss>Vss2 충족), 제 1 전위 제어선(WL)에 접속되는 제 2 AC 트랜지스터(108)의 전극은 소스 전극이 되고 발광 소자(104)의 픽셀 전극에 접속되는 전극은 드레인 전극이 된다. 게다가, 드레인 전극은 제 2 AC 트랜지스터(108)의 게이트 전극에 접속됨으로써, 제 2 AC 트랜지스터(108)는 턴온된다.
따라서, 2개의 AC 트랜지스터들을 사용함으로써, 역방향 전압은 발광 소자(104)에 인가되고 역방향 바이어스 전류는 발광 소자(104), 구동 트랜지스터(102), 및 제 2 AC 트랜지스터(108)에 유입된다.
상술된 바와 같이, 제 2 AC 트랜지스터(108)로 흐르는 전류는 구동 트랜지스터(102)의 L/W를 제 2 AC 트랜지스터(108)의 L/W보다 크게 만듬으로써 구동 트랜지스터(102)로 흐르는 전류보다 크게 만들 수 있다. 다른 말로서, 역방향 바이어스 전류의 값은 순방향 바이어스 전류의 값보다 크게 되고 대전류는 역방향 바이어스 기간 동안 발광 소자(104)로 흐를 수 있다.
게다가, 역방향 바이어스 기간 동안 Vss1' 및 Vss 간의 전위차는 디스플레이 기간 동안 Vdd1 및 Vss 간의 전위차보다 크게 될 수 있음을 유의하여야 한다. 이 방식으로, 역방향 바이어스 전류의 값은 순방향 바이어스 전류값보다 크게 되고 더 큰 전류가 역방향 바이어스 기간 동안 발광 소자(104)로 흐를 수 있다.
발광 소자(104)의 카운터 전극의 전위가 이 실시에 모드에서 고정된 전위이지만, 본 발명은 이에 제한되지 않는다는 점에 유의하여야 한다. 예를 들어, 발광 소자(104)의 카운터 전극의 전위만이 변화될 수 있거나 전력선(V)의 전위 및 발광 소자(104)의 카운터 전극의 전위 둘 다가 변화될 수 있다.
다음에, 도 24에 도시된 픽셀을 이용하는 디지털 타임 계조 방법의 구동 방법은 도 9a, 도 9b, 도 10a, 도 10b, 도 23a 및 도 23b의 타이밍 차트들을 따른다. 이 방법은 도 9a, 도 9b, 도 10a, 도 10b, 도 23a 및 도 23b을 이용하는 실시예 모드 3에서 행해진 설명과 유사함으로, 이에 대한 설명은 여기서 생략된다.
상술된 바와 같이, 본 발명의 구조에서, 역방향 전압이 인가될 때 단락점을 절연시키는 데 충분한 전류가 흐를 수 있고 발광 소자의 수명은 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성될 수 있음으로, 제조 비용을 낮출 수 있다.
게다가, 회로 구성 내의 트랜지스터는 N-형 트랜지스터로 형성됨으로써, 비정질 실리콘을 이용하는 트랜지스터가 적용될 수 있다. 그러므로, 비정질 실리콘을 이용하는 트랜지스터에 대해 이미 확립된 제조 기술이 적용됨으로써, 바람직하고 안정한 동작 특성들을 갖는 디스플레이 장치가 간단하고 값싼 제조 공정을 통해서 얻어질 수 있다.
[실시예 모드 8]
(회로 구성 7)
이 실시예 모드에서, 실시예 모드 1에 설명된 도 1의 회로 구성과 다른 구성이 설명될 것이다.
도 26에 도시된 픽셀을 구성하는 회로는 발광 소자(104), 픽셀로의 비디오 신호의 입력을 제어하는 스위칭 소자들로서 사용되는 트랜지스터들(스위칭 트랜지스터(101)), 발광 소자(104)로 흐르는 전류값을 제어하는 트랜지스터(구동 트랜지스터(102)), 및 역방향 전압이 발광 소자(104)에 인가될 때 발광 소자(104)로 역방향 바이어스 전류를 인가하는 트랜지스터(AC 트랜지스터(103))를 포함한다. 스위칭 트랜지스터(101), 구동 트랜지스터(102), 및 AC 트랜지스터(103)는 동일한 도전형을 갖고, N-형 트랜지스터는 본 발명의 특성인 이들 트랜지스터들 각각에 대해서 사용된다. 커패시터 소자가 이 실시예 모드에서 제공되지 않지만, 비디오 신호의 전위를 유지하는 커패시터 소자가 제공될 수 있다.
도 26에 도시된 바와 같이, 스위칭 트랜지스터(101)의 게이트 전극은 주사선(G)에 접속된다. 스위칭 트랜지스터(101)의 소스 전극 또는 드레인 전극 중 하나는 신호선(S)에 접속되고 다른 하나는 구동 트랜지스터(102)의 게이트 전극에 접속된다. 구동 트랜지스터(102)의 소스 전극 또는 드레인 전극은 전력선(V)에 접속되 고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다.
게다가, 이 실시예 모드에서, AC 트랜지스터(103)의 소스 전극 또는 드레인 전극 중 하나는 전력선(V)에 접속되고 다른 하나는 발광 소자(104)의 픽셀 전극에 접속된다. AC 트랜지스터(107)의 게이트 전극은 발광 소자(104)의 픽셀 전극에 접속되는 AC 트랜지스터(103)의 소스 전극 또는 드레인 전극에 접속된다.
스위칭 트랜지스터(101)가 비선택 상태(오프 상태)일 때, 구동 트랜지스터(102)의 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지된다. 게이트 전위가 제공되는 커패시터 소자 없이 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지되는 구성이 도 26에 도시되지만, 본 발명은 이 구성으로 제한되지 않고 커패시터 소자가 제공되는 구성이 또한 사용될 수 있다는 점에 유의하여야 한다.
게다가, 이 실시예 모드에서, L/W, 즉 구동 트랜스터(102)의 채널 길이(L) 대 채널 폭(W)의 비는 AC 트랜지스터(103)의 L/W 보다 크다. 특히, 구동 트랜지스터(102)에 대해서, L은 W보다 크고 더욱 바람직하게는 이 비는 5/1 이상이다. AC 트랜지스터(103)에 대해서, L은 W보다 짧거나 같다. 이 방식으로, 역방향 전압이 픽셀 내 발광 소자(104)에 인가될 때 역방향으로 흐르는 전류의 값은 순방향 전압이 발광 소자(104)에 인가될 때 순방향으로 흐르는 전류의 값보다 크게될 수 있다.
여기서, 스위칭 트랜지스터가 더 작은 누설 전류(오프 상태 전류 및 게이트 누설 전류)를 갖는 구조를 갖는다라고 일컬을 수 있다. 트랜지스터가 오프될 때 오프-상태 전류가 소스 및 드레인간에 흐르는 전류이고 게이트 누설 전류는 게이트 절연막을 통해서 게이트 및 소스간에 또는 게이트 및 드레인 간에 흐르는 전류라는 점에 유의하여야 한다.
따라서, 스위칭 트랜지스터(101)로서 사용되는 N-채널 트랜지스터는 저 농도 불순물 영역(또한 얇게 도핑된 드레인이라 칭함: LDD 영역)을 갖는 구조를 갖는데, 그 이유는 LDD 영역을 지닌 구조를 갖는 트랜지스터가 오프-상태 전류를 감소시킬 수 있기 때문이다. 게다가, 스위칭 트랜지스터(101)는 전류를 발광 소자(104)에 인가할 때 온-상태 전류를 증가시킬 필요가 있기 때문이다.
더욱 바람직한 모드로서, LDD 영역은 스위칭 트랜지스터(101)에 제공되고 LDD 영역은 게이트 전극에 중첩하는 영역을 포함한다. 그 후, 스위칭 트랜지스터(101)는 온-상태 전류를 증가시킬 수 있고 핫 전자의 발생을 감소시킬 수 있다. 따라서, 스위칭 트랜지스터(101)의 신뢰성이 개선된다.
게다가, 구동 트랜지스터(102)의 신뢰성은 또한 게이트 전극과 중첩하는 LDD 영역을 갖는 구동 트랜지스터(102)를 제공함으로써 개선된다.
또한, 오프-상태 전류는 게이트 절연막의 막 두께를 감소시킴으로써 감소될 수 있다. 따라서, 스위칭 트랜지스터(101)의 막 두께는 구동 트랜지스터(102)의 막 두께보다 얇게될 수 있다.
게다가, 이중-게이트 구조와 같은 다중-게이트 구조를 갖는 트랜지스터로서 스위칭 트랜지스터(101)를 형성함으로써, 게이트 누설 전류는 감소될 수 있다. 또한 구동 트랜지스터(102)에서, 이중-게이트 구조와 같은 다중-게이트 구조를 사용함으로써, 게이트 누설 전류는 감소될 수 있고, 신뢰성은 개선될 수 있다.
특히, 오프 상태 전류가 스위칭 트랜지스터(101)로 흐르면, 구동 트랜지스터(102)의 게이트 커패시턴스는 기록 기간 동안 기록되는 전압을 유지할 수 없다. 그러므로, LDD 영역을 제공하며, 게이트 절연막을 얇게하거나 스위칭 트랜지스터(101)에서 다중-게이트 구조를 사용함으로써 오프-상태 전류가 감소되는 것이 바람직하다.
다음에, 도 26의 회로 구성의 동작이 도 27a 내지 도 27c와 관련하여 설명될 것이다.
우선, 도 27a의 기록 기간 동안, 주사선(G)에 접속되는 게이트 전극을 갖는 스위칭 트랜지스터(101)는 주사선(G)이 선택될 때 턴온된다. 그 후, 신호선(S)으로 입력되는 비디오 신호의 전위(Vsig)는 스위칭 트랜지스터(101)를 통해서 구동 트랜지스터(102)의 게이트 전극으로 입력되고, 게이트 전위는 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지된다.
전력선(V)의 전위(Vss1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 낮거나 같게 되도록 설정(즉, Vss≥Vss1가 충족) 됨으로써, 발광 소자(104)가 광을 방출하지 않도록 한다. 전위 Vss로서, 예를 들어, GND(접지 전위), 0V, 등이 인가될 수 있다. 게다가, 역방향 바이어스 전류는 설정된 Vss1 및 Vss간의 전위차에 의해 발광 소자(104)로 흐른다(그러나, Vss1 및 Vss는 동일한 전위일 때, 역방향 바이어스 전류는 흐르지 않는다).
다른 한편으로, 이 기록 기간 동안, 전력선(V)의 전위(Vss1)는 발광 소자(V)의 카운터 전극의 전위보다 낮거나 같게되도록 설정됨으로써, Vss1 및 Vss가 동일 한 전위를 갖는 경우에 AC 트랜지스터(103)가 오프되도록 하고 전류가 발광 소자로 흐르지 않도록 한다. 게다가, Vss1이 Vss보다 낮은 경우에, 전력선(V)에 접속되는 AC 트랜지스터의 전극은 소스 전극이 되고 발광 소자(1040의 픽셀 전극에 접속되는 전극은 드레인 전극이 된다. 소스 전극이 AC 트랜지스터(103)의 게이트 전극에 접속되기 때문에, AC 트랜지스터(103)는 턴온되고 역방향 바이어스 전류는 발광 소자(104)로 흐른다. 따라서, Vss1이 Vss와 낮거나 동일한 경우 조차도, 발광 소자(104)는 역방향 바이어스 기간 동안 광을 방출시키지 않는다.
구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위(Vsig)에 의해 턴온되는 경우에 대한 설명이 행해졌지만, 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)에 의해 턴오프되는 경우에, 순방향 바이어스 전류는 발광 소자(104)에 공급되지 않고 발광 소자(104)는 광을 방출하지 않는다는 점에 유의하여야 한다.
다음에, 도 25b의 디스플레이 기간 동안, 스위칭 트랜지스터(101)는 주사선(G)의 전위를 제어함으로써 턴오프된다. 기록 기간 동안 기록되는 비디오 신호의 전위(Vsig)가 구동 트랜지스터(102)의 게이트 커패시턴스에 의해 유지되기 때문에, 구동 트랜지스터(102)는 온된다.
게다가, 전력선(V)의 전위(Vdd1)는 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정됨으로써(즉, Vdd1>Vss 충족) 순방향 바이어스 전류는 발광 소자(104)로 흐르고 발광 소자(104)는 광을 방출시킨다
다른 한편으로, 전력선(V)의 전위(Vdd1)가 발광 소자(104)의 카운터 전극의 전위(Vss)보다 높게 되도록 설정됨으로써, 전력선(V)에 접속되는 AC 트랜지스터의 전극은 드레인 전극이 되고 발광 소자(104)의 픽셀 전극에 접속되는 전극은 소스 전극이 된다. 게다가, 소스 전극은 AC 트랜지스터(103)의 게이트 전극에 접속됨으로써 AC 트랜지스터(103)는 턴오프된다.
구동 트랜지스터(102)가 기록 기간 동안 비디오 신호의 전위(Vsig)에 의해 턴온되는 경우에 대한 설명이 행해졌지만, 구동 트랜지스터(102)가 비디오 신호의 전위(Vsig)에 의해 턴오프되는 경우에, 순방향 바이어스 전류는 발광 소자(104)에 공급되지 않음을 유의하여야 한다. 그러므로, 순방향 바이어스 전류는 이 경우에 디스플레이 기간 동안이 아니어도 발광 소자(104)에 공급되지 않는다.
다음에, 도 27c의 역방향 바이어스 기간(비발광 기간) 동안, 주사선(G)의 전위가 제어됨으로써 스위칭 트랜지스터(101)를 오프시킨다.
게다가, 전력선(V)의 전위(Vss1')는 발광 소자(104)의 카운터 전극의 전위(Vss) 보다 낮게되도록 설정된다(즉, Vss>Vdd1' 충족). 따라서, 전력선(V)에 접속되는 AC 트랜지스터(103)의 전극은 소스 전극이 되고, 발광 소자(104)의 픽셀 전극에 접속되는 전극은 드레인 전극이 된다. 게다가, 드레인 전극이 AC 트랜지스터(103)의 게이트 전극에 접속되기 때문에, AC 트랜지스터(103)는 턴온된다. 따라서, 역방향 전압이 발광 소자(104)에 인가되고 역방향 바이어스 전류는 발광 소자(104) 및 AC 트랜지스터(103)로 흐른다.
구동 트랜지스터(102)가 기록 기간 및 디스플레이 기간 동안 비디오 신호의 전위(Vsig)로 인해 온되는 경우에, 게이트 커패시턴스는 역방향 바이어스 기간 동안 비디오 신호의 전위(Vsig)를 또한 유지시킴으로써, 구동 트랜지스터를 온시킨 다. 따라서, 역방향 바이어스 전류는 구동 트랜지스터로 흐른다. 그러나, 상술된 바와 같이, 구동 트랜지스터(102)의 L/W를 AC 트랜지스터(103)의 L/W보다 크게 만듬으로써 구동 트랜지스터(102)로 흐르는 전류값은 AC 트랜지스터(103)로 흐르는 전류값보다 작게 된다. 물론, 기록 기간 및 디스플레이 기간 동안 구동 트랜지스터(102)가 오프되는 경우에, 전류는 구동 트랜지스터(102)로 공급되지 않는다.
게다가, 역방향 바이어스 기간 동안 Vss1' 및 Vss 간의 전위차는 디스플레이 기간 동안 Vdd1 및 Vss 간의 전위차보다 크게될 수 있다. 이 방식으로, 역방향 바이어스 전류의 값은 순방향 바이어스 전류값보다 크게 되고 더 큰 전류가 역방향 바이어스 기간 동안 발광 소자(104)로 흐를 수 있다.
발광 소자(104)의 카운터 전극의 전위가 이 실시에 모드에서 고정된 전위이지만, 본 발명은 이에 제한되지 않는다는 점에 유의하여야 한다. 예를 들어, 발광 소자(104)의 카운터 전극의 전위만이 변화될 수 있거나 전력선(V)의 전위 및 발광 소자(104)의 카운터 전극의 전위 둘 다가 변화될 수 있다.
다음에, 도 26에 도시된 픽셀을 이용하는 디지털 타임 계조 방법의 구동 방법은 도 9a, 도 9b, 도 10a, 도 10b, 도 23a 및 도 23b의 타이밍 차트들을 따른다. 이 방법은 도 9a, 도 9b, 도 10a, 도 10b, 도 23a 및 도 23b을 이용하는 실시예 모드 3에서 행해진 설명과 유사함으로, 이에 대한 설명은 여기서 생략된다.
상술된 바와 같이, 본 발명의 구조에서, 역방향 전압이 인가될 때 단락점을 절연시키는 데 충분한 전류가 흐를 수 있고 발광 소자의 수명은 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성될 수 있음으로, 제조 비용을 낮출 수 있다.
게다가, 회로 구성 내의 트랜지스터는 N-형 트랜지스터로 형성됨으로써, 비정질 실리콘을 이용하는 트랜지스터가 적용될 수 있다. 그러므로, 비정질 실리콘을 이용하는 트랜지스터에 대해 이미 확립된 제조 기술이 적용됨으로써, 바람직하고 안정한 동작 특성들을 갖는 디스플레이 장치가 간단하고 값싼 제조 공정을 통해서 얻어질 수 있다.
지금부터 본 발명의 실시예들이 설명될 것이다.
[실시예 1]
디지털 타임 계조 방법을 이용하는 디스플레이를 위한 신호를 디스플레이의 신호선 드라이버 회로 및 주사선 드라이버 회로에 입력하는 회로에 대한 설명이 도 37과 관련하여 행해질 것이다.
이 실시예에서, 디스플레이 장치에 4-비트 디지털 비디오 신호들을 입력함으로써 영상들을 디스플레이하는 디스플레이 장치의 예가 설명될 것이다. 그러나, 본 발명은 4-비트 신호들로 제한되지 않는다.
신호 제어 회로(601)는 디지털 비디오 신호를 판독하고 디지털 비디오 신호(VD)를 디스플레이(600)로 출력한다.
이 실시예에서, 신호 제어 회로에서 디지털 비디오 신호를 디스플레이에 입력될 신호로 변환시킴으로써 얻어지는 신호를 디지털 비디오 신호(VD)라 칭한다.
디스플레이(600) 내의 신호선 드라이버 회로(607) 및 주사선 드라이버 회로(608)를 구동시키는 구동 전압들 및 신호들이 디스플레이 제어기(602)에 의해 입 력된다.
신호 제어 회로(601) 및 디스플레이 제어기(602)의 구성이 설명될 것이다.
디스플레이(600) 내의 신호선 드라이버 회로(607)는 시프트 레지스터(610), LAT(A)(6110, 및 LAT(B)(612)를 포함한다. 도시되지 않았지만, 레벨 시프터, 버퍼 및 등이 제공될 수 있다. 본 발명은 이와 같은 구성으로 제한되지 않는다는 점에 유의하여야 한다. 참조 번호(609)는 픽셀부를 나타낸다는 점에 또한 유의하여야 한다.
신호 제어 회로(601)는 CPU(604), 메모리 A(605), 메모리 B(606) 및 메모리 제어기(603)를 포함한다.
신호 제어 회로(601)로 입력되는 디지털 비디오 신호들은 메모리 제어기(603)에 의해 제어되고 스위치를 통해서 메모리 A(605)로 입력된다. 메모리 A(605)는 디스플레이(600)의 전체 픽셀들에 대한 디지털 비디오 신호들 저장하는데 충분히 높은 용량을 갖는다. 한 프레임 기간 동안 신호들이 메모리 A(605)에 저장될 때, 각 비트의 신호는 메모리 제어기(603)에 의해 순차적으로 판독 출력되고 나서, 이는 디지털 비디오 신호(VD)로서 소스 선 라인 드라이버 회로(607)로 입력된다.
메모리 A(605)에 저장되는 신호의 판독 동작이 시작될 때, 다음 프레임 기간에 대응하는 디지털 비디오 신호는 메모리 제어기(603)를 통해서 메모리 B(606)로 입력됨으로써 그 내에서 저장되기 시작한다. 메모리 B(606)는 메모리 A(605)와 유사하게 디스플레이 장치의 전체 픽셀들에 대한 디지털 비디오 신호들을 저장하는데 충분히 높은 용량을 갖는다.
이 방식으로, 신호 제어 회로(601)는 메모리 A(605) 및 메모리 B(606)를 갖는데, 이들 각각은 한 프레임 기간 동안 디지털 비디오 신호들을 저장할 수 있다. 메모리 A(605) 및 메모리 B(606)를 교대로 이용함으로써, 디지털 비디오 신호들(VD)은 샘플링된다.
여기서, 2개의 메모리들 A(605) 및 B(606)를 교대로 이용함으로써 신호들을 저장하는 신호 제어 회로(601)에 대한 설명이 행해진다. 일반적으로, 디스플레이 장치는 교대로 사용될 수 있는 다수의 프레임들의 데이터를 저장하기 위한 다수의 메모리들을 갖는다.
도 38은 상술된 구성을 갖는 디스플레이 장치의 블록도이다.
이 디스플레이 장치는 신호 제어 회로(601), 디스플레이 제어기(602), 및 디스플레이 (600)를 포함한다.
디스플레이 제어기(602)는 시작 펄스들(SP), 클럭 펄스들(CLK), 구동 전압들 등을 디스플레이(600)에 공급한다.
신호 제어 회로(601)는 CPU(604), 메모리 A(605), 메모리 B(606), 및 메모리 제어기(603)를 포함한다.
메모리 A(605)는 디지털 비디오 신호 각각의 제 1 내지 제 4 비트들의 데이터를 저장하는 메모리들(605_1 내지 605_4)을 포함한다. 유사하게, 메모리 B(606)는 디지털 비디오 신호의 제 1 내지 제 4 비트들 각각을 저장하는 메모리들(606_1 내지 606_4)를 포함한다. 각 비트에 대응하는 메모리는 하나의 영상을 구성하는 대 응하는 수의 픽셀들에 신호의 1비트를 저장하는 메모리 소자들을 갖는다.
일반적으로, n-비트 디지털 비디오 신호들을 이용하여 계조들을 디스플레이할 수 있는 디스플레이 장치에서, 메모리 A(605)는 제 1 내지 n번째 비트들 각각의 데이터를 저장하기 위한 메모리들(605_1 내지 605_n)을 포함한다. 유사하게, 메모리 B(606)는 제 1 내지 n번째 비트들 각각의 데이터를 저장하기 위한 메모리들(606_1 내지 606_n)을 포함한다. 각 비트에 대응하는 메모리는 하나의 영상을 구성하는 픽셀들의 수에 대응하는 신호의 1비트를 저장하는데 충분한 용량을 갖는다.
지금부터 디스플레이 제어기(602)의 구성이 설명될 것이다.
도 39는 본 발명의 디스플레이 제어기의 구성을 도시한 도면이다.
디스플레이 제어기(602)는 기준 클럭 발생 회로(801), 수평 클럭 발생 회로(803), 수직 클럭 발생 회로(804), 발광 소자들용 전원 제어 회로(805), 및 드라이버 회로들용 전원 제어 회로(806)를 포함한다.
CPU(604)로부터 입력되는 클럭 신호(31)는 기준 클럭을 발생시키는 기준 클럭 발생 회로(801)로 입력된다. 기준 클럭은 수평 클럭 발생 회로(803) 및 수직 클럭 발생 회로(804)로 입력된다.
수평 클럭 발생 회로(803)는 수평 동기화 신호(32)를 수신하여 CPU(604)로부터 수평 사이클을 결정하고 신호선 드라이버 회로용 클럭 펄스(S_CLK) 및 시작 펄스(S_SP)를 출력한다. 유사하게, 수직 클럭 발생 회로(804)는 수직 동기화 신호(33)를 수신하여 CPU(604)로부터 수직 사이클을 결정하고 주사선 드라이버 회로용 클럭 펄스(G_GLK) 및 시작 펄스(G_SP)를 출력한다.
발광 소자들용 전원 제어 회로(805)는 발광 소자들을 위한 전원 제어 신호(34)에 의해 제어된다. 예를 들어, 도 9a 및 도 9b에서 타이밍 차트들을 이용하는 경우에, 전원선의 전위는 0V의 전압이 기록 기간(Ta) 동안 전원선에 인가되며, 순방향 전압은 디스플레이 기간(Ts) 동안 발광 소자에 인가되고, 역방향 전압은 역방향 바이어스 기간(BF) 동안 발광 소자에 인가되도록 하는 방식으로 제어된다.
도 23a 및 도 23b에서 타이밍 차트들을 사용하는 경우에, 발광 소자들용 전원 제어 회로(805)는 역방향 전압이 기록 기간(Ta) 동안 발광 소자에 인가되도록 하는 반면에 순방향 전압이 디스플레이 기간(Ts) 동안 발광 소자에 인가되도록 하는 방식으로 전원선의 전위를 제어한다.
드라이버 회로들용 전원 제어 회로(806)는 각 드라이버 회로로 입력되는 전원 전압을 제어한다.
드라이버 회로들용 전원 제어 회로는 공지된 구성을 가질 수 있다는 점에 유의하여야 한다.
상술된 신호 제어 회로(601), 메모리 제어기(603), CPU(604), 메모리 A(605), 및 디스플레이 제어기(602)는 디스플레이(600)와 동시에 형성되도록 픽셀들과 동일한 기판 위에 형성되며; LSI 칩을 이용하여 형성되고 COG 또는 TAB 본딩에 의해 디스플레이(600)의 기판에 부착되거나 디스플레이(600)와 다른 기판 위에 형성되고 전기 배선과 접속될 수 있다.
본 발명과 신호선 드라이버 회로에 신호들을 입력하는 회로들 및 디스플레이의 주사선 드라이버 회로를 사용함으로써, 역방향 전압이 인가될 때 단락점을 절연 시키는데 충분한 전류가 흐를 수 있고 발광 소자의 수명이 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성될 수 있음으로, 제조 비용을 낮출 수 있다.
이 실시예는 상술된 실시예 모드들과 결합될 수 있다.
[실시예 2]
이 실시예에서, 본 발명의 디스플레이 장치에 사용되는 디지털 시간 계조 방법을 이용하는 신호선의 구성 예가 설명될 것이다.
도 40은 신호선 드라이버 회로의 구성 예를 도시한다.
신호선 드라이버 회로는 시프트 레지스터(901), 주사 방향 스위칭 회로, LAT(A)(902) 및 LAT(B)(903)을 포함한다. 도 40은 시프트 레지스터(901)의 한 출력에 각각 대응하는 LAT(A)(902) 및 LAT(B)(03)을 부분적으로 도시하지만, 동일한 구성의 LAT(A)(902) 및 LAT(B)(903)은 시프트 레지스터(901)의 전체 출력들에 대응한다.
시프트 레지스터(901)는 클럭된 인버터, 인버터, 및 NAND를 포함한다. 시프트 레지스터(901)는 신호선 드라이버 회로용 시작 펄스(S_SP)를 수신하고 그 내의 클럭킹된 인버터의 온/오프는 신호선 드라이버 회로용 클럭 펄스(S_CLK) 및 S_CLK를 반전시킴으로써 얻어지는 신호선 드라이버 회로용 반전된 클럭 펄스(S_CLKB)에 의해 제어됨으로써, 샘플링 펄스들은 NAND로부터 LAT(A)(902)로 순차적으로 출력된다.
주사 방향 스위칭 회로는 시프트 레지스터(901)의 주사 방향을 도면에서 좌 또는 우로 스위칭하는 스위치를 포함한다. 도 40에서, 좌/우 스위칭 신호 L/R이 로우 신호에 대응하는 경우에, 시프트 레지스터(901)는 샘플링 펄스들을 도면에서 좌에서 우로 순차적으로 출력한다. 다른 한편으로, 좌/우 스위칭 신호(L/R)은 하이 신호에 대응하는 경우에, 시프트 레지스터(901)는 샘플링 펄스들을 도면에서 우에서 좌로 순차적으로 출력한다.
여기서, LAT(A)(902)의 각 스테이지는 한 신호 선으로 입력될 비디오 신호를 샘플링하기 위한 LAT(A)(904)에 대응한다.
LAT(A)(904)는 클럭킹된 인버터 및 인버터를 포함한다.
여기서, 실시예 1에서 서술된 신호 제어 회로로부터 출력되는 디지털 비디오 신호(VD)는 p(p는 자연수) 신호들로 분할된다. 즉, p 신호선들의 출력들에 대응하는 신호들은 병렬로 입력된다. 샘플링 펄스들이 버퍼들을 통해서 p LATs(A)(902)의 클럭킹된 인버터들에 동시에 입력될 때, p 분할된 신호들은 p LATs(A)(904) 각각에 의해 동시에 샘플링된다.
여기서, 신호 전압들을 x 신호선들로 출력하기 위한 신호선 드라이버 회로의 예가 설명됨으로, x/p 샘플링 펄스들은 수평 기간 마다 시프트 레지스터로부터 순차적으로 출력된다. 각 샘플링 펄스에 따라서, p LAT(s)(904)는 p 신호선들의 출력들에 대응하여 디지털 비디오 신호들을 동시에 샘플링한다.
이 실시예에서, 신호선 드라이버 회로로 입력되는 디지털 비디오 신호를 p-상 병렬 신호들을 분리하고 하나의 샘플링 펄스를 이용하여 p 디지털 비디오 신호들을 동시에 샘플링하는 상술된 방법을 p-분할 드라이브라 칭한다. 도 40은 4-분할 드라이브를 도시한다.
이와 같은 분할 드라이브에 따르면, 충분한 마진이 신호선 드라이버 회로의 시프트 레지스터의 샘플링을 위하여 확보된다. 이 방식으로, 디스플레이 장치의 신뢰성이 개선될 수 있다.
모든 LATs(A)(904)로 한 수평 기간 동안 신호들을 입력시에, 래치 펄스(S_LAT) 및 S-LAT를 반전함으로써 얻어지는 반전된 래치 펄스(S_LATB)는 이에 입력되고 LATs(A)(904)로 입력되는 신호들은 즉시 모든 LAT(B)(903)의 각 스테이지들로 출력된다.
LAT(B)(903)의 각 스테이지는 LAT(A)(902)의 각 스테이지로부터 신호가 입력되는 LAT(B)(905)에 대응한다.
각 LAT(B)(905)는 클럭되어 반전되고 인버터를 포함한다. 각 LAT(A)(904)로부터 출력되는 신호는 LAT(B)(905)에 유지되고 동시에, 각 신호선들(S1 내지 Sx)로 출력된다.
레벨 시프터, 버퍼 등은 도시되지 않았지만 적절하게 제공될 수 있다는 점에 유의하여야 한다.
시프트 레지스터(901), LAT(A)(902), 및 LAT(B)(903)로 입력되는 시작 펄스(S_SP), 클럭 펄스(S_CLK) 등은 본 발명의 실시예 1에 도시된 디스플레이 제어기로부터 입력된다.
이 실시예에서, 신호선 드라이버 회로의 LAT(A)로 디지털 비디오 신호를 입력하는 동작은 신호 제어 회로에 의해 제어되는 반면에, 신호선 드라이버 회로의 시프트 레지스터로 클럭 펄스(S_CLK) 및 시작 펄스(S_SP)를 입력하는 동작 및 신호선 드라이버 회로를 동작하는 구동 전압을 입력하는 동작은 디스플레이 제어기에 의해 제어된다.
본 발명의 디스플레이 장치는 이 실시예에서 신호선 드라이버 회로의 구성을 갖도록 제한되지 않고 공지된 구성을 갖는 신호선 드라이버 회로가 사용될 수 있다는 점에 유의하여야 한다.
게다가, 신호선 드라이버 회로의 구성을 따르면, 디스플레이 제어기로부터 신호선 드라이버 회로로 입력되는 신호선들의 수 및 구동 전압의 전력선들의 수는 가변된다.
본 발명 및 상술된 구성을 사용함으로써, 역방향 전압이 인가될 때 단락점을 절연시키는데 충분한 전류가 흐를 수 있고 발광 소자의 수명은 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성될 수 있음으로 제조 비용들은 낮춰질 수 있다.
이 실시예는 상술된 실시예 모드들 및 실시예와 결합될 수 있다.
[실시예 3]
이 실시예에서, 본 발명의 디스플레이 장치에 사용되는 주사선 드라이버 회로의 구성 예가 도 41과 관련하여 설명될 것이다.
주사선 드라이버 회로는 시프트 레지스터, 주사 방향 스위칭 회로 등을 포함한다. 레벨 시프터, 버퍼 등이 도시되지 않았지만 적절하게 제공될 수 있다는 점에 유의하여야 한다.
시프트 레지스터는 시작 펄스(G_SP), 클럭 펄스(G_CLK),구동 전압 등을 수신하고 주사선 선택 신호를 출력한다.
시프트 레지스터(3601)는 클럭킹된 인버터들(3602 및 3603), 인버터(3604) 및 NAND 회로(3607)를 포함한다. 시프트 레지스터(3601)는 시작 펄스(G_SP)를 수신하고 그 내에서 클럭킹된 인버터들(3602 및 3603)의 온/오프는 클럭 펄스(G_CLK) 및 G_CLK를 반전함으로써 얻어지는 반전된 클럭 펄스(G_CLKB)에 의해 제어됨으로써, 샘플링 펄스들은 NAND 회로(3607)로부터 순차적으로 출력된다.
주사 방향 스위칭 회로는 스위칭들(3605 및 3606)을 포함하고, 이 스위치들은 시프트 레지스터(3601)의 주사 방향을 도면에서 좌 또는 우로 스위칭시킨다. 도 41에서, 주사 방향 스위칭 신호 U/D가 로우 신호에 대응하는 경우에, 레벨 레지스터(3601)는 도면에서 좌에서 우로 샘플링 펄스들을 순차적으로 출력시킨다. 다른 한편으로, 주사 방향 신호(U/D)가 하이 신호에 대응하는 경우에, 시프트 레지스터는 샘플링 펄스들을 도면에서 우에서 좌로 순차적으로 출력한다.
시프트 레지스터(3601)로부터 출력되는 샘플링 펄스는 NOR 회로(3608)로 입력되고 인에이블 신호 (ENB)로 동작된다. 이 동작은 인접 주사선들이 라운드된 샘플링 펄스로 인해 동시에 선택되는 것을 방지하기 위하여 실행된다. NOR(3608)로부터 출력되는 신호는 버퍼들(3609 및 3610)을 통해서 주사선들(G1 내지 Gy)로 출력된다.
레벨 시프터, 버퍼 등이 도시되지 않았지만 적절하게 제공될 수 있다는 점에 유의하여야 한다.
시프트 레지스터(3601)로 입력되는 시작 펄스(G_SP), 클럭 펄스(G_CLK), 구동 전압 등은 이 명세서의 실시예 모드 1에서 도시된 디스플레이 제어기로부터 입력된다.
본 발명의 디스플레이 장치는 이 실시예에서 주사선 드라이버 회로의 구성을 갖도록 제한되지 않고 공지된 구성을 갖는 주사선 드라이버 회로는 사용될 수 있다.
게다가, 주사선 드라이버 회로의 구성에 따라서, 디스플레이 제어기로부터 주사선 드라이버 회로로 입력되는 신호선들의 수 및 구동 전압의 전력선들의 수는 가변된다.
본 발명의 디스플레이 장치에 대한 상술된 구성을 사용함으로써, 역방향 전압이 인가될 때 단락점을 절연시키는데 충분한 전류가 흐를 수 있고 발광 소자의 수명이 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성될 수 있음으로, 제조 비용을 낮출 수 있다.
이 실시예는 상술된 모드들 및 실시예들과 결합될 수 있다.
[실시예 4]
이 실시예에서, 상술된 실시예 모드들에서 설명된 픽셀 구성을 포함하는 디스플레이 패널의 구성이 도면들을 참조하여 설명될 것이다.
도 28a는 디스플레이 패널의 상면도이고, 28b는 도 28a의 선 A-A'를 따른 단면도임을 유의하여야 한다. 디스플레이 패널은 점선들로 도시되어 있는 신호선 드라이버 회로(6701), 픽셀부(6702), 제 1 주사선 드라이버 회로(6703), 및 제 2 주 사선 드라이버 회로(6706)를 포함한다. 더구나, 실링 기판(6704) 및 실링 재료(6705)가 제공된다. 실링 재료(6705)에 의해 둘러싸인 부분은 공간(6707)이다.
배선(6708)이 제 1 주사선 드라이버 회로(6703), 제 2 주사선 드라이버 회로(6706), 및 신호선 드라이버 회로(6701)로 신호 입력을 전송하기 위한 배선이며, 외부 입력 단자로서 기능을 하는 FPC(가요성 인쇄 회로)(6709)로부터 비디오 신호, 클럭 신호, 시작 신호, 등을 수신한다는 점에 유의하여야 한다. IC 칩(메모리 회로, 버퍼 회로, 등을 포함하는 반도체 칩)(6718) 및 IC 칩(6719)은 COG(칩 온 글래스) 등에 의해 FPC(6709) 및 디스플레이 패널의 접속부 위에 장착된다. 여기서 단지 FPC가 도시되어 있지만; 인쇄 배선 보드(PWB)가 FPC에 부착될 수 있다는 점에 유의하여야 한다. 본 명세서의 디스플레이 장치는 디스플레이의 주 본체 뿐만 아니라, 이에 부착된 FPC 또는 PWB를 가지는 것 및 IC 칩 등이 장착되는 것을 포함한다.
다음으로, 단면 구조의 28b를 참조하여 설명이 행해질 것이다. 픽셀부(6702) 및 주변 드라이버 회로들(제 1 주사선 드라이버 회로(6703), 제 2 주사서 드라이버 회로(6706), 및 신호선 드라이버 회로(6701))가 기판(6710) 위에 형성된다. 여기서, 신호선 드라이버 회로(6701) 및 픽셀부(6702)가 도시되어 있다.
신호선 드라이버 회로(6701)가 TFTs(6720 및 6721)를 포함하고, TFTs(6720 및 6721)가 N-채널 트랜지스터들과 동일한 도전형을 갖는 트랜지스터라는 점에 유의하여야 한다. 픽셀이 상기 실시예 모드들에서 설명된 픽셀 구성들 중 어느 하나를 적용함으로써 동일한 도전형을 갖는 트랜지스터들을 사용하여 형성될 수 있다는 점에 유의하여야 한다. 따라서, 주변 드라이버 회로들이 N-채널 트랜지스터들을 사용하여 형성될 때, 단일 도전형을 갖는 디스플레이 패널이 제조될 수 있다. 게다가, 주변 드라이버 회로는 N-채널 트랜지스터를 사용하는 NMOS 회로를 사용함으로써 형성될 수 있다. 물론, N-채널 트랜지스터들을 사용하는 동일한 도전형을 갖는 트랜지스터들 이외에, 주변 회로에서, PMOS 회로 또는 CMOS 회로가 P-채널 트랜지스터를 사용하여 형성될 수 있다. 더구나, 이 실시예에서, 주변 드라이버 회로들이 동일한 기판 위에 형성되는 디스플레이 패널이 도시되어 있지만; 본 발명은 이에 국한되지 않는다. 주변 드라이버 회로들의 모두 또는 일부는 IC 입 등의 내로 형성되고 COG 등에 의해 장착될 수 있다. 이 경우에, 드라이버 회로는 단일 도전형을 가질 필요가 없고, P-채널 트랜지스터와 결합하여 형성되는 것과 같이 자유롭게 설계될 수 있다.
더구나, 픽셀부(6702)는 TFTs(6720 및 6721)를 포함한다. TFT(6712)의 소스 전극이 제 1 전극(픽셀 전극)(6713)에 접속된다는 점에 유의하여야 한다. 제 1 전극(6713)의 단부들을 커버하도록 인슐레이터(6714)가 형성된다. 여기서, 양의 감광성 아크릴 수지 막이 인슐레이터(6714)에 사용된다.
양호한 커버리지를 성취하기 위하여, 인슐레이터(6714)는 최상단부 및 최하단부에서 곡률을 갖는 만곡된 표면을 갖도록 형성된다. 예를 들어, 인슐레이터(6714)용 재료로서 양의 감광성 아크릴을 사용하는 경우에, 인슐레이터(6714)의 단지 최상부만이 곡률 반경(0.2 내지 3μm)을 가진 만곡된 표면을 갖는 것이 바람직하다. 더구나, 광에 의한 에천트에서 용해되지 않는 음의 감광성 아크릴 또는 광 에 의한 에천트에서 용해되는 양의 감광성 아크릴 중 하나가 인슐레이터(6714)로서 사용될 수 있다.
유기 화합물을 함유하는 층(6716) 및 제 2 전극(카운터 전극)(6717)이 제 1 전극(6713) 위에 형성된다. 여기서, 애노드로서 기능을 하는 제 1 전극(6713)에 사용된 재료로서 높은 일함수를 갖는 재료를 사용하는 것이 바람직하다. 예를 들어,산화 인듐 주석(ITO) 막, 산화 인듐 아연(IZO) 막, 질화 티타늄 막, 크롬 막, 텅스텐 막, Zn 막, Pt 막, 등의 단일 층, 질화 티타늄 막 및 주 성분으로서 알루미늄을 함유하는 막의 적층 층, 질화 티타늄 막, 주 성분으로서 알루미늄을 함유하는 막, 및 질화 티타늄 막의 3-층 구조, 등이 사용될 수 있다. 적층 층 구조에 의하여, 배선으로서의 저항은 낮고, 양호한 저항 접촉이 성취될 수 있고, 애노드로서의 기능이 성취될 수 있다는 점에 유의하여야 한다.
유기 화합물을 함유하는 층(6717)이 증발 마스크를 사용하는 증발 방법, 또는 잉크-젯 방법에 의해 형성된다. 주기율표의 원소들 중 4족에 속하는 금속의 합성물이 유기 화합물을 함유하는 층(6712)의 일부에 사용된다. 게다가, 저분자 재료 또는 고분자 재료가 또한 결합하여 사용될 수 있다. 더구나, 유기 화합물을 함유하는 층에 사용된 재료로서, 유기 화합물의 단일 층 또는 적층 층이 종종 사용되지만; 이 실시예에서, 무기 화합물이 유기 화합물로 형성된 막의 일부에서 사용될 수 있다. 더구나, 공지된 트리플릿 재료가 또한 사용될 수 있다.
더구나, 유기 화합물을 함유하는 층(6716) 위에 형성되는 제 2 전극(6717)에 사용되는 재료로서, 낮은 일함수를 갖는 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, 또는 질화 칼슘과 같은 이의 합금)이 사용될 수 있다. 유기 화합물을 함유하는 층(6716)으로부터 발생된 광이 제 2 전극(6717)을 통과하는 경우에, 더 얇은 두께를 갖는 얇은 금속 막 및 투명한 도전 막(산화 인듐 주석(ITO) 막, 산화 인듐 산화 아연 합금(In2O3-ZnO), 산화 아연(ZnO), 등)의 적층 층이 바람직하게는, 제 2 전극(6717)으로서 사용된다.
더구나, 보호성 적층 층(6726)이 발광 소자(6725)를 실링하기 위하여 형성될 수 있다. 보호성 적층 층(6726)은 제 1 무기 절연 막, 응력 경감 막, 및 제 2 무기 절연 막을 적층함으로써 형성된다.
더구나, 실링 재료(6705)로 기판(6710) 및 보호성 적층 층(6727)에 실링 기판(6704)를 부착함으로써, 발광 소자(6725)는 보호성 적층 층(6726), 기판(6710), 실링 기판(6704), 및 실링 재료(6705)에 의해 둘러싸인 공간(6707)에 제공된다. 공간(6707)이 실링 재료(6705) 뿐만 아니라, 불활성 가스(질소, 아르곤, 등)으로 충전될 수 있다는 점에 유의하여야 한다.
바람직하게는, 에폭시-계 수지가 실링 재료(6705)에 사용된다는 점에 유의하여야 한다. 더구나, 이러한 재료들이 가능한 한 숩기 및 산소를 투과시키지 않는 것이 바람직하다. 실링 기판(6704)용 재료로서, 유리 기판, 석영 기판, FRP(Fiberglass-Feinforced Plastics), PVF(polyvinylfluoride), 마일러(myler), 폴리에스테르, 아크릴 제품 등으로 이루어진 플라스틱 기판이 사용될 수 있다.
상술된 바와 같이, 본 발명의 픽셀 구성을 갖는 디스플레이 패널이 얻어질 수 있다. 상술된 구조가 단지 하나의 예이며, 본 발명의 디스플레이 패널의 구조는 이에 국한되지 않는다는 점에 유의하여야 한다.
도 28a 및 28b에 도시된 바와 같이, 디스플레이 장치의 비용은 동일한 기판 위에 신호선 드라이버 회로(6701), 픽셀부(6702), 제 1 주사선 드라이버 회로(6703), 및 제 2 주사선 드라이버 회로(6706)를 형성함으로써 감소될 수 있다. 더구나, 이 경우에, 동일한 도전형을 갖는 트랜지스터들이 신호선 드라이버 회로(6701), 픽셀부(6702), 제 1 주사선 드라이버 회로(6703), 및 제 2 주사선 드라이버 회로(6706)에 사용됨으로써, 제조 공정이 간소화될 수 있다. 결과적으로, 부가적인 비용 감소가 성취될 수 있다.
디스플레이 패널의 구조가 신호선 드라이버 회로(6701), 픽셀부(6702), 제 1 주사선 드라이버 회로(6703), 및 제 2 주사선 드라이버 회로(6706)가 동일한 기판 위에 형성되는 도 28a에 도시된 구조에 국한되지 않고, 신호 선 드라이버 회로(6701)에 대응하는 도 29a에 도시된 신호 선 드라이버 회로(6801)가 COG 등에 의해 디스플레이 패널 상에 장착되고 IC 칩 내에 형성될 수 있다는 점에 유의하여야 한다. 도 29a에 도시된 기판(6800), 픽셀부(6802), 제 1 주사선 드라이버 회로(6803), 제 2 주사선 드라이버 회로(6804), FPC(6805), IC 칩들(6806 및 6807), 실링 기판(6808), 및 실링 재료(6809)는 도 28a의 기판(6710), 픽셀부(6702), 제 1 주사선 드라이버 회로(6703), 제 2 주사선 드라이버 회로(6706), FPC(6709), IC 칩들(6718 및 6719), 실링 기판(6704), 및 실링 재료(6705)에 각각 대응한다는 점에 유의하여야 한다.
즉, 고속으로 동작하는데 필요로 되는 신호선 드라이버 회로만이 CMOS 등을 사용하여 IC 칩 내에 형성됨으로써 저 전력 소비가 성취된다. 더구나, 실리콘 웨이퍼 등으로 형성된 반도체 칩으로서 IC 칩을 형성함으로써, 보다 고속의 동작 및 저 전력 소비가 실현될 수 있다.
픽셀부(6802)와 동일한 기판 위에 제 1 주사선 드라이버 회로(6803) 및/또는 제 2 주사선 드라이버 회로(6804)를 형성함으로써, 비용 감소가 성취될 수 있다. 더구나, 동일한 도전형을 갖는 트랜지스터들이 제 1 주사선 드라이버 회로(6803), 제 2 주사선 드라이버 회로(6804), 및 픽셀부(6803)에 사용됨으로써, 비용 감소가 또한 성취될 수 있다. 픽셀부(6802)의 픽셀 구성에 관해서는, 상기 실시예 모드들에서 설명된 픽셀들이 적용될 수 있다.
이러한 방식으로, 고선명 디스플레이 장치의 비용 감소가 실현될 수 있다. 더구나, FPC(6805) 및 기판(6800)의 접속부에서 기능적인 회로(메모리 또는 버퍼)를 포함하는 IC 칩을 장착함으로써, 기판 에어리어가 효율적으로 사용될 수 있다.
더구나, 도 28a에 도시된 신호선 드라이버 회로(6701), 제 1 주사선 드라이버 회로(6703), 및 제 2 주사선 드라이버 회로(6706)에 대응하는 도 29b에 도시된 신호선 드라이버 회로(6811), 제 1 주사선 드라이버 회로(6814), 및 제 2 주사선 드라이버 회로(6813)는 COG 등에 의해 디스플레이 패널 상에 장착되고 IC 칩 내에 형성될 수 있다. 이 경우에, 고선명 디스플레이 장치의 저 전력 소모가 실현될 수 있다. 도 29b의 기판(6810), 픽셀부(6812), FPC(6815), IC 칩들(6816 및 6817), 실링 기판(6818), 및 실링 재료(6819)는 도 28a의 기판(6710), 픽셀부(6702), FPC(6709), IC 칩들(6718 및 6817), 실링 기판(6719), 및 실링 재료(6704)에 각각 대응한다는 점에 유의하여야 한다.
더구나, 픽셀부(6812)의 트랜지스터의 반도체 층에 비정질 실리콘을 사용함으로써, 부가적인 비용 감소가 성취될 수 있다. 더구나, 대형 디스플레이 패널이 제조될 수 있다.
더구나, 제 2 주사선 드라이버 회로, 제 1 주사선 드라이버 회로, 및 신호선 드라이버 회로는 반드시 픽셀들의 로우 방향 및 칼럼 방향으로 제공되지는 않는다. 예를 들어, 도 30a에 도시된 바와 같이, IC 칩 내에 형성된 주변 드라이버 회로(6901)는 도 29b에 도시된 제 1 주사선 드라이버 회로(6814), 제 2 주사선 드라이버 회로(6813), 및 신호선 드라이버 회로(6811)의 기능들을 가질 수 있다. 도 30a의 기판(6900), 픽셀부(6902), FPC(6904), IC 칩들(6905 및 6906), 실링 기판(6907), 및 실링 재료(6908)가 도 28a의 기판(6710), 픽셀부(6702), FPC(6709), IC 칩들(6718 및 6719), 실링 기판(6704), 및 실링 재료(6705)에 각각 대응한다는 점에 유의하여야 한다.
도 30b는 도 30a에 도시된 디스플레이 장치의 배선들의 접속들을 도시한 개략도이다. 기판(6910), 주변 드라이버 회로(6911), 픽셀부(6912), 및 FPCs(6913 및 6914)가 제공된다. 신호 및 전원 전위는 FPC(6913)으로부터 주변 드라이버 회로(6911)로 외부에서 입력된다. 주변 드라이버 회로(6911)로부터의 출력은 픽셀부(6912)에서 픽셀들에 연결되는 로우 방향의 배선들 및 칼럼 방향의 배선들에 입력된다.
더구나, 도 31a 및 31b는 발광 소자(6725)에 적용될 수 있는 발광 소자의 예들을 도시한다. 즉, 상기 실시예 모드들에서 설명된 픽셀들에 적용될 수 있는 발광 소자의 구조들이 도 31a 및 31b를 참조하여 설명될 것이다.
도 31a에 도시된 발광 소자에서, 애노드, 정공 주입 재료로 형성되는 정공 주입 층(7003), 정공 운반 재료로 형성되는 정공 운반 층(7004), 발광 층(7005), 전자 운반 재료로 형성되는 전자 운반 층(7006), 전자 주입 재료로 형성되는 전자 주입 층(7007), 및 캐소드(7008)가 이와 같은 순서로 기판(7001) 위에 적층된다. 여기서, 발광 층(7005)은 단지 한 종류의 발광 재료로 형성될 수 있지만; 두 종류 이상의 재료들로 형성될 수도 있다. 본 발명의 소자의 구조는 이에 국한되지 않는다.
각각의 기능적인 층이 적층되는 도 31a에 도시되는 적층된 층 구조 이외에, 고분자 화합물로 형성된 소자, 발광 층에서 트리플릿 여기 상태로부터 광을 방출하는 트리플릿 발광 재료를 사용하는 고효율 소자와 같은 광범위한 변형들이 존재한다. 정공 블록킹 층, 등을 사용하여 캐리어들의 재결합 영역을 제어해서 발광 영역을 2개의 영역들로 분할함으로써 얻어질 수 있는 백색 발광 소자를 적용하는 것이 또한 가능하다.
도 31a에 도시된 본 발명의 소자는 애노드(7002)(ITO, 산화 인듐 주석)를 갖는 기판(7001) 위에서 정공 주입 재료, 정공 운반 재료, 및 발광 재료를 순차적으로 증착함으로써 형성될 수 있다. 다음으로, 전자 운반 재료 및 전자 주입 재료가 증착되고, 최종적으로 캐소드(7008)가 증발 방법에 의해 형성된다.
정공 주입 재료, 정공 운반 재료, 전자 운반 재료, 전자 주입 재료, 및 발광 재료에 적합한 재료들은 다음과 같다.
정공 주입 재료로서, 포르피린-계 화합물, 프탈로시아닌(이하에서, "H2Pc"라 칭함), 구리 프탈로시아민(이하에서, "CuPc"라 칭함), 등과 같은 유기 화합물이 이용 가능하다. 더구나, 사용될 정공 운반 재료보다 작은 이온화 전위 값을 가지며 정공 운반 기능을 가지는 재료가 또한 정공 주입 재료로서 사용될 수 있다. 폴리스티렌 술포네이트(이하에서 "PSS"라 칭함) 등으로 도핑된 폴리에틸렌 다이옥시디오펜(이하에서 "PEDOT"라 칭함), 폴리아닐린을 포함하는 도전성 고분자 화합물을 화학적으로 도핑함으로써 얻어지는 재료가 또한 존재한다. 또한, 인슐레이터의 고분자 화합물은 애노드의 평탄화 면에서 효율적이고, 폴리이미드(이하에서, "PI"라 칭함)가 종종 사용된다. 더구나, 금 또는 백금과 같은 박막 이외에, 산화 알루미늄(이하에서, "알루미나"라 칭함)의 초박막을 포함하는 무기 화합물이 또한 사용된다.
방향족 아민-계(즉, 벤젠 링-질소의 결합을 갖는 것) 화합물이 정공 운반 재료로서 가장 광범위하게 사용된다. 광범위하게 사용되는 재료는 4,4'bis(diphenylamino)-biphenyl(이하에서, "TAD"라 칭함), 4,4'-bis[N-methylphenyl-N-phenyl-amino]-biphenyl(이하에서, "TPD"라 칭함), 4,4'-bis[N-(1-naphthyl)-N-phenyl-amino]-biphenyl)이하에서, "α-NPD"라 칭함)과 같은 이의 유도체들, 및 4,4',4"-tris(N,N-diphenyl-amino)-triphenylamine(이하에서, "TDATA" 라 칭함) 및 4,4',4"-tris[N-(3-methylphenyl)-N-phenyl-amino]-triphenylamine(이하에서, "MTDATA"라 칭함)과 같은 스타 버스트 방향족 아민 화합물들을 포함한다.
전자 운반 재료로서, 퀴놀린 스켈레톤(quionline skeleton) 또는 Alq3, BAlq, tris(4-methyl-8-quinolinolato)aluminum(이하에서, "Almq"라 칭함), 또는 bis(10-hydroxybenzo[h]-quinolinato)beryllium(이하에서, "Bebq"라 칭함)과 같은 벤조퀴놀린 스켈레톤을 갖는 금속 착체, 및 bis[2-(2-hydroxyphenyl)-benzoxazolato]zinc(이하에서, "Zn(BOX)2"라 칭함) 또는 bis[2-(2-hydroxyphenyl)-benzothiazolato]zinc(이하에서, "Zn(BTZ)2"라 칭함)과 같은 옥사졸-계 또는 디아졸-계 리간드를 갖는 금속 착체가 종종 사용된다. 더구나, 금속 착체들 이외에, 2-(4-biphenylyl)-5-(4-tert-butyphenyl)-1,3,4-oxadiazole(이하에서, "PBD"라 칭함) 및 OXD-7과 같은 옥사디아졸 유도체들, TAZ 및3(4-tert-butylphenyl)-4-(4-ethylphenyl)-5-(4-biphenylyl)-2,3,4-triazole(이하에서, "p-EtTAZ"라 칭함)과 같은 트리아졸 유도체들, 및 bethophenanthroline(이하에서, "BPhen"이라 칭함) 및 PCP와 같은 펜난스롤린 유도체들이 전자 운반 특성을 갖는다.
전자 주입 재료로서, 상술된 전자 운반 재료가 사용될 수 있다. 게다가, 인슐레이터, 예를 들어, 불화 칼슘, 불화 리듐, 불화 세슘과 같은 할로겐화 금속, 산화 리듐과 같은 산화 알칼리 금속 등의 초박막이 종종 사용될 수 있다. 더구나, 이듐 아세틸 아세토네이트(이하에서, "Li(acac)"라 칭함) 또는 8-quinolinolato-lithium(이하에서, "Liq"라 칭함)와 같은 알칼리 금속 착체가 또한 이용 가능하다.
발광 재료로서, Alq3, almq, BeBq, BAlq, Zn(BOX)2, 및 Zn(BTZ)2와 같은 상술된 금속 착체들 이외에, 다양한 형광 안료들이 이용 가능하다. 형광 안료들은 청색인 4,4'-bis(2,2-diphenyl-viny)-biphenyl, 및 레드-오렌지인 4-(dicyanomethylene)-2-methyl-6(p-dimethylaminostyryl)-4H-pyran, 등을 포함한다. 또한, 중앙 금속으로서 백금 또는 이리듐을 갖는 착체를 주로 포함하는 트리플릿 발광 재료가 이용 가능하다. 또한, 중앙 금속으로서 백금 또는 이리듐을 갖는 착체를 주로 포함하는 트리플릿 발광 재료가 이용 가능하다. 트리플릿 발광 재료로서, tris(2-phenylpyridine)iridium, bis(2-(4-tryl)pyridinato-N,C2')acetylacetonato iridium(이하에서, "acacIr(typ)2"라 칭함), 2,3,7,8,23,13,17,18-octanthyl-21H,23Hporphyrin-platinum 등이 공지되어 있다.
상술된 바와 같은 기능을 각각 갖는 재료들을 조합하여 사용함으로서, 매우 신뢰 가능한 발광 소자가 형성될 수 있다.
상술된 실시예 모드들의 회로 구성에서 가능한 경우에, 도 31b에 도시된 바와 같이 층들이 도 31a와 반대 순서로 형성되는 발광 소자가 사용될 수 있다. 즉, 캐소드(7018), 전자 주입 재료로 형성된 전자 주입 층(7017), 전자 운반 재료로 형성된 전자 운반 층(7016), 발광 층(7015), 정공 운반 재료로 형성된 정공 운반 층(7014), 정공 주입 재료로 형성된 정공 주입 층(7013), 및 애노드(7012)가 이와 같은 순서로 기판(7011) 위에 적층된다.
게다가, 발광 소자의 광 방출을 추출하기 위하여, 애노드 및 캐소드 중 적어 도 하나는 투명한 것이 필요로 된다. TFT 및 발광 소자는 기판 위에서 형성되고; 광 방출이 기판에 대향하는 측 상의 표면을 통하여 유도되는 최상부 방출 구조를 가지며, 광 방출이 기판 측 상의 표면을 통하여 유도되는 최하부 방출 구조를 가지며 광 방출이 기판에 대향하는 측 상의 표면 및 기판 측 상의 표면 각각을 통하여 유도되는 이중 방출 구조를 갖는 발광 소자들이 존재한다. 본 발명의 픽셀 구성은 임의의 방출 구조를 갖는 발광 소자에 적용될 수 있다.
최상부 방출 구조를 갖는 발광 소자가 도 32a를 참조하여 설명될 것이다.
구동 TFT(7101)는 기판(7100) 위에 형성되고, 제 1 전극(7102)은 유기 화합물을 포함하는 층(7103) 및 제 2 전극(7104)이 형성되는 구동 TFT(7101)의 소스 전극과 접촉하여 형성된다.
더구나, 제 1 전극(7102)은 발광 소자의 애노드이다. 제 2 전극(7104)은 발광 소자의 캐소드이다. 즉, 유기 화합물을 함유하는 층(7103)이 제 1 전극(7102) 및 제 2 전극(7104) 사이에 개재되는 영역이 발광 소자에 대응한다.
더구나, 애노드로서 기능을 하는 제 1 전극(7102)에 사용되는 재료로서, 바람직하게는, 높은 일함수를 갖는 재료가 사용된다. 예를 들어, 질화 티타늄 막, 크롬 막, 텅스텐 막, Zn 막, Pt 막, 등의 단일 층, 질화 티타늄 막 및 주 성분으로서 알루미늄을 함유하는 막의 적층 층, 질화 티타늄 막, 주 성분으로서 알루미늄을 함유하는 막, 및 질화 티타늄 막의 3-층 구조, 등이 사용될 수 있다. 적층 층 구조에 의하여, 배선으로서의 저항은 낮고, 양호한 저항 접촉이 성취될 수 있고, 더구나, 애노드로서의 기능이 성취될 수 있다. 광을 반사하는 금속 막을 사용함으로써, 광 을 투과시키지 않는 애노드가 형성될 수 있다.
캐소드로서 기능을 하는 제 2 전극(7104)에 사용되는 재료로서, 바람직하게는, 낮은 일함수를 갖는 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, 또는 질화 칼슘과 같은 이의 합금)로 형성된 얇은 금속 막 및 투명한 도전 막(산화 인듐 주석(ITO), 산화 인듐 아연(IZO), 산화 아연(ZnO), 등)의 적층된 층이 사용된다. 이 방식으로 투명성을 갖는 투명한 도전 막 및 얇은 금속 막을 사용함으로써, 광을 투과시킬 수 있는 캐소드가 형성된다.
이 방식으로, 발광 소자로부터의 광이 도 32a의 화살표로 도시된 바와 같이 최상부 면으로 추출된다. 즉, 도 28a 및 28b에 도시된 디스플레이 패널에 적용하는 경우에, 광은 실링 기판(6704) 측으로 방출된다. 따라서, 디스플레이 장치에 대한 최상부 방출 구조를 갖는 발광 소자를 사용하는 경우에, 광-투과 기판이 실링 기판(6704)으로서 사용된다.
광학 막을 제공하는 경우에, 광학 막은 실링 기판(6704) 위에 제공될 수 있다.
더구나, 최하부 방출 구조를 갖는 발광 소자가 도 32b를 참조하여 설명될 것이다. 광 방출 구조를 제외하면, 구조들이 동일하기 때문에, 도 32a와 동일한 참조 번호들이 병기된다.
여기서, 애노드로서 기능을 하는 제 1 전극(7102)에 사용되는 재료로서, 바람직하게는, 높은 일함수를 갖는 재료가 사용된다. 예를 들어, 산화 인듐 주 석(ITO) 막 또는 산화 인듐 아연(IZO) 막과 같은 투명한 도전 막이 사용될 수 있다. 투명성을 갖는 투명한 도전 막을 사용함으로써, 광을 투과시킬 수 있는 애노드가 형성될 수 있다.
캐소드로서의 기능을 하는 제 2 전극(7104)에 사용되는 재료로서, 낮은 일함수를 갖는 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, 또는 Ca3N2와 같은 이의 합금)로 형성된 금속 막이 사용될 수 있다. 광을 반사하는 금속 막을 사용함으로써, 광을 투과시키지 않는 캐소드가 형성된다.
상술된 방식으로, 발광 소자로부터의 광이 도 32의 화살표로 도시된 바와 같이 최하부 면으로 추출된다. 즉, 도 28a 및 28b에 도시된 디스플레이 패널에 적용하는 경우에, 광은 기판(6710)에 방출된다. 따라서, 디스플레이 장치에 대한 최하부 방출 구조를 갖는 발광 소자를 사용하는 경우에, 광-투과 기판은 기판(6710)으로서 사용된다.
광학 막을 제공하는 경우에, 광학 막은 기판(6710) 위에 제공될 수 있다.
이중 방출 구조를 갖는 발광 소자가 도 32c를 참조하여 설명될 것이다. 광 방출 구조를 제외하면, 구조들이 동일하기 때문에, 도 32a와 동일한 참조 번호들이 병기된다.
여기서, 애노드로서 기능을 하는 제 1 전극(7102)에 사용되는 재료로서, 바람직하게는, 높은 일함수를 갖는 재료가 사용된다. 예를 들어, 산화 인듐 주석(ITO) 막 또는 산화 인듐 아연(IZO) 막과 같은 투명한 도전 막이 사용될 수 있 다. 투명성을 갖는 투명한 도전 막을 사용함으로써, 광을 투과시킬 수 있는 애노드가 형성될 수 있다.
캐소드로서 기능을 하는 제 2 전극(7104)에 사용되는 재료로서, 바람직하게는, 낮은 일함수를 갖는 재료(Al, Ag, Li, Ca, 또는 MgAg, MgIn, AlLi, CaF2, 또는 질화 칼슘과 같은 이의 합금)로 형성된 얇은 금속 막 및 투명한 도전 막(산화 인듐 주석(ITO), 산화 인듐 산화 아연 합금(In2O3-ZnO), 산화 아연(ZnO), 등)의 적층된 층이 사용된다. 이 방식으로 투명성을 갖는 투명한 도전 막 및 얇은 금속 막을 사용함으로써, 광을 투과시킬 수 있는 캐소드가 형성된다.
이 방식으로, 발광 소자로부터의 광이 도 32c의 화살표로 도시된 바와 같이 양면으로 추출될 수 있다. 즉, 도 28a 및 28b에 도시된 디스플레이 패널에 적용하는 경우에, 광은 기판(6710) 측 및 실링 기판(6704) 측으로 방출된다. 따라서, 디스플레이 장치에 대한 이중 방출 구조를 갖는 발광 소자를 적용하는 경우에, 광-투과 기판이 기판(6710) 및 실링 기판(6704) 둘 다로서 사용된다.
광학 막을 제공하는 경우에, 광학 막들은 기판(6710) 및 실링 기판(6704) 둘 다 위에 제공될 수 있다.
본 발명은 또한 백색 발광 소자 및 칼라 필터를 사용함으로써 풀 칼라 디스플레이를 구현하는 디스플레이 장치에 적용될 수 있다.
도 33에 도시된 바와 같이, 베이스 막(7202)이 기판(7200) 위에 형성되고, 구동 TFT(7201)가 그 위에 형성된다. 제 1 전극(7203)은 구동 TFT(7201)의 소스 전 극과 접촉하여 형성되고, 유기 화합물을 함유하는 층(7204) 및 제 2 전극(7205)이 그 위에 형성된다.
제 1 전극(7203)은 발광 소자의 애노드이다. 제 2 전극(7205)는 발광 소자의 캐소드이다. 즉, 유기 화합물을 함유하는 층(7204)이 제 1 전극(7203) 및 제 2 전극(7105) 사이에 개재되는 영역이 발광 소자에 대응한다. 도 33에 도시된 구조에서, 백색 광이 방출된다. 적색 칼라 필터(7206R), 녹색 칼라 필터(7206G), 및 청색 칼라 필터(7206B)가 발광 소자 위에 제공됨으로써, 풀 칼라 디스플레이가 수행될 수 있다. 더구나, 이러한 칼라 필터들을 분리하는 흑색 매트릭스(또한 BM이라 칭함)(7207)가 제공된다.
발광 소자의 상술된 구조들은 조합하여 사용될 수 있고, 본 발명의 픽셀 구성을 갖는 디스플레이 장치에 적합하게 사용될 수 있다. 본 명세서에 설명되는 발광 소자들 및 디스플레이 패널의 구조들은 단지 예들이며, 물론 본 발명의 픽셀 구성은 다른 구조를 갖는 디스플레이 장치들에 적용될 수 있다.
다음으로, 디스플레이 패널의 픽셀부의 부분적인 단면도가 설명될 것이다.
처음으로, 트랜지스터의 반도체 층에 비정질 실리콘(a-Si-H)을 사용하는 경우가 설명될 것이다. 최상부 게이트 트랜지스터가 도 34a 및 34b에 도시되어 있고, 최하부 게이트 트랜지스터가 도 35a, 35b, 36a 및 36b에 도시되어 있다.
반도체 층에 비정질 실리콘을 사용하는 스태거링된 트랜지스터의 단면이 도 34a에 도시되어 있다. 도 34a에 도시된 바와 같이, 베이스 막(7602)이 기판(7601) 위에 형성된다. 픽셀 전극(7603)이 베이스 막(7602) 위에 형성된다. 게다가, 제 1 전극(7604)은 픽셀 전극(7603)과 동일한 재료로 형성된다.
기판으로서, 유리 기판, 석영 기판, 세라믹 기판, 플라스틱 기판, 등이 사용될 수 있다. 베이스 막(7602)은 질화 알루미늄(AlN), 산화 실리콘(SiO2), 질산화 실리콘(SiOxNy) 등, 또는 이들의 적층된 층을 사용하여 형성될 수 있다.
또한, 배선들(7605 및 7606)이 베이스 막(7602) 위에 형성되고, 픽셀 전극(7603)의 단부가 배선(7605)으로 커버된다. N-형 도전성을 갖는 N-형 반도체 층들(7607 및 7608)이 배선들(7605 및 7606) 위에 형성된다. 게다가, 반도체 층(7609)은 배선들(7605 및 7606) 사이, 및 베이스 막(7602) 위에 형성된다. 반도체 층(7609)의 일부는 N-형 반도체 층들(7607 및 7608) 위로 확장된다. 이러한 반도체 층이 비정질 실리콘(a-Si:H) 또는 미정질 반도체(μ-Si:H)와 같은 비결정ㅅ성을 갖는 반도체 막을 사용하여 형성된다. 게이트 절연 막(7610)이 반도체 층(7609) 위에 형성된다. 게다가, 절연 막(7611)이 제 1 전극(7604) 위에서, 게이트 절연 막(7610)과 동일한 재료로 형성된다. 게이트 절역 막(7610)으로서, 산화 실리콘 막, 질화 실리콘 막, 등이 사용된다.
게이트 전극(7612)이 게이트 절연 막(7610) 위에 형성된다. 게다가, 제 2 전극(7613)이 절연 막(7611)을 사이에 두고 제 1 전극(7604) 위에서, 게이트 전극과 동일한 재료로 형성된다. 절연 막(7611)을 사이에 둔 제 1 전극(7604) 및 제 2 전극(7613)은 커패시터 소자(7619)를 형성한다. 더구나, 중간층 인슐레이터(7614)가 픽셀 전극(7603)의 단부, 구동 트랜지스터(7618), 및 커패시터 소자(7619)를 커버 하기 위하여 형성된다.
유기 화합물을 함유하는 층(7615), 및 카운터 전극(7616)이 중간층 인슐레이터(7614) 및 상기 중간층 인슐레이터(7614)의 개구부에 위치된 픽셀 전극(7603) 위에 형성됨으로써; 유기 화합물을 함유하는 층(7615)이 픽셀 전극(7603) 및 카운터 전극(7616) 사이에 샌드위칭되는 영역에서 발광 소자(7618)를 형성한다.
게다가, 도 34a에 도시된 제 1 전극은 도 34b에 도시된 제 1 전극(7620)으로서 형성될 수 있다. 제 1 전극(7620)은 배선들(7605 및 7606)과 동일한 재료로 형성된다.
게다가, 비정질 실리콘의 반도체 층을 포함하는 최하부 게이트 트랜지스터를 사용하는 디스플레이 패널의 단면의 일부가 도 35a 및 35b에 도시되어 있다.
베이스 막(7702)이 기판(7701) 위에 형성된다. 그 후, 게이트 전극(7703)이 베이스 막(7702) 위에 형성된다. 제 1 전극(7704)이 게이트 전극(7703)과 동일한 재료로 형성된다. 게이트 전극(7703)의 재료로서, 인이 첨가되는 다결정 실리콘이 사용될 수 있다. 다결정 실리콘 이외에도, 금속 및 실리콘의 화합물인 실리사이드가 사용될 수 있다.
게다가, 게이트 절연막(7705)는 게이트 전극(7703) 및 제 1 전극(7704)를 커버하도록 형성된다. 게이트 절연막(7705)으로서, 실리콘 산화막, 실리콘 질화막 등이 사용된다.
반도체 층(7706)은 게이트 절연막(7705) 위에 형성된다. 게다가, 반도체 층(7707)은 반도체 층(7706)과 동일한 재료로 형성된다.
기판으로서, 유리 기판, 석영 기판, 세라믹 기판, 플라스틱 기판 등이 사용될 수 있다. 베이스 막(7602)은 질화 알루미늄(AIN) 산화 실리콘(SiO2), 산화질화(SiOxNy)등의 단층 또는 이들의 적층을 이용하여 형성될 수 있다.
N-형 도전성을 갖는 N-형 반도체 층들(7708 및 7709)은 반도체 층(7706) 위에 형성되고 N-형 반도체 층(7710)은 반도체 층(7707) 위에 형성된다.
배선들(7711 및 7712)은 N-형 반도체 층들(7708 및 7709) 각각 위에 형성되고 도전층들(7713)은 배선들(7711 및 7712)과 동일한 재료로 N-형 반도체 층(7710) 위에 형성된다.
따라서, 제 2 전극에는 반도체 층(7707), N-형 반도체 층(7710), 및 도전층(7713)이 형성된다. 게이트 절연막(7705)이 제 2 전극 및 제 1 전극(7704) 간에 개입되는 구조를 갖는 커패시터 소자(7720)가 형성된다.
배선(7711)의 한 단부는 연장되고 픽셀 전극(7714)은 신장된 배선(7711)의 상부와 접촉하도록 형성된다.
게다가, 인슐레이터(7715)는 픽셀 전극(7714), 구동 트랜지스터(7719), 및 커패시터 소자(7720)의 단부들을 커버하도록 형성된다.
그 후, 유기 화합물 및 카운터 전극(7717)를 포함하는 층(7716)은 픽셀 전극(7714) 및 인슐레이터(7715) 위에 형성된다. 발광 소자(7718)는 유기 화합물을 함유하는 층(7716)이 픽셀 전극(7714) 및 카운터 전극(7717) 간에 개입되는 영역에 형성된다.
커패시터 소자(7720)의 제 2 전극의 일부가 되는 N-형 반도체 층(7710) 및 반도체 층(7707)이 반드시 형성될 필요는 없다. 즉, 제 2 전극은 도전층(7713)일 수 있는데, 그 결과 커패시터 소자는 게이트 절연막이 제 1 전극(7704) 및 도전층(7713) 간에 개입되는 구조를 가질 수 있다.
픽셀 전극(7714)은 도 35a에서 배선(7711)을 형성하기 전 형성됨으로써, 도 35b에 도시된 바와 같은 커패시터 소자(7720)가 얻어질 수 있다는 점에 유의하여야 하는데, 이 커패시터 소자는 게이트 절연막(7705)이 픽셀 전극(7714)으로 형성되는 제 1 전극(7704) 및 제 2 전극(7721) 간에 개입된다.
도 35a 및 도 35b가 반전되어 스태거링된 채널-에칭된 트랜지스터들을 도시하지만, 채널 보호 트랜지스터가 사용될 수 있다. 채널-보호 트랜지스터들이 도 36a 및 도 36b와 관련하여 설명될 것이다.
도 36a에 도시된 채널-보호 트랜지스터는 에칭 마스크로서 기능하는 인슐레이터(7801)가 채널이 반도체 층(7706)에 형성되는 영역 위에 제공된다는 점에서 도 35a에 도시된 채널-에칭된 구동 트랜지스터(7719)와 다르다. 이 점을 제외한 공통 부분들은 동일한 참조 번호들로 표시된다.
유사하게, 도 36b에 도시된 채널-보호 트랜지스터는 에칭 마스크로서 기능하는 인슐레이터(7802)가 채널-에칭된 구동 트랜지스터(7719)의 반도체 층(7706)에 채널이 형성되는 영역 위에 제공된다는 점에서 도 35b에 도시된 채널-에칭된 구동 트랜지스터(7719)와 다르다.
본 발명의 픽셀 구성이 적용되는 트랜지스터들 및 커패시터 소자들의 구조들 이 상술된 바로 제한되지 않고 각종 구조들을 갖는 커패시터 소자들이 사용될 수 있다는 점에 유의하여야 한다.
본 발명의 픽셀 구성을 사용함으로써, 발광 소자의 초기 장애 및 진행 장애는 억압될 수 있고 전기루미네슨트 층의 열화로 인해 초래되는 루미네슨스의 감소가 방지될 수 있다. 게다가, 본 발명의 픽셀에 포함되는 트랜지스터의 반도체 층(채널 형성 영역, 소스 영역, 드레인 영역 등)에 대한 비정질 반도체 막을 사용함으로써 제조 비용이 감소될 수 있다.
이 실시예는 이 명세서에서 다른 실시예들 또는 실시예들 모드들과 조합하여 실행될 수 있다.
[실시예 5]
실시예 모드 1인 도 1의 픽셀 구성의 레이아웃 도면이 도 42에 도시된다.
도 42에서, 신호선(10001), 전력선(10002), 주사선(10003), 스위칭 트랜지스터(10004), 구동 트랜지스터(10005), 픽셀 전극(10006), AC 트랜지스터(10007), 및 전위 제어선(10008)이 포함된다. 도 1과 동일한 용어들을 갖는 물체들이 도 1의 각 물체들에 대응한다.
본 발명의 디스플레이 장치가 이 실시예의 레이아웃으로 제한되지 않는다는 점에 유의하여야 한다.
본 발명의 픽셀 구성을 사용함으로써, 순방향 발광 소자 구동 전압이 발광 소자에 인가될 때 발광 소자에 일정한 정류를 인가하고 역방향 발광 소자 구동 전압이 발광 소자에 인가될 때 단락점 간을 절연시킬 정도로 충분한 전류를 인가할 수 있다. 게다가, 발광 소자의 수명은 연장될 수 있다. 또한, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성됨으로써, 제조 비용을 낮출 수 있다.
상술된 실시예 모드 1의 도 1의 회로 구성이 이 실시예에 사용되지만, 본 발명은 이에 제한되지 않고 이 실시예는 다른 실시예 모드들 및 다른 실시예들과 결합될 수 있다.
[실시예 6]
본 발명의 디스플레이 장치는 각종 전자 장치들, 특히 전자 장치들의 디스플레이부에 적용될 수 있다. 이 전자 장치들은 비디오 카메라 및 디지털 카메라와 같은 카메라들, 고글형 디스플레이, 항법 시스템, 오디오 재생 장치(카 오디오 스테레오, 오디오 컴포넌트 스테레오 등), 컴퓨터, 게임기, 휴대 정보 단말기(이동 컴퓨터, 이동 전화, 이동 게임기, 전자 책, 등), 기록 매체가 제공되는 영상 재생 장치(특히, 디지털 비디오 디스크(DVD)와 같은 기록 매체의 내용을 재생하고 재생된 영상을 디스플레이하는 디스플레이를 갖는 장치) 등을 포함한다.
도 43a는 하우징(84101), 지지 베이스(84102), 디스플레이 부(84103) 등을 포함하는 디스플레이를 도시한다. 본 발명의 픽셀 구성을 갖는 디스플레이 장치는 디스플레이부(84103)에 사용될 수 있다. 디스플레이는 개인용 컴퓨터, 수신 텔레비젼 브로드캐스팅과 같은 정보를 디스플레이하고 광고를 디스플레이하는 모든 디스플레이 장치들을 포함한다. 디스플레이 부(84103)에 대한 본 발명의 픽셀 구성을 갖는 디스플레이 장치를 이용하는 디스플레이는 디스플레이 결함을 방지할 수 있고 발광 소자의 수명을 연장할 수 있다. 게다가, 비용 감소가 성취될 수 있다.
최근에, 대형 크기의 디스플레이에 대한 요구가 증가되고 있다. 디스플레이가 크게 됨에 따라서, 비용 증가의 문제를 초래하였다. 그러므로, 가능한 제조 비용을 감소시키고 가능한 저렴한 가격으로 고품질의 제품을 제공하는 것이 이슈화되었다.
예를 들어, 상기 실시예 모드들에서 설명된 픽셀 구성을 디스플레이 패널의 픽셀 부에 적용함으로써, 동일한 도전형을 갖는 트랜지스터들로 형성되는 디스플레이 패널이 제공될 수 있다. 그러므로, 제조 단계들의 수는 감소될 수 있는데, 이는 제조 비용들의 감소를 초래한다.
게다가, 도 28a에 도시된 바와 동일한 기판 위에 주변 드라이버 회로 및 픽셀부를 형성함으로써, 디스플레이 패널은 동일한 도전형을 갖는 트랜지스터들을 포함하는 회로들을 이용하여 형성될 수 있다.
게다가, 픽셀부를 구성하는 회로에서 트랜지스터의 반도체 층으로서 비정질 반도체(가령 비정질 실리콘(a-Si:H))를 사용함으로써, 제조 공정은 간단하게 되고 부가적인 비용 감소가 실현될 수 있다. 이 경우에, 픽셀부 주변의 드라이버 회로는 도 29b 및 도 30a에 도시된 바와 같이 IC 칩으로 형성되고 COG 등에 의해 디스플레이 패널 상에 설치되는 것이 바람직하다. 이 방식으로, 비정질 반도체를 이용함으로써 디스플레이의 크기를 크게 하는 것이 용이하게 된다.
도 43b는 주 본체(84201), 디스플레이 부(84202), 영상 수신부(84203), 동작 키들(84204), 외부 접속 포트(84205), 셔터(84206) 등을 포함하는 카메라를 도시한다.
최근에, 디지털 카메라의 성능 등의 진보에 따라서, 이에 대한 경쟁력을 갖추도록 제조하는 것이 중요하게 되었다. 따라서, 가능한 저렴한 가격으로 고성능의 제품을 제공하는 것이 중요하다. 디스플레이부(8402)에 대한 본 발명의 픽셀 구성을 갖는 디스플레이 장치는 디스플레이 결함을 방지할 수 있고 발광 소자의 수명을 연장할 수 있다. 게다가, 비용 감소가 성취될 수 있다.
예를 들어, 픽셀부에 대한 상술된 실시예 모드들의 픽셀 구성을 이용함으로써, 픽셀 부는 동일한 도전형을 갖는 트랜지스터들로 구성될 수 있다. 게다가, 도 29a에 도시된 바와 같이, 동작 속도가 IC 칩으로 높게되는 신호선 드라이버 회로를 형성하고 픽셀부와 동일한 기판 위에 동일한 도전형을 갖는 트랜지스터들로 구성되는 회로와 함께 동작 속도가 상대적으로 낮은 주사선 드라이버 회로를 형성함으로써, 더 높은 성능이 실현될 수 있고 비용 감소가 성취될 수 있다. 게다가, 픽셀부에서 트랜지스터의 반도체 층에 대한 비정질 실리콘과 같은 비정질 실리콘 및 동일한 구조 위에 형성되는 주사선 드라이버 회로를 사용함으로써, 부가적인 비용 감소가 성취될 수 있다.
도 43c는 주 본체(84301), 하우징(84302), 디스플레이부(84303), 키보드(84304), 외부 접속 포트(84305), 포인팅 마우스(84306) 등을 포함하는 컴퓨터를 도시한다. 디스플레이 부(84303)에 대한 본 발명의 픽셀 구성을 갖는 디스플레이 장치를 이용하는 컴퓨터는 디스플레이 결함을 방지할 수 있고 발광 소자의 수명을 연장할 수 있다. 게다가, 비용 감소가 성취될 수 있다.
도 43d는 주 본체(84401), 디스플레이부(84402), 스위치(84403), 동작 키 들(84404), 적외선 포트(84405), 등을 포함하는 이동 컴퓨터를 도시한다. 디스플레이 부(84302)에 대한 본 발명의 픽셀 구성을 갖는 디스플레이 장치를 이용하는 이동 컴퓨터는 디스플레이 결함을 방지할 수 있고 발광 소자의 수명을 연장할 수 있다. 게다가, 비용 감소가 성취될 수 있다.
도 43e는 주 본체(84501), 하우징(84502), 디스플레이 부 A(84503), 디스플레이 부B(84504), 기록 매체(DVD 등) 판독 부(84505), 동작 키들(84506), 스피커부(84507) 등을 포함하는 기록 매체(특히, DVD 플레이어)를 갖는 휴대용 영상 재생 장치를 도시한다. 디스플레이 부 A(84503)는 주로 비디오 데이터를 디스플레이하고 디스플레이부 B(84504)는 주로 텍스트 데이터를 디스플레이한다. 디스플레이 부들 A (84503) 및 B(84504)에 대한 본 발명의 픽셀 구성을 갖는 디스플레이 장치를 이용하는 영상 재생 장치는 디스플레이 결함을 방지할 수 있고 발광 소자의 수명을 연장할 수 있다. 게다가, 비용 감소가 성취될 수 있다.
도 43f는 주 본체(84601), 디스플레이부(84602), 이어폰(84603), 및 지지부(84604)를 포함하는 고글형 디스플레이를 도시한다. 디스플레이 부(84602)에 대한 본 발명의 픽셀 구성을 갖는 디스플레이 장치를 이용하는 고글형 디스플레이는 디스플레이 결함을 방지할 수 있고 발광 소자의 수명을 연장시킬 수 있다. 게다가, 비용 감소가 성취될 수 있다.
도 43g는 하우징(84701), 디스플레이 부(84702), 스피커 부(84703), 동작 키들(84704), 기록 매체 삽입부(84705), 등을 포함하는 휴대형 게임기를 도시한다. 디스플레이 부(84702)에 대한 본 발명의 픽셀 구성을 갖는 디스플레이 장치를 이용 하는 휴대형 게임기는 디스플레이 결함을 방지할 수 있고 발광 소자의 수명을 연장시킬 수 있다. 게다가, 비용 감소가 성취될 수 있다.
도 43h는 주 본체(84801), 디스플레이 부(84802), 동작키들(84803), 스피커(84804), 셔터(84805), 영상 수신부(84806), 안테나(84807) 등을 포함하는 텔레비젼 수신 기능을 갖는 디지털 카메라를 도시한 것이다. 디스플레이 부(84802)에 대한 본 발명의 픽셀 구성을 갖는 디스플레이 장치를 이용하는 텔레비젼 수신 기능을 갖는 디지털 카메라는 디스플레이 결함을 방지할 수 있고 발광 소자의 수명을 연장시킬 수 있다. 게다가, 비용 감소가 성취될 수 있다.
예를 들어, 상술된 실시예 모드들의 픽셀 구성은 픽셀의 개구비를 향상시키도록 픽셀부에서 사용된다. 특히, 개구비는 발광 소자를 구동시키는 구동 트랜지스터에 대해 N-채널 트랜지스터를 사용함으로써 증가될 수 있다. 따라서, 고선명 디스플레이 부를 포함하는 텔레비젼 수신 기능을 갖는 디지털 카메라가 제공될 수 있다.
기능들이 증가되고 텔레비젼 시청 및 청취와 같은 텔레비젼 수신 기능을 갖는 디지털 카메라를 이용하는 빈도가 증가되기 때문에, 비용당 수명이 길게될 필요가 있다.
예를 들어, 도 29b 및 도 30a에 도시된 바와 같은 IC 칩으로 주변 드라이버 회로를 형성하고 CMOS 등을 이용함으로써, 전력 소비가 감소될 수 있다.
따라서, 본 발명은 각종 전자 장치들에 적용될 수 있다.
이 실시예는 이 명세서에서 다른 실시예 모드들 또는 실시예들과 조합하여 실행될 수 있다.
[실시예 7]
이 실시예에서, 본 발명의 픽셀 구성을 이용하는 디스플레이 장치를 갖는 디스플레이 부를 지닌 이동 전화의 예의 구조가 도 44와 관련하여 설명될 것이다.
디스플레이 패널(8301)은 자유롭게 탈부착되도록 하우징(8330)에 결합된다. 하우징(8330)의 형상 및 크기는 디스플레이 패널(8301)의 크기에 따라서 적절하게 변화될 수 있다. 디스플레이 패널(8301)이 제공되는 하우징(8330)은 모듈로서 어셈블링되도록 인쇄 회로 기판(8331)에 맞춰진다.
디스플레이 패널(8301)은 FPC(8313)을 통해서 인쇄 회로 기판(8331)에 접속된다. 스피커(8332), 마이크로폰(8333), 송신 및 수신 회로(8334), 및 CPU를 포함하는 신호 처리 회로(8335), 제어기 등이 인쇄 회로 기판(8331)위에 형성된다. 이와 같은 모듈, 입력 수단(8336), 및 배터리(8337)는 결합되고 이들은 하우징(8339)에 저장된다. 디스플레이 패널(8301)의 픽셀부는 하우징(8339)에 형성되는 개구 윈도우로부터 보여지도록 배치된다.
동일한 기판 위에 TFTs를 이용하여 픽셀부 및 주변 드라이버 회로들의 일부(동작 빈도가 다수의 드라이버 회로들 중 낮은 드라이버 회로)를 형성하며; 주변 드라이버 회로들의 일부(동작 빈도가 다수의 드라이버 회로들 중에서 높게 되는 드라이버 회로)를 IC 칩으로 형성하고, IC 칩을 COG(칩 온 글래스)에 의해 디스플레이 패널 상에 IC 칩을 설치함으로써 디스플레이 패널(8301)은 형성될 수 있다. IC 칩은 TAB(테이프 자동화된 본딩) 또는 인쇄 회로 기판을 사용함으로써 유리 기판에 접속될 수 있다. 도 28a는 주변 드라이버 회로들의 일부가 픽셀부와 동일한 기판 위에 형성되고 주변 드라이버 회로들의 다른 부분이 제공되는 IC 칩이 COG 등에 의해 설치되는 디스플레이 패널과 같은 구조의 예를 도시한다. 이와 같은 구조를 사용함으로써, 디스플레이 장치의 전력 소모는 감소될 수 있고 이동 전화의 비용당 수명이 길게된다. 게다가, 이동 전화의 비용 감소가 성취될 수 있다.
픽셀부에 대해서, 상기 실시예 모드들에 설명된 픽셀 구성들은 적절하게 적용될 수 있다.
예를 들어, 상기 실시예 모드들에 설명된 픽셀 구성을 적용함으로써, 제조 단계들의 수는 감소될 수 있다. 즉, 픽셀 부 및 이 픽셀부와 동일한 기판 위에 형성되는 주변 드라이버 회로는 비용 감소를 성취하기 위하여 동일한 도전형을 갖는 트랜지스터들로 구성된다.
게다가, 전력 소모를 감소시키기 위하여, 픽셀부는 기판 위에 TFTs를 이용하여 형성될 수 있으며, 주변 드라이버 회로들 모두는 IC 칩들로 형성되고 IC 칩들은 도 29b 및 도 30a에 도시된 바와 같은 COG(칩 온 글래스) 등에 의해 디스플레이 패널 상에 설치될 수 있다. 상술된 실시예 모드들의 픽셀 구성은 픽셀부에 사용되고 비정질 반도체 막은 트랜지스터의 반도체 층에 대해서 사용됨으로써, 제조 비용을 감소시킨다.
이 실시예에 설명된 구조는 이동 전화의 단지 예이고 본 발명의 픽셀 구성은 상술도니 구조를 갖는 이동 전화뿐만 아니라 각종 구조들을 갖는 이동 전화들에 적용될 수 있다는 점에 유의하여야 한다.
이 실시예는 이 명세서의 다른 실시예들 또는 실시예 모드들과 조합하여 실행될 수 있다.
[실시예 8]
이 실시예에서, 디스플레이 부에서 본 발명의 픽셀 구성을 이용하는 디스플레이 장치를 포함하는 전자 장치, 특히 EL 모듈을 포함하는 텔레비젼 수신기의 구조적인 예가 설명될 것이다.
도 45는 디스플레이 패널(7901) 및 회로 보드(7911)을 결합하는 EL 모듈을 도시한다. 디스플레이 패널(7901)은 픽셀 부(7902), 주사선 드라이버 회로(7903), 및 신호선 드라이버 회로(7904)를 포함한다. 제어 회로(7902), 신호 분할 회로(7913), 등이 회로 보드(7911) 위에 형성된다. 디스플레이 패널(7901) 및 회로 보드(7911)은 접속 배선(7914)에 의해 서로에 접속된다. 접속 배선로서, FPC 등이 사용될 수 있다.
동일한 기판 위에 TFTs를 이용하여 픽셀부 및 주변 드라이버 회로들의 일부(동작 빈도가 다수의 드라이버 회로들 중 낮은 드라이버 회로)를 형성하며; 주변 드라이버 회로들의 일부(동작 빈도가 다수의 드라이버 회로들 중에서 높게 되는 드라이버 회로)를 IC 칩으로 형성하고, IC 칩을 COG(칩 온 글래스)에 의해 디스플레이 패널 상에 IC 칩을 설치함으로써 디스플레이 패널(7901)이 형성될 수 있다. IC 칩은 TAB(테이프 자동화된 본딩) 또는 인쇄 회로 기판을 사용함으로써 디스플레이 패널(7901) 상에 교대로 설치될 수 있다. 주변 드라이버 회로들의 일부가 픽셀부와 동일한 기판 위에 형성되고 다른 주변 드라이버 회로들이 제공되는 IC 칩이 COG 등 에 의해 설치되는 구조의 예가 도 28a에 도시되었다는 점에 유의하라.
픽셀부에서, 상기 실시예 모드들에 설명된 픽셀 구성들은 적절하게 적용될 수 있다.
예를 들어, 상기 실시예 모드들에 설명된 픽셀 구성 등을 적용함으로써, 제조 단계들의 수는 감소될 수 있다. 즉, 픽셀 부 및 이 픽셀부와 동일한 기판 위에 형성되는 주변 드라이버 회로는 비용 감소를 성취하기 위하여 동일한 도전형을 갖는 트랜지스터들로 구성된다.
게다가, 전력 소모를 더욱 감소시키기 위하여, 픽셀부는 유리 기판 위에 TFTs를 이용하여 형성될 수 있으며, 주변 드라이버 회로들 모두는 IC 칩들로 형성되고 IC 칩은 COG(칩 온 글래스) 등에 의해 디스플레이 패널 상에 설치될 수 있다.
게다가, 상술된 실시예 모드들에 설명된 픽셀 구성을 적용함으로써, 픽셀들은 N-채널 트랜지스터들로 만 구성될 수 있음으로 비정질 반도체(가령 비정질 실리콘)가 트랜지스터의 반도체 층에 적용될 수 있다. 즉, 균일한 결정질 반도체 막을 형성하는 것이 곤란한 대형 디스플레이 장치가 제조될 수 있다. 게다가, 픽셀을 구성하는 트랜지스터의 반도체 층에 대한 비정질 반도체를 이용함으로써, 제조 단계들의 수는 감소될 수 있고 제조 비용들의 감소는 성취될 수 있다.
비정질 반도체 막이 픽셀을 구성하는 트랜지스터의 반도체 층에 적용되는 경우에, 픽셀부가 기판 위에 TFT를 이용하여 형성되며, 모든 주변 드라이버 회로들은 IC 칩으로 형성되고 IC 칩은 COG(칩 온 글래스)에 의해 디스플레이 패널 상에 설치된다. 도 29b는 픽셀부가 기판 위에 형성되는 구조의 예를 도시하고 주변 드라이버 회로가 제공되는 IC 칩은 COG 등에 의해 기판 상에 설치되는 구조의 예를 도시한다는 점에 유의하여야 한다.
EL 텔레비젼 수신기는 이 EL 모듈에 의해 완성될 수 있다. 도 46은 EL 텔레비젼 수신기의 주 구조를 도시한 블록도이다. 튜너(8001)는 비디오 신호 및 오디오 신호를 수신한다. 이 비디오 신호들은 비디오 신호 증폭기 회로(8002), 비디오 신호 증폭기 회로(8002)로부터 출력되는 신호를 적, 녹 및 청의 각 칼러에 대응하는 칼러 신호로 변환시키는 비디오 신호 처리 회로(8003), 및 비디오 신호를 드라이버 회로의 입력 사양으로 변환시키는 제어 회로(8012)에 의해 처리된다.
제어 회로(8012)는 주사선 측(주사선 드라이버 회로(8021)) 및 신호선 측(신호선 드라이버 회로(8004)) 각각에 신호를 출력한다. 디지털 방식으로 구동하는 경우에, 신호 분할 회로(8013)가 신호선 측 상에 제공되어 입력 디지털 신호를 m개의 신호들로 분할함으로써 입력 디지털 신호를 공급하는 구조가 사용될 수 있다. 신호들은 주사선 드라이버 회로(8021) 및 신호선 드라이버 회로(8004) 각각으로부터 디스플레이 패널(8020)에 입력된다는 점에 유의하여야 한다.
튜너(8001)에 의해 수신되는 오디오 신호는 오디오 신호 증폭기 회로(8005)로 전송되고 이의 출력은 오디오 신호 처리 회로(8006)을 통해서 스피커(8007)에 공급된다. 제어 회로(8008)는 입력부(8009)로부터 수신국(수신 주파수) 및 볼륨 제어 데이터를 수신하고 신호를 튜너(8001) 및 오디오 처리 회로(8806)로 전송한다.
도 47a는 도 46의 모드와 상이한 모드를 갖는 EL 모듈을 포함하는 텔레비젼 수신기를 도시한다. 도 47a에서, 디스플레이 스크린(8102)는 EL 모듈로 구성된다. 게다가, 스피터(8103), 동작 스위치들(8104) 등은 하우징(8101)에 적절하게 제공된다.
도 47b는 휴대용 무선 디스플레이를 갖는 텔레비젼 수신기를 도시한다. 배터리 및 신호 수신기는 하우징(8112)에 설치된다. 배터리는 디스플레이 부(8113) 및 스피커 부(8117)를 구동시킨다. 배터리는 배터리 챠저(8110)에 의해 반복적으로 충전될 수 있다. 배터리 충전기(8110)는 비디오 신호를 송신 및 수신할 수 있고 비디오 신호를 디스플레이의 신호 수신기로 전송한다. 하우징(8112)은 동작 스위치들(8116)에 의해 제어된다. 도 47b에 도시된 장치는 동작키들(8116)을 동작시킴으로써 신호를 하우징(8112)으로부터 배터리 충전기(8110)로 전송할 수 있기 때문에 비디오-오디오 양방향 통신 장치라 칭한다. 게다가, 이 장치는 동작키들(8116)을 동작시킴으로써 신호를 하우징(8112)으로부터 배터리 충전기(8110)로 전송할 수 있기 때문에 만능 리모트 제어 장치라 칭하고 또 다른 전자 장치는 배터리 충전기(8110)에 의해 전송될 수 있는 신호를 수신하도록 이루어져 또 다른 전자 장치의 통신 제어를 실현한다. 본 발명은 디스플레이 부(8113)에 적용될 수 있다.
도 48a는 디스플레이 패널(8201) 및 인쇄 회로 기판(8202)을 결합함으로써 형성된 모듈을 도시한다. 디스플레이 패널(8201)에는 다수의 픽셀들을 지닌 픽셀부(8203), 제 1 주사선 드라이버 회로(8204), 제 2 주사선 드라이버 회로(8205),및 비디오 신호를 선택된 픽셀에 공급하기 위한 신호선 드라이버 회로(8206)가 제공된다.
인쇄 배선 기판(8202)에는 제어기(8207), 중앙 처리 장치(CPU)(8208), 메모리(8209), 전원 회로(8210), 오디오 처리 회로(8211), 전송 및 수신 회로(8212) 등이 제공된다. 인쇄 배선 기판(8202)은 FPC(8213)을 통해서 디스플레이 패널(8201)에 접속된다. 인쇄 배선 기판(8202)은 커패시터 소자, 버퍼 회로 등이 전원 전압 또는 신호에서 잡음이 발생되는 것을 방지하거나 신호가 불분명하게 되는 것을 방지하도록 형성되는 구조를 갖도록 형성될 수 있다. 제어기(8207), 오디오 처리 회로(8211), 메모리(8209), CPU(8208), 전원 회로(8210) 등은 COG(칩 온 글래스) 방법을 사용함으로써 디스플레이 패널(8201) 상에 설치될 수 있다. COG 방법에 의해, 인쇄 배선 기판(8202)의 크기는 감소될 수 있다.
각종 제어 신호들은 인쇄 배선 기판(8202)상에 제공되는 인터페이스(I/F)(8214)를 통해서 입력 또는 출력된다. 안테나로/로부터 송신 및 수신하는 안테나 포트(8215)는 인쇄 배선 기판(8202) 상에 제공된다.
도 48b는 도 48a에 도시된 모듈을 도시하는 블록도이다. 모듈은 VRAM(8216), DRAM(8217), 플래시 메모리(8218), 등을 메모리로서 포함한다. VRAM(8216)은 패널 상에 디스플레이되는 영상의 데이터를 저장하며, DRAM(8217)은 비디오 데이터 또는 오디오 데이터를 저장하고 플래시 메모리는 각종 프로그램들을 저장한다.
전원 회로(8210)는 디스플레이 패널(8201), 제어기(8207), CPU(8208), 오디오 처리 회로(8211), 메모리(8209), 및 전송 및 수신 회로(8212)를 동작시키기 위한 전기를 공급한다. 전원 회로(8210)에는 패널 사양에 따라서 전류원을 공급받을 수 있다.
CPUT(8208)는 제어 신호 발생 회로(8220), 디코더(8221), 레지스터(8222), 연산 회로(8223), RAM(8224), CPU(8208)용 인터페이스 등을 포함한다. 인터페이스(8219)를 통해서 CPU(8208)로 입력되는 각종 신호들은 레지스터(8222)에 1회 저장되고 나서, 연산 회로(8223), 디코더(8221) 등으로 입력된다. 연산 회로(8223)는 입력 신호를 토대로 동작을 실행하여 각종 명령들이 전송되는 위치를 지정한다. 다른 한편으로, 디코더(8221)로 입력되는 신호는 디코딩되고 제어 신호 발생 회로(8220)로 입력된다. 제어 신호 발생 회로(8220)는 입력 신호를 토대로 각종 명령들을 포함하는 신호를 발생시키고 이 신호를 연산 회로(8223), 특히, 메모리(8209), 전송 및 수신 회로(8212), 오디오 처리 회로(8211), 및 제어기(8207) 등으로 지정된 위치로 전송한다.
메모리(8209), 전송 및 수신 회로(8212), 오디오 처리 회로(8211), 및 제어기(8207)는 수신된 이들 각각의 명령에 따라서 동작한다. 지금부터, 이 동작이 간략하게 설명될 것이다.
입력 수단(8225)으로부터 입력되는 신호는 I/F(8214)를 통해서 인쇄 배선 기판(8202) 상에 설치된 CPU(8208)로 전송된다. 제어 신호 발생 회로(8220)는 VRAM(8216)로 저장되는 비디오 데이터를 소정 포맷으로 변환시켜 포인팅 마우스 또는 키 보드와 같은 입력 수단(8225)으로부터 전송되는 신호에 따라서 이 변환된 데이터를 제어기(8207)로 전송한다.
이 제어기(8207)는 패널 사양에 따라서 CPU(8208)로부터 전송되는 비디오 데이터를 포함하는 신호에 대한 데이터 처리를 실행하고 디스플레이 패널(8201)로 신 호를 공급한다. 게다가, 제어기(8207)는 Hsync 신호, Vsyn 신호, 클럭 신호(CLK) 교류 전압(AC Cont) 및 전원 회로(8210)로부터 입력되는 전원 전압을 토대로 한 시프트 신호(L/R) 또는 CPU(8208)로부터 입력되는 각종 신호들을 발생시키고 이 신호들을 디스플레이 패널(8201)로 공급한다.
전송 및 수신 회로(8212)는 전기파로서 안테나(8228)에 의해 수신되고 전송될 신호를 처리하며, 특히, 전송 및 수신 회로(8212)는 아이솔레이터, 대역 통과 필터, VCO(전압 제어 발진기), LPF(저역 통과 필터), 커플러, 또는 발룬과 같은 고주파 회로를 포함한다. 전송 및 수신 회로(8212)에서 수신되고 전송된 신호들 중 오디오 정보를 포함하는 신호는 CPU(8208)로부터의 명령에 따라서 오디오 처리 회로(8211)로 전송된다.
CPU(8208)로부터의 명령에 따라서 전송되는 오디오 정보를 포함하는 신호는 오디오 처리 회로(8211)에서 오디오 신호로 복조되고 스피커(8227)로 전송된다. 마이크로폰(8226)으로부터 전송되는 오디오 신호는 오디오 처리 회로(8221)에서 변조되고 CPU(8208)로부터의 명령에 따라서 전송 및 수신 회로(8212)로 전송된다.
제어기(8207), CPU(8208), 전원 회로(8210), 오디오 처리 회로(8211), 및 메모리(8209)는 이 실시예에 따라서 패키지로서 설치될 수 있다.
물론, 본 발명은 텔레비젼 수신기로 제한되지 않는다. 본 발명은 개인용 컴퓨터의 모니터 이외에도 역 또는 공항내의 정보 디스플레이 보드, 거리 등의 광고 디스플레이 보드와 같은 대형 디스플레이 매체와 같은 각종 용도들에 적용될 수 있다.
상술된 바와 같이, 디스플레이 장치를 위한 본 발명의 픽셀 구성을 사용함으로써, 순방향 발광 소자 구동 전압이 발광 소자에 인가될 때 발광 소자에 일정한 전류를 인가하고 역방향 발광 소자 구동 전압이 발광 소자에 인가될 때 단락점 간을 절연하도록 하는데 충분한 전류를 인가할 수 있다. 게다가, 발광 소자의 수명은 연장될 수 있다. 게다가, 회로 구성은 동일한 도전형을 갖는 트랜지스터들로 구성됨으로써 제조 비용들을 낮출 수 있다.
게다가, 회로 구성의 트랜지스터는 N-형 트랜지스터로 형성됨으로써, 비정질 실리콘을 이용하는 트랜지스터가 적용될 수 있다. 그러므로, 비정질 실리콘을 이용하는 트랜지스터에 대해서 이미 확립된 제조 기술이 적용되어, 바람직하고 안정한 동작 특성을 갖는 디스플레이 장치가 간단하고 값싼 제조 공정을 통해서 얻어질 수 있다.
이 실시예는 본 명세서에서 이 실시예 모드들 또는 다른 실시예들과 조합하여 실행될 수 있다.
이 애플리케이션은 본원에 참조된 2005년 12월 2일 일본 특허청에 출원된 일본 특허 출원 일련 번호 2005-350006을 기반으로 한다.
본 발명의 디스플레이 장치는 비디오 신호의 입력을 제어하는 스위칭 트랜지스터, 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터 및 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터 및 발광 소자에 인가될 수 있는 역방향 바이어스 전류를 포함함으로써, 발광 소자의 수명을 연장시킬 뿐만 아니라 바람직한 발광 특성들을 제공한다.

Claims (86)

  1. 디스플레이 장치에 있어서:
    픽셀에서,
    제 1 배선, 제 2 배선, 제 3 배선, 및 제 4 배선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    비디오 신호의 입력을 제어하는 제 1 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 2 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 게이트 전극은 상기 제 1 배선에 전기적으로 접속되며;
    상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 제 2 배선에 전기적으로 접속되고, 다른 하나는 상기 제 2 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 3 배선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며,
    상기 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 픽셀 전극 및 상기 제 3 트랜지스터의 게이트 전극에 전기적으로 접속되고, 다른 하나는 상기 제 4 배선에 전기적으로 접속되고,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 제 3 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  2. 디스플레이 장치에 있어서:
    픽셀에서,
    제 1 배선, 제 2 배선, 제 3 배선, 및 제 4 배선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    비디오 신호의 입력을 제어하는 제 1 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 2 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 3 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 게이트 전극은 상기 제 1 배선에 전기적으로 접속되며;
    상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 제 2 배선에 전기적으로 접속되고, 다른 하나는 상기 제 2 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 3 배선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며,
    상기 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 픽셀 전극에 전기적으로 접속되고, 다른 하나는 상기 제 3 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트 전극은 상기 제 4 배선에 접속되고,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 제 3 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 제 4 배선은 상기 카운터 전극에 접속되는, 디스플레이 장치.
  4. 삭제
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 트랜지스터의 채널 길이(L1) 대 채널 폭(W1)의 비(L1/W1)는 상기 제 3 트랜지스터의 채널 길이(L2) 대 채널 폭(W2)의 비(L2/W2)보다 큰, 디스플레이 장치.
  6. 삭제
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 트랜지스터의 채널 길이는 상기 제 3 트랜지스터의 채널 폭보다 짧거나 동일한, 디스플레이 장치.
  8. 디스플레이 장치에 있어서:
    픽셀에서,
    제 1 배선, 제 2 배선, 제 3 배선, 제 4 배선, 및 제 5 배선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    비디오 신호의 입력을 제어하는 제 1 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 2 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 3 트랜지스터 및 제 4 트랜지스터를 포함하고,
    상기 제 1 트랜지스터의 게이트 전극은 상기 제 1 배선에 전기적으로 접속되며;
    상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 제 2 배선에 전기적으로 접속되고, 다른 하나는 상기 제 2 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 3 배선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며,
    상기 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 2 트랜지스터의 상기 게이트 전극에 접속되고, 다른 하나는 상기 픽셀 전극에 접속되며,
    상기 제 3 트랜지스터의 게이트 전극은 상기 제 4 배선에 접속되며,
    상기 제 4 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 픽셀 전극 및 상기 제 4 트랜지스터의 게이트 전극에 전기적으로 접속되고, 다른 하나는 상기 제 5 배선에 전기적으로 접속되며,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 및 상기 제 4 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 제 2 트랜지스터의 채널 길이(L1) 대 채널 폭(W1)의 비(L1/W1)는 상기 제 4 트랜지스터의 채널 길이(L2) 대 채널 폭(W2)의 비(L2/W2)보다 큰, 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 제 4 트랜지스터의 채널 길이는 상기 제 4 트랜지스터의 채널 폭보다 짧거나 동일한, 디스플레이 장치.
  11. 삭제
  12. 삭제
  13. 제 1 항 또는 제 2 항 또는 제 8 항 중 어느 한 항에 있어서,
    상기 제 2 트랜지스터의 채널 길이 대 채널 폭의 비는 5이상인, 디스플레이 장치.
  14. 디스플레이 장치에 있어서:
    픽셀에서,
    제 1 배선, 제 2 배선 및, 제 3 배선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    2개의 전극들을 포함하는 커패시터 소자;
    비디오 신호의 입력을 제어하는 제 1 트랜지스터 및 제 2 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 3 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 4 트랜지스터를 포함하고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 게이트 전극들은 상기 제 1 배선에 전기적으로 접속되며;
    상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 제 2 배선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며;
    상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 3 배선에 전기적으로 접속되고, 다른 하나는 상기 제 3 트랜지스터의 게이트 전극 및 상기 커패시터 소자의 상기 전극들 중 하나에 전기적으로 접속되며,
    상기 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 3 배선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극 및 상기 커패시터 소자의 상기 전극들 중 다른 하나에 전기적으로 접속되며,
    상기 제 4 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 3 배선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극 및 상기 제 4 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 및 상기 제 4 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  15. 디스플레이 장치에 있어서:
    픽셀에서,
    제 1 배선, 제 2 배선, 제 3 배선, 및 제 4 배선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    2개의 전극들을 포함하는 커패시터 소자;
    비디오 신호의 입력을 제어하는 제 1 트랜지스터 및 제 2 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 제 3 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 4 트랜지스터를 포함하고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 게이트 전극들은 상기 제 1 배선에 전기적으로 접속되며,
    상기 제 1 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 제 2 배선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며,
    상기 제 2 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 3 배선에 전기적으로 접속되고, 다른 하나는 상기 제 3 트랜지스터의 게이트 전극 및 상기 커패시터 소자의 상기 전극들 중 하나에 전기적으로 접속되며,
    상기 제 3 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 3 배선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극 및 상기 커패시터 소자의 상기 전극들 중 다른 하나에 전기적으로 접속되며,
    상기 제 4 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 제 4 배선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극 및 상기 제 4 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 및 상기 제 4 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  16. 삭제
  17. 제 14 항 또는 제 15 항에 있어서,
    상기 제 3 트랜지스터는 포화 영역에서 동작하는, 디스플레이 장치.
  18. 삭제
  19. 제 14 항 또는 제 15 항에 있어서,
    상기 제 3 트랜지스터의 채널 길이(L1) 대 채널 폭(W1)의 비(L1/W1)는 상기 제 4 트랜지스터의 채널 길이(L2) 대 채널 폭(W2)의 비(L2/W2)보다 큰, 디스플레이 장치.
  20. 삭제
  21. 제 14 항 또는 제 15 항에 있어서,
    상기 제 4 트랜지스터의 채널 길이는 상기 제 4 트랜지스터의 채널 폭보다 짧거나 동일한, 디스플레이 장치.
  22. 삭제
  23. 제 14 항 또는 제 15 항에 있어서,
    상기 제 3 트랜지스터의 채널 길이 대 채널 폭의 비는 5이상인, 디스플레이 장치.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 제 1 항 또는 제 2 항 또는 제 8 항 또는 제 14 항 또는 제 15 항 중 어느 한 항에 있어서,
    상기 카운터 전극의 전위는 고정된 전위이고, 상기 제 3 배선의 전위는 상기 발광 소자에 흐르는 전류의 방향에 따라서 변화되는, 디스플레이 장치.
  29. 디스플레이 장치에 있어서:
    픽셀에서,
    주사선, 신호선, 전력선, 및 전위 제어선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    비디오 신호의 입력을 제어하는 스위칭 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터를 포함하고,
    상기 스위칭 트랜지스터의 게이트 전극은 상기 주사선에 전기적으로 접속되고;
    상기 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 신호선에 전기적으로 접속되고, 다른 하나는 상기 구동 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 전력선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며,
    상기 AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 픽셀 전극 및 상기 AC 트랜지스터의 게이트 전극에 전기적으로 접속되고, 다른 하나는 상기 전위 제어선에 전기적으로 접속되며,
    상기 스위칭 트랜지스터, 상기 구동 트랜지스터, 및 상기 AC 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  30. 디스플레이 장치에 있어서:
    픽셀에서,
    주사선, 신호선, 전력선, 및 배선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    비디오 신호의 입력을 제어하는 스위칭 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터를 포함하고,
    상기 스위칭 트랜지스터의 게이트 전극은 상기 주사선에 전기적으로 접속되며;
    상기 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 신호선에 전기적으로 접속되고, 다른 하나는 상기 구동 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 전력선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며,
    상기 AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 픽셀 전극에 전기적으로 접속되고, 다른 하나는 상기 전력선에 전기적으로 접속되며,
    상기 AC 트랜지스터의 게이트 전극은 상기 배선에 전기적으로 접속되고,
    상기 스위칭 트랜지스터, 상기 구동 트랜지스터, 및 상기 AC 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  31. 제 30 항에 있어서,
    상기 배선은 상기 카운터 전극에 접속되는, 디스플레이 장치.
  32. 삭제
  33. 제 29 항 또는 제 30 항에 있어서,
    상기 구동 트랜지스터의 채널 길이(L1) 대 채널 폭(W1)의 비(L1/W1)는 상기 AC 트랜지스터의 채널 길이(L2) 대 채널 폭(W2)의 비(L2/W2)보다 큰, 디스플레이 장치.
  34. 삭제
  35. 제 29 항 또는 제 30 항에 있어서,
    상기 AC 트랜지스터의 채널 길이는 상기 AC 트랜지스터의 채널 폭보다 짧거나 동일한, 디스플레이 장치.
  36. 디스플레이 장치에 있어서:
    픽셀에서,
    주사선, 신호선, 전력선, 제 1 전위 제어선, 및 제 2 전위 제어선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    비디오 신호의 입력을 제어하는 스위칭 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 제 1 AC 트랜지스터 및 제 2 AC 트랜지스터를 포함하고,
    상기 스위칭 트랜지스터의 게이트 전극은 상기 주사선에 전기적으로 접속되며;
    상기 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 신호선에 전기적으로 접속되고, 다른 하나는 상기 구동 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 전력선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며,
    상기 제 1 AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 구동 트랜지스터의 상기 게이트 전극에 접속되고, 다른 하나는 상기 픽셀 전극에 접속되며,
    상기 제 1 AC 트랜지스터의 게이트 전극은 상기 제 1 전위 제어선에 접속되며,
    상기 제 2 AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 픽셀 전극 및 상기 제 2 AC 트랜지스터의 게이트 전극에 전기적으로 접속되고, 다른 하나는 상기 제 2 전위 제어선에 전기적으로 접속되며,
    상기 스위칭 트랜지스터, 상기 구동 트랜지스터, 상기 제 1 AC 트랜지스터, 및 상기 제 2 AC 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  37. 제 36 항에 있어서,
    상기 구동 트랜지스터의 채널 길이(L1) 대 채널 폭(W1)의 비(L1/W1)는 상기 제 2 AC 트랜지스터의 채널 길이(L2) 대 채널 폭(W2)의 비(L2/W2)보다 큰, 디스플레이 장치.
  38. 제 36 항에 있어서,
    상기 제 2 AC 트랜지스터의 채널 길이는 상기 제 2 AC 트랜지스터의 채널 폭보다 짧거나 동일한, 디스플레이 장치.
  39. 디스플레이 장치에 있어서:
    픽셀에서,
    주사선, 신호선, 및 전력선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    2개의 전극들을 포함하는 커패시터 소자;
    비디오 신호의 입력을 제어하는 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터를 포함하고,
    상기 제 1 스위칭 트랜지스터 및 상기 제 2 스위칭 트랜지스터의 게이트 전극들은 상기 주사선에 전기적으로 접속되며,
    상기 제 1 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 신호선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며,
    상기 제 2 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 전력선에 전기적으로 접속되고, 다른 하나는 상기 구동 트랜지스터의 게이트 전극 및 상기 커패시터 소자의 상기 전극들 중 하나에 전기적으로 접속되며,
    상기 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 전력선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극 및 상기 커패시터 소자의 상기 전극들 중 다른 하나에 전기적으로 접속되며,
    상기 AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 전력선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극 및 상기 AC 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 제 1 스위칭 트랜지스터, 상기 제 2 스위칭 트랜지스터, 상기 구동 트랜지스터, 및 상기 AC 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  40. 디스플레이 장치에 있어서:
    픽셀에서,
    주사선, 신호선, 전력선, 및 전위 제어선;
    픽셀 전극 및 카운터 전극을 포함하는 발광 소자;
    2개의 전극들을 포함하는 커패시터 소자;
    비디오 신호의 입력을 제어하는 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터;
    상기 발광 소자에 순방향으로 흐르는 전류를 제어하는 구동 트랜지스터; 및
    상기 발광 소자에 역방향으로 흐르는 전류를 제어하는 AC 트랜지스터를 포함하고,
    상기 제 1 스위칭 트랜지스터 및 상기 제 2 스위칭 트랜지스터의 게이트 전극들은 상기 주사선에 전기적으로 접속되며,
    상기 제 1 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 비디오 신호가 전송되는 상기 신호선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극에 전기적으로 접속되며,
    상기 제 2 스위칭 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 전력선에 전기적으로 접속되고, 다른 하나는 상기 구동 트랜지스터의 게이트 전극 및 상기 커패시터 소자의 상기 전극들 중 하나에 전기적으로 접속되며,
    상기 구동 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 전력선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극 및 상기 커패시터 소자의 상기 전극들 중 다른 하나에 전기적으로 접속되며,
    상기 AC 트랜지스터의 소스 전극 또는 드레인 전극 중 하나는 상기 전위 제어선에 전기적으로 접속되고, 다른 하나는 상기 픽셀 전극 및 상기 AC 트랜지스터의 게이트 전극에 전기적으로 접속되며,
    상기 제 1 스위칭 트랜지스터, 상기 제 2 스위칭 트랜지스터, 상기 구동 트랜지스터, 및 상기 AC 트랜지스터 각각은 N-채널 트랜지스터인, 디스플레이 장치.
  41. 삭제
  42. 제 39 항 또는 제 40 항에 있어서,
    상기 구동 트랜지스터는 포화 영역에서 동작하는, 디스플레이 장치.
  43. 삭제
  44. 제 39 항 또는 제 40 항에 있어서,
    상기 구동 트랜지스터의 채널 길이(L1) 대 채널 폭(W1)의 비(L1/W1)는 상기 AC 트랜지스터의 채널 길이(L2) 대 채널 폭(W2)의 비(L2/W2)보다 큰, 디스플레이 장치.
  45. 삭제
  46. 제 39 항 또는 제 40 항에 있어서,
    상기 AC 트랜지스터의 채널 길이는 상기 AC 트랜지스터의 채널 폭보다 짧거나 동일한, 디스플레이 장치.
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 제 29 항 또는 제 30 항 또는 제 36 항 또는 제 39 항 또는 제 40 항 중 어느 한 항에 있어서,
    상기 구동 트랜지스터의 채널 길이 대 채널 폭의 비는 5이상인, 디스플레이 장치.
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 제 29 항 또는 제 30 항 또는 제 36 항 또는 제 39 항 또는 제 40 항 중 어느 한 항에 있어서,
    상기 카운터 전극의 전위는 고정된 전위이고, 상기 전력선의 전위는 상기 발광 소자에 흐르는 전류의 방향에 따라서 변화되는, 디스플레이 장치.
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 제 1 항 또는 제 2 항 또는 제 8 항 또는 제 14 항 또는 제 15 항 또는 제 29 항 또는 제 30 항 또는 제 36 항 또는 제 39 항 또는 제 40 항 중 어느 한 항에 있어서,
    상기 발광 소자에 역방향으로 흐르는 전류는 상기 발광 소자에 순방향으로 흐르는 전류보다 큰, 디스플레이 장치.
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 제 1 항 또는 제 2 항 또는 제 8 항 또는 제 14 항 또는 제 15 항 또는 제 29 항 또는 제 30 항 또는 제 36 항 또는 제 39 항 또는 제 40 항 중 어느 한 항에 있어서,
    상기 N-채널 트랜지스터는 비정질 실리콘을 이용하는 트랜지스터인, 디스플레이 장치.
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
  86. 제 1 항 또는 제 2 항 또는 제 8 항 또는 제 14 항 또는 제 15 항 또는 제 29 항 또는 제 30 항 또는 제 36 항 또는 제 39 항 또는 제 40 항 중 어느 한 항에 있어서,
    상기 디스플레이 장치는 디스플레이, 카메라, 컴퓨터, 이동 컴퓨터, 휴대용 영상 재생 장치, 고글형 디스플레이, 휴대형 게임기, 및 디지털 카메라로 이루어진 그룹으로부터 선택된 전자 장치에 적용되는, 디스플레이 장치.
KR1020060120699A 2005-12-02 2006-12-01 디스플레이 장치 및 전자 장치 KR101307164B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005350006 2005-12-02
JPJP-P-2005-00350006 2005-12-02

Publications (2)

Publication Number Publication Date
KR20070058357A KR20070058357A (ko) 2007-06-08
KR101307164B1 true KR101307164B1 (ko) 2013-09-11

Family

ID=38134607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060120699A KR101307164B1 (ko) 2005-12-02 2006-12-01 디스플레이 장치 및 전자 장치

Country Status (4)

Country Link
US (3) US8004481B2 (ko)
JP (1) JP5848278B2 (ko)
KR (1) KR101307164B1 (ko)
CN (1) CN1991947B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP2004361424A (ja) * 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR100853540B1 (ko) * 2007-02-01 2008-08-21 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 에이징 방법
JP4297169B2 (ja) * 2007-02-21 2009-07-15 ソニー株式会社 表示装置及びその駆動方法と電子機器
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
WO2010001576A1 (ja) * 2008-06-30 2010-01-07 パナソニック株式会社 表示装置および表示装置の制御方法
IN2012DN04871A (ko) 2009-12-11 2015-09-25 Semiconductor Energy Laoboratory Co Ltd
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
KR101739526B1 (ko) * 2010-10-28 2017-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5859839B2 (ja) 2011-01-14 2016-02-16 株式会社半導体エネルギー研究所 記憶素子の駆動方法、及び、記憶素子
TWI525619B (zh) 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
JP5827145B2 (ja) 2011-03-08 2015-12-02 株式会社半導体エネルギー研究所 信号処理回路
CN102122490A (zh) * 2011-03-18 2011-07-13 华南理工大学 一种有源有机发光二极管显示器的交流驱动电路及其方法
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
JP5886128B2 (ja) 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
WO2013125459A1 (ja) * 2012-02-24 2013-08-29 シャープ株式会社 表示装置、それを備える電子機器、および表示装置の駆動方法
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
CN104769842B (zh) 2012-11-06 2017-10-31 株式会社半导体能源研究所 半导体装置以及其驱动方法
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR102193054B1 (ko) 2014-02-28 2020-12-21 삼성디스플레이 주식회사 표시 장치
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
KR102630078B1 (ko) 2015-12-30 2024-01-26 엘지디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 제어 방법
JP7317315B2 (ja) * 2017-02-14 2023-07-31 ナンヤン テクノロジカル ユニヴァーシティー サブピクセル回路、ならびにそれを有する表示システムおよび電子機器
CN108962130A (zh) 2017-05-23 2018-12-07 Tcl集团股份有限公司 一种应用于视频显示过程中的预设反向驱动方法
KR102458407B1 (ko) * 2017-11-29 2022-10-31 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
CN108492783B (zh) * 2018-03-29 2020-12-22 深圳市华星光电半导体显示技术有限公司 Amoled显示装置的像素驱动电路及amoled显示装置的驱动方法
CN113223437A (zh) * 2021-04-30 2021-08-06 惠科股份有限公司 显示屏、驱动方法和显示装置
CN114038423B (zh) * 2021-12-09 2023-03-21 京东方科技集团股份有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050083270A1 (en) 2003-08-29 2005-04-21 Seiko Epson Corporation Electronic circuit, method of driving the same, electronic device, electro-optical device, electronic apparatus, and method of driving the electronic device
US20050134189A1 (en) 2003-12-18 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001117534A (ja) 1999-10-21 2001-04-27 Pioneer Electronic Corp アクティブマトリクス型表示装置及びその駆動方法
JP4869497B2 (ja) * 2001-05-30 2012-02-08 株式会社半導体エネルギー研究所 表示装置
JP4383852B2 (ja) 2001-06-22 2009-12-16 統寶光電股▲ふん▼有限公司 Ｏｌｅｄ画素回路の駆動方法
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP2003195808A (ja) 2001-12-25 2003-07-09 Matsushita Electric Ind Co Ltd 有機ｅｌ素子を用いた表示装置及びその駆動方法と携帯情報端末
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP4024557B2 (ja) 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
JP2003280582A (ja) 2002-03-25 2003-10-02 Sanyo Electric Co Ltd 表示装置およびその駆動方法
TW571281B (en) 2002-09-12 2004-01-11 Au Optronics Corp Driving circuit and method for a display device and display device therewith
JP2004325885A (ja) * 2003-04-25 2004-11-18 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2004361753A (ja) 2003-06-05 2004-12-24 Chi Mei Electronics Corp 画像表示装置
JP2005017438A (ja) * 2003-06-24 2005-01-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
US8937580B2 (en) 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP4939737B2 (ja) 2003-08-08 2012-05-30 株式会社半導体エネルギー研究所 発光装置
JP2005140827A (ja) 2003-11-04 2005-06-02 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP5227491B2 (ja) 2003-12-18 2013-07-03 株式会社半導体エネルギー研究所 表示装置
JP4565844B2 (ja) 2004-01-06 2010-10-20 東北パイオニア株式会社 アクティブマトリクス型発光表示パネルの駆動装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050083270A1 (en) 2003-08-29 2005-04-21 Seiko Epson Corporation Electronic circuit, method of driving the same, electronic device, electro-optical device, electronic apparatus, and method of driving the electronic device
US20050134189A1 (en) 2003-12-18 2005-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20070058357A (ko) 2007-06-08
US20120242563A1 (en) 2012-09-27
JP5848278B2 (ja) 2016-01-27
JP2013178537A (ja) 2013-09-09
US8531364B2 (en) 2013-09-10
CN1991947A (zh) 2007-07-04
CN1991947B (zh) 2011-04-20
US8004481B2 (en) 2011-08-23
US8212750B2 (en) 2012-07-03
US20110304525A1 (en) 2011-12-15
US20070126666A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
KR101307164B1 (ko) 디스플레이 장치 및 전자 장치
US11563037B2 (en) Semiconductor device, and display device and electronic device having the same
JP5917649B2 (ja) 半導体装置、表示モジュール、及び電子機器
KR101239162B1 (ko) 표시장치와 그 구동방법, 반도체장치, 및 전자기기
JP5538451B2 (ja) 表示装置
JP5364235B2 (ja) 表示装置
JP4999351B2 (ja) 半導体装置及び表示装置
JP4999390B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6